JPWO2013108611A1

JPWO2013108611A1 - バンドパスフィルタ

Info

Publication number: JPWO2013108611A1
Application number: JP2013554247A
Authority: JP
Inventors: 正樹狐塚
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2012-01-18
Filing date: 2013-01-15
Publication date: 2015-05-11
Anticipated expiration: 2033-01-15
Also published as: US9362889B2; US20150236667A1; WO2013108611A1; JP6112307B2

Abstract

【課題】増幅回路の入力側へのクロックリークを防止すると共に通過帯域外での信号減衰性に優れたバンドパスフィルタを提供する。【解決手段】入力端子と出力端子との間に接続された増幅器（１０２）と、増幅器の出力と接地との間に接続され増幅器から出力される信号の周波数が所定通過帯域内であるか否かに応じてインピーダンスを変化させるインピーダンス周波数変換回路（１０１）と、増幅器の出力と入力との間に接続された帰還回路（１０３）と、を有する。【選択図】図１

Description

本発明はインピーダンス周波数変換器を用いたバンドパスフィルタに関する。

無線信号を受信する際、妨害信号によって受信回路が飽和することのないように所望帯域外の信号を抑圧するバンドパスフィルタが必要であり、このようなフィルタが種々提案されている。たとえば、特許文献１には、受動ミキサに無線周波数（ＲＦ）信号とクロック信号（局部発振周波数信号）とを入力し、その出力を容量インピーダンスを介して接地した構成を有する回路（インピーダンス周波数変換回路）が開示されている。このような回路構成では、受動ミキサのクロック信号の周波数の分だけ周波数変換されることを利用して高い周波数帯において狭い通過帯域幅を実現することができる。この受動ミキサと容量インピーダンスで構成されるインピーダンス周波数変換回路をソース接地増幅回路の前に配置すれば、例えば特許文献１のＦＩＧ．１０に示すように、前段のアンテナ等のインピーダンスとあわせてバンドパスフィルタを構成することができ、帯域外の不要な妨害信号の電力が増幅回路に入力されることを回避できる。

米国特許出願公開第２０１０／０２６７３５４号明細書

しかしながら、上記特許文献１に開示されたバンドパスフィルタでは、以下に示すような課題がある。

まず、増幅回路の前段にインピーダンス周波数変換回路を配置したバンドパスフィルタでは、周波数変換のためのクロック信号が入力側に漏れ出してしまうという問題がある。増幅回路の前段にアンテナが存在する場合には、クロック信号のリークが電波として放射されてしまう。さらに、帯域外での減衰量を増すために多段に接続すると、通過帯域内での平坦性が損なわれる。また、所望信号帯域が広い場合にはフィルタ通過帯域を広く設定する必要があるが、このことは通過帯域外の妨害信号を大きく減衰させることを困難にする。

そこで、本発明の目的は、増幅回路の入力側へのクロックリークを防止すると共に通過帯域外での信号減衰性に優れたバンドパスフィルタを提供することである。

本発明によれば、入力端子と出力端子と有するバンドパスフィルタであって、前記入力端子と前記出力端子との間に接続された増幅器と、前記増幅器の出力と接地との間に接続され、前記増幅器から出力される信号の周波数が所定通過帯域内であるか否かに応じてインピーダンスを変化させるインピーダンス周波数変換回路と、前記増幅器の出力と入力との間に接続された帰還回路と、を有することを特徴とする。

本発明によれば増幅回路の入力側へのクロックリークを防止すると共に通過帯域外での信号減衰性に優れたバンドパスフィルタを得ることができる。

図１は本発明の第１実施形態によるバンドパスフィルタの構成を示すブロック図である。図２（Ａ）はインピーダンス周波数変換器の構成例を示す回路図、図２（Ｂ）はクロック信号のタイムチャート、図２（Ｃ）は増幅器の構成例を示す回路図、図２（Ｄ）は帰還回路の構成例を示す回路図である。図３は本発明の第２実施形態によるバンドパスフィルタの構成を示すブロック図である。図４は可変周波数発振回路の構成例を示す回路図である。図５はクロック生成回路の構成例を示す回路図である。図６は本発明の第３実施形態によるバンドパスフィルタの構成を示すブロック図である。図７は本発明の第４実施形態によるバンドパスフィルタの構成を示すブロック図である。図８（Ａ）はインピーダンス周波数変換器の構成例を示す回路図、図８（Ｂ）はダブルバランスミキサお構成例を示す回路図、図８（Ｃ）は増幅器の構成例を示す回路図である。

以下、本発明の実施形態について図面を参照して詳細に説明する。なお、以下で説明する全ての図面において同一の構成要素には同一の符号を付している。

１．第１実施形態
図１に示すように、本発明の第１実施形態によるバンドパスフィルタ１００は、インピーダンス周波数変換回路１０１、増幅器１０２および帰還回路１０３から構成される。より詳しくは、増幅器１０２の入力および出力はバンドパスフィルタ１００の入力端子ＩＮおよび出力端子ＯＵＴにそれぞれ接続され、さらに増幅器１０２の出力はインピーダンス周波数変換回路１０１を介して接地され、増幅器１０２の入出力間が帰還回路１０３により接続されている。

インピーダンス周波数変換回路１０１は、後述するように、クロック信号ＣＫの周波数ｆの近傍で高インピーダンス、それ以外では低インピーダンスとなる負荷として作用する。したがって、インピーダンス周波数変換回路１０１と増幅器１０２とからなる系の周波数特性は、クロック信号ＣＫの周波数ｆを中心とする所定周波数範囲の入力信号が通過し、それ以外の周波数成分の入力信号（妨害信号）が通過しないバンドパスフィルタ特性となる。

さらに、このバンドパスフィルタ特性は、帰還回路１０３を介して、増幅器１０２の入力インピーダンスの周波数特性に反映する。すなわち、増幅器１０２と帰還回路１０３からなる系の入力インピーダンスは、広帯域にわたって所望のインピーダンス（例えば５０Ω）となるよう素子値を選んでおけば、インピーダンス周波数変換回路１０１によるバンドパスフィルタ特性の狭帯域でのインピーダンス整合が可能になる。すなわち、クロック周波数ｆから大きく離れた位置に存在する妨害信号の電力の増幅器１０２への入力を防止できる。同時に、インピーダンス周波数変換回路１０１と増幅器１０２の入力端子との間に帰還回路１０３が挿入されているので、インピーダンス周波数変換回路１０１で発生するクロック信号の増幅器１０２の入力側へのリーク量を大幅に削減することができる。

以下、図１に示すバンドパスフィルタ１００の具体的な構成例を図２を参照しながら説明する。

インピーダンス周波数変換回路１０１は、図２（Ａ）に示すように、クロック信号ＣＫ_０−ＣＫ_３がそれぞれゲートに印加されるＮＭＯＳ(N-channel Metal-Oxide-Semiconductor)トランジスタＱ０−Ｑ３と、それぞれのＮＭＯＳトランジスタに直列接続されたキャパシタＣ０−Ｃ３とで構成され、ＮＭＯＳトランジスタ側が出力端子ＯＵＴに接続されキャパシタ側が接地されている。ＮＭＯＳトランジスタＱ０−Ｑ３はゲート電圧がハイレベルになるときに閉状態となるスイッチとして動作し、図２（Ｂ）に示すクロック信号ＣＫ_０−ＣＫ_３が印加されることで、全体としてシングルバランスミキサとして動作する。キャパシタはバラクタやスイッチで切り替え可能な容量アレイを使った可変容量としてもよく、容量値に応じて通過帯域幅を変化させることができる。図２（Ｂ）に示すように、クロック信号ＣＫ_０−ＣＫ_３は同一周波数ｆで位相が９０度ずつずれた４相の信号であり、互いに同時にハイレベルとなることはない。

増幅器１０２は、図２（Ｃ）に示すように、ソース端子が接地されたＮＭＯＳトランジスタＱ４と電流源負荷によって構成され、ゲート端子に入力された電圧に対応する電流を出力する電圧電流変換機能を有する。また、増幅器１０２は電圧電流変換利得を変化させることができる可変増幅器であってもよい。この電圧電流変換利得は通過帯域幅と通過帯域利得に応じて決定される。

帰還回路１０３は抵抗、キャパシタおよび／またはインダクタなどの受動素子で構成することができるが、図２（Ｄ）に示すように、ソースフォロワのようなトランジスタＱ５を有する能動回路であってもよい。

２．第２実施形態
本発明の第２実施形態によるバンドパスフィルタ１００ｂは、クロック周波数を変更することによって中心周波数およびインピーダンス整合する周波数を変化させることができる。

図３において、可変周波数発振回路２０１およびクロック生成回路２０２を設けた点が上述した第１実施形態（図１）との相違点である。したがって、図１に示す第１実施形態と同じ機能を有するブロックには同一参照番号を伏して説明は省略する。

可変周波数発振回路２０１は、図４に示すように、インダクタＬ１，Ｌ２と、Ｎ対のバラクタＶＤと、クロスカップル接続されたＮＭＯＳトランジスタＱ１０、Ｑ１１と、電流源とで構成され、各バラクタ対の制御電圧値を制御することによって発振周波数を変化させる。なお、所望の発振周波数の信号を得るために位相同期ループ（ＰＬＬ）回路を構成することが望ましい。

クロック生成回路２０２は、図５に示すように、遅延型フリップフロップ（ＤＦＦ）２１０，２１１と論理積（ＡＮＤ）ゲート２１２−２１５とで構成される。ＤＦＦ２１０および２１１は周波数２ｆの差動信号ＩＮ、ＩＮＢを２分周し、ＤＦＦ２１０および２１１が出力する４相の信号がＡＮＤゲート２１２−２１５で互いに論理積がとられることで、図２（Ｂ）に示すようなデューティ比が２５％の４相のクロック信号ＣＫ_０−ＣＫ_３がそれぞれ出力される。

なお、ここでは、インダクタと容量を用いた可変周波数発振器２０１と分周器としてのＤＦＦ２１０および２１１を用いて４相の信号を生成しているが、インバータ遅延などを用いたリング型の発振器を用いることもできる。具体的には、シングルエンドのインバータ４段または差動のインバータ２段のリング型発振器によって、分周器を用いることなく、４相の信号が得られる。

３．第３実施形態
本発明の第３実施形態によるバンドパスフィルタ１００ｃは、図１に示す回路を２段カスケード接続した構成を有する。

図６に示すように、本実施形態によるバンドパスフィルタ１００ｃの第１段は図１に示す回路であり、第１段と基本的の同じ回路構成を有する第２段が第１段の出力を入力として同様に動作する。すなわち、第２段はインピーダンス周波数変換回路３０１、増幅器３０２および帰還回路３０３から構成され、同様に配線されている。このようにバンドパスフィルタを２段カスケード接続したことによって、通過帯域外での減衰量を改善することができる。加えて、増幅器１０２および３０２と帰還回路１０３および３０３の素子値によって、通過帯域内の平坦性を改善することができる。

具体例として、インピーダンス周波数変換回路１０１、３０１、増幅器１０２、３０２はそれぞれ同一の回路とし、帰還回路１０３および３０３は抵抗素子とした場合について説明する。増幅器１０２、３０２の電圧電流変換利得をＧｍ、帰還回路１０３、３０３の抵抗素子値をＲ_１，Ｒ_２とすれば、
（２Ｒ_１＋Ｒ_２）／√（Ｒ_１Ｒ_２（１−Ｇｍ・Ｒ_１））＝√２
を満たす素子値を選択することによって、通過域内が最大で平坦となるバタワース特性のバンドパスフィルタを得ることができる。

なお、通過帯域幅はインピーダンス周波数変換回路１０１および３０１の容量値Ｃ０−Ｃ３を切り替えることによって変更可能となる。すなわち、多段に接続することによって、通過帯域内での平坦性を確保しつつ、通過帯域外での減衰量を改善することができる。また、通過帯域内の利得は、（１＋Ｇｍ・Ｒ_１）（１＋Ｇｍ・Ｒ_２）／（１―Ｇｍ・Ｒ_１）で決定され、電圧電流変換利得や抵抗値によって可変である。

また、ここではバタワース特性のバンドパスフィルタを得るための条件を説明したが、素子値に応じて、例えばチェビシェフ特性のバンドパスフィルタなどを構成することもできる。これによって、通過域内でのリップルを許容する代わりに、バタワース特性の場合と比較して、帯域外でより大きな減衰量を持ったバンドパスフィルタを構成することができる。

なお、図６では増幅器１０２および３０２のいずれにも帰還回路１０３および３０３が接続されているが、必ずしも全ての増幅器にそれぞれ帰還回路を接続する必要はなく、たとえば増幅回路３０２の出力端子から増幅回路１０２の入力端子への１つの帰還回路を接続してもよい。また、本実施形態では、２段のカスケード接続を例示したが、これに限定されるものではなく、より急峻な遮断特性を得るために３段以上のカスケード接続をしてもよい。

４．第４実施形態
本発明の第４実施形態によるバンドパスフィルタ１００ｄは、図１に示す第１実施形態と比較して、インピーダンス周波数変換回路４０１、増幅回路４０２、帰還回路４０３が差動構成となっている点が異なる。回路を差動構成にすることによって、電源に重畳する雑音や、コモンモード雑音、クロックリークなどに対する耐性に優れたフィルタを構成できる。また、扱える信号振幅が倍になることから、ダイナミックレンジを拡大することもできる。

インピーダンス周波数変換回路４０１は、図８（Ａ）に示すように、ダブルバランスミキサ１１０１および１１０２とキャパシタＣ０−Ｃ３で構成される。ダブルバランスミキサ１１０１は図８（Ｂ）に示すようにＮＭＯＳトランジスタＱ２０-Ｑ２３からなる構成を有し、ダブルバランスミキサ１１０２もクロック信号が異なるだけで同じ回路構成を有する。増幅器４０２は、図８（Ｃ）に示すように、ＮＭＯＳトランジスタＱ３０、Ｑ３１からなる差動増幅器であり、テール電流源を備えていることを除けば、図２（Ｃ）に示す増幅器と同様である。また、帰還回路４０３は、第１実施形態と同様、抵抗、キャパシタおよび／またはインダクタなどの受動素子でもよいし、図２（Ｄ）に示したソースフォロワなどの能動素子を含む回路であってもよい。

５．効果
上述したように、本発明の実施形態によれば、増幅器入力側にインピーダンス周波数変換回路は配置されないため、入力側へのクロックリークを避けつつ、帯域外の妨害信号の電力の増幅器への入力を防止できる。これは、本フィルタは狭帯域での入力インピーダンス整合が取れることを意味している。整合される周波数およびフィルタ中心周波数をクロック周波数ｆに応じて変えることができるという効果もある。さらに、多段に接続した場合に、帰還量を含む変数を最適に設計することで、通過帯域内での平坦性を確保しつつ通過帯域外での減衰量を改善することが可能となる。

本発明は無線通信機における無線受信段のバンドパスフィルタに利用可能である。

１００、１００ｂ、１００ｃ、１００ｄバンドパスフィルタ
１０１、３０１、４０１インピーダンス周波数変換回路
１０２、３０２、４０２増幅器
１０３、３０３、４０３帰還回路
２０１可変周波数発振器
２０２クロック生成回路

Claims

入力端子と出力端子と有するバンドパスフィルタであって、
前記入力端子と前記出力端子との間に接続された増幅器と、
前記増幅器の出力と接地との間に接続され、前記増幅器から出力される信号の周波数が所定通過帯域内であるか否かに応じてインピーダンスを変化させるインピーダンス周波数変換回路と、
前記増幅器の出力と入力との間に接続された帰還回路と、
を有することを特徴とするバンドパスフィルタ。
前記増幅器は入力電圧を電流に変換する電圧電流変換器であり、前記増幅器の出力周波数が前記所定通過帯域内であれば前記インピーダンス周波数変換回路が高インピーダンスとなり、前記所定通過帯域外であれば前記インピーダンス周波数変換回路が低インピーダンスとなる、ことを特徴とする請求項１に記載のバンドパスフィルタ。
前記インピーダンス周波数変換回路は、前記増幅器の出力を入力する受動ミキサと、前記受動ミキサの出力と前記接地との間に接続されたキャパシタと、を有し、前記受動ミキサに入力するクロック信号の周波数によって前記所定通過帯域の中心周波数を設定することを特徴とする請求項１または２に記載のバンドパスフィルタ。
前記キャパシタは可変容量キャパシタであり、その容量値に応じて前記所定通過帯域の幅が決定されることを特徴とする請求項３に記載のバンドパスフィルタ。
可変周波数発振器およびクロック生成器をさらに有し、前記可変周波数発振器の周波数に応じて前記クロック信号の周波数を変化させることを特徴とする請求項３または４に記載のフィルタ。
入力端子と出力端子と有するバンドパスフィルタであって、
前記入力端子と前記出力端子との間に複数のフィルタ回路がカスケード接続され、
各フィルタ回路が、
前記入力端子あるいは前段のフィルタ回路の出力を入力に接続し、後段のフィルタ回路の入力あるいは前記出力端子を出力に接続した増幅器と、
前記増幅器の出力と接地との間に接続され、前記増幅器から出力される信号の周波数が所定通過帯域内であるか否かに応じてインピーダンスを変化させるインピーダンス周波数変換回路と、
前記増幅器の出力と入力との間に接続された帰還回路と、
を有することを特徴とするバンドパスフィルタ。
入力端子と出力端子と有するバンドパスフィルタであって、
前記入力端子と前記出力端子との間に複数のフィルタ回路がカスケード接続され、
各フィルタ回路が、
前記入力端子あるいは前段のフィルタ回路の出力を入力に接続し、後段のフィルタ回路の入力あるいは前記出力端子を出力に接続した増幅器と、
前記増幅器の出力と接地との間に接続され、前記増幅器から出力される信号の周波数が所定通過帯域内であるか否かに応じてインピーダンスを変化させるインピーダンス周波数変換回路と、
を有し、
最後尾のフィルタ回路の増幅器の出力と最前列のフィルタ回路の増幅器の入力との間に帰還回路が接続されたことを特徴とするバンドパスフィルタ。
前記増幅器は入力電圧を電流に変換する電圧電流変換器であり、前記増幅器の出力周波数が前記所定通過帯域内であれば前記インピーダンス周波数変換回路が高インピーダンスとなり、前記所定通過帯域外であれば前記インピーダンス周波数変換回路が低インピーダンスとなる、ことを特徴とする請求項６または７に記載のバンドパスフィルタ。
前記インピーダンス周波数変換回路は、前記増幅器の出力を入力する受動ミキサと、前記受動ミキサの出力と前記接地との間に接続されたキャパシタと、を有し、前記受動ミキサに入力するクロック信号の周波数によって前記所定通過帯域の中心周波数を設定することを特徴とする請求項６−８のいずれか１項に記載のバンドパスフィルタ。
前記キャパシタは可変容量キャパシタであり、その容量値に応じて前記所定通過帯域の幅が決定されることを特徴とする請求項９に記載のバンドパスフィルタ。