WO2013108611A1 - バンドパスフィルタ - Google Patents

バンドパスフィルタ Download PDF

Info

Publication number
WO2013108611A1
WO2013108611A1 PCT/JP2013/000122 JP2013000122W WO2013108611A1 WO 2013108611 A1 WO2013108611 A1 WO 2013108611A1 JP 2013000122 W JP2013000122 W JP 2013000122W WO 2013108611 A1 WO2013108611 A1 WO 2013108611A1
Authority
WO
WIPO (PCT)
Prior art keywords
amplifier
output
frequency
band
impedance
Prior art date
Application number
PCT/JP2013/000122
Other languages
English (en)
French (fr)
Inventor
正樹 狐塚
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2013554247A priority Critical patent/JP6112307B2/ja
Priority to US14/372,065 priority patent/US9362889B2/en
Publication of WO2013108611A1 publication Critical patent/WO2013108611A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H03H19/006—Switched capacitor networks simulating one-port networks

Definitions

  • the present invention relates to a band pass filter using an impedance frequency converter.
  • Patent Document 1 discloses a circuit (impedance frequency conversion circuit) having a configuration in which a radio frequency (RF) signal and a clock signal (local oscillation frequency signal) are input to a passive mixer and an output thereof is grounded via a capacitive impedance. ) Is disclosed. In such a circuit configuration, it is possible to realize a narrow passband width in a high frequency band by utilizing frequency conversion corresponding to the frequency of the clock signal of the passive mixer.
  • RF radio frequency
  • clock signal local oscillation frequency signal
  • a band-pass filter can be configured together with the impedance of the antenna or the like in the previous stage, and it is possible to avoid the input of unnecessary interference signal power outside the band to the amplifier circuit.
  • a band-pass filter in which an impedance frequency conversion circuit is arranged in front of the amplifier circuit has a problem that a clock signal for frequency conversion leaks to the input side.
  • a leak of the clock signal is radiated as a radio wave.
  • flatness within the pass band is impaired.
  • the desired signal band is wide, it is necessary to set a wide filter pass band. This makes it difficult to greatly attenuate interference signals outside the pass band.
  • an object of the present invention is to provide a bandpass filter that prevents clock leakage to the input side of the amplifier circuit and is excellent in signal attenuation outside the passband.
  • a band-pass filter having an input terminal and an output terminal, the amplifier connected between the input terminal and the output terminal, and connected between the output of the amplifier and the ground,
  • An impedance frequency conversion circuit that changes impedance according to whether or not a frequency of a signal output from the amplifier is within a predetermined passband; and a feedback circuit connected between the output and input of the amplifier. It is characterized by having.
  • the present invention it is possible to obtain a bandpass filter that prevents clock leakage to the input side of the amplifier circuit and is excellent in signal attenuation outside the passband.
  • FIG. 1 is a block diagram showing the configuration of a bandpass filter according to the first embodiment of the present invention.
  • 2A is a circuit diagram illustrating a configuration example of an impedance frequency converter
  • FIG. 2B is a time chart of a clock signal
  • FIG. 2C is a circuit diagram illustrating a configuration example of an amplifier
  • FIG. 3 is a circuit diagram showing a configuration example of a feedback circuit.
  • FIG. 3 is a block diagram showing a configuration of a bandpass filter according to the second embodiment of the present invention.
  • FIG. 4 is a circuit diagram showing a configuration example of the variable frequency oscillation circuit.
  • FIG. 5 is a circuit diagram showing a configuration example of the clock generation circuit.
  • FIG. 1 is a block diagram showing the configuration of a bandpass filter according to the first embodiment of the present invention.
  • 2A is a circuit diagram illustrating a configuration example of an impedance frequency converter
  • FIG. 2B is a time chart of a clock signal
  • FIG. 2C is
  • FIG. 6 is a block diagram showing a configuration of a bandpass filter according to the third embodiment of the present invention.
  • FIG. 7 is a block diagram showing a configuration of a bandpass filter according to the fourth embodiment of the present invention.
  • 8A is a circuit diagram showing a configuration example of an impedance frequency converter
  • FIG. 8B is a circuit diagram showing a configuration example of a double balance mixer
  • FIG. 8C is a circuit diagram showing a configuration example of an amplifier. is there.
  • a bandpass filter 100 includes an impedance frequency conversion circuit 101, an amplifier 102, and a feedback circuit 103. More specifically, the input and output of the amplifier 102 are connected to the input terminal IN and the output terminal OUT of the bandpass filter 100, respectively, and the output of the amplifier 102 is grounded via the impedance frequency conversion circuit 101. They are connected by a feedback circuit 103.
  • the impedance frequency conversion circuit 101 acts as a load having a high impedance near the frequency f of the clock signal CK and a low impedance otherwise. Therefore, the frequency characteristic of the system composed of the impedance frequency conversion circuit 101 and the amplifier 102 passes through an input signal in a predetermined frequency range centered on the frequency f of the clock signal CK, and an input signal (interfering signal) of other frequency components. ) Is a bandpass filter characteristic that does not pass.
  • this band pass filter characteristic is reflected in the frequency characteristic of the input impedance of the amplifier 102 via the feedback circuit 103. That is, if the element value is selected so that the input impedance of the system including the amplifier 102 and the feedback circuit 103 becomes a desired impedance (for example, 50 ⁇ ) over a wide band, the bandpass filter characteristic of the impedance frequency conversion circuit 101 is narrow. Impedance matching is possible. That is, it is possible to prevent the interference signal power existing at a position far away from the clock frequency f from being input to the amplifier 102.
  • the feedback circuit 103 is inserted between the impedance frequency conversion circuit 101 and the input terminal of the amplifier 102, the amount of leakage of the clock signal generated in the impedance frequency conversion circuit 101 to the input side of the amplifier 102 is greatly increased. Can be reduced.
  • the impedance frequency conversion circuit 101 includes NMOS (N-channel Metal-Oxide-Semiconductor) transistors Q0-Q3 to which clock signals CK 0 -CK 3 are applied to the gates, respectively,
  • the capacitors C0 to C3 are connected in series to the NMOS transistor, the NMOS transistor side is connected to the output terminal OUT, and the capacitor side is grounded.
  • the NMOS transistors Q0 to Q3 operate as switches that are closed when the gate voltage becomes a high level, and the clock signals CK 0 to CK 3 shown in FIG. Works as.
  • the capacitor may be a variable capacitor using a capacitance array that can be switched by a varactor or a switch, and the pass bandwidth can be changed according to the capacitance value.
  • the clock signals CK 0 -CK 3 are four-phase signals having the same frequency f and phases shifted by 90 degrees, and do not simultaneously become high level.
  • the amplifier 102 includes an NMOS transistor Q4 whose source terminal is grounded and a current source load, and has a voltage-current conversion function for outputting a current corresponding to the voltage input to the gate terminal.
  • the amplifier 102 may be a variable amplifier that can change the voltage-current conversion gain. This voltage-current conversion gain is determined according to the passband width and the passband gain.
  • the feedback circuit 103 can be configured by a passive element such as a resistor, a capacitor, and / or an inductor, but may be an active circuit having a transistor Q5 such as a source follower as shown in FIG.
  • a band-pass filter 100b according to a second embodiment of the present invention can change the center frequency and the impedance matching frequency by changing the clock frequency.
  • variable frequency oscillation circuit 201 and a clock generation circuit 202 are provided. Therefore, blocks having the same functions as those of the first embodiment shown in FIG.
  • variable frequency oscillation circuit 201 includes inductors L1 and L2, N pairs of varactors VD, cross-coupled NMOS transistors Q10 and Q11, and a current source.
  • the oscillation frequency is changed by controlling the control voltage value.
  • PLL phase locked loop
  • the clock generation circuit 202 includes delay flip-flops (DFF) 210 and 211 and logical product (AND) gates 212 to 215.
  • the DFFs 210 and 211 divide the differential signals IN and INB having a frequency of 2f by two, and the four-phase signals output from the DFFs 210 and 211 are logically ANDed with each other by the AND gates 212 to 215, so that FIG.
  • the four-phase clock signals CK 0 to CK 3 having a duty ratio of 25% as shown in FIG.
  • a four-phase signal is generated using the variable frequency oscillator 201 using an inductor and a capacitor and the DFFs 210 and 211 as frequency dividers, but a ring type oscillator using an inverter delay or the like is used. You can also. Specifically, a four-phase signal can be obtained without using a frequency divider by a ring oscillator having four single-ended inverters or two differential inverters.
  • a band-pass filter 100c according to a third embodiment of the present invention has a configuration in which the circuit shown in FIG.
  • the first stage of the bandpass filter 100c is the circuit shown in FIG. 1, and the second stage having the same circuit configuration as the first stage outputs the output of the first stage. Operates similarly as input. That is, the second stage includes an impedance frequency conversion circuit 301, an amplifier 302, and a feedback circuit 303, which are similarly wired.
  • the amount of attenuation outside the pass band can be improved by connecting the band-pass filters in two stages in cascade.
  • the flatness in the passband can be improved by the element values of the amplifiers 102 and 302 and the feedback circuits 103 and 303.
  • the pass band width can be changed by switching the capacitance values C0 to C3 of the impedance frequency conversion circuits 101 and 301. That is, by connecting in multiple stages, it is possible to improve the attenuation outside the pass band while ensuring flatness within the pass band.
  • the gain in the passband is determined by (1 + Gm ⁇ R 1 ) (1 + Gm ⁇ R 2 ) / (1 ⁇ Gm ⁇ R 1 ), and is variable depending on the voltage-current conversion gain and the resistance value.
  • the feedback circuits 103 and 303 are connected to both of the amplifiers 102 and 302. However, it is not always necessary to connect the feedback circuits to all of the amplifiers.
  • the output circuit of the amplifier circuit 302 is connected to the amplifier circuit.
  • One feedback circuit to the input terminal 102 may be connected.
  • two-stage cascade connection is exemplified, but the present invention is not limited to this, and three or more cascade connections may be used in order to obtain a steeper cutoff characteristic.
  • a band-pass filter 100d according to a fourth embodiment of the present invention has an impedance frequency conversion circuit 401, an amplifier circuit 402, and a feedback circuit 403 that have a differential configuration as compared to the first embodiment shown in FIG. Is different.
  • a differential circuit configuration it is possible to configure a filter having excellent resistance to noise superimposed on a power supply, common mode noise, clock leak, and the like. Further, since the signal amplitude that can be handled is doubled, the dynamic range can be expanded.
  • the impedance frequency conversion circuit 401 includes double balance mixers 1101 and 1102 and capacitors C0 to C3.
  • the double balance mixer 1101 has a configuration including NMOS transistors Q20 to Q23, and the double balance mixer 1102 also has the same circuit configuration with only different clock signals.
  • the amplifier 402 is a differential amplifier composed of NMOS transistors Q30 and Q31, and is the same as the amplifier shown in FIG. 2C except that it includes a tail current source. is there.
  • the feedback circuit 403 may be a passive element such as a resistor, a capacitor, and / or an inductor as in the first embodiment, or may be a circuit including an active element such as a source follower shown in FIG. Good.
  • the impedance frequency conversion circuit is not arranged on the amplifier input side, it is possible to input the power of the interference signal out of the band to the amplifier while avoiding the clock leak to the input side. Can be prevented.
  • this filter can match the input impedance in a narrow band.
  • the matched frequency and the filter center frequency can be changed according to the clock frequency f.
  • the present invention can be used for a band-pass filter at a wireless reception stage in a wireless communication device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

【課題】増幅回路の入力側へのクロックリークを防止すると共に通過帯域外での信号減衰性に優れたバンドパスフィルタを提供する。 【解決手段】入力端子と出力端子との間に接続された増幅器（１０２）と、増幅器の出力と接地との間に接続され増幅器から出力される信号の周波数が所定通過帯域内であるか否かに応じてインピーダンスを変化させるインピーダンス周波数変換回路（１０１）と、増幅器の出力と入力との間に接続された帰還回路（１０３）と、を有する。

Description

バンドパスフィルタ
　本発明はインピーダンス周波数変換器を用いたバンドパスフィルタに関する。
　無線信号を受信する際、妨害信号によって受信回路が飽和することのないように所望帯域外の信号を抑圧するバンドパスフィルタが必要であり、このようなフィルタが種々提案されている。たとえば、特許文献１には、受動ミキサに無線周波数（ＲＦ）信号とクロック信号（局部発振周波数信号）とを入力し、その出力を容量インピーダンスを介して接地した構成を有する回路（インピーダンス周波数変換回路）が開示されている。このような回路構成では、受動ミキサのクロック信号の周波数の分だけ周波数変換されることを利用して高い周波数帯において狭い通過帯域幅を実現することができる。この受動ミキサと容量インピーダンスで構成されるインピーダンス周波数変換回路をソース接地増幅回路の前に配置すれば、例えば特許文献１のＦＩＧ．１０に示すように、前段のアンテナ等のインピーダンスとあわせてバンドパスフィルタを構成することができ、帯域外の不要な妨害信号の電力が増幅回路に入力されることを回避できる。
米国特許出願公開第２０１０／０２６７３５４号明細書
　しかしながら、上記特許文献１に開示されたバンドパスフィルタでは、以下に示すような課題がある。
　まず、増幅回路の前段にインピーダンス周波数変換回路を配置したバンドパスフィルタでは、周波数変換のためのクロック信号が入力側に漏れ出してしまうという問題がある。増幅回路の前段にアンテナが存在する場合には、クロック信号のリークが電波として放射されてしまう。さらに、帯域外での減衰量を増すために多段に接続すると、通過帯域内での平坦性が損なわれる。また、所望信号帯域が広い場合にはフィルタ通過帯域を広く設定する必要があるが、このことは通過帯域外の妨害信号を大きく減衰させることを困難にする。
　そこで、本発明の目的は、増幅回路の入力側へのクロックリークを防止すると共に通過帯域外での信号減衰性に優れたバンドパスフィルタを提供することである。
　本発明によれば、入力端子と出力端子と有するバンドパスフィルタであって、前記入力端子と前記出力端子との間に接続された増幅器と、前記増幅器の出力と接地との間に接続され、前記増幅器から出力される信号の周波数が所定通過帯域内であるか否かに応じてインピーダンスを変化させるインピーダンス周波数変換回路と、前記増幅器の出力と入力との間に接続された帰還回路と、を有することを特徴とする。
　本発明によれば増幅回路の入力側へのクロックリークを防止すると共に通過帯域外での信号減衰性に優れたバンドパスフィルタを得ることができる。
図１は本発明の第１実施形態によるバンドパスフィルタの構成を示すブロック図である。 図２（Ａ）はインピーダンス周波数変換器の構成例を示す回路図、図２（Ｂ）はクロック信号のタイムチャート、図２（Ｃ）は増幅器の構成例を示す回路図、図２（Ｄ）は帰還回路の構成例を示す回路図である。 図３は本発明の第２実施形態によるバンドパスフィルタの構成を示すブロック図である。 図４は可変周波数発振回路の構成例を示す回路図である。 図５はクロック生成回路の構成例を示す回路図である。 図６は本発明の第３実施形態によるバンドパスフィルタの構成を示すブロック図である。 図７は本発明の第４実施形態によるバンドパスフィルタの構成を示すブロック図である。 図８（Ａ）はインピーダンス周波数変換器の構成例を示す回路図、図８（Ｂ）はダブルバランスミキサお構成例を示す回路図、図８（Ｃ）は増幅器の構成例を示す回路図である。
　以下、本発明の実施形態について図面を参照して詳細に説明する。なお、以下で説明する全ての図面において同一の構成要素には同一の符号を付している。
　１．第１実施形態
　図１に示すように、本発明の第１実施形態によるバンドパスフィルタ１００は、インピーダンス周波数変換回路１０１、増幅器１０２および帰還回路１０３から構成される。より詳しくは、増幅器１０２の入力および出力はバンドパスフィルタ１００の入力端子ＩＮおよび出力端子ＯＵＴにそれぞれ接続され、さらに増幅器１０２の出力はインピーダンス周波数変換回路１０１を介して接地され、増幅器１０２の入出力間が帰還回路１０３により接続されている。
　インピーダンス周波数変換回路１０１は、後述するように、クロック信号ＣＫの周波数ｆの近傍で高インピーダンス、それ以外では低インピーダンスとなる負荷として作用する。したがって、インピーダンス周波数変換回路１０１と増幅器１０２とからなる系の周波数特性は、クロック信号ＣＫの周波数ｆを中心とする所定周波数範囲の入力信号が通過し、それ以外の周波数成分の入力信号（妨害信号）が通過しないバンドパスフィルタ特性となる。
　さらに、このバンドパスフィルタ特性は、帰還回路１０３を介して、増幅器１０２の入力インピーダンスの周波数特性に反映する。すなわち、増幅器１０２と帰還回路１０３からなる系の入力インピーダンスは、広帯域にわたって所望のインピーダンス（例えば５０Ω）となるよう素子値を選んでおけば、インピーダンス周波数変換回路１０１によるバンドパスフィルタ特性の狭帯域でのインピーダンス整合が可能になる。すなわち、クロック周波数ｆから大きく離れた位置に存在する妨害信号の電力の増幅器１０２への入力を防止できる。同時に、インピーダンス周波数変換回路１０１と増幅器１０２の入力端子との間に帰還回路１０３が挿入されているので、インピーダンス周波数変換回路１０１で発生するクロック信号の増幅器１０２の入力側へのリーク量を大幅に削減することができる。
　以下、図１に示すバンドパスフィルタ１００の具体的な構成例を図２を参照しながら説明する。
　インピーダンス周波数変換回路１０１は、図２（Ａ）に示すように、クロック信号ＣＫ０－ＣＫ３がそれぞれゲートに印加されるＮＭＯＳ(N-channel Metal-Oxide-Semiconductor)トランジスタＱ０－Ｑ３と、それぞれのＮＭＯＳトランジスタに直列接続されたキャパシタＣ０－Ｃ３とで構成され、ＮＭＯＳトランジスタ側が出力端子ＯＵＴに接続されキャパシタ側が接地されている。ＮＭＯＳトランジスタＱ０－Ｑ３はゲート電圧がハイレベルになるときに閉状態となるスイッチとして動作し、図２（Ｂ）に示すクロック信号ＣＫ０－ＣＫ３が印加されることで、全体としてシングルバランスミキサとして動作する。キャパシタはバラクタやスイッチで切り替え可能な容量アレイを使った可変容量としてもよく、容量値に応じて通過帯域幅を変化させることができる。図２（Ｂ）に示すように、クロック信号ＣＫ０－ＣＫ３は同一周波数ｆで位相が９０度ずつずれた４相の信号であり、互いに同時にハイレベルとなることはない。
　増幅器１０２は、図２（Ｃ）に示すように、ソース端子が接地されたＮＭＯＳトランジスタＱ４と電流源負荷によって構成され、ゲート端子に入力された電圧に対応する電流を出力する電圧電流変換機能を有する。また、増幅器１０２は電圧電流変換利得を変化させることができる可変増幅器であってもよい。この電圧電流変換利得は通過帯域幅と通過帯域利得に応じて決定される。
　帰還回路１０３は抵抗、キャパシタおよび／またはインダクタなどの受動素子で構成することができるが、図２（Ｄ）に示すように、ソースフォロワのようなトランジスタＱ５を有する能動回路であってもよい。
　２．第２実施形態
　本発明の第２実施形態によるバンドパスフィルタ１００ｂは、クロック周波数を変更することによって中心周波数およびインピーダンス整合する周波数を変化させることができる。
　図３において、可変周波数発振回路２０１およびクロック生成回路２０２を設けた点が上述した第１実施形態（図１）との相違点である。したがって、図１に示す第１実施形態と同じ機能を有するブロックには同一参照番号を伏して説明は省略する。
　可変周波数発振回路２０１は、図４に示すように、インダクタＬ１，Ｌ２と、Ｎ対のバラクタＶＤと、クロスカップル接続されたＮＭＯＳトランジスタＱ１０、Ｑ１１と、電流源とで構成され、各バラクタ対の制御電圧値を制御することによって発振周波数を変化させる。なお、所望の発振周波数の信号を得るために位相同期ループ（ＰＬＬ）回路を構成することが望ましい。
　クロック生成回路２０２は、図５に示すように、遅延型フリップフロップ（ＤＦＦ）２１０，２１１と論理積（ＡＮＤ）ゲート２１２－２１５とで構成される。ＤＦＦ２１０および２１１は周波数２ｆの差動信号ＩＮ、ＩＮＢを２分周し、ＤＦＦ２１０および２１１が出力する４相の信号がＡＮＤゲート２１２－２１５で互いに論理積がとられることで、図２（Ｂ）に示すようなデューティ比が２５％の４相のクロック信号ＣＫ０－ＣＫ３がそれぞれ出力される。
　なお、ここでは、インダクタと容量を用いた可変周波数発振器２０１と分周器としてのＤＦＦ２１０および２１１を用いて４相の信号を生成しているが、インバータ遅延などを用いたリング型の発振器を用いることもできる。具体的には、シングルエンドのインバータ４段または差動のインバータ２段のリング型発振器によって、分周器を用いることなく、４相の信号が得られる。
　３．第３実施形態
　本発明の第３実施形態によるバンドパスフィルタ１００ｃは、図１に示す回路を２段カスケード接続した構成を有する。
　図６に示すように、本実施形態によるバンドパスフィルタ１００ｃの第１段は図１に示す回路であり、第１段と基本的の同じ回路構成を有する第２段が第１段の出力を入力として同様に動作する。すなわち、第２段はインピーダンス周波数変換回路３０１、増幅器３０２および帰還回路３０３から構成され、同様に配線されている。このようにバンドパスフィルタを２段カスケード接続したことによって、通過帯域外での減衰量を改善することができる。加えて、増幅器１０２および３０２と帰還回路１０３および３０３の素子値によって、通過帯域内の平坦性を改善することができる。
　具体例として、インピーダンス周波数変換回路１０１、３０１、増幅器１０２、３０２はそれぞれ同一の回路とし、帰還回路１０３および３０３は抵抗素子とした場合について説明する。増幅器１０２、３０２の電圧電流変換利得をＧｍ、帰還回路１０３、３０３の抵抗素子値をＲ１，Ｒ２とすれば、
（２Ｒ１＋Ｒ２）／√（Ｒ１Ｒ２（１－Ｇｍ・Ｒ１））＝√２
を満たす素子値を選択することによって、通過域内が最大で平坦となるバタワース特性のバンドパスフィルタを得ることができる。
　なお、通過帯域幅はインピーダンス周波数変換回路１０１および３０１の容量値Ｃ０－Ｃ３を切り替えることによって変更可能となる。すなわち、多段に接続することによって、通過帯域内での平坦性を確保しつつ、通過帯域外での減衰量を改善することができる。また、通過帯域内の利得は、（１＋Ｇｍ・Ｒ１）（１＋Ｇｍ・Ｒ２）／（１―Ｇｍ・Ｒ１）で決定され、電圧電流変換利得や抵抗値によって可変である。
　また、ここではバタワース特性のバンドパスフィルタを得るための条件を説明したが、素子値に応じて、例えばチェビシェフ特性のバンドパスフィルタなどを構成することもできる。これによって、通過域内でのリップルを許容する代わりに、バタワース特性の場合と比較して、帯域外でより大きな減衰量を持ったバンドパスフィルタを構成することができる。
　なお、図６では増幅器１０２および３０２のいずれにも帰還回路１０３および３０３が接続されているが、必ずしも全ての増幅器にそれぞれ帰還回路を接続する必要はなく、たとえば増幅回路３０２の出力端子から増幅回路１０２の入力端子への１つの帰還回路を接続してもよい。また、本実施形態では、２段のカスケード接続を例示したが、これに限定されるものではなく、より急峻な遮断特性を得るために３段以上のカスケード接続をしてもよい。
　４．第４実施形態
　本発明の第４実施形態によるバンドパスフィルタ１００ｄは、図１に示す第１実施形態と比較して、インピーダンス周波数変換回路４０１、増幅回路４０２、帰還回路４０３が差動構成となっている点が異なる。回路を差動構成にすることによって、電源に重畳する雑音や、コモンモード雑音、クロックリークなどに対する耐性に優れたフィルタを構成できる。また、扱える信号振幅が倍になることから、ダイナミックレンジを拡大することもできる。
　インピーダンス周波数変換回路４０１は、図８（Ａ）に示すように、ダブルバランスミキサ１１０１および１１０２とキャパシタＣ０－Ｃ３で構成される。ダブルバランスミキサ１１０１は図８（Ｂ）に示すようにＮＭＯＳトランジスタＱ２０-Ｑ２３からなる構成を有し、ダブルバランスミキサ１１０２もクロック信号が異なるだけで同じ回路構成を有する。増幅器４０２は、図８（Ｃ）に示すように、ＮＭＯＳトランジスタＱ３０、Ｑ３１からなる差動増幅器であり、テール電流源を備えていることを除けば、図２（Ｃ）に示す増幅器と同様である。また、帰還回路４０３は、第１実施形態と同様、抵抗、キャパシタおよび／またはインダクタなどの受動素子でもよいし、図２（Ｄ）に示したソースフォロワなどの能動素子を含む回路であってもよい。
　５．効果
　上述したように、本発明の実施形態によれば、増幅器入力側にインピーダンス周波数変換回路は配置されないため、入力側へのクロックリークを避けつつ、帯域外の妨害信号の電力の増幅器への入力を防止できる。これは、本フィルタは狭帯域での入力インピーダンス整合が取れることを意味している。整合される周波数およびフィルタ中心周波数をクロック周波数ｆに応じて変えることができるという効果もある。さらに、多段に接続した場合に、帰還量を含む変数を最適に設計することで、通過帯域内での平坦性を確保しつつ通過帯域外での減衰量を改善することが可能となる。
　本発明は無線通信機における無線受信段のバンドパスフィルタに利用可能である。
１００、１００ｂ、１００ｃ、１００ｄ　バンドパスフィルタ
１０１、３０１、４０１　インピーダンス周波数変換回路
１０２、３０２、４０２　増幅器
１０３、３０３、４０３　帰還回路
２０１　可変周波数発振器
２０２　クロック生成回路

Claims (10)

  1. 　入力端子と出力端子と有するバンドパスフィルタであって、
    　前記入力端子と前記出力端子との間に接続された増幅器と、
    　前記増幅器の出力と接地との間に接続され、前記増幅器から出力される信号の周波数が所定通過帯域内であるか否かに応じてインピーダンスを変化させるインピーダンス周波数変換回路と、
    　前記増幅器の出力と入力との間に接続された帰還回路と、
    を有することを特徴とするバンドパスフィルタ。
  2. 　前記増幅器は入力電圧を電流に変換する電圧電流変換器であり、前記増幅器の出力周波数が前記所定通過帯域内であれば前記インピーダンス周波数変換回路が高インピーダンスとなり、前記所定通過帯域外であれば前記インピーダンス周波数変換回路が低インピーダンスとなる、ことを特徴とする請求項１に記載のバンドパスフィルタ。
  3. 　前記インピーダンス周波数変換回路は、前記増幅器の出力を入力する受動ミキサと、前記受動ミキサの出力と前記接地との間に接続されたキャパシタと、を有し、前記受動ミキサに入力するクロック信号の周波数によって前記所定通過帯域の中心周波数を設定することを特徴とする請求項１または２に記載のバンドパスフィルタ。
  4. 　前記キャパシタは可変容量キャパシタであり、その容量値に応じて前記所定通過帯域の幅が決定されることを特徴とする請求項３に記載のバンドパスフィルタ。
  5. 可変周波数発振器およびクロック生成器をさらに有し、前記可変周波数発振器の周波数に応じて前記クロック信号の周波数を変化させることを特徴とする請求項３または４に記載のフィルタ。
  6. 　入力端子と出力端子と有するバンドパスフィルタであって、
    　前記入力端子と前記出力端子との間に複数のフィルタ回路がカスケード接続され、
    　各フィルタ回路が、
    　　前記入力端子あるいは前段のフィルタ回路の出力を入力に接続し、後段のフィルタ回路の入力あるいは前記出力端子を出力に接続した増幅器と、
    　　前記増幅器の出力と接地との間に接続され、前記増幅器から出力される信号の周波数が所定通過帯域内であるか否かに応じてインピーダンスを変化させるインピーダンス周波数変換回路と、
    　　前記増幅器の出力と入力との間に接続された帰還回路と、
    を有することを特徴とするバンドパスフィルタ。
  7. 　入力端子と出力端子と有するバンドパスフィルタであって、
    　前記入力端子と前記出力端子との間に複数のフィルタ回路がカスケード接続され、
    　各フィルタ回路が、
    　　前記入力端子あるいは前段のフィルタ回路の出力を入力に接続し、後段のフィルタ回路の入力あるいは前記出力端子を出力に接続した増幅器と、
    　　前記増幅器の出力と接地との間に接続され、前記増幅器から出力される信号の周波数が所定通過帯域内であるか否かに応じてインピーダンスを変化させるインピーダンス周波数変換回路と、
    　を有し、
    　最後尾のフィルタ回路の増幅器の出力と最前列のフィルタ回路の増幅器の入力との間に帰還回路が接続されたことを特徴とするバンドパスフィルタ。
  8. 　前記増幅器は入力電圧を電流に変換する電圧電流変換器であり、前記増幅器の出力周波数が前記所定通過帯域内であれば前記インピーダンス周波数変換回路が高インピーダンスとなり、前記所定通過帯域外であれば前記インピーダンス周波数変換回路が低インピーダンスとなる、ことを特徴とする請求項６または７に記載のバンドパスフィルタ。
  9. 　前記インピーダンス周波数変換回路は、前記増幅器の出力を入力する受動ミキサと、前記受動ミキサの出力と前記接地との間に接続されたキャパシタと、を有し、前記受動ミキサに入力するクロック信号の周波数によって前記所定通過帯域の中心周波数を設定することを特徴とする請求項６－８のいずれか１項に記載のバンドパスフィルタ。
  10. 　前記キャパシタは可変容量キャパシタであり、その容量値に応じて前記所定通過帯域の幅が決定されることを特徴とする請求項９に記載のバンドパスフィルタ。
PCT/JP2013/000122 2012-01-18 2013-01-15 バンドパスフィルタ WO2013108611A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013554247A JP6112307B2 (ja) 2012-01-18 2013-01-15 バンドパスフィルタ
US14/372,065 US9362889B2 (en) 2012-01-18 2013-01-15 Bandpass filter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012007875 2012-01-18
JP2012-007875 2012-01-18

Publications (1)

Publication Number Publication Date
WO2013108611A1 true WO2013108611A1 (ja) 2013-07-25

Family

ID=48799043

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/000122 WO2013108611A1 (ja) 2012-01-18 2013-01-15 バンドパスフィルタ

Country Status (3)

Country Link
US (1) US9362889B2 (ja)
JP (1) JP6112307B2 (ja)
WO (1) WO2013108611A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177988B2 (en) * 2020-01-23 2021-11-16 Shenzhen GOODIX Technology Co., Ltd. Receiver circuits with blocker attenuating mixer
US11316553B2 (en) * 2020-02-07 2022-04-26 Raytheon BBN Technologies, Corp. Radio frequency clocked device
JP2022049496A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 半導体集積回路及び受信装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316785A (ja) * 1995-05-12 1996-11-29 Hewlett Packard Co <Hp> 帯域フィルタ
US20100267354A1 (en) * 2009-04-17 2010-10-21 Broadcom Corporation Frequency Translated Filter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60248417A (ja) * 1984-05-21 1985-12-09 Toyota Central Res & Dev Lab Inc アクテイブサスペンシヨン装置
JP3367876B2 (ja) * 1997-09-12 2003-01-20 松下電工株式会社 赤外線検出装置
US7088985B2 (en) * 2003-11-18 2006-08-08 Skyworks Solutions, Inc. Low-noise filter for a wireless receiver
US8467760B2 (en) 2009-07-02 2013-06-18 Broadcom Corporation Frequency translated filters for wideband applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316785A (ja) * 1995-05-12 1996-11-29 Hewlett Packard Co <Hp> 帯域フィルタ
US20100267354A1 (en) * 2009-04-17 2010-10-21 Broadcom Corporation Frequency Translated Filter

Also Published As

Publication number Publication date
US9362889B2 (en) 2016-06-07
US20150236667A1 (en) 2015-08-20
JPWO2013108611A1 (ja) 2015-05-11
JP6112307B2 (ja) 2017-04-12

Similar Documents

Publication Publication Date Title
KR101479802B1 (ko) 감소된 상호 변조 왜곡을 갖는 스위칭 디바이스
JP7324233B2 (ja) ミリ波５ｇ通信用再構成可能バンド幅を用いたワイドバンド低雑音増幅器（ｌｎａ）
JP5174055B2 (ja) 広帯域発振回路
Ghaffari et al. 8-path tunable RF notch filters for blocker suppression
US20070247242A1 (en) Quadrature voltage-controlled oscillator
CN113491072B (zh) 一种射频电路和可调变压器
US10505247B2 (en) Circulator device with two magnet-free circulators
US20220085834A1 (en) Wideband Transmitter for Millimeter-Wave Wireless Communication
US8275338B2 (en) Passive high frequency image reject mixer
JP6112307B2 (ja) バンドパスフィルタ
Bonner-Stewart et al. Tunable 0.7–2.8-GHz reflection-mode N-path filters in 45-nm SOI CMOS
JP4793595B2 (ja) 周波数シンセサイザ
Nagulu et al. A Third-Order Quasi-Elliptic N-Path Filter With Enhanced Linearity Through Clock Boosting
US9467151B1 (en) Apparatus and methods for using tuning information to adaptively and dynamically modify the parameters of an RF signal chain
KR101721866B1 (ko) 위상 천이기 및 그 제어방법
CN111373657A (zh) 放大电路、前端电路以及接收电路
WO2019219204A1 (en) Single-ended to differential signal converter based on n-path filter
KR101135190B1 (ko) 발룬 회로를 이용한 무선 통신 시스템의 신호 변환 장치 및 수신 장치
US9263990B2 (en) Impedance transformer for use with a quadrature passive CMOS mixer
EP1091488A1 (en) Single stage voltage controlled ring oscillator
WO2016021095A1 (ja) 可変ｒｆフィルタおよび無線装置
CN106487393B (zh) 在通信系统中使用的电子装置
JP2006245794A (ja) 分周器
WO2023195387A1 (ja) Ｎパスフィルタ
KR19990034328A (ko) 고주파 저잡음 발진장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13738120

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013554247

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14372065

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13738120

Country of ref document: EP

Kind code of ref document: A1