JPWO2013001973A1 - Manufacturing method of multilayer ceramic substrate - Google Patents

Manufacturing method of multilayer ceramic substrate Download PDF

Info

Publication number
JPWO2013001973A1
JPWO2013001973A1 JP2013522547A JP2013522547A JPWO2013001973A1 JP WO2013001973 A1 JPWO2013001973 A1 JP WO2013001973A1 JP 2013522547 A JP2013522547 A JP 2013522547A JP 2013522547 A JP2013522547 A JP 2013522547A JP WO2013001973 A1 JPWO2013001973 A1 JP WO2013001973A1
Authority
JP
Japan
Prior art keywords
surface electrode
via conductor
ceramic
ceramic green
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013522547A
Other languages
Japanese (ja)
Other versions
JP5598606B2 (en
Inventor
福田 寛
福田  寛
登志郎 足立
登志郎 足立
裕昌 矢吹
裕昌 矢吹
佑亨 田中
佑亨 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013522547A priority Critical patent/JP5598606B2/en
Application granted granted Critical
Publication of JP5598606B2 publication Critical patent/JP5598606B2/en
Publication of JPWO2013001973A1 publication Critical patent/JPWO2013001973A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Abstract

多層セラミック基板における表面電極の接合強度を高めるため、表面電極形成のための導電性ペーストにアルミナなどの酸化物を添加しておき、焼成中において、セラミック素体中のガラス成分と反応させることが行なわれるが、表面電極の、ビア導体に接する領域では、ガラス成分の浸透が阻害され、表面電極の焼結が十分に進まない、という課題がある。この課題を解決するため、表面電極(14)に接続される表層ビア導体(16)を、表面電極(14)を貫通して、その一方端部が表面電極(14)から露出するように形成する。好ましくは、表面電極(14)上および表層ビア導体(16)の一方端部上に、めっき膜(15)などが形成される。In order to increase the bonding strength of the surface electrode in the multilayer ceramic substrate, an oxide such as alumina is added to the conductive paste for forming the surface electrode, and it is allowed to react with the glass component in the ceramic body during firing. However, in the region of the surface electrode in contact with the via conductor, there is a problem that the penetration of the glass component is hindered and the sintering of the surface electrode does not proceed sufficiently. In order to solve this problem, the surface layer via conductor (16) connected to the surface electrode (14) is formed so as to penetrate the surface electrode (14) and one end thereof is exposed from the surface electrode (14). To do. Preferably, a plating film (15) or the like is formed on the surface electrode (14) and one end portion of the surface via conductor (16).

Description

この発明は、多層セラミック基板およびその製造方法、ならびに多層セラミック基板を用いて構成される電子部品モジュールに関するもので、特に、多層セラミック基板の表面電極とビア導体との接続構造に関するものである。   The present invention relates to a multilayer ceramic substrate, a manufacturing method thereof, and an electronic component module configured using the multilayer ceramic substrate, and particularly to a connection structure between a surface electrode and a via conductor of the multilayer ceramic substrate.

たとえば特開2004−362822号公報(特許文献1)には、積層された複数のセラミック層をもって構成されたセラミック素体と、セラミック素体の主面上に形成された表面電極と、セラミック層を厚み方向に貫通するように形成されかつ表面電極に接続されたビア導体とを備える、多層セラミック基板が記載されている。   For example, in Japanese Patent Application Laid-Open No. 2004-362822 (Patent Document 1), a ceramic body composed of a plurality of laminated ceramic layers, a surface electrode formed on the main surface of the ceramic body, and a ceramic layer are provided. A multilayer ceramic substrate is described that includes a via conductor formed to penetrate in the thickness direction and connected to a surface electrode.

図9には、上記のような構成を備える多層セラミック基板1が断面図で示されている。   FIG. 9 is a cross-sectional view of the multilayer ceramic substrate 1 having the above configuration.

多層セラミック基板1は、複数のセラミック層2が積層されてなるセラミック素体3を備えている。以下の説明において、複数のセラミック層2の中で、特に表層部に配置されるものを区別する場合、それを「表層用セラミック層」と呼び、「2(A)」の参照符号を付すことにする。他方、表層用セラミック層2(A)以外のセラミック層2を「内層用セラミック層」と呼び、「2(B)」の参照符号を付すことにする。図9では、多層セラミック基板1の主面方向および積層方向の双方に関して各一部のみが図示されていて、たとえば、セラミック素体3の上方主面側に配置される表層用セラミック層2(A)は図示されるが、下方主面側に配置される表層用セラミック層は図示されない。   The multilayer ceramic substrate 1 includes a ceramic body 3 formed by laminating a plurality of ceramic layers 2. In the following description, in order to distinguish among the plurality of ceramic layers 2 that are particularly arranged in the surface layer portion, they are referred to as “surface layer ceramic layers” and are denoted by reference numerals “2 (A)”. To. On the other hand, the ceramic layers 2 other than the surface ceramic layer 2 (A) are referred to as “inner ceramic layers” and are denoted by reference numerals “2 (B)”. In FIG. 9, only a part of each of the main surface direction and the stacking direction of the multilayer ceramic substrate 1 is illustrated. For example, the surface ceramic layer 2 (A ) Is illustrated, but the surface ceramic layer disposed on the lower main surface side is not illustrated.

セラミック素体3の主面上には、表面電極4が形成されている。表面電極4上には、めっき膜5が形成されている。また、表面電極4には、表層ビア導体6が接続されている。表層ビア導体6は、少なくとも表層用セラミック層2(A)を厚み方向に貫通するように形成される。図9では、表層ビア導体6は、表層用セラミック層2(A)およびその下の内層用セラミック層2(B)を貫通している。   A surface electrode 4 is formed on the main surface of the ceramic body 3. A plating film 5 is formed on the surface electrode 4. A surface layer via conductor 6 is connected to the surface electrode 4. The surface layer via conductor 6 is formed so as to penetrate at least the surface layer ceramic layer 2 (A) in the thickness direction. In FIG. 9, the surface layer via conductor 6 passes through the surface layer ceramic layer 2 (A) and the inner layer ceramic layer 2 (B) therebelow.

多層セラミック基板1は、表層ビア導体6以外のビア導体7も備えている。ビア導体7は、セラミック素体3の内部において、特定のセラミック層2を厚み方向に貫通するように形成されている。また、このビア導体7と表層ビア導体6とを接続するように、内部導体膜8がセラミック層2間の界面に沿って形成されている。   The multilayer ceramic substrate 1 also includes via conductors 7 other than the surface layer via conductors 6. The via conductor 7 is formed inside the ceramic body 3 so as to penetrate the specific ceramic layer 2 in the thickness direction. An internal conductor film 8 is formed along the interface between the ceramic layers 2 so as to connect the via conductor 7 and the surface via conductor 6.

表面電極4は、図示しないが、ICチップや他のチップ部品といった、多層セラミック基板1上に搭載されるべき実装部品を実装する際に用いられたり、マザーボードに多層セラミック基板1を実装する際に用いられたりする。すなわち、実装部品またはマザーボードは、表面電極4に対して、めっき膜5と、その上に付与される、はんだなどの導電性接合材とを介して、電気的に接続されるとともに、機械的に接合される。   Although not shown, the surface electrode 4 is used when mounting a mounting component to be mounted on the multilayer ceramic substrate 1 such as an IC chip or another chip component, or when mounting the multilayer ceramic substrate 1 on the motherboard. Or used. That is, the mounting component or the mother board is electrically connected to the surface electrode 4 through the plating film 5 and a conductive bonding material such as solder applied thereon and mechanically. Be joined.

表面電極4は、セラミック素体3を焼結させるための焼成と同時に、導電性ペーストを焼結させることによって形成されるものであるが、特に上述の機械的接合の機能を高めるため、導電性ペーストとして、アルミナなどの酸化物を添加したものが用いられている。アルミナなどの酸化物は、セラミック素体3を焼結させるための焼成工程において、セラミック素体3中のガラス成分と反応することによって焼結し、それによって、表面電極4とセラミック素体3との間の接合強度を向上させる。   The surface electrode 4 is formed by sintering a conductive paste at the same time as firing for sintering the ceramic body 3. In particular, the surface electrode 4 is electrically conductive in order to enhance the above-described mechanical bonding function. A paste to which an oxide such as alumina is added is used. Oxides such as alumina are sintered by reacting with the glass component in the ceramic body 3 in the firing step for sintering the ceramic body 3, whereby the surface electrode 4, the ceramic body 3, and the like. To improve the bonding strength between.

このようなセラミック素体3中のガラス成分の挙動に着目して、図9を参照すると、表面電極4は、その周縁部においては、セラミック素体3に接するが、その中央部においては、表層ビア導体6に接しており、セラミック素体3には接していないことがわかる。このため、表層ビア導体6に接する領域においては、セラミック素体3から表面電極4へのガラス成分の浸透が十分になされない。その結果、この領域において、表面電極4の焼結が十分に進まず、疎な状態になる場合がある。   Focusing on the behavior of the glass component in the ceramic body 3, referring to FIG. 9, the surface electrode 4 is in contact with the ceramic body 3 at the peripheral edge, but the surface layer is at the center. It can be seen that it is in contact with the via conductor 6 and not in contact with the ceramic body 3. For this reason, in the area | region which contact | connects the surface layer via conductor 6, the penetration | infiltration of the glass component from the ceramic element | base_body 3 to the surface electrode 4 is not fully made | formed. As a result, in this region, the surface electrode 4 may not be sufficiently sintered and may be sparse.

上記のように表面電極4に疎な部分があると、表面電極4の、セラミック素体3に対する接合強度の低下を招くとともに、多層セラミック基板1の耐湿性の低下につながる。特に、めっき膜5が形成される場合には、めっき時にめっき液が疎な部分にトラップされ、その後の実装部品の実装工程またはマザーボードへの実装工程において、はんだボイドなどの不具合を生じる原因となる。   When the surface electrode 4 has a sparse part as described above, the strength of the surface electrode 4 to the ceramic body 3 is lowered and the moisture resistance of the multilayer ceramic substrate 1 is lowered. In particular, when the plating film 5 is formed, the plating solution is trapped in a sparse part at the time of plating, which causes problems such as solder voids in the subsequent mounting component mounting process or the mounting process on the motherboard. .

また、アルミナなどの酸化物が添加された表面電極4は、酸化物が添加されないものに比べて、比抵抗がより高くなるため、表面電極4を介しての電気的接続部分において、電気的な特性劣化が生じる場合がある。   Moreover, since the specific resistance of the surface electrode 4 to which an oxide such as alumina is added is higher than that to which no oxide is added, an electrical connection portion through the surface electrode 4 is electrically Characteristic degradation may occur.

特開2004−362822号公報JP 2004-362822 A

そこで、この発明の目的は、上述した問題を解決し得る、多層セラミック基板およびその製造方法、ならびに多層セラミック基板を用いて構成される電子部品モジュールを提供しようとすることである。   SUMMARY OF THE INVENTION An object of the present invention is to provide a multilayer ceramic substrate and a method for manufacturing the same, and an electronic component module configured using the multilayer ceramic substrate, which can solve the above-described problems.

この発明は、積層された複数のセラミック層をもって構成されたセラミック素体と、セラミック素体の主面上に形成された表面電極と、セラミック層を厚み方向に貫通するように形成されたビア導体とを備え、ビア導体は、複数のセラミック層のうち、少なくとも表面電極が形成された表層用セラミック層を厚み方向に貫通しかつ表面電極に接続された表層ビア導体を含む、多層セラミック基板にまず向けられるものであって、上述した技術的課題を解決するため、表層ビア導体は、表面電極を貫通して、その一方端部が表面電極から露出していることを特徴としている。   The present invention relates to a ceramic body composed of a plurality of laminated ceramic layers, a surface electrode formed on the main surface of the ceramic body, and a via conductor formed so as to penetrate the ceramic layer in the thickness direction. The via conductor is formed on a multilayer ceramic substrate including a surface layer via conductor that penetrates at least a surface layer ceramic layer on which a surface electrode is formed and is connected to the surface electrode among a plurality of ceramic layers. In order to solve the technical problem described above, the surface layer via conductor penetrates the surface electrode, and one end thereof is exposed from the surface electrode.

この発明に係る多層セラミック基板において、好ましくは、表面電極上および表層ビア導体の一方端部上に、めっき膜が形成される。この発明によれば、焼結が十分に進まないためにもたらされる疎な部分が表面電極に形成されないため、上述のように、表面電極上および表層ビア導体の一方端部上にめっき膜が形成される場合であっても、めっき液が疎な部分にトラップされることがなく、よって、その後の実装部品の実装工程またはマザーボードへの実装工程において、はんだボイドなどの不具合を生じにくくすることができる。   In the multilayer ceramic substrate according to the present invention, preferably, a plating film is formed on the surface electrode and one end of the surface via conductor. According to the present invention, since the sparse portion caused by insufficient sintering does not occur in the surface electrode, the plating film is formed on the surface electrode and on one end portion of the surface via conductor as described above. Even if it is done, the plating solution is not trapped in the sparse part, and therefore, it is less likely to cause defects such as solder voids in the subsequent mounting component mounting process or mounting process on the motherboard. it can.

あるいは、この発明に係る多層セラミック基板において、好ましくは、表面電極上および表層ビア導体の一方端部上に焼付けによる導体膜が形成される。この場合には、表面電極の強度を向上させることができる。   Alternatively, in the multilayer ceramic substrate according to the present invention, a conductor film is preferably formed by baking on the surface electrode and one end of the surface via conductor. In this case, the strength of the surface electrode can be improved.

好ましくは、表面電極は、無機物として、導電成分粉末および酸化物粉末の焼結体を含む。これにより、表面電極の、セラミック素体に対する密着性をより向上させることができる。この場合、表層ビア導体は、無機物として、導電成分粉末および酸化物粉末の焼結体を含み、表面電極における無機物中の酸化物粉末の含有率は、表層ビア導体における無機物中の酸化物粉末の含有率よりも高いことが好ましい。   Preferably, the surface electrode includes a sintered body of conductive component powder and oxide powder as an inorganic substance. Thereby, the adhesiveness of the surface electrode to the ceramic body can be further improved. In this case, the surface layer via conductor includes a sintered body of conductive component powder and oxide powder as an inorganic substance, and the content of the oxide powder in the inorganic substance in the surface electrode is determined by the oxide powder in the inorganic substance in the surface layer via conductor. It is preferable that the content is higher than the content.

また、表面電極およびセラミック素体はガラス成分を含み、表面電極に含まれるガラス成分が、セラミック素体に含まれるガラス成分と同組成であることが好ましい。   Moreover, it is preferable that a surface electrode and a ceramic body contain a glass component, and the glass component contained in a surface electrode is the same composition as the glass component contained in a ceramic body.

この発明は、また、上述した多層セラミック基板と、上記表面電極および表層ビア導体にはんだを介して電気的に接続された電子部品とを備える、電子部品モジュールにも向けられる。   The present invention is also directed to an electronic component module including the multilayer ceramic substrate described above and an electronic component electrically connected to the surface electrode and the surface layer via conductor via solder.

この発明は、さらに、多層セラミック基板の製造方法にも向けられる。   The present invention is further directed to a method for producing a multilayer ceramic substrate.

この発明に係る多層セラミック基板の製造方法は、第1の局面では、複数のセラミックグリーンシートを用意する工程と、複数のセラミックグリーンシートのうち、表層に配置すべき表層用セラミックグリーンシートに表面電極を形成する工程と、表層用セラミックグリーンシートを厚み方向に貫通する表層ビア導体を形成する工程と、表面電極が少なくとも一方主面上に位置するように、表層用セラミックグリーンシートを含む複数のセラミックグリーンシートを積層し、かつ圧着することによって、積層体を作製する工程と、積層体を焼成する工程とを備え、上述した表層ビア導体を形成する工程において、表層用セラミックグリーンシートおよび表面電極の双方を厚み方向に貫通するように、表層ビア導体を形成することを特徴としている。   According to a first aspect of the method for manufacturing a multilayer ceramic substrate according to the present invention, a step of preparing a plurality of ceramic green sheets and a surface electrode on the ceramic green sheet for the surface layer to be arranged on the surface layer among the plurality of ceramic green sheets A plurality of ceramics including the surface layer ceramic green sheet so that the surface electrode is located on at least one main surface, and a surface layer via conductor penetrating the surface layer ceramic green sheet in the thickness direction. In the step of forming the surface layer via conductor, the step of forming the surface layer via conductor, and the step of forming the surface layer via conductor by laminating and pressure bonding the green sheet, A surface via conductor is formed so as to penetrate both sides in the thickness direction. That.

この発明に係る多層セラミック基板の製造方法は、第2の局面では、複数のセラミックグリーンシートを用意する工程と、複数のセラミックグリーンシートのうち、表層に配置すべき表層用セラミックグリーンシートに、厚み方向に貫通する表層ビア導体を形成する工程と、表層用セラミックグリーンシートに、表層ビア導体に接続される表面電極を形成する工程と、表面電極が少なくとも一方主面上に位置するように、表層用セラミックグリーンシートを含む複数のセラミックグリーンシートを積層し、かつ圧着することによって、積層体を作製する工程と、積層体を焼成する工程とを備え、表層ビア導体を形成する工程において、表層ビア導体は、無機物粉末を25体積%以上含む導電性ペーストを用いて形成され、表面電極を形成する工程において、表面電極の厚みは、焼成後において10μm以下となるようにされ、積層体を作製する工程は、表層ビア導体が表面電極を突き破り、その端部を表面電極から露出させるように、複数のセラミックグリーンシートを圧着する工程を含むことを特徴としている。   According to a second aspect of the present invention, there is provided a multilayer ceramic substrate manufacturing method comprising: a step of preparing a plurality of ceramic green sheets; and a thickness of a ceramic green sheet for a surface layer to be disposed on a surface layer among the plurality of ceramic green sheets. Forming a surface via conductor penetrating in the direction, forming a surface electrode connected to the surface layer via conductor on the ceramic green sheet for the surface layer, and surface layer so that the surface electrode is located on at least one main surface In the step of forming a surface layer via conductor, comprising a step of producing a layered product by laminating and pressing a plurality of ceramic green sheets including ceramic green sheets for use, and a step of firing the layered product The conductor is formed using a conductive paste containing 25% by volume or more of inorganic powder to form a surface electrode. In the process, the thickness of the surface electrode is set to 10 μm or less after firing, and the step of manufacturing the laminate is performed in such a manner that the surface via conductor breaks through the surface electrode and exposes its end portion from the surface electrode. And a step of pressure-bonding the ceramic green sheet.

なお、上記の表面電極の厚みは、たとえば蛍光X線膜厚計を用いての測定値ではなく、現物をそのまま測定して得られた値である。   Note that the thickness of the surface electrode is not a value measured using, for example, a fluorescent X-ray film thickness meter, but a value obtained by measuring the actual product as it is.

この発明に係る多層セラミック基板の製造方法において、好ましくは、積層体を焼成する工程の後に、表面電極および表層ビア導体の露出する端部にめっき膜を形成する工程をさらに備える。あるいは、好ましくは、積層体を焼成する工程の前に、表面電極および表層ビア導体の露出する端部に導電性ペースト膜を形成する工程をさらに備え、積層体を焼成する工程は、導電性ペースト膜を焼き付ける工程を含む。   The method for manufacturing a multilayer ceramic substrate according to the present invention preferably further includes a step of forming a plating film on the exposed end portion of the surface electrode and the surface layer via conductor after the step of firing the laminate. Alternatively, preferably, the method further includes a step of forming a conductive paste film on the exposed end portions of the surface electrode and the surface via conductor before the step of firing the laminate, and the step of firing the laminate includes the conductive paste A step of baking the film.

この発明に係る多層セラミック基板の製造方法において、セラミックグリーンシートはガラス成分を含み、積層体を焼成する工程において、ガラス成分が表面電極に吸い上げられることが好ましい。これにより、表面電極に含まれるガラス成分が、セラミック素体に含まれるガラス成分と同組成になるが、このような実施態様が採用されると、表面電極とセラミック素体との密着性をより高めることができる。   In the method for producing a multilayer ceramic substrate according to the present invention, the ceramic green sheet preferably contains a glass component, and in the step of firing the laminate, the glass component is preferably sucked up by the surface electrode. Thereby, the glass component contained in the surface electrode has the same composition as the glass component contained in the ceramic body, but when such an embodiment is adopted, the adhesion between the surface electrode and the ceramic body is more improved. Can be increased.

この発明に係る多層セラミック基板の製造方法は、表層用セラミックグリーンシート以外のセラミックグリーンシートを厚み方向に貫通するビア導体を形成する工程と、表層用セラミックグリーンシート以外のセラミックグリーンシートに導体膜を形成する工程とをさらに備えていてもよい。   The method for producing a multilayer ceramic substrate according to the present invention comprises a step of forming a via conductor penetrating a ceramic green sheet other than the surface layer ceramic green sheet in the thickness direction, and a conductor film on the ceramic green sheet other than the surface layer ceramic green sheet. And a forming step.

この発明によれば、表面電極は、その全領域において、セラミック素体と接する状態とすることができる。よって、セラミック素体がガラス成分を含む場合、表面電極は、その全領域において、セラミック素体からガラス成分を十分に浸透させることができ、焼結を十分に進ませることができる。その結果、表面電極の、セラミック素体に対する接合強度を高く維持することができるとともに、多層セラミック基板の耐湿性を高く維持することができる。   According to the present invention, the surface electrode can be in contact with the ceramic body in the entire region. Therefore, when the ceramic body contains a glass component, the surface electrode can sufficiently infiltrate the glass component from the ceramic body in the entire region thereof, and can sufficiently advance the sintering. As a result, the bonding strength of the surface electrode to the ceramic body can be maintained high, and the moisture resistance of the multilayer ceramic substrate can be maintained high.

また、この発明によれば、表層ビア導体が、表面電極を貫通して、その一方端部を表面電極から露出させているので、実装部品またはマザーボードへの電気的接続は、表面電極を介さずとも、少なくとも表層ビア導体によって保証され得る。したがって、表面電極において、その接合強度を高めるため、アルミナなどの酸化物が添加され、比抵抗がより高くなっても、表面電極を介しての電気的接続部分において、電気的な特性劣化が生じることを防止することができる。   Further, according to the present invention, the surface via conductor penetrates the surface electrode, and one end of the surface via conductor is exposed from the surface electrode. Therefore, the electrical connection to the mounting component or the motherboard does not go through the surface electrode. Both can be guaranteed at least by the surface via conductors. Therefore, in order to increase the bonding strength of the surface electrode, even if an oxide such as alumina is added to increase the specific resistance, electrical characteristics are deteriorated at the electrical connection portion through the surface electrode. This can be prevented.

このように、この発明によれば、表面電極に、実装部品またはマザーボードとの機械的接合機能を担わせ、他方、表層ビア導体に、実装部品またはマザーボードとの電気的接続機能を担わせる、というように、役割分担することにより、機械的接合および電気的接続の両面において優れた機能を発揮できる多層セラミック基板を実現することができる。   As described above, according to the present invention, the surface electrode has a mechanical joining function with the mounting component or the motherboard, and the surface via conductor has an electrical connection function with the mounting component or the motherboard. As described above, by sharing the roles, it is possible to realize a multilayer ceramic substrate capable of exhibiting excellent functions in both mechanical joining and electrical connection.

この発明の第1の実施形態による多層セラミック基板の一部を示す断面図である。It is sectional drawing which shows a part of multilayer ceramic substrate by 1st Embodiment of this invention. 図1に示した多層セラミック基板の製造方法を説明するためのもので、特に、表層用セラミックグリーンシートに対して施される工程を示す断面図である。FIG. 2 is a cross-sectional view illustrating a method for manufacturing the multilayer ceramic substrate shown in FIG. 1, and in particular, a process applied to a surface layer ceramic green sheet. 図1に示した多層セラミック基板の製造方法を説明するためのもので、特に、内層用セラミックグリーンシートに対して施される工程を示す断面図である。FIG. 2 is a cross-sectional view illustrating a method for manufacturing the multilayer ceramic substrate shown in FIG. 1, and in particular, a process performed on an inner layer ceramic green sheet. この発明の第2の実施形態を説明するためのもので、表面電極と表層ビア導体との位置関係の変形例を示す平面図である。FIG. 10 is a plan view for explaining a second embodiment of the present invention and showing a modification of the positional relationship between the surface electrode and the surface via conductor. この発明の第3の実施形態による多層セラミック基板の一部を示す断面図である。It is sectional drawing which shows a part of multilayer ceramic substrate by 3rd Embodiment of this invention. 図5に示した多層セラミック基板の製造方法を説明するためのもので、特に、表層用セラミックグリーンシートに対して施される工程および圧着工程を示す断面図である。FIG. 6 is a cross-sectional view illustrating a manufacturing method of the multilayer ceramic substrate shown in FIG. 5, and in particular, a process applied to the surface ceramic green sheet and a pressure bonding process. この発明の第4の実施形態による多層セラミック基板の一部を示す断面図である。It is sectional drawing which shows a part of multilayer ceramic substrate by 4th Embodiment of this invention. この発明に係る多層セラミック基板を用いて構成された電子部品モジュールの一例を示す断面図である。It is sectional drawing which shows an example of the electronic component module comprised using the multilayer ceramic substrate which concerns on this invention. この発明にとって興味ある従来の多層セラミック基板1の一部を示す断面図である。It is sectional drawing which shows a part of conventional multilayer ceramic substrate 1 interesting for this invention.

図1ないし図3を参照して、この発明の第1の実施形態について説明する。   A first embodiment of the present invention will be described with reference to FIGS.

図1に示すように、多層セラミック基板11は、図9に示した従来の多層セラミック基板1の場合と同様、複数のセラミック層12が積層されてなるセラミック素体13を備えている。以下の説明においても、複数のセラミック層12の中で、特に表層部に配置されるものを区別する場合、それを「表層用セラミック層」と呼び、「12(A)」の参照符号を付すことにする。他方、表層用セラミック層12(A)以外のセラミック層12を「内層用セラミック層」と呼び、「12(B)」の参照符号を付すことにする。図1においても、多層セラミック基板11の主面方向および積層方向の双方に関して各一部のみが図示されていて、たとえば、セラミック素体13の上方主面側に配置される表層用セラミック層12(A)は図示されるが、下方主面側に配置される表層用セラミック層は図示されない。   As shown in FIG. 1, the multilayer ceramic substrate 11 includes a ceramic body 13 in which a plurality of ceramic layers 12 are laminated, as in the case of the conventional multilayer ceramic substrate 1 shown in FIG. Also in the following description, when distinguishing among the ceramic layers 12 that are particularly arranged in the surface layer portion, they are referred to as “ceramic layers for the surface layer” and are denoted by reference numerals “12 (A)”. I will decide. On the other hand, the ceramic layers 12 other than the surface ceramic layer 12 (A) are referred to as “inner ceramic layers” and are denoted by reference numerals “12 (B)”. Also in FIG. 1, only a part of each of the main surface direction and the stacking direction of the multilayer ceramic substrate 11 is shown. For example, the surface ceramic layer 12 (on the upper main surface side of the ceramic body 13) ( Although A) is illustrated, the surface ceramic layer disposed on the lower main surface side is not illustrated.

セラミック素体13の主面上には、表面電極14が形成されている。表面電極14には、表層ビア導体16が接続されている。表層ビア導体16は、表層用セラミック層12(A)を厚み方向に貫通するだけでなく、表面電極14をも厚み方向に貫通するように形成される。図1では、表層ビア導体16は、表層用セラミック層12(A)の下の内層用セラミック層12(B)をも貫通している。   A surface electrode 14 is formed on the main surface of the ceramic body 13. A surface layer via conductor 16 is connected to the surface electrode 14. The surface layer via conductor 16 is formed not only to penetrate the surface layer ceramic layer 12 (A) in the thickness direction but also to penetrate the surface electrode 14 in the thickness direction. In FIG. 1, the surface layer via conductor 16 also penetrates the inner layer ceramic layer 12 (B) below the surface layer ceramic layer 12 (A).

表面電極14上および表層ビア導体16の、表面電極14から露出する一方端部上には、めっき膜15が形成されている。なお、図1では、表層ビア導体16の露出する端面が、表面電極4の上面と面一になっているが、面一ではなく、表面電極4の上面より下方に位置していてもよい。   A plating film 15 is formed on the surface electrode 14 and on one end of the surface layer via conductor 16 exposed from the surface electrode 14. In FIG. 1, the exposed end surface of the surface via conductor 16 is flush with the upper surface of the surface electrode 4, but may be positioned below the upper surface of the surface electrode 4 instead of being flush with the upper surface.

多層セラミック基板11は、表層ビア導体16以外のビア導体17も備えている。ビア導体17は、セラミック素体13の内部において、特定のセラミック層12を厚み方向に貫通するように形成されている。また、このビア導体17と表層ビア導体16とを接続するように、内部導体膜18がセラミック層12間の界面に沿って形成されている。   The multilayer ceramic substrate 11 also includes via conductors 17 other than the surface layer via conductors 16. The via conductor 17 is formed inside the ceramic body 13 so as to penetrate the specific ceramic layer 12 in the thickness direction. Further, an internal conductor film 18 is formed along the interface between the ceramic layers 12 so as to connect the via conductor 17 and the surface via conductor 16.

多層セラミック基板11は、たとえば、次のようにして製造される。   The multilayer ceramic substrate 11 is manufactured as follows, for example.

まず、セラミック層12となるべき複数のセラミックグリーンシートが用意される。図2には、表層用セラミック層12(A)となるべき表層用セラミックグリーンシート22(A)が図示され、図3には、それ以外の、すなわち内層用セラミック層12(B)となるべき内層用セラミックグリーンシート22(B)が図示されている。セラミックグリーンシート22は、たとえば、酸化バリウム、酸化ケイ素およびアルミナを含むセラミック原料粉末にバインダ、可塑剤および溶剤を添加し、これらを混合して得られたスラリーを、ドクターブレード法などのシート成形方法を用いてキャリアフィルム上でシート状に成形することによって得られる。セラミック原料粉末としては、焼成時にガラスを生成するものを用いてもよいし、ガラスなどの焼結助剤を含有させてもよい。   First, a plurality of ceramic green sheets to be the ceramic layer 12 are prepared. FIG. 2 shows a surface layer ceramic green sheet 22 (A) to be the surface layer ceramic layer 12 (A), and FIG. 3 shows another layer, that is, the inner layer ceramic layer 12 (B). An inner layer ceramic green sheet 22 (B) is shown. The ceramic green sheet 22 is obtained by, for example, adding a binder, a plasticizer, and a solvent to a ceramic raw material powder containing barium oxide, silicon oxide, and alumina, and mixing the resulting slurry into a sheet forming method such as a doctor blade method. It is obtained by forming into a sheet shape on a carrier film using As the ceramic raw material powder, one that generates glass upon firing may be used, or a sintering aid such as glass may be included.

次に、表層用セラミックグリーンシート22(A)にあっては、図2(1)に示すように、その上に、導電性ペーストを用いて、表面電極14が形成される。表面電極14の形成には、たとえばスクリーン印刷が適用される。導電性ペーストとしては、好ましくは、無機物として、導電成分粉末および酸化物粉末を含むものが用いられる。導電成分粉末としては、たとえば、Cu、Ag、Pt、Pd、Ni、Auなどの導体を主成分とするものが用いられ得る。酸化物粉末としては、たとえば、Al粉末が代表的であるが、その他、Si、Mg、Zr、Mn、Nb、TiまたはBaの酸化物からなる粉末が用いられ得る。Next, in the surface layer ceramic green sheet 22 (A), as shown in FIG. 2 (1), the surface electrode 14 is formed thereon using a conductive paste. For example, screen printing is applied to the formation of the surface electrode 14. As the conductive paste, a paste containing a conductive component powder and an oxide powder is preferably used as an inorganic substance. As the conductive component powder, for example, a powder mainly composed of a conductor such as Cu, Ag, Pt, Pd, Ni, or Au can be used. As the oxide powder, for example, Al 2 O 3 powder is representative, but other powders made of oxides of Si, Mg, Zr, Mn, Nb, Ti, or Ba can be used.

上記表面電極14の形成に用いられる導電性ペーストに含有する無機物中の導電成分粉末の含有率は、80〜98.5体積%であること、すなわち、酸化物粉末の含有率は、1.5〜20体積%であることが好ましい。酸化物粉末の含有率が1.5体積%未満であると、セラミック素体13中のガラスと反応し得る金属酸化物の量が少ないため、表面電極14の、セラミック素体13に対する接合強度が低くなる傾向がある。他方、酸化物粉末の含有率が20体積%を超えると、金属酸化物が多くなりすぎ、セラミック素体13中のガラスが十分吸い上げられず、上記接合強度が低くなる傾向がある。また、めっき付き性が低下する傾向がある。   The content of the conductive component powder in the inorganic material contained in the conductive paste used for forming the surface electrode 14 is 80 to 98.5% by volume, that is, the content of the oxide powder is 1.5. It is preferably ˜20% by volume. When the content of the oxide powder is less than 1.5% by volume, the amount of metal oxide that can react with the glass in the ceramic body 13 is small, so that the bonding strength of the surface electrode 14 to the ceramic body 13 is high. Tend to be lower. On the other hand, when the content of the oxide powder exceeds 20% by volume, the metal oxide is excessively increased, the glass in the ceramic body 13 is not sucked up sufficiently, and the bonding strength tends to be lowered. Moreover, there exists a tendency for plating property to fall.

次に、図2(2)に示すように、表層用セラミックグリーンシート22(A)および表面電極14を厚み方向に貫通する貫通孔23が、打抜き加工またはレーザ加工などによって形成される。   Next, as shown in FIG. 2 (2), a through-hole 23 penetrating the surface layer ceramic green sheet 22 (A) and the surface electrode 14 in the thickness direction is formed by punching or laser processing.

次に、図2(3)に示すように、上記貫通孔23に導電性ペーストが充填され、それによって、表層ビア導体16が形成される。この表層ビア導体16のための導電性ペーストとしては、たとえば、CuやAgなどの導体を主成分とする導電成分粉末を含むものが用いられる。その他、Pt、Pd、Ni、Auなどの導体を主成分とする導電成分粉末も用いられ得る。また、導電性ペーストは、無機物として、金属粉末のほか、金属酸化物粉末を含んでいてもよい。   Next, as shown in FIG. 2 (3), the through hole 23 is filled with a conductive paste, whereby the surface via conductor 16 is formed. As the conductive paste for the surface layer via conductor 16, for example, a paste containing a conductive component powder mainly composed of a conductor such as Cu or Ag is used. In addition, conductive component powders mainly composed of a conductor such as Pt, Pd, Ni, and Au can be used. Moreover, the conductive paste may contain a metal oxide powder in addition to the metal powder as an inorganic substance.

この場合、表層ビア導体16のための導電性ペーストに含まれる無機物中の酸化物粉末の含有率は、前述した表面電極14のための導電性ペーストに含まれる無機物中の酸化物粉末の含有率よりも低いことが好ましい。たとえば、表層ビア導体16のための導電性ペーストに含有する無機物中の導電成分粉末の含有率は、25〜58体積%であること、すなわち、酸化物粉末の含有率は、42〜75体積%であることが好ましい。   In this case, the content of the oxide powder in the inorganic material contained in the conductive paste for the surface via conductor 16 is the content of the oxide powder in the inorganic material contained in the conductive paste for the surface electrode 14 described above. Is preferably lower. For example, the content of the conductive component powder in the inorganic substance contained in the conductive paste for the surface layer via conductor 16 is 25 to 58% by volume, that is, the content of the oxide powder is 42 to 75% by volume. It is preferable that

このように、表層ビア導体16のための導電性ペーストに含まれる無機物中の酸化物粉末の含有率が、表面電極14のための導電性ペーストに含まれる無機物中の酸化物粉末の含有率よりも低くされても、表面電極14においては、セラミック素体13からのガラスが浸透することにより、焼結しているため、焼成後には、表層ビア導体16の方が表面電極14より導電性が優れていることになる。   Thus, the content rate of the oxide powder in the inorganic material contained in the conductive paste for the surface layer via conductor 16 is greater than the content rate of the oxide powder in the inorganic material contained in the conductive paste for the surface electrode 14. However, the surface via conductor 16 is more conductive than the surface electrode 14 after firing because the glass from the ceramic body 13 permeates the surface electrode 14 and is sintered. It will be excellent.

他方、内層用セラミックグリーンシート22(B)にあっては、たとえば、次のような加工が施される。一例として、図1において最も下に図示したセラミック層2となるべき内層用セラミックグリーンシート22(B)について説明する。   On the other hand, for the inner layer ceramic green sheet 22 (B), for example, the following processing is performed. As an example, an inner layer ceramic green sheet 22 (B) to be the ceramic layer 2 illustrated at the bottom in FIG. 1 will be described.

まず、図3(1)に示すように、内層用セラミックグリーンシート22(B)を厚み方向に貫通する貫通孔24が、打抜き加工またはレーザ加工などによって形成される。   First, as shown in FIG. 3A, a through hole 24 penetrating through the inner layer ceramic green sheet 22 (B) in the thickness direction is formed by punching or laser processing.

次に、図3(2)に示すように、貫通孔4に導電性ペーストが充填され、ビア導体17が形成される。ここで、導電性ペーストとしては、前述した表層ビア導体16のための導電性ペーストと同じものを用いることができる。   Next, as shown in FIG. 3B, the through-hole 4 is filled with a conductive paste, and a via conductor 17 is formed. Here, as the conductive paste, the same conductive paste as that for the surface via conductor 16 described above can be used.

次に、図3(3)に示すように、内層用セラミックグリーンシート22(B)上に、導電性ペーストを用いて、上述したビア導体17と電気的に接続される内部導体膜18が形成される。ここで、導電性ペーストとしては、たとえば、CuやAgなどの導体を主成分とする導電成分粉末を含むものが用いられる。   Next, as shown in FIG. 3 (3), the internal conductor film 18 electrically connected to the via conductor 17 described above is formed on the ceramic green sheet 22 (B) for the inner layer using a conductive paste. Is done. Here, as the conductive paste, for example, a paste containing a conductive component powder whose main component is a conductor such as Cu or Ag is used.

次に、表面電極14が一方主面上に位置するように、あるいは、表面電極14がセラミック素体12の両主面上に形成される場合には、表面電極14が各種面上に位置するように、表層用セラミックグリーンシート22(A)および内層用セラミックグリーンシート22(B)が所定の順序で積層され、かつ圧着されることによって、未焼結の積層体が作製される。   Next, the surface electrode 14 is positioned on various surfaces so that the surface electrode 14 is positioned on one main surface, or when the surface electrode 14 is formed on both main surfaces of the ceramic body 12. As described above, the ceramic green sheet 22 (A) for the surface layer and the ceramic green sheet 22 (B) for the inner layer are laminated in a predetermined order and pressed to form an unsintered laminate.

次に、上記積層体が焼成される。これによって、焼結したセラミック素体13が得られる。この焼成工程において、セラミックグリーンシート22だけでなく、表面電極14、表層ビア導体16、ビア導体17および内部導体膜18をそれぞれ形成する導電性ペーストも焼結する。   Next, the laminate is fired. As a result, a sintered ceramic body 13 is obtained. In this firing step, not only the ceramic green sheet 22 but also the conductive paste for forming the surface electrode 14, the surface layer via conductor 16, the via conductor 17 and the internal conductor film 18 are sintered.

このとき、表面電極14を形成する導電性ペースト中のAlのような金属酸化物は、セラミック素体13中のガラス成分と反応することによって焼結し、それによって、表面電極14とセラミック素体13との間の接合強度を向上させる。したがって、焼成後においては、表面電極14およびセラミック素体13がともにガラス成分を含み、表面電極14に含まれるガラス成分とセラミック素体13に含まれるガラス成分とが互いに同組成であるということになる。At this time, the metal oxide such as Al 2 O 3 in the conductive paste forming the surface electrode 14 is sintered by reacting with the glass component in the ceramic body 13, thereby The bonding strength with the ceramic body 13 is improved. Therefore, after firing, both the surface electrode 14 and the ceramic body 13 contain a glass component, and the glass component contained in the surface electrode 14 and the glass component contained in the ceramic body 13 have the same composition. Become.

表面電極14は、その全領域において、セラミック素体13に接している。したがって、セラミック素体13から表面電極14へのガラス成分の浸透が十分に行き渡り、その結果、表面電極14全体が密に焼結し、かつ、表面電極14の、セラミック素体13に対する接合強度が高められる。また、多層セラミック基板11の耐湿性の向上にも寄与する。   The surface electrode 14 is in contact with the ceramic body 13 in the entire region. Therefore, the penetration of the glass component from the ceramic body 13 to the surface electrode 14 is sufficiently spread. As a result, the entire surface electrode 14 is sintered densely, and the bonding strength of the surface electrode 14 to the ceramic body 13 is increased. Enhanced. Further, it contributes to improvement of moisture resistance of the multilayer ceramic substrate 11.

なお、焼成工程に付される積層体の両主面あるいは一方主面に、積層体の焼成温度では実質的に焼結しない難焼結性材料を主成分とする収縮抑制層を配置して焼成を行なう、いわゆる拘束焼成方法を適用して、上記の焼成工程を実施するようにしてもよい。   In addition, a shrinkage suppression layer mainly composed of a hardly sinterable material that does not substantially sinter at the firing temperature of the laminate is disposed on both principal surfaces or one principal surface of the laminate subjected to the firing step and fired. The above firing step may be performed by applying a so-called constrained firing method.

次に、表面電極14および表層ビア導体16の露出する端部に、めっき膜15が形成される。めっき膜15は、たとえば、Niめっき層およびその上のAuめっき層から構成される。前述したように、表面電極14全体が密に焼結するため、このめっき工程において、めっき液が表面電極14にトラップされにくく、よって、その後の実装部品の実装工程またはマザーボードへの実装工程において、はんだボイドなどの不具合を生じにくくすることができる。   Next, a plating film 15 is formed on the exposed end portions of the surface electrode 14 and the surface via conductor 16. The plating film 15 is composed of, for example, a Ni plating layer and an Au plating layer thereon. As described above, since the entire surface electrode 14 is densely sintered, the plating solution is not easily trapped by the surface electrode 14 in this plating step, and therefore, in the subsequent mounting component mounting step or mounting step on the motherboard, Problems such as solder voids can be made difficult to occur.

以上のようにして、多層セラミック基板11が得られる。この多層セラミック基板11においては、表層ビア導体16が、表面電極14を貫通して、その一方端部を表面電極14から露出させているので、実装部品またはマザーボードへの電気的接続は、表面電極14を介さずとも、少なくとも表層ビア導体16によって保証され得る。したがって、表面電極14において、その接合強度を高めるため、アルミナなどの酸化物が添加され、比抵抗がより高くなっても、特に問題となることはない。   As described above, the multilayer ceramic substrate 11 is obtained. In this multilayer ceramic substrate 11, the surface via conductor 16 penetrates the surface electrode 14, and one end thereof is exposed from the surface electrode 14. Even if 14 is not interposed, it can be ensured by at least the surface via conductor 16. Therefore, in order to increase the bonding strength of the surface electrode 14, there is no particular problem even if an oxide such as alumina is added to increase the specific resistance.

表面電極14と表層ビア導体17との平面的な位置関係に関して、上記第1の実施形態では、表面電極14が形成された範囲内に表層ビア導体17が配置されていたが、図4に示した第2の実施形態のように、表面電極14が形成された範囲から一部はみだした状態で表層ビア導体17が配置されてもよい。   Regarding the planar positional relationship between the surface electrode 14 and the surface layer via conductor 17, in the first embodiment, the surface layer via conductor 17 is disposed within the range where the surface electrode 14 is formed. As in the second embodiment, the surface layer via conductors 17 may be arranged in a state of partially protruding from the range where the surface electrode 14 is formed.

次に、図5および図6を参照して、この発明の第3の実施形態について説明する。図5および図6において、前述の図1ないし図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   Next, a third embodiment of the present invention will be described with reference to FIGS. 5 and 6, elements corresponding to those shown in FIGS. 1 to 3 described above are denoted by the same reference numerals, and redundant description is omitted.

図5に示すように、多層セラミック基板31は、第1の実施形態による多層セラミック基板11と比較して、表層用セラミック層12(A)に関連して設けられる表面電極34および表層ビア導体36の形態が異なっている。この形態の相違は、製造方法の相違に由来するものである。よって、以下に、製造方法について説明する。   As shown in FIG. 5, the multilayer ceramic substrate 31 has a surface electrode 34 and a surface via conductor 36 provided in relation to the surface ceramic layer 12 (A) as compared with the multilayer ceramic substrate 11 according to the first embodiment. The form is different. This difference in form stems from the difference in manufacturing method. Therefore, the manufacturing method will be described below.

まず、図6(1)に示すように、表層用セラミックグリーンシート22(A)に、表層ビア導体36が形成され、次いで、表層ビア導体36に接続される表面電極34が、表層ビア導体36の端面を覆うように形成される。ここで、表層ビア導体36は、無機物粉末を25体積%以上含む導電性ペーストを用いて形成され、また、表面電極34の厚みは、焼成後において10μm以下となるようにされる。   First, as shown in FIG. 6 (1), a surface layer via conductor 36 is formed on the surface layer ceramic green sheet 22 (A), and then a surface electrode 34 connected to the surface layer via conductor 36 is connected to the surface layer via conductor 36. It is formed so as to cover the end face. Here, the surface layer via conductor 36 is formed using a conductive paste containing 25% by volume or more of an inorganic powder, and the thickness of the surface electrode 34 is set to 10 μm or less after firing.

他方、内層用セラミックグリーンシート22(B)にあっては、図3に示した第1の実施形態の場合と同様に加工される。   On the other hand, the ceramic green sheet 22 (B) for the inner layer is processed in the same manner as in the first embodiment shown in FIG.

次に、第1の実施形態の場合と同様、表面電極34が一方主面上に位置するように、あるいは、表面電極34がセラミック素体12の両主面上に形成される場合には、表面電極34が各種面上に位置するように、表層用セラミックグリーンシート22(A)および内層用セラミックグリーンシート22(B)が所定の順序で積層され、かつ圧着されることによって、図6(2)に示すような未焼結の積層体37が作製される。   Next, as in the case of the first embodiment, when the surface electrode 34 is located on one main surface or when the surface electrode 34 is formed on both main surfaces of the ceramic body 12, The surface layer ceramic green sheet 22 (A) and the inner layer ceramic green sheet 22 (B) are laminated in a predetermined order and pressure-bonded so that the surface electrode 34 is positioned on various surfaces. An unsintered laminated body 37 as shown in 2) is produced.

上記の工程、特に圧着工程において、表層ビア導体36は、表面電極34を突き破り、その端部が表面電極34から露出する。これによって、表層ビア導体36が、表面電極34を貫通して、その一方端部を表面電極34から露出させた状態が得られる。このような表層ビア導体36および表面電極34の挙動を確実に実現するため、前述したように、表層ビア導体36は、無機物粉末を25体積%以上含む導電性ペーストを用いて形成され、また、表面電極34の厚みは、焼成後において10μm以下となるようにされる。これらの条件は、後述する実験例によって確認することができる。なお、表層ビア導体36を形成するための導電性ペーストに含まれる無機物粉末の含有量は95体積%以下であることが好ましい。また、表面電極34の厚みは、焼成後において1μm以上であることが好ましい。   In the above-described process, particularly the crimping process, the surface layer via conductor 36 breaks through the surface electrode 34, and an end portion thereof is exposed from the surface electrode 34. As a result, a state is obtained in which the surface layer via conductor 36 penetrates the surface electrode 34 and one end thereof is exposed from the surface electrode 34. In order to surely realize the behavior of the surface via conductor 36 and the surface electrode 34, as described above, the surface via conductor 36 is formed using a conductive paste containing 25% by volume or more of inorganic powder, The thickness of the surface electrode 34 is set to 10 μm or less after firing. These conditions can be confirmed by experimental examples described later. In addition, it is preferable that content of the inorganic substance powder contained in the electrically conductive paste for forming the surface layer via conductor 36 is 95 volume% or less. The thickness of the surface electrode 34 is preferably 1 μm or more after firing.

その後、第1の実施形態の場合と同様、焼成工程およびめっき工程が実施され、図5に示した多層セラミック基板31が得られる。   Thereafter, as in the case of the first embodiment, the firing step and the plating step are performed, and the multilayer ceramic substrate 31 shown in FIG. 5 is obtained.

以上の第3の実施形態において、表層ビア導体36のための導電性ペーストが無機物粉末を25体積%以上含むという条件、および、表面電極34の厚みが、焼成後において10μm以下であるという条件が適切であることを確認するため、以下の表1に示すように、「表層ビア導体中の無機物含有率」および「表面電極の厚み」を種々に変えた試料を作製し、表層ビア導体36が、表面電極34を突き破り、その一方端部を表面電極34から露出させた状態が得られるかどうかを調査した。   In the above third embodiment, there is a condition that the conductive paste for the surface via conductor 36 contains 25% by volume or more of inorganic powder, and a condition that the thickness of the surface electrode 34 is 10 μm or less after firing. In order to confirm that it is appropriate, as shown in Table 1 below, samples with various changes in the “inorganic matter content in the surface via conductor” and the “surface electrode thickness” were prepared. The surface electrode 34 was pierced, and it was investigated whether or not a state where one end thereof was exposed from the surface electrode 34 was obtained.

各試料につき、試料数15個とし、すべての試料で突き破りを確認できれば、表1の「突き破り」の欄に「○」と表示し、1個でも突き破りを失敗した場合には、「×」と表示した。   For each sample, the number of samples is 15, and if the breakthrough can be confirmed in all the samples, “○” is displayed in the “Breakthrough” column of Table 1. If even one breakthrough fails, “×” is displayed. displayed.

Figure 2013001973
Figure 2013001973

表1を参照して、試料3では、「表面電極の厚み」が10μmを超える11μmであったため、「突き破り」が「×」となった。また、試料4では、「表層ビア導体中の無機物含有率」が25体積%未満の20体積%であったため、「突き破り」が「×」となった。   Referring to Table 1, in Sample 3, the “thickness of the surface electrode” was 11 μm exceeding 10 μm, and therefore “breakthrough” was “x”. In sample 4, the “inorganic content in the surface via conductor” was 20% by volume less than 25% by volume, and “breakthrough” was “x”.

これらに対して、試料1、2、および5〜7によれば、「表面電極の厚み」が10μm以下で、「表層ビア導体中の無機物含有率」が25体積%以上であったため、「突き破り」が「○」となった。   On the other hand, according to Samples 1, 2, and 5 to 7, the “surface electrode thickness” was 10 μm or less and the “inorganic matter content in the surface via conductor” was 25% by volume or more. "Became" ○ ".

次に、図7を参照して、この発明の第4の実施形態について説明する。図7において、前述の図1に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   Next, with reference to FIG. 7, a fourth embodiment of the present invention will be described. In FIG. 7, elements corresponding to the elements shown in FIG. 1 described above are denoted by the same reference numerals, and redundant description is omitted.

図7に示すように、多層セラミック基板41は、第1の実施形態による多層セラミック基板11において形成された表面電極14とめっき膜15との間に、焼付けによる導体膜45が形成されていることを特徴としている。   As shown in FIG. 7, in the multilayer ceramic substrate 41, a conductor film 45 is formed by baking between the surface electrode 14 and the plating film 15 formed in the multilayer ceramic substrate 11 according to the first embodiment. It is characterized by.

導体膜45は、表層用セラミックグリーンシート22(A)に、表面電極14および表層ビア導体16を形成した後に、表面電極14の表面および表層ビア導体16の端面を覆うように導電性ペーストを用いて形成される。次に、表層用セラミックグリーンシート22(A)と内層用セラミックグリーンシート22(B)とを所定の順序で積層し、圧着することにより、未焼成の積層体を作製し、これを焼成する。その後、導体膜45および表面電極14の露出している部分に、めっき膜15を形成することによって、多層セラミック基板41を得る。   The conductive film 45 is formed of a conductive paste so as to cover the surface of the surface electrode 14 and the end surface of the surface via conductor 16 after the surface electrode 14 and the surface layer via conductor 16 are formed on the surface ceramic green sheet 22 (A). Formed. Next, the ceramic green sheet 22 (A) for surface layers and the ceramic green sheet 22 (B) for inner layers are laminated | stacked in a predetermined | prescribed order, and an unbaking laminated body is produced by crimping, and this is baked. Then, the multilayer ceramic substrate 41 is obtained by forming the plating film 15 on the exposed portions of the conductor film 45 and the surface electrode 14.

表面電極14には、セラミック素体13に対する密着性を向上させるために酸化物粉末が添加されていることがあるが、この場合、表面電極14自体の強度が弱くなることがある。これに対して、導体膜45を形成すると、表面電極14および導体膜45の全体としての強度を向上させることができる。特に、導体膜45に含まれる酸化物粉末の量が、表面電極に含まれる酸化物粉末の量よりも少ないことが好ましい。さらには、導体膜45において、たとえば純銅のような純金属を用いると、その延性により導体膜45の強度を向上させることができる。   Oxide powder may be added to the surface electrode 14 in order to improve adhesion to the ceramic body 13, but in this case, the strength of the surface electrode 14 itself may be weakened. On the other hand, when the conductor film 45 is formed, the strength of the surface electrode 14 and the conductor film 45 as a whole can be improved. In particular, the amount of oxide powder contained in the conductor film 45 is preferably smaller than the amount of oxide powder contained in the surface electrode. Further, when a pure metal such as pure copper is used in the conductor film 45, the strength of the conductor film 45 can be improved due to its ductility.

導体膜45は、上記のように表層用セラミックグリーンシート22(A)に予め形成しておいてもよいし、各セラミックグリーンシートを積層、圧着して未焼成の積層体を作製した後に、表面電極13および表層ビア導体16の露出する端部に導電性ペースト膜を塗布して形成してもよい。   The conductor film 45 may be formed in advance on the surface layer ceramic green sheet 22 (A) as described above, or after laminating and pressing each ceramic green sheet to produce an unfired laminate, A conductive paste film may be applied to the exposed end portions of the electrode 13 and the surface via conductor 16.

なお、導体膜45は、積層体を焼成した後に、表面電極13および表層ビア導体16の露出する端部に導電性ペースト膜を形成し、焼き付けることによって形成してもよい。図7においては、めっき膜15が形成されているが、めっき膜15は形成されなくてもよい。   Note that the conductive film 45 may be formed by forming and baking a conductive paste film on the exposed ends of the surface electrode 13 and the surface via conductor 16 after firing the laminate. Although the plating film 15 is formed in FIG. 7, the plating film 15 may not be formed.

図8は、この発明に係る多層セラミック基板を用いて構成された電子部品モジュールの一例を示す断面図である。図8に示した多層セラミック基板は、図1にその一部が示された多層セラミック基板11であると理解すればよい。したがって、以下において、図1に示した多層セラミック基板11が図8に示されているものとして説明し、図8において、図1に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   FIG. 8 is a cross-sectional view showing an example of an electronic component module configured using the multilayer ceramic substrate according to the present invention. It should be understood that the multilayer ceramic substrate shown in FIG. 8 is the multilayer ceramic substrate 11 partially shown in FIG. Therefore, in the following, the multilayer ceramic substrate 11 shown in FIG. 1 will be described as being shown in FIG. 8, and in FIG. 8, elements corresponding to those shown in FIG. A duplicate description is omitted.

図8に示した電子部品モジュール51は、多層セラミック基板11を備え、多層セラミック基板11の上方主面上には、たとえば表面実装型の電子部品52および53が搭載される。一方の電子部品52は、たとえばチップコンデンサであり、表面電極14および表層ビア導体16上に形成されためっき膜15に、はんだ54を介して電気的に接続される。他方の電子部品53は、たとえば半導体チップであり、表面電極14および表層ビア導体16上に形成されためっき膜15に、はんだバンプ55を介して電気的に接続される。   The electronic component module 51 shown in FIG. 8 includes a multilayer ceramic substrate 11. On the upper main surface of the multilayer ceramic substrate 11, for example, surface mount type electronic components 52 and 53 are mounted. One electronic component 52 is, for example, a chip capacitor, and is electrically connected to the plating film 15 formed on the surface electrode 14 and the surface layer via conductor 16 via the solder 54. The other electronic component 53 is a semiconductor chip, for example, and is electrically connected to the plating film 15 formed on the surface electrode 14 and the surface layer via conductor 16 via the solder bump 55.

また、多層セラミック基板11の下方主面上に位置する表面電極14についても、上方主面上に位置する表面電極14と同様の構造とされている。   The surface electrode 14 located on the lower principal surface of the multilayer ceramic substrate 11 has the same structure as the surface electrode 14 located on the upper principal surface.

11,31,41 多層セラミック基板
12 セラミック層
13 セラミック素体
14,34 表面電極
15 めっき膜
16,36 表層ビア導体
22 セラミックグリーンシート
45 導体膜
51 電子部品モジュール
52,53 電子部品
54 はんだ
55 はんだバンプ
11, 31, 41 Multilayer ceramic substrate 12 Ceramic layer 13 Ceramic body 14, 34 Surface electrode 15 Plated film 16, 36 Surface layer via conductor 22 Ceramic green sheet 45 Conductor film 51 Electronic component module 52, 53 Electronic component 54 Solder 55 Solder bump

この発明は、多層セラミック基板の製造方法に関するもので、特に、多層セラミック基板の表面電極とビア導体との接続部分の形成方法に関するものである。 SUMMARY OF THE INVENTION The present invention relates to the production how the multilayer ceramic board, in particular, to a method of forming a connecting portion between the surface electrode and the via conductor of the multilayer ceramic substrate.

そこで、この発明の目的は、上述した問題を解決し得る、多層セラミック基板の製造方法を提供しようとすることである。 Accordingly, an object of the present invention can solve the problems described above, it is to try to provide a manufacturing how the multilayer ceramic board.

この発明に係る多層セラミック基板の製造方法は、上述した技術的課題を解決するため、複数のセラミックグリーンシートを用意する工程と、複数のセラミックグリーンシートのうち、表層に配置すべき表層用セラミックグリーンシートに、厚み方向に貫通する表層ビア導体を形成する工程と、表層用セラミックグリーンシートに、表層ビア導体に接続される表面電極を形成する工程と、表面電極が少なくとも一方主面上に位置するように、表層用セラミックグリーンシートを含む複数のセラミックグリーンシートを積層し、かつ圧着することによって、積層体を作製する工程と、積層体を焼成する工程とを備え、表層ビア導体を形成する工程において、表層ビア導体は、無機物粉末を25体積%以上含む導電性ペーストを用いて形成され、表面電極を形成する工程において、表面電極の厚みは、焼成後において10μm以下となるようにされ、積層体を作製する工程は、表層ビア導体が表面電極を突き破り、その端部を表面電極から露出させるように、複数のセラミックグリーンシートを圧着する工程を含むことを特徴としている。 In order to solve the above technical problems, a method for manufacturing a multilayer ceramic substrate according to the present invention includes a step of preparing a plurality of ceramic green sheets, and a ceramic green for a surface layer to be arranged on the surface layer among the plurality of ceramic green sheets. A step of forming a surface via conductor penetrating in the thickness direction on the sheet; a step of forming a surface electrode connected to the surface layer via conductor on the ceramic green sheet for surface layer; and the surface electrode is located on at least one main surface As described above, a step of forming a multilayer body by laminating and pressing a plurality of ceramic green sheets including a ceramic green sheet for surface layer and a step of firing the multilayer body, and forming a surface layer via conductor The surface via conductor is formed using a conductive paste containing 25% by volume or more of inorganic powder, In the step of forming the surface electrode, the thickness of the surface electrode is set to be 10 μm or less after firing, and in the step of manufacturing the laminate, the surface via conductor breaks through the surface electrode and the end portion is exposed from the surface electrode. In other words, the method includes a step of pressure bonding a plurality of ceramic green sheets.

この発明に係る製造方法によって得られた多層セラミック基板によれば、表面電極は、その全領域において、セラミック素体と接する状態とすることができる。よって、セラミック素体がガラス成分を含む場合、表面電極は、その全領域において、セラミック素体からガラス成分を十分に浸透させることができ、焼結を十分に進ませることができる。その結果、表面電極の、セラミック素体に対する接合強度を高く維持することができるとともに、多層セラミック基板の耐湿性を高く維持することができる。 According to the multilayer ceramic substrate obtained by the manufacturing method according to the present invention, the surface electrode can be in contact with the ceramic body in the entire region. Therefore, when the ceramic body contains a glass component, the surface electrode can sufficiently infiltrate the glass component from the ceramic body in the entire region thereof, and can sufficiently advance the sintering. As a result, the bonding strength of the surface electrode to the ceramic body can be maintained high, and the moisture resistance of the multilayer ceramic substrate can be maintained high.

また、この発明に係る製造方法によって得られた多層セラミック基板によれば、表層ビア導体が、表面電極を貫通して、その一方端部を表面電極から露出させているので、実装部品またはマザーボードへの電気的接続は、表面電極を介さずとも、少なくとも表層ビア導体によって保証され得る。したがって、表面電極において、その接合強度を高めるため、アルミナなどの酸化物が添加され、比抵抗がより高くなっても、表面電極を介しての電気的接続部分において、電気的な特性劣化が生じることを防止することができる。 Further, according to the multilayer ceramic substrate obtained by the manufacturing method according to the present invention, the surface layer via conductor penetrates the surface electrode and the one end thereof is exposed from the surface electrode. This electrical connection can be ensured by at least the surface via conductors without using the surface electrodes. Therefore, in order to increase the bonding strength of the surface electrode, even if an oxide such as alumina is added to increase the specific resistance, electrical characteristics are deteriorated at the electrical connection portion through the surface electrode. This can be prevented.

この発明の第1の参考例となる多層セラミック基板の一部を示す断面図である。It is sectional drawing which shows a part of multilayer ceramic substrate used as the 1st reference example of this invention. 図1に示した多層セラミック基板の製造方法を説明するためのもので、特に、表層用セラミックグリーンシートに対して施される工程を示す断面図である。FIG. 2 is a cross-sectional view illustrating a method for manufacturing the multilayer ceramic substrate shown in FIG. 1, and in particular, a process applied to a surface layer ceramic green sheet. 図1に示した多層セラミック基板の製造方法を説明するためのもので、特に、内層用セラミックグリーンシートに対して施される工程を示す断面図である。FIG. 2 is a cross-sectional view illustrating a method for manufacturing the multilayer ceramic substrate shown in FIG. 1, and in particular, a process performed on an inner layer ceramic green sheet. この発明の第2の参考例を説明するためのもので、表面電極と表層ビア導体との位置関係の変形例を示す平面図である。It is a top view for demonstrating the 2nd reference example of this invention, and shows the modification of the positional relationship of a surface electrode and a surface layer via conductor. この発明の実施形態による製造方法によって製造された多層セラミック基板の一部を示す断面図である。It is sectional drawing which shows a part of multilayer ceramic substrate manufactured by the manufacturing method by one Embodiment of this invention. 図5に示した多層セラミック基板の製造方法を説明するためのもので、特に、表層用セラミックグリーンシートに対して施される工程および圧着工程を示す断面図である。FIG. 6 is a cross-sectional view illustrating a manufacturing method of the multilayer ceramic substrate shown in FIG. 5, and in particular, a process applied to the surface ceramic green sheet and a pressure bonding process. この発明の第3の参考例による多層セラミック基板の一部を示す断面図である。It is sectional drawing which shows a part of multilayer ceramic substrate by the 3rd reference example of this invention. この発明に係る多層セラミック基板を用いて構成された電子部品モジュールの一例を示す断面図である。It is sectional drawing which shows an example of the electronic component module comprised using the multilayer ceramic substrate which concerns on this invention. この発明にとって興味ある従来の多層セラミック基板1の一部を示す断面図である。It is sectional drawing which shows a part of conventional multilayer ceramic substrate 1 interesting for this invention.

この発明に係る製造方法を説明するに先立って、まず、図1ないし図3を参照して、この発明の理解にとって有用な第1の参考例について説明する。 Prior to describing the manufacturing method according to the present invention, first, a first reference example useful for understanding the present invention will be described with reference to FIGS.

表面電極14と表層ビア導体17との平面的な位置関係に関して、上記第1の参考例では、表面電極14が形成された範囲内に表層ビア導体17が配置されていたが、図4に示した第2の参考例のように、表面電極14が形成された範囲から一部はみだした状態で表層ビア導体17が配置されてもよい。 Regarding the planar positional relationship between the surface electrode 14 and the surface layer via conductor 17, in the first reference example , the surface layer via conductor 17 is disposed within the range where the surface electrode 14 is formed. As in the second reference example , the surface layer via conductor 17 may be disposed in a state of partially protruding from the range where the surface electrode 14 is formed.

次に、図5および図6を参照して、この発明の実施形態について説明する。図5および図6において、前述の図1ないし図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。 Next, an embodiment of the present invention will be described with reference to FIGS. 5 and 6, elements corresponding to those shown in FIGS. 1 to 3 described above are denoted by the same reference numerals, and redundant description is omitted.

図5に示すように、多層セラミック基板31は、第1の参考例による多層セラミック基板11と比較して、表層用セラミック層12(A)に関連して設けられる表面電極34および表層ビア導体36の形態が異なっている。この形態の相違は、製造方法の相違に由来するものである。よって、以下に、製造方法について説明する。 As shown in FIG. 5, the multilayer ceramic substrate 31 is different from the multilayer ceramic substrate 11 according to the first reference example in that the surface electrode 34 and the surface via conductor 36 provided in relation to the surface ceramic layer 12 (A). The form is different. This difference in form stems from the difference in manufacturing method. Therefore, the manufacturing method will be described below.

他方、内層用セラミックグリーンシート22(B)にあっては、図3に示した第1の参考例の場合と同様に加工される。 On the other hand, the inner layer ceramic green sheet 22 (B) is processed in the same manner as in the first reference example shown in FIG.

次に、第1の参考例の場合と同様、表面電極34が一方主面上に位置するように、あるいは、表面電極34がセラミック素体12の両主面上に形成される場合には、表面電極34が各主面上に位置するように、表層用セラミックグリーンシート22(A)および内層用セラミックグリーンシート22(B)が所定の順序で積層され、かつ圧着されることによって、図6(2)に示すような未焼結の積層体37が作製される。 Next, as in the case of the first reference example , when the surface electrode 34 is located on one main surface or when the surface electrode 34 is formed on both main surfaces of the ceramic body 12, The surface layer ceramic green sheet 22 (A) and the inner layer ceramic green sheet 22 (B) are laminated in a predetermined order and pressure-bonded so that the surface electrode 34 is located on each main surface . An unsintered laminated body 37 as shown in (2) is produced.

その後、第1の参考例の場合と同様、焼成工程およびめっき工程が実施され、図5に示した多層セラミック基板31が得られる。 Thereafter, as in the case of the first reference example , the firing step and the plating step are performed, and the multilayer ceramic substrate 31 shown in FIG. 5 is obtained.

以上の実施形態において、表層ビア導体36のための導電性ペーストが無機物粉末を25体積%以上含むという条件、および、表面電極34の厚みが、焼成後において10μm以下であるという条件が適切であることを確認するため、以下の表1に示すように、「表層ビア導体中の無機物含有率」および「表面電極の厚み」を種々に変えた試料を作製し、表層ビア導体36が、表面電極34を突き破り、その一方端部を表面電極34から露出させた状態が得られるかどうかを調査した。 In the implementation form described above, provided that the conductive paste for the surface layer via conductor 36 includes inorganic powders more than 25 vol%, and the thickness of the surface electrode 34, provided that after firing is 10μm or less is appropriate In order to confirm the existence, as shown in Table 1 below, samples with various changes in the “inorganic matter content in the surface via conductor” and the “surface electrode thickness” were prepared. It was investigated whether or not a state in which the electrode 34 was pierced and one end thereof was exposed from the surface electrode 34 was obtained.

次に、図7を参照して、この発明の第3の参考例について説明する。図7において、前述の図1に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。 Next, a third reference example of the present invention will be described with reference to FIG. In FIG. 7, elements corresponding to the elements shown in FIG. 1 described above are denoted by the same reference numerals, and redundant description is omitted.

図7に示すように、多層セラミック基板41は、第1の参考例による多層セラミック基板11において形成された表面電極14とめっき膜15との間に、焼付けによる導体膜45が形成されていることを特徴としている。 As shown in FIG. 7, the multilayer ceramic substrate 41 has a conductor film 45 formed by baking between the surface electrode 14 and the plating film 15 formed in the multilayer ceramic substrate 11 according to the first reference example . It is characterized by.

図8は、この発明に係る多層セラミック基板を用いて構成された電子部品モジュールの一例を示す断面図である。図8に示した多層セラミック基板は、図1にその一部が示された多層セラミック基板11であるが、図5にその一部が示された多層セラミック基板31に置き換えることもできる。なお、以下において、図1に示した多層セラミック基板11が図8に示されているものとして説明し、図8において、図1に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。 FIG. 8 is a cross-sectional view showing an example of an electronic component module configured using the multilayer ceramic substrate according to the present invention. The multilayer ceramic substrate shown in FIG. 8 is the multilayer ceramic substrate 11 partially shown in FIG. 1, but may be replaced with the multilayer ceramic substrate 31 partially shown in FIG. In the following description, it is assumed that the multilayer ceramic substrate 11 shown in FIG. 1 is shown in FIG. 8, and in FIG. 8, elements corresponding to the elements shown in FIG. A duplicate description is omitted.

Claims (13)

積層された複数のセラミック層をもって構成されたセラミック素体と、前記セラミック素体の主面上に形成された表面電極と、前記セラミック層を厚み方向に貫通するように形成されたビア導体とを備え、
前記ビア導体は、前記複数のセラミック層のうち、少なくとも前記表面電極が形成された表層用セラミック層を厚み方向に貫通しかつ前記表面電極に接続された表層ビア導体を含み、
前記表層ビア導体は、前記表面電極を貫通して、その一方端部が前記表面電極から露出している、
多層セラミック基板。
A ceramic body composed of a plurality of laminated ceramic layers, a surface electrode formed on the main surface of the ceramic body, and a via conductor formed so as to penetrate the ceramic layer in the thickness direction. Prepared,
The via conductor includes a surface layer via conductor that penetrates at least a ceramic layer for surface layer in which the surface electrode is formed among the plurality of ceramic layers and is connected to the surface electrode,
The surface layer via conductor penetrates the surface electrode, and one end thereof is exposed from the surface electrode.
Multilayer ceramic substrate.
前記表面電極上および前記表層ビア導体の前記一方端部上に形成されためっき膜をさらに備える、請求項1に記載の多層セラミック基板。   The multilayer ceramic substrate according to claim 1, further comprising a plating film formed on the surface electrode and on the one end of the surface via conductor. 前記表面電極上および前記表層ビア導体の前記一方端部上に形成された焼付けによる導体膜をさらに備える、請求項1に記載の多層セラミック基板。   The multilayer ceramic substrate according to claim 1, further comprising a conductive film formed by baking formed on the surface electrode and the one end portion of the surface layer via conductor. 前記表面電極は、無機物として、導電成分粉末および酸化物粉末の焼結体を含む、請求項1ないし3のいずれかに記載の多層セラミック基板。   The multilayer ceramic substrate according to claim 1, wherein the surface electrode includes a sintered body of conductive component powder and oxide powder as an inorganic substance. 前記表層ビア導体は、無機物として、導電成分粉末および酸化物粉末の焼結体を含み、前記表面電極における前記無機物中の前記酸化物粉末の含有率は、前記表層ビア導体における前記無機物中の前記酸化物粉末の含有率よりも高い、請求項4に記載の多層セラミック基板。   The surface via conductor includes a sintered body of conductive component powder and oxide powder as an inorganic substance, and the content of the oxide powder in the inorganic substance in the surface electrode is determined by the inorganic substance in the inorganic substance in the surface via conductor. The multilayer ceramic substrate according to claim 4, wherein the content is higher than the content of the oxide powder. 前記表面電極および前記セラミック素体はガラス成分を含み、前記表面電極に含まれるガラス成分が、前記セラミック素体に含まれるガラス成分と同組成である、請求項1ないし5のいずれかに記載の多層セラミック基板。   The said surface electrode and the said ceramic element | base_body contain a glass component, and the glass component contained in the said surface electrode is the same composition as the glass component contained in the said ceramic element | base_body. Multilayer ceramic substrate. 請求項1ないし6のいずれかに記載の多層セラミック基板と、前記表面電極および前記表層ビア導体にはんだを介して電気的に接続された電子部品とを備える、電子部品モジュール。   An electronic component module comprising: the multilayer ceramic substrate according to claim 1; and an electronic component electrically connected to the surface electrode and the surface via conductor via solder. 複数のセラミックグリーンシートを用意する工程と、
前記複数のセラミックグリーンシートのうち、表層に配置すべき表層用セラミックグリーンシートに表面電極を形成する工程と、
前記表層用セラミックグリーンシートおよび前記表面電極を厚み方向に貫通する表層ビア導体を形成する工程と、
前記表面電極が少なくとも一方主面上に位置するように、前記表層用セラミックグリーンシートを含む前記複数のセラミックグリーンシートを積層し、かつ圧着することによって、積層体を作製する工程と、
前記積層体を焼成する工程と
を備える、多層セラミック基板の製造方法。
Preparing a plurality of ceramic green sheets;
Of the plurality of ceramic green sheets, forming a surface electrode on the ceramic green sheet for the surface layer to be disposed on the surface layer;
Forming a surface layer via conductor penetrating the surface layer ceramic green sheet and the surface electrode in a thickness direction;
Stacking the plurality of ceramic green sheets including the ceramic green sheet for surface layer, and press-bonding so that the surface electrode is located on at least one main surface;
And a step of firing the laminate.
複数のセラミックグリーンシートを用意する工程と、
前記複数のセラミックグリーンシートのうち、表層に配置すべき表層用セラミックグリーンシートに、厚み方向に貫通する表層ビア導体を形成する工程と、
前記表層用セラミックグリーンシートに、前記表層ビア導体に接続される表面電極を形成する工程と、
前記表面電極が少なくとも一方主面上に位置するように、前記表層用セラミックグリーンシートを含む前記複数のセラミックグリーンシートを積層し、かつ圧着することによって、積層体を作製する工程と、
前記積層体を焼成する工程と
を備え、
前記表層ビア導体を形成する工程において、前記表層ビア導体は、無機物粉末を25体積%以上含む導電性ペーストを用いて形成され、
前記表面電極を形成する工程において、前記表面電極の厚みは、焼成後において10μm以下となるようにされ、
前記積層体を作製する工程は、前記表層ビア導体が前記表面電極を突き破り、その端部を前記表面電極から露出させるように、前記複数のセラミックグリーンシートを圧着する工程を含む、
多層セラミック基板の製造方法。
Preparing a plurality of ceramic green sheets;
Among the plurality of ceramic green sheets, a step of forming a surface layer via conductor penetrating in a thickness direction on a surface layer ceramic green sheet to be disposed on a surface layer;
Forming a surface electrode connected to the surface via conductor on the surface ceramic green sheet;
Stacking the plurality of ceramic green sheets including the ceramic green sheet for surface layer, and press-bonding so that the surface electrode is located on at least one main surface;
And firing the laminate.
In the step of forming the surface via conductor, the surface via conductor is formed using a conductive paste containing 25% by volume or more of inorganic powder,
In the step of forming the surface electrode, the thickness of the surface electrode is set to 10 μm or less after firing,
The step of producing the laminated body includes a step of pressure bonding the plurality of ceramic green sheets so that the surface layer via conductor pierces the surface electrode and exposes an end portion thereof from the surface electrode.
A method for producing a multilayer ceramic substrate.
前記積層体を焼成する工程の後に、前記表面電極および前記表層ビア導体の露出する端部にめっき膜を形成する工程をさらに備える、請求項8または9に記載の多層セラミック基板の製造方法。   The method for manufacturing a multilayer ceramic substrate according to claim 8 or 9, further comprising a step of forming a plating film on the exposed end portion of the surface electrode and the surface layer via conductor after the step of firing the multilayer body. 前記積層体を焼成する工程の前に、前記表面電極および前記表層ビア導体の露出する端部に導電性ペースト膜を形成する工程をさらに備え、前記積層体を焼成する工程は、前記導電性ペースト膜を焼き付ける工程を含む、請求項8または9に記載の多層セラミック基板。   Prior to the step of firing the laminate, the method further includes the step of forming a conductive paste film on the exposed end of the surface electrode and the surface via conductor, and the step of firing the laminate comprises the conductive paste The multilayer ceramic substrate according to claim 8, comprising a step of baking a film. 前記セラミックグリーンシートはガラス成分を含み、前記積層体を焼成する工程において、前記ガラス成分が前記表面電極に吸い上げられる、請求項8ないし11のいずれかに記載の多層セラミック基板の製造方法。   The method for producing a multilayer ceramic substrate according to claim 8, wherein the ceramic green sheet contains a glass component, and the glass component is sucked up by the surface electrode in the step of firing the laminate. 前記表層用セラミックグリーンシート以外の前記セラミックグリーンシートを厚み方向に貫通するビア導体を形成する工程と、前記表層用セラミックグリーンシート以外の前記セラミックグリーンシートに導体膜を形成する工程とをさらに備える、請求項8ないし12のいずれかに記載の多層セラミック基板の製造方法。   A step of forming a via conductor penetrating in the thickness direction through the ceramic green sheet other than the surface layer ceramic green sheet, and a step of forming a conductor film on the ceramic green sheet other than the surface layer ceramic green sheet, The method for producing a multilayer ceramic substrate according to claim 8.
JP2013522547A 2011-06-29 2012-05-31 Manufacturing method of multilayer ceramic substrate Expired - Fee Related JP5598606B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013522547A JP5598606B2 (en) 2011-06-29 2012-05-31 Manufacturing method of multilayer ceramic substrate

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011143765 2011-06-29
JP2011143765 2011-06-29
PCT/JP2012/064027 WO2013001973A1 (en) 2011-06-29 2012-05-31 Multilayer ceramic substrate, method for manufacturing same, and electronic component module
JP2013522547A JP5598606B2 (en) 2011-06-29 2012-05-31 Manufacturing method of multilayer ceramic substrate

Publications (2)

Publication Number Publication Date
JP5598606B2 JP5598606B2 (en) 2014-10-01
JPWO2013001973A1 true JPWO2013001973A1 (en) 2015-02-23

Family

ID=47423873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013522547A Expired - Fee Related JP5598606B2 (en) 2011-06-29 2012-05-31 Manufacturing method of multilayer ceramic substrate

Country Status (2)

Country Link
JP (1) JP5598606B2 (en)
WO (1) WO2013001973A1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026520A (en) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd Multilayer interconnection board and its manufacturing method
JP2002111152A (en) * 2000-09-29 2002-04-12 Kyocera Corp Circuit board
JP2004152943A (en) * 2002-10-30 2004-05-27 Denso Corp Packaging structure of electronic component and board used therefor and manufacturing method thereof
JP2005136048A (en) * 2003-10-29 2005-05-26 Kyocera Corp Manufacturing method of multilayered wiring board
JP2007250996A (en) * 2006-03-17 2007-09-27 Kyocera Corp Wiring board, electronic device equipped with wiring board, and probe card
JP2010056272A (en) * 2008-08-28 2010-03-11 Murata Mfg Co Ltd Method of manufacturing ceramic substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026520A (en) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd Multilayer interconnection board and its manufacturing method
JP2002111152A (en) * 2000-09-29 2002-04-12 Kyocera Corp Circuit board
JP2004152943A (en) * 2002-10-30 2004-05-27 Denso Corp Packaging structure of electronic component and board used therefor and manufacturing method thereof
JP2005136048A (en) * 2003-10-29 2005-05-26 Kyocera Corp Manufacturing method of multilayered wiring board
JP2007250996A (en) * 2006-03-17 2007-09-27 Kyocera Corp Wiring board, electronic device equipped with wiring board, and probe card
JP2010056272A (en) * 2008-08-28 2010-03-11 Murata Mfg Co Ltd Method of manufacturing ceramic substrate

Also Published As

Publication number Publication date
WO2013001973A1 (en) 2013-01-03
JP5598606B2 (en) 2014-10-01

Similar Documents

Publication Publication Date Title
JP5676536B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP4597585B2 (en) Multilayer electronic component and manufacturing method thereof
JP2015037183A (en) Multilayer ceramic electronic component for incorporating board and printed circuit board incorporating multilayer ceramic electronic component
WO2006027876A1 (en) Ceramic substrate with chip type electronic component mounted thereon and process for manufacturing the same
JP2009170875A (en) Multilayer ceramic electronic component and method for manufacturing the same
JP4784690B2 (en) Multilayer ceramic substrate and manufacturing method thereof
JP5293605B2 (en) Ceramic multilayer substrate and manufacturing method thereof
JP4463045B2 (en) Ceramic electronic components and capacitors
JP4905550B2 (en) Multilayer wiring board
JP5582069B2 (en) Ceramic multilayer substrate
JPWO2009110286A1 (en) Electronic component and manufacturing method thereof
JP6128209B2 (en) MULTILAYER WIRING BOARD, MANUFACTURING METHOD THEREOF, AND PROBE CARD BOARD
JP5780035B2 (en) Ceramic electronic components
JP5598606B2 (en) Manufacturing method of multilayer ceramic substrate
JP4696443B2 (en) Manufacturing method of multilayer ceramic substrate
JP4844317B2 (en) Ceramic electronic component and manufacturing method thereof
JP2007067364A (en) Ceramic substrate with chip-type electronic part mounted thereon and method for manufacturing the same
JP2006100422A (en) Multilayer capacitor and manufacturing method thereof
WO2006051821A1 (en) Ceramic multilayer substrate and production method therefor
KR100956212B1 (en) Manufacturing method of multi-layer substrate
JP4900227B2 (en) Multilayer ceramic substrate manufacturing method, multilayer ceramic substrate, and electronic component using the same
JP2006032747A (en) Laminated electronic component and its manufacturing method
JP4003011B2 (en) Multilayer ceramic substrate with cavity and method for manufacturing the same
WO2010007878A1 (en) Multilayer ceramic substrate and method for manufacturing the same
JP6010423B2 (en) Electronic component storage package and electronic device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140728

R150 Certificate of patent or registration of utility model

Ref document number: 5598606

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees