JPWO2012090777A1 - 蒸着方法、蒸着膜および有機エレクトロルミネッセンス表示装置の製造方法 - Google Patents

蒸着方法、蒸着膜および有機エレクトロルミネッセンス表示装置の製造方法 Download PDF

Info

Publication number
JPWO2012090777A1
JPWO2012090777A1 JP2012550857A JP2012550857A JPWO2012090777A1 JP WO2012090777 A1 JPWO2012090777 A1 JP WO2012090777A1 JP 2012550857 A JP2012550857 A JP 2012550857A JP 2012550857 A JP2012550857 A JP 2012550857A JP WO2012090777 A1 JPWO2012090777 A1 JP WO2012090777A1
Authority
JP
Japan
Prior art keywords
vapor deposition
region
substrate
deposition
shutter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012550857A
Other languages
English (en)
Other versions
JP5329718B2 (ja
Inventor
通 園田
通 園田
伸一 川戸
伸一 川戸
井上　智
智 井上
智志 橋本
智志 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012550857A priority Critical patent/JP5329718B2/ja
Application granted granted Critical
Publication of JP5329718B2 publication Critical patent/JP5329718B2/ja
Publication of JPWO2012090777A1 publication Critical patent/JPWO2012090777A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering

Abstract

本発明の蒸着方法は、シャドウマスク（８１）と蒸着源（８５）との相対的な位置を固定したマスクユニットを準備する準備工程と、上記マスクユニットおよび被成膜基板（２００）のうち少なくとも一方を相対移動させて、蒸着源（８５）から射出される蒸着流を蒸着領域（２１０）に蒸着させる蒸着工程と、蒸着不要領域（２１０）へ流れる蒸着流を遮蔽する様に第２シャッタ（１１１）の位置を調整するシャッタ位置調整工程とを備える。

Description

本発明は、蒸着マスクを用いた蒸着方法、その蒸着方法により形成された蒸着膜およびその蒸着方法を用いた有機エレクトロルミネッセンス表示装置の製造方法に関する。
近年、様々な商品や分野でフラットパネルディスプレイが活用されており、フラットパネルディスプレイのさらなる大型化、高画質化、低消費電力化が求められている。
そのような状況下、有機材料の電界発光（Electroluminescence：以下、「ＥＬ」と記す）を利用した有機ＥＬ素子を備えた有機ＥＬ表示装置は、全固体型で、低電圧駆動、高速応答性、自発光性等の点で優れたフラットパネルディスプレイとして、高い注目を浴びている。
有機ＥＬ表示装置は、例えば、ＴＦＴ（薄膜トランジスタ）が設けられたガラス基板等からなる基板上に、ＴＦＴに接続された有機ＥＬ素子が設けられた構成を有している。
有機ＥＬ素子は、低電圧直流駆動による高輝度発光が可能な発光素子であり、第１電極、有機ＥＬ層、および第２電極が、この順に積層された構造を有している。そのうち、第１電極はＴＦＴと接続されている。また、第１電極と第２電極との間には、上記有機ＥＬ層として、正孔注入層、正孔輸送層、電子ブロッキング層、発光層、正孔ブロッキング層、電子輸送層、電子注入層等を積層させた有機層が設けられている。
フルカラーの有機ＥＬ表示装置では、一般的に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色の発光層を備えた有機ＥＬ素子がサブ画素として基板上に配列形成される。ＴＦＴを用いて、これら有機ＥＬ素子を選択的に所望の輝度で発光させることによりカラー画像表示を行う。
有機ＥＬ表示装置を製造するためには、各色に発光する有機発光材料からなる発光層を有機ＥＬ素子ごとに所定パターンで形成する必要がある。また、有機ＥＬ素子ごとにパターン形成が必要ない層については、有機ＥＬ素子で構成される画素領域全面に対して、一括して薄膜形成を行う。
発光層を所定パターンで形成する方法としては、例えば、真空蒸着法、インクジェット法、レーザ転写法が知られている。例えば、低分子型有機ＥＬ表示装置（ＯＬＥＤ）では、真空蒸着法が用いられることが多い。
真空蒸着法では、所定パターンの開口が形成されたマスク（シャドウマスクとも称される）が使用される。マスクが密着固定された基板の被蒸着面を蒸着源に対向させる。そして、蒸着源からの蒸着粒子（成膜材料）を、マスクの開口を通して被蒸着面に蒸着させることにより、所定パターンの薄膜が形成される。蒸着は発光層の色ごとに行われる（これを「塗り分け蒸着」という）。
例えば特許文献１，２には、基板に対してマスクを順次移動させて各色の発光層の塗り分け蒸着を行う方法が記載されている。このような方法では、基板と同等の大きさのマスクが使用され、蒸着時にはマスクは基板の被蒸着面を覆うように固定される。
日本国公開特許公報「特開平８−２２７２７６号公報（１９９６年９月３日公開）」 日本国公開特許公報「特開２０００−１８８１７９号公報（２０００年７月４日公開）」
このような従来の塗り分け蒸着法では、基板が大きくなればそれに伴ってマスクも大型化する必要がある。しかしながら、マスクを大きくすると、マスクの自重撓みや伸びにより、基板とマスクとの間に隙間が生じ易い。しかも、その隙間の大きさは、基板の被蒸着面の位置によって異なる。そのため、高精度なパターンニングを行うのが難しく、蒸着位置のズレや混色が発生して高精細化の実現が困難である。
また、マスクを大きくすると、マスクやこれを保持するフレーム等が巨大になってその重量も増加するため、取り扱いが困難になり、生産性や安全性に支障をきたすおそれがある。また、蒸着装置やそれに付随する装置も同様に巨大化、複雑化するため、装置設計が困難になり、設置コストも高額になる。
そのため、従来の塗り分け蒸着法では大型基板への対応が難しく、例えば、６０インチサイズを超えるような大型基板に対しては量産レベルで塗り分け蒸着できる方法が実現できていない。
上記の問題を解決する方法として、基板よりも小さなシャドウマスクを用い、蒸着源とシャドウマスクを一体化した状態で、シャドウマスクと基板との隙間を一定に保ちながら、その一体化物あるいは基板のいずれかを走査しながら蒸着することで、所定の基板の位置に有機膜をパターン形成する方法（スキャン蒸着法）が考えられる。このスキャン蒸着法であれば、シャドウマスクは小さくて良いので、上記のような問題は発生しない。
しかしながら、上記のスキャン蒸着法でも、以下のように、蒸着不要領域への蒸着を防ぐことができないという問題がある。
例えば有機ＥＬ表示装置で用いられるＴＦＴ基板では、画素領域の周りには、端子部が存在し、これらに蒸着膜が存在すると、一般に、有機ＥＬ素子の有機蒸着膜は高抵抗であるため、その部分での外部回路との電気的接続が困難となる。また蒸着膜が低抵抗であると電流リークが生じるので、やはり電気的不良を生じる。以上のような外部回路との電気的接続部分が蒸着不要領域となる。
スキャン蒸着法では、蒸着源の射出口の正面にシャッタが備えられており、そのシャッタの開放／閉鎖により、蒸着源から射出される蒸着粒子が蒸着／遮蔽される。また、シャドウマスクと蒸着源が一体化しており、シャドウマスクの開口部（以後、マスク開口と呼ぶ）上を基板が通過する時に、基板上へ有機膜が形成される。したがって、上記シャッタを常に開放していた場合、基板の端から端まで蒸着が行われる（蒸着不要領域にも蒸着される）。蒸着不要領域に蒸着させないためには、その領域が基板走査により、マスク開口に達した時に上記シャッタを閉鎖すればよいが、同時に蒸着が必要な領域（蒸着領域）もまだマスク開口上に残っているため、シャッタを閉鎖すると、蒸着領域の蒸着量が減り、蒸着領域の膜厚が減ってしまう。したがって、単純なシャッタの閉鎖だけでは、蒸着不要領域への蒸着は防げない。
本発明は、上記のような問題点を解決するためになされたものであり、その目的は、蒸着領域の端部での蒸着量を低減させること無く、蒸着不要領域への蒸着を防止できる蒸着方法を提供することにある。
上記の課題を解決するために、本発明に係る蒸着方法は、被成膜基板に所定のパターンの成膜を行う蒸着方法であって、開口部を有する蒸着マスクと、上記蒸着マスクに対向配置された蒸着源とを備え、上記蒸着マスクと上記蒸着源との相対的な位置を固定したマスクユニットを準備する準備工程と、上記マスクユニットおよび上記被成膜基板のうち少なくとも一方を相対移動させて、上記蒸着源から射出される蒸着粒子を上記開口部を介して上記被成膜基板の蒸着領域に蒸着させる蒸着工程と、上記蒸着粒子の蒸着流のうち、上記被成膜基板の蒸着不要領域へと流れる蒸着流をシャッタ部材によって遮蔽する遮蔽工程と、を備えていることを特徴としている。
上記の構成によれば、移動可能なシャッタ部材が準備され、蒸着源から蒸着マスクの開口部を介して被成膜基板へと流れる蒸着粒子の蒸着流のうち、被成膜基板の蒸着不要領域へと流れる蒸着流を遮蔽する様に、シャッタ部材の位置が調整される。よって、蒸着領域の端部での蒸着量を低減させること無く蒸着不要領域への蒸着を防止できる。
これにより、（１）蒸着不要領域に蒸着した蒸着粒子を溶剤で拭き取る工程を省略でき、その拭き取り工程に伴う問題を防止できる。また（２）蒸着不要領域への蒸着を防止するために蒸着不要領域を保護する工程を追加しなくて済む。また（３）シャッタ部材と蒸着源との位置関係を変えるだけで、様々な蒸着不要領域のサイズに対応できる。したがって、蒸着領域の端部での蒸着量を低減させること無く、蒸着不要領域への蒸着を防止できる蒸着方法を提供することができる。
また本発明に係る有機エレクトロルミネッセンス表示装置の製造方法は、ＴＦＴ基板上に第１電極を作製するＴＦＴ基板・第１電極作製工程と、上記ＴＦＴ基板上に少なくとも発光層を含む有機層を蒸着する有機層蒸着工程と、第２電極を蒸着する第２電極蒸着工程と、上記有機層および第２電極を含む有機エレクトロルミネッセンス素子を封止部材で封止する封止工程とを有する有機エレクトロルミネッセンス表示装置の製造方法であって、上記有機層蒸着工程、上記第２電極蒸着工程、および上記封止工程の少なくともいずれかの工程は、上記の蒸着方法の上記準備工程、上記蒸着工程および上記遮蔽工程を有することを特徴としている。
上記の構成によれば、電気的不良がなく低コストの有機エレクトロルミネッセンス素子を製造できる。
以上のように、本発明に係る蒸着方法は、被成膜基板に所定のパターンの成膜を行う蒸着方法であって、開口部を有する蒸着マスクと、上記蒸着マスクに対向配置された蒸着源とを備え、上記蒸着マスクと上記蒸着源との相対的な位置を固定したマスクユニットを準備する準備工程と、上記マスクユニットおよび上記被成膜基板のうち少なくとも一方を相対移動させて、上記蒸着源から射出される蒸着粒子を上記開口部を介して上記被成膜基板の蒸着領域に蒸着させる蒸着工程と、上記蒸着粒子の蒸着流のうち、上記被成膜基板の蒸着不要領域へと流れる蒸着流をシャッタ部材によって遮蔽する遮蔽工程と、を備えている。
よって、蒸着領域の端部での蒸着量を低減させること無く蒸着不要領域への蒸着を防止できるという効果を奏する。
本発明の実施の一形態にかかる蒸着装置における真空チャンバ内の被成膜基板とマスクユニットとを被成膜基板の裏面側から見た平面図である。 本発明の実施の一形態にかかる蒸着装置における真空チャンバ内の主要構成要素の鳥瞰図である。 本発明の実施の一形態にかかる蒸着装置における要部の概略構成を模式的に示す断面図である。 本発明の実施の一形態にかかる蒸着装置の構成の一部を示すブロック図である。 （ａ）〜（ｃ）は、本発明の実施の一形態にかかる被成膜基板および蒸着マスクのアライメントマーカの形状の一例を示す図である。 ＲＧＢフルカラー表示の有機ＥＬ表示装置の概略構成を示す断面図である。 図６に示す有機ＥＬ表示装置を構成する画素の構成を示す平面図である。 図７に示す有機ＥＬ表示装置におけるＴＦＴ基板のＡ−Ａ線矢視断面図である。 本発明の実施の一形態にかかる有機ＥＬ表示装置の製造工程を工程順に示すフローチャートである。 本発明の実施の一形態にかかる蒸着装置を用いてＴＦＴ基板に所定のパターンを成膜する方法の一例を示すフローチャートである。 アライメント調整方法を示すフローチャートである。 蒸着ＯＦＦ時の蒸着制御のフローを示すフローチャートである。 蒸着ＯＮ時の蒸着制御のフローを示すフローチャートである。 実施の形態１に係る蒸着方法での第２シャッタの走査方法を説明する側面図である。 実施の形態１での第２シャッタの長さの決定方法を説明する図である。 実施の形態１での蒸着源側から見た被成膜基板の平面図である。 実施の形態１での第２シャッタの回避期間を説明する図である。 実施の形態１での第２シャッタの制御期間１を説明する図である。 実施の形態１での第２シャッタの制御期間２を説明する図である。 実施の形態１に係る蒸着方法を使用して形成した発光層を示した平面図である。 従来の蒸着方法を使用した場合の発光層を示した平面図である。 （ａ）は実施の形態１での端子部と端子部領域との接続状態を説明する図であり、（ｂ）は従来技術での端子部と端子部領域との接続状態を説明する図である。 実施の形態２に係る蒸着方法での第２シャッタの走査方法を説明する側面図である。 実施の形態２の第２シャッタの長さの決定方法を説明する図である。 実施の形態２での第２シャッタの回避期間を説明する図である。 実施の形態２での第２シャッタの制御期間１を説明する図である。 実施の形態２での第２シャッタの制御期間２を説明する図である。 実施の形態２に係る蒸着方法を使用して形成した発光層を示した平面図である。 実施の形態３に係る蒸着方法での第２シャッタの走査方法を説明する側面図である。 実施の形態４に係る蒸着方法で使用される第２シャッタの構成を説明する側面図である。 実施の形態４で使用される第２シャッタの長さが最小になった状態を示した側面図である。 実施の形態４で使用される第２シャッタの長さが最大になった状態を示した側面図である。 実施の形態５に係る蒸着方法での第２シャッタの走査方法を説明する側面図である。 実施の形態５での第２シャッタの長さの決定方法を説明する図である。 実施の形態５での第２シャッタの回避期間を説明する図である。 実施の形態５での第２シャッタの制御期間１を説明する図である。 実施の形態５での第２シャッタの制御期間２を説明する図である。
以下、本発明の実施の形態について、詳細に説明する。
〔実施の形態１〕
本発明の実施の一形態について図１〜図２２に基づいて説明すれば以下の通りである。
本実施の形態では、本実施の形態にかかる蒸着装置を用いた蒸着方法の一例として、ＴＦＴ基板側から光を取り出すボトムエミッション型でＲＧＢフルカラー表示の有機ＥＬ表示装置の製造方法を例に挙げて説明する。
まず、上記有機ＥＬ表示装置の全体構成について以下に説明する。
図６は、ＲＧＢフルカラー表示の有機ＥＬ表示装置の概略構成を示す断面図である。また、図７は、図６に示す有機ＥＬ表示装置を構成する画素の構成を示す平面図であり、図８は、図７に示す有機ＥＬ表示装置におけるＴＦＴ基板のＡ−Ａ線矢視断面図である。
図６に示すように、本実施の形態で製造される有機ＥＬ表示装置１は、ＴＦＴ１２（図８参照）が設けられたＴＦＴ基板１０上に、ＴＦＴ１２に接続された有機ＥＬ素子２０、接着層３０、封止基板４０が、この順に設けられた構成を有している。
図６に示すように、有機ＥＬ素子２０は、該有機ＥＬ素子２０が積層されたＴＦＴ基板１０を、接着層３０を用いて封止基板４０と貼り合わせることで、これら一対の基板（ＴＦＴ基板１０、封止基板４０）間に封入されている。
上記有機ＥＬ表示装置１は、このように有機ＥＬ素子２０がＴＦＴ基板１０と封止基板４０との間に封入されていることで、有機ＥＬ素子２０への酸素や水分の外部からの浸入が防止されている。
ＴＦＴ基板１０は、図８に示すように、支持基板として、例えばガラス基板等の透明な絶縁基板１１を備えている。絶縁基板１１上には、図７に示すように、水平方向に敷設された複数のゲート線と、垂直方向に敷設され、ゲート線と交差する複数の信号線とからなる複数の配線１４が設けられている。ゲート線には、ゲート線を駆動する図示しないゲート線駆動回路が接続され、信号線には、信号線を駆動する図示しない信号線駆動回路が接続されている。
有機ＥＬ表示装置１は、フルカラーのアクティブマトリクス型の有機ＥＬ表示装置であり、絶縁基板１１上には、これら配線１４で囲まれた領域に、それぞれ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色の有機ＥＬ素子２０からなる各色のサブ画素２Ｒ・２Ｇ・２Ｂが、マトリクス状に配列されている。
すなわち、これら配線１４で囲まれた領域が１つのサブ画素（ドット）であり、サブ画素毎にＲ、Ｇ、Ｂの発光領域が画成されている。
画素２（すなわち、１画素）は、赤色の光を透過する赤色のサブ画素２Ｒ、緑色の光を透過する緑色のサブ画素２Ｇ、青色の光を透過する青色のサブ画素２Ｂの、３つのサブ画素２Ｒ・２Ｇ・２Ｂによって構成されている。
各サブ画素２Ｒ・２Ｇ・２Ｂには、各サブ画素２Ｒ・２Ｇ・２Ｂにおける発光を担う各色の発光領域として、ストライプ状の各色の発光層２３Ｒ・２３Ｇ・２３Ｂによって覆われた開口部１５Ｒ・１５Ｇ・１５Ｂがそれぞれ設けられている。
これら発光層２３Ｒ・２３Ｇ・２３Ｂは、各色毎に、蒸着によりパターン形成されている。なお、開口部１５Ｒ・１５Ｇ・１５Ｂについては後述する。
これらサブ画素２Ｒ・２Ｇ・２Ｂには、有機ＥＬ素子２０における第１電極２１に接続されたＴＦＴ１２がそれぞれ設けられている。各サブ画素２Ｒ・２Ｇ・２Ｂの発光強度は、配線１４およびＴＦＴ１２による走査および選択により決定される。このように、有機ＥＬ表示装置１は、ＴＦＴ１２を用いて、有機ＥＬ素子２０を選択的に所望の輝度で発光させることにより画像表示を実現している。
次に、上記有機ＥＬ表示装置１におけるＴＦＴ基板１０および有機ＥＬ素子２０の構成について詳述する。
まず、ＴＦＴ基板１０について説明する。
ＴＦＴ基板１０は、図８に示すように、ガラス基板等の透明な絶縁基板１１上に、ＴＦＴ１２（スイッチング素子）、層間膜１３（層間絶縁膜、平坦化膜）、配線１４、エッジカバー１５がこの順に形成された構成を有している。
上記絶縁基板１１上には、配線１４が設けられているとともに、各サブ画素２Ｒ・２Ｇ・２Ｂに対応して、それぞれＴＦＴ１２が設けられている。なお、ＴＦＴの構成は従来よく知られている。したがって、ＴＦＴ１２における各層の図示並びに説明は省略する。
層間膜１３は、各ＴＦＴ１２を覆うように、上記絶縁基板１１上に、上記絶縁基板１１の全領域に渡って積層されている。
層間膜１３上には、有機ＥＬ素子２０における第１電極２１が形成されている。
また、層間膜１３には、有機ＥＬ素子２０における第１電極２１をＴＦＴ１２に電気的に接続するためのコンタクトホール１３ａが設けられている。これにより、ＴＦＴ１２は、上記コンタクトホール１３ａを介して、有機ＥＬ素子２０に電気的に接続されている。
エッジカバー１５は、第１電極２１のパターン端部で有機ＥＬ層が薄くなったり電界集中が起こったりすることで、有機ＥＬ素子２０における第１電極２１と第２電極２６とが短絡することを防止するための絶縁層である。
エッジカバー１５は、層間膜１３上に、第１電極２１のパターン端部を被覆するように形成されている。
エッジカバー１５には、サブ画素２Ｒ・２Ｇ・２Ｂ毎に開口部１５Ｒ・１５Ｇ・１５Ｂが設けられている。このエッジカバー１５の開口部１５Ｒ・１５Ｇ・１５Ｂが、各サブ画素２Ｒ・２Ｇ・２Ｂの発光領域となる。
言い換えれば、各サブ画素２Ｒ・２Ｇ・２Ｂは、絶縁性を有するエッジカバー１５によって仕切られている。エッジカバー１５は、素子分離膜としても機能する。
次に、有機ＥＬ素子２０について説明する。
有機ＥＬ素子２０は、低電圧直流駆動による高輝度発光が可能な発光素子であり、第１電極２１、有機ＥＬ層、第２電極２６が、この順に積層されている。
第１電極２１は、上記有機ＥＬ層に正孔を注入（供給）する機能を有する層である。第１電極２１は、前記したようにコンタクトホール１３ａを介してＴＦＴ１２と接続されている。
第１電極２１と第２電極２６との間には、図８に示すように、有機ＥＬ層として、第１電極２１側から、正孔注入層兼正孔輸送層２２、発光層２３Ｒ・２３Ｇ・２３Ｂ、電子輸送層２４、電子注入層２５が、この順に形成された構成を有している。
なお、上記積層順は、第１電極２１を陽極とし、第２電極２６を陰極としたものであり、第１電極２１を陰極とし、第２電極２６を陽極とする場合には、有機ＥＬ層の積層順は反転する。
正孔注入層は、発光層２３Ｒ・２３Ｇ・２３Ｂへの正孔注入効率を高める機能を有する層である。また、正孔輸送層は、発光層２３Ｒ・２３Ｇ・２３Ｂへの正孔輸送効率を高める機能を有する層である。正孔注入層兼正孔輸送層２２は、第１電極２１およびエッジカバー１５を覆うように、上記ＴＦＴ基板１０における表示領域全面に一様に形成されている。
なお、本実施の形態では、上記したように、正孔注入層および正孔輸送層として、正孔注入層と正孔輸送層とが一体化された正孔注入層兼正孔輸送層２２を設けた場合を例に挙げて説明する。しかしながら、本実施の形態はこれに限定されるものではない。正孔注入層と正孔輸送層とは互いに独立した層として形成されていてもよい。
正孔注入層兼正孔輸送層２２上には、発光層２３Ｒ・２３Ｇ・２３Ｂが、エッジカバー１５の開口部１５Ｒ・１５Ｇ・１５Ｂを覆うように、それぞれ、サブ画素２Ｒ・２Ｇ・２Ｂに対応して形成されている。
発光層２３Ｒ・２３Ｇ・２３Ｂは、第１電極２１側から注入されたホール（正孔）と第２電極２６側から注入された電子とを再結合させて光を出射する機能を有する層である。発光層２３Ｒ・２３Ｇ・２３Ｂは、それぞれ、低分子蛍光色素、金属錯体等の、発光効率が高い材料で形成されている。
電子輸送層２４は、第２電極２６から発光層２３Ｒ・２３Ｇ・２３Ｂへの電子輸送効率を高める機能を有する層である。また、電子注入層２５は、第２電極２６から発光層２３Ｒ・２３Ｇ・２３Ｂへの電子注入効率を高める機能を有する層である。
電子輸送層２４は、発光層２３Ｒ・２３Ｇ・２３Ｂおよび正孔注入層兼正孔輸送層２２を覆うように、これら発光層２３Ｒ・２３Ｇ・２３Ｂおよび正孔注入層兼正孔輸送層２２上に、上記ＴＦＴ基板１０における表示領域全面に渡って一様に形成されている。また、電子注入層２５は、電子輸送層２４を覆うように、電子輸送層２４上に、上記ＴＦＴ基板１０における表示領域全面に渡って一様に形成されている。
なお、電子輸送層２４と電子注入層２５とは、上記したように互いに独立した層として形成されていてもよく、互いに一体化して設けられていてもよい。すなわち、上記有機ＥＬ表示装置１は、電子輸送層２４および電子注入層２５に代えて、電子輸送層兼電子注入層を備えていてもよい。
第２電極２６は、上記のような有機層で構成される有機ＥＬ層に電子を注入する機能を有する層である。第２電極２６は、電子注入層２５を覆うように、電子注入層２５上に、上記ＴＦＴ基板１０における表示領域全面に渡って一様に形成されている。
なお、発光層２３Ｒ・２３Ｇ・２３Ｂ以外の有機層は有機ＥＬ層として必須の層ではなく、要求される有機ＥＬ素子２０の特性に応じて適宜形成すればよい。また、有機ＥＬ層には、必要に応じ、キャリアブロッキング層を追加することもできる。例えば、発光層２３Ｒ・２３Ｇ・２３Ｂと電子輸送層２４との間にキャリアブロッキング層として正孔ブロッキング層を追加することで、正孔が電子輸送層２４に抜けるのを阻止し、発光効率を向上することができる。
上記有機ＥＬ素子２０の構成としては、例えば、下記（１）〜（８）に示すような層構成を採用することができる。
（１）第１電極／発光層／第２電極
（２）第１電極／正孔輸送層／発光層／電子輸送層／第２電極
（３）第１電極／正孔輸送層／発光層／正孔ブロッキング層（キャリアブロッキング層）／電子輸送層／第２電極
（４）第１電極／正孔輸送層／発光層／正孔ブロッキング層／電子輸送層／電子注入層／第２電極
（５）第１電極／正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層／第２電極（６）第１電極／正孔注入層／正孔輸送層／発光層／正孔ブロッキング層／電子輸送層／第２電極
（７）第１電極／正孔注入層／正孔輸送層／発光層／正孔ブロッキング層／電子輸送層／電子注入層／第２電極
（８）第１電極／正孔注入層／正孔輸送層／電子ブロッキング層（キャリアブロッキング層）／発光層／正孔ブロッキング層／電子輸送層／電子注入層／第２電極
なお、上記したように、例えば正孔注入層と正孔輸送層とは、一体化されていてもよい。また、電子輸送層と電子注入層とは一体化されていてもよい。
また、有機ＥＬ素子２０の構成は上記例示の層構成に限定されるものではなく、上記したように、要求される有機ＥＬ素子２０の特性に応じて所望の層構成を採用することができる。
次に、上記有機ＥＬ表示装置１の製造方法について以下に説明する。
図９は、上記有機ＥＬ表示装置１の製造工程を工程順に示すフローチャートである。
図９に示すように、本実施の形態にかかる有機ＥＬ表示装置１の製造方法は、例えば、ＴＦＴ基板・第１電極作製工程（Ｓ１）、正孔注入層・正孔輸送層蒸着構成（Ｓ２）、発光層蒸着工程（Ｓ３）、電子輸送層蒸着工程（Ｓ４）、電子注入層蒸着工程（Ｓ５）、第２電極蒸着工程（Ｓ６）、封止工程（Ｓ７）を備えている。
以下に、図９に示すフローチャートに従って、図６および図８を参照して上記した各工程について説明する。
但し、本実施の形態に記載されている各構成要素の寸法、材質、形状等はあくまで一実施形態に過ぎず、これによって本発明の範囲が限定解釈されるべきではない。
また、前記したように、本実施形態に記載の積層順は、第１電極２１を陽極、第２電極２６を陰極としたものであり、反対に第１電極２１を陰極とし、第２電極２６を陽極とする場合には、有機ＥＬ層の積層順は反転する。同様に、第１電極２１および第２電極２６を構成する材料も反転する。
まず、図８に示すように、公知の技術でＴＦＴ１２並びに配線１４等が形成されたガラス等の絶縁基板１１上に感光性樹脂を塗布し、フォトリソグラフィ技術によりパターニングを行うことで、絶縁基板１１上に層間膜１３を形成する。
上記絶縁基板１１としては、例えば厚さが０．７〜１．１ｍｍであり、ｙ軸方向の長さ（縦長さ）が４００〜５００ｍｍであり、ｘ軸方向の長さ（横長さ）が３００〜４００ｍｍのガラス基板あるいはプラスチック基板が用いられる。なお、本実施の形態では、ガラス基板を用いた。
層間膜１３としては、例えば、アクリル樹脂やポリイミド樹脂等を用いることができる。アクリル樹脂としては、例えば、ＪＳＲ株式会社製のオプトマーシリーズが挙げられる。また、ポリイミド樹脂としては、例えば、東レ株式会社製のフォトニースシリーズが挙げられる。但し、ポリイミド樹脂は一般に透明ではなく、有色である。このため、図８に示すように上記有機ＥＬ表示装置１としてボトムエミッション型の有機ＥＬ表示装置を製造する場合には、上記層間膜１３としては、アクリル樹脂等の透明性樹脂が、より好適に用いられる。
上記層間膜１３の膜厚としては、ＴＦＴ１２による段差を補償することができればよく、特に限定されるものではない。本実施の形態では、例えば、約２μｍとした。
次に、層間膜１３に、第１電極２１をＴＦＴ１２に電気的に接続するためのコンタクトホール１３ａを形成する。
次に、導電膜（電極膜）として、例えばＩＴＯ（Indium Tin Oxide：インジウム錫酸化物）膜を、スパッタ法等により、１００ｎｍの厚さで成膜する。
次いで、上記ＩＴＯ膜上にフォトレジストを塗布し、フォトリソグラフィ技術を用いてパターニングを行った後、塩化第二鉄をエッチング液として、上記ＩＴＯ膜をエッチングする。その後、レジスト剥離液を用いてフォトレジストを剥離し、さらに基板洗浄を行う。これにより、層間膜１３上に、第１電極２１をマトリクス状に形成する。
なお、上記第１電極２１に用いられる導電膜材料としては、例えば、ＩＴＯ、ＩＺＯ（Indium Zinc Oxide：インジウム亜鉛酸化物）、ガリウム添加酸化亜鉛（ＧＺＯ）等の透明導電材料、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）等の金属材料、を用いることができる。
また、上記導電膜の積層方法としては、スパッタ法以外に、真空蒸着法、ＣＶＤ（chemical vapor deposition、化学蒸着）法、プラズマＣＶＤ法、印刷法等を用いることができる。
上記第１電極２１の厚さとしては特に限定されるものではないが、上記したように、例えば、１００ｎｍの厚さとすることができる。
次に、層間膜１３と同様にして、エッジカバー１５を、例えば約１μｍの膜厚でパターニング形成する。エッジカバー１５の材料としては、層間膜１３と同様の絶縁材料を使用することができる。
以上の工程により、ＴＦＴ基板１０および第１電極２１が作製される（Ｓ１）。
次に、上記のような工程を経たＴＦＴ基板１０に対し、脱水のための減圧ベークおよび第１電極２１の表面洗浄として酸素プラズマ処理を施す。
次いで、従来の蒸着装置を用いて、上記ＴＦＴ基板１０上に、正孔注入層および正孔輸送層（本実施の形態では正孔注入層兼正孔輸送層２２）を、上記ＴＦＴ基板１０における表示領域全面に蒸着する（Ｓ２）。
具体的には、表示領域全面が開口したオープンマスクを、ＴＦＴ基板１０に対しアライメント調整を行った後に密着して貼り合わせ、ＴＦＴ基板１０とオープンマスクとを共に回転させながら、蒸着源より飛散した蒸着粒子を、オープンマスクの開口部を通じて表示領域全面に均一に蒸着する。
ここで表示領域全面への蒸着とは、隣接した色の異なるサブ画素間に渡って途切れなく蒸着することを意味する。
正孔注入層および正孔輸送層の材料としては、例えば、ベンジン、スチリルアミン、トリフェニルアミン、ポルフィリン、トリアゾール、イミダゾール、オキサジアゾール、ポリアリールアルカン、フェニレンジアミン、アリールアミン、オキザゾール、アントラセン、フルオレノン、ヒドラゾン、スチルベン、トリフェニレン、アザトリフェニレン、およびこれらの誘導体、ポリシラン系化合物、ビニルカルバゾール系化合物、チオフェン系化合物、アニリン系化合物等の、複素環式共役系のモノマー、オリゴマー、またはポリマー、等が挙げられる。
正孔注入層と正孔輸送層とは、前記したように一体化されていてもよく、独立した層として形成されていてもよい。各々の膜厚としては、例えば、１０〜１００ｎｍである。
本実施の形態では、正孔注入層および正孔輸送層として、正孔注入層兼正孔輸送層２２を設けるとともに、正孔注入層兼正孔輸送層２２の材料として、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（α−ＮＰＤ）を使用した。また、正孔注入層兼正孔輸送層２２の膜厚は３０ｎｍとした。
次に、上記正孔注入層兼正孔輸送層２２上に、エッジカバー１５の開口部１５Ｒ・１５Ｇ・１５Ｂを覆うように、サブ画素２Ｒ・２Ｇ・２Ｂに対応して発光層２３Ｒ・２３Ｇ・２３Ｂをそれぞれ塗り分け形成（パターン形成）する（Ｓ３）。
前記したように、発光層２３Ｒ・２３Ｇ・２３Ｂには、低分子蛍光色素、金属錯体等の発光効率が高い材料が用いられる。
発光層２３Ｒ・２３Ｇ・２３Ｂの材料としては、例えば、アントラセン、ナフタレン、インデン、フェナントレン、ピレン、ナフタセン、トリフェニレン、アントラセン、ペリレン、ピセン、フルオランテン、アセフェナントリレン、ペンタフェン、ペンタセン、コロネン、ブタジエン、クマリン、アクリジン、スチルベン、およびこれらの誘導体、トリス（８−キノリノラト）アルミニウム錯体、ビス（ベンゾキノリノラト）ベリリウム錯体、トリ（ジベンゾイルメチル）フェナントロリンユーロピウム錯体、ジトルイルビニルビフェニル、等が挙げられる。
発光層２３Ｒ・２３Ｇ・２３Ｂの膜厚としては、例えば、１０〜１００ｎｍである。
本実施の形態にかかる蒸着方法並びに蒸着装置は、このような発光層２３Ｒ・２３Ｇ・２３Ｂの塗り分け形成（パターン形成）に特に好適に使用することができる。
本実施の形態にかかる蒸着方法並びに蒸着装置を用いた発光層２３Ｒ・２３Ｇ・２３Ｂの塗り分け形成については、後で詳述する。
次に、上記した正孔注入層・正孔輸送層蒸着工程（Ｓ２）と同様の方法により、電子輸送層２４を、上記正孔注入層兼正孔輸送層２２および発光層２３Ｒ・２３Ｇ・２３Ｂを覆うように、上記ＴＦＴ基板１０における表示領域全面に蒸着する（Ｓ４）。
続いて、上記した正孔注入層・正孔輸送層蒸着工程（Ｓ２）と同様の方法により、電子注入層２５を、上記電子輸送層２４を覆うように、上記ＴＦＴ基板１０における表示領域全面に蒸着する（Ｓ５）。
電子輸送層２４および電子注入層２５の材料としては、例えば、トリス（８−キノリノラト）アルミニウム錯体、オキサジアゾール誘導体、トリアゾール誘導体、フェニルキノキサリン誘導体、シロール誘導体等が挙げられる。
具体的には、Ａｌｑ（トリス（８−ヒドロキシキノリン）アルミニウム）、アントラセン、ナフタレン、フェナントレン、ピレン、アントラセン、ペリレン、ブタジエン、クマリン、アクリジン、スチルベン、１，１０−フェナントロリン、およびこれらの誘導体や金属錯体、ＬｉＦ、等が挙げられる。
前記したように電子輸送層２４と電子注入層２５とは、一体化されていても独立した層として形成されていてもよい。各々の膜厚としては、例えば、１〜１００ｎｍである。また、電子輸送層２４および電子注入層２５の合計の膜厚は、例えば２０〜２００ｎｍである。
本実施の形態では、電子輸送層２４の材料にＡｌｑを使用し、電子注入層２５の材料には、ＬｉＦを使用した。また、電子輸送層２４の膜厚は３０ｎｍとし、電子注入層２５の膜厚は１ｎｍとした。
次に、上記した正孔注入層・正孔輸送層蒸着工程（Ｓ２）と同様の方法により、第２電極２６を、上記電子注入層２５を覆うように、上記ＴＦＴ基板１０における表示領域全面に蒸着する（Ｓ６）。
第２電極２６の材料（電極材料）としては、仕事関数の小さい金属等が好適に用いられる。このような電極材料としては、例えば、マグネシウム合金（ＭｇＡｇ等）、アルミニウム合金（ＡｌＬｉ、ＡｌＣａ、ＡｌＭｇ等）、金属カルシウム等が挙げられる。第２電極２６の厚さは、例えば５０〜１００ｎｍである。
本実施の形態では、第２電極２６としてアルミニウムを５０ｎｍの膜厚で形成した。これにより、ＴＦＴ基板１０上に、上記した有機ＥＬ層、第１電極２１、および第２電極２６からなる有機ＥＬ素子２０を形成した。
次いで、図６に示すように、有機ＥＬ素子２０が形成された上記ＴＦＴ基板１０と、封止基板４０とを、接着層３０にて貼り合わせ、有機ＥＬ素子２０の封入を行った。
上記封止基板４０としては、例えば厚さが０．４〜１．１ｍｍのガラス基板あるいはプラスチック基板等の絶縁基板が用いられる。なお、本実施の形態では、ガラス基板を用いた。
なお、封止基板４０の縦長さおよび横長さは、目的とする有機ＥＬ表示装置１のサイズにより適宜調整してもよく、ＴＦＴ基板１０における絶縁基板１１と略同一のサイズの絶縁基板を使用し、有機ＥＬ素子２０を封止した後で、目的とする有機ＥＬ表示装置１のサイズに従って分断してもよい。
なお、有機ＥＬ素子２０の封止方法としては、上記した方法に限定されない。他の封止方式としては、例えば、掘り込みガラスを封止基板４０として使用し、封止樹脂やフリットガラス等により枠状に封止を行う方法や、ＴＦＴ基板１０と封止基板４０との間に樹脂を充填する方法等が挙げられる。上記有機ＥＬ表示装置１の製造方法は、上記封止方法に依存せず、あらゆる封止方法を適用することが可能である。
また、上記第２電極２６上には、該第２電極２６を覆うように、酸素や水分が外部から有機ＥＬ素子２０内に浸入することを阻止する、図示しない保護膜が設けられていてもよい。
上記保護膜は、絶縁性や導電性の材料で形成される。このような材料としては、例えば、窒化シリコンや酸化シリコンが挙げられる。また、上記保護膜の厚さは、例えば１００〜１０００ｎｍである。
上記の工程により、有機ＥＬ表示装置１が完成される。
このような有機ＥＬ表示装置１において、配線１４からの信号入力によりＴＦＴ１２をＯＮ（オン）させると、第１電極２１から有機ＥＬ層へ正孔が注入される。一方で、第２電極２６から有機ＥＬ層に電子が注入され、正孔と電子とが発光層２３Ｒ・２３Ｇ・２３Ｂ内で再結合する。再結合した正孔および電子がエネルギーを失活する際に、光として出射される。
上記有機ＥＬ表示装置１においては、各サブ画素２Ｒ・２Ｇ・２Ｂの発光輝度を制御することで、所定の画像が表示される。
次に、本実施の形態にかかる蒸着装置の構成について説明する。
図１は、本実施の形態にかかる蒸着装置における真空チャンバ内の被成膜基板とマスクユニットとを被成膜基板の裏面側（つまり蒸着面とは反対側）から見た平面図である。なお、図示の便宜上、図１において、被成膜基板は二点鎖線にて示している。また、図２は、本実施の形態にかかる蒸着装置における真空チャンバ内の主要構成要素の鳥瞰図である。図３は、本実施の形態にかかる蒸着装置における要部の概略構成を模式的に示す断面図である。なお、図３は、図１に示すＢ−Ｂ線矢視断面から見たときの蒸着装置の断面に相当する。図４は、本実施の形態にかかる蒸着装置の構成の一部を示すブロック図である。
図３に示すように、本実施の形態にかかる蒸着装置５０は、真空チャンバ６０（成膜チャンバ）、基板移動機構７０（基板移動手段、移動手段）、マスクユニット８０、イメージセンサ９０、制御回路１００（図４参照）およびシャッタ移動機構１１０（図４参照）を備えている。
上記真空チャンバ６０内には、図３に示すように、基板移動機構７０、マスクユニット８０およびシャッタ移動機構１１０（図４参照）が設けられている。
なお、上記真空チャンバ６０には、蒸着時に該真空チャンバ６０内を真空状態に保つために、該真空チャンバ６０に設けられた図示しない排気口を介して真空チャンバ６０内を真空排気する図示しない真空ポンプが設けられている。
上記基板移動機構７０は、例えば、被成膜基板２００（例えばＴＦＴ基板１０）を保持する基板保持部材７１（基板保持手段）と、モータ７２（図４参照）とを備えている。
上記基板移動機構７０は、基板保持部材７１により被成膜基板２００を保持するとともに、後述するモータ駆動制御部１０３（図４参照）によってモータ７２を駆動させることで、被成膜基板２００を保持して水平方向に移動させる。なお、上記基板移動機構７０は、ｘ軸方向（例えば基板走査方向）およびｙ軸方向（例えばｘ軸に直交する水平な方向）の何れにも移動可能に設けられていてもよく、何れか一方向に移動可能に設けられていてもよい。
上記基板保持部材７１には、静電チャックが使用される。被成膜基板２００は、上記静電チャックにより、自重による撓みがない状態で、上記マスクユニット８０における後述するシャドウマスク８１との間の隙間ｇ１（空隙、垂直間距離）が一定に保持されている。
上記被成膜基板２００とシャドウマスク８１との間の隙間ｇ１は、５０μｍ以上、３ｍｍ以下の範囲内であることが好ましく、より好ましくは２００μｍ程度である。
上記隙間ｇ１が５０μｍ未満の場合、被成膜基板２００がシャドウマスク８１に接触するおそれが高くなる。
一方、上記隙間ｇ１が３ｍｍを越えると、シャドウマスク８１の開口部８２を通過した蒸着粒子が広がって、形成される蒸着膜２１１のパターン幅が広くなり過ぎる。例えば上記蒸着膜２１１が、発光層２３Ｒである場合、上記隙間ｇ１が３ｍｍを越えると、隣接サブ画素であるサブ画素２Ｇ・２Ｂの開口部１５Ｇ・１５Ｂにも発光層２３Ｒの材料が蒸着されてしまうおそれがある。
また、上記隙間ｇ１が２００μｍ程度であれば、被成膜基板２００がシャドウマスク８１に接触するおそれもなく、また、蒸着膜２１１のパターン幅の広がりも十分に小さくすることができる。
また、マスクユニット８０は、図３に示すように、シャドウマスク８１（蒸着マスク、マスク）と、蒸着源８５と、マスク保持部材８７（保持手段）と、マスクテンション機構８８と、第１シャッタ８９（図４参照）とを備えている。
上記シャドウマスク８１としては、例えば金属製のマスクが用いられる。
上記シャドウマスク８１は、例えば、被成膜基板２００の蒸着領域２１０よりも面積が小さく、その少なくとも１辺が、被成膜基板２００の蒸着領域２１０の幅よりも短く形成されている。
本実施の形態では、上記シャドウマスク８１として、以下の大きさを有する矩形状（帯状）のシャドウマスクを使用する。上記シャドウマスク８１は、図１に示すように、その長手方向（長軸方向）の長さである長辺８１ａの幅ｄ１が、蒸着領域２１０における、上記シャドウマスク８１の長辺８１ａに対向する辺（図１に示す例では蒸着領域２１０の長辺２１０ａ）の幅ｄ３よりも長くなるように形成されている。また、上記シャドウマスク８１は、その短手方向（短軸方向）の長さである短辺８１ｂの幅ｄ２が、蒸着領域２１０における、上記シャドウマスク８１の短辺８１ｂに対向する辺（図１に示す例では蒸着領域２１０の短辺２１０ｂ）の幅ｄ４よりも短くなるように形成されている。
上記シャドウマスク８１には、図１および図２に示すように、例えば帯状（ストライプ状）の開口部８２（貫通口）が、一次元方向に複数配列して設けられている。上記開口部８２は、被成膜基板２００への蒸着膜２１１（図３参照）のパターン形成として、例えばＴＦＴ基板１０における発光層２３Ｒ・２３Ｇ・２３Ｂの塗り分け形成を行う場合、これら発光層２３Ｒ・２３Ｇ・２３Ｂの同色列のサイズとピッチに合わせて形成されている。
また、上記シャドウマスク８１には、図１に示すように、例えば、被成膜基板２００の走査方向（基板走査方向）に沿って、アライメントマーカ部８３が設けられており、該アライメントマーカ部８３に、被成膜基板２００とシャドウマスク８１との位置合わせ（アライメント）を行うためのアライメントマーカ８４（図３参照）が設けられている。
本実施の形態では、上記アライメントマーカ部８３は、図１に示すように、上記シャドウマスク８１の短辺８１ｂ（短軸）に沿って設けられている。
また、上記したようにシャドウマスク８１として、その長辺８１ａの幅ｄ１が、蒸着領域２１０における対向する辺の幅ｄ３よりも長く、短辺８１ｂの幅ｄ２が、蒸着領域２１０における対向する辺の幅ｄ４よりも短いシャドウマスクを使用することで、その長手方向両側部（つまり、両短辺８１ｂ・８１ｂ）にアライメントマーカ部８３を形成することができる。したがって、アライメントを容易かつより精密に行うことができる。
一方、被成膜基板２００には、図１に示すように、蒸着領域２１０の外側に、被成膜基板２００の走査方向（基板走査方向）に沿って、アライメントマーカ部２２０が設けられており、該アライメントマーカ部２２０に、被成膜基板２００とシャドウマスク８１との位置合わせを行うためのアライメントマーカ２２１（図３参照）が設けられている。
本実施の形態では、上記アライメントマーカ部２２０は、図１に示すように、被成膜基板２００の蒸着領域２１０の短辺２１０ｂ（短軸）に沿って設けられている。
本実施の形態では、上記ストライプ状の開口部８２は、基板走査方向であるシャドウマスク８１の短辺方向に延設されているとともに、基板走査方向に直交するシャドウマスク８１の長辺方向に複数並んで設けられている。
蒸着源８５は、例えば、内部に蒸着材料を収容する容器であり、図１〜図３に示すように、シャドウマスク８１との間に一定の隙間ｇ２（空隙）を有して（つまり、一定距離離間して）対向配置されている。
なお、上記蒸着源８５は、容器内部に蒸着材料を直接収容する容器であってもよく、ロードロック式の配管を有する容器であってもよい。
上記蒸着源８５は、例えば、上方に向けて蒸着粒子を射出する機構を有している。
上記蒸着源８５は、シャドウマスク８１との対向面に、上記蒸着材料を蒸着粒子として射出（飛散）させる複数の射出口８６を有している。
本実施の形態では、上記したように蒸着源８５が被成膜基板２００の下方に配されており、被成膜基板２００が、上記蒸着領域２１０が下方を向いている状態で基板保持部材７１により保持される。このため、本実施の形態では、蒸着源８５は、シャドウマスク８１の開口部８２を介して蒸着粒子を下方から上方に向かって被成膜基板２００に蒸着（アップデポジション、以下、「デポアップ」と記す）させる。
上記射出口８６は、図１および図２に示すように、シャドウマスク８１の開口領域において開口するように、それぞれ、シャドウマスク８１の開口部８２に対向して設けられている。本実施の形態では、上記射出口８６は、シャドウマスク８１の開口部８２に対向して、シャドウマスク８１の開口部８２の並設方向に沿って一次元配列されている。
このため、図１および図２に示すように、被成膜基板２００の裏面側から見たときに（つまり平面視で）、上記蒸着源８５におけるシャドウマスク８１との対向面（すなわち、射出口８６の形成面）は、例えば、矩形状（帯状）のシャドウマスク８１の形状に合わせて、矩形状（帯状）に形成されている。
上記マスクユニット８０において、上記シャドウマスク８１と蒸着源８５とは、相対的に位置が固定されている。すなわち、上記シャドウマスク８１と上記蒸着源８５の射出口８６の形成面との間の隙間ｇ２は、常に一定に保たれているとともに、上記シャドウマスク８１の開口部８２の位置と上記蒸着源８５の射出口８６の位置とは、常に同じ位置関係を有している。
なお、上記蒸着源８５の射出口８６は、上記マスクユニット８０を上記被成膜基板２００の裏面から見たときに（つまり、平面視で）、上記シャドウマスク８１の開口部８２の中央に位置するように配置されている。
上記シャドウマスク８１と蒸着源８５とは、例えば、図３に示すように、マスクテンション機構８８を介して上記シャドウマスク８１および蒸着源８５を保持・固定するマスク保持部材８７（例えば同一のホルダ）に備えられ、これにより一体化されることで、その相対的な位置が保持・固定されている。
またシャドウマスク８１は、マスクテンション機構８８により、テンション（張力）が加えられ、自重によるたわみや延びが発生しないように適宜調整されている。
上記したように、上記蒸着装置５０においては、被成膜基板２００が、基板保持部材７１（静電チャック）にて吸着板に吸着されることで自重による撓みが防止されており、マスクテンション機構８８によってシャドウマスク８１にテンションが加えられていることで、被成膜基板２００とシャドウマスク８１とが平面上で重なる領域の全面に渡って、被成膜基板２００とシャドウマスク８１との距離が一定に保持されている。
また、第１シャッタ８９は、蒸着粒子のシャドウマスク８１への到達を制御するために、必要に応じて用いられる。第１シャッタ８９は、後述する蒸着ＯＮ／ＯＦＦ制御部１０４（図４参照）からの蒸着ＯＦＦ信号もしくは蒸着ＯＮ信号に基づいてシャッタ駆動制御部１０５（図４参照）によって閉鎖もしくは開放される。
上記第１シャッタ８９は、例えば平板状に形成されており、シャドウマスク８１と蒸着源８５との間に進退可能（挿入可能）に設けられている。第１シャッタ８９は、シャドウマスク８１と蒸着源８５との間に挿入されることでシャドウマスク８１の開口部８２を閉鎖する。このように、シャドウマスク８１と蒸着源８５との間に第１シャッタ８９を適宜差し挟むことで、余計な部分（非蒸着領域）への蒸着を防止することができる。
シャッタ移動機構１１０は、図４に示すように、第２シャッタ１１１（シャッタ部材）と、第２シャッタ１１１を保持するシャッタ保持部材１１２と、モータ１１３とを備えている。
第２シャッタ１１１は、図１に示すように、例えば平板状に形成されている。第２シャッタ１１１のｙ軸方向の長さは、例えば、被成膜基板２００の同方向の長さと同程度に形成されており、第２シャッタ１１１のｘ軸方向の長さは、後述のように適切な長さに形成される。
また図１４に示すように、第２シャッタ１１１は、蒸着源８５から被成膜基板２００へと流れる蒸着粒子の蒸着流Ｃのうち、被成膜基板２００の蒸着不要領域２３０へと流れる蒸着流Ｂを遮蔽するものである。即ち第２シャッタ１１１は、蒸着源８５から射出された蒸着粒子の流れである蒸着流Ｃの範囲を制御するものである。蒸着源８５から射出された蒸着粒子は、蒸着源８５の射出口８６の形状や防着板などによって、その蒸着範囲が規定される。その蒸着範囲が被成膜基板２００において蒸着領域２１０に制限されるように、第２シャッタ１１１が蒸着流Ｃに差し込まれることによって、蒸着流Ｃの範囲が更に制限される。換言すれば、第２シャッタ１１１によって蒸着流Ｃの蒸着範囲の端が決定される。
より詳細には、第２シャッタ１１１は、上記のように蒸着流Ｃの蒸着範囲を制御するために、以下のように位置調整（即ち走査）される。図１４に示すように、被成膜基板２００には、蒸着領域２１０と蒸着不要領域２３０との間に境界領域２４０が設けられている。なお、境界領域２４０は、蒸着粒子が蒸着されても蒸着されなくてもどちらでもよい緩衝領域である。第２シャッタ１１１は、シャッタ保持部材１１２によって、シャドウマスク８１に平行に且つシャドウマスク８１と一定間隔あけて配置される。そして第２シャッタ１１１は、蒸着源８５の射出口８６と第２シャッタ１１１の基板走査方向（即ち被成膜基板２００の走査方向（相対移動の方向））側の一方端１１１ａとを結ぶ直線ｍ１が、シャドウマスク８１の開口部８２を通過して境界領域２４０上に至るように、位置調整される。換言すれば、第２シャッタ１１１は、蒸着源８５から開口部８２を介して被成膜基板２００に蒸着する蒸着流Ｃの蒸着範囲の一方側の端（基板走査方向の一方側の端）が境界領域２４０に位置するように、位置調整される。
また図１４に示すように、被成膜基板２００において、基板走査方向に沿って蒸着領域２１０と蒸着不要領域２３０とが各々１つずつ存在する場合は、第２シャッタ１１１における基板走査方向の長さＸは、図１５から式１を満たすように決定されている。
Figure 2012090777
なお、図１５に示すように、式１中の符号Ｄは、蒸着不要領域２３０における基板走査方向の幅であり、符号Ｌ１は、射出口８６と蒸着不要領域２３０との間隔であり、符号Ｌ２は、射出口８６と第２シャッタ１１１との間隔である。換言すると、符号Ｌ１は、射出口８６と蒸着不要領域２３０を含む平面との最短距離であり、符号Ｌ２は、射出口８６と第２シャッタ１１１を含む平面との最短距離である。
なお、式１は、図１５に示すように、射出口８６の中心点Ｐ０と蒸着不要領域２３０の幅Ｄの両端Ｐ１，Ｐ２とで形成される三角形Ｐ０Ｐ１Ｐ２と、中心点Ｐ０と第２シャッタ１１１の長さＸの両端Ｐ３，Ｐ４とで形成される三角形Ｐ０Ｐ３Ｐ４とが相似となるように、設定されている。
なお、第２シャッタ１１１の厚みや端面形状、蒸着源８５の射出口８６の開口形状等を加味して、式１は微調整することができる。また、十分に大きな長さＸを有するシャッタを用いることによって、有機ＥＬパネルの各機種によって様々な幅Ｄの蒸着不要領域が存在しても、式１を満たすことができる。更には、Ｌ２を調整することによっても、様々な幅Ｄの大きさに対して、式１を満たすことができる。即ち、十分に大きな長さＸを有するシャッタを用いることによって、第２シャッタ１１１を多数作製する必要がなく、設備コストの低減が図れる。
シャッタ保持部材１１２は、上述のように、第２シャッタ１１１を、シャドウマスク８１と第１シャッタ８９との間において、シャドウマスク８１との隙間が一定に保たれる様に保持する。なお、第２シャッタ１１１は、シャドウマスク８１と第１シャッタ８９との間において保持される代わりに、被成膜基板２００とシャドウマスク８１との間において保持されてもよい。またシャッタ保持部材１１２は、例えば、第２シャッタ１１１を基板走査方向に走査するために、真空チャンバ６０内において基板走査方向に移動可能に設置されている。
モータ１１３は、モータ駆動制御部１０３の制御に応じて、例えば、シャッタ保持部材１１２を基板走査方向に移動させることで、第２シャッタ１１１を、上述のように蒸着流Ｂを遮蔽する様に（即ち射出口８６と一端１１１ａとを結ぶ直線ｍ１が境界領域２４０上に至るように）基板走査方向に移動させる。
なお、上記蒸着装置５０において、蒸着源８５から飛散した蒸着粒子はシャドウマスク８１内に飛散するように調整されており、シャドウマスク８１外に飛散する蒸着粒子は、防着板（遮蔽板）等で適宜除去される構成としてもよい。
また、上記真空チャンバ６０の外側には、撮像手段（画像読取手段）として例えばＣＣＤを備えたイメージセンサ９０（図４参照）が設けられているとともに、制御手段として、上記イメージセンサ９０に接続された制御回路１００が設けられている。
上記イメージセンサ９０は、被成膜基板２００とシャドウマスク８１との位置合わせを行うための位置検出手段として機能する。
また、制御回路１００は、画像検出部１０１、演算部１０２、モータ駆動制御部１０３、蒸着ＯＮ／ＯＦＦ制御部１０４、およびシャッタ駆動制御部１０５を備えている。
前記したように、被成膜基板２００には、図１に示すように、蒸着領域２１０の外側に、例えば基板走査方向に沿ってアライメントマーカ部２２０が設けられており、該アライメントマーカ部２２０に、アライメントマーカ２２１が設けられている。
画像検出部１０１は、イメージセンサ９０で取り込まれた画像から、被成膜基板２００に設けられたアライメントマーカ２２１並びにシャドウマスク８１のアライメントマーカ８４の画像検出を行うとともに、被成膜基板２００に設けられたアライメントマーカ２２１における、蒸着領域２１０の始端を示す始端マーカ、および、蒸着領域２１０の終端を示す終端マーカから、被成膜基板２００の蒸着領域２１０の始端および終端を検出する。
また画像検出部１０１は、蒸着不要領域２３０の始端および終端を例えば以下のように検出する。例えば、被成膜基板２００には、蒸着不要領域２３０の始端および終端を示す始端マーカおよび終端マーカ（図示省略）が設けられており、画像検出部１０１は、それら各マーカを検出することで、蒸着不要領域２３０の始端および終端を検出する。
また画像検出部１０１は、被成膜基板２００における基板走査方向の端部を以下のように検出する。例えば、被成膜基板２００には、その基板走査方向の端部を示す端部マーカ（図示省略）が設けられており、画像検出部１０１は、その端部マーカを検出することで、被成膜基板２００における基板走査方向の端部を検出する。
なお、蒸着不要領域２３０の始端および終端、並びに被成膜基板２００の上記端部の検出方法は、上記のようにマーカを用いる代わりに、例えば蒸着領域２１０の終端が検出されてから一定距離、被成膜基板２００が走査されたときに、蒸着不要領域２３０の始端を検出したとしてもよい。同様に蒸着領域２１０の終端が検出されてから上記一定距離と異なる一定距離、被成膜基板２００が走査されたときに、蒸着不要領域２３０の終端を検出したとしてもよく、同様に蒸着領域２１０の終端が検出されてから上記一定距離と異なる一定距離、被成膜基板２００が走査されたときに、蒸着不要領域２３０の端部を検出したとしてもよい。なお、これらの検出は、演算部１０２またはモータ駆動制御部１０３で行わせてもよい。
なお、上記始端マーカと終端マーカとは、同じものであってもよい。この場合、基板走査方向にて、蒸着領域２１０の始端か終端か、および蒸着不要領域２３０の始端か終端かを判断する。
また、上記演算部１０２は、画像検出部１０１で検出された画像より、被成膜基板２００とシャドウマスク８１との相対的な移動量（例えばシャドウマスク８１に対する被成膜基板２００の移動量）を決定する。例えば、上記演算部１０２は、アライメントマーカ２２１とアライメントマーカ８４とのズレ量（ｘ軸方向およびｙ軸方向におけるズレ成分、並びに、ｘｙ平面における回転成分）を計算し、被成膜基板２００の基板位置の補正値を演算して決定する。つまり、上記補正値は、基板走査方向に対して垂直な方向および被成膜基板２００の回転方向に関して演算することで決定される。
なお、ここで、被成膜基板の回転方向とは、被成膜基板２００の被成膜面の中心におけるｚ軸を回転軸とした、ｘｙ平面内での回転の方向を示す。
上記補正値は、補正信号としてモータ駆動制御部１０３に出力され、モータ駆動制御部１０３は、上記演算部１０２からの補正信号に基づいて、基板保持部材７１に接続されたモータ７２を駆動することで、被成膜基板２００の基板位置を補正する。
なお、アライメントマーカ８４・２２１を用いた基板位置補正については、アライメントマーカ８４・２２１の形状例と併せて後述する。
モータ駆動制御部１０３は、モータ７２を駆動することで、被成膜基板２００を、前記したように水平方向に移動（走査）させる。
またモータ駆動制御部１０３は、画像検出部１０１の検出結果（蒸着領域２１０および蒸着不要領域２３０の各々の始端および終端）および被成膜基板２００の水平方向の移動量に基づいて、蒸着領域２１０、蒸着不要領域２３０、境界領域２４０および開口部８２との相対的な位置関係を把握して、第２シャッタ１１１を、上述のように蒸着流Ｂを遮蔽する様に基板走査方向（被成膜基板２００の移動方向）に移動させる。
蒸着ＯＮ／ＯＦＦ制御部１０４は、例えば、画像検出部１０１で蒸着領域２１０の始端が検出されると、蒸着ＯＮ（オン）信号を発生させ、画像検出部１０１で被成膜基板２００の終端が検出されると、蒸着ＯＦＦ（オフ）信号を発生させる。
シャッタ駆動制御部１０５は、上記蒸着ＯＮ／ＯＦＦ制御部１０４から蒸着ＯＦＦ信号が入力されると、第１シャッタ８９を閉鎖する一方、上記蒸着ＯＮ／ＯＦＦ制御部１０４から蒸着ＯＮ信号が入力されると、第１シャッタ８９を開放する。
次に、アライメントマーカ８４・２２１を用いた基板位置補正並びにアライメントマーカ８４・２２１の形状例について説明する。
図５の（ａ）〜（ｃ）に、上記アライメントマーカ８４・２２１の形状の一例を示す。なお、図５の（ｂ）・（ｃ）は、それぞれ、図示の都合上、並列して配置されたアライメントマーカ８４・２２１のうち２つだけを抜粋して示している。
演算部１０２は、画像検出部１０１で検出したアライメントマーカ８４・２２１の画像から、ｘ軸方向におけるアライメントマーカ８４・２２１の端部（外縁部）間の距離ｒおよびｙ軸方向におけるアライメントマーカ８４・２２１の端部（外縁部）間の距離ｑを測定（算出）することで、アライメントのズレ量を計算して基板位置の補正値を演算する。
例えば、基板走査方向がｘ軸方向である場合、図５の（ａ）〜（ｃ）中、ｒが基板走査方向における上記端部間の距離であり、ｑが、基板走査方向に垂直な方向の上記端部間の距離である。演算部１０２は、距離ｒと距離ｑとを、例えば被成膜基板２００における蒸着領域２１０の両側で測定（算出）することで、基板走査時におけるアライメントのズレ量を計算する。
なお、本実施の形態では、被成膜基板２００を走査しながらシャドウマスク８１と被成膜基板２００とのアライメントを行う場合を例に挙げて説明するが、これに限らず、基板走査前に十分なアライメントを行い、基板走査中はアライメントを行わないことも可能である。
例えば、被成膜基板２００を被成膜基板２００の蒸着領域２１０の一辺（例えば、図５の（ａ）〜（ｃ）中、ｙ軸方向）に沿って移動させた後、上記辺に直交する辺（例えば、図５の（ａ）〜（ｃ）中、ｘ軸方向）に沿って移動させることが考えられる。この場合、図５の（ａ）〜（ｃ）中、ｒが、基板走査方向に垂直な方向の上記端部間の距離であり、ｑは、被成膜基板２００の移動方向（シフト方向）の上記端部間の距離を示す。
この場合、演算部１０２は、四隅のアライメントマーカにおける、距離ｒと距離ｑとを測定することで、基板走査開始時におけるアライメントのズレ量と被成膜基板２００の移動（シフト）時のアライメントのズレ量とを計算する。
なお、図５の（ａ）〜（ｃ）に示すように、アライメントマーカ８４・２２１の形状は、帯状であってもよく、正方形等の四角形状であってもよく、枠状、十字状等であってもよい。アライメントマーカ８４・２２１の形状は、特に限定されるものではない。
また、上記したように、基板走査前に十分なアライメントを行い、基板走査中はアライメントを行わない場合、被成膜基板２００の蒸着領域２１０の側面に沿ってアライメントマーカ２２１が配置されている必要はなく、被成膜基板２００の四隅等に配置されていればよい。
次に、本実施の形態にかかる上記蒸着装置５０を有機ＥＬ表示装置１の製造装置として用いて、有機ＥＬ層をパターン形成する方法について詳述する。
なお、以下の説明では、前記したように、被成膜基板２００として、前記正孔注入層・正孔輸送層蒸着工程（Ｓ２）が終了した段階でのＴＦＴ基板１０を使用し、有機ＥＬ層のパターン形成として、発光層蒸着工程（Ｓ３）において発光層２３Ｒ・２３Ｇ・２３Ｂの塗り分け形成を行う場合を例に挙げて説明する。
なお、ＴＦＴ基板１０には、図１６に示すように、表示領域（画素領域）となる例えば矩形状の蒸着領域２１０が１つ設けられている。また蒸着領域２１０における基板走査方向の上流側には、境界領域２４０を介して、端子部領域（蒸着不要領域）２３０が設けられている。また蒸着領域２１０における基板走査方向に直交する方向の両側にはそれぞれ、第２電極接続部（蒸着不要領域）２３０ｂを介して、端子部領域（蒸着不要領域）２３０ａが設けられている。
なお、本実施の形態では、蒸着源８５とシャドウマスク８１との間の隙間ｇ２（すなわち、蒸着源８５の射出口８６形成面とシャドウマスク８１との間の距離）を１００ｍｍとし、被成膜基板２００である上記ＴＦＴ基板１０とシャドウマスク８１との間の距離を２００μｍとした。
上記ＴＦＴ基板１０の基板サイズは、走査方向が３２０ｍｍ、走査方向に垂直な方向が４００ｍｍとし、蒸着領域（表示領域）の幅は、走査方向の幅（幅ｄ４）が２６０ｍｍ、走査方向に垂直な方向の幅（幅ｄ３）が３１０ｍｍとした。
また、上記ＴＦＴ基板１０における各サブ画素２Ｒ・２Ｇ・２Ｂの開口部１５Ｒ・１５Ｇ・１５Ｂの幅は、３６０μｍ（走査方向）×９０μｍ（走査方向に垂直な方向）とした。また、上記開口部１５Ｒ・１５Ｇ・１５Ｂ間のピッチは４８０μｍ（走査方向）×１６０μｍ（走査方向に垂直な方向）とした。なお、上記開口部１５Ｒ・１５Ｇ・１５Ｂ間のピッチ（画素開口部間ピッチ）は、隣り合うサブ画素２Ｒ・２Ｇ・２Ｂにおけるそれぞれの開口部１５Ｒ・１５Ｇ・１５Ｂ間のピッチを示しており、同色サブ画素間のピッチではない。
また、シャドウマスク８１には、長辺８１ａ（長軸方向）の幅ｄ１（走査方向に垂直な方向の幅）が６００ｍｍ、短辺８１ｂ（短軸方向）の幅ｄ２（走査方向の幅）が２００ｍｍのシャドウマスクを用いた。また、シャドウマスク８１の開口部８２の開口幅は、１５０ｍｍ（長軸方向の幅ｄ５：図１参照）×１３０μｍ（短軸方向の幅ｄ６：図１参照）とし、隣り合う開口部８２・８２間の間隔ｄ８（図１参照）は３５０μｍとし、隣り合う開口部８２・８２の中心間のピッチｐ（図１参照）は４８０μｍとした。
なお、本実施の形態において、上記シャドウマスク８１の短辺８１ｂの幅ｄ２（短辺長）としては、２００ｍｍ以上であることが好ましい。この理由は以下の通りである。
つまり、蒸着レートは１０ｎｍ／ｓ以下が好ましく、これを越えると、蒸着された膜（蒸着膜）の均一性が低下し、有機ＥＬ特性が低下する。
また、蒸着膜の膜厚は一般に１００ｎｍ以下である。１００ｎｍ以上となると、必要な印加電圧が高くなり、結果として、製造された有機ＥＬ表示装置の消費電力が増加する。したがって、蒸着レートと蒸着膜の膜厚とから、必要な蒸着時間は１０秒と見積もられる。
一方、処理能力（タクトタイム）の制限によって、例えば幅２ｍのガラス基板に対して蒸着を１５０秒で完了するためには、少なくとも、走査速度を１３．３ｍｍ／ｓ以上にする必要がある。処理時間１５０秒は、およそ一日当たり５７０枚を処理できるタクトタイムである。
上記走査速度で、上記したように１０秒の蒸着時間を得るためには、シャドウマスク８１の開口部８２は、走査方向に少なくとも１３３ｍｍ以上、開口している必要がある。
開口部８２の端からシャドウマスク８１の端までの距離（マージン幅ｄ７：図１参照）を３０ｍｍ程度が妥当と想定した場合、シャドウマスク８１の走査方向の幅は、１３３＋３０＋３０≒２００ｍｍが必要となる。
したがって、シャドウマスク８１の短辺長（幅ｄ２）は、２００ｍｍ以上であることが好ましいと言える。但し、蒸着レートや蒸着膜の膜厚、タクトタイムの許容量が変化すればこの限りではない。
また、本実施の形態において、上記ＴＦＴ基板１０の走査速度は３０ｍｍ／ｓとした。
図１０は、本実施の形態にかかる蒸着装置５０を用いてＴＦＴ基板１０に所定のパターンを成膜する方法の一例を示すフローチャートである。
以下に、上記蒸着装置５０を用いて図１０に示す発光層２３Ｒ・２３Ｇ・２３Ｂを成膜する方法について、図１０に示すフローにしたがって具体的に説明する。
まず、図３に示すように、マスク保持部材８７を用いて、マスクテンション機構８８を介して、シャドウマスク８１を真空チャンバ６０内の蒸着源８５上に設置（固定）し、自重による撓みや延びが発生しないように、マスクテンション機構８８にてテンションをかけて水平に保持する。このとき、蒸着源８５とシャドウマスク８１との間の距離を、マスク保持部材８７によって一定に保持すると同時に、基板走査方向とシャドウマスク８１に形成されたストライプ状の開口部８２の長軸方向とが一致するように、シャドウマスク８１のアライメントマーカ８４を用いて位置合わせすることで、マスクユニット８０を組み立てる（マスクユニットの準備）。
次に、上記真空チャンバ６０にＴＦＴ基板１０を投入し、該ＴＦＴ基板１０の同色サブ画素列の方向が基板走査方向に一致するように、被成膜基板２００であるＴＦＴ基板１０のアライメントマーカ２２１を用いて、図１０に示すように粗アライメントを行う（Ｓ１１）。ＴＦＴ基板１０は、自重による撓みが発生しないように、基板保持部材７１により保持する。
続いて、ＴＦＴ基板１０とシャドウマスク８１との粗アライメントを行い（Ｓ１２）、ＴＦＴ基板１０とシャドウマスク８１との間の隙間ｇ１（基板−マスクギャップ）が一定になるようにギャップ調整してＴＦＴ基板１０とシャドウマスク８１とを対向配置させることにより、ＴＦＴ基板１０とシャドウマスク８１との位置合わせを行う（Ｓ１３）。本実施の形態では、ＴＦＴ基板１０とシャドウマスク８１との間の隙間ｇ１が、ＴＦＴ基板１０全体に渡って凡そ２００μｍとなるようにギャップ調整した。
次に、Ｓ１４で、ＴＦＴ基板１０とシャドウマスク８１とのアライメントを調整しつつ、Ｓ１５で、上記ＴＦＴ基板１０を３０ｍｍ／ｓで走査するとともに第２シャッタ１１１を走査させて、該ＴＦＴ基板１０に、赤色の発光層２３Ｒの材料を蒸着させた。このとき、上記ＴＦＴ基板１０が、上記シャドウマスク８１上を通過するように基板走査を行った。またＳ１４では、後述のように、シャドウマスク８１の開口部８２が、赤色のサブ画素２Ｒ列に一致するように上記アライメントマーカ８４・２２１を用いて、走査と同時に精密なアライメントを行った。
上記発光層２３Ｒは、その材料に、３−フェニル−４（１’−ナフチル）−５−フェニル−１，２，４−トリアゾール（ＴＡＺ）（ホスト材料）と、ビス（２−(２'−ベンゾ[４，５−α]チエニル)ピリジナト−Ｎ，Ｃ３'）イリジウム（アセチルアセトネート）(ｂｔｐ２Ｉｒ（ａｃａｃ）)（赤色発光ドーパント）とを使用し、それぞれの蒸着速度を５．０ｎｍ／ｓ、０．５３ｎｍ／ｓとして、これら材料（赤色有機材料）を共蒸着させることにより形成した。
蒸着源８５から射出された上記赤色有機材料の蒸着粒子は、上記ＴＦＴ基板１０がシャドウマスク８１上を通過するときに、シャドウマスク８１の開口部８２を通じて、ＴＦＴ基板１０におけるシャドウマスク８１の開口部８２に対向する位置に蒸着される。本実施の形態においては、上記ＴＦＴ基板１０がシャドウマスク８１上を完全に通過した後には、上記赤色有機材料が、膜厚２５ｎｍにて上記ＴＦＴ基板１０に蒸着された。
ここで、上記Ｓ１４におけるアライメントの調整方法について、図１１を参照して以下に説明する。
図１１は、アライメント調整方法を示すフローチャートである。アライメントの調整は、図１１に示すフローに従って行われる。
まず、被成膜基板２００である上記ＴＦＴ基板１０の基板位置を、イメージセンサ９０にて取り込む（Ｓ２１）。
次に、上記イメージセンサ９０で取り込まれた画像から、画像検出部１０１にて、上記ＴＦＴ基板１０のアライメントマーカ２２１およびシャドウマスク８１のアライメントマーカ８４の画像検出を行う（Ｓ２２）。
その後、上記画像検出部１０１にて検出されたアライメントマーカ２２１・８４の画像から、演算部１０２にて、アライメントマーカ２２１とアライメントマーカ８４とのズレ量を計算し、基板位置の補正値を演算して決定する（Ｓ２３）。
次いで、モータ駆動制御部１０３が、上記補正値に基づいてモータ７２を駆動することで、基板位置を補正する（Ｓ２４）。
次いで、補正後の基板位置を再びイメージセンサ９０で検出してＳ２１〜Ｓ２４の工程（ステップ）を繰り返す。
このように、本実施の形態によれば、繰り返し基板位置をイメージセンサ９０で検出して基板位置を補正することで、基板走査しながら基板位置を補正することが可能であり、ＴＦＴ基板１０とシャドウマスク８１とを精密アライメントしながら成膜することができる。
そしてＳ１５で、蒸着源８５がＯＮされる。なお、蒸着源８５のＯＮ動作は、図１３に示すフローに従って行われる。即ち図１３に示すように、被成膜基板２００である上記ＴＦＴ基板１０の基板位置が、蒸着処理の間、イメージセンサ９０によって絶えず取り込まれていることは、前記した通りである（Ｓ４１）。
画像検出部１０１は、ＴＦＴ基板１０のアライメントマーカ２２１として、蒸着領域の始端を示す始端マーカを検出することで、蒸着領域２１０の始端を検出する（Ｓ４２）。
画像検出部１０１で蒸着領域２１０の始端が検出されると、蒸着ＯＮ／ＯＦＦ制御部１０４は、蒸着ＯＮ信号を発生させる（Ｓ４３）。
シャッタ駆動制御部１０５は、蒸着ＯＮ／ＯＦＦ制御部１０４から蒸着ＯＮ信号が入力されると、第１シャッタ８９を開放する（Ｓ４４）。第１シャッタ８９が開放されると、蒸着粒子がマスクに到達するようになり、蒸着ＯＮとなる（Ｓ４５）。このように蒸着源８５がＯＮされる。
そしてＳ１６で、ＴＦＴ基板１０の走査とともに第２シャッタ１１１が走査されて、ＴＦＴ基板１０への蒸着が行われる。
その際、第２シャッタ１１１は、図１４に示すように、蒸着源８５から開口部８２を介してＴＦＴ基板１０へと蒸着する蒸着流Ｃの蒸着範囲の端（基板走査方向の上流側の端）が境界領域２４０に位置するように、走査される。なお、この第２シャッタ１１１の走査は、ＴＦＴ基板１０の走査と完全に同調しておらず、上記蒸着範囲の端が境界領域２４０に位置するように、その速度および位置が調整される。
より詳細には、第２シャッタ１１１は、図１７〜図１９に示すように走査（即ち位置調整）される。
蒸着源８５から開口部８２を通過してＴＦＴ基板１０へと流れる蒸着流の全体を全蒸着流Ｃとし、全蒸着流Ｃのうち、ＴＦＴ基板１０の蒸着領域２１０へと流れる蒸着流を蒸着流Ａと呼び、ＴＦＴ基板１０の蒸着不要領域２３０へと流れる蒸着流を蒸着流Ｂと呼ぶ。即ち、蒸着流Ａは、第２シャッタ１１１により制限されない蒸着流であり、蒸着流Ｂは、第２シャッタ１１１により制限される蒸着流である。
基板走査の開始時は、図１７に示すように、開口部８２上に蒸着領域２１０が差し掛かった状態である。この状態では、蒸着流Ａ，Ｂのうち蒸着流Ａだけが存在する。この状態（回避期間）では、第２シャッタ１１１は、蒸着流Ａを遮蔽しないように（即ち回避するように）位置調整される。
そしてＴＦＴ基板１０が更に走査されると、図１８に示すように、開口部８２上に蒸着領域２１０および蒸着不要領域２３０が共に存在する状態になる。この状態（制御期間１）では、第２シャッタ１１１は、蒸着流Ａは遮蔽せずに蒸着流Ｂだけを遮蔽するように位置調整される。
そしてＴＦＴ基板１０が更に走査されると、図１９に示すように、開口部８２上に蒸着不要領域２３０だけが存在する状態になる。この状態では、蒸着流Ａ，Ｂのうち蒸着流Ｂだけが存在する。この状態（制御期間２）では、第２シャッタ１１１は、蒸着流Ｂを遮蔽するように位置調整される。
そしてＴＦＴ基板１０が更に走査されて、開口部８２上に蒸着不要領域２３０が存在しなくなった場合は、図１８の場合と同様に、第２シャッタ１１１は回避期間（即ち蒸着流Ｃを遮蔽しないように位置調整される）となる。このように第２シャッタ１１１を走査することによって、蒸着不要領域２３０には蒸着粒子が蒸着されることなく、蒸着領域２１０には蒸着粒子が十分に蒸着される。なお、Ｓ１６の処理中も、Ｓ１４による精密アライメントが行われている。
そしてＳ１７で、上記発光層２３Ｒの膜厚は、往復走査（つまり、ＴＦＴ基板１０の往復移動）並びに走査速度により調整される。本実施の形態では、Ｓ１６でＴＦＴ基板１０を基板走査方向の上流側の端部まで走査した後、ＴＦＴ基板１０の走査方向を反転させ、Ｓ１６と同様の方法にて、上記赤色有機材料の蒸着位置に、さらに上記赤色有機材料を蒸着させる（Ｓ１６）。なお、ＴＦＴ基板１０の走査方向を反転させた場合は、第２シャッタ１１１は、上述の順序（図１７→図１８→図１９の順序）と逆の順序（図１９→図１８→図１７の順序）で走査される。これにより、膜厚５０ｎｍの発光層２３Ｒを形成した。
なお、上記Ｓ１７における往復走査は、より詳細には、以下のようにして行われる。まず、Ｓ１４に示すステップで精密アライメントを行いながらＴＦＴ基板１０を走査し、画像検出部１０１でＴＦＴ基板１０における基板走査方向の上流側の端部が検出されると、モータ駆動制御部１０３によってモータ７２を駆動してＴＦＴ基板１０の基板走査方向を反転させる。そしてＳ１４に示すステップで再度、精密アライメントを行いながら、Ｓ１６で示すステップの走査順序と逆の順序（図１９→図１８→図１７）で第２シャッタ１１１を走査させることで、ＴＦＴ基板１０への蒸着を行う。
このようにして、Ｓ１７で示したように、所望の膜厚の発光層２３Ｒが形成される。
そしてＳ１８で、蒸着源８５がＯＦＦされる。なお、蒸着源８５のＯＦＦ動作は、図１２に示すフローに従って行われる。
即ち図１２に示すように、被成膜基板２００である上記ＴＦＴ基板１０の基板位置は、図１１で説明したように、蒸着処理の間、イメージセンサ９０によって絶えず取り込まれている（Ｓ３１）。
画像検出部１０１は、基板走査方向の反転後において、上記イメージセンサ９０で取り込まれた画像から、上述のように被成膜基板２００における基板走査方向の端部を検出する。（Ｓ３２）。
そして、上記したように画像検出部１０１で被成膜基板２００の端部が検出されると、蒸着ＯＮ／ＯＦＦ制御部１０４は、蒸着ＯＦＦ信号を発生させる（Ｓ３３）。
なお、画像検出部１０１で、上述のように被成膜基板２００の端部を検出させる代わりに、画像検出で検出させた各アライメントマーカ２２１，８４および被成膜基板２００の移動量に基づいてシャドウマスク８１と被成膜基板２００との相対的な位置関係を把握させ、その位置関係から、開口部８２上を蒸着領域２１０が通過したか否かを検出させ、開口部８２上を蒸着領域２１０が通過したことを検出したときに、蒸着ＯＮ／ＯＦＦ制御部１０４に蒸着ＯＦＦ信号を発生させてもよい。
シャッタ駆動制御部１０５は、蒸着ＯＮ／ＯＦＦ制御部１０４から蒸着ＯＦＦ信号が入力されると、第１シャッタ８９を閉鎖する（Ｓ３４）。第１シャッタ８９が閉鎖されると、蒸着粒子がマスクに到達しなくなり、蒸着ＯＦＦとなる（Ｓ３５）。このように蒸着源８５がＯＦＦされる。
本実施の形態では、上記Ｓ１８に示すステップ後、上記発光層２３Ｒが形成されたＴＦＴ基板１０を上記真空チャンバ６０から取り出し（Ｓ１９）、緑色の発光層２３Ｇ形成用のマスクユニット８０並びに真空チャンバ６０を用いて、上記発光層２３Ｒの成膜処理と同様にして緑色の発光層２３Ｇを成膜した。
また、このようにして発光層２３Ｇを形成した後、青色の発光層２３Ｂ形成用のマスクユニット８０並びに真空チャンバ６０を用いて、上記発光層２３Ｒ・２３Ｇの成膜処理と同様にして青色の発光層２３Ｂを成膜した。
すなわち、上記発光層２３Ｇ・２３Ｂの成膜処理では、これら発光層２３Ｇ・２３Ｂに相当する位置に開口部８２を有するシャドウマスク８１をそれぞれ準備した。そして、それぞれのシャドウマスク８１を、発光層２３Ｇ・２３Ｂ形成用の各真空チャンバ６０に設置し、それぞれのシャドウマスク８１の開口部８２が、各サブ画素２Ｇ・２Ｂ列に一致するようにアライメントを行いながら、ＴＦＴ基板１０を走査して蒸着を行った。
上記発光層２３Ｇは、その材料に、（ＴＡＺ）（ホスト材料）と、Ｉｒ（ｐｐｙ）３（緑色発光ドーパント）とを使用し、それぞれの蒸着速度を５．０ｎｍ／ｓ、０．６７ｎｍ／ｓとして、これら材料（緑色有機材料）を共蒸着させることにより形成した。
また、発光層２３Ｂは、その材料に、ＴＡＺ（ホスト材料）と、２−（４’−ｔ−ブチルフェニル）−５−（４’’−ビフェニルイル）−１，３，４−オキサジアゾール（ｔ−Ｂｕ ＰＢＤ）（青色発光ドーパント）とを使用し、それぞれの蒸着速度を５．０ｎｍ／ｓ、０．６７ｎｍ／ｓとして、これら材料（青色有機材料）を共蒸着させることにより形成した。
なお、上記発光層２３Ｇ・２３Ｂの膜厚は、それぞれ５０ｎｍとした。
以上の工程によって、図２０に示すように、ＴＦＴ基板１０の蒸着領域２１０上に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各発光層２３Ｒ・２３Ｇ・２３Ｂがストライプ状にパターン形成される。この様に形成されたＴＦＴ基板１０では、端子部領域などの蒸着不要領域２３０ａ，２３０（特に蒸着領域２１０における基板走査方向の上流側にある蒸着不要領域２３０）には、発光層２３Ｒ・２３Ｇ・２３Ｂが形成されない。
これに対し、従来技術では、図２１に示すように、蒸着領域２１０だけでなく、蒸着領域２１０における基板走査方向の上流側にある蒸着不要領域２３０にも、発光層２３Ｒ・２３Ｇ・２３Ｂ（蒸着膜）が形成される。そのため、従来技術では、蒸着不要領域２３０の蒸着膜は後工程で有機溶剤による蒸着膜の拭き取りを行っていた。それに伴い、従来技術では、下記（１）〜（３）の問題があった。
（１）拭き取りが不十分で残渣が残りやすい。
（２）拭き取り時に新たな上乗り異物が発生し、外部回路との接続などに不良を及ぼし、有機ＥＬ表示装置の歩留まりを低下させる。
（３）封止樹脂などによる封止を行っている場合、有機溶剤が封止樹脂に損傷を与え、有機ＥＬ表示装置の信頼性を低下させる虞がある。
本実施の形態によれば、蒸着不要領域２３０に蒸着膜は形成されないので、拭き取りの必要がなく、上記（１）〜（３）の問題を回避できる。
また本実施の形態では、上述のように端子部領域（蒸着不要領域）２３０に蒸着膜が形成されないので、図２２の（ａ）に示すように、端子部Ｔを端子部領域２３０に良好に接続できる。これに対し、従来技術では、図２２の（ｂ）に示すように、端子部領域２３０上に蒸着膜Ｊが形成されるので、蒸着膜Ｊを介して端子部領域２３０上に端子部Ｔが接続される。よって端子部Ｔを端子部領域２３０に良好に接続できない。
なお、本実施の形態では、蒸着不要領域２３０は一例として端子部領域である場合で説明したが、封止領域においても蒸着膜を形成したくない場合は、封止領域を蒸着不要領域２３０として扱えばよい。
以上のように本実施の形態によれば、移動可能な第２シャッタ１１１が準備され、蒸着源８５からシャドウマスク８１の開口部８２を介して被成膜基板２００へと流れる蒸着粒子の蒸着流のうち、被成膜基板２００の蒸着不要領域２３０へと流れる蒸着流Ｂを遮蔽する様に、第２シャッタ１１１の位置が調整される。よって、被成膜基板２００の蒸着領域２１０の端部での蒸着量を低減させること無く蒸着不要領域２３０への蒸着を防止できる。
また本実施の形態によれば、蒸着と同時に第２シャッタ１１１の移動を制御するだけであり、従来のように蒸着不要領域２３０の蒸着膜への対応として工程を追加する必要がない。したがって、工程追加による有機ＥＬ表示装置の製造日数の増加を防ぎ、結果として低コストの有機ＥＬ表示装置を実現できる。
なお、本実施の形態では、上記マスクユニット８０が、真空チャンバ６０内に固定配置された構成としたが、本実施の形態はこれに限定されるものではない。
上記蒸着装置５０は、上記基板移動機構７０に代えて、被成膜基板２００を固定する基板保持部材７１（例えば静電チャック）を備えるとともに、上記マスクユニット８０を、上記シャドウマスク８１と蒸着源８５との相対的な位置を保ったまま被成膜基板２００に対して相対移動させるマスクユニット移動機構（マスクユニット移動手段）を備えていてもよい。あるいは、基板移動機構７０およびマスクユニット移動機構の両方を備えていてもよい。なお、上記基板移動機構７０およびマスクユニット移動機構としては、例えば、ローラ式の移動機構であってもよく、油圧式の移動機構であってもよい。
すなわち、上記被成膜基板２００およびマスクユニット８０は、その少なくとも一方が相対移動可能に設けられていればよく、何れを移動させる場合であっても、本発明の効果を得ることができる。この場合、第２シャッタ１１１は、上記相対移動の方向に走査される。
上記したように被成膜基板２００に対してマスクユニット８０を相対移動させる場合、上記マスクユニット８０は、例えばマスク保持部材８７（例えば同一のホルダ）ごと、シャドウマスク８１および蒸着源８５を被成膜基板２００に対して相対移動させる。これにより、上記シャドウマスク８１と蒸着源８５との相対的な位置を保ったまま被成膜基板２００に対して上記マスクユニット８０を相対移動させることができる。
このように、被成膜基板２００に対してマスクユニット８０を相対移動させる場合には、上記シャドウマスク８１と蒸着源８５とは、例えば、同一のホルダ（保持部材、保持手段）にて保持されることで、一体化されていることが好ましい。
但し、上記したようにマスクユニット８０に対して被成膜基板２００を相対移動させる場合には、上記シャドウマスク８１と蒸着源８５とは、相対的に位置が固定されていれば、必ずしも一体化されている必要はない。
例えば、上記マスクユニット８０は、蒸着源８５が真空チャンバ６０の内壁における例えば底壁に固定されるとともに、マスク保持部材８７が、上記真空チャンバ６０の内壁の何れかに固定されることで、上記シャドウマスク８１と蒸着源８５との相対的な位置が固定されていても構わない。
また、上記シャドウマスク８１の開口部８２は、上記蒸着源８５における射出口８６の配置に合わせて、各射出口８６が、平面視で何れかの開口部８２内に位置するとともに、開口部８２と射出口８６とが１対１に対応して設けられている場合を例に挙げて説明した。しかしながら、本実施の形態は、これに限定されるものではない。開口部８２と射出口８６とは、必ずしも対向配置されている必要はなく、また、必ずしも１対１に対応していなくてもよい。
具体的には、開口部８２のピッチｐと射出口８６のピッチとは一致しなくてもよい。また、開口部８２の幅ｄ５あるいは幅ｄ６と射出口８６の開口幅（開口径）とは一致していなくてもよい。例えば、図１に示す例において、射出口８６の開口径は、開口部８２の幅ｄ６よりも大きくても小さくても構わない。また、一つの開口部８２に対して複数の射出口８６が設けられていてもよく、複数の開口部８２に対して一つの射出口８６が設けられていてもよい。また、複数の射出口８６のうち一部（少なくとも一つ）の射出口８６、あるいは、射出口８６の一部の領域が、非開口部（つまり、シャドウマスク８１における開口部８２以外の領域（例えば開口部８２・８２間の領域））に対向して設けられていても構わない。
また、材料利用効率の向上の観点からは、開口部８２と射出口８６とが１対１に対応していることが望ましい。
また、本実施の形態では、シャドウマスク８１の開口部８２および蒸着源８５の射出口８６が、一次元に配列されている場合を例に挙げて説明した。しかしながら、本実施の形態はこれに限定されるものではない。シャドウマスク８１の開口部８２と蒸着源８５の射出口８６とは、それぞれ、互いに対向して配置されていればよく、二次元に配列されていても構わない。
また、本実施の形態では、シャドウマスク８１の開口部８２および蒸着源８５の射出口８６が、それぞれ複数設けられている場合を例に挙げて説明した。しかしながら、本実施の形態はこれに限定されるものではない。上記シャドウマスク８１は、開口部８２を少なくとも１つ備えていればよく、蒸着源８５は、射出口８６を少なくとも１つ備えていればよい。
つまり、シャドウマスク８１並びに蒸着源８５は、開口部８２並びに射出口８６が、それぞれ１つだけ設けられている構成を有していてもよい。この場合でも、マスクユニット８０および被成膜基板２００のうち少なくとも一方を相対移動させて、蒸着粒子をシャドウマスク８１の開口部８２を介して被成膜基板２００の蒸着領域２１０に順次蒸着させることで、被成膜基板２００に所定のパターンの成膜を行うことができる。
また、本実施の形態では、蒸着流の広がりを制限するような機構に関しては特に記載していないが、例えば、蒸着源８５とシャドウマスク８１との間に射出口８６から射出された蒸着流の広がりを一定の量に制限し得るような制限板が挿入されていてもよい。この構造によれば、開口部８２を通過して被成膜基板２００の蒸着領域２１０に到達する蒸着粒子の入射角を制限することができるため、被成膜基板上のパターンのボケをより抑制することができる。
また、本実施の形態では、シャドウマスク８１が、スリット状の開口部８２を有している場合を例に挙げて説明した。しかしながら、上記開口部８２の形状は、所望の蒸着パターンが得られるように適宜設定すればよく、特に限定されるものではない。
また、本実施の形態では、基板移動機構７０が、基板保持部材７１として静電チャックを備えている場合を例に挙げて説明した。このように、被成膜基板２００が静電チャックにより保持されていることで、被成膜基板２００の自重による撓みの発生を効果的に防止することができる。
しかしながら、本実施の形態はこれに限定されるものではなく、被成膜基板２００の大きさによっては、例えば、上記基板保持部材７１としては、基板にテンションを掛けて機械的に挟んで保持するローラ等の保持部材を用いても構わない。
また、本実施の形態では、第１シャッタ８９として、シャドウマスク８１と蒸着源８５との間に進退可能なシャッタが設けられている場合を例に挙げて説明した。しかしながら、本実施の形態は、これに限定されるものではなく、例えば、蒸着源８５として、ＯＮ／ＯＦＦ切り替えが可能な蒸着源８５を使用し、被成膜基板２００における、蒸着不要な部分がシャドウマスク８１の開口領域（つまり、開口部８２に対向する領域）に位置する場合には、蒸着をＯＦＦし、蒸着分子が飛翔しないようにしてもよい。
例えば、第１シャッタ８９として、蒸着源８５の射出口８６を閉鎖することで蒸着粒子の射出（放出）を止める第１シャッタ８９が、蒸着源８５に設けられている構成としてもよい。
あるいは、上記射出口８６に第１シャッタ８９を設ける代わりに、蒸着ＯＮ信号あるいは蒸着ＯＦＦ信号に基づいて、蒸着源８５の電源をＯＮ／ＯＦＦすることで、蒸着粒子の発生そのものを停止させる構成としても構わない。
また、本実施の形態では、前記したように、ＴＦＴ基板１０側から光を取り出すボトムエミッション型の有機ＥＬ表示装置１の製造方法を例に挙げて説明した。しかしながら、本実施の形態はこれに限定されるものではない。本発明は、封止基板４０側から光を取り出すトップエミッション型の有機ＥＬ表示装置１にも好適に適用することができる。
また、本実施の形態では、ＴＦＴ基板１０および封止基板４０の支持基板としてガラス基板を用いる場合を例に挙げて説明したが、本実施の形態はこれに限定されるものではない。
これらＴＦＴ基板１０並びに封止基板４０における各支持基板としては、有機ＥＬ表示装置１がボトムエミッション型の有機ＥＬ表示装置である場合、ガラス基板以外に、例えば、プラスチック基板等の透明基板を用いることもできる。一方、上記有機ＥＬ表示装置１がトップエミッション型の有機ＥＬ表示装置である場合には、上記支持基板としては、上記したような透明基板以外に、例えば、セラミックス基板等の不透明な基板を用いることもできる。
また、本実施の形態では、陽極（本実施の形態では、第１電極２１）が、マトリクス状に形成されている場合を例に挙げて説明した。しかしながら、上記陽極としては、有機ＥＬ層に正孔を供給する電極としての機能を有していれば、その形状、材質、並びに大きさは、特に限定されるものではなく、例えばストライプ状に形成されていても構わない。但し、有機ＥＬ素子の性質上、陽極および陰極のうち少なくとも一方は透明であることが好ましい。一般的には、透明な陽極が用いられる。
また、本実施の形態において、上記走査速度、蒸着速度、上記ＴＦＴ基板１０の往復走査回数は、上記した値に限定されるものではない。これらを調整することにより、所望のタクトタイムで所望の膜厚を得ることができる。
〔実施の形態２〕
実施の形態１では、被成膜基板２００において基板走査方向に蒸着領域２１０と蒸着不要領域２３０とが１つずつ配列し、その蒸着不要領域２３０に対応して１つの第２シャッタ１１１が配置される場合を例に挙げて説明した。
これに対し、本実施の形態では、図２３に示すように、被成膜基板２００において基板走査方向に蒸着領域２１０ａ，２１０ｂと蒸着不要領域２３０ｃ，２３０ｄとが交互に２つずつ配列し、それら蒸着不要領域２３０ｃ，２３０ｄに対応して２つの第２シャッタ１１１ａ，１１１ｂが配置される。なお、各領域２１０ａ，２３０ｃ間には境界領域２４０ａが存在し、各領域２３０ｃ，２１０ｂ間には境界領域２４０ｂが存在し、各領域２１０ｂ，２３０ｄ間には境界領域２４０ｃが存在する。
以下では、実施の形態１と異なる点を説明し、実施の形態１と共通する点は説明を省略する。
本実施の形態では、第２シャッタ１１１ａにおける基板走査方向の長さＸは、図２４から式２を満たすように決定される。
Figure 2012090777
なお、図２４に示すように、式２中の符号Ｄは、第２シャッタ１１１ａが対応する蒸着不要領域２３０ｃにおける基板走査方向の幅である。符号Ｌ１は、射出口８６と蒸着不要領域２３０ｃとの間隔である。符号Ｌ２は、射出口８６と第２シャッタ１１１ａとの間隔である。符号Ｓ１は、蒸着不要領域２３０ｃにおける基板走査方向の一方側に隣接する境界領域２４０ａ（第１境界領域）の同方向の幅である。符号Ｓ２は、蒸着不要領域２３０ｃにおける基板走査方向の他方側に隣接する境界領域２４０ｂ（第２境界領域）の同方向の幅である。
なお、式２は、図２４に示すように、第２シャッタ１１１ａの長さＸが、線分Ｐ３Ｐ４の長さ以上で線分Ｐ７Ｐ８の長さ以下の長さとなるように設定されている。なお、各点Ｐ１，Ｐ２は蒸着不要領域２３０ｃの幅Ｄの両端である。
なお、点Ｐ３は、線分Ｐ０Ｐ１と線分Ｋ１との交点であり、点Ｐ３は、線分Ｐ０Ｐ２と線分Ｋ１との交点であり、点Ｐ７は、線分Ｐ０Ｐ５と線分Ｋ１との交点であり、点Ｐ８は、線分Ｐ０Ｐ６と線分Ｋ１との交点である。なお、線分Ｋ１は、第２シャッタ１１１ａの中心を通り、蒸着不要領域２３０ｃに平行な線分である。点Ｐ５は、蒸着不要領域２３０ｃにおける基板走査方向の一方側に隣接する境界領域２３０ａの上記一方側の端である。点Ｐ６は、蒸着不要領域２３０ｃにおける基板走査方向の他方側に隣接する境界領域２４０ｂの上記他方側の端である。
なお、第２シャッタ１１１ｂにおける基板走査方向の長さＸも、第２シャッタ１１１ａと同様に式２により決定される。
なお、第２シャッタ１１１ａ，１１１ｂの厚みや端面形状、蒸着源８５の射出口８６の開口形状等を加味して、式２は微調整することができる。また、Ｌ２を調整することによっても、様々なＤの大きさに対して、式２を満たすことができる。すなわち、有機ＥＬパネルの各機種によって様々な幅Ｄの蒸着不要領域が存在しても、第２シャッタ１１１ａ，１１１ｂを多数作製する必要がなく、設備コストの低減が図れる。また、基板走査により、蒸着不要領域が移動しても、式２は不変であり、基板走査時も常に成立する式である。
本実施の形態では、各第２シャッタ１１１ａ，１１１ｂ毎にシャッタ移動機構１１０が備えられている。これにより、各第２シャッタ１１１ａ，１１１ｂは互いに独立して走査される。
各第２シャッタ１１１ａ，１１１ｂはそれぞれ、実施の形態１の第２シャッタ１１１と同様に、基板走査と共に走査されて、その対応する蒸着不要領域２３０ｃ，２３０ｄへと流れる蒸着流を遮蔽する。
より詳細には、各第２シャッタ１１１ａ，１１１ｂは、図２５〜図２７に示すように走査（即ち位置調整）される。
なお、図２３および図２５〜図２７に示しように、蒸着源８５から開口部８２を通過して被成膜基板２００であるＴＦＴ基板１０へと流れる蒸着流の全体を全蒸着流Ｃとし、全蒸着流Ｃのうち、ＴＦＴ基板１０の蒸着領域２１０ａ，２１０ｂへと流れる蒸着流をそれぞれ蒸着流Ａ１，Ａ２と呼び、ＴＦＴ基板１０の蒸着不要領域２３０ｃ，２３０ｄへと流れる蒸着流を蒸着流Ｂ１，Ｂ２と呼ぶ。
基板走査の開始時は、図２５に示すように、開口部８２上に蒸着領域２１０ａが差し掛かった（即ち突入した）状態である。この状態では、蒸着流Ａ１，Ａ２，Ｂ１，Ｂ２のうち蒸着流Ａ１だけが存在する。この状態（回避期間）では、各第２シャッタ１１１ａ，１１１ｂは、蒸着流Ａ１を遮蔽しないように（即ち回避するように）位置調整される。
そしてＴＦＴ基板１０が更に走査されると、図２６に示すように、開口部８２上に各蒸着領域２１０ａ，２１０ｂおよび蒸着不要領域２３０ｃが共に存在する状態になる。この状態（制御期間１）では、第２シャッタ１１１ａは、各蒸着領域２１０ａ，２１０ｂへと流れる各蒸着流Ａ１，Ａ２を遮蔽せずに、第２シャッタ１１１ａに対応する蒸着不要領域２３０ｃへの蒸着流Ｂ１を遮蔽するように、位置調整される。他方、第２シャッタ１１１ｂは、各蒸着流Ａ１，Ａ２，Ｂ１を遮蔽しないように、位置調整される。
なお、蒸着不要領域２３０ｃへと流れる蒸着流Ｂ１は、第２シャッタ１１１ｂに対応しない蒸着不要領域２３０ｃへと流れる蒸着流であるので、第２シャッタ１１１ｂにより遮蔽されない。
そしてＴＦＴ基板１０が更に走査されると、図２７に示すように、開口部８２上に蒸着不要領域２３０ｄだけが存在する状態になる。この状態では、蒸着流Ａ１，Ａ２，Ｂ１，Ｂ２のうち蒸着流Ｂ２だけが存在する。この状態（制御期間２）では、第２シャッタ１１１ａは、蒸着流Ｂ２を遮蔽しないように位置調整される。他方、第２シャッタ１１１ｂは、蒸着流Ｂ１（即ち第２シャッタ１１１ｂに対応する蒸着不要領域２３０ｄへと流れる蒸着流）を遮蔽するように位置調整される。
そしてＴＦＴ基板１０が更に走査されて、開口部８２上に蒸着不要領域２３０ｄが存在しなくなると、図２５の場合と同様に、各第２シャッタ１１１ａ，１１１ｂは回避期間となる。
このように各第２シャッタ１１１ａ，１１１ｂを走査することによって、各蒸着不要領域２３０ｃ，２３０ｄには蒸着粒子が蒸着されることなく、各蒸着領域２１０ａ，２１０ｂには蒸着粒子が十分に蒸着される。なお、ＴＦＴ基板１０を逆方向に走査する場合は、図２７→図２６→図２５の順序に各第２シャッタ１１１ａ，１１１ｂは走査される。
図２８は、上記の様にして、上記ＴＦＴ基板１０の蒸着領域２１０ａ，２１０ｂ上に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各発光層２３Ｒ・２３Ｇ・２３Ｂをストライプ状にパターン形成した状態を示した平面図である。
図２８に示すように、この様に形成されたＴＦＴ基板１０では、各蒸着不要領域２３０ｂ，２３０ｃ，２３０ｅ，２３０ｄ（特に蒸着不要領域２３０ｃ，２３０ｄ）には、発光層２３Ｒ・２３Ｇ・２３Ｂが形成されない。従来技術では、蒸着不要領域２３０ｃ、２３０ｄにも蒸着膜が形成されるので、各蒸着不要領域２３０ｃ，２３０ｄの蒸着膜は後工程で有機溶剤による蒸着膜の拭き取りを行っていた。しかし、本実施の形態のように作製した有機ＥＬ表示装置では、第２シャッタ１１１ａ，１１１ｂにより、各蒸着不要領域２３０ｃ，２３０ｄには蒸着膜は形成されないので、拭き取りの必要がない。
なお、有機ＥＬ表示装置の他の製造工程については、実施の形態１と同様であるので、説明は省略する。
以上のように、本実施の形態によれば、複数の蒸着不要領域２３０ｃ，２３０ｄにそれぞれ第２シャッタ１１１ａ，１１１ｂを対応させ、各第２シャッタ１１１ａ，１１１ｂの各々の長さＸを式２を満たすように決定し、各第２シャッタ１１１ａ，１１１ｂによりそれぞれ、それに対応する蒸着不要領域２３０ｃ，２３０ｄへと流れる蒸着流Ｂ１，Ｂ２だけを遮蔽させている。これにより、基板走査方向に対して、蒸着領域２１０ｂを挟む様にして両側に蒸着不要領域２３０ｃ，２３０ｄが存在する場合でも、実施の形態１と同様の効果を得る。
なお、上述のように、基板走査の際に、開口部８２上に最初に蒸着領域が現れ、次に蒸着不要領域が現れる場合は、上述のように図２５→図２６→図２７の順序に各第２シャッタ１１１ａ，１１１ｂは走査されるが、基板走査の際に、開口部８２上に最初に蒸着不要領域が現れ、次に蒸着領域が現れる場合は、図２７→図２６→図２５の順序に各第２シャッタ１１１ａ，１１１ｂは走査される。
なお、本実施の形態では、基板走査方向に２つの蒸着不要領域２３０ｃ，２３０ｄが存在する場合で説明したが、基板走査方向に３以上の蒸着不要領域が存在する場合は、それら各蒸着不要領域にそれぞれ対応する第２シャッタを配置させればよい。
〔実施の形態３〕
実施の形態２では、基板走査方向に複数の蒸着不要領域２３０ｃ，２３０ｄが存在する場合に、それら各蒸着不要領域にそれぞれ異なる第２シャッタ１１１ａ，１１１ｂを対応させた。即ち上記複数の蒸着不要領域の数と同数の第２シャッタが配置された。一方、本実施の形態では、上記複数の蒸着不要領域の数よりも少ない数の第２シャッタが配置される。即ち、同一の第２シャッタは複数の蒸着不要領域に対応する。
図２９に示すように、ＴＦＴ基板１０において、基板走査方向に蒸着領域２１０ｄ，２１０ｅ，２１０ｆおよび蒸着不要領域２３０ｇ，２３０ｈ，２３０ｉが交互に各々３つずつ存在する場合を例に挙げて具体的に詳説する。この場合、この実施の形態では、各々各蒸着不要領域２１０ｄ，２１０ｅに対応する様に各第２シャッタ１１１ｇ，１１１ｈが備えられるが、蒸着不要領域２１０ｆに対応する第２シャッタは備えられない。尚、各蒸着不要領域２１０ｄ，２１０ｅにおける基板走査方向の長さは、互いに同じ長さとする。
なお、この実施の形態でも、各第２シャッタ１１１ｇ，１１１ｈは、シャドウマスク８１の開口部８２上に一方側から突入して他方側へと離脱するものとする。
図２９に示すように、基板走査を開始して、各蒸着不要領域２３０ｇ，２３０ｈ，２３０ｉをその順番に開口部８２上を例えば１つずつ通過させ、それに伴って、各第２シャッタ１１１ｇ，１１１ｈを実施の形態２と同様に走査させる。図２９は、1つ目の第２シャッタ１１１ｇが基板走査に伴って開口部８２上に突入して離脱し、２つ目の第２シャッタ１１１ｈが開口部８２上に突入して、各蒸着領域２１０ｅ，２１０ｆへと流れる蒸着流Ａ３，Ａ４を遮蔽しない様に蒸着不要領域２３０ｈへと流れる蒸着流Ｂ３を遮蔽している状態を示している。
この実施の形態では、開口部８２上を離脱して回避期間にある１つ目の第２シャッタ１１１ｇは、蒸着源８５からの蒸着流Ａ３，Ａ４，Ｂ３を遮蔽しない様に、例えば矢印Ｙに示すようにＴＦＴ基板１０の裏面側を回って、シャドウマスク８１の上記一方側（即ち基板走査方向の上流側）に戻されて、未だシャドウマスク８１上に突入していない蒸着不要領域２３０ｉに対応させられる。
そしてその第２シャッタ１１１ｇによって、実施の形態２と同様に、蒸着不要領域２３０ｉへと流れる蒸着流を遮蔽させる。
この様に上記の例では、３つの蒸着不要領域２３０ｇ，２３０ｈ，２３０ｉに対して２つの第２シャッタ１１１ｇ，１１１ｈが備えられる。即ち、第２シャッタ１１１ｇは、２つの蒸着不要領域（より詳細には基板走査方向の長さが同じである２つの蒸着不要領域）２３０ｇ，２３０ｉに対応される。
以上のように、本実施の形態によれば、第２シャッタ１１１ｇは、それに対応する蒸着不要領域２３０ｇと共にシャドウマスク８１上に一方側から突入して他方側へと離脱した後、ＴＦＴ基板１０へと流れる蒸着流を回避する様にシャドウマスク８１の上記一方側に戻されて、異なる蒸着不要領域２３０ｉに対応させられるので、第２シャッタを蒸着不要領域毎に準備する必要が無くなり、第２シャッタの数を削減できる。
尚、この実施の形態では、１つの第２シャッタ１１１ｇに、基板走査方向の長さが同じである複数の蒸着不要領域２３０ｇ，２３０ｉを対応させたが、走査基板方向の長さが異なる複数の蒸着不要領域に対応させる場合は、当該第２シャッタ１１１ｇを、下記の実施の形態４の様に、その基板走査方向の長さが変更可能となる様に構成し、その対応する蒸着不要領域の長さに応じて、その長さを変更させればよい。
〔実施の形態４〕
この実施の形態の第２シャッタは、その基板走査方向の長さが変更可能となる様に構成される。以下、図３０〜図３２に基づいて詳説する。
図３０に示すように、この実施の形態の第２シャッタ１１１ｋは、平板状の複数（図３０では２つ）のシャッタ構成部材１１１ｋ１,１１１ｋ２が互いに基板走査方向の重なり量が調整可能に重ねられて構成される。
即ち、各シャッタ構成部材１１１ｋ１，１１１ｋ２間における基板走査方向の重なり量ｋを調整することで、第２シャッタ１１１ｋにおける基板走査方向の長さＸが変更される。例えば図３１に示すように、重なり量ｋを最大にすると、第２シャッタ１１１ｋの長さＸは最小になり、例えば図３２に示すように、重なり量ｋを最小にすると、第２シャッタ１１１ｋの長さＸは最大になる。
第２シャッタ１１１ｋの長さＸは、その第２シャッタ１１１ｋが対応する蒸着不要領域における基板走査方向の幅と同じ長さになるように変更される。これにより１つの第２シャッタ１１１ｋにより、幅の異なる複数の蒸着不要領域に対応させる事ができる。
なお、この実施の形態では、蒸着装置５０は、第２シャッタ１１１ｋの長さＸを変更する長さ変更機構を更に備えている。
以上のように、本実施の形態によれば、第２シャッタ１１１ｋは、複数の第２シャッタ構成部材１１１ｋ１，１１１ｋ２の間の重なり量が調整可能に重ねられて構成される。よって、各シャッタ構成部材１１１ｋ１，１１１ｋ２間の重なり量ｋを調整することで、第２シャッタ１１１ｋの長さＸを調整できる。
〔実施の形態５〕
この実施の形態は、図３３に示すように、実施の形態１において、蒸着源８５から見て、第２シャッタ１１１における基板走査方向の長さＸが開口部８２を閉鎖できる程度の長さに設定されたものである。以下、この実施の形態について詳説する。
この実施の形態では、図３３に示すように、蒸着不要領域２３０と境界領域２４０の各々の基板走査方向の幅の和Ｄ１１がシャドウマスク８１の開口部８２の同方向の幅Ｄｍよりも長く設定されている。またこの実施の形態では、図３３に示すように、実施の形態１と同様に、ＴＦＴ基板１０には、基板走査方向に蒸着領域２１０と蒸着不要領域２３０とが1つずつ配置されている。
この実施の形態の第２シャッタ１１１における基板走査方向の長さＸは、式３を満たすように決定される。
Figure 2012090777
なお、図３３に示すように、式３中の符号Ｄｍは、シャドウマスク８１の開口部８２における基板走査方向の幅であり、符号Ｌ２は、射出口８６と第２シャッタ１１１との間隔であり、符号Ｌ３は、射出口８６とシャドウマスク８１との間隔である。
なお、式３は、図３４に示すように、射出口８６の中心点Ｐ０と開口部８２における基板走査方向の両端Ｐ１０，Ｐ１１とで形成される三角形Ｐ０Ｐ１０Ｐ１１と、中心点Ｐ０と第２シャッタ１１１の長さＸの両端Ｐ３，Ｐ４とで形成される三角形Ｐ０Ｐ３Ｐ４とが相似となるように、設定されている。
またこの実施の形態では、第２シャッタ１１１は下記のように走査される。蒸着源８５から開口部８２を介してＴＦＴ基板１０へと流れる全蒸着流Ｃのうち、蒸着領域２１０へと流れる蒸着流をＡと呼び、蒸着不要領域２３０へと流れる蒸着流をＢと呼ぶ。
基板走査の開始時では、図３５に示すように、開口部８２上には蒸着領域２１０だけが存在する。この状態（回避期間）では、シャッタ１１１は、蒸着流Ａを遮蔽しないように走査される。
そして基板走査が更に行われて、図３６に示すように、開口部８２上に蒸着領域２１０および蒸着不要領域２３０が存在する状態になる。この状態（制御期間１）では、第２シャッタ１１１は、蒸着流Ａを遮蔽せずに蒸着流Ｂを遮蔽するように走査される。
そして基板走査が更に行われて、図３７示すように、開口部８２上に蒸着不要領域２３０だけが存在する（即ち蒸着領域２１０が存在しない）状態になる。この状態（制御期間２）では、蒸着流Ａは存在せず、蒸着流Ｂだけが存在する。この状態では、第２シャッタ１１１は、蒸着源８５から見て完全に開口部８２を閉塞するように走査され、その位置に停止される（即ち第２シャッタ１１１の位置を蒸着源８５に対して相対的に固定する）。このように第２シャッタ１１１が走査されることで、蒸着流Ｂは完全に遮蔽される。
以上の様に、この実施の形態によれば、第２シャッタ１１１の長さＸは蒸着源８５から見て開口部８５を閉鎖できる長さに形成されるので、第２シャッタ１１１により蒸着源８５から開口部８２を介してＴＦＴ基板１０へと流れる蒸着流を完全に遮蔽できる。
そしてこの遮蔽状態では、第２シャッタ１１１の位置は蒸着源８５に対して相対的に固定されるので、第２シャッタ１１１の位置の調整を省略できる。
なお、この実施の形態では、蒸着源８５およびシャドウマスク８１を固定してＴＦＴ基板１０を走査するが、その逆の場合、即ち蒸着源８５およびシャドウマスク８１を走査してＴＦＴ基板１０を固定する場合も、第２シャッタ１１１の位置を蒸着源８５に対して相対的に固定することで、その分、第２シャッタ１１１の位置の調整を簡略化できる。
なお、この実施の形態では、図３７に示すように、第２シャッタ１１１が開口部８２を蒸着源８５から見て完全に閉塞する状態では、開口部８２を通過する蒸着流は存在しないので、第２シャッタ１１１は、蒸着流のＴＦＴ基板１０への蒸着をオン／オフさせるシャッタとして機能する。よって、この実施の形態では、第１シャッタ８９を省略することができる。
〔要点概要〕
以上のように、本発明の実施の形態に係る蒸着方法は、被成膜基板に所定のパターンの成膜を行う蒸着方法であって、開口部を有する蒸着マスクと、上記蒸着マスクに対向配置された蒸着源とを備え、上記蒸着マスクと上記蒸着源との相対的な位置を固定したマスクユニットを準備する準備工程と、上記マスクユニットおよび上記被成膜基板のうち少なくとも一方を相対移動させて、上記蒸着源から射出される蒸着粒子を上記開口部を介して上記被成膜基板の蒸着領域に蒸着させる蒸着工程と、上記蒸着粒子の蒸着流のうち、上記被成膜基板の蒸着不要領域へと流れる蒸着流をシャッタ部材によって遮蔽する遮蔽工程と、を備えている。
上記の構成によれば、移動可能なシャッタ部材が準備され、蒸着源から蒸着マスクの開口部を介して被成膜基板へと流れる蒸着粒子の蒸着流のうち、被成膜基板の蒸着不要領域へと流れる蒸着流を遮蔽する様に、シャッタ部材の位置が調整される。よって、蒸着領域の端部での蒸着量を低減させること無く蒸着不要領域への蒸着を防止できる。
これにより、（１）蒸着不要領域に蒸着した蒸着粒子を溶剤で拭き取る工程を省略でき、その拭き取り工程に伴う問題を防止できる。また（２）蒸着不要領域への蒸着を防止するために蒸着不要領域を保護する工程を追加しなくて済む。また（３）シャッタ部材と蒸着源との位置関係を変えるだけで、様々な蒸着不要領域のサイズに対応できる。したがって、蒸着領域の端部での蒸着量を低減させること無く、蒸着不要領域への蒸着を防止できる蒸着方法を提供することができる。
また本発明の実施の形態に係る蒸着方法は、上記遮蔽工程では、上記被成膜基板に蒸着する上記蒸着粒子の蒸着範囲の端が、上記蒸着領域と上記蒸着不要領域との間の境界領域に位置する様に、上記シャッタ部材の位置が調整されることが望ましい。
上記の構成によれば、蒸着領域と蒸着不要領域との間に境界領域がある場合は、被成膜基板に蒸着する蒸着粒子の蒸着範囲の端が境界領域に位置する様に、シャッタ部材の位置が調整されるので、蒸着領域の端部での蒸着量を低減させること無く蒸着不要領域への蒸着を防止できる。
また本発明の実施の形態に係る蒸着方法は、上記シャッタ部材は上記被成膜基板に対して平行に配置され、上記蒸着不要領域における上記相対移動の方向の幅をＤとし、上記蒸着源と上記蒸着不要領域との間隔をＬ１とし、上記蒸着源と上記シャッタ部材との間隔をＬ２とすると、上記シャッタ部材における上記相対移動の方向の長さＸは、式１を満たすことが望ましい。
Figure 2012090777
上記の構成によれば、シャッタ部材は式１を満たすので、例えば相対移動の方向に蒸着領域が１つだけある場合において、シャッタ部材の長さＸを有効な長さに決定できる。
また本発明の実施の形態に係る蒸着方法は、上記シャッタ部材は上記被成膜基板に対して平行に配置され、上記蒸着不要領域における上記相対移動の方向の一方側に第１境界領域があり他方側に第２境界領域があり、上記蒸着不要領域における上記相対移動の方向の幅をＤとし、上記第１境界領域における上記相対移動の方向の幅をＳ１とし、上記第２境界領域における上記相対移動の方向の幅をＳ２とし、上記蒸着源と上記蒸着不要領域との間隔をＬ１とし、上記蒸着源と上記シャッタ部材との間隔をＬ２とすると、上記シャッタ部材における上記相対移動の方向の長さＸは、式２を満たすことが望ましい。
Figure 2012090777
上記の構成によれば、シャッタ部材の長さＸは式２を満たすので、蒸着不要領域の両側に境界領域がある場合において、シャッタ部材の長さＸを有効な長さに決定できる。
また本発明の実施の形態に係る蒸着方法は、上記遮蔽工程では、上記シャッタ部材は、上記蒸着不要領域へと流れる上記蒸着流を遮蔽するために、上記蒸着不要領域と共に上記蒸着マスク上に一方側から突入して他方側へと離脱した後、上記被成膜基板へと流れる上記蒸着流を回避する様に上記蒸着マスクの上記一方側に戻されて、異なる上記蒸着不要領域へと流れる上記蒸着流を遮蔽するために使用されることが望ましい。
上記の構成によれば、シャッタ部材は、蒸着不要領域と共に蒸着マスク上に一方側から突入して他方側へと離脱した後、被成膜基板へと流れる蒸着流を回避する様に蒸着マスクの上記一方側に戻されて、異なる蒸着不要領域へと流れる蒸着流を遮蔽するために使用されるので、シャッタ部材を蒸着不要領域毎に準備する必要が無くなり、シャッタ部材の数を削減できる。
また本発明の実施の形態に係る蒸着方法は、上記シャッタ部材は、複数のシャッタ構成部材が互いに上記相対移動の方向の重なり量が変更可能に重ねられて構成されることが望ましい。
上記の構成によれば、シャッタ部材は、複数のシャッタ構成部材が互いに上記相対移動の方向の重なり量が調整可能に重ねられて構成されるので、各シャッタ構成部材間の重なり量を調整することで、シャッタ部材の長さを変更できる。
また本発明の実施の形態に係る蒸着方法は、上記シャッタ部材が上記蒸着不要領域に流れる上記蒸着流を遮蔽する場合において、当該蒸着不要領域における上記相対移動の方向の幅に応じて、当該シャッタ部材における上記相対移動の方向の長さを変更することが望ましい。
上記の構成によれば、上記シャッタ部材が上記蒸着不要領域に流れる上記蒸着流を遮蔽する場合において、当該蒸着不要領域における上記相対移動の方向の幅に応じて、当該シャッタ部材における上記相対移動の方向の長さを変更するので、幅の異なる複数の蒸着不要領域の各々に対してシャッタ部材の長さを適切な長さに変更できる。
また本発明の実施の形態に係る蒸着方法は、上記シャッタ部材における上記相対移動の方向の長さは、上記蒸着源から見て上記開口部を閉鎖できる長さに形成されることが望ましい。
上記の構成によれば、シャッタ部材の長さは上記蒸着源から見て上記開口部を閉鎖できる長さに形成されるので、シャッタ部材により蒸着源から開口部を介して被成膜基板へと流れる蒸着流を完全に遮蔽できる。
また本発明の実施の形態に係る蒸着方法は、上記シャッタ位置調整工程では、上記開口部上に上記蒸着領域が存在しない状態では、上記蒸着源から見て上記シャッタ部材が上記開口部を閉塞する様に、上記シャッタ部材の位置を上記蒸着源に対して相対的に固定することが望ましい。
上記の構成によれば、蒸着マスクの開口部上に蒸着領域が存在しない状態では、蒸着源から見てシャッタ部材が上記開口部を閉塞する様に、シャッタ部材の位置を蒸着源に対して相対的に固定するので、シャッタ部材の位置の調整を省略（被成膜基板が走査される場合）または簡略化（マスクユニットが走査される場合）できる。
また本発明の実施の形態に係る蒸着方法は、上記シャッタ部材は上記被成膜基板に対して平行に配置され、上記開口部における上記相対移動の方向の幅をＤｍとし、上記蒸着源と上記シャッタ部材との間隔をＬ２とし、上記蒸着源と上記開口部との間隔をＬ３とすると、上記シャッタ部材における上記相対移動の方向の幅Ｘは、式３を満たすことが望ましい。
Figure 2012090777
上記の構成によれば、シャッタ部材の長さＸは式３を満たすので、蒸着源から見てシャッタ部材により開口部を閉塞できるように決定できる。
また本発明の実施の形態に係る蒸着方法は、上記所定のパターンが、有機エレクトロルミネッセンス素子の有機層であることが望ましい。
また本発明の実施の形態に係る蒸着方法は、上記蒸着領域は、有機エレクトロルミネッセンス素子の画像領域であり、上記蒸着不要領域は、封止基板が接着される封止領域であることが望ましい。
また本発明の実施の形態に係る蒸着方法は、上記蒸着領域は、有機エレクトロルミネッセンス素子の画像領域であり、上記蒸着不要領域は、外部回路との接続がなされる端子部領域であることが望ましい。
上記の構成によれば、蒸着領域である画像領域には蒸着膜が十分に形成され、蒸着不要領域である端子部領域には蒸着膜が形成される事が防止できる。よって端子部領域での接続性および画素領域での発光性能を良好に保てる有機エレクトロルミネッセンス素子を製造できる。
また本発明の実施の形態に係る蒸着膜は、上記蒸着方法にて形成された蒸着膜であって、ストライプ状の上記蒸着膜の少なくとも一端が上記蒸着領域と上記蒸着不要領域との間にある境界領域にあることが望ましい。
上記の構成によれば、蒸着領域の端にストライプ状の蒸着膜の一端が存在すると、もし走査方向に対して被成膜基板上への蒸着膜のパターン形成にずれが生じた場合、蒸着領域上にパターン欠損が生じる恐れがある。しかしながら、境界領域内にストライプ状の蒸着膜の一端が存在するようにしておけば、パターン形成にずれが生じたとしても、蒸着領域での膜欠損を境界領域上の蒸着膜にて補うことができ、膜欠損が生じない。すなわち、境界領域上に形成された分の蒸着膜がパターンずれに対するマージンとなる。
また本発明の実施の形態に係る有機エレクトロルミネッセンス表示装置の製造方法は、ＴＦＴ基板上に第１電極を作製するＴＦＴ基板・第１電極作製工程と、上記ＴＦＴ基板上に少なくとも発光層を含む有機層を蒸着する有機層蒸着工程と、第２電極を蒸着する第２電極蒸着工程と、上記有機層および第２電極を含む有機エレクトロルミネッセンス素子を封止部材で封止する封止工程とを有する有機エレクトロルミネッセンス表示装置の製造方法であって、上記有機層蒸着工程、上記第２電極蒸着工程、および上記封止工程の少なくともいずれかの工程は、上記の蒸着方法の上記準備工程、上記蒸着工程および上記遮蔽工程を有している。
上記の構成によれば、電気的不良がなく低コストの有機エレクトロルミネッセンス素子を製造できる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、例えば、有機ＥＬ表示装置における有機層の塗り分け形成等の成膜プロセスに用いられる、有機ＥＬ表示装置の製造装置並びに製造方法等に好適に用いることができる。
１０ ＴＦＴ基板
８１ シャドウマスク（蒸着マスク）
８２ 開口部
８５ 蒸着源
１１１，１１１ａ，１１１ｂ，１１１ｇ，１１１ｈ 第２シャッタ（シャッタ部材）
１１１ｋ１，１１１ｋ２ シャッタ構成部材（第２シャッタ構成部材）
２００ 被成膜基板
２１０，２１０ａ，２１０ｂ，２１０ｄ，２１０ｅ，２１０ｆ 蒸着領域
２３０，２３０ｃ，２３０ｄ，２３０ｇ，２３０ｉ 蒸着不要領域
２４０，２４０ａ，２４０ｂ，２４０ｃ 境界領域

Claims (15)

  1. 被成膜基板に所定のパターンの成膜を行う蒸着方法であって、
    開口部を有する蒸着マスクと、上記蒸着マスクに対向配置された蒸着源とを備え、上記蒸着マスクと上記蒸着源との相対的な位置を固定したマスクユニットを準備する準備工程と、
    上記マスクユニットおよび上記被成膜基板のうち少なくとも一方を相対移動させて、上記蒸着源から射出される蒸着粒子を上記開口部を介して上記被成膜基板の蒸着領域に蒸着させる蒸着工程と、
    上記蒸着粒子の蒸着流のうち、上記被成膜基板の蒸着不要領域へと流れる蒸着流をシャッタ部材によって遮蔽する遮蔽工程と、
    を備えていることを特徴とする蒸着方法。
  2. 上記遮蔽工程では、上記被成膜基板に蒸着する上記蒸着粒子の蒸着範囲の端が、上記蒸着領域と上記蒸着不要領域との間の境界領域に位置する様に、上記シャッタ部材の位置が調整されることを特徴とする請求項１に記載の蒸着方法。
  3. 上記シャッタ部材は上記被成膜基板に対して平行に配置され、
    上記蒸着不要領域における上記相対移動の方向の幅をＤとし、上記蒸着源と上記蒸着不要領域との間隔をＬ１とし、上記蒸着源と上記シャッタ部材との間隔をＬ２とすると、上記シャッタ部材における上記相対移動の方向の長さＸは、式１を満たすことを特徴とする請求項１または２に記載の蒸着方法。
    Figure 2012090777
  4. 上記シャッタ部材は上記被成膜基板に対して平行に配置され、
    上記蒸着不要領域における上記相対移動の方向の一方側に第１境界領域があり他方側に第２境界領域があり、
    上記蒸着不要領域における上記相対移動の方向の幅をＤとし、上記第１境界領域における上記相対移動の方向の幅をＳ１とし、上記第２境界領域における上記相対移動の方向の幅をＳ２とし、上記蒸着源と上記蒸着不要領域との間隔をＬ１とし、上記蒸着源と上記シャッタ部材との間隔をＬ２とすると、上記シャッタ部材における上記相対移動の方向の長さＸは、式２を満たすことを特徴とする請求項１〜３の何れか１項に記載の蒸着方法。
    Figure 2012090777
  5. 上記遮蔽工程では、上記シャッタ部材は、上記蒸着不要領域へと流れる上記蒸着流を遮蔽するために、上記蒸着不要領域と共に上記蒸着マスク上に一方側から突入して他方側へと離脱した後、上記被成膜基板へと流れる上記蒸着流を回避する様に上記蒸着マスクの上記一方側に戻されて、異なる上記蒸着不要領域へと流れる上記蒸着流を遮蔽するために使用されることを特徴とする請求項１〜４の何れか１項に記載の蒸着方法。
  6. 上記シャッタ部材は、複数のシャッタ構成部材が互いに上記相対移動の方向の重なり量が変更可能に重ねられて構成されることを特徴とする請求項１〜５の何れか１項に記載の蒸着方法。
  7. 上記シャッタ部材が上記蒸着不要領域に流れる上記蒸着流を遮蔽する場合において、当該蒸着不要領域における上記相対移動の方向の幅に応じて、当該シャッタ部材における上記相対移動の方向の長さを変更することを特徴とする請求項６に記載の蒸着方法。
  8. 上記シャッタ部材における上記相対移動の方向の長さは、上記蒸着源から見て上記開口部を閉鎖できる長さに形成されることを特徴とする請求項１〜７の何れか１項に記載の蒸着方法。
  9. 上記遮蔽工程では、上記開口部上に上記蒸着領域が存在しない状態では、上記蒸着源から見て上記シャッタ部材が上記開口部を閉塞する様に、上記シャッタ部材の位置を上記蒸着源に対して相対的に固定することを特徴とする請求項８に記載の蒸着方法。
  10. 上記シャッタ部材は上記被成膜基板に対して平行に配置され、
    上記開口部における上記相対移動の方向の幅をＤｍとし、上記蒸着源と上記シャッタ部材との間隔をＬ２とし、上記蒸着源と上記開口部との間隔をＬ３とすると、上記シャッタ部材における上記相対移動の方向の幅Ｘは、式３を満たすことを特徴とする請求項８または９に記載の蒸着方法。
    Figure 2012090777
  11. 上記所定のパターンが、有機エレクトロルミネッセンス素子の有機層であることを特徴とする請求項１〜１０の何れか１項に記載の蒸着方法。
  12. 上記蒸着領域は、有機エレクトロルミネッセンス素子の画像領域であり、
    上記蒸着不要領域は、封止基板が接着される封止領域であることを特徴とする請求項１〜１１の何れか１項に記載の蒸着方法。
  13. 上記蒸着領域は、有機エレクトロルミネッセンス素子の画像領域であり、
    上記蒸着不要領域は、外部回路との接続がなされる端子部領域であることを特徴とする請求項１〜１１の何れか１項に記載の蒸着方法。
  14. 請求項１〜１３の何れか１項に記載の蒸着方法にて形成された蒸着膜であって、
    ストライプ状の上記蒸着膜の少なくとも一端が上記蒸着領域と上記蒸着不要領域との間にある境界領域にあることを特徴とする蒸着膜。
  15. ＴＦＴ基板上に第１電極を作製するＴＦＴ基板・第１電極作製工程と、
    上記ＴＦＴ基板上に少なくとも発光層を含む有機層を蒸着する有機層蒸着工程と、
    第２電極を蒸着する第２電極蒸着工程と、
    上記有機層および第２電極を含む有機エレクトロルミネッセンス素子を封止部材で封止する封止工程とを有する有機エレクトロルミネッセンス表示装置の製造方法であって、
    上記有機層蒸着工程、上記第２電極蒸着工程、および上記封止工程の少なくともいずれかの工程は、請求項１〜１３のいずれか１項に記載の蒸着方法の上記準備工程、上記蒸着工程および上記遮蔽工程を有することを特徴とする有機エレクトロルミネッセンス表示装置の製造方法。
JP2012550857A 2010-12-27 2011-12-20 蒸着方法、蒸着膜および有機エレクトロルミネッセンス表示装置の製造方法 Expired - Fee Related JP5329718B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012550857A JP5329718B2 (ja) 2010-12-27 2011-12-20 蒸着方法、蒸着膜および有機エレクトロルミネッセンス表示装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010291203 2010-12-27
JP2010291203 2010-12-27
PCT/JP2011/079453 WO2012090777A1 (ja) 2010-12-27 2011-12-20 蒸着方法、蒸着膜および有機エレクトロルミネッセンス表示装置の製造方法
JP2012550857A JP5329718B2 (ja) 2010-12-27 2011-12-20 蒸着方法、蒸着膜および有機エレクトロルミネッセンス表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP5329718B2 JP5329718B2 (ja) 2013-10-30
JPWO2012090777A1 true JPWO2012090777A1 (ja) 2014-06-05

Family

ID=46382888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012550857A Expired - Fee Related JP5329718B2 (ja) 2010-12-27 2011-12-20 蒸着方法、蒸着膜および有機エレクトロルミネッセンス表示装置の製造方法

Country Status (5)

Country Link
US (1) US8664023B2 (ja)
JP (1) JP5329718B2 (ja)
KR (1) KR101309936B1 (ja)
CN (1) CN103270815B (ja)
WO (1) WO2012090777A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103314464B (zh) * 2011-01-19 2016-05-25 夏普株式会社 被成膜基板、有机el显示装置和蒸镀方法
JP5779804B2 (ja) * 2011-10-12 2015-09-16 日東電工株式会社 有機エレクトロルミネッセンス素子の製造方法
KR101938365B1 (ko) * 2012-07-31 2019-04-12 삼성디스플레이 주식회사 증착 장치 및 이를 이용한 증착량 측정 방법
JP6087267B2 (ja) 2013-12-06 2017-03-01 シャープ株式会社 蒸着装置、蒸着方法、及び、有機エレクトロルミネッセンス素子の製造方法
JP2015137390A (ja) * 2014-01-22 2015-07-30 株式会社アルバック 成膜装置および成膜方法
KR101664187B1 (ko) * 2014-10-27 2016-10-11 주식회사 셀코스 스퍼터링 장치를 이용한 증착 방법
KR102279641B1 (ko) * 2014-11-06 2021-07-21 삼성디스플레이 주식회사 스퍼터링 장치
US10196737B2 (en) 2016-11-25 2019-02-05 Sharp Kabushiki Kaisha Vapor deposition device and method for producing organic EL display device
CN107435131B (zh) * 2017-09-29 2019-08-02 上海天马微电子有限公司 掩膜装置、蒸镀设备以及掩膜装置制备方法
US10923689B2 (en) 2018-01-25 2021-02-16 OLEDWorks LLC Method for mask-free OLED deposition and manufacture
US20220006051A1 (en) * 2018-09-27 2022-01-06 Sharp Kabushiki Kaisha Display device
JP7286459B2 (ja) * 2019-07-23 2023-06-05 株式会社小糸製作所 車両用ランプ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3401356B2 (ja) 1995-02-21 2003-04-28 パイオニア株式会社 有機エレクトロルミネッセンスディスプレイパネルとその製造方法
JP3019095B1 (ja) 1998-12-22 2000-03-13 日本電気株式会社 有機薄膜ｅｌデバイスの製造方法
JP3614335B2 (ja) * 1999-12-28 2005-01-26 三星エスディアイ株式会社 有機ｅｌ表示装置ならびにその製造方法
US7309269B2 (en) * 2002-04-15 2007-12-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating light-emitting device and apparatus for manufacturing light-emitting device
AU2003263609A1 (en) 2002-09-20 2004-04-08 Semiconductor Energy Laboratory Co., Ltd. Fabrication system and manufacturing method of light emitting device
JP2004146369A (ja) * 2002-09-20 2004-05-20 Semiconductor Energy Lab Co Ltd 製造装置および発光装置の作製方法
JP4380319B2 (ja) * 2002-12-19 2009-12-09 ソニー株式会社 蒸着装置および有機エレクトロルミネッセンス素子の製造方法
JP2005126821A (ja) * 2003-09-30 2005-05-19 Fuji Photo Film Co Ltd 真空蒸着装置および真空蒸着の前処理方法
KR100659530B1 (ko) * 2003-11-26 2006-12-19 삼성에스디아이 주식회사 풀칼라 유기전계발광소자
KR100729089B1 (ko) * 2005-08-26 2007-06-14 삼성에스디아이 주식회사 유기 발광표시장치 및 그 제조방법
JP2010116591A (ja) * 2008-11-12 2010-05-27 Toshiba Mobile Display Co Ltd 蒸着装置及び有機ｅｌ表示装置の製造方法
JP2010272229A (ja) * 2009-05-19 2010-12-02 Panasonic Corp 有機電界発光素子の透明電極の製造方法
CN101760720A (zh) * 2009-12-30 2010-06-30 东莞宏威数码机械有限公司 真空腔体遮挡装置

Also Published As

Publication number Publication date
KR101309936B1 (ko) 2013-09-17
US8664023B2 (en) 2014-03-04
KR20130090927A (ko) 2013-08-14
WO2012090777A1 (ja) 2012-07-05
JP5329718B2 (ja) 2013-10-30
US20130273679A1 (en) 2013-10-17
CN103270815B (zh) 2015-11-25
CN103270815A (zh) 2013-08-28

Similar Documents

Publication Publication Date Title
JP5329718B2 (ja) 蒸着方法、蒸着膜および有機エレクトロルミネッセンス表示装置の製造方法
JP5623598B2 (ja) 蒸着装置、蒸着方法、並びに、有機エレクトロルミネッセンス表示装置の製造方法
JP5350547B2 (ja) 被成膜基板および有機ｅｌ表示装置
JP5384755B2 (ja) 被成膜基板、有機ｅｌ表示装置
KR101097311B1 (ko) 유기 발광 디스플레이 장치 및 이를 제조하기 위한 유기막 증착 장치
KR101548841B1 (ko) 피성막 기판, 유기 el 표시 장치 및 증착 방법
TWI471432B (zh) 薄膜沉積設備及使用其製造有機發光顯示裝置之方法
JP6199967B2 (ja) 有機エレクトロルミネッセンス素子の製造方法
JPWO2012056877A1 (ja) 蒸着方法及び蒸着装置
JP5313406B2 (ja) 被成膜基板、有機ｅｌ表示装置
JP6087267B2 (ja) 蒸着装置、蒸着方法、及び、有機エレクトロルミネッセンス素子の製造方法
US9614155B2 (en) Vapor deposition apparatus, vapor deposition method, and method for producing organic electroluminescent element

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130724

R150 Certificate of patent or registration of utility model

Ref document number: 5329718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees