JPWO2012056630A1 - 固体撮像装置 - Google Patents

Abstract

被写体が明るい場合、埋込型のＰＤを備える画素回路ＧＣを、読出期間Ｔ＿Ｒが開始されると、直ちに、ＰＤからＦＤに信号電荷が転送されてシグナル信号を出力させ（時刻ｔ１，ｔ２）、その次に、ノイズ信号を出力させ（時刻ｔ４）、第１読出シーケンスで駆動させる。被写体が明るくない場合、画素回路ＧＣをノイズ先読方式である第２読出シーケンスで駆動させる。

Description

本発明は、リニアログ特性の光電変換特性を持つ画素回路を備える固体撮像装置に関するものである。

近年、埋込型の光電変換素子（以下、「ＰＤ」と記述する。）を備えた画素回路を備える固体撮像装置が知られている。このような固体撮像装置においては、露光期間中に転送トランジスタを導通状態と非導通状態との中間状態で駆動させ、ＰＤに蓄積される信号電荷を対数的に圧縮し、ダイナミックレンジを広げることが行われている（例えば、特許文献１）。

つまり、高輝度光入射時にはＰＤがサブスレショルド状態になり、信号電荷の一部を浮遊拡散層（以下、「ＦＤ」と記述する。）に流しつつ信号電荷を蓄積する。これにより、ＰＤは対数特性を持つ。一方、低輝度光入射時にはＰＤがサブスレショルド状態にならず、信号電荷を全て蓄積する。これにより、ＰＤは線形特性を持つ。よって、画素回路の光電変換特性は、変極点を境に、低輝度側が線形特性を示す線形特性部と、高輝度側が対数特性を示す対数特性部との２つの特性（リニアログ特性）を持つことになる。

しかしながら、従来の画素回路の読出シーケンスでは、露光期間が終了すると、転送トランジスタが一旦、非導通状態とされた後、導通状態とされ、ＰＤからＦＤに信号電荷が転送されるのが一般的である。転送トランジスタが非導通状態になっても、ＰＤは露光を継続するが、この時、転送トランジスタが非導通状態であるため、ＰＤはサブスレショルド状態にはなり得ず、線形特性で信号電荷を蓄積する。そのため、ＰＤからＦＤへの信号電荷の転送が終了したとき、ＦＤには、露光期間にＰＤで蓄積されたリニアログ特性の信号電荷に加えて、線形特性の信号電荷が蓄積されることになる。これにより、従来の固体撮像装置では、光電変化特性の対数特性部の高輝度側に線形特性が表れるという問題があった。その結果、ダイナミックレンジが狭くなるという問題があった。

特開２００６−５０５４４号公報

本発明の目的は、光電変換特性において、対数特性部の高輝度側に線形特性が現れることを防止し、ダイナミックレンジが狭くなることを防止する固体撮像装置を提供することである。

本発明の一局面による固体撮像装置は、埋込型の光電変換素子と、浮遊拡散層と、前記光電変換素子に蓄積された信号電荷を前記浮遊拡散層に転送する転送トランジスタとを備える画素回路と、前記画素回路から信号を読み出す読出回路と、露光期間の少なくとも最後の期間において、前記転送トランジスタを導通状態と非導通状態との中間状態で駆動し、前記露光期間が終了してから次の露光期間が開始されるまでの読出期間において、第１読出シーケンスで前記画素回路を駆動させる制御部とを備え、前記第１読出シーケンスは、前記転送トランジスタを導通状態にして、前記光電変換素子から前記浮遊拡散層に信号電荷を転送する第１転送処理と、前記第１転送処理の終了後、前記浮遊拡散層の電圧に応じたシグナル信号を前記読出回路に出力する第１シグナル読出処理と、前記第１シグナル読出処理の終了後、前記浮遊拡散層に転送された信号電荷を排出するリセット処理と、前記リセット処理により信号電荷が排出された前記浮遊拡散層の電圧に応じたノイズ信号を前記読出回路に出力する第１ノイズ読出処理とを含む。

本発明の実施の形態における固体撮像素子の全体構成図である。 図１に示す画素回路の回路図である。 第２読出シーケンスで駆動される画素回路のタイミングチャートである。 図３のタイミングチャートに従って駆動される画素回路の光電変換特性を示したグラフである。 図３の時刻ｔ０に対応する画素回路のエネルギーバンド図である。 図３の時刻ｔ１に対応する画素回路のエネルギーバンド図である。 図３の時刻ｔ２に対応する画素回路のエネルギーバンド図である。 図４の時刻ｔ３に対応する画素回路のエネルギーバンド図である。 第１読出シーケンスで駆動される画素回路のタイミングチャートである。 第１読出シーケンスに従って駆動される画素回路の光電変換特性を示したグラフある。 図９の時刻ｔ０に対応する画素回路のエネルギーバンド図である。 図９の時刻ｔ１に対応する画素回路のエネルギーバンド図である。 図９の時刻ｔ２に対応する画素回路のエネルギーバンド図である。 図９の時刻ｔ３に対応する画素回路のエネルギーバンド図である。 図９の時刻ｔ４に対応する画素回路のエネルギーバンド図である。 図１に示すカラムＡＤＣの回路図である。 第２読出シーケンスが選択された場合のカラムＡＤＣのタイミングチャートである。 第１読出シーケンスが選択された場合のカラムＡＤＣのタイミングチャートである。

図１は、本発明の実施の形態における固体撮像素子の全体構成図である。図１に示すように固体撮像装置は、列並列型ＡＤ変換方式（カラムＡＤ変換方式）のＣＭＯＳ（Complementary Metal Oxide Semiconductor）型の固体撮像装置であって、画素アレイ部１、ローデコーダ２、カラムＡＤＣアレイ部３、カラムデコーダ４、ＰＬＬ５、タイミングジェネレータ（以下、「ＴＧ」と記述する。）６、ＤＡＣ７、センスアンプ８、ランプ生成回路９、シリアライザ１０、クロック端子１１、制御端子１２、出力端子１３、制御部１４、及び露光期間調整部１５を備えている。

本実施の形態では、画素アレイ部１〜出力端子１３は、１チップに集積化されており、固体撮像素子を構成している。

画素アレイ部１は、Ｍ（Ｍは２以上の正の整数）行×Ｎ（Ｎは２以上の正の整数）列にマトリックス状に配列された複数の画素回路ＧＣ（図略）により構成されている。なお、図１の例では、画素回路ＧＣは、１４行×１９列でマトリックス状に配列されている。

ローデコーダ２は、例えば、垂直走査回路と、ドライバ回路とを備えている。垂直走査回路は、例えば、シフトレジスタにより構成され、ＴＧ６から出力される垂直同期信号に同期して、画素アレイ部１の各行をサイクリックに選択することで、画素アレイ部１を垂直走査する。

ドライバ回路は、画素制御信号を生成し、垂直走査回路により選択された行に属する各画素回路ＧＣに画素制御信号を出力することで、各画素回路ＧＣを駆動させる。

カラムＡＤＣアレイ部３は、画素アレイ部１の各列に対応するＮ個のカラムＡＤＣ（読出回路の一例）３１を備えている。カラムＡＤＣ３１は、画素アレイ部１の各列に対応する垂直信号線Ｌ＿１を介して各列の画素回路ＧＣと接続され、垂直走査回路により選択された行の画素回路ＧＣからノイズ信号及びシグナル信号を読み出す。そして、カラムＡＤＣ３１は、読み出したノイズ信号及びシグナル信号に対して相関二重サンプリング処理を行って映像信号を取得する。そして、カラムＡＤＣ３１は、取得した映像信号に対してアナログデジタル変換処理を行い、デジタルの映像信号を保持する。

カラムデコーダ４は、例えばシフトレジスタにより構成され、ＴＧ６から出力される水平同期信号に同期した列選択信号を出力することで、１水平走査期間において、各列のカラムＡＤＣ３１をサイクリックに選択し、カラムＡＤＣアレイ部３を水平走査し、各列のカラムＡＤＣ３１が保持するデジタルの映像信号をセンスアンプ８に順次に出力させる。

ＰＬＬ５は、クロック端子１１を介して外部の装置（例えば、制御部１４）から供給されるクロック信号（ＳＹＳＣＬＫ）を逓倍し、ＴＧ６に出力する。本実施の形態において、クロック端子１１には、例えば、５４ＭＨｚのクロック信号が供給され、ＰＬＬ５は、この５４ＭＨｚのクロック信号を２逓倍して、１０８ＭＨｚのクロック信号をＴＧ６に供給する。

ＴＧ６は、ＰＬＬ５から供給されるクロック信号に従って、垂直同期信号及び水平同期信号等の、固体撮像装置を制御するうえで必要となるタイミング信号を生成し、固体撮像装置の全体制御を司る。

また、ＴＧ６は、タイミング信号の設定値等を記憶するためのレジスタを備えている。なお、レジスタは、制御端子１２を介して接続される外部の装置と例えばシリアル通信することによって設定値が書き込まれる。ここで、設定値としては、例えば後述する転送トランジスタＴＸ（図２参照）を導通状態と非導通状態との中間状態で駆動するための中間電圧の値を定めるための設定値等が含まれる。

本実施の形態では、画素アレイ部１は、例えばＲ（赤），Ｇ（緑），Ｂ（青）等の複数の色成分の画素信号を取得するための複数種類の画素回路ＧＣが、ベイヤー配列等の所定の配列方式に従って、規則的に配列されている。よって、ＴＧ６は、レジスタに画素回路ＧＣの種類毎の中間電圧を規定する予め定められた設定値を記憶している。そして、ＴＧ６は、画素回路ＧＣの種類に応じた設定値により規定される中間電圧によって各画素回路ＧＣが駆動されるように、ＤＡＣ７及びローデコーダ２を制御する。

具体的には、ＴＧ６は、画素アレイ部１の各行各列にどの種類の画素回路ＧＣが配列されているかを予め記憶している。ローデコーダ２がある１行を選択した場合、ＴＧ６は、その行の各列にどの種類の画素回路ＧＣが配列されているかを特定し、特定した種類に応じた設定値をＤＡＣ７に出力する。

そして、ＴＧ６は、設定値をＤＡＣ７にデジタルアナログ変換させる。デジタルアナログ変換された設定値はローデコーダ２に入力される。ローデコーダ２は、ＴＧ６の制御の下、入力された設定値によって規定される中間電圧を、選択した各列の画素回路ＧＣの転送トランジスタＴＸに出力する。

このように、種類に応じた中間電圧で画素回路ＧＣを駆動することで、各画素回路ＧＣは、自身の種類に応じた適切なダイナミックレンジを得ることができる。

ＤＡＣ（デジタルアナログコンバータ）７は、ＴＧ６から出力されるデジタルの信号をアナログの信号に変換して、ローデコーダ２に供給する。例えば、ＤＡＣ７は、ＴＧ６から出力される中間電圧を規定するための設定値を、アナログ信号に変換して中間電圧を生成し、ローデコーダ２に供給する。

ランプ生成回路９は、ランプ信号を生成して、各カラムＡＤＣ３１に出力する。センスアンプ８は、カラムＡＤＣアレイ部３から水平信号線Ｌ＿２を介して出力されるデジタルの映像信号を増幅し、シリアライザ１０に出力する。本実施の形態では、カラムＡＤＣ３１は、１４ビットのデジタルの映像信号を生成し、各ビットの信号の位相を１８０度ずらし、位相が１８０度ずらされた信号と、位相がずらされていない信号とからなる合計２８個の信号をセンスアンプ８に出力する。よって、カラムＡＤＣアレイ部３とセンスアンプ８とを接続する水平信号線Ｌ＿２は、合計２８本となる。そして、センスアンプ８は、２８本の水平信号線Ｌ＿２を流れる信号をそれぞれ増幅して、各信号の波形を成形してシリアライザ１０に出力する。

シリアライザ１０は、例えば、ＬＶＤＳ（Low Voltage differential signalings）規格に準拠したシリアライザにより構成され、センスアンプ８から２８本の水平信号線Ｌ＿２を介してパラレルで出力される信号を差動増幅して１４ビットの信号とし、シリアルに変換して出力端子１３に出力する。出力端子１３は、シリアライザ１０からの信号を制御部１４及び露光期間調整部１５に出力する。

制御部１４は、例えば専用のハードウエア回路により構成され、露光期間の少なくとも最後の期間において、画素回路ＧＣの転送トランジスタを中間状態で駆動し、露光期間が終了してから次の露光期間が開始されるまでの読出期間において、後述する第１読出シーケンス又は第２読出シーケンスで画素回路ＧＣを駆動させる。

ここで、少なくとも最後の期間とは、例えば、露光期間が、転送トランジスタを導通状態で駆動させる前半期間と、転送トランジスタを導通状態と非導通状態との中間状態で駆動させる後半期間とを含むような場合を想定している。つまり、露光期間が転送トランジスタの駆動状態に応じて複数の期間を持つ場合、少なくとも最終の期間において、転送トランジスタは中間状態で駆動されるのである。もちろん、露光期間の全期間において、転送トランジスタを中間状態で駆動してもよい。

本実施の形態では、制御部１４は、出力端子１３から出力される映像信号から被写体が明るいか否かを判定し、被写体が明るい場合、第１読出シーケンスで画素回路ＧＣを駆動し、被写体が明るくない場合、第２読出シーケンスで画素回路ＧＣを駆動する。

ここで、制御部１４は、画素アレイ部１を構成する全部又は一部の画素回路ＧＣから出力される映像信号の平均値を求め、この平均値を規定値Ｖ＿ｔｈ１と比較し、平均値が規定値Ｖ＿ｔｈ１以上の場合、被写体が明るいと判定し、平均値が規定値Ｖ＿ｔｈ１未満の場合、被写体が暗いと判定すればよい。

規定値Ｖ＿ｔｈ１としては、図４に示す光電変換特性の対数特性部Ｄ２の高輝度側に現れる線形特性レンジＤ２１が開始するレベルＬＥＶ１を予め求めておき、このレベルＬＥＶ１を規定値Ｖ＿ｔｈ１として採用すればよい。

また、制御部１４は、画素アレイ部１を構成する全部又は一部の画素回路ＧＣから出力される映像信号のヒストグラムを求め、このヒストグラムに基づいて、被写体が明るいか否かを判定してもよい。この場合、制御部１４は、横軸に映像信号の階調値、縦軸に頻度を規定する映像信号のヒストグラムのグラフを求め、このグラフから最も高階調側にあるピークを特定し、そのピークの階調値が規定値Ｖ＿ｔｈ２以上であれば、被写体が明るいと判定し、そのピークの階調値が規定値Ｖ＿ｔｈ２未満であれば、被写体が暗いと判定すればよい。

規定値Ｖ＿ｔｈ２としては、図４に示すレベルＬＥＶ１を採用してもよいし、レベルＬＥＶ１よりも多少低い値を採用してもよいし、レベルＬＥＶ１よりも多少高い値を採用してもよい。

また、制御部１４は、ヒストグラムにおいて、規定値Ｖ＿ｔｈ１よりも高い階調値の頻度の合計値を求め、この合計値が規定値Ｖ＿ｔｈ３以上であれば、被写体が明るいと判定し、この合計値が規定値Ｖ＿ｔｈ３未満であれば、被写体が暗いと判定してもよい。ここで、規定値Ｖ＿ｔｈ３としては、例えば、画素アレイ部１を構成する全画素回路ＧＣの個数に対して、規定値Ｖ＿ｔｈ１以上の階調値の映像信号を出力した画素回路ＧＣの個数が所定の割合（例えば、９０％、８０％）となるような値を採用すればよい。

また、制御部１４は、露光期間調整部１５により調整された露光期間の長さが規定値Ｖ＿ｔｈ４以下であれば、被写体が明るいと判定し、露光期間の長さが規定値Ｖ＿ｔｈ４未満であれば、被写体が暗いと判定すればよい。

ここで、露光期間調整部１５は、出力端子１３から出力される映像信号から被写体が明るくなるにつれて、露光期間が短くなるように露光期間を調整している。したがって、露光期間調整部１５により調整された露光期間の長さが分かれば、被写体の明るさを推定することができる。

なお、露光期間調整部１５は、例えば、画素アレイ部１を構成する全部又は一部の画素回路ＧＣが出力する映像信号の階調値の平均値を求め、その平均値を被写体の明るさとして求める。そして、露光期間調整部１５は、求めた平均値に応じて予め定められた値を露光期間の長さとして設定する。ここで、露光期間調整部１５は、例えば、階調値の平均値が増大するにつれて、露光期間の長さが減少するように、階調値の平均値と露光期間の長さとの関係を予め定めた関数又はルックアップテーブルを用いて露光期間の長さを決定すればよい。

また、制御部１４は、１フレームにおいて全ての画素回路ＧＣを第１又は第２読出シーケンスで駆動させ、フレーム毎に前記第１及び第２読出シーケンスを切り替えてもよい。

例えば、制御部１４は、あるフレームの映像信号から被写体が明るいと判定した場合、次のフレームの映像信号を取得するに際して、画素回路ＧＣを第１読出シーケンスで駆動させればよい。一方、制御部１４は、あるフレームの映像信号から被写体が暗いと判定した場合、次のフレームの映像信号を取得するに際して、画素回路ＧＣを第２読出シーケンスで駆動させればよい。

また、制御部１４は、第１読出シーケンスで駆動させる画素回路ＧＣと第２読出シーケンスで駆動させる画素回路ＧＣとを行毎に切り替えてもよい。この場合、制御部１４は、あるフレームにおいて、行毎に明るいか暗いかを判定し、明るいと判定した行の画素回路ＧＣは、次のフレームにおいて第１読出シーケンスで駆動させ、暗いと判定した行の画素回路ＧＣは、次のフレームにおいて第２読出シーケンスで駆動させればよい。

これにより、行毎に適切な読出シーケンスを選択することができる。特に、本実施の形態の固体撮像装置は、ローリングシャッタ方式で映像信号を取り込むため、この手法が好ましくなる。

図２は、図１に示す画素回路ＧＣの回路図である。図２に示すように画素回路ＧＣは、光電変換素子（以下、「ＰＤ」と記述する。）、転送トランジスタ（以下、「ＴＸ」と記述する。）、リセットトランジスタ（以下、「ＲＳＴ」と記述する。）、増幅トランジスタ（以下、「ＳＦ」と記述する。）、及び行選択トランジスタ（以下、「ＳＥＬ」と記述する。）を備える、ＣＭＯＳの画素回路ＧＣにより構成されている。

ＰＤは被写体からの光を受光し、受光した光量に応じた信号電荷を発生し、寄生容量で蓄積する。ここで、ＰＤはアノードが接地され、カソードがＴＸのソースに接続されている。ＰＤはアノードに駆動電圧であるＰＶＳＳが入力される。

ＴＸは、例えばｎＭＯＳ（negative channel Metal Oxide Semiconductor）により構成され、ＰＤにより蓄積された信号電荷を浮遊拡散層（以下、「ＦＤ」floating diffusionと記述する。）に転送する。ＴＸのゲートには、ＴＸを導通状態、非導通状態、及び中間状態で駆動するための信号（以下、「φＴＸ」と記述する。）が入力される。ＴＸのドレインは、ＦＤに接続されている。φＴＸがローレベルの電圧（以下、「ＶＬ」と記述する。）になると、ＴＸは非導通状態となり、φＴＸが中間電圧（以下、「ＶＭ」と記述する。）になると、ＴＸは中間状態になり、φＴＸがハイレベルの電圧（以下、「ＶＨ」と記述する。）になると、ＴＸは導通状態になる。

ＦＤは、ＰＤから転送された信号電荷を蓄積する。これにより、ＦＤには信号電荷に応じた電圧が現れる。

ＲＳＴは、例えばｎＭＯＳにより構成され、ゲートにＲＳＴを導通状態又は非導通状態にするための信号であるφＲＳＴが入力され、ドレインに駆動電圧であるＰＶＤＤが入力され、ソースがＦＤを介して増幅トランジスタＳＦのゲートに接続されている。φＲＳＴ＝ＶＨになると、ＲＳＴが導通状態となり、φＲＳＴ＝ＶＬになると、ＲＳＴが非導通状態になる。

そして、ＲＳＴは、導通状態になるとＦＤの信号電荷を排出して、ＦＤをリセットする。なお、ＰＶＤＤ、ＰＶＳＳは図略の電圧源から出力され、φＲＳＴは、ローデコーダ２から出力される。

ＳＦは、例えばｎＭＯＳにより構成され、ゲートがＦＤを介してＴＸ及びＲＳＴに接続され、ドレインに駆動電圧であるＰＶＤＤが入力され、ソースがＳＥＬに接続されている。そして、ＳＦはＦＤに現れる電圧を電流増幅してＳＥＬに出力する。

ＳＥＬは、例えばｎＭＯＳにより構成され、ゲートに行選択信号であるφＶＳＥＮが入力され、ドレインがＳＦに接続され、ソースが垂直信号線Ｌ＿１を介して対応する列のカラムＡＤＣ３１に接続されている。そして、ＳＥＬは、増幅トランジスタＳＦにより電流増幅された電圧を出力信号として、垂直信号線Ｌ＿１を介して対応する列のカラムＡＤＣ３１に出力する。ここで、φＶＳＥＮはローデコーダ２から出力される。

図３は、第２読出シーケンスで駆動される画素回路ＧＣのタイミングチャートである。図３に示すように画素回路ＧＣは、露光期間Ｔ＿Ｅと、読出期間Ｔ＿Ｒとがサイクリックに繰り返され、露光期間Ｔ＿Ｅにおいて蓄積した信号電荷に応じたシグナル信号を出力する。

露光期間Ｔ＿Ｅでは、時刻ｔ０に示すように、φＴＸ＝ＶＭとされている。そのため、ＰＤは高輝度光入射時にはサブスレショルド状態となり、ＦＤに信号電荷を流しつつ信号電荷を蓄積する。これにより、リニアログ特性が実現される。

なお、露光期間Ｔ＿Ｅでは、ＦＤはＲＳＴにより常時リセットされるため、ＰＤから流れ出る信号電荷を絶えず排出し、信号電荷を蓄積しない。そのため、ＦＤの電圧は絶えずＰＶＤＤを維持する。また、露光期間Ｔ＿ＥではφＶＳＥＮ＝ＶＬであるため、画素回路ＧＣからカラムＡＤＣにシグナル信号は出力されない。

露光期間Ｔ＿Ｅが終了され、読出期間Ｔ＿Ｒが開始されると、φＲＳＴ＝ＶＬにされ、ＲＳＴはＦＤのリセットを終了し、φＴＸ＝ＶＬにされ、ＴＸは非導通状態となる。

時刻ｔ１において、φＶＳＥＮ＝ＶＨとされ、ＳＥＬが導通状態にされる。これにより、垂直信号線Ｌ＿１からは、ＦＤに現れるノイズレベルの電圧Ｖ＿ｎがＳＦで電流増幅され、ノイズ信号としてカラムＡＤＣ３１に出力される（第２ノイズ読出処理）。ここで、ＦＤの電圧が、ＰＶＤＤから電圧Ｖ＿ｎに下がっているのは、主にφＲＳＴをＶＨからＶＬに変化させたことによるＦＤとＲＳＴとの間の寄生容量の影響によるものであるが、ＦＤのｋｔｃノイズの影響も含まれている。このｋｔｃノイズは画素回路ＧＣ毎にばらついているため、ノイズ信号は画素回路ＧＣ毎にバラツキを有している。なお、ＦＤの電圧は、蓄積する信号電荷量が増大するにつれて低下する。

時刻ｔ２において、φＶＳＥＮ＝ＶＬにされ、ＳＥＬが非導通状態となり、ノイズ信号の出力が停止される。また、時刻ｔ２において、φＴＸ＝ＶＨにされ、ＴＸが導通状態となり、ＰＤの信号電荷がＦＤに転送される（第２転送処理）。

これにより、ＦＤの電圧はＦＤに転送される信号電荷に応じて低下し、シグナルレベルの電圧Ｖ＿ｓとなる。ここで、読出期間Ｔ＿Ｒが開始されても、ＰＤの信号電荷は直ぐにＦＤに転送されておらず、ＰＤからＦＤへの信号電荷の転送が開始されるまでには、期間Ｔ１０を要する。

期間Ｔ１０においては、露光期間Ｔ＿Ｅは終了しているが、φＴＸ＝ＶＬとされてＴＸが非導通状態であるため、ＰＤは線形特性で信号電荷を蓄積する。

したがって、期間Ｔ１０が終了した時点でＦＤは、露光期間Ｔ＿ＥにおいてＰＤによりリニアログ特性で蓄積された信号電荷と、期間Ｔ１０においてＰＤにより線形特性で蓄積された信号電荷とを蓄積することになる。

この期間Ｔ１０に線形特性で蓄積された信号電荷が、図４に示す対数特性部Ｄ２の高輝度側に現れる線形特性レンジＤ２１の要因となる。

なお、期間Ｔ１０において、φＴＸ＝ＶＬとしているのは、ノイズ信号のレベルを正確に読み出すためである。例えば、期間Ｔ１０において、φＴＸ＝ＶＭに設定すると、ＴＸのゲートが半開状態であるため、ＰＤはリニアログ特性で信号電荷を蓄積することができ、図４に示す線形特性レンジＤ２１が現れることを防止することができる。

しかしながら、期間Ｔ１０において、φＴＸ＝ＶＭにすると、ＦＤはリセットされていないため、ＰＤからＦＤに漏れ出た信号電荷はＦＤにそのまま蓄積されてしまう。そうすると、時刻ｔ１において読み出したノイズ信号には、この漏れ出た信号電荷も含まれることになり、ノイズ信号を正確に読み出すことができなくなってしまう。

一方、期間Ｔ１０において、φＴＸ＝ＶＬにすると、ＴＸのゲートが閉じられるため、ＰＤからＦＤへ信号電荷が漏れ出ることが防止され、結果、時刻ｔ１においてノイズ信号を正確に読み出すことができるのである。但し、この場合、図４に示す線形特性レンジＤ２１が発生してしまうのである。

時刻ｔ３において、φＶＳＥＮ＝ＶＨとされ、ＦＤの電圧Ｖ＿ｓがＳＦで電流増幅され、シグナル信号として、垂直信号線Ｌ＿１を介してカラムＡＤＣ３１に出力される。出力されたシグナル信号は、カラムＡＤＣ３１によりノイズ信号との差分がとられ、映像信号が生成される。ここで、映像信号は、ＦＤのノイズレベルの電圧Ｖ＿ｎと、シグナルレベルの電圧Ｖ＿ｓとの差分に相当する値を有している。よって、ノイズ信号とシグナル信号との差分をとることで、シグナル信号に含まれるノイズ成分が除去された映像信号が得られるのである。

読出期間Ｔ＿Ｒが終了すると、再度、φＲＳＴ＝ＶＨ、φＶＳＥＮ＝ＶＬ、φＴＸ＝ＶＭとされ、次のフレームの映像信号を得るための露光期間Ｔ＿Ｅが開始される。

図４は、図３のタイミングチャートに従って駆動される画素回路ＧＣの光電変換特性を示したグラフである。図３において、縦軸は線形軸であり画素回路ＧＣから出力される映像信号を示し、横軸は対数軸であり光電変換素子ＰＤに入射する入射光の強度を示している。

このグラフから分かるように、光電変換特性は、変曲点Ｐ１を境に低輝度領域が線形（リニア）特性を有する線形特性部Ｄ１と、高輝度領域が対数（ログ）特性を有する対数特性部Ｄ２とを持つ。なお、図４のグラフにおいて、線形特性部Ｄ１がカーブを描いて上昇し、対数特性部Ｄ２がほぼ直線状に上昇しているのは、横軸を対数軸としたからである。

そして、対数特性部Ｄ２は高輝度側において大きく反り上がった線形特性レンジＤ２１が現れていることが分かる。この要因は、上述したように、図３に示す期間Ｔ１０でＰＤが線形特性で信号電荷を蓄積しているからである。

図５から図８は、図３の時刻ｔ０から時刻ｔ３に対応する画素回路ＧＣのエネルギーバンド図である。図５〜図８に示すエネルギーバンド図は、下側に向かうにつれて電圧が高いことを示している。

図５に示す時刻ｔ０において、φＲＳＴ＝ＶＨとされているため、ＦＤはＲＳＴによってリセットされ、ＰＶＤＤの電圧を維持する。また、φＴＸ＝ＶＭに設定されているため、ＰＤとＦＤとの間にはエネルギー障壁ＥＳが発生する。ＰＤが蓄積する信号電荷量が一定の値未満の場合、ＰＤに蓄積された信号電荷は、エネルギー障壁ＥＳを乗り越えることができないため、ＰＤからＦＤに移動できない。そのため、第１層Ｌ１の信号電荷は入射光量に対して線形特性となる。

一方、ＰＤが蓄積する信号電荷量が一定の値以上になると、信号電荷はエネルギー障壁ＥＳを乗り越えてＰＤからＦＤに移動することができる。これにより、ＰＤはサブスレショルド状態となり、ＦＤに信号電荷を漏らしつつ信号電荷を蓄積する。その結果、第２層Ｌ２の信号電荷は入射光量に対して対数特性となる。これにより、時刻ｔ０に示す露光期間Ｔ＿Ｅではリニアログ特性が実現される。

図６に示す時刻ｔ１において、露光期間Ｔ＿Ｅが終了したため、φＴＸ＝ＶＬとされ、ＴＸが非導通状態となる。そのため、エネルギー障壁ＥＳが高くなり、信号電荷はＰＤからＦＤに移動することができなくなる。ここで、ＰＤは露光期間Ｔ＿Ｅが終了しても露光を継続しているため、信号電荷を蓄積する。時刻ｔ１では、φＴＸ＝ＶＬであるため、ＰＤはサブスレショルド状態にはなり得ず、線形特性で信号電荷を蓄積する。したがって、第３層Ｌ３は、このとき線形特性で蓄積される信号電荷による層となる。つまり、時刻ｔ１において、ＰＤには、露光期間Ｔ＿Ｅにリニアログ特性で蓄積された第１層Ｌ１，第２層Ｌ２と、露光期間Ｔ＿Ｅの終了後に線形特性で蓄積された第３層Ｌ３とからなる信号電荷が蓄積されている。

時刻ｔ１では、ＦＤのリセットが終了しているため、主にφＲＳＴをＶＨからＶＬに変化させたことによるＦＤとＲＳＴとの間の寄生容量の影響によって、ＦＤの電圧がＰＶＤＤから電圧Ｖ＿ｎに低下している。そして、時刻ｔ１では、φＶＳＥＮ＝ＶＨとされ、電圧Ｖ＿ｎがＳＦで電流増幅され、電流増幅された電圧Ｖ＿ｎがＳＥＬを介して垂直信号線Ｌ＿１からノイズ信号として出力される。

図７に示す時刻ｔ２において、φＴＸ＝ＶＨとされＴＸが導通状態とされる。これにより、ＰＤからＦＤに信号電荷が転送される。そして、ＦＤは第１層Ｌ１〜第３層Ｌ３からなる信号電荷を蓄積し、電圧が電圧Ｖ＿ｎから電圧Ｖ＿ｓに低下する。

図８に示す時刻ｔ３において、φＴＸ＝ＶＬとされＴＸが非導通状態とされる。そして、φＶＳＥＮ＝ＶＨとされ、電圧Ｖ＿ｓがＳＦにより電流増幅され、電流増幅された電圧Ｖ＿ｓがＳＥＬを介して垂直信号線Ｌ＿１からシグナル信号として出力される。

次に、第１読出シーケンスについて説明する。図９は、第１読出シーケンスで駆動される画素回路ＧＣのタイミングチャートである。

時刻ｔ０は図３に示す時刻ｔ０と同様、φＴＸ＝ＶＭとされ、リニアログ特性が実現されている。第２読出シーケンスとの大きな相違点は、第２読出シーケンスでは、ノイズ信号が先に読み出され、シグナル信号が後に読み出されていたが（ノイズ先読方式）、第１読出シーケンスでは、シグナル信号が先に読み出され、ノイズ信号が後に読み出されている点にある（シグナル先読方式）。

露光期間Ｔ＿Ｅが終了され、読出期間Ｔ＿Ｒが開始されると、φＲＳＴ＝ＶＬにされて、ＲＳＴはＦＤのリセットを終了している点は図３と同じであるが、φＴＸ＝ＶＭに維持されている点が図３と相違している。そのため、露光期間Ｔ＿Ｅが終了時において、ＴＸは中間状態で駆動され、ＰＤはリニアログ特性で信号電荷を蓄積することができる。なお、φＲＳＴ＝ＶＬにされた直後にＦＤの電圧がＰＶＤＤから電圧Ｖ＿ｎ１に低下しているのは、図３と同様、主にφＲＳＴをＶＨからＶＬに変化させたことによるＦＤとＲＳＴとの間の寄生容量の影響によるものである。

時刻ｔ１において、φＴＸ＝ＶＨとされ、ＴＸからＰＤに信号電荷が転送される（第１転送処理）。これにより、ＦＤの電圧がノイズレベルを示す電圧Ｖ＿ｎ１からシグナルレベルを示す電圧Ｖ＿ｓに低下する。

時刻ｔ２において、φＴＸ＝ＶＬにされてＴＸが非導通状態とされ、φＶＳＥＮ＝ＶＨにされてＳＥＬが導通状態とされる。これにより、垂直信号線Ｌ＿１からは、ＦＤに現れるシグナルレベルの電圧Ｖ＿ｓがＳＦで電流増幅され、シグナル信号としてカラムＡＤＣ３１に出力される（第１シグナル読出処理）。

時刻ｔ３において、φＲＳＴ＝ＶＨとされてＦＤがリセットされ、ＦＤの信号電荷が排出される。これによりＦＤの電圧はＰＶＤＤに上昇する。φＲＳＴ＝ＶＬとされてＦＤのリセットが終了すると、ＦＤの電圧は、主にφＲＳＴをＶＨからＶＬに変化させたことによるＦＤとＲＳＴとの間の寄生容量の影響によって、ノイズレベルの電圧Ｖ＿ｎ２に低下する（リセット処理）。

時刻ｔ４において、φＶＳＥＮ＝ＶＨとされてＳＥＬが導通状態とされる。これにより、垂直信号線Ｌ＿１からは、電圧Ｖ＿ｎ２がＳＦにより電流増幅され、ノイズ信号としてカラムＡＤＣ３１に出力される（第１ノイズ読出処理）。

図１０は第１読出シーケンスに従って駆動される画素回路ＧＣの光電変換特性を示したグラフある。縦軸及び横軸は図４のグラフと同一である。図３と同様、図１０に示す光電変換特性は、変曲点Ｐ１を境に、線形特性部Ｄ１と、対数特性部Ｄ２とを持っていることが分かる。そして、図１０では図４に比べて、対数特性部Ｄ２の高輝度側での直線性が改善され、図４で現れていた線形特性レンジＤ２１が現れていないことが分かる。

これは、以下の理由による。すなわち、第１読出シーケンスは図９に示すように、読出期間Ｔ＿Ｒが開始されると、直ちに、ＰＤからＦＤに信号電荷が転送されてシグナル信号を読み出し（時刻ｔ２）、その次に、ノイズ信号を読み出している（時刻ｔ４）。

そのため、読出期間Ｔ＿Ｒが開始されてから、ＰＤの信号電荷のＦＤへの転送が開始されるまでの期間Ｔ１３は、図３に示す期間Ｔ１０に比べて大幅に短くなっている。更に、期間Ｔ１３では、φＴＸ＝ＶＭとされてＴＸは中間状態で駆動されているため、読出期間Ｔ＿Ｒに入ってもＰＤはリニアログ特性で信号電荷を蓄積することができる。

また、ＰＤからＦＤへの信号電荷の転送が終了すると、φＴＸ＝ＶＬとされてＴＸが非導通状態とされている。そのため、φＴＸ＝ＶＬとなってから、シグナル信号が読み出される時刻ｔ２までの期間Ｔ１４において、ＰＤからＦＤに信号電荷は流れてこない。したがって、読出期間Ｔ＿Ｒになっても露光を継続するＰＤによって蓄積された信号電荷がＦＤに転送されることを防止することができ、図１０に示すように、対数特性部Ｄ２の高輝度側に線形特性レンジＤ２１が現れることを防止することができる。

時刻ｔ４において、読み出されたノイズ信号は、カラムＡＤＣ３１によりシグナル信号との差分がとられ、映像信号が生成される。ここで、第１読出シーケンスで読み出されるノイズ信号は時刻ｔ４でのＦＤの電圧Ｖ＿ｎ２に相当する値を持っている。

電圧Ｖ＿ｓのノイズ成分は、φＴＸ＝ＶＨにされた時刻での電圧Ｖ＿ｎ１に相当する値を持つ。電圧Ｖ＿ｎ１と電圧Ｖ＿ｎ２とは雰囲気温度の変化などによりずれることがある。この場合、電圧Ｖ＿ｎ２はシグナル信号に含まれるノイズ成分と同一にならならず、時刻ｔ４で読み出されたノイズ信号と時刻ｔ２で読み出されたシグナル信号との差分をとっても、シグナル信号からノイズ成分を高精度に取り除くことができない可能性がある。そのため、第１読出シーケンスは第２読出シーケンスに比べて、ノイズ成分の除去精度が劣る。

図１１から図１５は図９の時刻ｔ０から時刻ｔ４に対応する画素回路ＧＣのエネルギーバンド図である。図１１〜図１５に示すエネルギーバンド図は、下側に向かうにつれて電圧が高いことを示している。

図１１に示す時刻ｔ０は図５と同一である。図１２に示す時刻ｔ１では、ＰＤからＦＤに信号電荷が転送されている。これにより、ＦＤの電圧が電圧Ｖ＿ｎ１から電圧Ｖ＿ｓに下がる。ここで、ＦＤに転送された信号電荷は、図７に示す第３層Ｌ３がなく、第１層Ｌ１と第２層Ｌ２とから構成されている。つまり、第１読出シーケンスはシグナル先読み方式であるため、第２読出シーケンスで現れていた第３層Ｌ３が現れていないことが分かる。

なお、図９に示す期間Ｔ１３では、φＴＸ＝ＶＭであるため、ＰＤからＦＤに漏れ出る信号電荷が懸念されるが、期間Ｔ１３は短期間である。そのため、ＰＤからＦＤに漏れ出る信号電荷は少なく、図１２では期間Ｔ１３において、ＰＤからＦＤに漏れ出る信号電荷の図示を省略している。

図１３に示す時刻ｔ２において、ＦＤの電圧Ｖ＿ｓがＳＦで電流増幅され、シグナル信号がＳＥＬを介して垂直信号線Ｌ＿１に出力される。

図１４に示す時刻ｔ３において、φＲＳＴ＝ＶＨとされ、ＦＤがリセットされる。これにより、ＦＤの電圧はＰＶＤＤとなる。

図１５に示す時刻ｔ４において、ＦＤのリセットが終了されているため、ＦＤの電圧は主にφＲＳＴをＶＨからＶＬに変化させたことによるＦＤとＲＳＴとの間の寄生容量の影響によって、電圧Ｖ＿ｎ２となる。そして、時刻ｔ４において、φＶＳＥＮ＝ＶＨとされてＳＥＬが導通状態となり、電圧Ｖ＿ｎ２がＳＦで電流増幅され、ノイズ信号がＳＥＬを介して垂直信号線Ｌ＿１から出力される。

なお、図１３〜図１５に示す時刻ｔ２〜ｔ４は露光期間Ｔ＿Ｅではないが、ＰＤは露光を継続しているため、厳密にはＰＤには信号電荷が蓄積されている。しかしながら、時刻ｔ２〜ｔ４では、ＴＸのゲートが閉じられているため、ＰＤに蓄積された信号電荷は、ＦＤに流れ込まず、画素回路ＧＣから出力されるノイズ信号やシグナル信号に影響を及ぼさない。したがって、図１３〜図１５では、ＰＤに蓄積される信号電荷の図示を省略している。

第１読出シーケンスは、対数特性部Ｄ２の高輝度側に線形特性レンジＤ２１が現れないため、ダイナミックレンジを広くすることはできるが、シグナル信号からノイズ成分を高精度に除去できない。一方、第２読出シーケンスは、シグナル信号からノイズ成分を高精度に除去できるが、対数特性部Ｄ２の高輝度側に線形特性レンジＤ２１が現れ、ダイナミックレンジが狭くなってしまう。

そこで、本実施の形態では、被写体が明るく、入射光の強度が線形特性レンジＤ２１に属するような場合は、上述したように、制御部１４は画素回路ＧＣをシグナル先読み方式である第１読出シーケンスで駆動させている。この場合、ノイズ成分の除去精度は多少低下するが、線形特性レンジＤ２１が現れず、ダイナミックレンジが広くなる。

図１６は、図１に示すカラムＡＤＣ３１の回路図である。カラムＡＤＣ３１は、上流側から順番に、ＣＤＳ回路４１、クランプ部４２、比較部４３、及びラッチ回路４４を備えている。ＣＤＳ回路４１は、反転アンプ（以下、「ＡＭＰ」と記述する。）、コンデンサＣＩＮ，ＣＦ，ＣＦＢ、及びスイッチＳＷ１，ＳＷ２を備えている。

ＡＭＰの入力ノードＩ＿１はコンデンサＣＩＮ（入力コンデンサの一例）を介して垂直信号線Ｌ＿１と接続されている。ＡＭＰの入出力ノード間には、コンデンサＣＦ（フィードバックコンデンサの一例）が接続されている。コンデンサＣＦにはスイッチＳＷ２が並列接続されている。そして、本実施の形態では、コンデンサＣＦＢ及びスイッチＳＷ１の直列回路が、スイッチＳＷ２のゲート及びＡＭＰの入力ノードＩ＿１間に接続されている。なお、コンデンサＣＦＢ及びスイッチＳＷ１の直列回路が、電圧調整部の一例に相当する。

第１読出シーケンスで画素回路ＧＣを駆動する場合、φＦＢＥＮがハイレベルとなってスイッチＳＷ１がオンされ、ＣＤＳ回路４１にコンデンサＣＦＢが組み込まれる。これにより、ＣＤＳ回路４１のリセットの終了時にＡＭＰの出力ノード（以下、「ノードＡＡ」と記述する。）の電圧が所定レベルに上昇される。

一方、第２読出シーケンスで画素回路ＧＣを駆動する場合、φＦＢＥＮがローレベルとなってスイッチＳＷ１がオフされ、コンデンサＣＦＢがＣＤＳ回路４１から電気的に切り離される。これにより、ＣＤＳ回路４１のリセット終了時にノードＡＡの電圧が基準レベルである電圧ＶＴＨに設定される。

クランプ部４２は、コンデンサＣ０及びスイッチＳＷ３を備える。φＣＬがハイレベルになるとスイッチＳＷ３がオンし、ノードＢＢの電圧がクランプ電圧ＶＣＬでクランプされる。

比較部４３は、スイッチＳＷ４，ＳＷ５，ＳＷ６，ＳＷ７、コンパレータＣＯＭＰ１（以下、「ＣＯＭＰ１」と記述する。）、コンパレータＣＯＭＰ２（以下、「ＣＯＭＰ２」と記述する。）、コンデンサＣ１，Ｃ２を備えている。

スイッチＳＷ４は、ノードＢＢ及びノードＣＣ間に接続されている。スイッチＳＷ５は一端がノードＣＣに接続され、他端がランプ信号（以下、「ＶＲＡＭＰ」と記述する。）の電圧源に接続される。

ＣＯＭＰ１は入力ノード（以下、「ノードＤＤ」と記述する。）がコンデンサＣ１を介してノードＣＣに接続されている。ＣＯＭＰ１の入出力ノード間にはスイッチＳＷ６が接続されている。ＣＯＭＰ１の出力ノードはコンデンサＣ２を介してコンパレータＣＯＭＰ２（以下、「ＣＯＭＰ２」と記述する。）に接続されている。ＣＯＭＰ２の入出力ノード間にはスイッチＳＷ７が接続されている。ＣＯＭＰ２の出力ノードは、インバータＩ１を介してラッチ回路４４が接続されている。ラッチ回路４４は、最上位ビットがＤ０、再下位ビットがＤ（ｎ）のｎ＋１ビットのデジタルの映像信号を保持する、ｎ＋１ビットのラッチ回路である。本実施の形態では、例えばｎ＝１３が採用され、ラッチ回路４４は１４ビットの映像信号を保持する。

図１７は、第２読出シーケンスが選択された場合のカラムＡＤＣ３１のタイミングチャートである。図１８は、第１読出シーケンスが選択された場合のカラムＡＤＣ３１のタイミングチャートである。なお、図１７に示す時刻ｔ１，ｔ３は図３の同時刻に対応し、図１８に示す時刻ｔ１，ｔ４は図９の同時刻に対応している。

まず、図１７を用いて第２読出シーケンスが選択された場合のカラムＡＤＣ３１の動作について説明する。第２読出シーケンスでは、φＦＢＥＮが常時ローレベルとされ、コンデンサＣＦＢがＣＤＳ回路４１から切り離されている。

読出期間Ｔ＿Ｒが開始されると、画素回路ＧＣからノイズ信号が出力される。これにより、ノードＶＰＩＸの電圧はノイズレベルＬＶ＿ｎに上昇する（時刻ｔ１）。なお、ノイズレベルＬＶ＿ｎの電圧はＣＤＳ回路４１で保持される。

次に、φＰＲＳＴ，φＣＬ，φＳ１，φＳ２がそれぞれ、一定時間、ハイレベルとなり、ＣＤＳ回路４１、クランプ部４２、及びＣＯＭＰ１，ＣＯＭＰ２がそれぞれリセットされる。これにより、ノードＡＡの電圧はＶＴＨ（ＡＭＰ）となり、ノードＢＢ，ＣＣの電圧はＶＣＬとなり、ノードＤＤの電圧はＶＴＨ（ＣＯＭＰ１）となる。

次に、画素回路ＧＣからシグナル信号が出力されると、ノードＶＰＩＸの電圧がΔＶだけ低下してシグナルレベルＬＶ＿ｓとなる（時刻ｔ３）。

ノードＶＰＩＸのΔＶ分の電圧の低下に応じて、ノードＡＡ，ＢＢ，ＣＣ，ＤＤの電圧がそれぞれ上昇する。具体的には、ノードＡＡ，ＢＢはΔＶ×ＣＩＮ／ＣＦ上昇する。ノードＣＣ，ＤＤはΔＶ×（ＣＩＮ／ＣＦ）×Ｃ０／（Ｃ０＋Ｃ１）上昇する。つまり、ＣＤＳ回路４１により、ノイズ信号とシグナル信号との差分がとられ、この差分を示すΔＶに応じた電圧がノードＡＡ〜ノードＤＤに現れる。

次に、φＳＨがローレベル、φＳＨＸがハイレベルとなり、スイッチＳＷ４がオン、スイッチＳＷ５がオフし、ＶＲＡＭＰの入力が開始される（時刻ＴＴ１）。

また、時刻ＴＴ１になると、カウンタ４５のカウント動作が開始される。そして、時刻ＴＴ２において、ノードＤＤの電圧がＶＴＨ（ＣＯＭＰ１）を超えると、ＣＯＭＰ１の出力が反転し、その反転に応じて、インバータＩ１からの出力信号であるＣＯＭＰＯＵＴが反転する。

ＣＯＭＰＯＵＴが反転すると、ラッチ回路４４はそのときのカウント値をラッチする。時刻ＴＴ１において、ノードＣＣの電圧は、ΔＶ×（ＣＩＮ／ＣＦ）×Ｃ０／（Ｃ０＋Ｃ１）から、ＶＲＡＭＰの入力開始時の電圧Ｖａ分低下するため、このときのノードＣＣのレベルはΔＶに応じた値を持つ。したがって、時刻ＴＴ１〜時刻ＴＴ２の期間はΔＶに応じた値を持つ。そのため、ＶＲＡＭＰが入力されてから、ＣＯＭＰＯＵＴが反転するまでの時間をカウントすることで、ΔＶに応じたデジタル値、つまり、映像信号のデジタル値を得ることができる。

次に、図１８を用いて第１読出シーケンスが選択された場合のカラムＡＤＣ３１の動作について説明する。第１読出シーケンスでは、φＦＢＥＮが常時ハイレベルとされ、コンデンサＣＦＢがＣＤＳ回路４１に接続されている。

読出期間Ｔ＿Ｒが開始されると、画素回路ＧＣからシグナル信号が出力される。これにより、ノードＶＰＩＸの電圧はシグナルレベルＬＶ＿ｓに低下する（時刻ｔ１）。なお、シグナルレベルＬＶ＿ｓの電圧はＣＤＳ回路４１で保持される。

次に、φＰＲＳＴ，φＣＬ，φＳ１，φＳ２がそれぞれ、一定時間、ハイレベルとなり、ＣＤＳ回路４１、クランプ部４２、ＣＯＭＰ１，ＣＯＭＰ２がそれぞれリセットされる。このとき、図１７の場合とは異なり、ノードＡＡの電圧は所定レベルＬ＿ＣＦＢに上昇する。また、ノードＢＢ，ＣＣ，ＤＤの電圧もノードＡＡの上昇に応じて、所定レベルに上昇している。

ここで、ＣＤＳ回路４１からコンデンサＣＦＢを切り離した状態で、第１読出シーケンスを実行した場合を考える。ＣＤＳ回路４１を構成するＡＭＰは入力ノードＩ＿１の電圧が降下するとそれに応じてノードＡＡの電圧が上昇する反転アンプである。ＣＤＳ回路４１からコンデンサＣＦＢを切り離した状態で、ＣＤＳ回路４１がリセットされると、ノードＡＡの電圧は、ＶＴＨ（ＡＭＰ）に設定される。この状態で、ノイズ信号が画素回路ＧＣから出力されると、ノイズ信号はＣＤＳ回路４１により保持されているシグナル信号よりも電圧が高いため、ノードＶＰＩＸの電圧はノイズレベルＬＶ＿ｎとシグナルレベルＬＶ＿ｓとの差に相当するΔＶだけ上昇する。そして、この上昇に応じてノードＡＡの電圧はＶＴＨ（ＡＭＰ）からΔＶ×ＣＩＮ／ＣＦだけ低下する。ここで、ＶＴＨ（ＡＭＰ）はＡＶＳＳより少しだけ高い値しか持っていない。よって、ＶＴＨ（ＡＭＰ）からΔＶ×ＣＩＮ／ＣＦも電圧が低下すると、ノードＡＡの電圧がＡＶＳＳで飽和する虞がある。

そこで、第１読出シーケンスを実行する場合はＣＤＳ回路４１にコンデンサＣＦＢを接続する。そうすると、φＰＲＳＴがローレベルにされてＣＤＳ回路４１のリセットが終了したとき、φＰＲＳＴがハイレベルのときにコンデンサＣＦＢでチャージされた電荷により、入力ノードＩ＿１の電圧はコンデンサＣＦＢの容量に応じたレベルに下げられる。これにより、ノードＡＡの電圧は所定レベルＬ＿ＣＦＢに引き上げられる。

画素回路ＧＣからノイズ信号が出力されると、ノイズ信号はシグナル信号よりも電圧が高いためノードＶＰＩＸはシグナルレベルＬＶ＿ｓからΔＶだけ上昇する（時刻ｔ４）。この上昇に応じてノードＡＡはレベルＬ＿ＣＦＢからΔＶ×ＣＩＮ／ＣＦ低下することになる。ここで、レベルＬ＿ＣＦＢはＡＶＳＳよりも大幅に高い。これにより、ノイズ信号が出力されたときに、ノードＡＡの電圧がＡＶＳＳで飽和することを防止することができる。

時刻ＴＴ１では第２読出シーケンスと同様、φＳＨがローレベル、φＳＨＸがハイレベルとなり、スイッチＳＷ４がオン、スイッチＳＷ５がオフし、ＶＲＡＭＰの入力が開始される（時刻ＴＴ１）。

但し、第１読出シーケンスでは、高電圧から低電圧に電圧が直線状に変化するＶＲＡＭＰが用いられている。これは、高電圧（レベルＬ＿ＣＦＢ）を黒基準としてＡＤ変換を行っているからである。なお、第２読出シーケンスでは、低電圧から高電圧に電圧が直線状に変化するＶＲＡＭＰが用いられている（図１７）。これは、第１読出シーケンスでは、低電圧（ＶＴＨ（ＡＭＰ））を黒基準としてＡＤ変換を行っているからである。

このように、図１６に示すカラムＡＤＣ３１は、通常のＣＤＳ回路４１にスイッチＳＷ１とコンデンサＣＦＢとを追加するだけで、第１読出シーケンスと第２読出シーケンスとに対応することができる。

以上、本実施の形態による固体撮像装置によれば、被写体が明るい場合には画素回路ＧＣを第１読出シーケンスで駆動し、被写体が明るくない場合には、画素回路ＧＣを第２読出シーケンスで駆動している。そのため、光電変換特性の対数特性部Ｄ２の高輝度側に線形特性レンジＤ２１が現れることを防止し、高ダイナミックレンジ化を図ることができる。

上記固体撮像装置の技術的特徴をまとめると以下のようになる。

（１）本発明による固体撮像装置は、埋込型の光電変換素子と、浮遊拡散層と、前記光電変換素子に蓄積された信号電荷を前記浮遊拡散層に転送する転送トランジスタとを備える画素回路と、前記画素回路から信号を読み出す読出回路と、露光期間の少なくとも最後の期間において、前記転送トランジスタを導通状態と非導通状態との中間状態で駆動し、前記露光期間が終了してから次の露光期間が開始されるまでの読出期間において、第１読出シーケンスで前記画素回路を駆動させる制御部とを備え、前記第１読出シーケンスは、前記転送トランジスタを導通状態にして、前記光電変換素子から前記浮遊拡散層に信号電荷を転送する第１転送処理と、前記第１転送処理の終了後、前記浮遊拡散層の電圧に応じたシグナル信号を前記読出回路に出力する第１シグナル読出処理と、前記第１シグナル読出処理の終了後、前記浮遊拡散層に転送された信号電荷を排出するリセット処理と、前記リセット処理により信号電荷が排出された前記浮遊拡散層の電圧に応じたノイズ信号を前記読出回路に出力する第１ノイズ読出処理とを含む。

この構成によれば、埋込型の光電変換素子を持つ画素回路を、ノイズ信号よりも先にシグナル信号を読み出す第１読出シーケンスで駆動させている。そのため、光電変換特性の対数特性部の高輝度側に線形特性が現れることを防止し、高ダイナミックレンジ化を図ることができる。

（２）前記制御部は、前記第１読出シーケンスとは異なる第２読出シーケンスと、前記第１読出シーケンスとが切替え可能であり、前記第２読出シーケンスは、前記浮遊拡散層に信号電荷が転送される前に、前記浮遊拡散層の電圧に応じたノイズ信号を前記読出回路に出力する第２ノイズ読出処理と、前記第２ノイズ読出処理の終了後、前記転送トランジスタを導通状態にして、前記光電変換素子から前記浮遊拡散層に信号電荷を転送する第２転送処理と、前記第２転送処理の終了後、前記浮遊拡散層の電圧に応じたシグナル信号を前記読出回路に出力する第２シグナル読出処理とを含むことが好ましい。

この構成によれば、シグナル信号よりも先にノイズ信号を読み出す第２読出シーケンスと第１読出シーケンスとを必要に応じて切り替えることができる。そのため、被写体の明るさに応じて好ましい読出シーケンスを選択することができる。

（３）前記制御部は、被写体が明るいか否かを判定し、前記被写体が明るい場合、前記第１読出シーケンスを実行し、前記被写体が明るくない場合、前記第２読出シーケンスを実行することが好ましい。

この構成によれば、第１読出シーケンスはシグナル信号に含まれるノイズ成分がノイズ信号ではないため、シグナル信号とノイズ信号との差分をとっても、シグナル信号からノイズ成分を精度良く取り除くことができない虞がある。しかしながら、第１読出シーケンスは対数特性部の高輝度側に線形特性が現れることを防止することができる。

一方、第２読出シーケンスはノイズ先読み方式であるため、ノイズ信号がシグナル信号に含まれるノイズ成分となり、ノイズ成分の除去精度が高い。しかしながら、第２読出シーケンスは対数特性部の高輝度側に線形特性が表れることを防止することが困難である。

そこで、被写体が明るい場合は第１読出シーケンス、被写体が明るくない場合は第２読出シーケンスで画素回路を駆動させることで、ダイナミックレンジを広くすると同時に、ノイズ成分の除去精度を高めることができる。

（４）前記画素回路は複数存在し、前記制御部は、各画素回路から出力される前記シグナル信号の平均値に基づいて前記被写体が明るいか否かを判定することが好ましい。

この構成によれば、被写体が明るいか否かを精度良く判定することができる。

（５）前記画素回路は複数存在し、前記制御部は、各画素回路から出力される前記シグナル信号のヒストグラムに基づいて前記被写体が明るいか否かを判定することが好ましい。

この構成によれば、被写体が明るいか否かを精度良く判定することができる。

（６）前記被写体の明るさに応じて前記露光期間を調整する露光期間調整部を更に備え、前記制御部は、前記露光期間の長さに基づいて前記被写体が明るいか否かを判定することが好ましい。

この構成によれば、被写体が明るいか否かを精度良く判定することができる。

（７）前記画素回路は複数存在し、前記制御部は、１フレームにおいて全ての画素回路を前記第１又は第２読出シーケンスで駆動させ、フレーム毎に前記第１及び第２読出シーケンスを切り替えることが好ましい。

この構成によれば、１フレームにおいて、全ての画素回路が第１又は第２読出シーケンスで駆動されるため、制御の簡素化を図ることができる。

（８）前記画素回路はマトリックス状に配列されて複数存在し、前記制御部は、行毎に前記画素回路を前記第１又は第２読出シーケンスで駆動させることが好ましい。

この構成によれば、ローリングシャッタ方式で映像信号を取り込むＣＭＯＳの画素回路を好適に駆動することができる。

（９）前記読出回路は、前記ノイズ信号と前記シグナル信号との差分を求める相関二重サンプリング回路を含み、前記相関二重サンプリング回路は、反転アンプと、前記反転アンプの入出力ノード間に接続されたフィードバックコンデンサと、前記反転アンプの入力ノードに接続された入力コンデンサと、前記画素回路が前記第１読出シーケンスで駆動する場合、前記反転アンプの入力ノードに接続され、前記ノイズ信号の出力が開始される前に前記反転アンプの出力ノードの電圧を所定レベルに上昇させ、前記画素回路が前記第２読出シーケンスで駆動する場合、前記反転アンプから切り離される電圧調整部とを備えることが好ましい。

この構成によれば、第１読出シーケンスが選択された場合、ノイズ信号の出力が開始される前に反転アンプの出力ノードの電圧が所定レベルに上昇されるため、ノイズ信号が出力された場合に反転アンプの出力の飽和を防止することができる。

Claims (9)

1. 埋込型の光電変換素子と、浮遊拡散層と、前記光電変換素子に蓄積された信号電荷を前記浮遊拡散層に転送する転送トランジスタとを備える画素回路と、
   前記画素回路から信号を読み出す読出回路と、
   露光期間の少なくとも最後の期間において、前記転送トランジスタを導通状態と非導通状態との中間状態で駆動し、前記露光期間が終了してから次の露光期間が開始されるまでの読出期間において、第１読出シーケンスで前記画素回路を駆動させる制御部とを備え、
   前記第１読出シーケンスは、
   前記転送トランジスタを導通状態にして、前記光電変換素子から前記浮遊拡散層に信号電荷を転送する第１転送処理と、
   前記第１転送処理の終了後、前記浮遊拡散層の電圧に応じたシグナル信号を前記読出回路に出力する第１シグナル読出処理と、
   前記第１シグナル読出処理の終了後、前記浮遊拡散層に転送された信号電荷を排出するリセット処理と、
   前記リセット処理により信号電荷が排出された前記浮遊拡散層の電圧に応じたノイズ信号を前記読出回路に出力する第１ノイズ読出処理とを含む固体撮像装置。
2. 前記制御部は、前記第１読出シーケンスとは異なる第２読出シーケンスと、前記第１読出シーケンスとが切替え可能であり、
   前記第２読出シーケンスは、
   前記浮遊拡散層に信号電荷が転送される前に、前記浮遊拡散層の電圧に応じたノイズ信号を前記読出回路に出力する第２ノイズ読出処理と、
   前記第２ノイズ読出処理の終了後、前記転送トランジスタを導通状態にして、前記光電変換素子から前記浮遊拡散層に信号電荷を転送する第２転送処理と、
   前記第２転送処理の終了後、前記浮遊拡散層の電圧に応じたシグナル信号を前記読出回路に出力する第２シグナル読出処理とを含む請求項１記載の固体撮像装置。
3. 前記制御部は、被写体が明るいか否かを判定し、前記被写体が明るい場合、前記第１読出シーケンスを実行し、前記被写体が明るくない場合、前記第２読出シーケンスを実行する請求項２記載の固体撮像装置。
4. 前記画素回路は複数存在し、
   前記制御部は、各画素回路から出力される前記シグナル信号の平均値に基づいて前記被写体が明るいか否かを判定する請求項３記載の固体撮像装置。
5. 前記画素回路は複数存在し、
   前記制御部は、各画素回路から出力される前記シグナル信号のヒストグラムに基づいて前記被写体が明るいか否かを判定する請求項３記載の固体撮像装置。
6. 前記被写体の明るさに応じて前記露光期間を調整する露光期間調整部を更に備え、
   前記制御部は、前記露光期間の長さに基づいて前記被写体が明るいか否かを判定する請求項３記載の固体撮像装置。
7. 前記画素回路は複数存在し、
   前記制御部は、１フレームにおいて全ての画素回路を前記第１又は第２読出シーケンスで駆動させ、フレーム毎に前記第１及び第２読出シーケンスを切り替える請求項３〜６のいずれかに記載の固体撮像装置。
8. 前記画素回路はマトリックス状に配列されて複数存在し、
   前記制御部は、行毎に前記画素回路を前記第１又は第２読出シーケンスで駆動させる請求項３〜６のいずれかに記載の固体撮像装置。
9. 前記読出回路は、前記ノイズ信号と前記シグナル信号との差分を求める相関二重サンプリング回路を含み、
   前記相関二重サンプリング回路は、
   反転アンプと、
   前記反転アンプの入出力ノード間に接続されたフィードバックコンデンサと、
   前記反転アンプの入力ノードに接続された入力コンデンサと、
   前記画素回路が前記第１読出シーケンスで駆動する場合、前記反転アンプの入力ノードに接続され、前記ノイズ信号の出力が開始される前に前記反転アンプの出力ノードの電圧を所定レベルに上昇させ、前記画素回路が前記第２読出シーケンスで駆動する場合、前記反転アンプから切り離される電圧調整部とを備える請求項１〜８のいずれかに記載の固体撮像装置。

Images