JP2012119775A - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP2012119775A JP2012119775A JP2010265524A JP2010265524A JP2012119775A JP 2012119775 A JP2012119775 A JP 2012119775A JP 2010265524 A JP2010265524 A JP 2010265524A JP 2010265524 A JP2010265524 A JP 2010265524A JP 2012119775 A JP2012119775 A JP 2012119775A
- Authority
- JP
- Japan
- Prior art keywords
- pixel circuit
- solid
- signal
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】リニアログ特性を持つ固体撮像装置において、対数特性部のみの感度を制御する。
【解決手段】転送部を直列接続された2段の転送トランジスタTXL,TXHで構成する。転送トランジスタTXHは転送トランジスタTXLよりもオン抵抗が大きい。よって、転送トランジスタTXHを中間電圧VMで駆動させた場合、光電変換素子PDから浮遊拡散層FDに漏れ出る信号電荷は少なくなるため、対数特性部の感度が上がる。一方、転送トランジスタTXLは転送トランジスタTXHよりもオン抵抗が小さい。よって、転送トランジスタTXLを中間電圧VMで駆動させた場合、光電変換素子PDから浮遊拡散層FDに漏れ出る信号電荷は多くなるため、対数特性部の感度が下がる。
【選択図】図1
【解決手段】転送部を直列接続された2段の転送トランジスタTXL,TXHで構成する。転送トランジスタTXHは転送トランジスタTXLよりもオン抵抗が大きい。よって、転送トランジスタTXHを中間電圧VMで駆動させた場合、光電変換素子PDから浮遊拡散層FDに漏れ出る信号電荷は少なくなるため、対数特性部の感度が上がる。一方、転送トランジスタTXLは転送トランジスタTXHよりもオン抵抗が小さい。よって、転送トランジスタTXLを中間電圧VMで駆動させた場合、光電変換素子PDから浮遊拡散層FDに漏れ出る信号電荷は多くなるため、対数特性部の感度が下がる。
【選択図】図1
Description
本発明は、低輝度光入射時には線形特性、高輝度光入射時には対数特性の光電変換特性を持つ画素回路を備える固体撮像装置に関するものである。
近年、埋込型の光電変換素子(以下、「PD」と記述する。)を備えた画素回路を備える固体撮像装置が知られている。このような固体撮像装置においては、露光期間中に転送トランジスタを導通状態と非導通状態との中間状態で駆動させ、PDに蓄積される信号電荷を対数的に圧縮し、ダイナミックレンジを広げることが行われている(例えば、特許文献1)。
つまり、高輝度光入射時にはPDがサブスレショルド状態になり、信号電荷の一部を浮遊拡散層(以下、「FD」と記述する。)に流しつつ信号電荷を蓄積する。これにより、PDは対数特性を持つ。一方、低輝度光入射時にはPDがサブスレショルド状態にならず、信号電荷を全て蓄積する。これにより、PDは線形特性を持つ。よって、画素回路の光電変換特性は、変極点を境に、低輝度側が線形特性を示す線形特性部と、高輝度側が対数特性を示す対数特性部との2つの特性(リニアログ特性)を持つことになる。
特許文献2では、受光用表面埋込領域11aと、受光用表面埋込領域11aよりもポテンシャル井戸が深く、受光用表面埋込領域11aにより生成した信号電荷を蓄積する電荷蓄積領域12aと、電荷蓄積領域12aにより信号電荷を受け入れる電荷読出領域13と、受光用表面埋込領域11aから電荷蓄積領域12aに信号電荷を転送する第1の電位制御手段31と、電荷蓄積領域12aから電荷読出領域13に信号電荷を転送する第2の電位制御手段32とを備える固体撮像装置が開示されている。そして、特許文献2では受光用表面埋込領域11aよりも電荷蓄積領域12aのポテンシャル井戸を深くすることで信号電荷の完全転送が図られている。
しかしながら、特許文献1では、光電変換特性の対数特性部の感度を制御することについての記載が全く行われていない。また、特許文献2では、信号電荷を転送するための第1,第2の電位制御手段31,32が設けられているが、感度を変えることについての課題が全く考慮されていないため、いずれか一方の電位制御手段を選択することは行われていない。
本発明の目的は、リニアログ特性を持つ固体撮像装置において、対数特性部のみの感度を制御することができる固体撮像装置を提供することである。
(1)本発明による固体撮像装置は、低輝度側が線形特性を示す線形特性部と、高輝度側が対数特性を示す対数特性部とを備えるリニアログ特性の画素回路と、前記画素回路を制御する制御部とを備え、前記画素回路は、入射光量に応じた信号電荷を蓄積するフォトダイオードと、浮遊拡散層と、前記フォトダイオードに蓄積された信号電荷を前記浮遊拡散層に転送する転送部とを備え、前記転送部は、それぞれオン抵抗の異なる複数の転送トランジスタを備え、前記制御部は、露光期間において、前記複数の転送トランジスタの中からいずれか1つの転送トランジスタを選択し、選択した転送トランジスタに前記光電変換素子に蓄積された信号電荷を対数特性に変換させることで、前記画素回路の感度を変化させる。
この構成によれば、画素回路はオン抵抗の異なる複数の転送トランジスタを持っている。そして、これら複数の転送トランジスタの中から1つの転送トランジスタが選択され、選択された転送トランジスタにより対数変換が行われる。ここで、リニアログ特性は、露光期間において、転送トランジスタを中間電圧で駆動させて転送トランジスタのゲートを半開させ、光電変換素子の信号電荷を浮遊拡散層に漏らしつつ光電変換素子に信号電荷を蓄積させることで実現される。
したがって、転送トランジスタのオン抵抗が高ければ、その分、光電変換素子から浮遊拡散層に信号電荷が漏れ難くなる。これにより、露光期間の終了時に光電変換素子に残存する対数特性で蓄積された信号電荷の量が増し、対数特性部のみの感度が上がる。
一方、転送トランジスタのオン抵抗が低ければ、その分、光電変換素子から浮遊拡散層に信号電荷が漏れ易くなる。これにより、露光期間の終了時に光電変換素子に残存する対数特性で蓄積された信号電荷の量が減り、対数特性部のみの感度が下がる。
したがって、オン抵抗の異なる複数の転送トランジスタの中からいずれかの転送トランジスタを選択することで、対数特性部のみの感度を制御することができる。
(2)各転送トランジスタは、それぞれ、チャネル長が異なることが好ましい。
この構成によれば、転送トランジスタのチャネル長を異ならせることで、オン抵抗の異なる複数の転送トランジスタを画素回路に容易に組み込むことができる。
(3)前記複数の転送トランジスタは直列接続されていることが好ましい。
この構成によれば、複数の転送トランジスタが直列接続されているため、複数の転送トランジスタを画素回路GCに容易に組み込むことができる。
(4)前記制御部は、選択しなかった残りの転送トランジスタを、前記露光期間及び読出期間において、前記導通状態で駆動させることが好ましい。
この構成によれば、選択されなかった残りの転送トランジスタは、露光期間及び読出期間において、常時、導通状態で駆動されるため、制御の簡便化を図ることができる。
(5)前記制御部は、選択しなかった残りの転送トランジスタを、前記露光期間において、前記導通状態で駆動させ、前記読出期間において、前記導通状態と前記非導通状態との2つの状態を切り替えて駆動させることが好ましい。
この構成によれば、残りの転送トランジスタは、読出期間において、導通状態と非導通状態との2つの状態を切り替えて駆動されるため、通常の読出シーケンスと同様のシーケンスで駆動させることができる。また、非導通期状態の期間を設けることで消費電力の低下を図ることができる。
(6)前記複数の転送トランジスタは並列接続されていることが好ましい。
この構成によれば、複数の転送トランジスタが並列接続されているため、複数の転送トランジスタを画素回路GCに容易に組み込むことができる。
(7)前記制御部は、選択しなかった残りの転送トランジスタを、前記露光期間及び読出期間において、前記非導通状態で駆動させることが好ましい。
この構成によれば、選択されなかった残りの転送トランジスタは、露光期間及び読出期間において、常時、非導通状態で駆動されるため、制御の簡便化を図ることができる。
(8)前記制御部は、選択しなかった残りの転送トランジスタを、前記露光期間において、前記非導通状態で駆動させ、前記読出期間において、前記非導通状態と前記導通状態との2つの状態を切り替えて駆動させることが好ましい。
この構成によれば、残りの転送トランジスタは、読出期間において、非導通状態と導通状態との2つの状態を切り替えて駆動されるため、通常の読出シーケンスと同様のシーケンスで駆動させることができる。また、非導通状態の期間を設けることで消費電力の低下を図ることができる。
(9)前記複数の転送トランジスタは、第1転送トランジスタと、前記第1転送トランジスタよりもオン抵抗が高い第2転送トランジスタとであり、前記制御部は、明るい被写体の存在の有無を判定し、前記明るい被写体が存在する場合、前記第1転送トランジスタを選択し、前記明るい被写体が存在しない場合、前記第2転送トランジスタを選択することが好ましい。
明るい被写体が存在する場合は、オン抵抗の低い第1転送トランジスタにより対数変換が行われ、対数特性部の感度が下げられ、ダイナミックレンジを確保することができる。一方、明るい被写体が存在しない場合は、オン抵抗の高い第2転送トランジスタにより対数変換が行われ、対数特性部の感度が上げられる。よって、明るい被写体の存在の有無に応じて好ましい制御を行うことができる。
(10)前記画素回路は、複数存在し、前記制御部は、各画素回路から出力される画素信号の平均値に基づいて、前記明るい被写体の存在の有無を判定することが好ましい。
この構成によれば、明るい被写体の存在の有無を正確に判定することができる。
(11)前記画素回路は、複数存在し、前記制御部は、各画素回路から出力される画素信号のヒストグラムに基づいて、前記明るい被写体の存在の有無を判定することが好ましい。
この構成によれば、明るい被写体の存在の有無を正確に判定することができる。
本発明によれば、リニアログ特性を持つ固体撮像装置において、対数特性部のみの感度を制御することができる。
(実施の形態1)
図1は、本発明の実施の形態1における固体撮像装置の全体構成図である。図1に示すように固体撮像装置は、列並列型AD変換方式(カラムAD変換方式)のCMOS(Complementary Metal Oxide Semiconductor)型の固体撮像装置であって、画素アレイ部1、ローデコーダ2、カラムADCアレイ部3、カラムデコーダ4、PLL5、タイミングジェネレータ(以下、「TG」と記述する。)6、DAC7、センスアンプ8、ランプ生成回路9、シリアライザ10、クロック端子11、制御端子12、出力端子13、及び制御部14を備えている。
図1は、本発明の実施の形態1における固体撮像装置の全体構成図である。図1に示すように固体撮像装置は、列並列型AD変換方式(カラムAD変換方式)のCMOS(Complementary Metal Oxide Semiconductor)型の固体撮像装置であって、画素アレイ部1、ローデコーダ2、カラムADCアレイ部3、カラムデコーダ4、PLL5、タイミングジェネレータ(以下、「TG」と記述する。)6、DAC7、センスアンプ8、ランプ生成回路9、シリアライザ10、クロック端子11、制御端子12、出力端子13、及び制御部14を備えている。
本実施の形態では、画素アレイ部1〜出力端子13は、1チップに集積化されており、固体撮像素子を構成している。但し、これは一例であり、画素アレイ部1〜制御部14までを1チップに集積化して固体撮像素子を構成してもよい。
画素アレイ部1は、M(Mは2以上の正の整数)行×N(Nは2以上の正の整数)列にマトリックス状に配列された複数の画素回路GCにより構成されている。なお、図1の例では、画素回路GCは、14行×17列でマトリックス状に配列されている。
ローデコーダ2は、例えば、垂直走査回路と、ドライバ回路とを備えている。垂直走査回路は、例えば、シフトレジスタにより構成され、TG6から出力される垂直同期信号に同期して、画素アレイ部1の各行をサイクリックに選択することで、画素アレイ部1を垂直走査する。
ドライバ回路は、画素制御信号を生成し、垂直走査回路により選択された行に属する各画素回路GCに画素制御信号を出力することで、各画素回路GCを駆動させる。
カラムADCアレイ部3は、画素アレイ部1の各列に対応するN個のカラムADC31を備えている。カラムADC31は、画素アレイ部1の各列に対応する垂直信号線L_1を介して各列の画素回路GCと接続され、垂直走査回路により選択された行の画素回路GCからノイズ信号及びシグナル信号を読み出す。そして、カラムADC31は、読み出したノイズ信号及びシグナル信号に対して相関二重サンプリング処理を行って映像信号を取得する。そして、カラムADC31は、取得した映像信号に対してアナログデジタル変換処理を行い、デジタルの映像信号を保持する。
カラムデコーダ4は、例えばシフトレジスタにより構成され、TG6から出力される水平同期信号に同期した列選択信号を出力することで、1水平走査期間において、各列のカラムADC31をサイクリックに選択し、カラムADCアレイ部3を水平走査し、各列のカラムADC31が保持するデジタルの映像信号をセンスアンプ8に順次に出力させる。
PLL5は、クロック端子11を介して外部の装置(例えば、制御部14)から供給されるクロック信号(SYSCLK)を逓倍し、TG6に出力する。本実施の形態において、クロック端子11には、例えば、54MHzのクロック信号が供給され、PLL5は、この54MHzのクロック信号を2逓倍して、108MHzのクロック信号をTG6に供給する。
TG6は、PLL5から供給されるクロック信号に従って、垂直同期信号及び水平同期信号等の、固体撮像装置を制御するうえで必要となるタイミング信号を生成し、固体撮像装置の全体制御を司る。
また、TG6は、タイミング信号の設定値等を記憶するためのレジスタを備えている。なお、レジスタは、制御端子12を介して接続される外部の装置(例えば制御部14)と例えばシリアル通信することによって設定値が書き込まれる。ここで、設定値としては、例えば後述する転送トランジスタTX(図2参照)を導通状態と非導通状態との中間状態で駆動し、転送トランジスタTXのゲートを半開するための中間電圧の値を定めるための設定値等が含まれる。
本実施の形態では、画素アレイ部1は、例えばR(赤),G(緑),B(青)等の複数の色成分の映像信号を取得するための複数種類の画素回路GCが、ベイヤー配列等の所定の配列方式に従って、規則的に配列されている。よって、TG6は、レジスタに画素回路GCの種類毎の中間電圧を規定する予め定められた設定値を記憶している。そして、TG6は、画素回路GCの種類に応じた設定値により規定される中間電圧によって各画素回路GCが駆動されるように、DAC7及びローデコーダ2を制御する。
具体的には、TG6は、画素アレイ部1の各行各列にどの種類の画素回路GCが配列されているかを予め記憶している。ローデコーダ2がある1行を選択した場合、TG6は、その行の各列にどの種類の画素回路GCが配列されているかを特定し、特定した種類に応じた設定値をDAC7に出力する。
そして、TG6は、設定値をDAC7にデジタルアナログ変換させる。デジタルアナログ変換された設定値はローデコーダ2に入力される。ローデコーダ2は、TG6の制御の下、入力された設定値によって規定される中間電圧を、選択した各列の画素回路GCの転送トランジスタTX(図2参照)に出力する。
このように、種類に応じた中間電圧で画素回路GCを駆動することで、各画素回路GCは、自身の種類に応じた適切なダイナミックレンジを得ることができる。
DAC(デジタルアナログコンバータ)7は、TG6から出力されるデジタルの信号をアナログの信号に変換して、ローデコーダ2に供給する。例えば、DAC7は、TG6から出力される中間電圧を規定するための設定値を、アナログ信号に変換して中間電圧を生成し、ローデコーダ2に供給する。
ランプ生成回路9は、ランプ信号を生成して、各カラムADC31に出力する。センスアンプ8は、カラムADCアレイ部3から水平信号線L_2を介して出力されるデジタルの映像信号を増幅し、シリアライザ10に出力する。本実施の形態では、カラムADC31は、14ビットのデジタルの映像信号を生成し、各ビットの信号の位相を180度ずらし、位相が180度ずらされた信号と、位相がずらされていない信号とからなる合計28個の信号をセンスアンプ8に出力する。よって、カラムADCアレイ部3とセンスアンプ8とを接続する水平信号線L_2は、合計28本となる。そして、センスアンプ8は、28本の水平信号線L_2を流れる信号をそれぞれ増幅して、各信号の波形を成形してシリアライザ10に出力する。
シリアライザ10は、例えば、LVDS(Low Voltage differential singalings)規格に準拠したシリアライザにより構成され、センスアンプ8から28本の水平信号線L_2を介してパラレルで出力される信号を差動増幅して14ビットの信号とし、シリアルに変換して出力端子13に出力する。出力端子13は、シリアライザ10からの信号を制御部14に出力する。
制御部14は、例えば専用のハードウエア回路により構成され、オン抵抗の異なる複数の転送トランジスタのうち、いずれか1つの転送トランジスタを選択し、選択した転送トランジスタに光電変換素子で蓄積された信号電荷を対数特性に変換させることで、対数特性部のみの感度を変化させる。
図2は、図1に示す画素回路GCの比較例の回路図である。図2に示すように比較例の画素回路GCは、光電変換素子(以下、「PD」と記述する。)、転送トランジスタ(以下、「TX」と記述する。)、リセットトランジスタ(以下、「RST」と記述する。)、増幅トランジスタ(以下、「SF」と記述する。)、及び行選択トランジスタ(以下、「SEL」と記述する。)を備える、CMOSの画素回路GCにより構成されている。
PDは被写体からの光を受光し、受光した光量に応じた信号電荷を発生し、寄生容量で蓄積する。ここで、PDはカソードがTXのソースに接続され、アノードに駆動電圧であるPVSSが入力される。
TXは、例えばnMOS(negative channel Metal Oxide Semiconductor)により構成され、PDにより蓄積された信号電荷を浮遊拡散層(以下、「FD」floating diffusionと記述する。)に転送する。TXのゲートには、TXを導通状態、非導通状態、及び中間状態で駆動するための信号(以下、「φTX」と記述する。)が入力される。TXのドレインは、FDに接続されている。φTXがゼロ電圧又は負電圧(以下、「VL」と記述する。)になるとTXのゲートが閉じてTXが非導通状態なる。また、φTXが中間電圧(以下、「VM」と記述する。)になると、TXのゲートが半開してTXが導通状態と非導通状態との中間状態になる。また、φTXがハイレベルの電圧(以下、「VH」と記述する。)になると、TXのゲートが開いてTXが導通状態になる。
FDは、PDから転送された信号電荷を蓄積する。これにより、FDには信号電荷に応じた電圧が現れる。
RSTは、例えばnMOSにより構成され、ゲートにRSTを導通状態又は非導通状態にするための信号であるφRSTが入力され、ドレインに駆動電圧であるPVDDが入力され、ソースがFDを介して増幅トランジスタSFのゲートに接続されている。φRST=VHになると、RSTが導通状態となり、φRST=VLになると、RSTが非導通状態になる。
そして、RSTは、導通状態になるとFDの信号電荷を排出して、FDをリセットする。なお、PVDD、PVSSは図略の電圧源から出力され、φRSTは、ローデコーダ2から出力される。
SFは、例えばnMOSにより構成され、ゲートがFDを介してTX及びRSTに接続され、ドレインに駆動電圧であるPVDDが入力され、ソースがSELに接続されている。そして、SFはFDに現れる電圧を電流増幅してSELに出力する。
SELは、例えばnMOSにより構成され、ゲートに行選択信号であるφVSENが入力され、ドレインがSFに接続され、ソースが垂直信号線L_1を介して対応する列のカラムADC31に接続されている。そして、SELは、SFにより電流増幅された電圧を出力信号として、垂直信号線L_1を介して対応する列のカラムADC31に出力する。ここで、φVSENはローデコーダ2から出力される。
図3は、図2に示す画素回路GCのタイミングチャートである。図3に示すように画素回路GCは、露光期間T_Eと、読出期間T_Rとがサイクリックに繰り返され、露光期間T_Eにおいて蓄積した信号電荷に応じたシグナル信号を出力する。
露光期間T_Eでは、時刻t0に示すように、φTX=VMとされている。そのため、PDは高輝度光入射時にはサブスレショルド状態となり、FDに信号電荷を流しつつ信号電荷を蓄積する。これにより、リニアログ特性が実現される。
なお、露光期間T_Eでは、FDはRSTにより常時リセットされるため、PDから流れ出る信号電荷を絶えず排出し、信号電荷を蓄積しない。そのため、FDの電圧は絶えずPVDDを維持する。また、露光期間T_EではφVSEN=VLであるため、画素回路GCからカラムADC31にシグナル信号は出力されない。
露光期間T_Eが終了され、読出期間T_Rが開始されると、φRST=VLにされ、RSTはFDのリセットを終了し、φTX=VLにされ、TXは非導通状態となる。
時刻t1において、φVSEN=VHであり、SELが導通状態にされている。これにより、垂直信号線L_1からは、FDに現れるノイズレベルの電圧V_nがSFで電流増幅され、ノイズ信号としてカラムADC31に出力される。ここで、FDの電圧が、PVDDから電圧V_nに下がっているのは、主にφRSTをVHからVLに変化させたことによるFDとRSTとの間の寄生容量の影響によるものであるが、FDのktcノイズの影響も含まれている。このktcノイズは画素回路GC毎にばらついているため、ノイズ信号は画素回路GC毎にバラツキを持つ。なお、FDの電圧は、蓄積する信号電荷量が増大するにつれて低下する。
時刻t2において、φVSEN=VLであり、SELが非導通状態であり、ノイズ信号の出力が停止されている。また、時刻t2において、φTX=VHにされ、TXが導通状態となり、PDの信号電荷がFDに転送される。
これにより、FDの電圧はFDに転送される信号電荷に応じて低下し、シグナルレベルの電圧V_sとなる。
時刻t3において、φVSEN=VHであり、FDの電圧V_sがSFで電流増幅され、シグナル信号として、垂直信号線L_1を介してカラムADC31に出力されている。出力されたシグナル信号は、カラムADC31によりノイズ信号との差分がとられ、映像信号が生成される。ここで、映像信号は、FDのノイズレベルの電圧V_nと、シグナルレベルの電圧V_sとの差分に相当する値を有している。よって、ノイズ信号とシグナル信号との差分をとることで、シグナル信号に含まれるノイズ成分が除去された映像信号が得られるのである。
読出期間T_Rが終了すると、再度、φRST=VH、φVSEN=VL、φTX=VMとされ、次のフレームの映像信号を得るための露光期間T_Eが開始される。
図4は、図3のタイミングチャートに従って駆動される画素回路GCの光電変換特性を示したグラフである。図4において、縦軸は線形軸であり画素回路GCから出力される映像信号を示し、横軸は対数軸であり、光電変換素子PDに入射する入射光の強度を示している。
このグラフから分かるように、光電変換特性は、変曲点P1を境に低輝度領域が線形(リニア)特性を示す線形特性部D1と、高輝度領域が対数(ログ)特性を示す対数特性部D2とからなるリニアログ特性を持つ。なお、図4のグラフにおいて、線形特性部D1がカーブを描いて上昇し、対数特性部D2がほぼ直線状に上昇しているのは、横軸を対数軸としたからである。
図5から図9は、図3の時刻t0から時刻t4に対応する画素回路GCのエネルギーバンド図である。図5〜図9に示すエネルギーバンド図は、下側に向かうにつれて電圧が高いことを示している。
図5に示す時刻t0において、φRST=VHとされているため、FDはRSTによってリセットされ、PVDDの電圧を維持する。また、φTX=VMに設定されているため、PDとFDとの間にはエネルギー障壁ESが発生する。PDが蓄積する信号電荷量が一定の値未満の場合、PDに蓄積された信号電荷は、エネルギー障壁ESを乗り越えることができないため、PDからFDに移動できない。そのため、第1層L1の信号電荷は入射光量に対して線形特性となる。
一方、PDが蓄積する信号電荷量が一定の値以上になると、信号電荷はエネルギー障壁ESを乗り越えてPDからFDに移動することができる。これにより、PDはサブスレショルド状態となり、FDに信号電荷を漏らしつつ信号電荷を蓄積する。その結果、第2層L2の信号電荷は入射光量に対して対数特性となる。これにより、時刻t0に示す露光期間T_Eではリニアログ特性が実現される。
図6に示す時刻t1において、露光期間T_Eが終了したため、φTX=VLとされ、TXが非導通状態となる。そのため、エネルギー障壁ESが高くなり、信号電荷はPDからFDに移動することができなくなる。
時刻t1では、FDのリセットが終了しているため、主にφRSTをVHからVLに変化させたことによるFDとRSTとの間の寄生容量の影響によって、FDの電圧がPVDDから電圧V_nに低下している。そして、時刻t1では、φVSEN=VHとされ、電圧V_nがSFで電流増幅され、電流増幅された電圧V_nがSELを介して垂直信号線L_1からノイズ信号として出力される。
図7に示す時刻t2において、φTX=VHとされTXが導通状態とされる。これにより、エネルギー障壁ESが無くなり、PDからFDに信号電荷が転送される。そして、FDは第1層L1及び第2層L2からなる信号電荷を蓄積し、電圧が電圧V_nから電圧V_sに低下する。
図8に示す時刻t3において、φTX=VLとされTXが非導通状態とされる。そして、φVSEN=VHとされ、電圧V_sがSFにより電流増幅され、電流増幅された電圧V_sがSELを介して垂直信号線L_1からシグナル信号として出力される。
図9に示す時刻t4において、読出期間T_Rが終了して露光期間T_Eが開始されたため、φTX=VMとされ、TXが中間状態となって再度露光が行われている。また、時刻t4において、φRST=VHとされたため、FDの電圧が再度PVDDに上がっている。
図10は、図1に示すカラムADC31の回路図である。カラムADCは、上流側から順番に、CDS回路41、クランプ部42、比較部43、及びラッチ回路44を備えている。CDS回路41は、反転アンプ(以下、「AMP」と記述する。)、コンデンサCIN,CF、及びスイッチSW1を備えている。
AMPの入力ノードI_1はコンデンサCINを介して垂直信号線L_1と接続されている。AMPの入出力ノード間には、コンデンサCFが接続されている。コンデンサCFにはスイッチSW1が並列接続されている。コンデンサCINの垂直信号線L_1側の端子はノードVPIXである。
クランプ部42は、コンデンサC0及びスイッチSW2を備える。φCLがハイレベルになるとスイッチSW2がオンし、ノードBBの電圧がクランプ電圧VCLでクランプされる。
比較部43は、スイッチSW3,SW4,SW5,SW6、コンパレータCOMP1(以下、「COMP1」と記述する。)、コンパレータCOMP2(以下、「COMP2」と記述する。)、コンデンサC1,C2を備えている。
スイッチSW3は、ノードBB及びノードCC間に接続されている。スイッチSW4は一端がノードCCに接続され、他端がランプ信号(以下、「VRAMP」と記述する。)の電圧源に接続される。
COMP1は入力ノード(以下、「ノードDD」と記述する。)がコンデンサC1を介してノードCCに接続されている。COMP1の入出力ノード間にはスイッチSW5が接続されている。COMP1の出力ノードはコンデンサC2を介してコンパレータCOMP2(以下、「COMP2」と記述する。)に接続されている。COMP2の入出力ノード間にはスイッチSW6が接続されている。COMP2の出力ノードは、インバータI1を介してラッチ回路44が接続されている。ラッチ回路44は、最上位ビットがD0、最下位ビットがD(n)のn+1ビットのデジタルの映像信号を保持する、n+1ビットのラッチ回路である。本実施の形態では、例えばn=13が採用され、ラッチ回路44は14ビットの映像信号を保持する。
図11は、図10に示すカラムADC31のタイミングチャートである。なお、図11に示す時刻t1,t3は図3の同時刻に対応している。
読出期間T_Rが開始されると、画素回路GCからノイズ信号が出力される。これにより、ノードVPIXの電圧はノイズレベルLV_nに上昇する(時刻t1)。なお、ノイズレベルLV_nの電圧はCDS回路41で保持される。
次に、φPRST,φCL,φS1,φS2がそれぞれ、一定時間、ハイレベルとなり、CDS回路41、クランプ部42、及びCOMP1,COMP2がそれぞれリセットされる。これにより、ノードAAの電圧はVTH(AMP)となり、ノードBB,CCの電圧はVCLとなり、ノードDDの電圧はVTH(COMP1)となる。
次に、画素回路GCからシグナル信号が出力されると、ノードVPIXの電圧がΔVだけ低下してシグナルレベルLV_sとなる(時刻t3)。
ノードVPIXのΔV分の電圧の低下に応じて、ノードAA,BB,CC,DDの電圧がそれぞれ上昇する。具体的には、ノードAA,BBはΔV×CIN/CF上昇する。ノードCC,DDはΔV×(CIN/CF)×C0/(C0+C1)上昇する。つまり、CDS回路41により、ノイズ信号とシグナル信号との差分がとられ、この差分を示すΔVに応じた電圧がノードAA〜ノードDDに現れる。
次に、φSHがローレベル、φSHXがハイレベルとなり、スイッチSW3がオン、スイッチSW4がオフし、VRAMPの入力が開始される(時刻TT1)。
また、時刻TT1になると、カウンタ45のカウント動作が開始される。そして、時刻TT2において、ノードDDの電圧がVTH(COMP1)を超えると、COMP1の出力が反転し、その反転に応じて、インバータI1からの出力信号であるCOMPOUTが反転する。
COMPOUTが反転すると、ラッチ回路44はそのときのカウント値をラッチする。時刻TT1において、ノードCCの電圧は、ΔV×(CIN/CF)×C0/(C0+C1)から、VRAMPの入力開始時の電圧Va分低下するため、このときのノードCCのレベルはΔVに応じた値を持つ。したがって、時刻TT1〜時刻TT2の期間はΔVに応じた値を持つ。そのため、VRAMPが入力されてから、COMPOUTが反転するまでの時間をカウントすることで、ΔVに応じたデジタル値、つまり、映像信号のデジタル値を得ることができる。
図12は、図2に示す画素回路GCにおいて感度を変えたときの光電変換特性を示したグラフである。図12において、縦軸は線形軸であり画素回路GCから出力される映像信号を示し、横軸は対数軸であり、光電変換素子PDに入射する入射光の強度を示している。
光電変換特性C(a)は図4に示す感度が標準に設定された画素回路GCの光電変換特性である。光電変換特性C(a)において、線形特性部D1(a)の感度を上げたい場合、例えば、i)カラムADC31のゲインを上げる、ii)カラムADC31の入力レンジを小さくする、iii)AD変換後の映像信号にデジタルゲインを加える等が考えられる。
ここで、i)を実現するには、図10に示すCIN/CFを増大させればよい。ii)を実現するには図11に示すVRAMPの振幅を小さくすればよい。VRAMPの振幅を小さくするには、Vb−Vaの差を小さくすればよい。iii)を実現するには、AD変換された映像信号を取り込んだ制御部14がデジタルの映像信号を所定倍(例えば2倍、3倍)すればよい。
例えば、光電変換特性C(a)に2倍のゲインを与えた場合を考える。この場合、光電変換特性C(b)が得られる。光電変換特性C(b)に示すように、単に光電変換特性C(a)に2倍のゲインを与えてしまうと、線形特性部D1(a)だけでなく対数特性部D2(a)の感度も上がってしまう。そのため、光電変換特性C(b)のダイナミックレンジDM(b)は光電変換特性C(a)のダイナミックレンジDM(a)よりも低下してしまう。
そこで、本実施の形態では、対数特性部D2の感度のみを可変にし、光電変換特性C(c)を得ている。光電変換特性C(c)では、線形特性部D1(c)の傾きは、線形特性部D1(a)の傾きの2倍になり、線形特性部D1(c)の感度が線形特性部D1(a)の2倍になっている。一方、対数特性部D2(c)の傾きは対数特性部D2(a)の傾きの1/2になり、対数特性部D2(c)の感度が対数特性部(a)の感度の1/2になっている。
そのため、光電変換特性C(c)のダイナミックレンジDM(c)が増大し、光電変換特性C(a)のダイナミックレンジDM(a)と同じになっている。これを実現するために、本実施の形態では、図13に示すように画素回路GCに2つの転送トランジスタTXL,TXHを設けている。
図13は、本発明の実施の形態1による画素回路GCの回路図である。図13に示すように画素回路GCは、TXが2段構成になっている。ここで、一方のTXが第1転送トランジスタ(以下、「TXL」と記述する。)であり、他方のTXが第2転送トランジスタ(以下、「TXH」と記述する。)である。
TXHは、例えばnMOSにより構成され、ソースがPDのカソードに接続され、ドレインがTXLのソースに接続されている。TXLは、例えばnMOSにより構成され、ドレインがFDに接続されている。つまり、TXH,TXLは直列接続されている。
TXHのゲートには、TXHを導通状態、非導通状態、及び中間状態で駆動するための信号(以下、「φTXH」と記述する。)が入力される。TXLのゲートには、TXLを導通状態、非導通状態、及び中間状態で駆動するための信号(以下、「φTXL」と記述する。)が入力される。
TXH及びTXLは、TXと同様、φTXH及びφTXLが、φTXH,φTXL=VH,VL,VMとなることで、導通状態、非導通状態、中間状態になる。
ここで、TXLはTXHに比べてチャネル長が短く、オン抵抗が低いため、PDからFDへ漏れ出る信号電荷の量が多くなる。したがって、露光期間T_Eにおいて、TXLに対数変換を行わせた場合、露光期間T_Eの終了時に、PDに残存する信号電荷の量が少なくなり、TXLで対数変換を行ったときの方が、TXHで対数変換を行ったときよりも対数特性部D2の感度が下がるのである。したがって、TXLで対数変換を行った場合、TXHで対数変換を行う場合に比べてダイナミックレンジが上がるのである。
図14は、本発明の実施の形態1による画素回路のタイミングチャートである。φTXLは図3のφTXと同じシーケンスでTXLを駆動させている。つまり、φTXLは、TXLを露光期間T_Eにおいて、中間状態で駆動している。また、φTXLは、読出期間T_Rにおいて、非導通状態、導通状態、及び非導通状態の読出シーケンスでTXLを駆動している。
一方、φTXHは、露光期間T_E及び読出期間T_Rにおいて、常時、φTX=VHとされ、TXHを導通状態で駆動している。これにより、露光期間T_Eにおいて、PDの信号電荷は、TXLで対数変換されることになる。そのため、対数特性部D2の感度が下がり、ダイナミックレンジが上がるのである。
図15は、図14の時刻t0,t4、つまり、露光期間T_Eにおける画素回路GCのエネルギーバンド図である。チャネル長の長いTXHのゲートは開けられており、チャネル長の短いTXLのゲートは半開にされている。第1層L1の信号電荷はエネルギー障壁ESを乗り越えることができず、線形特性を持つ。一方、第2層L2の信号電荷はエネルギー障壁ESを乗り越えてFDに移動することができ、対数特性を持つ。
ここで、TXLはTXHよりもチャネル長が短いため、オン抵抗が小さくなっている。そのため、第2層L2の信号電荷はPDからFDに漏れ出し易くなっている。その結果、露光期間T_Eの終了時にPDに残存する信号電荷の量が少なくなり、対数特性部D2の感度が下がるのである。
図16は、本発明の実施の形態1による画素回路GCの光電変換特性である。光電変換特性C(b)は図3のタイミングチャートで図2の画素回路GCを駆動させたときの画素回路GCの光電変換特性である。
光電変換特性C(c)は図14のタイミングチャートで図13の画素回路GCを駆動させたときの画素回路GCの光電変換特性である。
光電変換特性C(b)、C(c)は、共に上記のi)〜iii)の手法を用いて感度が図4の場合に比べて2倍に上げられているが、光電変換特性C(b)は、線形特性部D1のみならず対数特性部D2(b)の感度も2倍に上がっている。その結果、ダイナミックレンジDM(b)がダイナミックレンジDM(c)より小さくなっている。
一方、図13に示す画素回路GCを図14に示すタイミングチャートで駆動させると、TXLにより対数変換が行われるため、線形特性部D1の感度は2倍を維持しているが、対数特性部D2(c)のみの感度が下がっている。これにより、線形特性部D1の感度を上げた状態で、対数特性部D2(c)のみの感度を下げて、ダイナミックレンジDM(b)よりも大きなダイナミックレンジDM(c)を確保することができる。
(実施の形態2)
実施の形態2による固体撮像装置は、実施の形態1の画素回路GCにおいて、TXLに対数変換させる点は共通しているが、読出期間T_RでのTXHを2値駆動させる点が相違している。なお、本実施の形態において、実施の形態1と同一のものは説明を省略する。
実施の形態2による固体撮像装置は、実施の形態1の画素回路GCにおいて、TXLに対数変換させる点は共通しているが、読出期間T_RでのTXHを2値駆動させる点が相違している。なお、本実施の形態において、実施の形態1と同一のものは説明を省略する。
図17は、本発明の実施の形態2による画素回路GCのタイミングチャートである。図17に示すように、φTXLは図14のφTXLと同じ波形であり、TXLにより対数変換が行われ、感度が下げられている。
一方、露光期間T_Eにおいて、φTXHはφTXH=VHにされTXHが導通状態にされているが、読出期間T_Rにおいては、φTXHがφTXH=VL,VHにされTXHが導通状態と非導通状態との2つの状態に切り替えて駆動されている。つまり、TXHは、φTXH=VH,VLで2値駆動されている。
具体的には、読出期間T_Rにおいて、φTXLは、φTXL=VL,VH,VLと順次に変化しているが、これと同期して、φTXHは、φTXH=VL,VH,VLと変化している。つまり、読出期間T_Rにおいて、φTXLとφTXHとは全く同じ波形を持っている。こうすることで、読出期間T_Rにおいて、TXHの制御をTXLの制御と同じにして制御の簡便化を図ることができる。また、TXHをφTXH=VH,VLの2値駆動させることで、画素回路GCを線形特性で駆動させる従来の動作シーケンスと同じ動作シーケンスで駆動させることができ、特段新たな動作シーケンスを設ける必要がなくなり、コストダウンを図ることができる。更に、読出期間T_Rにおいて、φTXH=VLの期間を設けることで、消費電力の削減を図ることができる。
(実施の形態3)
実施の形態3による固体撮像装置は、実施の形態1の画素回路GCを用いて感度を上げる点を特徴としている。図18は、本発明の実施の形態3による画素回路GCのタイミングチャートである。なお、本実施の形態では、画素回路GCの構成は図13に示す実施の形態1の画素回路GCと同じである。
実施の形態3による固体撮像装置は、実施の形態1の画素回路GCを用いて感度を上げる点を特徴としている。図18は、本発明の実施の形態3による画素回路GCのタイミングチャートである。なお、本実施の形態では、画素回路GCの構成は図13に示す実施の形態1の画素回路GCと同じである。
図18は、対数特性部D2の感度を上げる場合のタイミングチャートであるため、φTXHの波形は図3のφTXと同じ波形である。φTXLは、露光期間T_E及び読出期間T_R共、常時、φTXL=VHとなっており、TXLのゲートを常時開ける。これにより、TXHで対数変換が行われる。
図19は、図18の時刻t0,t4、つまり、露光期間T_Eにおける画素回路GCのエネルギーバンド図である。チャネル長の短いTXLのゲートは開けられており、チャネル長の長いTXHのゲートは半開にされている。第1層L1の信号電荷はエネルギー障壁ESを乗り越えることができず、線形特性を持つ。一方、第2層L2の信号電荷はエネルギー障壁ESを乗り越えてFDに移動することができ、対数特性を持つ。
ここで、TXHはTXLよりもチャネル長が長いため、オン抵抗が大きくなっている。そのため、第2層L2の信号電荷はPDからFDに漏れ難くなっている。これにより、露光期間T_Eの終了時にPDに残存する信号電荷の量が増大し、対数特性部D2の感度が上がるのである。
図20は、本発明の実施の形態3による画素回路GCの光電変換特性である。光電変換特性C(b)は図3のタイミングチャートで図2の画素回路GCを駆動させたときの画素回路GCの光電変換特性である。
光電変換特性C(c)は図18のタイミングチャートで図13の画素回路GCを駆動させたときの画素回路GCの光電変換特性である。
光電変換特性C(b)、C(c)は、共に上記のi)〜iii)の手法を用いて感度が図4の場合に比べて1/2倍に下げられている。これにより、光電変換特性C(b)は、線形特性部D1のみならず対数特性部D2(b)の感度も1/2倍に下がっている。
一方、図13に示す画素回路GCを図18に示すタイミングチャートで駆動させると、TXHにより対数変換が行われるため、線形特性部D1の感度は1/2倍を維持しているが、対数特性部D2(c)のみの感度が上がっている。これにより、線形特性部D1の感度を下げた状態で、対数特性部D2(c)のみの感度を上げることができる。その結果、ダイナミックレンジの確保と対数特性部D2での感度の確保との両立を図ることができる。
(実施の形態4)
実施の形態4による固体撮像装置は、実施の形態3の画素回路GCにおいて、TXLに対数変換させる点は共通しているが、読出期間T_Rで、TXLを2値駆動させる点が相違している。なお、本実施の形態において、実施の形態1〜3と同一のものは説明を省略する。図21は、本発明の実施の形態4による画素回路GCのタイミングチャートである。
実施の形態4による固体撮像装置は、実施の形態3の画素回路GCにおいて、TXLに対数変換させる点は共通しているが、読出期間T_Rで、TXLを2値駆動させる点が相違している。なお、本実施の形態において、実施の形態1〜3と同一のものは説明を省略する。図21は、本発明の実施の形態4による画素回路GCのタイミングチャートである。
図21に示すように、φTXHは図18のφTXHと同じ波形であり、TXHにより対数変換が行われ、感度が上げられている。
一方、露光期間T_Eにおいて、φTXLはφTXL=VHにされTXLが導通状態にされているが、読出期間T_Rにおいては、φTXLがφTXL=VL,VHにされ、導通状態と非導通状態との2つの状態に切り替えて駆動されている。つまり、TXLは、φTXL=VH、VLで2値駆動されている。
具体的には、読出期間T_Rにおいて、φTXHは、φTXH=VL,VH,VLと順次に変化しているが、これと同期して、φTXLは、φTXL=VL,VH,VLと変化している。つまり、読出期間T_Rにおいて、φTXLとφTXHとは全く同じ波形を持っている。こうすることで、読出期間T_Rにおいて、TXLの制御をTXHの制御と同じにして制御の簡便化を図ることができる。また、TXLをφTXL=VH,VLの2値駆動させることで、画素回路GCを線形特性で駆動させる従来の動作シーケンスと同じ動作シーケンスで駆動させることができ、特段新たな動作シーケンスを設ける必要がなくなり、コストダウンを図ることができる。更に、読出期間T_Rにおいて、φTXH=VLの期間を設けることで、消費電力の削減を図ることができる。
(実施の形態5)
実施の形態5の固体撮像装置は、制御部14が明るい被写体の存在の有無を判定し、明るい被写体が存在する場合は、実施の形態1又は2の手法を用いて、画素回路GCの感度を下げ、明るい被写体が存在しない場合は、実施の形態3又は4の手法を用いて、画素回路GCの感度を上げることを特徴としている。
実施の形態5の固体撮像装置は、制御部14が明るい被写体の存在の有無を判定し、明るい被写体が存在する場合は、実施の形態1又は2の手法を用いて、画素回路GCの感度を下げ、明るい被写体が存在しない場合は、実施の形態3又は4の手法を用いて、画素回路GCの感度を上げることを特徴としている。
すなわち、制御部14は、明るい被写体が存在する場合、TXHではなくTXLに対数変換を行わせるように、TG6に制御信号を出力する。この制御信号を受けたTG6は、図14又は図17で示すφTXH,φTXLでTXH,TXLを駆動させるように、ローデコーダ2に指示し、その指示にしたがって、ローデコーダ2は、TXH,TXLを駆動させる。このとき、ローデコーダ2は、φTXL=VMの値をDAC7を介して取得する。これにより、TXH,TXLが図14又は図17のφTXH,φTXLで駆動され、TXLで対数変換が行われる。その結果、対数特性部D2の感度が下げられる。
一方、制御部14は、明るい被写体が存在しない場合、TXLではなくTXHに対数変換を行わせるように、TG6に制御信号を出力する。この制御信号を受けたTG6は、図18又は図21で示すφTXH,φTXLでTXH,TXLを駆動させるように、ローデコーダ2に指示し、その指示にしたがって、ローデコーダ2は、TXH,TXLを駆動させる。このとき、ローデコーダ2は、φTXH=VMの値をDAC7を介して取得する。これにより、TXH,TXLが図18又は図21のφTXH,φTXLで駆動され、TXHで対数変換が行われる。その結果、対数特性部D2の感度が上げられる。
ここで、制御部14は、各画素回路GCから出力される映像信号の平均値に基づいて、明るい被写体の存在の有無を判定すればよい。
具体的には、制御部14は、画素アレイ部1を構成する全部又は一部の画素回路GCから出力される映像信号の平均値を求め、この平均値を規定値V_th1と比較し、平均値が規定値V_th1以上の場合、明るい被写体が存在すると判定し、平均値が規定値V_th1未満の場合、明るい被写体が存在していないと判定すればよい。
規定値V_th1としては、図4に示す対数特性部D2の高輝度側の所定のレベルを採用すればよい。
また、制御部14は、画素アレイ部1を構成する全部又は一部の画素回路GCから出力される映像信号のヒストグラムを求め、このヒストグラムに基づいて、被写体が明るいか否かを判定してもよい。この場合、制御部14は、横軸に映像信号の階調値、縦軸に頻度を規定する映像信号のヒストグラムのグラフを求め、このグラフから最も高階調側にあるピークを特定し、そのピークの階調値が規定値V_th2以上であれば、被写体が明るいと判定し、そのピークの階調値が規定値V_th2未満であれば、被写体が暗いと判定すればよい。
規定値V_th2としては、図4に示す規定値V_th1を採用してもよいし、規定値V_th1よりも多少低い値を採用してもよいし、規定値V_th1よりも多少高い値を採用してもよい。
また、制御部14は、ヒストグラムにおいて、規定値V_th1よりも高い階調値の頻度の合計値を求め、この合計値が規定値V_th3以上であれば、明るい被写体が存在すると判定し、この合計値が規定値Vth_3未満であれば、明るい被写体が存在しないと判定してもよい。ここで、規定値V_th3としては、例えば、画素アレイ部1を構成する全画素回路GCの個数に対して、規定値V_th1以上の階調値の映像信号を出力した画素回路GCの個数が所定の割合(例えば、90%、80%)となるような値を採用すればよい。
このように、本実施の形態では、明るい被写体が存在する場合はダイナミックレンジを確保し、明るい被写体が存在しない場合は感度を上げることができる。
(実施の形態6)
実施の形態6は、TXL,TXHを並列接続させたことを特徴としている。図22は、本発明の実施の形態6による画素回路GCの回路図である。なお、本実施の形態において、実施の形態1〜5と同じものは説明を省略する。
実施の形態6は、TXL,TXHを並列接続させたことを特徴としている。図22は、本発明の実施の形態6による画素回路GCの回路図である。なお、本実施の形態において、実施の形態1〜5と同じものは説明を省略する。
図22に示すように、TXL,TXHはソース同士が接続され、かつ、ドレイン同士が接続されて並列接続されている。
図23は、本発明の実施の形態6による画素回路GCのタイミングチャートである。図23に示すように、φTXLは図3のφTXと同じシーケンスでTXLを駆動させている。つまり、φTXLは、TXLを露光期間T_Eにおいて、中間状態で駆動している。また、φTXLは、読出期間T_Rにおいて、非導通状態、導通状態、及び非導通状態の読出シーケンスでTXLを駆動している。
一方、φTXHは、露光期間T_E及び読出期間T_Rにおいて、常時、φTX=VLとされ、TXHを非導通状態で駆動している。これにより、露光期間T_Eにおいて、PDの信号電荷は、TXLで対数変換されることになる。そのため、対数特性部D2の感度が下がり、ダイナミックレンジが下がるのである。
なお、図22の画素回路GCにおいて、対数特性部D2の感度を上げる場合、φTXHを図23のφTXLの波形とし、φTXLを図23のφTXHの波形とし、φTXHとφTXLとを入れ替えればよい。これにより、TXL,TXHを並列接続した場合において、対数特性部D2のみの感度を上げることができる。
(実施の形態7)
実施の形態7による固体撮像装置は、実施の形態6の画素回路GCにおいて、TXLに対数変換させる点は共通しているが、読出期間T_RでのTXHを2値駆動させる点が相違している。本実施の形態において、実施の形態1〜6と同じものは説明を省略する。
実施の形態7による固体撮像装置は、実施の形態6の画素回路GCにおいて、TXLに対数変換させる点は共通しているが、読出期間T_RでのTXHを2値駆動させる点が相違している。本実施の形態において、実施の形態1〜6と同じものは説明を省略する。
図24は、本発明の実施の形態7による画素回路GCのタイミングチャートである。φTXLは図23のφTXLと同じ波形であり、TXLにより対数変換が行われ、感度が下げられている。
一方、露光期間T_Eにおいて、φTXHはφTXH=VLにされTXLが非導通状態にされているが、読出期間T_Rにおいては、φTXHがφTXH=VL,VHにされTXHが導通状態と非導通状態との2つの状態に切り替えて駆動されている。つまり、TXHは、φTXH=VH,VLで2値駆動されている。
具体的には、読出期間T_Rにおいて、φTXLは、φTXL=VL,VH,VLと順次に変化しているが、これと同期して、φTXHは、φTXH=VL,VH,VLと変化している。つまり、読出期間T_Rにおいて、φTXLとφTXHとは全く同じ波形を持っている。こうすることで、読出期間T_Rにおいて、TXHの制御をTXLの制御と同じにして制御の簡便化を図ることができる。また、φTXHをφTXH=VH,VLの2値駆動させることで、画素回路GCを線形特性で駆動させる従来の動作シーケンスと同じ動作シーケンスで駆動させることができ、特段新たな動作シーケンスを設ける必要がなくなり、コストダウンを図ることができる。更に、読出期間T_Rにおいて、φTXH=VLの期間を設けることで、消費電力の削減を図ることができる。
なお、図22の画素回路GCにおいて、対数特性部D2の感度を上げる場合、φTXHを図24のφTXLの波形とし、φTXLを図24のφTXHの波形とし、φTXHとφTXLとを入れ替えればよい。これにより、TXL,TXHを並列接続した場合において、対数特性部D2のみの感度を上げることができる。
なお、実施の形態1〜7では、TXL,TXHのゲートのチャネル長を変化させることで、TXL,TXHのオン抵抗を変えたが、これに限定されない。すなわち、チャネル長以外に、例えば、TXL,TXHのゲートの下側の不純物濃度等を変化させることによっても、TXL,TXHのオン抵抗を変えることができる。
また、上記実施の形態では、画素回路GCは2つの転送トランジスタを持つ物としたが、これに限定されず、3、4、5つ以上の所定個数の転送トランジスタを持っていてもよい。この場合、各転送トランジスタのオン抵抗を異なるものとし、被写体の明るさに応じて1つの転送トランジスタを選択し、その転送トランジスタに対数変換を行わせればよい。具体的には、制御部14は、画素アレイ部1の全部又は一部の画素回路GCの映像信号の平均値を被写体の輝度として求め、求めた輝度に対して予め定められた感度を実現するためのオン抵抗を持つ転送トランジスタを選択すればよい。
14 制御部
FD 浮遊拡散層
GC 画素回路
P1 変曲点
PD 光電変換素子
T_E 露光期間
T_R 読出期間
TX,TXL,TXH 転送トランジスタ
VM 中間電圧
FD 浮遊拡散層
GC 画素回路
P1 変曲点
PD 光電変換素子
T_E 露光期間
T_R 読出期間
TX,TXL,TXH 転送トランジスタ
VM 中間電圧
Claims (11)
- 低輝度側が線形特性を示す線形特性部と、高輝度側が対数特性を示す対数特性部とを備えるリニアログ特性の画素回路と、
前記画素回路を制御する制御部とを備え、
前記画素回路は、
入射光量に応じた信号電荷を蓄積するフォトダイオードと、
浮遊拡散層と、
前記フォトダイオードに蓄積された信号電荷を前記浮遊拡散層に転送する転送部とを備え、
前記転送部は、それぞれオン抵抗の異なる複数の転送トランジスタを備え、
前記制御部は、露光期間において、前記複数の転送トランジスタの中からいずれか1つの転送トランジスタを選択し、選択した転送トランジスタに前記光電変換素子に蓄積された信号電荷を対数特性に変換させることで、前記画素回路の感度を変化させる固体撮像装置。 - 各転送トランジスタは、それぞれ、チャネル長が異なる請求項1記載の固体撮像装置。
- 前記複数の転送トランジスタは直列接続されている請求項1又は2記載の固体撮像装置。
- 前記制御部は、選択しなかった残りの転送トランジスタを、前記露光期間及び読出期間において、前記導通状態で駆動させる請求項3記載の固体撮像装置。
- 前記制御部は、選択しなかった残りの転送トランジスタを、前記露光期間において、前記導通状態で駆動させ、前記読出期間において、前記導通状態と前記非導通状態との2つの状態を切り替えて駆動させる請求項3記載の固体撮像装置。
- 前記複数の転送トランジスタは並列接続されている請求項1又は2記載の固体撮像装置。
- 前記制御部は、選択しなかった残りの転送トランジスタを、前記露光期間及び読出期間において、前記非導通状態で駆動させる請求項6記載の固体撮像装置。
- 前記制御部は、
選択しなかった残りの転送トランジスタを、前記露光期間において、前記非導通状態で駆動させ、前記読出期間において、前記非導通状態と前記導通状態との2つの状態を切り替えて駆動させる請求項6記載の固体撮像装置。 - 前記複数の転送トランジスタは、第1転送トランジスタと、前記第1転送トランジスタよりもオン抵抗が高い第2転送トランジスタとであり、
前記制御部は、明るい被写体の存在の有無を判定し、前記明るい被写体が存在する場合、前記第1転送トランジスタを選択し、前記明るい被写体が存在しない場合、前記第2転送トランジスタを選択する請求項1〜8のいずれかに記載の固体撮像装置。 - 前記画素回路は、複数存在し、
前記制御部は、各画素回路から出力される画素信号の平均値に基づいて、前記明るい被写体の存在の有無を判定する請求項9記載の固体撮像装置。 - 前記画素回路は、複数存在し、
前記制御部は、各画素回路から出力される画素信号のヒストグラムに基づいて、前記明るい被写体の存在の有無を判定する請求項9記載の固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010265524A JP2012119775A (ja) | 2010-11-29 | 2010-11-29 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010265524A JP2012119775A (ja) | 2010-11-29 | 2010-11-29 | 固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012119775A true JP2012119775A (ja) | 2012-06-21 |
Family
ID=46502174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010265524A Pending JP2012119775A (ja) | 2010-11-29 | 2010-11-29 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012119775A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9426395B2 (en) | 2014-03-25 | 2016-08-23 | Samsung Electronics Co., Ltd. | Methods of calibrating knee-point and logarithmic slope in linear-logarithmic image sensors |
-
2010
- 2010-11-29 JP JP2010265524A patent/JP2012119775A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9426395B2 (en) | 2014-03-25 | 2016-08-23 | Samsung Electronics Co., Ltd. | Methods of calibrating knee-point and logarithmic slope in linear-logarithmic image sensors |
US9843750B2 (en) | 2014-03-25 | 2017-12-12 | Samsung Electronics Co., Ltd. | Methods of calibrating linear-logarithmic image sensors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10237504B2 (en) | Solid-state imaging device and camera system with columm parallel ADC | |
KR101614162B1 (ko) | 고체 촬상 센서 및 카메라 시스템 | |
US9456162B2 (en) | Solid-state imaging device and camera system | |
US9584749B2 (en) | Imaging element, control method, and imaging apparatus | |
WO2011096207A1 (ja) | 固体撮像装置 | |
JP4937380B2 (ja) | Cmosイメージセンサー | |
US7733402B2 (en) | CMOS image sensor having wide dynamic range | |
US7616146B2 (en) | A/D conversion circuit, control method thereof, solid-state imaging device, and imaging apparatus | |
US8659693B2 (en) | Solid-state image pickup element and camera system | |
US20080259178A1 (en) | Solid-state imaging device, signal processing method for the same, and imaging apparatus | |
US20120019697A1 (en) | Solid-state imaging device and camera system | |
WO2007000879A1 (ja) | 固体撮像素子及びその信号読み出し方法 | |
US20130020469A1 (en) | Solid-state image sensing device | |
KR20080095176A (ko) | 고체 촬상장치, 고체 촬상장치의 신호 처리 방법, 및촬상장치 | |
JPWO2011052155A1 (ja) | 固体撮像装置 | |
WO2017061191A1 (ja) | 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 | |
WO2012056630A1 (ja) | 固体撮像装置 | |
JP2012124835A (ja) | 固体撮像装置 | |
WO2012073448A1 (ja) | 固体撮像装置 | |
JP2012119775A (ja) | 固体撮像装置 | |
JP2013187727A (ja) | 固体撮像装置 | |
JP2014030194A (ja) | イメージセンサ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130418 |