JPWO2011142331A1 - 入力装置及びその製造方法 - Google Patents

入力装置及びその製造方法 Download PDF

Info

Publication number
JPWO2011142331A1
JPWO2011142331A1 JP2012514794A JP2012514794A JPWO2011142331A1 JP WO2011142331 A1 JPWO2011142331 A1 JP WO2011142331A1 JP 2012514794 A JP2012514794 A JP 2012514794A JP 2012514794 A JP2012514794 A JP 2012514794A JP WO2011142331 A1 JPWO2011142331 A1 JP WO2011142331A1
Authority
JP
Japan
Prior art keywords
insulating layer
layer
electrode layer
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012514794A
Other languages
English (en)
Inventor
山縣 一芳
一芳 山縣
笹川 英人
英人 笹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of JPWO2011142331A1 publication Critical patent/JPWO2011142331A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03547Touch pads, in which fingers can move on a surface

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Position Input By Displaying (AREA)

Abstract

【課題】 特に、下部基板と上部基板間の密閉性及び密着性を従来に比べて効果的に向上させることが可能な入力装置及びその製造方法を提供することを目的とする。【解決手段】 一対の基板が高さ方向に対向配置され、各基板は、表面に透明導電層が形成された基材と、前記基材の表面にて入力領域の外側の非入力領域に形成された電極層とを有して構成され、各基板間が粘着層を介して接合される。下部基板22の非入力領域20bでは、下部電極層32,33と下部基材50との間の段差に第1の絶縁層52が形成され、第1の絶縁層52の表面から下部電極層32,33の表面にかけて第2の絶縁層53が形成されており、第2の絶縁層53の表面側に前記粘着層が設けられる。【選択図】図5

Description

本発明は、基材表面に透明導電層及び電極層が形成された下部基板と上部基板間を、粘着層を介して接合して成る入力装置に関する。
下記特許文献には、基材表面に透明導電層及び電極層が形成された下部基板と上部基板間を、粘着層(各文献には絶縁シートやシール材、あるいは接着剤等と記載されている)を介して接合して成る入力装置が開示されている。
前記電極層は、入力領域に形成された透明導電層と電気的に接続され非入力領域内にて引き回されている。例えば、図10(従来における下部基板付近を示す部分縦断面図)に示すように、下部基板5は、基材表面にITO等の透明導電層が形成された下部基材9と、下部基材9の表面に設けられた電極層1,2と、電極層1,2の表面から電極層1,2の周囲に広がる下部基材9の表面にかけて形成された絶縁層4とを備えて構成される。そして、図10に示すように、下部基板5と上部基板7(上部基板側の具体的構造は省略)との間を、粘着層8を介して接合して入力装置が完成する。
特開2004−234268号公報 特開2003−196030号公報 特開2009−129225号公報 特開2009−266025号公報 特開平8−241160号公報 特開平11−95925号公報
しかしながら、図10に示すように、各電極層1,2と電極層1,2の周囲に広がる下部基材9との間には段差が形成されているため、絶縁層4を各電極層1,2の表面から下部基材9の表面にかけて形成すると、絶縁層4の表面が凹凸形状となり、図10に示すように、絶縁層4と粘着層8との間に空間10,11が形成される問題があった。空間10は、下部基板5と上部基板7間の入力領域から外部へ通じる通気孔となり、このため、下部基板と上部基板間における密閉性が低下する問題があった。また、絶縁層4と粘着層8との間における接合面積の低下により、絶縁層4と粘着層8間の密着力の低下が問題となった。
特許文献1等に記載された発明では、電極層の外側に位置する上下基板間にシール材を介在させる構成が開示されているが、このような構成であると、シール材と電極層との間に隙間が生じやすい。また電極層の外側の上下基板間を1層のシール材で接合する構成ではシール材の膜厚管理が難しくなり、1層のシール材により電極層の外側に位置する上下基板間を安定して密閉することは困難であると考えられる。また、特許文献1では下部基板側の電極層と上部基板側の電極層との間に介在するのは1層の粘着層であるため、上下に位置する電極層間の電気絶縁性を十分に確保できないと考えられる。
また特許文献6に記載された発明には、透明導電層上に設けられたバスバー間に絶縁層(特許文献6の図1の符号12)を形成した構成が開示されている。この絶縁層はニュートンリング対策として設けられたものである。このようにバスバー間に絶縁層を設けることで、バスバー間の段差を小さくすることができるとしている。しかしながら、バスバー間を隙間無く、絶縁層で埋めることは難しく、バスバー間と絶縁層との間に多少の隙間が空くか、あるいは、絶縁層の一部がバスバー表面にオーバーラップし、絶縁層を印刷形成した際に生じるサドル現象等により絶縁層の表面からバスバーの表面にかけて凹凸が大きくなる。よって、バスバー間に絶縁層を形成するだけでは十分な平坦性を得ることができず、上記した従来課題を効果的に解決できない。
そこで本発明は上記従来の課題を解決するためのものであり、特に、下部基板と上部基板間の密閉性及び密着性を従来に比べて効果的に向上させることが可能な入力装置及びその製造方法を提供することを目的とする。
本発明は、一対の基板が高さ方向に対向配置され、各基板は、表面に透明導電層が形成された基材と、前記基材の表面にて入力領域の外側の非入力領域に形成された電極層とを有して構成され、各基板間が粘着層を介して接合される入力装置において、
少なくとも一方の前記基板の非入力領域では、前記電極層と前記基材との間の段差に第1の絶縁層が形成され、前記第1の絶縁層の表面から前記電極層の表面にかけて第2の絶縁層が形成されており、前記第2の絶縁層の表面側に前記粘着層が設けられることを特徴とするものである。
また本発明は、一対の基板を高さ方向に対向配置し、各基板を、表面に透明導電層が形成された基材と、前記基材の表面にて入力領域の外側の非入力領域に形成された電極層とを有して構成し、各基板間を、粘着層を介して接合する入力装置の製造方法において、
少なくとも一方の前記基板の非入力領域であって、前記電極層と前記基材との間の段差に第1の絶縁層を形成する工程、
前記第1の絶縁層の表面から前記電極層の表面にかけて第2の絶縁層を形成する工程、
前記粘着層を、一対の前記基板の間に介在させ、このとき、前記第2の絶縁層の表面側を前記粘着層に向けた状態にして、一対の前記基板間を前記粘着層により接合する工程、
を有することを特徴とするものである。
このように第1の絶縁層により電極層と基材間の段差を埋めるとともに、第1の絶縁層の表面から電極層の表面にかけて第2の絶縁層を形成することで、第2の絶縁層の表面の平坦性を向上させることができる。よって第2の絶縁層を粘着層側に向けた状態で、各基板間を粘着層を介して接合することで、粘着層と第2の絶縁層との間を全域にわたって適切に密着させることができ、また粘着層と第2の絶縁層間の接合面積を広げることができる。したがって本発明の構成によれば、従来に比べて各基板間の密閉性及び密着性を効果的に向上させることが可能になる。
本発明では、一対の前記基板の双方が、前記第1の絶縁層と前記第2の絶縁層とを備えた構成であり、一方の前記基板に設けられた前記第2の絶縁層と、他方の前記基板に設けられた前記第2の絶縁層との間が前記粘着層を介して接合されていることが好ましい。これにより、より効果的に、各基板間の密閉性及び密着性を向上させることが可能になる。
また本発明では、前記非入力領域では、同一基材の表面に複数の前記電極層が間隔を空けて対向配置されており、前記間隔内に前記第1の絶縁層が設けられており、複数の前記電極層の表面から前記電極層間に位置する前記第1の絶縁層の表面にかけて前記第2の絶縁層が形成されていることが好ましい。これにより、前記電極層間の位置における第2の絶縁層と粘着層との間に空間が形成されるのを抑制でき、各基板間の密閉性及び密着性を効果的に向上させることが可能になる。
また本発明では、前記電極層が、前記入力領域の側部から外部接続端子との接続部にかけて形成されており、前記電極層を介して前記入力領域と対向する前記電極層の外側に前記第1の絶縁層が設けられており、前記電極層の表面から前記電極層の外側に位置する前記第1の絶縁層の表面にかけて前記第2の絶縁層が形成されていることが好ましい。これにより、電極層の外側の位置における第2の絶縁層と粘着層との間に空間が形成されるのを抑制でき、各基板間の密閉性及び密着性を効果的に向上させることが可能になる。また第1の絶縁層を電極層の内側に形成せずに外側に形成したことで、入力領域を大きく形成することが可能である。
また本発明では、前記第1の絶縁層と前記電極層との間には隙間が形成されていることが好ましい。第1の絶縁層の一部が電極層の表面にオーバーラップしてしまうと、サドル現象等により、第1の絶縁層の表面から電極層の表面にかけて凹凸形状が大きくなるので、第1の絶縁層と電極層との間に隙間を形成することで、第2の絶縁層の表面の平坦性を効果的に向上させることが可能である。
また本発明では、前記電極層は、前記入力領域に位置する前記透明導電層に電気的に接続され、外部接続端子との接続部にまで延出する延出電極層と、前記延出電極層と一体にあるいは別体で形成されたダミー電極層とを有しており、
前記延出電極層と前記基材との間の段差、及び、前記ダミー電極層と前記基材との間の段差の双方に前記第1絶縁層が形成されており、前記延出電極層の表面から前記第1の絶縁層の表面にかけて、及び、前記ダミー電極層の表面から前記第1の絶縁層の表面にかけて、前記第2絶縁層が形成されていることが好ましい。ダミー電極層は、延出電極層と高さを揃えて、できる限り基板間の接合を平坦面同士で行うことができるように設けられたものである。ダミー電極層を形成したことで、ダミー電極層と基材間に形成される段差にも第1の絶縁層を形成し、前記第1の絶縁層の表面からダミー電極層の表面にかけて第2の絶縁層を形成する。本発明ではダミー電極層を設けた効果も加わって、第2の絶縁層の表面をより平坦化でき、各基板間の密閉性及び密着性をより効果的に向上させることが可能になる。
本発明では、前記第1の絶縁層及び前記第2の絶縁層をスクリーン印刷で形成することが好ましい。これにより、第1の絶縁層及び第2の絶縁層の双方を適切に形成でき、第2の絶縁層の表面の平坦性を効果的に向上させることが可能になる。
また本発明では、前記第1の絶縁層及び前記第2の絶縁層をUV硬化樹脂により形成することができる。
本発明の入力装置によれば、従来に比べて、上下基板間の密閉性及び密着性を効果的に向上させることが可能になる。
本実施形態における入力装置(タッチパネル)の斜視図、 本実施形態における入力装置の分解斜視図、 図2のうち、下部電極層及び第1の絶縁層を示す拡大斜視図、 図1に示す入力装置をA−A線に沿って切断し矢印方向から見たときの部分縦断面図、 下部基板の一部を拡大して示した部分拡大平面図、 上部基板の一部を拡大して示した部分拡大裏面図、 本実施形態の入力装置を図5のB−Bに沿って切断し矢印方向からみたときの部分拡大縦断面図、 図7の符号Cで囲んだ領域を拡大して示した部分拡大縦断面図、 実施例における電極層、第1の絶縁層及び第2の絶縁層の表面形状を示す実験結果、 従来における入力装置の問題点を説明するための下部基板付近を拡大して示した部分拡大縦断面図。
図1は本実施形態における入力装置(タッチパネル)の斜視図、図2は、本実施形態における入力装置の分解斜視図、図3は図2のうち、下部電極層及び第1の絶縁層を示す拡大斜視図、図4は図1に示す入力装置をA−A線に沿って切断し矢印方向から見たときの部分縦断面図、図5は、下部基板の一部を拡大して示した部分拡大平面図、図6は、上部基板の一部を拡大して示した部分拡大裏面図、図7は本実施形態の入力装置を図5のB−Bに沿って切断し矢印方向からみたときの部分拡大縦断面図、図8は、図7の符号Cで囲んだ領域を拡大して示した部分拡大縦断面図、である。
図1に示す入力装置20は、抵抗式の入力装置を構成する。図2に示すように入力装置20は、下部基板22、上部基板21、表面部材60及びフレキシブルプリント基板54とを有して構成される。本実施形態では下部基板22と上部基板21のうち、主に下部基板22を用いて構造の説明を行うため、下部基板22を構成する各層(各部材)を分解して示し、上部基板21については分解せずに示した。
図2に示すように、下部基板22は、透光性基材の表面にITO等の透明導電層が形成されたフィルム状の下部基材50、下部電極層32,33、第1の絶縁層52、及び、第2の絶縁層53を有して構成される。
ここで本実施形態では、「透光性」や「透明」は可視光線透過率が80%以上の状態を指す。更にヘイズ値が6以下であることが好適である。
図2及び図4に示すように下部基板22の下面側には透光性基材による支持板55が設けられており、下部基板22と支持板55間が、光学用透明粘着剤(OCA)を介して接合されている。なお図4では、図2に示す下部基板22を構成する電極層32,33や第1の絶縁層52、第2の絶縁層53についての図示を省略している(上部基板21側についても同様)。支持板55は下部基板22よりも厚く剛性が高くなっている。
図4に示すように、下部基板22と高さ方向(Z)にて所定間隔を空けて上部基板21が対向している。上部基板21も下部基板22と同様の構成である。すなわち、上部基板21は、透光性基材の表面にITO等の透明導電層が形成されたフィルム状の上部基材、上部電極層、第1の絶縁層、及び第2の絶縁層とを有して構成される。
下部基板22や上部基板21に用いられる透光性基材はポリカーボネート樹脂(PC樹脂)やポリエチレンテレフタレート樹脂(PET樹脂)、ポリエチレンナフタレート樹脂(PEN樹脂)、環状ポリオレフィン(COP樹脂)、ポリメタクリル酸メチル樹脂(アクリル)(PMMA)等の透明基材で形成され、厚みが38μm〜300μm程度で形成される。少なくとも、上部基板21に用いられる透光性基材は、可撓性を確保すべくフィルム等で形成されることが必要である。
下部基板22及び上部基板21に用いられる透明導電層は、ITO(Indium Tin Oxide)、SnO2,ZnO等の無機透明導電材料を、スパッタや蒸着等で成膜して形成される。又は、これらの無機透明導電材料の微粉末を固着したものでもよい。あるいは、有機透明導電材料として、カーボンナノチューブやポリチオフィン、ポリピロール等の有機導電性ポリマーをコーティングしたものでもよい。
各下部基材及び上部基材の表面に形成される電極層は例えばAg塗膜をスクリーン印刷して形成されたものである。各電極層は透光性基材の表面に形成されている透明導電層上に重ねて形成されている。あるいは電極層の一部は、透明導電層が除去されて露出した透光性基材の表面に形成されてもよい。
図4に示すように、下部基板22と上部基板21の間が、入力領域20aの外周に位置する非入力領域20bにて粘着層40を介して接合されている。粘着層40は、アクリル系両面テープやアクリル系粘着剤である。
図4に示すように、入力領域20aでは、下部基板22と上部基板21との間に、空気層44が設けられている。また図示しないが空気層44内には多数のドットスペーサが設けられている。
図4に示す表面部材60は表面層61と表面層61の下面に形成された加飾層62とを有して構成される。表面層61は、可撓性の透光性基材で形成される。加飾層62は、非入力領域20bに形成される。表面部材60と上部基板21との間は透光性の粘着層63を介して接合されている。
操作者が表面層61の表面に位置する入力領域20aを指やペンで下方向へ押圧すると、上部基板21が下方向へ撓み、入力領域20aに位置する下部基板22及び上部基板21の夫々の透明導電層同士が当接する。このとき、各透明導電層に電気的に接続された電極層にて、透明導電層同士の接触位置に対応した検出出力(電圧)を得ることができ、検出出力に基づいて入力領域20aでの操作位置を検知することが可能になっている。
下部基板22の構成について更に詳しく説明する。
図2、図3図5に示す下部基板22を構成する下部電極層32,33は、表面にITO等の透明導電層が形成された下部基材50上であって、入力領域20aの外周に位置する非入力領域20bに形成される。
以下では、形成位置等を説明しやすくするために電極層や第1の絶縁層に対して部分的に名称及び符号を付けて説明する。
図3に示すように、下部電極層32には、入力領域20aのX1側の側部にてY1−Y2方向に平行に細長い形状で形成されるX1側延出電極層32aが形成されている。このX1側延出電極層32aと、入力領域20aに位置する透明導電層とが電気的に接続された状態となっている。
そして下部電極層32は、前記X1側延出電極層32aと、X1側延出電極層32aのY2側端部と一体に形成され、フレキシブルプリント基板54(図2参照)の外部接続端子部と接続される接続部32cと、X1側延出電極層32aのY1側端部からX1−X2方向に延出して形成されるダミー電極層32bとで構成される。ダミー電極層32bは、X1側延出電極層32aと一体に形成されても別体で形成されてもどちらでもよい。
一方、下部電極層33には、入力領域20aのX2側の側部にてY1−Y2方向に平行に細長い形状で形成されるX2側延出電極層33aが形成されている。このX2側延出電極層33aと、入力領域20aに位置する透明導電層とが電気的に接続された状態となっている。
そして下部電極層33は、前記X2側延出電極層33aと、X2側延出電極層33aのY2側端部と一体に形成され、X1−X2方向に延出して形成されるY2側延出電極層33bと、Y2側延出電極層33bの途中位置に形成され、フレキシブルプリント基板54(図2参照)の外部接続端子部と接続される接続部33cと、X2側延出電極層33aのY2側端部と一体に形成され、Y2側延出電極層33bよりも外側の位置にてX1−X2方向に延出して形成されるダミー電極層33dとで構成される。ダミー電極層33dは、X2側延出電極層33aと一体に形成されても別体で形成されてもどちらでもよい。
図5は、下部電極層32の接続部32cや、下部電極層33の接続部33c、Y2側延出電極層33b、ダミー電極層33d付近の平面形状を示している。図5では、後述する第2の絶縁層53を点線で示し、第2の絶縁層53の下に現れる下部電極層32,33や第1の絶縁層52の平面形状を図示した。
図2,図3,図5に示す第1の絶縁層52は、入力領域20aのX1側の非入力領域20bに位置し、Y1−Y2方向に延出するX1側絶縁層52aと、入力領域20aのY1側の非入力領域20bに位置し、X1側絶縁層52aと一体に形成されたX1−X2方向に延出するY1側絶縁層52bと、入力領域20aのX2側の非入力領域20bに位置し、Y1側絶縁層52bと一体に形成されたY1−Y2方向に延出するX2側絶縁層52cと、入力領域20aのY2側の非入力領域20bに位置し、X2側絶縁層52cと一体に形成されたX1−X2方向に延出する外側のY2側絶縁層52eと、外側のY2側絶縁層52eと一体に形成され外側のY2側絶縁層52eよりも内側に位置する内側のY2側絶縁層52dとを有して構成される。
更に第1の絶縁層52は、Y1側絶縁層52bの途中に一体に形成される突出状の突出絶縁層52gと、内側のY2側絶縁層52d及び外側のY2側絶縁層52eの双方に一体に接続された突出絶縁層52fと、分離して形成された島状絶縁層52h,52iとを有して構成される。
第1の絶縁層52は、下部電極層32,33と高さ方向で重ならず、各下部電極層32,33と下部基材50間の段差に形成されるものである。
図5に示すように、X1側絶縁層52aは、下部電極層32のX1側延出電極層32aの外側にて、X1側延出電極層32aと下部基材50間の段差に形成される。また、図5に示すように、外側のY2側絶縁層52eは、下部電極層33のダミー電極層33dの外側にて、ダミー電極層33dと下部基材50間の段差に形成される。
また、図5に示すように、内側のY2側絶縁層52dは、下部電極層33を構成するY2側延出電極層33bとダミー電極層33dとの間の間隔D内に形成される。
また、図5に示すように、突出絶縁層52f及び島状絶縁層52hは、下部電極層33を構成するY2側延出電極層33bの外側にて、Y2側延出電極層33bと下部基材50間の段差に形成される。
また、図5に示すように、島状絶縁層52iは、下部電極層32のX1側延出電極層32a及び接続部32cと下部電極層33のY2側延出電極層33bとの間の間隔E内に形成される。
また図5には図示されない図3に示す第1の絶縁層52のうちY1側絶縁層52bは、下部電極層32のダミー電極層32bの外側にて、前記ダミー電極層32bと下部基材50間の段差に形成され、X2側絶縁層52cは、下部電極層33のX2側延出電極層33aの外側にて、前記X2側延出電極層33aと下部基材50間の段差に形成される。
また図5には図示されない図3に示す突出絶縁層52gは、ダミー電極層32bとX2側延出電極層33aとの間の間隔F内に形成される。
図5に示すように各下部電極層32,33と各第1の絶縁層52との間には、隙間G(図5では、代表的に下部電極層32のX1側延出電極層32aと、第1の絶縁層52のX1側絶縁層52aとの間の隙間に符号を付した)が形成されている。隙間Gは、50〜400μm程度である。
図2,図5に示す第2の絶縁層53は、非入力領域20bにおける各下部電極層32,33の表面から第1の絶縁層52の表面にかけて形成されている。図5に示すように第2の絶縁層53は、各下部電極層32,33の接続部32c,33cの位置には形成されず、各接続部32c,33cは露出している。これによって、各接続部32c,33cとフレキシブルプリント基板54の外部接続端子部間を電気的に接続することが可能になる。また、第2の絶縁層53の内側側面53bは、下部電極層32,33の内側側面32g,33gよりも内方に形成され、下部電極層32,33の内側側面32g,33gが、第2の絶縁層53により覆われていることが好適である。
図6は、上部基板21の部分拡大裏面図である。図6では上部基板21に形成される第2の絶縁層65については点線で示し、上部電極層及び第1の絶縁層の平面形状を図示した。
上部基板21は、透光性基材の表面にITO等の透明導電層が形成された上部基材66と、上部基材66の表面(下部基板22と対向する側の面)に形成された一対の上部電極層45,46と、第1の絶縁層67と、第2の絶縁層65とを有して構成される。
各上部電極層45,46は上部基材66の入力領域20aの外周に位置する非入力領域20bに形成される。
上部電極層45には、入力領域20aのY2側の非入力領域20bにてX1−X2方向に延出するY2側延出電極層45aが形成される。Y2側延出電極層45aは、入力領域20aに位置する透明導電層に電気的に接続されている。そして、上部電極層45は、前記Y2側延出電極層45aと、入力領域20aのX1側の非入力領域20bにて、Y2側延出電極層45aのX1側端部と接続しY1−Y2方向に延出するダミー電極層45bと、Y2側延出電極層45aの途中位置に形成され、フレキシブルプリント基板54の外部接続端子部と電気的に接続される接続部45cとを有して構成される。ダミー電極層45bとY2側延出電極層45aとは一体で形成されても別体で形成されてもよい。
また上部電極層46には、入力領域20aのY1側の非入力領域20bにてX1−X2方向に延出するY1側延出電極層(図示しない)が形成される。Y1側延出電極層は、入力領域20aに位置する透明導電層と電気的に接続されている。そして前記上部電極層46は、前記Y1側延出電極層と、入力領域20aのX2側の非入力領域20bにて、Y1側延出電極層のX2側端部と接続しY1−Y2方向に延出するX2側延出電極層(図示しない)と、X2側延出電極層のY2側端部と一体に形成され、Y2側延出電極層45aよりも外側に位置するY2側延出電極層46aと、Y2側延出電極層46aの先端に位置して、フレキシブルプリント基板54の外部接続端子部と電気的に接続される接続部46bとを有して構成される。
図6に示すように、第1の絶縁層67は、ダミー電極層45bの外側にて、ダミー電極層45bと上部基材66間の段差に形成されるX1側絶縁層67aや、Y2側延出電極層46aの外側にて、Y2側延出電極層46aと上部基材66間の段差に形成される外側のY2側絶縁層67b、外側のY2側絶縁層67bよりも内側に位置して、Y2側延出電極層45aとY2側延出電極層46aとの間の間隔H内に形成される内側のY2側絶縁層67c等を有して構成される。
図6には図示しないが、前記第1の絶縁層67は、図6に現れない上部電極層45,46の外側や、上部電極層間の間隔内にも形成される。
図6に示すように、非入力領域20bにて、各上部電極層45,46の表面から第1の絶縁層67の表面にかけて第2の絶縁層65が形成される。第2の絶縁層65は、接続部45c,46bの位置には形成されず、接続部45c,46bは露出している。よって、各接続部45c,46bは、フレキシブルプリント基板54の外部接続端子部と電気的に接続することが可能となっている。また、第2の絶縁層65の内側側面65bは、上部電極層45,46の内側側面45g(図6には上部電極層45の内側側面45gのみが図示されている)よりも内方に形成され、上部電極層45,46の内側側面45gが、第2の絶縁層65により覆われていることが好適である。
図7は本実施形態における入力領域20を図5に示すA−A線の位置で切断した部分縦断面図である。図7には、図2や図4で示した表面部材60については図示していない。図8は図7に示す符号Cで囲まれた領域の部分拡大縦断面図である。
図7,図8に現れる下部基板22側に形成された第1の絶縁層52を構成するX1側絶縁層52a及び島状絶縁層52iは、下部電極層32,33を構成するX1側延出電極層32aや、Y2側延出電極層33bとほぼ同じ高さ寸法で形成される。また図7,図8に現れる上部基板21側に形成された第1の絶縁層67を構成するX1側絶縁層67aは、上部電極層45を構成するY2側延出電極層45aとほぼ同等の高さ寸法で形成される。その他の第1の絶縁層52,67の部分についても下部電極層32,33や上部電極層45,46とほぼ同等の高さ寸法で形成される。
各第1の絶縁層52,67及び各第2の絶縁層53,65は、例えばスクリーン印刷により所定位置に形成することができる。
また第1の絶縁層52,67及び各第2の絶縁層53,65には、各絶縁層を各電極層32,33,45,46の表面や図8に示す透光性基材30表面に設けられた透明導電層31上に重ねても透明導電層31と各電極層間の密着力を弱めることがない材質が使用される。例えば、各第1の絶縁層52,67及び各第2の絶縁層53,65にはレジスト材料、熱硬化樹脂、熱可塑性樹脂等を用いることができるが特にUV硬化樹脂であることが好適である。また、第1の絶縁層52,67と、第2の絶縁層53,65とは同じ材質であっても異なる材質であってもどちらでもよい。
また既に記載したように、各第1の絶縁層52,67と下部電極層32,33及び上部電極層45,46との間には隙間Gが空いている。
第1の絶縁層52,67をスクリーン印刷したとき各第1の絶縁層52,67の端部はサドル現象により盛り上がる。このため、第1の絶縁層52,67と各電極層間に隙間が形成されないように調整し、仮に、第1の絶縁層52,67の端部の一部が、電極層の表面に重なってしまうと、その部分での膜厚が非常に大きくなり、各第1の絶縁層52,67の表面から各電極層の表面にかけて凹凸が大きくなってしまう。よって各第1の絶縁層52,67と下部電極層32,33及び上部電極層45,46との間には隙間Gを形成することで、各第1の絶縁層52,67の表面から各電極層の表面にかけて形成される第2の絶縁層53,65の表面の平坦性を効果的に向上させることができる。
図9は、実施例における電極層、第1の絶縁層及び第2の絶縁層の表面形状を示す実験結果である。
図9(a)は、電極層と第1の絶縁層の表面形状を示し、図9(b)は、図9(a)に示す電極層の表面から第1の絶縁層の表面にかけて形成された第2の絶縁層の表面形状を示す。図9(a)に示すように、電極層と第1の絶縁層とが重ならないように、電極層と第1の絶縁層との間に隙間Gが形成されている。このように隙間Gを設けることで、図9(b)に示すように第2の絶縁層の表面の平坦性を向上させることができるとわかった。
なお各第1の絶縁層52,67と下部電極層32,33及び上部電極層45,46との間に形成された隙間Gは、第2の絶縁層53,65により埋められる。
本実施形態では図7に示すように、下部基板22側の第2の絶縁層53と、上部基板21側の第2の絶縁層65とを相対向させ、第2の絶縁層53,65間に粘着層40を介在させて、下部基板22と上部基板21間を、粘着層40を介して接合する。このとき、第2の絶縁層53,65の表面53a,65aは粘着層40との接合面であり、上記したように第2の絶縁層53,65の平坦性を効果的に向上させることができることで、下部基板22と上部基板21間の密閉性を向上させることができるとともに、接合面積を大きくすることができ、粘着層40と第2の絶縁層53,65間の密着力を向上させることが可能である。
電極層と基材間の段差に第1の絶縁層52,67を形成し、第1の絶縁層52,67から電極層の表面にかけて第2の絶縁層53,65を形成した実施例と、図10に示すように、電極層の表面から電極層と基材間の段差にかけて一層の絶縁層を形成した比較例とで、ピール強度試験を行ったところ、実施例における第2の絶縁層と粘着層間の接着強度を、比較例における絶縁層と粘着層間の接着強度に比べて2倍〜5倍程度、大きくできることがわかった。
基材表面に、第1の絶縁層52,67と第2の絶縁層53,65を備える構成は、下部基板22と上部基板21の一方だけであってもよいが、上記した実施形態に示すように、下部基板22と上部基板21の双方が、第1の絶縁層52,67と第2の絶縁層53,65とを備え、下部基板22の第2の絶縁層53と上部基板21の第2の絶縁層65間を、粘着層40を介して接合する構成としたことで、より効果的に、下部基板22と上部基板21間の密閉性及び密着性を向上させることが可能である。
本実施形態では、図5の下部基板22に示すように、下部電極層33を構成するY2側延出電極層33bとダミー電極層33d間の間隔D内や、下部電極層33を構成するY2側延出電極層33bと、下部電極層32を構成するX1側延出電極層32a間の間隔E内を第1の絶縁層52を構成するY2側絶縁層52dや島状絶縁層52iで埋め、その上に第2の絶縁層53を重ねて形成している。これにより電極層間を適切に絶縁層で埋めて粘着層40との間に空間が形成されるのを抑制でき、電極層間の位置での下部基板22と上部基板21間の密閉性及び密着性を効果的に向上させることが可能である。図5には現れない下部基板22の電極層間の部分や図6の上部基板21側についても同様の構成及び効果を備える。
また本実施形態では、図5の下部基板22に示すように、下部電極層32のX1側延出電極層32aの外側や、ダミー電極層33dの外側に第1の絶縁層52を構成するX1側絶縁層52aやY2側絶縁層52eを形成し、その上に第2の絶縁層53を重ねて形成している。これにより、下部電極層32,33の外側領域と基材間の段差内を適切に絶縁層で埋めて粘着層40との間に空間が形成されるのを抑制でき、電極層の外側位置での下部基板22と上部基板21間の密閉性及び密着性を効果的に向上させることが可能である。また、下部電極層32,33の内側でなく外側に第1の絶縁層52を形成したことで、入力領域20aを大きく形成することが可能である。図5には現れない下部基板22の電極層の外側部分や図6の上部基板21側についても同様の構成及び効果を備える。
本実施形態では、図3,図5の下部基板22に示すように、ダミー電極層32b,33dが設けられる。ダミー電極層32b,33dの形成は必須ではないが、ダミー電極層32b,33dを形成することで、各延出電極層32a,33a,33bと高さを揃えて、できる限り基板同士の接合を平坦面同士で行うことができる。そして、本実施形態では、ダミー電極層32b,33dと下部基材50間に形成される段差にも、第1の絶縁層52を形成し、ダミー電極層32b,33d上から第1の絶縁層52上にかけて第2の絶縁層53を形成する。本実施形態では、ダミー電極層32b,33dを設けた効果も加わって、第2の絶縁層53の表面の平坦性をより効果的に向上させることができ、下部基板22と上部基板21間の密閉性及び密着性をより効果的に向上させることが可能になる。図6の上部基板21側に形成されるダミー電極層と上部基材66間の段差部分についても同様の構成及び効果を備える。
本実施形態における入力装置20の製造方法では、下部基板22の非入力領域20bにおける図3に示す形状の下部電極層32,33と下部基材50間の段差に図3に示す形状の第1の絶縁層52を例えばスクリーン印刷により形成する。このとき、図5や図7、図8で示したように、下部電極層32,33と第1の絶縁層52との間に隙間Gを形成する。また、例えば第1の絶縁層52をUV硬化樹脂で形成し、第1の絶縁層52をスクリーン印刷で形成後にUV硬化させる。
次に、第2の絶縁層53を非入力領域20bに形成された第1の絶縁層52上から下部電極層32,33上にかけて形成する。第2の絶縁層53を例えばスクリーン印刷により形成する。このとき例えば第2の絶縁層53をUV硬化樹脂で形成し、第2の絶縁層53をスクリーン印刷で形成後にUV硬化させる。
本実施形態では、上記のように非入力領域20bにおける下部電極層32,33と下部基材50間の段差を第1の絶縁層52で埋め、更に、第1の絶縁層52上から下部電極層32,33上にかけて第2の絶縁層53を形成したことで、第2の絶縁層53の表面の平坦性を向上させることができる。
上部基板21についても上記と同様の製造方法により形成できる。そして、下部基板22と上部基板21との各第2の絶縁層53,65を相対向させ、各第2の絶縁層53,65の間に粘着層40を介在させた状態で、下部基板22と上部基板21間を前記粘着層40により接合する。本実施形態では平坦性が高く接合面積が広い第2の絶縁層53,65の表面を粘着層40との接合面としたため、下部基板22と上部基板21間の密閉性及び密着性を従来に比べて効果的に向上させることが可能になる。
20 入力装置
20a 入力領域
20b 非入力領域
21 上部基板
22 下部基板
30 透光性基材
31 透明導電層
32、33 下部電極層
32b、33d、45b ダミー電極層
40 粘着層
45、46 上部電極層
50 下部基材
52,67 第1の絶縁層
53、65 第2の絶縁層
54 フレキシブルプリント基板
55 支持板
60 表面部材

Claims (10)

  1. 一対の基板が高さ方向に対向配置され、各基板は、表面に透明導電層が形成された基材と、前記基材の表面にて入力領域の外側の非入力領域に形成された電極層とを有して構成され、各基板間が粘着層を介して接合される入力装置において、
    少なくとも一方の前記基板の非入力領域では、前記電極層と前記基材との間の段差に第1の絶縁層が形成され、前記第1の絶縁層の表面から前記電極層の表面にかけて第2の絶縁層が形成されており、前記第2の絶縁層の表面側に前記粘着層が設けられることを特徴とする入力装置。
  2. 一対の前記基板の双方が、前記第1の絶縁層と前記第2の絶縁層とを備えた構成であり、一方の前記基板に設けられた前記第2の絶縁層と、他方の前記基板に設けられた前記第2の絶縁層との間が前記粘着層を介して接合されている請求項1記載の入力装置。
  3. 前記非入力領域では、同一基材の表面に複数の前記電極層が間隔を空けて対向配置されており、前記間隔内に前記第1の絶縁層が設けられており、複数の前記電極層の表面から前記電極層間に位置する前記第1の絶縁層の表面にかけて前記第2の絶縁層が形成されている請求項1又は2に記載の入力装置。
  4. 前記電極層が、前記入力領域の側部から外部接続端子との接続部にかけて形成されており、前記電極層を介して前記入力領域と対向する前記電極層の外側に前記第1の絶縁層が設けられており、前記電極層の表面から前記電極層の外側に位置する前記第1の絶縁層の表面にかけて前記第2の絶縁層が形成されている請求項1ないし3のいずれか1項に記載の入力装置。
  5. 前記第1の絶縁層と前記電極層との間には隙間が形成されている請求項1ないし4のいずれか1項に記載の入力装置。
  6. 前記電極層は、前記入力領域に位置する前記透明導電層に電気的に接続され、外部接続端子との接続部にまで延出する延出電極層と、前記延出電極層と一体にあるいは別体で形成されたダミー電極層とを有しており、
    前記延出電極層と前記基材との間の段差、及び、前記ダミー電極層と前記基材との間の段差の双方に前記第1絶縁層が形成されており、前記延出電極層の表面から前記第1の絶縁層の表面にかけて、及び、前記ダミー電極層の表面から前記第1の絶縁層の表面にかけて、前記第2絶縁層が形成されている請求項1ないし5のいずれか1項に記載の入力装置。
  7. 一対の基板を高さ方向に対向配置し、各基板を、表面に透明導電層が形成された基材と、前記基材の表面にて入力領域の外側の非入力領域に形成された電極層とを有して構成し、各基板間を、粘着層を介して接合する入力装置の製造方法において、
    少なくとも一方の前記基板の非入力領域であって、前記電極層と前記基材との間の段差に第1の絶縁層を形成する工程、
    前記第1の絶縁層の表面から前記電極層の表面にかけて第2の絶縁層を形成する工程、
    前記粘着層を、一対の前記基板の間に介在させ、このとき、前記第2の絶縁層の表面側を前記粘着層に向けた状態にして、一対の前記基板間を前記粘着層により接合する工程、
    を有することを特徴とする入力装置の製造方法。
  8. 前記第1の絶縁層と前記電極層との間に隙間を形成する請求項7記載の入力装置の製造方法。
  9. 前記第1の絶縁層及び前記第2の絶縁層をスクリーン印刷で形成する請求項7又は8に記載の入力装置の製造方法。
  10. 前記第1の絶縁層及び前記第2の絶縁層をUV硬化樹脂により形成する請求項7ないし9のいずれか1項に記載の入力装置の製造方法。
JP2012514794A 2010-05-12 2011-05-10 入力装置及びその製造方法 Withdrawn JPWO2011142331A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010110066 2010-05-12
JP2010110066 2010-05-12
PCT/JP2011/060701 WO2011142331A1 (ja) 2010-05-12 2011-05-10 入力装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2011142331A1 true JPWO2011142331A1 (ja) 2013-07-22

Family

ID=44914387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012514794A Withdrawn JPWO2011142331A1 (ja) 2010-05-12 2011-05-10 入力装置及びその製造方法

Country Status (3)

Country Link
JP (1) JPWO2011142331A1 (ja)
CN (1) CN102893243B (ja)
WO (1) WO2011142331A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196886A (ja) * 2000-10-18 2002-07-12 Hitachi Ltd タッチパネルおよび画面入力型表示装置
JP2003196030A (ja) * 2001-12-28 2003-07-11 Kawaguchiko Seimitsu Co Ltd タッチパネル
JP2005071123A (ja) * 2003-08-26 2005-03-17 Matsushita Electric Ind Co Ltd タッチパネルおよびこれを用いた電子機器
US20050046622A1 (en) * 2003-08-26 2005-03-03 Akira Nakanishi Touch panel and electronic device using the same

Also Published As

Publication number Publication date
CN102893243A (zh) 2013-01-23
WO2011142331A1 (ja) 2011-11-17
CN102893243B (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
KR20150097054A (ko) 터치 윈도우 및 이를 포함하는 디스플레이 장치
JP2012043298A (ja) 入力装置及びその製造方法
KR101140377B1 (ko) 터치 스크린 패널 및 터치 스크린 패널의 제조 방법
JP2015026370A (ja) タッチウィンドウ及びこれを含むタッチデバイス
JP5409515B2 (ja) 静電容量センサ
JP2005115729A (ja) タッチパネルおよびそれを用いた電子機器
JP2012064211A (ja) 静電容量方式タッチスクリーンの製造方法
KR20150145211A (ko) 터치 패널용 윈도우 및 이를 구비한 터치 윈도우
WO2011152175A1 (ja) 入力装置
JP2011248810A (ja) 入力装置
JP6176716B2 (ja) 入力装置及びそれを用いた携帯機器
JP2012032955A (ja) 電極パターン付基板およびタッチパネル
JP5270038B2 (ja) 入力装置
JP5888964B2 (ja) タッチパネル
KR20160005596A (ko) 터치 윈도우
KR20090090098A (ko) 터치윈도우 및 그 제조방법
KR102302818B1 (ko) 터치 윈도우 및 이를 포함하는 디스플레이
JPWO2011142331A1 (ja) 入力装置及びその製造方法
JP2012203514A (ja) 入力装置
KR20160000242A (ko) 터치윈도우
JP5800551B2 (ja) 抵抗膜方式タッチパネル
JP6626191B2 (ja) 静電容量式センサ
JP2018120436A (ja) タッチパネル
JP2011232912A (ja) 入力装置及びその製造方法
JP2012113641A (ja) 入力装置及び入力装置の製造方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130502