JP2011232912A - 入力装置及びその製造方法 - Google Patents

Abstract

【課題】電極層間の間隔内に位置する透明導電層と粘着層間の密着力を従来に比べて向上させることが可能な入力装置及びその製造方法を提供する。
【解決手段】下部基板２２では、入力領域２０ａの外側の非入力領域２０ｂで一対の下部電極層３２，３３が間隔Ｄ，Ｅを空けて対向配置されている。間隔Ｄ，Ｅ内では透明導電層３１が露出している。下部基板２２と上部基板間を接合するための粘着層は、下部電極層３２，３３の表面から間隔Ｄ，Ｅ内に位置する透明導電層３１の表面にかけての段差内に入り込んでいる。前記間隔Ｄ，Ｅ内に位置する透明導電層３１には、複数本の溝５０ａ〜５０ｊ，５１ａ〜５１ｊが形成されている。
【選択図】図２

Description

本発明は、表面に透明導電層及び電極層が形成された下部基板と上部基板間を、粘着層を介して接合して成る入力装置に関する。

図７は、従来における入力装置１の部分縦断面図を示す。
入力装置１は、下部基板２と、上部基板３と、下部基板２及び上部基板３間を接合する粘着層４とを有して構成される。

下部基板２は、下部基材２ａの内面にＩＴＯ等の透明導電層１０が形成され、透明導電層１０の表面に電極層５が形成された構成である。

上部基板３は、上部基材３ａの内面にＩＴＯ等の透明導電層６が形成され、透明導電層６の表面に電極層７が形成された構成である。

図７に示す入力装置１は例えば抵抗式タッチパネルを構成し、入力領域１ａでは、透明導電層６，１０間に空気層９が設けられている。各電極層５，７は入力領域１ａの外側に位置する非入力領域１ｂに引き出されている。そして非入力領域１ｂにて下部基板２と上部基板３間が粘着層４を介して接合されている。

図８は、図７とは異なる場所の非入力領域１ｂの特に下部基板付近を拡大して示した部分拡大縦断面図である。

図８に示すように、下部基板２を構成する透明導電層１０上に形成された複数の電極層５，５が間隔５ａを空けて対向している。このため前記間隔５ａ内には透明導電層１０の表面が露出した状態となっている。そして、この間隔５ａ内に粘着層４が入り込んでいる。

特開平１０−２１４１４５号公報 特開２００４−３５５２９２号公報 特開２００３−１９６０３０号公報 特開２００９−１２９２２５号公報

しかしながら、図７，図８に示す従来の入力装置１の構造では、電極層５，５間に露出する透明導電層１０と粘着層４間の密着力を高めることができない問題があった。透明導電層１０と粘着層４との密着力は、Ａｇ等で形成される電極層５と粘着層４との密着力に比べて低い。加えて、電極層５，５間の間隔５ａが狭いため、間隔５ａ内での透明導電層１０と粘着層４との密着面積が小さく、また粘着層４が間隔５ａ内に十分に入り込めない場合もあり、間隔５ａ内に位置する透明導電層１０は、粘着層４との間で益々、密着力が低下しやすくなっていた。そして、このように密着力が低下すると、間隔５ａ内に位置する透明導電層１０と粘着層４間の部分から剥がれ等が生じやすくなるため、密着力を従来より向上させることが必要であった。

各特許文献に記載された発明には、電極層５，５間の間隔５ａ内に位置する透明導電層１０と粘着層４間の密着力を向上させるための構造は開示されていない。

特許文献１では、一対の電極層（明細書には「引き出し電極部」と記載されている）間に位置するＩＴＯ膜が切り溝で切断された構造が開示されている。しかしながら、この切り溝は、両電極層間を電気的に分離するために形成されたものであり（特許文献１の［００１１］欄参照）、ＩＴＯ膜と粘着層間の密着力を向上させるものではない。また特許文献１では、粘着層が、一対の電極層の表面から、前記電極層間に位置するＩＴＯ膜の表面にかけての段差内に入り込んだ構成は開示されていない。

そこで本発明は上記従来の課題を解決するためのものであり、特に、電極層間の間隔内に位置する透明導電層と粘着層間の密着力を従来に比べて向上させることが可能な入力装置及びその製造方法を提供することを目的とする。

本発明は、第１基板と第２基板とが対向配置され、各基板は、基材と、各基材の内面に設けられた透明導電層と、入力領域の外側に位置し各透明導電層の表面に形成された電極層とを有して構成され、前記第１基板と前記第２基板間が粘着層を介して接合される入力装置において、
前記第１基板及び前記第２基板の少なくとも一方では、前記入力領域の外側で複数の前記電極層が間隔を空けて対向配置され、前記間隔内に位置する前記透明導電層が露出しており、
前記粘着層は、前記電極層の表面から前記間隔内に位置する前記透明導電層の表面にかけての段差内に入り込んでおり、
前記間隔内に位置する前記透明導電層には、複数本の溝が形成されていることを特徴とするものである。

また本発明は、第１基板と第２基板とを対向配置し、各基板を、基材と、各基材の内面に設けた透明導電層と、入力領域の外側に位置し各透明導電層の表面に形成した電極層とを有して形成し、前記第１基板と前記第２基板との間を、粘着層を介して接合する入力装置の製造方法において、
前記第１基板及び前記第２基板の少なくとも一方では、前記入力領域の外側にて対向配置される複数の前記電極層の間隔内に露出する前記透明導電層に対し、複数本の溝を形成する工程、
前記第１基板と前記第２基板との間を、前記粘着層を介して接合し、このとき、前記粘着層が前記電極層の表面から前記間隔内に位置する前記透明導電層の表面にかけての段差内に入り込む工程、
を有することを特徴とするものである。

本発明では、このように複数の電極層間の間隔内に露出する透明導電層に、複数本の溝を形成したことで、透明導電層の表面積を大きくでき、またアンカー効果により、前記間隔内に位置する透明導電層と粘着層間の密着力を従来に比べて向上させることができる。

本発明では、各溝の底面は、前記基材の表面にまで達していることが好ましい。アンカー効果を効果的に発揮させることができ、間隔内に位置する透明導電層と粘着層間の密着力を従来に比べて向上させることができる。また次に説明する溝を分断溝とともにレーザトリミング等で連続して形成することができる。

また本発明では、前記透明導電層には、前記入力領域の一辺に沿って複数の前記電極層間を電気的に分断するための分断溝が形成され、前記分断溝は、少なくとも一つの前記溝に接続されていることが好ましい。このとき、前記溝には前記分断溝に接続された第１の溝と、前記分断溝に直接、接続されない第２の溝とが設けられることが好ましい。このように、複数の電極層間を電気的に分離するための第１の溝のみならず、電極層間の電気絶縁性の確保に直接関与しない第２の溝を形成することで、多くの溝を間隔内に位置する透明導電層に形成することが可能であり、前記間隔内に位置する透明導電層と粘着層間の密着力を効果的に向上させることができる。

また本発明では、複数の前記溝は、前記電極層間の対向方向と、前記対向方向に対して交差する方向の双方に形成さていることが好適である。

また本発明では、前記間隔を形成する少なくとも一方の前記電極層を、ダミー電極層として構成できる。ダミー電極層は、電極層と高さを揃えて、できる限り基板間の接合を平坦面同士で行うことができるように設けられたものである。このようなダミー電極層を形成したことで、電極層間（少なくとも一方がダミー電極層である）が接近して狭い間隔が形成される場合、前記間隔内に位置する透明導電層に対して複数本の溝を形成することで、前記間隔内に位置する透明導電層と粘着層間の密着力を向上させることができるとともに、ダミー電極層を設けた効果も加わって、基板間全体の密着性をより効果的に向上させることが可能になる。

また本発明では、前記分断溝及び各溝を同じレーザトリミング工程で形成することが好ましい。これにより、簡単且つ適切に、分断溝及び各溝を形成することが可能になる。

本発明の入力装置によれば、従来に比べて、電極層間の間隔内に露出する透明導電層と粘着層間の密着力を向上させることができる。

本実施形態における入力装置（タッチパネル）が組み込まれた携帯電子機器の斜視図、 本実施形態における下部基板の平面図、 本実施形態における上部基板の平面図、 本実施形態における入力装置を図１に示すＡ−Ａ線に沿って切断し矢印方向から見た部分縦断面図、 図２に示す下部基板と図３に示す上部基板とを粘着層を介して接合してなる本実施形態の入力装置を、図２のＢ−Ｂ線に沿って切断し矢印方向から見た部分縦断面図、 図５に示すＣの部分の部分拡大縦断面図、 従来における入力装置の部分縦断面図、 図７とは異なる場所の非入力領域の特に下部基板付近を拡大して示した従来における入力装置の部分拡大縦断面図、

図１は本実施形態における入力装置（タッチパネル）が組み込まれた携帯電子機器の斜視図、図２は、本実施形態における下部基板の平面図、図３は、本実施形態における上部基板の平面図、図４は、本実施形態における入力装置を図１に示すＡ−Ａ線に沿って切断し矢印方向から見た部分縦断面図、図５は、図２に示す下部基板と図３に示す上部基板とを粘着層を介して接合してなる本実施形態の入力装置を、図２のＢ−Ｂ線に沿って切断し矢印方向から見た部分縦断面図、図６は図５に示すＣの部分の部分拡大縦断面図である。

図１に示すように、携帯電子機器に入力装置２０が組み込まれている。携帯電子機器には、入力装置２０の裏面側に液晶ディスプレイが内蔵されており、入力装置２０の入力領域２０ａ（表示領域）に、液晶ディスプレイにおける画像を映し出すことができる。本実施形態における入力装置２０では、入力領域２０ａを指やペン等の操作体で操作したとき、その操作位置を検出することが可能である。

本実施形態における入力装置２０は、抵抗式の入力装置を構成する。図４に示すように入力装置２０は、下部基板（第１基板）２２、上部基板（第２基板）２１、及び表面部材６０とを有して構成される。

下部基板２２は、透光性基材３０と、透光性基材３０の内面（上部基板２１と対向する内面）に形成された下部透明導電層３１と、下部透明導電層３１に電気的に接続される一対の下部電極層３２，３３とを有して構成される。ここで本実施形態では、「透光性」や「透明」は可視光線透過率が９０％以上の状態を指す。更にヘイズ値が３以下であることが好適である。

図４に示すように、下部基板２２と高さ方向（Ｚ）にて所定間隔を空けて対向する上部基板２１は、透光性基材３５と、透光性基材３５の内面（下部基板２２と対向する内面）に形成された上部透明導電層３６と、上部透明導電層３６に電気的に接続される一対の上部電極層４５，４６と、上部電極層４５，４６の表面を覆うレジスト層３９とを有して構成される。

透光性基材３０，３５はポリカーボネート樹脂（ＰＣ樹脂）やポリエチレンテレフタレート樹脂（ＰＥＴ樹脂）、ポリエチレンナフタレート樹脂（ＰＥＮ樹脂）、環状ポリオレフィン（ＣＯＰ樹脂）、ポリメタクリル酸メチル樹脂（アクリル）（ＰＭＭＡ）等の透明基材で形成され、厚みが５０μｍ〜３００μｍ程度で形成される。下側の透光性基材３０は上側の透光性基材３５より厚くまた剛性が高いことが好適である。例えば下側の透光性基材３０は、ポリエチレンナフタレート樹脂（ＰＥＮ樹脂）等のプラスチック基材で形成され、上側の透光性基材３５よりも厚く形成されることが好ましい。上側の透光性基材３５は可撓性を確保すべくフィルム等で形成されることが好適である。

下部透明導電層３１及び上部透明導電層３６は、ＩＴＯ（Indium Tin Oxide）、ＳｎＯ₂，ＺｎＯ等の無機透明導電材料を、スパッタや蒸着等で成膜して形成される。又は、これらの無機透明導電材料の微粉末を固着したものでもよい。あるいは、有機透明導電材料として、カーボンナノチューブやポリチオフィン、ポリピロール等の有機導電性ポリマーをコーティングしたものでもよい。各透明導電層３１，３６の厚さは、０．００５μｍ〜２μｍ程度である。下部透明導電層３１及び上部透明導電層３６は、ＩＴＯ膜であることが好ましい。

各透明導電層３１，３６の表面に形成される電極層３２，３３，４５，４６は例えばＡｇ塗膜をスクリーン印刷して形成されたものである。各電極層３２，３３，４５，４６の厚さは１０〜２０μｍ程度である。

図４に示すように、下部基板２２と上部基板２１の間が、入力領域２０ａの外周に位置する非入力領域２０ｂにて粘着層４０を介して接合されている。粘着層４０は、アクリル系両面テープやアクリル系粘着剤である。

図４に示すように、入力領域２０ａでは、下部基板２２と上部基板２１との間に、空気層４４が設けられている。また図示しないが空気層４４内には多数のドットスペーサが設けられている。

図４に示す表面部材６０は表面層６１と表面層６１の下面に形成された加飾層６２とを有して構成される。表面層６１は、可撓性の透光性基材で形成される。加飾層６２は、非入力領域２０ｂに形成される。表面部材６０と上部基板２１との間は透光性の粘着層６３を介して接合されている。

操作者が表面層６１の表面に位置する入力領域２０ａを指やペンで下方向へ押圧すると、上部基板２１が下方向へ撓み、入力領域２０ａに位置する下部透明導電層３１と上部透明導電層３６同士が当接する。このとき、各透明導電層３１，３６に接続された電極層３２，３３，４５，４６にて、透明導電層３１，３６同士の接触位置に対応した検出出力（電圧）を得ることができ、検出出力に基づいて入力領域２０ａでの操作位置を検知することが可能になっている。

図２は、下部基板２２の平面図である。下部透明導電層３１は、透光性基材３０の表面のほぼ全体に形成されている。

図２に示すように、下部透明導電層３１上に一対の下部電極層３２，３３が形成されている。下部電極層３２，３３は、所定幅にて細長い形状にパターン形成されている。下部電極層３２，３３は入力領域２０ａの外周に位置する非入力領域２０ｂに形成されている。

図２に示すように、下部電極層３２は、入力領域２０ａの図示Ｘ１側に位置するＸ１側の非入力領域２０ｂ１で、入力領域２０ａに位置する下部透明導電層３１と電気的に接続されている。下部電極層３２はＸ１側の非入力領域２０ｂ１にてＹ１−Ｙ２方向に延出するＸ１側電極層３２ａと、Ｘ１側電極層３２ａと一体に接続し、入力領域２０ａの図示Ｙ２側に位置するＹ２側の非入力領域２０ｂ２にてＸ１−Ｘ２方向に延出するＹ２側電極層３２ｂと、Ｙ２側電極層３２ｂのＸ２側端部に一体に接続し、前記入力領域２０ａから離れる方向に延出する接続部３２ｃとで構成される。

一方、下部電極層３３は、入力領域２０ａの図示Ｘ２側に位置するＸ２側の非入力領域２０ｂ３で、入力領域２０ａに位置する下部透明導電層３１と電気的に接続されている。下部電極層３３はＸ２側の非入力領域２０ｂ３にてＹ１−Ｙ２方向に延出するＸ２側電極層３３ａと、Ｘ２側電極層３３ａと一体に接続し、入力領域２０ａのＹ１側に位置するＹ１側の非入力領域２０ｂ４にてＸ１−Ｘ２方向に延出するＹ１側電極層３３ｂと、Ｘ２側電極層３３ａの端部に一体に接続し、Ｙ２側の非入力領域２０ｂ２にて下部電極層３２の接続部３２ｃと間隔Ｄを空けて対向する接続部３３ｃとで構成される。

下部電極層３３のＹ１側電極層３３ｂは、下部電極層３２のＸ１側電極層３２ａ，Ｙ２側電極層３２ｂ、下部電極層３３のＸ２側電極層３３ａと同じ高さに揃えて、下部基板２２と上部基板２１間を安定して接合するためのダミー電極層である。Ｙ１側電極層３３ｂとＸ２側電極層３３ａとは分離して形成されていてもよい。ただし、分離せずに一体としたほうが、図２に示す間隔Ｄと同様の間隔が、Ｙ１側電極層３３ｂとＸ２側電極層３３ａとの間に形成されず、電極層間に形成される間隔数を減らすことができ好適である。なお、Ｙ１側電極層３３ｂとＸ２側電極層３３ａとを分離して、Ｙ１側電極層３３ｂとＸ２側電極層３３ａの間に間隔が形成される場合には、後述する複数本の溝を前記間隔内に位置する下部透明導電層３１に対して形成する。

図２に示すように、Ｙ１側電極層３３ｂと、Ｘ１側電極層３２ａとはＹ１側の非入力領域２０ｂ４にて間隔Ｅを空けて対向している。

図２に示す各下部電極層３２，３３の接続部３２ｃ，３３ｃは、図示しないフレキシブルプリント基板の外部端子部に電気的に接続される部分である。

図２に示す間隔Ｄ、Ｅは、下部電極層３２，３３同士が入力領域２０ａを介して対向する部分（Ｘ１側電極層３２ａと、Ｘ２側電極層３３ａ間の間隔）に比べて十分に小さい。前記間隔Ｄは、フレキシブルプリント基板の外部端子部のピッチに合わせて形成される。間隔Ｅは、ダミー電極層であるＹ１側電極層３３ｂをできる限りＸ１側電極層３２ａに近づけるために前記間隔Ｄとほぼ同等に形成される。

図２に示すように、下部透明導電層３１には、入力領域２０ａのＹ１側及びＹ２側の夫々にてＸ１−Ｘ２方向に向けて直線状の分断溝３１ａ，３１ｂが形成されている。分断溝３１ａ，３１ｂに位置する下部透明導電層３１は除去されており、分断溝３１ａ，３１ｂの底面は、透光性基材３０の表面にまで到達している（透光性基材３０の表面が分断溝３１ａ，３１ｂから露出している）。

図２に示すように、各下部電極層３２，３３の接続部３２ｃ，３３ｃ間の間隔Ｄ内にて露出する下部透明導電層３１には複数本の溝５０ａ〜５０ｊが形成されている。各溝５０ａ〜５０ｊは、分断溝３１ａ，３１ｂと同様に、底面が透光性基材３０の表面にまで到達している（透光性基材３０の表面が溝５０ａ〜５０ｊから露出している）。

溝５０ａ〜５０ｊは、Ｘ１−Ｘ２方向に所定の間隔を空けて配置されるとともに、夫々、Ｙ１−Ｙ２方向に向けて直線状に延出する第１の溝５０ａ〜５０ｃと、Ｙ１−Ｙ２方向に所定の間隔を空けて配置されるとともに、夫々、Ｘ１−Ｘ２方向に向けて直線状に延出して第１の溝５０ａ〜５０ｃに交差する第２の溝５０ｄ〜５０ｊとを有して構成される。

また図２に示すように、各下部電極層３２，３３のＸ１側電極層３２ａの端部とＹ１側電極層３３ｂの端部間の間隔Ｅ内にて露出する下部透明導電層３１には複数本の溝５１ａ〜５１ｊが形成されている。各溝５１ａ〜５１ｊは、分断溝３１ａ，３１ｂと同様に、底面が透光性基材３０の表面にまで到達している（透光性基材３０の表面が溝５１ａ〜５１ｊから露出している）。

溝５１ａ〜５１ｊは、Ｘ１−Ｘ２方向に所定の間隔を空けて配置されるとともに、夫々、Ｙ１−Ｙ２方向に向けて直線状に延出する第１の溝５１ａ〜５０ｅと、Ｙ１−Ｙ２方向に所定の間隔を空けて配置されるとともに、夫々、Ｘ１−Ｘ２方向に向けて直線状に延出して第１の溝５０ａ〜５０ｃに交差する第２の溝５１ｆ〜５１ｊとを有して構成される。

図２に示すように、間隔Ｄ内に位置する各第１の溝５０ａ〜５０ｃは、分断溝３１ａに一体となって接続されている。また同様に、間隔Ｅ内に位置する各第１の溝５１ａ〜５１ｅは、分断溝３１ｂに一体となって接続されている。

第１の溝５０ａ〜５０ｃ，５１ａ〜５１ｅは、分断溝３１ａ，３１ｂとの接続位置から下部透明導電層３１の外側部にまで通じており、上記した各分断溝３１ａ，３１ｂ及び各第１の溝５０ａ〜５０ｃ，５１ａ〜５１ｅの形成により、一対の下部電極層３２，３３は電気的に分断された状態（電気的な絶縁状態）となっている。

図３は上部基板２１の平面図である。なお図３では、上部基板２１の下面に形成された上部透明導電層３６、上部電極層４５，４６、及びレジスト層３９は、上部基板２１の上面側から透視して示している。

図３に示すように、上部透明導電層３６は、透光性基材３５の表面（下面）のほぼ全体に形成されている。

図３に示すように、上部透明導電層３６の表面（下面）に一対の上部電極層４５，４６が形成されている。上部電極層４５，４６は、所定幅にて細長い形状にパターン形成されている。上部電極層４５，４６は入力領域２０ａの外周に位置する非入力領域２０ｂに形成されている。

図３に示すように、上部電極層４５は、入力領域２０ａの図示Ｙ２側に位置するＹ２側の非入力領域２０ｂ２で、入力領域２０ａに位置する上部透明導電層３６と電気的に接続されている。上部電極層４５はＸ１側の非入力領域２０ｂ１にてＹ１−Ｙ２方向に延出するＸ１側電極層４５ａと、Ｘ１側電極層４５ａと一体に接続し、Ｙ２側の非入力領域２０ｂ２にてＸ１−Ｘ２方向に延出するＹ２側電極層４５ｂと、Ｙ２側電極層４５ｂに一体に接続し、前記入力領域２０ａから離れる方向に延出する接続部４５ｃとで構成される。この実施形態では接続部４５ｃはＹ２側電極層４５ｂの途中位置に形成されている。上部電極層４５のうち、Ｘ１側電極層４５ａは、ダミー電極である。Ｘ１側電極層４５ａと、Ｙ２側電極層４５ｂとは一体であっても分離していてもどちらでもよい。

一方、上部電極層４６は、入力領域２０ａの図示Ｙ１側に位置するＹ１側の非入力領域２０ｂ４で、入力領域２０ａに位置する上部透明導電層３６と電気的に接続されている。上部電極層４６は入力領域２０ａのＸ２側の非入力領域２０ｂ３にてＹ１−Ｙ２方向に延出するＸ２側電極層４６ａと、Ｘ２側電極層４６ａと一体に接続し、Ｙ１側の非入力領域２０ｂ４にてＸ１−Ｘ２方向に延出するＹ１側電極層４６ｂと、Ｘ２側電極層４６ａのＹ２側端部に一体に接続し、Ｙ２側の非入力領域２０ｂ２にて上部電極層４５の接続部４５ｃと間隔Ｆを空けて対向する接続部４６ｃとで構成される。

図３に示すように、Ｙ１側電極層４６ｂと、Ｘ１側電極層４５ａ（ダミー電極層）とはＹ１側の非入力領域２０ｂ４にて間隔Ｇを空けて対向している。

図３，図４に示すように、非入力領域２０ｂに形成された上部電極層４５，４６の表面、及び上部透明導電層３６の表面はレジスト層３９により覆われている。このレジスト層３９は図３に示す間隔Ｆ，Ｇ内も埋めている。

図３に示すように、レジスト層３９には各上部電極層４５，４６の接続部４５ｃ，４６ｃの位置に切り欠き部３９ａが形成されており、切り欠き部３９ａから接続部４５ｃ，４６ｃの一部が露出している。この露出した接続部４５ｃ，４６ｃは、図示しないフレキシブルプリント基板の外部端子部に電気的に接続される。

図３に示すように、上部透明導電層３６には、入力領域２０ａのＸ１側及びＸ２側の夫々にてＹ１−Ｙ２方向に向けて直線状の分断溝３６ａ，３６ｂが形成されている（図３では点線で示している）。図３に示すように分断溝３６ａは、Ｘ１側電極層４５ａとＹ１側電極層４６ｂとの間の間隔Ｇ内に位置する上部透明導電層３６に連続して延出しており、また分断溝３６ｂは、上部電極層４５，４６の接続部４５ｃ，４６ｃ間の間隔Ｆ内に位置する上部透明導電層３６に連続して延出している。分断溝３６ａ，３６ｂの底面は、透光性基材３５の表面にまで到達している（透光性基材３５の表面が分断溝３６ａ，３６ｂから露出している）。

上記した各分断溝３６ａ，３６ｂの形成により、一対の上部電極層４５，４６が電気的に分断された状態（電気的な絶縁状態）となっている。

図５は、図２に示す下部基板２２と図３に示す上部基板２１とを図４に示す粘着層４０を介して接合したときの図２に示すＢ−Ｂ線での部分縦断面図を示している。なお図５には、上部基板２１の上側に形成される表面部材６０については図示していない。図６は図５に示す符号Ｃの部分を拡大したものである。

図５，図６に示すように、本実施形態では、一対の下部電極層３２，３３（Ｘ１側電極層３２ａとＹ１側電極層３３ｂ）とが間隔Ｅを空けて対向して配置される。そして前記間隔Ｅ内に位置する下部透明導電層３１は露出している。

図５，図６に示すように粘着層４０は、一対の下部電極層３２，３３の表面から前記間隔Ｅ内に位置する下部透明導電層３１の表面にかけての段差内に充填されている。

本実施形態では、図２，図５，図６に示すように、間隔Ｅ内に位置する下部透明導電層３１には複数本の溝５１ａ〜５１ｊが形成されて分断された状態となっている。図５，図６には、溝５１ａ〜５１ｊのうち、第１の溝５１ａ〜５１ｅが図面に現れている。

下部電極層３２，３３が対向配置されて形成された間隔Ｅは３００μｍ〜１５００μｍ程度と狭くなっている。特に今後の更なる非入力領域２０ｂの狭小化により、益々間隔Ｅを狭くすることが必要になると考えられる。

ＩＴＯ等で形成された下部透明導電層３１は、粘着層４０との密着力が、もともと下部電極層３２，３３等に比べて劣っている。特に、非入力領域２０ｂにて複数の下部電極層３２，３３の間に位置し狭い間隔内に露出した下部透明導電層３１は、粘着層４０との密着性が更に低下しやすくなっている。

そこで本実施形態では、前記間隔Ｅ内に露出する下部透明導電層３１に複数本の溝５１ａ〜５１ｊを形成することで、下部透明導電層３１の表面積を大きくでき、またアンカー効果により、間隔Ｅ内での下部透明導電層３１と粘着層４０との密着力を従来に比べて向上させることが可能になる。

上記では、間隔Ｅ内に露出する下部透明導電層３１について説明したが図２に示す、下部電極層３２，３３の接続部３２ｃ，３３ｃ間の間隔Ｄ内に露出する下部透明導電層３１にも複数本の溝５０ａ〜５０ｃを形成しているから、上記と同様に、間隔Ｄ内での下部透明導電層３１と粘着層４０との密着力を従来に比べて向上させることが可能になる。

本実施形態では、入力装置２０を製造する工程で、下部透明導電層３１に、図２に示す分断溝３１ａ，３１ｂをレーザトリミングで形成するが、同じレーザトリミング工程で、各溝５０ａ〜５０ｊ，５１ａ〜５１ｊを形成することが、簡単且つ適切に各分断溝３１ａ，３１ｂ及び各溝５０ａ〜５０ｊ，５１ａ〜５１ｊを形成することができて好適である。

上記のレーザトリミング工程は、下部電極層３２，３３を形成する前、あるいは形成後のどちらかに行うことが出来る。

そして上記のように下部電極層３２，３３の間隔Ｄ，Ｅ内に露出する下部透明導電層３１に複数本の溝５０ａ〜５０ｊ，５１ａ〜５１ｊを形成してなる下部基板２２と、図３に示す構造の上部基板２１との間を、粘着層４０を介して押圧し接合する。粘着層４０は３０μｍ〜８０μｍ程度の厚みを有しているが、押圧されることで最初の厚みよりも小さくなる。そして粘着層４０は、下部電極層３２，３３間に形成された間隔Ｄ，Ｅ内に入り込むが、上記したように間隔Ｄ，Ｅ内に位置する下部透明導電層３１に複数本の溝５０ａ〜５０ｊ，５１ａ〜５１ｊを形成したことで、アンカー効果により、間隔Ｄ，Ｅ内に位置する下部透明導電層３１と粘着層４０間を強い密着力にて接合することが可能になるのである。

本実施形態では、図５，図６に示すように各溝５０ａ〜５０ｊ，５１ａ〜５１ｊ（図５，図６には溝５１ａ〜５１ｅが図示されている）の底面は、透光性基材３０の表面にまで達していることが好適である。上記したレーザトリミングを用いることで簡単に各溝５０ａ〜５０ｊ，５１ａ〜５１ｊの底面を、透光性基材３０の表面にまで到達させることが出来る。これにより、アンカー効果をより効果的に発揮させることができ、下部透明導電層３１と粘着層４０間の密着力を従来に比べて効果的に向上させることができる。

図２に示すＹ１−Ｙ２方向に延出して形成される第１の溝５０ａ〜５０ｃ，５１ａ〜５１ｅは、夫々、分断溝３１ａ，３１ｂに接続されており、下部電極層３２，３３間を電気的に分離する機能も有している。下部電極層３２，３３間を電気的に分離するだけであるなら第１の溝は一本であればよいが、複数本の第１の溝５０ａ〜５０ｃ，５１ａ〜５１ｅを設けることで、下部透明導電層３１と粘着層４０間の密着力を効果的に向上させることができる。

本実施形態では、第１の溝５０ａ〜５０ｃ，５１ａ〜５１ｅのみならず、Ｘ１−Ｘ２方向に延出する複数本の第２の溝５０ｄ〜５０ｊ，５１ｆ〜５１ｊを設けた。第２の溝５０ｄ〜５０ｊ，５１ｆ〜５１ｊは、各分断溝３１ａ，３１ｂに直接、接続されない方向及び位置に形成されている。このように、下部電極層３２，３３間を電気的に分離するための第１の溝のみならず、下部電極層３２，３３間の電気絶縁性の確保に直接関与しない第２の溝５０ｄ〜５０ｊ，５１ｆ〜５１ｊを形成することで、限られた間隔Ｄ，Ｅ内に位置する下部透明導電層３１に多くの溝５０ａ〜５０ｊ，５１ａ〜５１ｊを効率良く形成することができ、間隔Ｄ，Ｅ内での透明導電層３１と粘着層４０間の密着力を効果的に向上させることができる。

なお本実施形態では、図２に示すように下部電極層３２，３３間を電気的に分離する間隔Ｄ，Ｅのみならず、形態によっては、対向配置された複数の電極層間を電気的に分離する必要のない間隔内においても、前記間隔内に露出する透明導電層に対して複数の溝を、電極層間の対向方向と、前記対向方向に交差する方向の双方に形成することで、間隔内に位置する透明導電層と粘着層４０間の密着力を効果的に向上させることが可能になる。

本実施形態では、上記したように、図２に示すＹ１側電極層３３ｂはダミー電極層である。ダミー電極層の形成は必須ではないが、ダミー電極層を形成することで、各電極層と高さを揃えて、できる限り基板同士の接合を平坦面同士で行うことができる。そして、このようなダミー電極層を形成したことで、図２に示すように、Ｘ１側電極層３２ａとＹ１側電極層３３ｂとが狭い間隔Ｅを介して対向した状態になるが、前記間隔Ｅ内に位置する下部透明導電層３１に対して複数本の溝５１ａ〜５１ｊを形成することで、間隔Ｅ内に位置する下部透明導電層３１と粘着層４０間の密着力を効果的に向上させることができるとともに、ダミー電極層（Ｙ１側電極層３３ｂ）を設けた効果も加わって、基板２１，２２間全体の密着性をより効果的に向上させることが可能になる。

本実施形態では、下部基板２２に形成された下部電極層３２，３３間の間隔Ｄ，Ｅ内に露出する下部透明導電層３１と粘着層４０間の密着性について説明したが、本実施形態の上部基板２１にはレジスト層３９が形成されており、粘着層４０と接合するのはレジスト層３９であり、透明導電層との接合ではない。よって、図３に示す上部電極層４５，４６間の間隔Ｆ，Ｇから露出する上部透明導電層３６には下部基板２２の下部透明導電層３１のように複数本の溝を形成していない。ただし、レジスト層３９等が形成されず、直接、上部電極層４５，４６間の間隔Ｆ，Ｇから露出する上部透明導電層３６が粘着層４０と直接接合される構成（このとき下部基板２２の間隔Ｄ，Ｅ内に位置する下部透明導電層３１と粘着層４０とが直接接合される構成であるか否かはどちらでもよい）では、前記間隔Ｆ，Ｇ内に位置する上部透明導電層３６に複数本の溝を形成する。

２０ 入力装置
２１ 上部基板
２２ 下部基板
３０、３５ 透光性基材
３１ 下部透明導電層
３１ａ，３１ｂ 分割溝
３２、３３ 下部電極層
３６ 上部透明導電層
３６ａ、３６ｂ 分割溝
３９ レジスト層
４０、６３ 粘着層
４４ 空気層
４５、４６ 上部電極層
５０ａ〜５０ｊ、５１ａ〜５１ｊ 溝
６０ 表面部材
６１ 表面層
６２ 加飾層

Claims (9)

1. 第１基板と第２基板とが対向配置され、各基板は、基材と、各基材の内面に設けられた透明導電層と、入力領域の外側に位置し各透明導電層の表面に形成された電極層とを有して構成され、前記第１基板と前記第２基板間が粘着層を介して接合される入力装置において、
   前記第１基板及び前記第２基板の少なくとも一方では、前記入力領域の外側で複数の前記電極層が間隔を空けて対向配置され、前記間隔内に位置する前記透明導電層が露出しており、
   前記粘着層は、前記電極層の表面から前記間隔内に位置する前記透明導電層の表面にかけての段差内に入り込んでおり、
   前記間隔内に位置する前記透明導電層には、複数本の溝が形成されていることを特徴とする入力装置。
2. 各溝の底面は、前記基材の表面にまで達している請求項１記載の入力装置。
3. 前記透明導電層には、前記入力領域の一辺に沿って複数の前記電極層間を電気的に分断するための分断溝が形成され、前記分断溝は、少なくとも一つの前記溝に接続されている請求項２記載の入力装置。
4. 前記溝には前記分断溝に接続された第１の溝と、前記分断溝に直接、接続されない第２の溝とが設けられる請求項３記載の入力装置。
5. 複数の前記溝は、前記電極層間の対向方向と、前記対向方向に対して交差する方向の双方に形成されている請求項１ないし４のいずれか１項に記載の入力装置。
6. 前記間隔を形成する少なくとも一方の前記電極層は、ダミー電極層である請求項１ないし５のいずれか１項に記載の入力装置。
7. 第１基板と第２基板とを対向配置し、各基板を、基材と、各基材の内面に設けた透明導電層と、入力領域の外側に位置し各透明導電層の表面に形成した電極層とを有して形成し、前記第１基板と前記第２基板との間を、粘着層を介して接合する入力装置の製造方法において、
   前記第１基板及び前記第２基板の少なくとも一方では、前記入力領域の外側にて対向配置される複数の前記電極層の間隔内に露出する前記透明導電層に対し、複数本の溝を形成する工程、
   前記第１基板と前記第２基板との間を、前記粘着層を介して接合し、このとき、前記粘着層が前記電極層の表面から前記間隔内に位置する前記透明導電層の表面にかけての段差内に入り込む工程、
   を有することを特徴とする入力装置の製造方法。
8. 前記透明導電層に対して、複数の前記電極層間を電気的に分断するための分断溝を、前記入力領域の一辺から少なくとも一つの前記溝に連続して形成する請求項７記載の入力装置の製造方法。
9. 前記分断溝及び各溝を同じレーザトリミング工程で形成する請求項７又は８に記載の入力装置の製造方法。

Images