WO2011142331A1 - 入力装置及びその製造方法 - Google Patents

入力装置及びその製造方法 Download PDF

Info

Publication number
WO2011142331A1
WO2011142331A1 PCT/JP2011/060701 JP2011060701W WO2011142331A1 WO 2011142331 A1 WO2011142331 A1 WO 2011142331A1 JP 2011060701 W JP2011060701 W JP 2011060701W WO 2011142331 A1 WO2011142331 A1 WO 2011142331A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
layer
electrode layer
electrode
substrate
Prior art date
Application number
PCT/JP2011/060701
Other languages
English (en)
French (fr)
Inventor
一芳 山縣
英人 笹川
Original Assignee
アルプス電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルプス電気株式会社 filed Critical アルプス電気株式会社
Priority to CN201180023576.4A priority Critical patent/CN102893243B/zh
Priority to JP2012514794A priority patent/JPWO2011142331A1/ja
Publication of WO2011142331A1 publication Critical patent/WO2011142331A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03547—Touch pads, in which fingers can move on a surface

Definitions

  • the present invention relates to an input device formed by bonding a lower substrate and an upper substrate having a transparent conductive layer and an electrode layer formed on the surface of a substrate via an adhesive layer.
  • the electrode layer is electrically connected to the transparent conductive layer formed in the input area and routed around in the non-input area.
  • the lower substrate 5 is a lower substrate 9 having a transparent conductive layer such as ITO formed on the substrate surface, and a lower substrate And an insulating layer 4 formed from the surface of the electrode layers 1 and 2 to the surface of the lower base material 9 extending around the electrode layers 1 and 2 Ru.
  • the lower substrate 5 and the upper substrate 7 are bonded through the adhesive layer 8 to complete the input device.
  • a step is formed between each electrode layer 1, 2 and the lower base material 9 extending around the electrode layer 1, 2.
  • the space 10 is a vent that leads from the input region between the lower substrate 5 and the upper substrate 7 to the outside, which causes a problem that the sealing performance between the lower substrate and the upper substrate is reduced.
  • the decrease in the adhesion between the insulating layer 4 and the adhesive layer 8 has become a problem.
  • Patent Document 1 a configuration in which a sealing material is interposed between the upper and lower substrates located outside the electrode layer is disclosed, but with such a configuration, the sealing material and the electrode layer There is a gap between them.
  • the configuration in which the upper and lower substrates outside the electrode layer are joined with a single layer of sealing material it becomes difficult to control the film thickness of the sealing material, and the one sealing material stabilizes between the upper and lower substrates located outside the electrode layer. Sealing is considered difficult.
  • Patent Document 1 since it is a single adhesive layer interposed between the electrode layer on the lower substrate side and the electrode layer on the upper substrate side, sufficient electrical insulation between the upper and lower electrode layers is secured. It is considered impossible.
  • Patent Document 6 discloses a configuration in which an insulating layer (symbol 12 in FIG. 1 of Patent Document 6) is formed between bus bars provided on a transparent conductive layer.
  • This insulating layer is provided as a countermeasure against Newton rings.
  • the present invention is intended to solve the above-mentioned conventional problems, and in particular, an input device capable of effectively improving the sealability and adhesion between the lower substrate and the upper substrate as compared with the prior art, and the manufacture thereof Intended to provide a method.
  • a pair of substrates are disposed opposite to each other in the height direction, and each substrate is formed in the base on which the transparent conductive layer is formed on the surface, and in the non-input area outside the input area on the surface of the base
  • an input device configured to have the following electrode layers, and the respective substrates are joined via the adhesive layer
  • a first insulating layer is formed in a step between the electrode layer and the base material, and a second insulating layer is formed from the surface of the first insulating layer to the surface of the electrode layer.
  • the adhesion layer is provided on the surface side of the second insulation layer.
  • a pair of substrates are disposed opposite to each other in the height direction, and each substrate is a substrate having a transparent conductive layer formed on the surface, and a non-input area outside the input area on the surface of the substrate.
  • a method of manufacturing an input device having a formed electrode layer and bonding the substrates together via an adhesive layer Forming a first insulating layer in a step between the electrode layer and the base material in a non-input area of at least one of the substrates; Forming a second insulating layer from the surface of the first insulating layer to the surface of the electrode layer;
  • the pressure-sensitive adhesive layer is interposed between the pair of substrates, and at this time, the surface side of the second insulating layer is directed to the pressure-sensitive adhesive layer, and the pair of substrates is bonded by the pressure-sensitive adhesive layer Process, It is characterized by having.
  • the second insulating layer is formed by filling the step between the electrode layer and the base material with the first insulating layer and forming the second insulating layer from the surface of the first insulating layer to the surface of the electrode layer.
  • Surface flatness can be improved. Therefore, in a state where the second insulating layer is directed to the adhesive layer side, by bonding the respective substrates via the adhesive layer, the adhesive layer and the second insulating layer can be properly adhered over the entire area.
  • the bonding area between the adhesive layer and the second insulating layer can be expanded. Therefore, according to the configuration of the present invention, it is possible to effectively improve the sealing property and adhesion between the substrates as compared with the prior art.
  • both of the pair of substrates are configured to include the first insulating layer and the second insulating layer, and the second insulating layer provided on one of the substrates, and the other. It is preferable that the second insulating layer provided on the substrate is joined via the adhesive layer. This makes it possible to more effectively improve the sealability and adhesion between the substrates.
  • a plurality of the electrode layers are disposed to face each other at an interval on the surface of the same base material, and the first insulating layer is provided in the interval.
  • the second insulating layer is formed from the surface of the electrode layer to the surface of the first insulating layer located between the electrode layers.
  • the electrode layer is formed from the side portion of the input area to a connection portion with an external connection terminal, and the electrode layer is formed outside the electrode layer facing the input area via the electrode layer.
  • the first insulating layer is provided, and the second insulating layer is formed from the surface of the electrode layer to the surface of the first insulating layer located outside the electrode layer.
  • a gap be formed between the first insulating layer and the electrode layer.
  • the uneven shape becomes large from the surface of the first insulating layer to the surface of the electrode layer due to the saddle phenomenon or the like.
  • the electrode layer is electrically connected to the transparent conductive layer located in the input region, and an extended electrode layer extended to a connection portion with an external connection terminal, and the extended electrode layer And a dummy electrode layer formed integrally with or separately from
  • the first insulating layer is formed on both the step between the extension electrode layer and the base and the step between the dummy electrode layer and the base, and
  • the second insulating layer is formed from the surface to the surface of the first insulating layer and from the surface of the dummy electrode layer to the surface of the first insulating layer.
  • the dummy electrode layer is provided so that the substrates can be joined with flat surfaces as much as possible, with the height being equal to that of the extended electrode layer.
  • the first insulating layer is also formed on the step formed between the dummy electrode layer and the base material, and the second insulating layer is formed from the surface of the first insulating layer to the surface of the dummy electrode layer.
  • Form an insulating layer In the present invention, the effect of providing the dummy electrode layer is also added, and the surface of the second insulating layer can be further planarized, and sealing and adhesion between the substrates can be more effectively improved.
  • first insulating layer and the second insulating layer it is preferable to form the first insulating layer and the second insulating layer by screen printing.
  • both the first insulating layer and the second insulating layer can be appropriately formed, and the flatness of the surface of the second insulating layer can be effectively improved.
  • the first insulating layer and the second insulating layer can be formed of a UV curing resin.
  • the input device of the present invention it is possible to effectively improve the sealing property and the adhesion between the upper and lower substrates, as compared with the prior art.
  • FIG. 2 An enlarged perspective view showing a lower electrode layer and a first insulating layer, A partial longitudinal sectional view when the input device shown in FIG. 1 is cut along line AA and viewed from the arrow direction, A partially enlarged plan view showing an enlarged part of the lower substrate; A partially enlarged back view showing an enlarged part of the upper substrate,
  • FIG. 6 is a partially enlarged longitudinal sectional view of the input device of the present embodiment taken along the line B-B in FIG.
  • FIG. 8 is a partially enlarged longitudinal sectional view showing an enlarged region surrounded by a symbol C in FIG.
  • FIG. 10 is a partially enlarged vertical cross-sectional view showing the vicinity of the lower substrate in an enlarged manner for explaining problems of the input device in the related art.
  • FIG. 1 is a perspective view of an input device (touch panel) in the present embodiment
  • FIG. 2 is an exploded perspective view of the input device in the present embodiment
  • FIG. 3 shows a lower electrode layer and a first insulating layer in FIG. 4 is a partial vertical cross-sectional view of the input device shown in FIG. 1 cut along the line AA and viewed from the arrow direction
  • FIG. 5 is an enlarged view of a part of the lower substrate 6 is a partial enlarged back view showing a part of the upper substrate in an enlarged manner
  • FIG. 7 is a sectional view of the input device of this embodiment taken along the line B--B in FIG.
  • FIG. 8 is a partially enlarged longitudinal sectional view showing an enlarged region surrounded by reference symbol C in FIG. 7 when partially enlarged.
  • the input device 20 shown in FIG. 1 constitutes a resistive input device.
  • the input device 20 is configured to have a lower substrate 22, an upper substrate 21, a surface member 60, and a flexible printed circuit 54.
  • each layer (each member) constituting the lower substrate 22 is disassembled and shown. Was shown without disassembly.
  • the lower substrate 22 is a film-like lower substrate 50 in which a transparent conductive layer such as ITO is formed on the surface of a translucent substrate, lower electrode layers 32, 33, and a first insulating layer. 52 and the second insulating layer 53 are configured.
  • a transparent conductive layer such as ITO
  • “translucent” or “transparent” refers to a state in which the visible light transmittance is 80% or more. Furthermore, it is preferable that the haze value is 6 or less.
  • a support plate 55 made of a translucent base material is provided on the lower surface side of the lower substrate 22, and an optical transparent adhesive (OCA) is provided between the lower substrate 22 and the support plate 55. It is joined through.
  • OCA optical transparent adhesive
  • the upper substrate 21 is opposed to the lower substrate 22 at a predetermined distance in the height direction (Z).
  • the upper substrate 21 also has the same configuration as the lower substrate 22. That is, the upper substrate 21 includes a film-like upper substrate in which a transparent conductive layer such as ITO is formed on the surface of a light-transmissive substrate, an upper electrode layer, a first insulating layer, and a second insulating layer. It is configured to have.
  • the translucent base material used for the lower substrate 22 and the upper substrate 21 is polycarbonate resin (PC resin), polyethylene terephthalate resin (PET resin), polyethylene naphthalate resin (PEN resin), cyclic polyolefin (COP resin), polymethacrylic acid It is formed of a transparent base material such as methyl resin (acrylic) (PMMA) and has a thickness of about 38 ⁇ m to 300 ⁇ m. At least the light-transmissive substrate used for the upper substrate 21 needs to be formed of a film or the like in order to ensure flexibility.
  • PC resin polycarbonate resin
  • PET resin polyethylene terephthalate resin
  • PEN resin polyethylene naphthalate resin
  • COP resin cyclic polyolefin
  • PMMA methyl resin
  • At least the light-transmissive substrate used for the upper substrate 21 needs to be formed of a film or the like in order to ensure flexibility.
  • the transparent conductive layer used for the lower substrate 22 and the upper substrate 21 is formed by depositing an inorganic transparent conductive material such as ITO (Indium Tin Oxide), SnO 2 or ZnO by sputtering or vapor deposition. Alternatively, fine powders of these inorganic transparent conductive materials may be fixed. Alternatively, the organic transparent conductive material may be coated with an organic conductive polymer such as carbon nanotubes, polythiophine, or polypyrrole.
  • each lower substrate and upper substrate is formed, for example, by screen printing an Ag coating film.
  • Each electrode layer is formed on the transparent conductive layer formed on the surface of the light-transmissive substrate. Alternatively, a part of the electrode layer may be formed on the surface of the transparent substrate exposed by removing the transparent conductive layer.
  • the lower substrate 22 and the upper substrate 21 are joined via the adhesive layer 40 in a non-input area 20b located on the outer periphery of the input area 20a.
  • the adhesive layer 40 is an acrylic double-sided tape or an acrylic adhesive.
  • an air layer 44 is provided between the lower substrate 22 and the upper substrate 21. Although not shown, a large number of dot spacers are provided in the air layer 44.
  • the surface member 60 shown in FIG. 4 is configured to have a surface layer 61 and a decorative layer 62 formed on the lower surface of the surface layer 61.
  • the surface layer 61 is formed of a flexible translucent substrate.
  • the decorative layer 62 is formed in the non-input area 20b.
  • the surface member 60 and the upper substrate 21 are bonded to each other via a translucent adhesive layer 63.
  • the upper substrate 21 bends downward, and each of the lower substrate 22 and the upper substrate 21 located in the input area 20a.
  • the transparent conductive layers abut on each other.
  • a detection output (voltage) corresponding to the contact position between the transparent conductive layers can be obtained by the electrode layer electrically connected to each transparent conductive layer, and based on the detection output, in the input area 20a It is possible to detect the operation position.
  • the configuration of the lower substrate 22 will be described in more detail.
  • the lower electrode layers 32 and 33 constituting the lower substrate 22 shown in FIGS. 2 and 3 are on the lower substrate 50 on the surface of which a transparent conductive layer such as ITO is formed, and on the outer periphery of the input region 20a. It is formed in the non-input area 20b located.
  • the electrode layer and the first insulating layer will be partially described with names and symbols attached.
  • the lower electrode layer 32 is provided with an X1 side extended electrode layer 32a formed in a slender shape parallel to the Y1-Y2 direction at the side portion on the X1 side of the input region 20a. .
  • the X1 side extended electrode layer 32a and the transparent conductive layer located in the input area 20a are electrically connected.
  • the lower electrode layer 32 is integrally formed with the X1 side extending electrode layer 32a and the Y2 side end portion of the X1 side extending electrode layer 32a, and the external connection terminal portion of the flexible printed circuit 54 (see FIG. 2)
  • a connection portion 32c to be connected and a dummy electrode layer 32b formed extending in the X1-X2 direction from the Y1 side end of the X1 side extension electrode layer 32a are formed.
  • the dummy electrode layer 32 b may be formed integrally with or separately from the X1 side extended electrode layer 32 a.
  • an X2 side extended electrode layer 33a formed in a slender shape parallel to the Y1-Y2 direction is formed on the side portion on the X2 side of the input region 20a.
  • the X2-side extended electrode layer 33a and the transparent conductive layer located in the input area 20a are electrically connected.
  • the lower electrode layer 33 is integrally formed with the X2-side extending electrode layer 33a and the Y2-side end portion of the X2-side extending electrode layer 33a, and is formed to extend in the X1-X2 direction.
  • a connection portion 33c which is formed in the middle of the electrode layer 33b and the Y2 side extension electrode layer 33b and connected to the external connection terminal portion of the flexible printed board 54 (see FIG. 2), and the X2 side extension electrode layer 33a
  • a dummy electrode layer 33d is integrally formed with the Y2 side end portion, and is formed to extend in the X1-X2 direction at a position outside the Y2 side extended electrode layer 33b.
  • the dummy electrode layer 33d may be formed integrally with or separately from the X2 side extended electrode layer 33a.
  • FIG. 5 shows a planar shape in the vicinity of the connection portion 32c of the lower electrode layer 32, the connection portion 33c of the lower electrode layer 33, the Y2 side extended electrode layer 33b, and the dummy electrode layer 33d.
  • the second insulating layer 53 described later is indicated by a dotted line, and the planar shapes of the lower electrode layers 32 and 33 appearing under the second insulating layer 53 and the first insulating layer 52 are illustrated.
  • the first insulating layer 52 shown in FIGS. 2, 3 and 5 is located in the non-input area 20b on the X1 side of the input area 20a and extends in the Y1-Y2 direction, and the input area A Y1 side insulating layer 52b located in the Y1 side non-input area 20b of 20a and extending in the X1-X2 direction integrally formed with the X1 side insulating layer 52a, and a non-input area 20b on the X2 side of the input area 20a Located in the non-input area 20b on the Y2 side of the input area 20a, the X2 side insulation layer 52c, which is located integrally with the Y1 side insulation layer 52b and extends in the Y1-Y2 direction.
  • the first insulating layer 52 is integrated with both the protruding insulating layer 52g formed integrally in the middle of the Y1 side insulating layer 52b, and the inner Y2 side insulating layer 52d and the outer Y2 side insulating layer 52e. , And the island-like insulating layers 52h and 52i formed separately.
  • the first insulating layer 52 does not overlap the lower electrode layers 32 and 33 in the height direction, and is formed at a step between the lower electrode layers 32 and 33 and the lower base material 50.
  • the X1 side insulating layer 52a is formed on the outer side of the X1 side extending electrode layer 32a of the lower electrode layer 32 in a step between the X1 side extending electrode layer 32a and the lower base material 50.
  • the outer Y 2 -side insulating layer 52 e is formed outside the dummy electrode layer 33 d of the lower electrode layer 33 in a step between the dummy electrode layer 33 d and the lower base 50.
  • the inner Y2-side insulating layer 52d is formed in the space D between the Y2-side extending electrode layer 33b and the dummy electrode layer 33d that constitute the lower electrode layer 33.
  • the protruding insulating layer 52f and the island-shaped insulating layer 52h are formed on the outside of the Y2-side extending electrode layer 33b that constitutes the lower electrode layer 33, with the Y2-side extending electrode layer 33b and the lower group. It is formed in the level
  • the island-shaped insulating layer 52 i is a space between the X1-side extending electrode layer 32 a and the connection portion 32 c of the lower electrode layer 32 and the Y2-side extending electrode layer 33 b of the lower electrode layer 33. Formed in E.
  • the Y1 side insulating layer 52b is formed outside the dummy electrode layer 32b of the lower electrode layer 32 in the dummy electrode layer 32b and the lower base material 50.
  • the X2-side insulating layer 52c is formed on the outer side of the X2-side extending electrode layer 33a of the lower electrode layer 33 in the step between the X2-side extending electrode layer 33a and the lower base material 50. Ru.
  • a protruding insulating layer 52g shown in FIG. 3 (not shown in FIG. 5) is formed in the space F between the dummy electrode layer 32b and the X2 side extending electrode layer 33a.
  • the gap G between the lower electrode layers 32 and 33 and the first insulating layer 52 (in FIG. 5, the X1 side extended electrode layer 32a of the lower electrode layer 32 is representatively shown).
  • the gap between the first insulating layer 52 and the X1 side insulating layer 52a is marked with a symbol).
  • the gap G is about 50 to 400 ⁇ m.
  • the second insulating layer 53 shown in FIGS. 2 and 5 is formed from the surface of each lower electrode layer 32, 33 in the non-input area 20b to the surface of the first insulating layer 52. As shown in FIG. 5, the second insulating layer 53 is not formed at the positions of the connection portions 32c and 33c of the lower electrode layers 32 and 33, and the connection portions 32c and 33c are exposed. This makes it possible to electrically connect the connection portions 32 c and 33 c and the external connection terminal portions of the flexible printed circuit 54.
  • the inner side surface 53b of the second insulating layer 53 is formed more inward than the inner side surfaces 32g and 33g of the lower electrode layers 32 and 33, and the inner side surfaces 32g and 33g of the lower electrode layers 32 and 33 are the second It is preferable to be covered by the insulating layer 53 of
  • FIG. 6 is a partially enlarged rear view of the upper substrate 21. As shown in FIG. In FIG. 6, the second insulating layer 65 formed on the upper substrate 21 is indicated by a dotted line, and the planar shapes of the upper electrode layer and the first insulating layer are illustrated.
  • the upper substrate 21 is formed on the upper substrate 66 on which a transparent conductive layer such as ITO is formed on the surface of the translucent substrate, and the surface of the upper substrate 66 (the surface on the side facing the lower substrate 22).
  • a pair of upper electrode layers 45 and 46, a first insulating layer 67, and a second insulating layer 65 are provided.
  • the upper electrode layers 45 and 46 are formed in the non-input area 20 b located on the outer periphery of the input area 20 a of the upper base 66.
  • a Y2-side extended electrode layer 45a extending in the X1-X2 direction is formed in the non-input area 20b on the Y2 side of the input area 20a.
  • the Y2 side extended electrode layer 45a is electrically connected to the transparent conductive layer located in the input area 20a. Then, the upper electrode layer 45 is connected to the X1 side end of the Y2 side extended electrode layer 45a in the Y2 side extended electrode layer 45a and the non-input area 20b on the X1 side of the input area 20a.
  • the dummy electrode layer 45b extending in the direction, and the connection portion 45c formed in the middle of the Y2-side extension electrode layer 45a and electrically connected to the external connection terminal portion of the flexible printed circuit 54 Be done.
  • the dummy electrode layer 45b and the Y2 side extended electrode layer 45a may be integrally formed or separately formed.
  • a Y1 side extended electrode layer (not shown) extending in the X1-X2 direction is formed in the non-input area 20b on the Y1 side of the input area 20a.
  • the Y1 side extension electrode layer is electrically connected to the transparent conductive layer located in the input area 20a.
  • the upper electrode layer 46 is connected to the X1 side end portion of the Y1 side extending electrode layer in the Y1 side extending electrode layer and the non-input area 20b on the X2 side of the input area 20a in the Y1-Y2 direction.
  • the Y2-side extending electrode formed integrally with the extending X2-side extending electrode layer (not shown) and the Y2-side end portion of the X2-side extending electrode layer and located outside the Y2-side extending electrode layer 45a
  • a layer 46a and a connection portion 46b located at the tip of the Y2-side extended electrode layer 46a and electrically connected to the external connection terminal portion of the flexible printed circuit 54 are configured.
  • the first insulating layer 67 is formed on the X1-side insulating layer 67a formed on the step between the dummy electrode layer 45b and the upper base 66 outside the dummy electrode layer 45b, or on the Y2 side. It is located inside the outer Y 2 side insulating layer 67 b and the outer Y 2 side insulating layer 67 b formed in the step between the Y 2 side extended electrode layer 46 a and the upper base 66 outside the outgoing electrode layer 46 a. And Y2 side insulating layer 67c etc. which are formed in the space H between the Y2 side extending electrode layer 45a and the Y2 side extending electrode layer 46a.
  • the first insulating layer 67 is also formed outside the upper electrode layers 45 and 46 not appearing in FIG. 6 or in the space between the upper electrode layers.
  • the second insulating layer 65 is formed from the surface of each of the upper electrode layers 45 and 46 to the surface of the first insulating layer 67.
  • the second insulating layer 65 is not formed at the positions of the connection portions 45c and 46b, and the connection portions 45c and 46b are exposed. Therefore, the connection portions 45 c and 46 b can be electrically connected to the external connection terminal portions of the flexible printed circuit 54.
  • the inner side surface 65b of the second insulating layer 65 is formed inward of the inner side surface 45g of the upper electrode layers 45 and 46 (only the inner side surface 45g of the upper electrode layer 45 is shown in FIG. 6).
  • the inner side surface 45 g of the upper electrode layers 45 and 46 is covered by the second insulating layer 65.
  • FIG. 7 is a partial vertical cross-sectional view of the input area 20 in the present embodiment taken along the line AA shown in FIG. In FIG. 7, the surface member 60 shown in FIG. 2 and FIG. 4 is not shown.
  • FIG. 8 is a partially enlarged vertical sectional view of a region enclosed by reference symbol C shown in FIG.
  • the X1-side insulating layer 52a and the island-like insulating layer 52i constituting the first insulating layer 52 formed on the lower substrate 22 side shown in FIGS. 7 and 8 extend the X1 side constituting the lower electrode layers 32 and 33.
  • the electrode layer 32a and the Y2-side extended electrode layer 33b are formed to have substantially the same height dimension.
  • the X1-side insulating layer 67a forming the first insulating layer 67 formed on the upper substrate 21 side shown in FIGS. 7 and 8 is substantially equivalent to the Y2-side extending electrode layer 45a forming the upper electrode layer 45. It is formed in the height dimension.
  • the other first insulating layers 52 and 67 are also formed to have substantially the same height as the lower electrode layers 32 and 33 and the upper electrode layers 45 and 46.
  • the first insulating layers 52 and 67 and the second insulating layers 53 and 65 can be formed at predetermined positions by screen printing, for example.
  • first insulating layers 52 and 67 and the second insulating layers 53 and 65 have surfaces of the respective electrode layers 32, 33, 45 and 46, and the surface of the translucent base 30 shown in FIG.
  • a material is used which does not weaken the adhesion between the transparent conductive layer 31 and each electrode layer even if it is superimposed on the transparent conductive layer 31 provided on the substrate.
  • a resist material, a thermosetting resin, a thermoplastic resin or the like can be used for each of the first insulating layers 52 and 67 and each of the second insulating layers 53 and 65, but a UV curing resin is particularly preferable. is there.
  • the first insulating layers 52 and 67 and the second insulating layers 53 and 65 may be the same material or different materials.
  • the gap G is opened between each of the first insulating layers 52, 67 and the lower electrode layers 32, 33 and the upper electrode layers 45, 46.
  • the end portions of the first insulating layers 52 and 67 swell due to the saddle phenomenon. Therefore, adjustment is made so that no gap is formed between the first insulating layers 52 and 67 and each electrode layer, and temporarily, a part of the end of the first insulating layers 52 and 67 overlaps the surface of the electrode layer. Then, the film thickness at that portion becomes very large, and the unevenness becomes large from the surface of each of the first insulating layers 52 and 67 to the surface of each of the electrode layers.
  • each of the first insulating layers 52, 67 from the surface is formed.
  • Flatness of the surface of the second insulating layers 53 and 65 formed over the surface of the electrode layer can be effectively improved.
  • FIG. 9 is an experimental result which shows the surface shape of the electrode layer in an Example, a 1st insulating layer, and a 2nd insulating layer.
  • FIG. 9 (a) shows the surface shapes of the electrode layer and the first insulating layer
  • FIG. 9 (b) is formed from the surface of the electrode layer shown in FIG. 9 (a) to the surface of the first insulating layer.
  • the surface shape of the 2nd insulating layer is shown.
  • FIG. 9A a gap G is formed between the electrode layer and the first insulating layer so that the electrode layer and the first insulating layer do not overlap. By providing the gap G in this manner, it was found that the flatness of the surface of the second insulating layer can be improved as shown in FIG. 9B.
  • the gaps G formed between the first insulating layers 52 and 67 and the lower electrode layers 32 and 33 and the upper electrode layers 45 and 46 are filled with the second insulating layers 53 and 65.
  • the second insulating layer 53 on the lower substrate 22 side and the second insulating layer 65 on the upper substrate 21 face each other, and between the second insulating layers 53 and 65.
  • the adhesive layer 40 is interposed between the lower substrate 22 and the upper substrate 21 via the adhesive layer 40.
  • the surfaces 53a and 65a of the second insulating layers 53 and 65 are bonding surfaces with the adhesive layer 40, and the planarity of the second insulating layers 53 and 65 can be effectively improved as described above.
  • the bonding area can be increased, and the adhesion between the adhesive layer 40 and the second insulating layer 53, 65 is improved. It is possible.
  • the first insulating layers 52 and 67 are formed in the step between the electrode layer and the base material, and the second insulating layers 53 and 65 are formed from the first insulating layers 52 and 67 to the surface of the electrode layer.
  • the second insulating layer in the example when a peel strength test was conducted in a comparative example in which one insulating layer was formed from the surface of the electrode layer to the step between the electrode layer and the base material, the second insulating layer in the example and It has been found that the adhesive strength between the adhesive layers can be made about 2 to 5 times larger than the adhesive strength between the insulating layer and the adhesive layers in the comparative example.
  • both the lower substrate 22 and the upper substrate 21 may have a configuration in which the first insulating layers 52 and 67 and the second insulating layers 53 and 65 are provided on the surface of the base material, it is shown in the above embodiment.
  • both the lower substrate 22 and the upper substrate 21 are provided with the first insulating layers 52, 67 and the second insulating layers 53, 65, and the second insulating layer 53 of the lower substrate 22 and the upper substrate 21 are By bonding between the second insulating layers 65 via the adhesive layer 40, it is possible to more effectively improve the sealability and adhesion between the lower substrate 22 and the upper substrate 21. .
  • the electrode layer can be appropriately filled with the insulating layer to suppress formation of a space between the adhesive layer 40 and the sealing property and adhesion between the lower substrate 22 and the upper substrate 21 at the position between the electrode layers. It is possible to improve effectively.
  • the same configuration and effects are provided for the portion between the electrode layers of the lower substrate 22 which does not appear in FIG. 5 and the upper substrate 21 side in FIG.
  • the first insulating layer 52 is formed outside the X1 side extending electrode layer 32a of the lower electrode layer 32 or outside the dummy electrode layer 33d.
  • the side insulating layer 52a and the Y2 side insulating layer 52e are formed, and the second insulating layer 53 is formed on the side insulating layer 52a and the Y2 side insulating layer 52e.
  • the input region 20a can be formed large.
  • the same configuration and effects are provided for the outside portion of the electrode layer of the lower substrate 22 which does not appear in FIG. 5 and the upper substrate 21 side in FIG.
  • dummy electrode layers 32b and 33d are provided.
  • the formation of the dummy electrode layers 32b and 33d is not essential. However, by forming the dummy electrode layers 32b and 33d, the heights are made equal to those of the extended electrode layers 32a, 33a and 33b, and bonding of the substrates is performed as much as possible. It can be performed on flat surfaces.
  • the first insulating layer 52 is also formed on the steps formed between the dummy electrode layers 32b and 33d and the lower base material 50, and the first insulating layer is formed on the dummy electrode layers 32b and 33d.
  • a second insulating layer 53 is formed on the surface 52.
  • the planarity of the surface of the second insulating layer 53 can be more effectively improved by adding the effect of providing the dummy electrode layers 32 b and 33 d, and the space between the lower substrate 22 and the upper substrate 21 can be improved. It is possible to more effectively improve the sealing performance and the adhesion.
  • the same configuration and effects are provided for the stepped portion between the dummy electrode layer formed on the upper substrate 21 side of FIG. 6 and the upper base 66.
  • the first shape of the shape shown in FIG. 3 is due to the step between the lower electrode layers 32 and 33 of the shape shown in FIG.
  • the insulating layer 52 is formed by screen printing, for example. At this time, as shown in FIG. 5, FIG. 7 and FIG. 8, a gap G is formed between the lower electrode layers 32 and 33 and the first insulating layer 52.
  • the first insulating layer 52 is formed of a UV curing resin, and the first insulating layer 52 is UV cured after being formed by screen printing.
  • the second insulating layer 53 is formed on the first insulating layer 52 formed in the non-input area 20b and on the lower electrode layers 32 and 33.
  • the second insulating layer 53 is formed by screen printing, for example.
  • the second insulating layer 53 is formed of a UV curing resin, and the second insulating layer 53 is UV cured after being formed by screen printing.
  • the step between the lower electrode layers 32, 33 and the lower base 50 in the non-input area 20b is filled with the first insulating layer 52, and further, the lower electrode from above the first insulating layer 52.
  • the second insulating layer 53 By forming the second insulating layer 53 over the layers 32 and 33, the flatness of the surface of the second insulating layer 53 can be improved.
  • the upper substrate 21 can also be formed by the same manufacturing method as described above. Then, with the second insulating layers 53 and 65 of the lower substrate 22 and the upper substrate 21 facing each other, and with the adhesive layer 40 interposed between the second insulating layers 53 and 65, the lower substrate 22. And the upper substrate 21 are bonded by the adhesive layer 40.
  • the surfaces of the second insulating layers 53 and 65 having high flatness and a large bonding area are used as the bonding surface with the adhesive layer 40, the sealing property and adhesion between the lower substrate 22 and the upper substrate 21 are It becomes possible to improve more effectively.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Position Input By Displaying (AREA)

Abstract

【課題】　特に、下部基板と上部基板間の密閉性及び密着性を従来に比べて効果的に向上させることが可能な入力装置及びその製造方法を提供することを目的とする。 【解決手段】　一対の基板が高さ方向に対向配置され、各基板は、表面に透明導電層が形成された基材と、前記基材の表面にて入力領域の外側の非入力領域に形成された電極層とを有して構成され、各基板間が粘着層を介して接合される。下部基板２２の非入力領域２０ｂでは、下部電極層３２，３３と下部基材５０との間の段差に第１の絶縁層５２が形成され、第１の絶縁層５２の表面から下部電極層３２，３３の表面にかけて第２の絶縁層５３が形成されており、第２の絶縁層５３の表面側に前記粘着層が設けられる。

Description

入力装置及びその製造方法
　本発明は、基材表面に透明導電層及び電極層が形成された下部基板と上部基板間を、粘着層を介して接合して成る入力装置に関する。
　下記特許文献には、基材表面に透明導電層及び電極層が形成された下部基板と上部基板間を、粘着層（各文献には絶縁シートやシール材、あるいは接着剤等と記載されている）を介して接合して成る入力装置が開示されている。
　前記電極層は、入力領域に形成された透明導電層と電気的に接続され非入力領域内にて引き回されている。例えば、図１０（従来における下部基板付近を示す部分縦断面図）に示すように、下部基板５は、基材表面にＩＴＯ等の透明導電層が形成された下部基材９と、下部基材９の表面に設けられた電極層１，２と、電極層１，２の表面から電極層１，２の周囲に広がる下部基材９の表面にかけて形成された絶縁層４とを備えて構成される。そして、図１０に示すように、下部基板５と上部基板７（上部基板側の具体的構造は省略）との間を、粘着層８を介して接合して入力装置が完成する。
特開２００４－２３４２６８号公報 特開２００３－１９６０３０号公報 特開２００９－１２９２２５号公報 特開２００９－２６６０２５号公報 特開平８－２４１１６０号公報 特開平１１－９５９２５号公報
　しかしながら、図１０に示すように、各電極層１，２と電極層１，２の周囲に広がる下部基材９との間には段差が形成されているため、絶縁層４を各電極層１，２の表面から下部基材９の表面にかけて形成すると、絶縁層４の表面が凹凸形状となり、図１０に示すように、絶縁層４と粘着層８との間に空間１０，１１が形成される問題があった。空間１０は、下部基板５と上部基板７間の入力領域から外部へ通じる通気孔となり、このため、下部基板と上部基板間における密閉性が低下する問題があった。また、絶縁層４と粘着層８との間における接合面積の低下により、絶縁層４と粘着層８間の密着力の低下が問題となった。
　特許文献１等に記載された発明では、電極層の外側に位置する上下基板間にシール材を介在させる構成が開示されているが、このような構成であると、シール材と電極層との間に隙間が生じやすい。また電極層の外側の上下基板間を１層のシール材で接合する構成ではシール材の膜厚管理が難しくなり、1層のシール材により電極層の外側に位置する上下基板間を安定して密閉することは困難であると考えられる。また、特許文献１では下部基板側の電極層と上部基板側の電極層との間に介在するのは１層の粘着層であるため、上下に位置する電極層間の電気絶縁性を十分に確保できないと考えられる。
　また特許文献６に記載された発明には、透明導電層上に設けられたバスバー間に絶縁層（特許文献６の図１の符号１２）を形成した構成が開示されている。この絶縁層はニュートンリング対策として設けられたものである。このようにバスバー間に絶縁層を設けることで、バスバー間の段差を小さくすることができるとしている。しかしながら、バスバー間を隙間無く、絶縁層で埋めることは難しく、バスバー間と絶縁層との間に多少の隙間が空くか、あるいは、絶縁層の一部がバスバー表面にオーバーラップし、絶縁層を印刷形成した際に生じるサドル現象等により絶縁層の表面からバスバーの表面にかけて凹凸が大きくなる。よって、バスバー間に絶縁層を形成するだけでは十分な平坦性を得ることができず、上記した従来課題を効果的に解決できない。
　そこで本発明は上記従来の課題を解決するためのものであり、特に、下部基板と上部基板間の密閉性及び密着性を従来に比べて効果的に向上させることが可能な入力装置及びその製造方法を提供することを目的とする。
　本発明は、一対の基板が高さ方向に対向配置され、各基板は、表面に透明導電層が形成された基材と、前記基材の表面にて入力領域の外側の非入力領域に形成された電極層とを有して構成され、各基板間が粘着層を介して接合される入力装置において、
　少なくとも一方の前記基板の非入力領域では、前記電極層と前記基材との間の段差に第１の絶縁層が形成され、前記第１の絶縁層の表面から前記電極層の表面にかけて第２の絶縁層が形成されており、前記第２の絶縁層の表面側に前記粘着層が設けられることを特徴とするものである。
　また本発明は、一対の基板を高さ方向に対向配置し、各基板を、表面に透明導電層が形成された基材と、前記基材の表面にて入力領域の外側の非入力領域に形成された電極層とを有して構成し、各基板間を、粘着層を介して接合する入力装置の製造方法において、
　少なくとも一方の前記基板の非入力領域であって、前記電極層と前記基材との間の段差に第１の絶縁層を形成する工程、
　前記第１の絶縁層の表面から前記電極層の表面にかけて第２の絶縁層を形成する工程、
　前記粘着層を、一対の前記基板の間に介在させ、このとき、前記第２の絶縁層の表面側を前記粘着層に向けた状態にして、一対の前記基板間を前記粘着層により接合する工程、
　を有することを特徴とするものである。
　このように第１の絶縁層により電極層と基材間の段差を埋めるとともに、第１の絶縁層の表面から電極層の表面にかけて第２の絶縁層を形成することで、第２の絶縁層の表面の平坦性を向上させることができる。よって第２の絶縁層を粘着層側に向けた状態で、各基板間を粘着層を介して接合することで、粘着層と第２の絶縁層との間を全域にわたって適切に密着させることができ、また粘着層と第２の絶縁層間の接合面積を広げることができる。したがって本発明の構成によれば、従来に比べて各基板間の密閉性及び密着性を効果的に向上させることが可能になる。
　本発明では、一対の前記基板の双方が、前記第１の絶縁層と前記第２の絶縁層とを備えた構成であり、一方の前記基板に設けられた前記第２の絶縁層と、他方の前記基板に設けられた前記第２の絶縁層との間が前記粘着層を介して接合されていることが好ましい。これにより、より効果的に、各基板間の密閉性及び密着性を向上させることが可能になる。
　また本発明では、前記非入力領域では、同一基材の表面に複数の前記電極層が間隔を空けて対向配置されており、前記間隔内に前記第１の絶縁層が設けられており、複数の前記電極層の表面から前記電極層間に位置する前記第１の絶縁層の表面にかけて前記第２の絶縁層が形成されていることが好ましい。これにより、前記電極層間の位置における第２の絶縁層と粘着層との間に空間が形成されるのを抑制でき、各基板間の密閉性及び密着性を効果的に向上させることが可能になる。
　また本発明では、前記電極層が、前記入力領域の側部から外部接続端子との接続部にかけて形成されており、前記電極層を介して前記入力領域と対向する前記電極層の外側に前記第１の絶縁層が設けられており、前記電極層の表面から前記電極層の外側に位置する前記第１の絶縁層の表面にかけて前記第２の絶縁層が形成されていることが好ましい。これにより、電極層の外側の位置における第２の絶縁層と粘着層との間に空間が形成されるのを抑制でき、各基板間の密閉性及び密着性を効果的に向上させることが可能になる。また第１の絶縁層を電極層の内側に形成せずに外側に形成したことで、入力領域を大きく形成することが可能である。
　また本発明では、前記第１の絶縁層と前記電極層との間には隙間が形成されていることが好ましい。第１の絶縁層の一部が電極層の表面にオーバーラップしてしまうと、サドル現象等により、第１の絶縁層の表面から電極層の表面にかけて凹凸形状が大きくなるので、第１の絶縁層と電極層との間に隙間を形成することで、第２の絶縁層の表面の平坦性を効果的に向上させることが可能である。
　また本発明では、前記電極層は、前記入力領域に位置する前記透明導電層に電気的に接続され、外部接続端子との接続部にまで延出する延出電極層と、前記延出電極層と一体にあるいは別体で形成されたダミー電極層とを有しており、
　前記延出電極層と前記基材との間の段差、及び、前記ダミー電極層と前記基材との間の段差の双方に前記第１絶縁層が形成されており、前記延出電極層の表面から前記第１の絶縁層の表面にかけて、及び、前記ダミー電極層の表面から前記第１の絶縁層の表面にかけて、前記第２絶縁層が形成されていることが好ましい。ダミー電極層は、延出電極層と高さを揃えて、できる限り基板間の接合を平坦面同士で行うことができるように設けられたものである。ダミー電極層を形成したことで、ダミー電極層と基材間に形成される段差にも第１の絶縁層を形成し、前記第１の絶縁層の表面からダミー電極層の表面にかけて第２の絶縁層を形成する。本発明ではダミー電極層を設けた効果も加わって、第２の絶縁層の表面をより平坦化でき、各基板間の密閉性及び密着性をより効果的に向上させることが可能になる。
　本発明では、前記第１の絶縁層及び前記第２の絶縁層をスクリーン印刷で形成することが好ましい。これにより、第１の絶縁層及び第２の絶縁層の双方を適切に形成でき、第２の絶縁層の表面の平坦性を効果的に向上させることが可能になる。
　また本発明では、前記第１の絶縁層及び前記第２の絶縁層をＵＶ硬化樹脂により形成することができる。
　本発明の入力装置によれば、従来に比べて、上下基板間の密閉性及び密着性を効果的に向上させることが可能になる。
本実施形態における入力装置（タッチパネル）の斜視図、 本実施形態における入力装置の分解斜視図、 図２のうち、下部電極層及び第１の絶縁層を示す拡大斜視図、 図１に示す入力装置をＡ－Ａ線に沿って切断し矢印方向から見たときの部分縦断面図、 下部基板の一部を拡大して示した部分拡大平面図、 上部基板の一部を拡大して示した部分拡大裏面図、 本実施形態の入力装置を図５のＢ－Ｂに沿って切断し矢印方向からみたときの部分拡大縦断面図、 図７の符号Ｃで囲んだ領域を拡大して示した部分拡大縦断面図、 実施例における電極層、第１の絶縁層及び第２の絶縁層の表面形状を示す実験結果、 従来における入力装置の問題点を説明するための下部基板付近を拡大して示した部分拡大縦断面図。
　図１は本実施形態における入力装置（タッチパネル）の斜視図、図２は、本実施形態における入力装置の分解斜視図、図３は図２のうち、下部電極層及び第１の絶縁層を示す拡大斜視図、図４は図１に示す入力装置をＡ－Ａ線に沿って切断し矢印方向から見たときの部分縦断面図、図５は、下部基板の一部を拡大して示した部分拡大平面図、図６は、上部基板の一部を拡大して示した部分拡大裏面図、図７は本実施形態の入力装置を図５のＢ－Ｂに沿って切断し矢印方向からみたときの部分拡大縦断面図、図８は、図７の符号Ｃで囲んだ領域を拡大して示した部分拡大縦断面図、である。
　図１に示す入力装置２０は、抵抗式の入力装置を構成する。図２に示すように入力装置２０は、下部基板２２、上部基板２１、表面部材６０及びフレキシブルプリント基板５４とを有して構成される。本実施形態では下部基板２２と上部基板２１のうち、主に下部基板２２を用いて構造の説明を行うため、下部基板２２を構成する各層（各部材）を分解して示し、上部基板２１については分解せずに示した。
　図２に示すように、下部基板２２は、透光性基材の表面にＩＴＯ等の透明導電層が形成されたフィルム状の下部基材５０、下部電極層３２，３３、第１の絶縁層５２、及び、第２の絶縁層５３を有して構成される。
　ここで本実施形態では、「透光性」や「透明」は可視光線透過率が８０％以上の状態を指す。更にヘイズ値が６以下であることが好適である。
　図２及び図４に示すように下部基板２２の下面側には透光性基材による支持板５５が設けられており、下部基板２２と支持板５５間が、光学用透明粘着剤（ＯＣＡ）を介して接合されている。なお図４では、図２に示す下部基板２２を構成する電極層３２，３３や第１の絶縁層５２、第２の絶縁層５３についての図示を省略している（上部基板２１側についても同様）。支持板５５は下部基板２２よりも厚く剛性が高くなっている。
　図４に示すように、下部基板２２と高さ方向（Ｚ）にて所定間隔を空けて上部基板２１が対向している。上部基板２１も下部基板２２と同様の構成である。すなわち、上部基板２１は、透光性基材の表面にＩＴＯ等の透明導電層が形成されたフィルム状の上部基材、上部電極層、第１の絶縁層、及び第２の絶縁層とを有して構成される。
　下部基板２２や上部基板２１に用いられる透光性基材はポリカーボネート樹脂（ＰＣ樹脂）やポリエチレンテレフタレート樹脂（ＰＥＴ樹脂）、ポリエチレンナフタレート樹脂（ＰＥＮ樹脂）、環状ポリオレフィン（ＣＯＰ樹脂）、ポリメタクリル酸メチル樹脂（アクリル）（ＰＭＭＡ）等の透明基材で形成され、厚みが３８μｍ～３００μｍ程度で形成される。少なくとも、上部基板２１に用いられる透光性基材は、可撓性を確保すべくフィルム等で形成されることが必要である。
　下部基板２２及び上部基板２１に用いられる透明導電層は、ＩＴＯ（Indium Tin Oxide）、ＳｎＯ2，ＺｎＯ等の無機透明導電材料を、スパッタや蒸着等で成膜して形成される。又は、これらの無機透明導電材料の微粉末を固着したものでもよい。あるいは、有機透明導電材料として、カーボンナノチューブやポリチオフィン、ポリピロール等の有機導電性ポリマーをコーティングしたものでもよい。
　各下部基材及び上部基材の表面に形成される電極層は例えばＡｇ塗膜をスクリーン印刷して形成されたものである。各電極層は透光性基材の表面に形成されている透明導電層上に重ねて形成されている。あるいは電極層の一部は、透明導電層が除去されて露出した透光性基材の表面に形成されてもよい。
　図４に示すように、下部基板２２と上部基板２１の間が、入力領域２０ａの外周に位置する非入力領域２０ｂにて粘着層４０を介して接合されている。粘着層４０は、アクリル系両面テープやアクリル系粘着剤である。
　図４に示すように、入力領域２０ａでは、下部基板２２と上部基板２１との間に、空気層４４が設けられている。また図示しないが空気層４４内には多数のドットスペーサが設けられている。
　図４に示す表面部材６０は表面層６１と表面層６１の下面に形成された加飾層６２とを有して構成される。表面層６１は、可撓性の透光性基材で形成される。加飾層６２は、非入力領域２０ｂに形成される。表面部材６０と上部基板２１との間は透光性の粘着層６３を介して接合されている。
　操作者が表面層６１の表面に位置する入力領域２０ａを指やペンで下方向へ押圧すると、上部基板２１が下方向へ撓み、入力領域２０ａに位置する下部基板２２及び上部基板２１の夫々の透明導電層同士が当接する。このとき、各透明導電層に電気的に接続された電極層にて、透明導電層同士の接触位置に対応した検出出力（電圧）を得ることができ、検出出力に基づいて入力領域２０ａでの操作位置を検知することが可能になっている。
　下部基板２２の構成について更に詳しく説明する。
　図２、図３図５に示す下部基板２２を構成する下部電極層３２，３３は、表面にＩＴＯ等の透明導電層が形成された下部基材５０上であって、入力領域２０ａの外周に位置する非入力領域２０ｂに形成される。
　以下では、形成位置等を説明しやすくするために電極層や第１の絶縁層に対して部分的に名称及び符号を付けて説明する。
　図３に示すように、下部電極層３２には、入力領域２０ａのＸ１側の側部にてＹ１－Ｙ２方向に平行に細長い形状で形成されるＸ１側延出電極層３２ａが形成されている。このＸ１側延出電極層３２ａと、入力領域２０ａに位置する透明導電層とが電気的に接続された状態となっている。
　そして下部電極層３２は、前記Ｘ１側延出電極層３２ａと、Ｘ１側延出電極層３２ａのＹ２側端部と一体に形成され、フレキシブルプリント基板５４（図２参照）の外部接続端子部と接続される接続部３２ｃと、Ｘ１側延出電極層３２ａのＹ１側端部からＸ１－Ｘ２方向に延出して形成されるダミー電極層３２ｂとで構成される。ダミー電極層３２ｂは、Ｘ１側延出電極層３２ａと一体に形成されても別体で形成されてもどちらでもよい。
　一方、下部電極層３３には、入力領域２０ａのＸ２側の側部にてＹ１－Ｙ２方向に平行に細長い形状で形成されるＸ２側延出電極層３３ａが形成されている。このＸ２側延出電極層３３ａと、入力領域２０ａに位置する透明導電層とが電気的に接続された状態となっている。
　そして下部電極層３３は、前記Ｘ２側延出電極層３３ａと、Ｘ２側延出電極層３３ａのＹ２側端部と一体に形成され、Ｘ１－Ｘ２方向に延出して形成されるＹ２側延出電極層３３ｂと、Ｙ２側延出電極層３３ｂの途中位置に形成され、フレキシブルプリント基板５４（図２参照）の外部接続端子部と接続される接続部３３ｃと、Ｘ２側延出電極層３３ａのＹ２側端部と一体に形成され、Ｙ２側延出電極層３３ｂよりも外側の位置にてＸ１－Ｘ２方向に延出して形成されるダミー電極層３３ｄとで構成される。ダミー電極層３３ｄは、Ｘ２側延出電極層３３ａと一体に形成されても別体で形成されてもどちらでもよい。
　図５は、下部電極層３２の接続部３２ｃや、下部電極層３３の接続部３３ｃ、Ｙ２側延出電極層３３ｂ、ダミー電極層３３ｄ付近の平面形状を示している。図５では、後述する第２の絶縁層５３を点線で示し、第２の絶縁層５３の下に現れる下部電極層３２，３３や第１の絶縁層５２の平面形状を図示した。
　図２，図３，図５に示す第１の絶縁層５２は、入力領域２０ａのＸ１側の非入力領域２０ｂに位置し、Ｙ１－Ｙ２方向に延出するＸ１側絶縁層５２ａと、入力領域２０ａのＹ１側の非入力領域２０ｂに位置し、Ｘ１側絶縁層５２ａと一体に形成されたＸ１－Ｘ２方向に延出するＹ１側絶縁層５２ｂと、入力領域２０ａのＸ２側の非入力領域２０ｂに位置し、Ｙ１側絶縁層５２ｂと一体に形成されたＹ１－Ｙ２方向に延出するＸ２側絶縁層５２ｃと、入力領域２０ａのＹ２側の非入力領域２０ｂに位置し、Ｘ２側絶縁層５２ｃと一体に形成されたＸ１－Ｘ２方向に延出する外側のＹ２側絶縁層５２ｅと、外側のＹ２側絶縁層５２ｅと一体に形成され外側のＹ２側絶縁層５２ｅよりも内側に位置する内側のＹ２側絶縁層５２ｄとを有して構成される。
　更に第１の絶縁層５２は、Ｙ１側絶縁層５２ｂの途中に一体に形成される突出状の突出絶縁層５２ｇと、内側のＹ２側絶縁層５２ｄ及び外側のＹ２側絶縁層５２ｅの双方に一体に接続された突出絶縁層５２ｆと、分離して形成された島状絶縁層５２ｈ，５２ｉとを有して構成される。
　第１の絶縁層５２は、下部電極層３２，３３と高さ方向で重ならず、各下部電極層３２，３３と下部基材５０間の段差に形成されるものである。
　図５に示すように、Ｘ１側絶縁層５２ａは、下部電極層３２のＸ１側延出電極層３２ａの外側にて、Ｘ１側延出電極層３２ａと下部基材５０間の段差に形成される。また、図５に示すように、外側のＹ２側絶縁層５２ｅは、下部電極層３３のダミー電極層３３ｄの外側にて、ダミー電極層３３ｄと下部基材５０間の段差に形成される。
　また、図５に示すように、内側のＹ２側絶縁層５２ｄは、下部電極層３３を構成するＹ２側延出電極層３３ｂとダミー電極層３３ｄとの間の間隔Ｄ内に形成される。
　また、図５に示すように、突出絶縁層５２ｆ及び島状絶縁層５２ｈは、下部電極層３３を構成するＹ２側延出電極層３３ｂの外側にて、Ｙ２側延出電極層３３ｂと下部基材５０間の段差に形成される。
　また、図５に示すように、島状絶縁層５２ｉは、下部電極層３２のＸ１側延出電極層３２ａ及び接続部３２ｃと下部電極層３３のＹ２側延出電極層３３ｂとの間の間隔Ｅ内に形成される。
　また図５には図示されない図３に示す第１の絶縁層５２のうちＹ１側絶縁層５２ｂは、下部電極層３２のダミー電極層３２ｂの外側にて、前記ダミー電極層３２ｂと下部基材５０間の段差に形成され、Ｘ２側絶縁層５２ｃは、下部電極層３３のＸ２側延出電極層３３ａの外側にて、前記Ｘ２側延出電極層３３ａと下部基材５０間の段差に形成される。
　また図５には図示されない図３に示す突出絶縁層５２ｇは、ダミー電極層３２ｂとＸ２側延出電極層３３ａとの間の間隔Ｆ内に形成される。
　図５に示すように各下部電極層３２，３３と各第１の絶縁層５２との間には、隙間Ｇ（図５では、代表的に下部電極層３２のＸ１側延出電極層３２ａと、第１の絶縁層５２のＸ１側絶縁層５２ａとの間の隙間に符号を付した）が形成されている。隙間Ｇは、５０～４００μｍ程度である。
　図２，図５に示す第２の絶縁層５３は、非入力領域２０ｂにおける各下部電極層３２，３３の表面から第１の絶縁層５２の表面にかけて形成されている。図５に示すように第２の絶縁層５３は、各下部電極層３２，３３の接続部３２ｃ，３３ｃの位置には形成されず、各接続部３２ｃ，３３ｃは露出している。これによって、各接続部３２ｃ，３３ｃとフレキシブルプリント基板５４の外部接続端子部間を電気的に接続することが可能になる。また、第２の絶縁層５３の内側側面５３ｂは、下部電極層３２，３３の内側側面３２ｇ，３３ｇよりも内方に形成され、下部電極層３２，３３の内側側面３２ｇ，３３ｇが、第２の絶縁層５３により覆われていることが好適である。
　図６は、上部基板２１の部分拡大裏面図である。図６では上部基板２１に形成される第２の絶縁層６５については点線で示し、上部電極層及び第１の絶縁層の平面形状を図示した。
　上部基板２１は、透光性基材の表面にＩＴＯ等の透明導電層が形成された上部基材６６と、上部基材６６の表面（下部基板２２と対向する側の面）に形成された一対の上部電極層４５，４６と、第１の絶縁層６７と、第２の絶縁層６５とを有して構成される。
　各上部電極層４５，４６は上部基材６６の入力領域２０ａの外周に位置する非入力領域２０ｂに形成される。
　上部電極層４５には、入力領域２０ａのＹ２側の非入力領域２０ｂにてＸ１－Ｘ２方向に延出するＹ２側延出電極層４５ａが形成される。Ｙ２側延出電極層４５ａは、入力領域２０ａに位置する透明導電層に電気的に接続されている。そして、上部電極層４５は、前記Ｙ２側延出電極層４５ａと、入力領域２０ａのＸ１側の非入力領域２０ｂにて、Ｙ２側延出電極層４５ａのＸ１側端部と接続しＹ１－Ｙ２方向に延出するダミー電極層４５ｂと、Ｙ２側延出電極層４５ａの途中位置に形成され、フレキシブルプリント基板５４の外部接続端子部と電気的に接続される接続部４５ｃとを有して構成される。ダミー電極層４５ｂとＹ２側延出電極層４５ａとは一体で形成されても別体で形成されてもよい。
　また上部電極層４６には、入力領域２０ａのＹ１側の非入力領域２０ｂにてＸ１－Ｘ２方向に延出するＹ１側延出電極層（図示しない）が形成される。Ｙ１側延出電極層は、入力領域２０ａに位置する透明導電層と電気的に接続されている。そして前記上部電極層４６は、前記Ｙ１側延出電極層と、入力領域２０ａのＸ２側の非入力領域２０ｂにて、Ｙ１側延出電極層のＸ２側端部と接続しＹ１－Ｙ２方向に延出するＸ２側延出電極層（図示しない）と、Ｘ２側延出電極層のＹ２側端部と一体に形成され、Ｙ２側延出電極層４５ａよりも外側に位置するＹ２側延出電極層４６ａと、Ｙ２側延出電極層４６ａの先端に位置して、フレキシブルプリント基板５４の外部接続端子部と電気的に接続される接続部４６ｂとを有して構成される。
　図６に示すように、第１の絶縁層６７は、ダミー電極層４５ｂの外側にて、ダミー電極層４５ｂと上部基材６６間の段差に形成されるＸ１側絶縁層６７ａや、Ｙ２側延出電極層４６ａの外側にて、Ｙ２側延出電極層４６ａと上部基材６６間の段差に形成される外側のＹ２側絶縁層６７ｂ、外側のＹ２側絶縁層６７ｂよりも内側に位置して、Ｙ２側延出電極層４５ａとＹ２側延出電極層４６ａとの間の間隔Ｈ内に形成される内側のＹ２側絶縁層６７ｃ等を有して構成される。
　図６には図示しないが、前記第１の絶縁層６７は、図６に現れない上部電極層４５，４６の外側や、上部電極層間の間隔内にも形成される。
　図６に示すように、非入力領域２０ｂにて、各上部電極層４５，４６の表面から第１の絶縁層６７の表面にかけて第２の絶縁層６５が形成される。第２の絶縁層６５は、接続部４５ｃ，４６ｂの位置には形成されず、接続部４５ｃ，４６ｂは露出している。よって、各接続部４５ｃ，４６ｂは、フレキシブルプリント基板５４の外部接続端子部と電気的に接続することが可能となっている。また、第２の絶縁層６５の内側側面６５ｂは、上部電極層４５，４６の内側側面４５ｇ（図６には上部電極層４５の内側側面４５ｇのみが図示されている）よりも内方に形成され、上部電極層４５，４６の内側側面４５ｇが、第２の絶縁層６５により覆われていることが好適である。
　図７は本実施形態における入力領域２０を図５に示すＡ－Ａ線の位置で切断した部分縦断面図である。図７には、図２や図４で示した表面部材６０については図示していない。図８は図７に示す符号Ｃで囲まれた領域の部分拡大縦断面図である。
　図７，図８に現れる下部基板２２側に形成された第１の絶縁層５２を構成するＸ１側絶縁層５２ａ及び島状絶縁層５２ｉは、下部電極層３２，３３を構成するＸ１側延出電極層３２ａや、Ｙ２側延出電極層３３ｂとほぼ同じ高さ寸法で形成される。また図７，図８に現れる上部基板２１側に形成された第１の絶縁層６７を構成するＸ１側絶縁層６７ａは、上部電極層４５を構成するＹ２側延出電極層４５ａとほぼ同等の高さ寸法で形成される。その他の第１の絶縁層５２，６７の部分についても下部電極層３２，３３や上部電極層４５，４６とほぼ同等の高さ寸法で形成される。
　各第１の絶縁層５２，６７及び各第２の絶縁層５３，６５は、例えばスクリーン印刷により所定位置に形成することができる。
　また第１の絶縁層５２，６７及び各第２の絶縁層５３，６５には、各絶縁層を各電極層３２，３３，４５，４６の表面や図８に示す透光性基材３０表面に設けられた透明導電層３１上に重ねても透明導電層３１と各電極層間の密着力を弱めることがない材質が使用される。例えば、各第１の絶縁層５２，６７及び各第２の絶縁層５３，６５にはレジスト材料、熱硬化樹脂、熱可塑性樹脂等を用いることができるが特にＵＶ硬化樹脂であることが好適である。また、第１の絶縁層５２，６７と、第２の絶縁層５３，６５とは同じ材質であっても異なる材質であってもどちらでもよい。
　また既に記載したように、各第１の絶縁層５２，６７と下部電極層３２，３３及び上部電極層４５，４６との間には隙間Ｇが空いている。
　第１の絶縁層５２，６７をスクリーン印刷したとき各第１の絶縁層５２，６７の端部はサドル現象により盛り上がる。このため、第１の絶縁層５２，６７と各電極層間に隙間が形成されないように調整し、仮に、第１の絶縁層５２，６７の端部の一部が、電極層の表面に重なってしまうと、その部分での膜厚が非常に大きくなり、各第１の絶縁層５２，６７の表面から各電極層の表面にかけて凹凸が大きくなってしまう。よって各第１の絶縁層５２，６７と下部電極層３２，３３及び上部電極層４５，４６との間には隙間Ｇを形成することで、各第１の絶縁層５２，６７の表面から各電極層の表面にかけて形成される第２の絶縁層５３，６５の表面の平坦性を効果的に向上させることができる。
　図９は、実施例における電極層、第１の絶縁層及び第２の絶縁層の表面形状を示す実験結果である。
　図９（ａ）は、電極層と第１の絶縁層の表面形状を示し、図９（ｂ）は、図９（ａ）に示す電極層の表面から第１の絶縁層の表面にかけて形成された第２の絶縁層の表面形状を示す。図９（ａ）に示すように、電極層と第１の絶縁層とが重ならないように、電極層と第１の絶縁層との間に隙間Ｇが形成されている。このように隙間Ｇを設けることで、図９（ｂ）に示すように第２の絶縁層の表面の平坦性を向上させることができるとわかった。
　なお各第１の絶縁層５２，６７と下部電極層３２，３３及び上部電極層４５，４６との間に形成された隙間Ｇは、第２の絶縁層５３，６５により埋められる。
　本実施形態では図７に示すように、下部基板２２側の第２の絶縁層５３と、上部基板２１側の第２の絶縁層６５とを相対向させ、第２の絶縁層５３，６５間に粘着層４０を介在させて、下部基板２２と上部基板２１間を、粘着層４０を介して接合する。このとき、第２の絶縁層５３，６５の表面５３ａ，６５ａは粘着層４０との接合面であり、上記したように第２の絶縁層５３，６５の平坦性を効果的に向上させることができることで、下部基板２２と上部基板２１間の密閉性を向上させることができるとともに、接合面積を大きくすることができ、粘着層４０と第２の絶縁層５３，６５間の密着力を向上させることが可能である。
　電極層と基材間の段差に第１の絶縁層５２，６７を形成し、第１の絶縁層５２，６７から電極層の表面にかけて第２の絶縁層５３，６５を形成した実施例と、図１０に示すように、電極層の表面から電極層と基材間の段差にかけて一層の絶縁層を形成した比較例とで、ピール強度試験を行ったところ、実施例における第２の絶縁層と粘着層間の接着強度を、比較例における絶縁層と粘着層間の接着強度に比べて２倍～５倍程度、大きくできることがわかった。
　基材表面に、第１の絶縁層５２，６７と第２の絶縁層５３，６５を備える構成は、下部基板２２と上部基板２１の一方だけであってもよいが、上記した実施形態に示すように、下部基板２２と上部基板２１の双方が、第１の絶縁層５２，６７と第２の絶縁層５３，６５とを備え、下部基板２２の第２の絶縁層５３と上部基板２１の第２の絶縁層６５間を、粘着層４０を介して接合する構成としたことで、より効果的に、下部基板２２と上部基板２１間の密閉性及び密着性を向上させることが可能である。
　本実施形態では、図５の下部基板２２に示すように、下部電極層３３を構成するＹ２側延出電極層３３ｂとダミー電極層３３ｄ間の間隔Ｄ内や、下部電極層３３を構成するＹ２側延出電極層３３ｂと、下部電極層３２を構成するＸ１側延出電極層３２ａ間の間隔Ｅ内を第１の絶縁層５２を構成するＹ２側絶縁層５２ｄや島状絶縁層５２ｉで埋め、その上に第２の絶縁層５３を重ねて形成している。これにより電極層間を適切に絶縁層で埋めて粘着層４０との間に空間が形成されるのを抑制でき、電極層間の位置での下部基板２２と上部基板２１間の密閉性及び密着性を効果的に向上させることが可能である。図５には現れない下部基板２２の電極層間の部分や図６の上部基板２１側についても同様の構成及び効果を備える。
　また本実施形態では、図５の下部基板２２に示すように、下部電極層３２のＸ１側延出電極層３２ａの外側や、ダミー電極層３３ｄの外側に第１の絶縁層５２を構成するＸ１側絶縁層５２ａやＹ２側絶縁層５２ｅを形成し、その上に第２の絶縁層５３を重ねて形成している。これにより、下部電極層３２，３３の外側領域と基材間の段差内を適切に絶縁層で埋めて粘着層４０との間に空間が形成されるのを抑制でき、電極層の外側位置での下部基板２２と上部基板２１間の密閉性及び密着性を効果的に向上させることが可能である。また、下部電極層３２，３３の内側でなく外側に第１の絶縁層５２を形成したことで、入力領域２０ａを大きく形成することが可能である。図５には現れない下部基板２２の電極層の外側部分や図６の上部基板２１側についても同様の構成及び効果を備える。
　本実施形態では、図３，図５の下部基板２２に示すように、ダミー電極層３２ｂ，３３ｄが設けられる。ダミー電極層３２ｂ，３３ｄの形成は必須ではないが、ダミー電極層３２ｂ，３３ｄを形成することで、各延出電極層３２ａ，３３ａ，３３ｂと高さを揃えて、できる限り基板同士の接合を平坦面同士で行うことができる。そして、本実施形態では、ダミー電極層３２ｂ，３３ｄと下部基材５０間に形成される段差にも、第１の絶縁層５２を形成し、ダミー電極層３２ｂ，３３ｄ上から第１の絶縁層５２上にかけて第２の絶縁層５３を形成する。本実施形態では、ダミー電極層３２ｂ，３３ｄを設けた効果も加わって、第２の絶縁層５３の表面の平坦性をより効果的に向上させることができ、下部基板２２と上部基板２１間の密閉性及び密着性をより効果的に向上させることが可能になる。図６の上部基板２１側に形成されるダミー電極層と上部基材６６間の段差部分についても同様の構成及び効果を備える。
　本実施形態における入力装置２０の製造方法では、下部基板２２の非入力領域２０ｂにおける図３に示す形状の下部電極層３２，３３と下部基材５０間の段差に図３に示す形状の第１の絶縁層５２を例えばスクリーン印刷により形成する。このとき、図５や図７、図８で示したように、下部電極層３２，３３と第１の絶縁層５２との間に隙間Ｇを形成する。また、例えば第１の絶縁層５２をＵＶ硬化樹脂で形成し、第１の絶縁層５２をスクリーン印刷で形成後にＵＶ硬化させる。
　次に、第２の絶縁層５３を非入力領域２０ｂに形成された第１の絶縁層５２上から下部電極層３２，３３上にかけて形成する。第２の絶縁層５３を例えばスクリーン印刷により形成する。このとき例えば第２の絶縁層５３をＵＶ硬化樹脂で形成し、第２の絶縁層５３をスクリーン印刷で形成後にＵＶ硬化させる。
　本実施形態では、上記のように非入力領域２０ｂにおける下部電極層３２，３３と下部基材５０間の段差を第１の絶縁層５２で埋め、更に、第１の絶縁層５２上から下部電極層３２，３３上にかけて第２の絶縁層５３を形成したことで、第２の絶縁層５３の表面の平坦性を向上させることができる。
　上部基板２１についても上記と同様の製造方法により形成できる。そして、下部基板２２と上部基板２１との各第２の絶縁層５３，６５を相対向させ、各第２の絶縁層５３，６５の間に粘着層４０を介在させた状態で、下部基板２２と上部基板２１間を前記粘着層４０により接合する。本実施形態では平坦性が高く接合面積が広い第２の絶縁層５３，６５の表面を粘着層４０との接合面としたため、下部基板２２と上部基板２１間の密閉性及び密着性を従来に比べて効果的に向上させることが可能になる。
２０　入力装置
２０ａ　入力領域
２０ｂ　非入力領域
２１　上部基板
２２　下部基板
３０　透光性基材
３１　透明導電層
３２、３３　下部電極層
３２ｂ、３３ｄ、４５ｂ　ダミー電極層
４０　粘着層
４５、４６　上部電極層
５０　下部基材
５２，６７　第１の絶縁層
５３、６５　第２の絶縁層
５４　フレキシブルプリント基板
５５　支持板
６０　表面部材

Claims (10)

  1. 　一対の基板が高さ方向に対向配置され、各基板は、表面に透明導電層が形成された基材と、前記基材の表面にて入力領域の外側の非入力領域に形成された電極層とを有して構成され、各基板間が粘着層を介して接合される入力装置において、
    　少なくとも一方の前記基板の非入力領域では、前記電極層と前記基材との間の段差に第１の絶縁層が形成され、前記第１の絶縁層の表面から前記電極層の表面にかけて第２の絶縁層が形成されており、前記第２の絶縁層の表面側に前記粘着層が設けられることを特徴とする入力装置。
  2. 　一対の前記基板の双方が、前記第１の絶縁層と前記第２の絶縁層とを備えた構成であり、一方の前記基板に設けられた前記第２の絶縁層と、他方の前記基板に設けられた前記第２の絶縁層との間が前記粘着層を介して接合されている請求項１記載の入力装置。
  3. 　前記非入力領域では、同一基材の表面に複数の前記電極層が間隔を空けて対向配置されており、前記間隔内に前記第１の絶縁層が設けられており、複数の前記電極層の表面から前記電極層間に位置する前記第１の絶縁層の表面にかけて前記第２の絶縁層が形成されている請求項１又は２に記載の入力装置。
  4. 　前記電極層が、前記入力領域の側部から外部接続端子との接続部にかけて形成されており、前記電極層を介して前記入力領域と対向する前記電極層の外側に前記第１の絶縁層が設けられており、前記電極層の表面から前記電極層の外側に位置する前記第１の絶縁層の表面にかけて前記第２の絶縁層が形成されている請求項１ないし３のいずれか１項に記載の入力装置。
  5. 　前記第１の絶縁層と前記電極層との間には隙間が形成されている請求項１ないし４のいずれか１項に記載の入力装置。
  6. 　前記電極層は、前記入力領域に位置する前記透明導電層に電気的に接続され、外部接続端子との接続部にまで延出する延出電極層と、前記延出電極層と一体にあるいは別体で形成されたダミー電極層とを有しており、
    　前記延出電極層と前記基材との間の段差、及び、前記ダミー電極層と前記基材との間の段差の双方に前記第１絶縁層が形成されており、前記延出電極層の表面から前記第１の絶縁層の表面にかけて、及び、前記ダミー電極層の表面から前記第１の絶縁層の表面にかけて、前記第２絶縁層が形成されている請求項１ないし５のいずれか１項に記載の入力装置。
  7. 　一対の基板を高さ方向に対向配置し、各基板を、表面に透明導電層が形成された基材と、前記基材の表面にて入力領域の外側の非入力領域に形成された電極層とを有して構成し、各基板間を、粘着層を介して接合する入力装置の製造方法において、
    　少なくとも一方の前記基板の非入力領域であって、前記電極層と前記基材との間の段差に第１の絶縁層を形成する工程、
    　前記第１の絶縁層の表面から前記電極層の表面にかけて第２の絶縁層を形成する工程、
    　前記粘着層を、一対の前記基板の間に介在させ、このとき、前記第２の絶縁層の表面側を前記粘着層に向けた状態にして、一対の前記基板間を前記粘着層により接合する工程、
    　を有することを特徴とする入力装置の製造方法。
  8. 　前記第１の絶縁層と前記電極層との間に隙間を形成する請求項７記載の入力装置の製造方法。
  9. 　前記第１の絶縁層及び前記第２の絶縁層をスクリーン印刷で形成する請求項７又は８に記載の入力装置の製造方法。
  10. 　前記第１の絶縁層及び前記第２の絶縁層をＵＶ硬化樹脂により形成する請求項７ないし９のいずれか１項に記載の入力装置の製造方法。
PCT/JP2011/060701 2010-05-12 2011-05-10 入力装置及びその製造方法 WO2011142331A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201180023576.4A CN102893243B (zh) 2010-05-12 2011-05-10 输入装置及其制造方法
JP2012514794A JPWO2011142331A1 (ja) 2010-05-12 2011-05-10 入力装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-110066 2010-05-12
JP2010110066 2010-05-12

Publications (1)

Publication Number Publication Date
WO2011142331A1 true WO2011142331A1 (ja) 2011-11-17

Family

ID=44914387

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/060701 WO2011142331A1 (ja) 2010-05-12 2011-05-10 入力装置及びその製造方法

Country Status (3)

Country Link
JP (1) JPWO2011142331A1 (ja)
CN (1) CN102893243B (ja)
WO (1) WO2011142331A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196886A (ja) * 2000-10-18 2002-07-12 Hitachi Ltd タッチパネルおよび画面入力型表示装置
JP2003196030A (ja) * 2001-12-28 2003-07-11 Kawaguchiko Seimitsu Co Ltd タッチパネル
JP2005071123A (ja) * 2003-08-26 2005-03-17 Matsushita Electric Ind Co Ltd タッチパネルおよびこれを用いた電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046622A1 (en) * 2003-08-26 2005-03-03 Akira Nakanishi Touch panel and electronic device using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196886A (ja) * 2000-10-18 2002-07-12 Hitachi Ltd タッチパネルおよび画面入力型表示装置
JP2003196030A (ja) * 2001-12-28 2003-07-11 Kawaguchiko Seimitsu Co Ltd タッチパネル
JP2005071123A (ja) * 2003-08-26 2005-03-17 Matsushita Electric Ind Co Ltd タッチパネルおよびこれを用いた電子機器

Also Published As

Publication number Publication date
CN102893243B (zh) 2015-04-22
JPWO2011142331A1 (ja) 2013-07-22
CN102893243A (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
US9122088B2 (en) Capacitance type touch screen
JP5990195B2 (ja) タッチパネル、その製造方法、及びタッチパネルを含む液晶表示装置
US8115751B2 (en) Capacitive touch sensing assembly
US8339527B2 (en) Thin touch panel
CN102760010B (zh) 触控显示面板与触控液晶显示面板
JP3149113U (ja) キャパシタ式接触制御インダクション構造
US20130333922A1 (en) Spacerless input device
US20110109564A1 (en) Touch screen input device and method of manufacturing the same
KR101144850B1 (ko) 에어홀 및 필름스피커를 포함하는 저항막식 터치패널
CN102207803A (zh) 触摸屏
KR101103535B1 (ko) 커버층에 직접 증착한 투명도전막을 갖는 정전용량방식 터치패널 및 그 제조방법
KR20110095526A (ko) 터치 스크린 패널 및 터치 스크린 패널의 제조 방법
US20110080368A1 (en) Input device of touch screen and method of manufacturing the same
KR20150145211A (ko) 터치 패널용 윈도우 및 이를 구비한 터치 윈도우
WO2011152175A1 (ja) 入力装置
WO2011021579A1 (ja) 入力装置
JP2011248810A (ja) 入力装置
JP5270038B2 (ja) 入力装置
KR20090090098A (ko) 터치윈도우 및 그 제조방법
WO2011142331A1 (ja) 入力装置及びその製造方法
JP2015049847A (ja) 入力装置及びその製造方法並びに携帯機器
JP2011128693A (ja) 入力装置及びその製造方法
JP2012203514A (ja) 入力装置
KR20150031807A (ko) 터치패널
JP2013125287A (ja) 入力装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180023576.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11780588

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012514794

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11780588

Country of ref document: EP

Kind code of ref document: A1