JPWO2011136089A1 - 符号化装置、誤り訂正符号構成方法およびそのプログラム - Google Patents
符号化装置、誤り訂正符号構成方法およびそのプログラム Download PDFInfo
- Publication number
- JPWO2011136089A1 JPWO2011136089A1 JP2012512793A JP2012512793A JPWO2011136089A1 JP WO2011136089 A1 JPWO2011136089 A1 JP WO2011136089A1 JP 2012512793 A JP2012512793 A JP 2012512793A JP 2012512793 A JP2012512793 A JP 2012512793A JP WO2011136089 A1 JPWO2011136089 A1 JP WO2011136089A1
- Authority
- JP
- Japan
- Prior art keywords
- block
- matrix
- column
- check matrix
- components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Description
前記符号化手段により、前記生成したブロック型検査行列によって、入力されるメッセージから符号語を生成して出力し、
さらにブロック型検査行列を生成する際、
次数割当部により、ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定し、
重み分布決定部により、与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定し、
第1の次数変更部により、ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とし、
第2の次数変更部により、ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定することを特徴とする。
コンピュータに、
擬似巡回型低密度パリティ検査符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成する機能と、
前記生成したブロック型検査行列によって、入力されるメッセージから符号語を生成して出力する機能とを実行させ、
さらに、前記コンピュータに、ブロック型検査行列を生成する際、
ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定する機能と、
与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定する機能と、
ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とする機能と、
ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定する機能とを実行させることを特徴とする。
以下、本発明の第1の実施形態の構成について添付図1に基づいて説明する。
最初に、本実施形態の基本的な内容について説明し、その後でより具体的な内容について説明する。
本実施形態に係る符号化装置10は図1に示すように、擬似巡回型LDPC(低密度パリティ検査)符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成する検査行列生成手段11と、入力されるメッセージからブロック型検査行列によって符号語を生成して出力する符号化手段12とを有している。
さらに、検査行列生成手段11は、ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定する次数割当部11aと、与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定する重み分布決定部11bと、ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とする第1の次数変更部11cと、ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定する第2の次数変更部11dとを有する。
以下、これをより詳細に説明する。
以下、具体的な数値例を用いて検査行列生成手段11の動作内容について説明し、本実施形態の検査行列生成手段11によって生成された検査行列の一例について説明する。qを2^6(=64)とすると、検査行列生成手段11は符号長がq^2−1=4095ビット以下であるLDPC符号の検査行列を生成することができる。
次に、上記の実施形態の全体的な動作について説明する。本実施形態に係る誤り訂正符号構成方法は、擬似巡回型低密度パリティ検査符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成する検査行列生成手段と、入力されるメッセージからブロック型検査行列によって符号語を生成して出力する符号化手段とからなる符号化装置にあって、ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって検査行列生成手段の次数割当部が規定し(図3・ステップS101)、マスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを検査行列生成手段の重み分布決定部が規定し(図3・ステップS102)、ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を検査行列生成手段の第1の次数変更部が巡回置換行列とし(図3・ステップS103)、ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を検査行列生成手段の第2の次数変更部が規定する(図3・ステップS104)。
この構成および動作により、本実施形態は以下のような効果を奏する。
本発明の第2の実施形態に係る符号化装置110は、第1の実施形態に係る符号化装置10の構成に加えて、検査行列生成手段の重み分布決定部111bが、ブロック型検査行列のq+1個の列ブロックの、右端r−1個の列ブロックと第k_r列ブロックを除くq+1−r個の列ブロックの中で、q+1−n個の列ブロックの成分のすべてを零行列として定義すると共に、検査行列生成手段が、成分のすべてが零行列であるq+1−n個の列ブロックを削除する列ブロック削除部111eを備えるという構成とした。
以下、これをより詳しく説明する。
前記検査行列生成手段が、成分のすべてが零行列であるq+1−n個の列ブロックを削除する列ブロック削除部を備えることを特徴とする、付記1に記載の符号化装置。
前記検査行列生成手段が生成した前記ブロック型検査行列および前記マスクパターンを記憶する行列データ保存用メモリと、
前記メッセージの情報ビット列と有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定した整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列との行列積を算出するr個の行列乗算装置と、
前記行列乗算装置への入力信号を前記行列データ保存用メモリに保持された前記マスクパターンによって切り替えるためのセレクタと
を有することを特徴とする、付記1または付記2に記載の符号化装置。
複数の前記ブロック型検査行列のすべての列ブロックにおいて、該列ブロック中の成分が非零の巡回置換行列であるすべての行ブロックの行番号を保持する機能と、
前記セレクタへの入力信号を前記ブロック型検査行列の各々に対して変える機能とを備えることを特徴とする、付記3に記載の符号化装置。
前記符号化手段により、前記生成したブロック型検査行列によって、入力されるメッセージから符号語を生成して出力し、
さらにブロック型検査行列を生成する際、
次数割当部により、ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定し、
重み分布決定部により、与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定し、
第1の次数変更部により、ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とし、
第2の次数変更部により、ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定することを特徴とする。
前記行列データ保存用メモリに保持された前記マスクパターンによって入力信号を前記符号化手段のセレクタが切り替え、
前記メッセージの情報ビット列と有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定した整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列との行列積を前記符号化手段の行列乗算装置が算出する
ことを特徴とする、付記5に記載の誤り訂正符号構成方法。
擬似巡回型低密度パリティ検査符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成する機能と、
前記生成したブロック型検査行列によって、入力されるメッセージから符号語を生成して出力する機能とを実行させ、
さらに、前記コンピュータに、ブロック型検査行列を生成する際、
ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定する機能と、
与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定する機能と、
ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とする機能と、
ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定する機能とを実行させることを特徴とする誤り訂正符号構成プログラム。
前記検査行列生成手段が生成した前記ブロック型検査行列および前記マスクパターンを記憶する機能と、
前記行列データ保存用メモリに保持された前記マスクパターンによって入力信号を切り替える機能と、
前記メッセージの情報ビット列と有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定した整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列との行列積を算出する機能と
を実行させることを特徴とする、付記7に記載の誤り訂正符号構成プログラム。
10、110 符号化装置
11、111 検査行列生成手段
11a 次数割当部
11b、112b 重み分布決定部
11c 第1の次数変更部
11d 第2の次数変更部
12 符号化手段
21 変調器
22 伝送路
23 復調器
24 復号化装置
30 行列乗算装置
32、36 セレクタ
33 行列データ保存用メモリ
34、35 排他的論理和演算装置
111e 列ブロック削除部
Claims (8)
- 擬似巡回型低密度パリティ検査符号を構成するための符号化装置において、
擬似巡回型低密度パリティ検査符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成する検査行列生成手段と、
入力されるメッセージから前記ブロック型検査行列によって符号語を生成して出力する符号化手段とを有し、
さらに、前記検査行列生成手段は、
ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定する次数割当部と、
与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定する重み分布決定部と、
ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とする第1の次数変更部と、ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定する第2の次数変更部とを有することを特徴とする符号化装置。 - 前記検査行列生成手段の前記重み分布決定部が、前記ブロック型検査行列のq+1個の列ブロックの、右端r−1個の列ブロックと前記第k_r列ブロックを除くq+1−r個の列ブロックの中で、q+1−n個の列ブロックの成分のすべてを零行列として定義すると共に、
前記検査行列生成手段が、成分のすべてが零行列であるq+1−n個の列ブロックを削除する列ブロック削除部を備えることを特徴とする、請求項1に記載の符号化装置。 - 前記符号化手段が、
前記検査行列生成手段が生成した前記ブロック型検査行列および前記マスクパターンを記憶する行列データ保存用メモリと、
前記メッセージの情報ビット列と有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定した整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列との行列積を算出するr個の行列乗算装置と、
前記行列乗算装置への入力信号を前記行列データ保存用メモリに保持された前記マスクパターンによって切り替えるためのセレクタと
を有することを特徴とする、請求項1または請求項2に記載の符号化装置。 - 前記行列データ保存用メモリが、
複数の前記ブロック型検査行列のすべての列ブロックにおいて、該列ブロック中の成分が非零の巡回置換行列であるすべての行ブロックの行番号を保持する機能と、
前記セレクタへの入力信号を前記ブロック型検査行列の各々に対して変える機能とを備えることを特徴とする、請求項3に記載の符号化装置。 - 擬似巡回型低密度パリティ検査符号を構成するための誤り訂正符号構成方法において、
検査行列生成手段により、擬似巡回型低密度パリティ検査符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成し、
前記符号化手段により、前記生成したブロック型検査行列によって、入力されるメッセージから符号語を生成して出力し、
さらに、ブロック型検査行列を生成する際、
次数割当部により、ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定し、
重み分布決定部により、与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定し、
第1の次数変更部により、ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とし、
第2の次数変更部により、ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定することを特徴とする誤り訂正符号構成方法。 - 前記検査行列生成手段が生成した前記ブロック型検査行列および前記マスクパターンを前記符号化手段の行列データ保存用メモリに記憶し、
前記行列データ保存用メモリに保持された前記マスクパターンによって入力信号を前記符号化手段のセレクタが切り替え、
前記メッセージの情報ビット列と有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定した整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列との行列積を前記符号化手段の行列乗算装置が算出する
ことを特徴とする、請求項5に記載の誤り訂正符号構成方法。 - 擬似巡回型低密度パリティ検査符号を構成するための誤り訂正符号構成プログラムにおいて、
コンピュータに、
擬似巡回型低密度パリティ検査符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成する機能と、
前記生成したブロック型検査行列によって、入力されるメッセージから符号語を生成して出力する機能とを実行させ、
さらに、前記コンピュータに、ブロック型検査行列を生成する際、
ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定する機能と、
与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定する機能と、
ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とする機能と、
ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定する機能とを実行させることを特徴とする誤り訂正符号構成プログラム。 - 前記コンピュータに、
前記生成した前記ブロック型検査行列および前記マスクパターンを行列データ保存用メモリに記憶する機能と、
前記行列データ保存用メモリに保持された前記マスクパターンによって入力信号を切り替える機能と、
前記メッセージの情報ビット列と有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定した整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列との行列積を算出する機能と
を実行させることを特徴とする、請求項7に記載の誤り訂正符号構成プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012512793A JP5700041B2 (ja) | 2010-04-27 | 2011-04-19 | 符号化装置、誤り訂正符号構成方法およびそのプログラム |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010102479 | 2010-04-27 | ||
JP2010102479 | 2010-04-27 | ||
PCT/JP2011/059633 WO2011136089A1 (ja) | 2010-04-27 | 2011-04-19 | 符号化装置、誤り訂正符号構成方法およびそのプログラム |
JP2012512793A JP5700041B2 (ja) | 2010-04-27 | 2011-04-19 | 符号化装置、誤り訂正符号構成方法およびそのプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011136089A1 true JPWO2011136089A1 (ja) | 2013-07-18 |
JP5700041B2 JP5700041B2 (ja) | 2015-04-15 |
Family
ID=44861396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012512793A Active JP5700041B2 (ja) | 2010-04-27 | 2011-04-19 | 符号化装置、誤り訂正符号構成方法およびそのプログラム |
Country Status (7)
Country | Link |
---|---|
US (1) | US8910014B2 (ja) |
EP (1) | EP2566053A4 (ja) |
JP (1) | JP5700041B2 (ja) |
CN (1) | CN102870330B (ja) |
BR (1) | BR112012024859A2 (ja) |
RU (1) | RU2527207C2 (ja) |
WO (1) | WO2011136089A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014140111A (ja) * | 2013-01-21 | 2014-07-31 | Sony Corp | コントローラ、情報処理システム、コントローラの制御方法およびプログラム |
JP5749784B2 (ja) * | 2013-11-21 | 2015-07-15 | 日本電信電話株式会社 | 誤り訂正符号方法 |
JP6165637B2 (ja) * | 2014-01-08 | 2017-07-19 | 株式会社東芝 | 量子通信装置、量子通信方法及びプログラム |
WO2017043113A1 (en) * | 2015-09-11 | 2017-03-16 | Kabushiki Kaisha Toshiba | Memory device |
EP3707623A1 (en) | 2017-11-09 | 2020-09-16 | Nchain Holdings Limited | System for simplifying executable instructions for optimised verifiable computation |
US10949303B2 (en) | 2017-12-11 | 2021-03-16 | Fungible, Inc. | Durable block storage in data center access nodes with inline erasure coding |
EP3725028A1 (en) * | 2017-12-13 | 2020-10-21 | Nchain Holdings Limited | System and method for securely sharing cryptographic material |
US10990478B2 (en) * | 2019-02-01 | 2021-04-27 | Fungible, Inc. | Flexible reliability coding for storage on a network |
US10761931B2 (en) | 2018-10-24 | 2020-09-01 | Fungible, Inc. | Inline reliability coding for storage on a network |
KR20200122064A (ko) * | 2019-04-17 | 2020-10-27 | 에스케이하이닉스 주식회사 | 오류 정정 회로 및 이를 포함하는 메모리 컨트롤러 |
US11630729B2 (en) | 2020-04-27 | 2023-04-18 | Fungible, Inc. | Reliability coding with reduced network traffic |
RU2743784C1 (ru) * | 2020-11-13 | 2021-02-26 | Акционерное Общество "Крафтвэй Корпорэйшн Плс" | Способ кодирования данных на основе LDPC кода |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2033691C1 (ru) * | 1989-12-29 | 1995-04-20 | Всероссийский научно-исследовательский институт экспериментальной физики | Шифратор |
EP1782540B1 (en) * | 2004-07-27 | 2013-07-24 | LG Electronics Inc. | Method of encoding and decoding using low density parity check code |
US8171371B2 (en) | 2005-12-20 | 2012-05-01 | Mitsubishi Electric Corporation | Inspection matrix generation method, encoding method, communication device, communication system, and encoder |
WO2007080827A1 (ja) | 2006-01-10 | 2007-07-19 | Mitsubishi Electric Corporation | 検査行列生成方法 |
JP2009005204A (ja) * | 2007-06-25 | 2009-01-08 | Panasonic Corp | 行列生成方法、行列生成装置及び符号化復号化装置 |
US8196010B1 (en) * | 2007-08-17 | 2012-06-05 | Marvell International, Ltd. | Generic encoder for low-density parity-check (LDPC) codes |
US8219868B1 (en) * | 2007-11-30 | 2012-07-10 | Marvell International Ltd. | Quasi-cyclic low-density parity-check (QC-LDPC) encoder |
JP4645645B2 (ja) * | 2007-12-28 | 2011-03-09 | 住友電気工業株式会社 | 復号装置及び検査行列生成方法 |
JP5307137B2 (ja) * | 2008-07-04 | 2013-10-02 | 三菱電機株式会社 | 検査行列生成装置、検査行列生成方法、検査行列生成プログラム、送信装置、受信装置及び通信システム |
CN101662290B (zh) * | 2008-08-26 | 2013-08-28 | 华为技术有限公司 | 生成准循环ldpc码及编码的方法与装置 |
JP2010102479A (ja) * | 2008-10-23 | 2010-05-06 | Hitachi Ltd | 計算機システム、ストレージ装置及びデータ更新方法 |
US8433971B2 (en) * | 2009-04-29 | 2013-04-30 | Broadcom Corporation | Communication device architecture for in-place constructed LDPC (low density parity check) code |
US8443257B1 (en) * | 2010-02-01 | 2013-05-14 | Sk Hynix Memory Solutions Inc. | Rate-scalable, multistage quasi-cyclic LDPC coding |
-
2011
- 2011-04-19 JP JP2012512793A patent/JP5700041B2/ja active Active
- 2011-04-19 US US13/640,568 patent/US8910014B2/en active Active
- 2011-04-19 EP EP11774872.3A patent/EP2566053A4/en not_active Withdrawn
- 2011-04-19 BR BR112012024859-6A patent/BR112012024859A2/pt active Search and Examination
- 2011-04-19 WO PCT/JP2011/059633 patent/WO2011136089A1/ja active Application Filing
- 2011-04-19 CN CN201180018223.5A patent/CN102870330B/zh active Active
- 2011-04-19 RU RU2012150508/08A patent/RU2527207C2/ru active
Also Published As
Publication number | Publication date |
---|---|
US20130031446A1 (en) | 2013-01-31 |
JP5700041B2 (ja) | 2015-04-15 |
US8910014B2 (en) | 2014-12-09 |
WO2011136089A1 (ja) | 2011-11-03 |
CN102870330A (zh) | 2013-01-09 |
RU2012150508A (ru) | 2014-06-10 |
EP2566053A1 (en) | 2013-03-06 |
RU2527207C2 (ru) | 2014-08-27 |
BR112012024859A2 (pt) | 2020-08-11 |
CN102870330B (zh) | 2015-03-25 |
EP2566053A4 (en) | 2013-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5700041B2 (ja) | 符号化装置、誤り訂正符号構成方法およびそのプログラム | |
KR101405962B1 (ko) | Ldpc 코드를 이용한 복호화 방법 | |
CN101073205B (zh) | 低密度奇偶校验编码器和解码器以及低密度奇偶校验编码和解码方法 | |
CN107370490B (zh) | 结构化ldpc的编码、译码方法及装置 | |
RU2395902C2 (ru) | Способы и устройство ldpc-кодирования | |
KR100808664B1 (ko) | 패리티 검사행렬 저장 방법 및 이를 이용한 블록 저밀도패리티 검사 부호화 방법 및 장치 | |
US8065598B1 (en) | Low latency programmable encoder with outer systematic code and low-density parity-check code | |
JP2010532129A (ja) | パリティ検査行列の生成 | |
KR100875613B1 (ko) | 송신기를 동작시키기 위한 방법 및 장치 및 수신기를 동작시키기 위한 방법 | |
JP4978625B2 (ja) | 誤り訂正符号化方法及び装置 | |
WO2010073922A1 (ja) | 誤り訂正符号化装置、復号装置、符号化方法、復号方法、及びそのプログラム | |
WO2014122772A1 (ja) | 誤り訂正符号の検査行列のデータ構造、並びに誤り訂正符号の符号化率可変装置および可変方法 | |
EP2951925B1 (en) | Ldpc code design and encoding apparatus enabling the adjustment of code rate and codelength | |
CN110999093A (zh) | 用于非二进制ldpc码的扩展最小和(ems)解码的校验节点处理的混合架构 | |
KR101077552B1 (ko) | 복수의 기본 패리티 검사행렬을 이용한 저밀도 패리티 검사부호의 복호화 장치 및 그 방법 | |
US8713398B2 (en) | Error correct coding device, error correct coding method, and error correct coding program | |
KR100550101B1 (ko) | 저밀도 패리티 검사 부호의 부호화와 복호 장치 및 그방법 | |
JP2008526086A (ja) | チャネルコードを用いた復号化装置及び方法 | |
JPWO2009075143A1 (ja) | 復号装置、データ蓄積装置、データ通信システム、および復号方法 | |
JP5488472B2 (ja) | 復号装置、この復号装置を有するデータ通信装置およびデータ記憶装置 | |
CN111313912A (zh) | 一种ldpc码编码器及编码方法 | |
JP5510447B2 (ja) | 復号装置および復号方法 | |
KR20230124036A (ko) | 저밀도 패리티 체크 인코딩 방법, 저밀도 패리티 체크디코딩 방법, 인코딩 장치, 디코딩 장치 및 매체 | |
EP2951926B1 (en) | Ldpc code design and encoding apparatus for their application | |
JP5500357B2 (ja) | 符号化装置、および符号化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5700041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |