JPWO2011136089A1 - 符号化装置、誤り訂正符号構成方法およびそのプログラム - Google Patents

符号化装置、誤り訂正符号構成方法およびそのプログラム Download PDF

Info

Publication number
JPWO2011136089A1
JPWO2011136089A1 JP2012512793A JP2012512793A JPWO2011136089A1 JP WO2011136089 A1 JPWO2011136089 A1 JP WO2011136089A1 JP 2012512793 A JP2012512793 A JP 2012512793A JP 2012512793 A JP2012512793 A JP 2012512793A JP WO2011136089 A1 JPWO2011136089 A1 JP WO2011136089A1
Authority
JP
Japan
Prior art keywords
block
matrix
column
check matrix
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012512793A
Other languages
English (en)
Other versions
JP5700041B2 (ja
Inventor
典史 神谷
典史 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2012512793A priority Critical patent/JP5700041B2/ja
Publication of JPWO2011136089A1 publication Critical patent/JPWO2011136089A1/ja
Application granted granted Critical
Publication of JP5700041B2 publication Critical patent/JP5700041B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033Theoretical methods to calculate these checking codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/118Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H03M13/1188Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

【課題】必要となる記憶領域を削減し、短時間で切り替えが可能な符号化装置等を提供する。【解決手段】ブロック型検査行列を生成する検査行列生成手段11と、入力されるメッセージからこの検査行列によって符号語を生成し出力する符号化手段12とを有している。さらに、前記検査行列生成手段11が、ブロック型検査行列の関数値を自己相反多項式の係数によって規定する次数割当部11aと、マスクパターンを用いてブロック型検査行列の各ブロックの成分の中で非零行列となる成分の数を規定する重み分布決定部11bと、ブロック型検査行列の第k_r列ブロックの成分の総和を巡回置換行列とする第1の次数変更部11cと、ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定する第2の次数変更部11dとを有する。【選択図】図1

Description

本発明は、符号化装置、誤り訂正符号構成方法およびそのプログラムに関し、特に少ない記憶領域で多くの種類の擬似巡回型(Quasi-Cyclic)低密度パリティ検査(Low-Density-Parity-Check)符号を構成する符号化装置等に関する。
衛星通信、移動体通信、光学ディスクなど、デジタル信号の伝送および記憶においては、所要電力の低減、アンテナの小型化、伝送速度(または記憶容量)の向上などのようなことが常に要求されている。この要求を満たすため、大きな符号化利得を有する誤り訂正符号化技術の導入が行われている。中でも、低密度パリティ検査符号(Low-Density-Parity-Check: 以後LDPC符号という)は、大きな符号化利得を有する誤り訂正符号として知られており、前述の各種デジタル通信システムや記憶装置への導入が進んでいる。
LDPC符号を利用する符号化装置では、擬似巡回型LDPC符号のブロック型検査行列を生成し、これを符号化器に転送する。符号化器ではこの検査行列を利用して、デジタル信号である入力メッセージに対して符号化処理を行い、符号語を生成して変調器に出力する。変調器ではこれを搬送波に乗せて、光ファイバなどの伝送路に向けて送出する。またはこの伝送路を、光学ディスクなどの記憶媒体に置き換えてもよい。
ここで、LDPC符号は、単に一つの誤り訂正符号化方式を示すのではなく、検査行列が疎である(行列中の成分の多くが0であり、1である成分の数が少ない)という特徴をもった誤り訂正符号の総称である。中でも擬似巡回型LDPC符号は、非特許文献1〜2に記載されているような、サム・プロダクト(sum-product)アルゴリズムやミン・サム(min-sum)アルゴリズムなどの繰り返し復号方式を用いることにより、大きな符号化利得を持つ誤り訂正符号化方式を構成することが可能である。以下、このことについて詳しく説明する。
数1は、r×nのブロック行列を示しており(rとnはr≦nとなる自然数、k=n−r)、擬似巡回型LDPC符号のブロック型検査行列を表している。数1のブロック行列の各成分である巡回置換行列において、その次数u(i,j)は0からm−1の間の整数(mは1以上の整数)または記号−∞のいずれかを表す(iは0からr−1の間の整数、jは0からn−1の間の整数)。
また、数2は数1に示したm×mの巡回置換行列Pを示す。Pは各行・各列に1が一つずつ存在し、それ以外は零となる置換行列である。かつ、Pの各行ベクトルは、その上段の行ベクトルを右に一つ巡回シフトした形となっており、最上段の行ベクトルは第1成分のみ1であり、それ以外の成分は0となる(最左端の成分を第0成分とする)。
uが0からm−1の間の整数の時、P^uは最上段の行ベクトルが第u成分のみが1であり、それ以外は0であるような巡回置換行列を表す。ここではuを巡回置換行列P^uの次数と呼称する。次数uが零のときは、P^uは対角成分のみが1となる単位行列になるため、これを特にIと記す。また、記法を簡単にするため、次数−∞の巡回置換行列P^−∞は、全ての成分が零である零行列を表すものとする。
ちなみに本明細書では、数式以外の行では「Aに上付き文字Bを付したもの(たとえばAのB乗など)」を「A^B」と表記し、また「Aに下付き文字Bを付したもの」を「A_B」と表記することにする。
Figure 2011136089
Figure 2011136089
数1の形のブロック行列を検査行列とする擬似巡回型LDPC符号の符号長はn×mビットであり、n×mビットのビット系列のなかで、数1との行列積が零となる系列を送信ビット列の集合とする。受信側では、受信ビット列と数1の検査行列の行列積が零であるか否かによって受信ビット列に誤りがあるか否かを判定する。誤りがある場合には、検査行列を用い、前述のサム・プロダクト、あるいはミン・サムアルゴリズムを利用して、誤りを訂正する復号処理を行う。
以上より、数1で示される検査行列を有する擬似巡回型LDPC符号は、各(i,j)に関して、各次数u(i,j)を如何に選択するかによって決定される。次数u(i,j)を決定する上で、誤り訂正能力が高いこと、符号化処理が簡単に行えること、各次数u(i,j)の値の保持に要する記憶容量が少ないことの三点を該次数u(i,j)の決定指針としてあげることができる。前述の三点を満たす次数u(i,j)の決定方法、及び決定された次数u(i,j)によって定まる検査行列を持つLDPC符号の効率的・経済的な符号化装置の提供が解決すべき技術的課題となる。
このうち、第一の指針である誤り訂正能力については、検査行列の行、及び列ブロックに関する重み分布、及び長さの短いサイクルの数に依存することが知られている。検査行列の行ブロックに関する重み分布c(w)は、正整数wに関して、u(i,j)≠−∞となる列ブロックjの数がwに一致する行ブロックiの数を表し(iは0からr−1の間の整数、jは0からn−1の間の整数)、列ブロックに関する重み分布v(w)は、u(i,j)≠−∞となる行ブロックiの数がwに一致する列ブロックjの数を表す。
誤り訂正能力の点で望ましい重み分布v(w)、c(w)は密度発展法等の方法によって算出できることが知られている。また、検査行列のサイクルは、検査行列の成分中の1を頂点と、頂点間を結ぶ枝によって構成される閉路を意味している。サイクル中の枝の数でそのサイクルの長さを表す。
図11は、検査行列の中のサイクル(閉路)の例を示す説明図である。図11には、長さ4のサイクル801および長さ6のサイクル802が示されている。前述のサム・プロダクト、あるいはミン・サムアルゴリズムを利用する場合、サイクル801のような長さ4以下の短サイクルを持たないことが、高い誤り訂正能力を達成するための条件として挙げられる。即ち、第一の指針である誤り訂正能力に関しては、前述の重み分布だけでなく、短サイクル数をも考慮に入れる必要がある。
前述の技術課題を解決するための技術として、非特許文献3に示された方法がある。この技術では、j≧kとなる列ブロックjについて(kはn−rを表す)、次数u(i,j)を次の数3のように定める(lは0<l<r−1を満たす整数)。これによって、数1のブロック行列は次の数4の形に書き表すことができる。
Figure 2011136089
Figure 2011136089
数3および数4において、次数b_0,b_1,…,b_r1,x,は、非特許文献4記載の符号化方法が容易に適用できるように定められる。上記以外の、0≦i<r、0≦j<kに関する次数u(i,j)の値については、まずu(i,j)=−∞であるか否かが決定され、次いで、u(i,j)≠−∞である(i,j)について、u(i,j)の値が決定される。
図12は、非特許文献3〜4に記載の技術によるu(i,j)の決定方法の一例を表すフローチャートである。図12に示す処理では、まず初めにb_0,b_1,…,b_r1,x,yを決定し(ステップS901)、検査行列の行ブロックに関する前述の重み分布c(w)、列ブロックに関する重み分布v(w)を決定する(wは正整数)。これに引き続いて重み分布v(w)、c(w)を算出し(ステップS902)、この重み分布に従うように、u(i,j)≠−∞となる行、及び列ブロックi,jを決定する(ステップS903)。
なお、この行、列ブロックは必ずしも一意的に定まるわけではなく、また前述のように、ステップS902で算出される重み分布に従うものすべてが必ずしも高い誤り訂正能力を持っているわけではない。一般にはこの点に注意し、同一の重み分布に従うものの中から、乱数を用い、短サイクル数に注意して、u(i,j)≠−∞となる行、及び列ブロックi,jを順次決定する。
ステップS903までの処理によって、すべてのu(i,j)について、それが−∞であるか否かが定まる。これに引き続いて、重みの小さい順に列ブロックを順次選択し(ステップS904)、選択した列ブロックj*に関して、u(i,j*)の数値を、数4の行列の持つ短サイクル数が少なくなるように決定する(ステップS905)。すべてのu(i,j)が決定するまで、ステップS904〜905の処理を繰り返す(ステップS906)。これによって、u(i,j)≠−∞である(i,j)について、u(i,j)の数値は順次決定される。
このことに関連する特許文献として、たとえば以下の各々がある。その中でも特許文献1には、パリティ検査行列を特定のルールによってマスキング処理することによって符号化装置の回路規模を低減するという技術が記載されている。特許文献2には、マスク化疑似巡回行列と巡回置換行列とを所定位置に配置することで1つの検査行列で複数の複合化率を得るという検査行列生成方法が記載されている。特許文献3には、行及び列の重みにおいて一定の規則性を有するサブ行列によって構成されるパリティ検査行列を用いて符号化するという符号化/復号化方法が記載されている。
再特WO2007/072721号公報 再特WO2007/080827号公報 特表2008−508776号公報
RobertGallager, "Low-Density Parity-Check Codes"、IEEE Transactions on InformationTheory, 1962年1月、第21頁〜第28頁 D.J.C.MacKay, "Good Error-Correcting Codes Based on very sparse matrices "、IEEE Transactions on InformationTheory,1999年3月、第399頁〜第431頁 Myung,Yang, Kim, "Quasi-Cyclic LDPC Codes for Fast Encoding"、IEEE Transactions on InformationTheory,2005年8月、第2894頁〜第2901頁 Richardson,Urbanke, " Efficient Encoding Of Low-Density Parity-Check Codes "、IEEE Transactions on InformationTheory,2001年2月、第638頁〜第656頁
上記の技術によって決定された数4の形を持つ検査行列は、一般に、各次数u(i,j)の値の間に規則性がなくランダムなため、符号化、あるいは復号装置の構成において必要となる検査行列を保持するために、(k_r)log(2_m)という次元の記憶領域が必要となる。しかしながら、u(i,j)の値の間に規則性があると、誤り率特性を劣化させることとなる。
従って、該擬似巡回型LDPC符号の符号化装置と復号装置において必要となる検査行列の保持に、多くの記憶領域が必要となる。特に、通信路の状況等の要因に応じて、符号化率、フレーム長、誤り率特性等の異なる、複数のLDPC符号を使い分ける通信システムにおいては、検査行列の保持により多くの記憶領域が必要となるとともに、符号化装置の切り替えに要する時間が大きくなるという問題が生じる。
特許文献1および2は、以上の問題点を解決しようとするものではあり、複数のLDPC符号を使い分ける際に必要となる記憶領域を削減する効果はある。しかしながら、その切り替えに要する時間を小さくするという点については特に考慮されていないし、その点について解決するものではない。この点は、特許文献3や非特許文献1〜4の技術においても考慮されていないので、それらの技術を組み合わせても解決されるものではない。
本発明の目的は、複数の低密度パリティ検査符号(LDPC符号)を使い分ける際に必要であった記憶領域を削減し、かつその使い分けの際の切り替えに要する時間を小さくすることを可能とする符号化装置、誤り訂正符号構成方法およびそのプログラムを提供することにある。
上記目的を達成するため、本発明に係る符号化装置は、擬似巡回型低密度パリティ検査符号を構成するための符号化装置において、擬似巡回型低密度パリティ検査符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成する検査行列生成手段と、入力されるメッセージからブロック型検査行列によって符号語を生成して出力する符号化手段とを有し、さらに、前記検査行列生成手段が、ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定する次数割当部と、与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定する重み分布決定部と、ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とする第1の次数変更部と、ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定する第2の次数変更部とを有することを特徴とする。
上記目的を達成するため、本発明に係る誤り訂正符号構成方法は、擬似巡回型低密度パリティ検査符号を構成するための符号化方法において、検査行列生成手段により、擬似巡回型低密度パリティ検査符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成し、
前記符号化手段により、前記生成したブロック型検査行列によって、入力されるメッセージから符号語を生成して出力し、
さらにブロック型検査行列を生成する際、
次数割当部により、ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定し、
重み分布決定部により、与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定し、
第1の次数変更部により、ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とし、
第2の次数変更部により、ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定することを特徴とする。
上記目的を達成するため、本発明に係る誤り訂正符号構成プログラムは、擬似巡回型低密度パリティ検査符号を構成するための訂正符号構成プログラムにおいて、
コンピュータに、
擬似巡回型低密度パリティ検査符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成する機能と、
前記生成したブロック型検査行列によって、入力されるメッセージから符号語を生成して出力する機能とを実行させ、
さらに、前記コンピュータに、ブロック型検査行列を生成する際、
ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定する機能と、
与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定する機能と、
ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とする機能と、
ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定する機能とを実行させることを特徴とする。
上述したように本発明は、ブロック型検査行列の第i行、第j列ブロックの成分が零行列でない場合、巡回置換行列の次数はλ(j−i)であり、第i+1行、第j+1列ブロックの成分についても、零行列でない場合には、次数がλ(j−i)の巡回置換行列となり、第i+2行、第j+2列ブロックの成分、第i+3行、第j+3列ブロックの成分、以下すべて同様である構成としたため、本発明によって生成された検査行列の保持に必要な記憶領域は(q+1−r)×rビットという程度にまで削減することができる。そして、マスクパターンを利用することによって、同一のデータから符号化率の異なる多くの種類の検査行列を生成することが可能となり、さらにその検査行列の切り替えも瞬時に可能である。
これによって、複数の低密度パリティ検査符号(LDPC符号)を使い分ける際に必要であった記憶領域を削減し、かつその使い分けの際の切り替えに要する時間を小さくすることが可能であるという、優れた特徴を持つ符号化装置、誤り訂正符号構成方法およびそのプログラムを提供することができる。
本発明の第1の実施形態に係る符号化装置を含む通信系統について示す説明図である。 図1で示した検査行列生成手段のより詳細な構成について示す説明図である。 図2で示した検査行列生成手段で行われるブロック型検査行列の生成の動作について示すフローチャートである。 図3のステップS104として示した第2の次数変更部による処理の詳細を示すフローチャートである。 図1で示した符号化手段の構成について説明する説明図である。 具体的な動作例で示した動作によって得られる検査行列の一例を示す説明図である。 具体的な動作例で示した動作によって得られる検査行列の別の例を示す説明図である。 本発明の第2の実施形態に係る符号化装置を含む通信系統について示す説明図である。 図8で示した検査行列生成手段のより詳細な構成について示す説明図である。 図8で示した検査行列生成手段で行われるブロック型検査行列の生成の動作について示すフローチャートである。 検査行列の中の長さ4および6のサイクル(閉路)の例を示す説明図である。 非特許文献3〜4に記載の技術によるu(i,j)の決定方法の一例を表すフローチャートである。
(第1の実施形態)
以下、本発明の第1の実施形態の構成について添付図1に基づいて説明する。
最初に、本実施形態の基本的な内容について説明し、その後でより具体的な内容について説明する。
本実施形態に係る符号化装置10は図1に示すように、擬似巡回型LDPC(低密度パリティ検査)符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成する検査行列生成手段11と、入力されるメッセージからブロック型検査行列によって符号語を生成して出力する符号化手段12とを有している。
さらに、検査行列生成手段11は、ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定する次数割当部11aと、与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定する重み分布決定部11bと、ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とする第1の次数変更部11cと、ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定する第2の次数変更部11dとを有する。
また、符号化手段12は、検査行列生成手段が生成したブロック型検査行列およびマスクパターンを記憶する行列データ保存用メモリ33と、メッセージの情報ビット列と有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定した整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列との行列積を算出するr個の行列乗算装置31と、行列乗算装置への入力信号を行列データ保存用メモリに保持されたマスクパターンによって切り替えるためのセレクタ32とを有する。
そして行列データ保存用メモリ33が、複数のブロック型検査行列のすべての列ブロックにおいて、該列ブロック中の成分が非零の巡回置換行列であるすべての行ブロックの行番号を保持する機能と、セレクタへの入力信号をブロック型検査行列の各々に対して変える機能とを備える。
この構成を備えることにより、符号化装置10は複数のLDPC符号を使い分ける際に必要となる記憶領域を削減し、かつその切り替えに要するオーバーヘッドを小さくすることが可能となる。
以下、これをより詳細に説明する。
図1は、本発明の第1の実施形態に係る符号化装置10を含む通信系統1について示す説明図である。通信系統1は、通信機器や記憶装置などから入力されるデジタル信号であるメッセージから符号語を生成する符号化装置10と、符号化装置10から出力される符号語を変調して搬送波に載せる変調器21と、変調器21から出力される搬送波を伝送する伝送路22と、伝送路22を介して伝送されてきた搬送波から符号語を抽出する復調器23と、抽出された符号語を復号して元のメッセージを抽出する復号化装置24とからなる。または、この伝送路22を、たとえば光ディスクや磁気ディスクなどのような記憶媒体に置換してもよい。
符号化装置10は、擬似巡回型LDPC符号のブロック型検査行列を生成する検査行列生成手段11と、このブロック型検査行列を使用して、入力されるメッセージから符号語を生成する符号化手段12とを含む。数5は、この検査行列生成手段11が生成するブロック型検査行列について示す。
Figure 2011136089
ちなみにこの数5は、前述の数1において、0≦i<r、k<j<nに関するu(i,j)を、j=k+i、もしくは、j=k+1+iが成立する場合にのみu(i,j)=0とし、それ以外の場合にはu(i,j)=−∞としたものである。
以下では説明を容易にするため、以下ではqを2のべき乗(q=2^s;sは2以上の整数)とし、rを4以上q以下の正整数、kをq+1−rとする。また前述の数2の巡回置換行列Pの行数、及び列数をq−1とする。数5は行ブロック数がr、列ブロック数nが(q+1)のブロック型行列である。
図2は、図1で示した検査行列生成手段11のより詳細な構成について示す説明図である。また、図3は、図2で示した検査行列生成手段11で行われるブロック型検査行列(数5)の生成の動作について示すフローチャートである。この動作は、数5に示したブロック型検査行列のr×(k+1)個の成分についてu(i,j)を決定するものである(iは0からr−1の間の整数、jは0からkの間の整数)。
検査行列生成手段11は、次数割当部11a、重み分布決定部11b、第1の次数変更部11c、および第2の次数変更部11dといった動作部を有する。
次数割当部11aはまず、すべてのu(i,j)に対してu(i,j)=λ(j−i)と割り当てる(ステップS101)。ここで、整数tに対して、t+r+(q/2)がq+1で割り切れない場合、λ(t)は次に説明する手順によって定まる正整数であり、t+r+(q/2)がq+1の倍数である場合、λ(t)=−∞であるとする。
整数tに対するλ(t)の決定方法について説明する。βを有限体GF(q^2)の原始元とし、−(q−2)/2≦h≦(q−2)/2となるすべての整数hに関して、β^hを零として持つ次の数6の多項式をg(x)とし、そのt次の項の係数をg_tとする。
Figure 2011136089
上記の数6の係数g_tは、g_0=0であり、0<t≦qについては、g_t=g_(q+1−t)となる。このように低次の項の係数と高次の項の係数を逆順にしても変わらない多項式を自己相反多項式と呼ぶ。また0<t≦qについて、係数g_tは前述の原始元βを用いて、β^tのべき乗で表すことができる。このべき指数をμ(t)と表す。即ち、g_t=(β^(q+1))^μ(t)である。μ(t)の引数tの範囲をq+1の倍数を除くすべての整数に拡張して、μ(t)=μ(t mod(q+1))とする。さらに、この整数μ(t)を用いて、t+r+(q/2)がq+1で割り切れない整数tについて、前述のλ(t)を次の数7によって定義する。
Figure 2011136089
また、t+r+(q/2)がq+1で割り切れる整数tについては便宜上λ(t)=−∞とする。以上の様に、ステップS101で整数値λ(t)を算出し、すべてのu(i,j)について、u(i,j)=λ(j−i)と設定する。これによって前述の数1は、以下の数8の形で表すことができる。
Figure 2011136089
次に重み分布決定部11bは、上述の数8の検査行列の行ブロック、列ブロックに関する重み分布を決定する(ステップS102)。誤り訂正能力を高める観点から、通常、密度発展法を使用して重み分布を決定するが、ここでの手段は密度発展法に限定したものでない。但し、第k+1列ブロックから第q列ブロックについては、すべて列重みは2とする。
既にステップS101によってすべてのu(i,j)はλ(j−i)に決定しているが、次に示すステップS103〜104によって、ステップS102で算出した重み分布に一致するように、一部のu(i,j)を−∞に変更することになる。
前述の数7によりλ(k)=λ(k+1)=0であるから、0≦i<r、k<j<nに関するu(i,j)を、j≠k+iかつj≠k+1+iの場合にu(i,j)=−∞と変更すれば、数8の行列は数5の行列の形となる。従って、0≦i<r、k<j<nに関するu(i,j)についてはj≠k+iかつj≠k+1+iの場合にu(i,j)=−∞と変更されているものとする。
第1の次数変更部11cは、第k_r列ブロックの成分の総和が巡回置換行列となるように、一部のu(i,k_r)を−∞に変更する(ステップS103)。ここで、k_rは次の数9に示す整数値を表す。
Figure 2011136089
即ち、k_rは(q+1−r)/2の整数部分を表す。第k_r列ブロックの総和が巡回置換行列になるように一部のu(i,k_r)を−∞に変更する方法の一例については後述する。
第2の次数変更部11dは、ステップS103で処理を行った第k_r列ブロック以外の各列ブロックjについて、一部のu(i,j)を−∞に変更する(ステップS104)。この時、ステップS102で定めた重み分布を満足し、さらに図10で説明した短いサイクルの数がなるべく少なくなるようにする。ステップS104の処理の詳細についても後述する。
検査行列生成手段11の動作についてさらに説明する。前述したように、検査行列生成手段11は数5の検査行列におけるすべてのu(i,j)を決定する(iは0からr−1の間の整数、jは0からkの間の整数)。前述のように、ステップS101では数7に示したλ(t)によって、u(i,j)=λ(j−i)とする。これに続くステップS102では、与えられた検査行列の重み分布に従って、一部のu(i,j)をλ(j−i)から−∞に変更する。各i、jについて、m(i,j)を1あるいは0のいずれかとし、次の数10の行列をH(m)と記す。また、数10において、u(i,j)*m(i,j)は数11の通りとする。
Figure 2011136089
Figure 2011136089
数10および数11から明らかなように、m(i,j)は、その値によってu(i,j)の値をλ(j−i)から−∞に変更するか否かを指定していると見ることができる。即ち、各i、jについて、m(i,j)を前述の重み分布c(w)、v(w)に従うように設定することで、数10のブロック行列H(m)は所望の検査行列となる。正整数wに関して、行ブロックに関する重み分布c(w)は、u(i,j)*m(i,j)≠−∞となる列jの数がwに一致する行iの数を表し、列ブロックに関する重み分布v(w)は、u(i,j)*m(i,j)≠−∞となる行iの数がwに一致する列jの数を表す。m(i,j)の値を変えることにより、行列H(m)も変わるため、複数の検査行列を表現することができる。
前述のように、0≦i<r、k<j≦qに関するm(i,j)については、j=k+i、あるいはj=k+1+iの場合にのみm(i,j)=1とし、それ以外の場合はm(i,j)=0と固定されているとする。従って一つの検査行列を表現するのに必要なビット数は、この場合、k×rビットである。このようにm(i,j)は元の数5のブロック行列の各成分をマスクする役割を果たしており、m(i,j)をマスクパターンと呼ぶ。
ステップS103で、第1の次数変更部11cは第k_r列(k_rは数9に示したとおり)について、u(i,k_r)=−∞とする行iを決定する。上記の記法を用いれば、すべての0≦i<rについて、m(i,k_r)の値を決定することに等しい。第k_r列の重みは3以上の奇数となるように設定する。説明を簡単にするため、第k_r列の重みを3とし、数10の行列H(m)の第k_r列ブロックの総和が巡回置換行列となるように、m(i,k_r)の値を設定する方法について説明する。まず、rが奇数の場合にはm(i,k_r)の値を次の数12によって定める。
Figure 2011136089
以上のように設定することにより、数10の行列H(m)の第k_r列ブロックの各成分の総和は、次数がu((r+1)/2,k_r)の巡回置換行列となる。また、rが6以上の偶数の場合にはm(i,k_r)の値を次の数13によって定める。
Figure 2011136089
この時、行列H(m)の第k_r列ブロックの各成分の総和は、次数がu(r/2,k_r)の巡回置換行列となる。最後にrが4の場合にはm(0、k_4)=1、m(1、k_4)=0、m(2、k_4)=1、m(3、k_4)=1とする。この時、H(m)の第k_4列ブロックの各成分の総和は、次数がu(3,k_4)の巡回置換行列となる。
続くステップS104で、第2の次数変更部11dは、第k_r列以外のすべての列jについて、m(i,j)の値を決定する。図4は図3のステップS104として示した第2の次数変更部11dによる処理の詳細を示すフローチャートである。まず第2の次数変更部11dは、初期状態としてk_r列以外のすべての列jについてm(i,j)=0と設定する(ステップS201)。
続いて第2の次数変更部11dは、各列j毎に、m(i,j)=1とする行iを決めていく(ステップS202〜204)。はじめに、列jの重み(m(i,j)=1となる行iの数)が零である場合、数10の行列H(m)に関して、u(i,j)≠−∞であり、かつH(m)の行ブロックの中で最も重みが最も少ない行番号iを選択し(iは0からr−1の間の整数)、m(i,j)=1とする(ステップS205)。
次に、u(i,j)≠−∞であり、行列H(m)の最小サイクル長が最も大きく、なおかつ長さが最小であるサイクルの数が最も少なくなるような行番号iを選択してm(i,j)=1とする(ステップS206)。尚、行番号iが一意的に定まらない場合には、前述条件を満たす行番号の中からランダムに選択する。
以下、列jの重み(m(i,j)=1となる行番号iの数)が、図3のステップS102において各列毎に定められた重み(図4では列jの重みをwt(j)と表している)に一致するまでステップS204〜206の処理を続ける(ステップS207〜208)。ここまでの処理を、列k_rを除くすべての列について行うことによって検査行列H(m)を得る(ステップS209〜210)。
以上の手順によって算出された検査行列は、符号化処理を単純にするため、第k_r列ブロックの総和が単位行列となるように、第k_r列ブロックの各成分を一様に巡回シフトして得られた列ブロックと、第k列ブロックを入れ替えて使用する。また、q+1に一致しない整数nに関するr×nのブロック型検査行列の生成については、n<q+1に関して上記の手段によって、r×(q+1)ブロック型行列を生成し、q+1個の列ブロックの内、右端のr個の列ブロックを含むn個の列ブロックを選択することで、r×nのブロック型検査行列を生成する。
図5は、図1で示した符号化手段12の構成について説明する説明図である。以上で述べた検査行列の生成方法によれば、マスクパターンm(i,j)の変更のみで他のパラメータを持つ符号に変更できるため、次に説明するように、符号化手段12はマスクパターンの交換のみによって対応可能となる構成とすることができる。
符号化手段12は、数5に示した検査行列の行ブロック数rと同数の行列乗算装置31_0、31_1、…、31_(r−1)を備え、これらr個の行列乗算装置31への入力データを選択するためのセレクタ32_0、32_1、…、32_(r−1)と、該セレクタの切り替え信号となるrビットのデータを出力する行列データ保存用メモリ33とを備える。また、r個の行列乗算装置31からの出力をまとめる排他的論理和演算装置34、35_0、35_1、…、35_(r−2)とセレクタ36も備える。
また、符号化手段12は、行列データ保存用メモリ33に保持するデータに応じて、使用するLDPC符号の検査行列を変えることができる。この場合、一つの行列データの保持に必要な記憶領域はk×rビットとなる。
以下、符号化手段12が数10に示した検査行列によって擬似巡回型LDPC符号によって入力メッセージの情報ビット列の符号化を行い、情報ビット数(q−1)×kビットの入力に対して、(q−1)×rビットのパリティビットを付加して出力する場合の例について説明する。この場合、情報ビットと冗長ビットで一フレームを構成し、一フレームの総ビット数は、前述のようにk=q+1−rであるから、q^2−1ビットとなる。
この(q−1)×rビットのパリティビットは、検査行列と該フレームの行列積が零となるように決定される。符号化手段12は、情報ビット(q−1)ビットずつk回に分けて入力し、各々をセレクタ32を通して、r個の行列乗算装置31に入力する。
第i番目の行列乗算装置31_i(iは0からr−1の間の整数)は、内部にレジスタを持ち、k回の情報ビット入力のうちのj番目のq−1ビットからなる情報ビット列がセレクタ32に入力されると(jは0からk−1の間の整数)、このセレクタ32の出力と行列P^u(i,j)との行列積を計算して、その計算結果と行列乗算装置31lの内部レジスタが保持するデータとを加算した結果を同レジスタに保持する。
尚、この行列乗算装置31lの内部レジスタの初期値は0とし、ここでの加算はビット毎の排他的論理和を意味する。また、セレクタ32は、j番目のq−1ビットからなる情報ビット列、零ビット、及び排他的論理和演算装置34の出力を入力とし、行列データ保存用メモリ33に保持されたマスクパターンm(i,j)を切替え信号とする。セレクタ32は、m(i,j)=1の時には前述のように行列乗算装置31lに第j番目のq−1ビットからなる情報ビット列を出力し、m(i,j)=0の時は行列乗算装置31lに零ビットを出力する。
(q−1)×kビットの情報ビット列をa_0^(j),a_1^(j),…,a_(q−2)^(j)、j=0,1,…,k−1と書くと、全情報ビットを入力し終えた段階で行列乗算装置31_iの内部レジスタが保持するq−1ビットのデータb_0^(i),b_1^(i),…,b_(q−2)^(i),i=0,1,…,r−1は次の数14に行列表記されたデータと一致する。
Figure 2011136089
数14で、Tは転置行列を表す。b_0^(i),b_1^(i),…,b_(q−2)^(i),i=0,1,…,r−1は排他的論理和304にてビット毎に加算され、数15に示すq−1ビットのパリティビットp_0^(0),p_1^(0),…,p_(q−2)^(0)となる。
Figure 2011136089
数15のパリティビットp_0^(0),p_1^(0),…,p_(q−2)^(0)はセレクタ32_i(iは0からr−1の間の整数)に入力され、行列データ保存用メモリ33から提供される切り替え信号m(i,k)によって選択され、r個の行列乗算装置31へ入力される。この結果、行列乗算装置31_i(iは0からr−1の間の整数)の内部レジスタが保持するデータb_0^(i),b_1^(i),…,b_(q−2)^(i),i=0,1,…,r−1は次の数16に示すように更新される。
Figure 2011136089
符号化手段12は、これらの更新されたデータb_0^(i),b_1^(i),…,b_(q−2)^(i),i=0,1,…,r−1を用いて、残りの(q−1)×(r−1)ビットからなるパリティビット列p_0^(i),p_1^(i),…,p_(q−2)^(i),i=1,2,…,r−1を次の数17に示すように、後退代入法によって算出する。
Figure 2011136089
(q−1)×kビットの情報ビット列a_0^(j),a_1^(j),…,a_(q−2)^(j)、j=0,1,…,k−1と、それによって上記の手順で算出される(q−1)×rビットのパリティビット列p_0^(i),p_1^(i),…,p_(q−2)^(i),i=1,2,…,r−1からなるベクトルと、数10の検査行列との行列積は零になる。符号化手段12は、このようにして行列データ保存用記憶装置に保持されたマスクパターンを変えることにより、k×rビット分の記憶領域の増加のみによって、別の検査行列に対応した符号化装置とすることができる。
(具体的な動作例)
以下、具体的な数値例を用いて検査行列生成手段11の動作内容について説明し、本実施形態の検査行列生成手段11によって生成された検査行列の一例について説明する。qを2^6(=64)とすると、検査行列生成手段11は符号長がq^2−1=4095ビット以下であるLDPC符号の検査行列を生成することができる。
βを有限体GF(2^6)の原始元とし、β^6+β+1=0とする。この時、数7の多項式g(x)のt次の項の係数(tは1から64の間の整数)g_tから導かれる64個の整数μ(1),μ(2),…,μ(64)は各々、0,61,39,57,22,13,60,49,25,42,17,24,23,55,7,33,27,48,53,19,62,32,59,46,36,44,41,45,31,12,52,1,1,52,12,31,45,41,44,36,46,59,32,62,19,53,48,27,33,7,55,23,24,17,42,25,49,60,13,22,57,39,61,0となる。
行ブロック数rを18とすると、数7のλ(0),λ(1),…,λ(64)は各々6,54,22,23,16,41,24,48,59,12,21,56,38,60,62,−∞,62,60,38,56,21,12,59,48,24,41,16,23,22,54,6,32,26,47,52,18,61,31,58,45,35,43,40,44,30,11,51,0,0,51,11,30,44,40,43,35,45,58,31,61,18,52,47,26,32となる。
ここで、図2〜3に示した次数割当部11a(ステップS101)の動作にもあるように、すべてのu(i,j)について(0≦i<18,0≦j<65)、u(i,j)=λ(j−i)とする。尚、0≦i<18、48≦j<65に関するm(i,j)については、j=47+i、あるいはj=48+iの場合にのみm(i,j)=1とし、それ以外の場合はm(i,j)=0と固定されているとする。
重み分布決定部11b(ステップS102)の重み分布をv(2)=17,v(3)=12,v(8)=7,v(0)=29,c(7)=18とする。数9によってk_18=23であり、第23列ブロック中の18個の次数u(0,23),u(1,23),…,u(17,23)は、各々、48,59,12,21,56,38,60,62,−∞,62,60,38,56,21,12,59,48,24となる。
数13によって、m(i,23)はi=0,9,16の場合のみ1であり、それ以外の場合は0である。第2の次数変更部11d(ステップS104)によって、この第23列ブロックを除いた第0列ブロックから第47列ブロックに関するマスクパターンm(i,j)を決定する。
前述の重み分布よりv(0)=29であるから、全65列ブロックの中で重み0の列ブロックが29列あり、第0列ブロックから第28列ブロック(第23列ブロックは除く)、及び第47列ブロックを零とする。これ以外の第29列ブロックから第46列ブロックまでの18列ブロック分について、前述の重み分布に従うように図4に示した手順によって、m(i,j)の各値を決定する。
そして、検査行列の前述第23列ブロックの総和が単位行列になるように第23列ブロックの各成分を一様に巡回シフトして得られた列ブロックと、第47列ブロックを入れ替えて使用する。
図6は、以上の動作例によって得られる検査行列の一例を示す説明図である。記述を平易にするため、図6の行列の各成分は巡回置換行列Pの次数部分のみを記した。また空白は全零行列(次数=−∞)を表すものとする。図6の検査行列は、符号長が2268ビット、情報長が1134ビットの符号化率1/2の擬似巡回型LDPC符号の検査行列となる。
もう一つ、列ブロック数rを6とした時の検査行列の生成例を示す。前述の生成例と全く同様に、qを2^6(=64)とし、β^6+β+1=0となるβを有限体GF(2^6)の原始元として、数7の多項式g(x)から検査行列を生成する。数7よりλ(0),λ(1),…,λ(64)は各々40,43,35,45,58,31,61,18,52,47,26,32,6,54,22,23,16,41,24,48,59,12,21,56,38,60,62,−∞,62,60,38,56,21,12,59,48,24,41,16,23,22,54,6,32,26,47,52,18,61,31,58,45,35,43,40,44,30,11,51,0,0,51,11,30,44となる。
この系列は、図6に示したr=18の場合の系列を12回分右方向へ巡回シフトして得られる系列と同一である。図2〜3に示した次数割当部11a(ステップS101)の動作より、すべてのu(i,j)について(0≦i<6,0≦j<65)、u(i,j)=λ(j−i)とする。尚、0≦i<6,60≦j<65に関するm(i,j)については、j=59+i、あるいはj=60+iの場合にのみm(i,j)=1とし、それ以外の場合はm(i,j)=0と固定されているとする。
重み分布決定部11b(ステップS102)の重み分布をv(2)=5,v(3)=20,v(6)=11,v(0)=29,c(22)=2,c(23)=4とする。数9よりk_6=29であり、第29列ブロック中の6個の次数u(0,29),u(1,29),…,u(5,29)は、各々、60,62,−∞,62,60,38となる。
数13より、m(i,29)はi=0,3,4の時のみ1であり、それ以外の時、0である。第2の次数変更部11d(ステップS104)によって、第29列ブロックを除いた第0列ブロックから第59列ブロックに関するマスクパターンm(i,j)を決定する。
前述の重み分布よりv(0)=29であるから、全65列ブロックの中で重み0の列ブロックが29列あり、第0列ブロックから第28列ブロックを零とする。また第29列は前述のように決定しているため、第30列ブロックから第59列ブロックまでの30列ブロック分について、前述の重み分布に従うように図4に一例を示した手順によって、m(i,j)の各値を決定する。
そして、検査行列の第29列ブロックの総和が単位行列になるように第29列ブロックの各成分を一様に巡回シフトして得られた列ブロックと、第59列ブロックを入れ替えて使用する。図7は、以上の動作によって得られる検査行列の一例を示す説明図である。記述を平易にするため、図7の行列の各成分は巡回置換行列Pの次数部分のみを記した。また空白は全零行列(次数=−∞)を表すものとする。図7の検査行列は、符号長が2268ビット、情報長が1890ビットの符号化率5/6の擬似巡回型LDPC符号の検査行列となる。
図6は列ブロック数rが18、図7は列ブロック数rが6の、符号化率の異なる2種類の検査行列であるが、いずれも本実施形態の検査行列生成手段11によって生成された同一のデータに基づくものであり、−∞でない成分の数値は前述の多項式g(x)の係数によって規定される数列μ(1),μ(2),…,μ(64)によって定められているため、マスクパターンm(i,j)を取り替えることにより、いずれも図5に示した符号化装置によって符号化処理を実行することができる。
(第1の実施形態の全体的な動作)
次に、上記の実施形態の全体的な動作について説明する。本実施形態に係る誤り訂正符号構成方法は、擬似巡回型低密度パリティ検査符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成する検査行列生成手段と、入力されるメッセージからブロック型検査行列によって符号語を生成して出力する符号化手段とからなる符号化装置にあって、ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって検査行列生成手段の次数割当部が規定し(図3・ステップS101)、マスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを検査行列生成手段の重み分布決定部が規定し(図3・ステップS102)、ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を検査行列生成手段の第1の次数変更部が巡回置換行列とし(図3・ステップS103)、ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を検査行列生成手段の第2の次数変更部が規定する(図3・ステップS104)。
そして、検査行列生成手段が生成したブロック型検査行列およびマスクパターンを符号化手段の行列データ保存用メモリに記憶し、行列データ保存用メモリに保持されたマスクパターンによって入力信号を符号化手段のセレクタが切り替え、メッセージの情報ビット列と有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定した整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列との行列積を符号化手段の行列乗算装置が算出する。
ここで、上記各動作ステップについては、これをコンピュータで実行可能にプログラム化し、これらを前記各ステップを直接実行するコンピュータである符号化装置10に実行させるようにしてもよい。本プログラムは、非一時的な記録媒体、例えば、DVD、CD、フラッシュメモリ等に記録されてもよい。その場合、本プログラムは、記録媒体からコンピュータによって読み出され、実行される。
この構成および動作により、本実施形態は以下のような効果を奏する。
本実施形態によれば、ブロック型検査行列の第i行、第j列ブロックの成分が零行列でない場合、巡回置換行列の次数はλ(j−i)であり、第i+1行、第j+1列ブロックの成分についても、零行列でない場合には、次数がλ(j−i)の巡回置換行列となり、第i+2行、第j+2列ブロックの成分、第i+3行、第j+3列ブロックの成分、以下すべて同様であるため、本発明によって生成された検査行列の保持に必要な記憶領域は(q+1−r)×rビットのオーダーであり、大幅に少ない記憶領域で済む。
また、検査行列の成分が巡回置換行列であるか零行列であるかのみを選択しなおすことで、巡回置換行列である場合の次数を変えることなく、さまざまなタイプの擬似巡回型LDPC符号の検査行列を生成できるため、符号化率、フレーム長、誤り率特性等のパラメータの異なる、複数のLDPC符号を使い分ける通信システムにおいても、符号化、復号装置の切り替えに要する時間(オーバーヘッド)を削減できるという効果がある。
(第2の実施形態)
本発明の第2の実施形態に係る符号化装置110は、第1の実施形態に係る符号化装置10の構成に加えて、検査行列生成手段の重み分布決定部111bが、ブロック型検査行列のq+1個の列ブロックの、右端r−1個の列ブロックと第k_r列ブロックを除くq+1−r個の列ブロックの中で、q+1−n個の列ブロックの成分のすべてを零行列として定義すると共に、検査行列生成手段が、成分のすべてが零行列であるq+1−n個の列ブロックを削除する列ブロック削除部111eを備えるという構成とした。
この構成によっても、第1の実施形態と同一の効果を得ることができる。さらに、生成される検査行列の列ブロック数をr+1以上、q+1以下の任意の数とすることができるので、より幅広い種類の検査行列を生成することが可能となる。
以下、これをより詳しく説明する。
図8は、本発明の第2の実施形態に係る符号化装置110を含む通信系統101について示す説明図である。通信系統101は、符号化装置10が符号化装置110に置き換えられている点以外は、本発明の第1の実施形態で説明した通信系統1と同一の構成を有する。符号化装置110は、検査行列生成手段111と、第1の実施形態と同一の符号化手段12とを含む。
図9は、図8で示した検査行列生成手段111のより詳細な構成について示す説明図である。また、図10は、図8で示した検査行列生成手段111で行われるブロック型検査行列の生成の動作について示すフローチャートである。検査行列生成手段111は、第1の実施形態に係る検査行列生成手段11の重み分布決定部11bを重み分布決定部111bに置換し、また新たに列ブロック削除部111eを含む以外は、第1の実施形態に係る検査行列生成手段11(図2で示した)と同一の構成を有する。
検査行列生成手段111では、行ブロック数がrであり、列ブロック数がq+1であり(qは2のべき乗)、第i行ブロック、第j列ブロック(iは0〜r−1間の整数、jは0〜qの間の整数)の成分が関数値λ(j−i)を次数とする行数と列数が共にq−1巡回置換行列かもしくは零行列となるブロック型検査行列を生成することができる。
次数割当部11a(ステップS101)の動作は、第1の実施形態に係る検査行列生成手段11(図3で示した)と同一である。これを受けた重み分布決定部111bでは、右端r−1個の列ブロックと、第k_r列ブロックを除いた列ブロックのうち、重みがゼロの列ブロックを設定することによって、生成される検査行列の列ブロック数をr+1以上、q+1以下の任意の数とすることができる(ステップS302)。
これに続く第1の次数変更部11c、および第2の次数変更部11d(ステップS103〜104)の動作は、図2〜3で説明したものと同一である。そして、検査行列生成手段111の動作はこの後、重みゼロの列ブロックを列ブロック削除部111eにて削除して(ステップS305)終了する。
このブロック型検査行列の成分となる巡回置換行列と零行列の行、及び列数をq−1の倍数である任意の数に設定した場合にもサイクルの長さの最小値に変化はないため、行、及び列数がq−1の正の任意の倍数である巡回置換行列もしくは零行列を成分とするブロック型検査行列を図8〜10の手段によって生成することができる。
さらに、この検査行列生成手段111によって生成された行ブロック数r、列ブロック数n、その成分となる巡回置換行列の行数と列数が共にt×(q−1)の検査行列(tは正整数)は、図5に示した符号化手段12によって、(n−r)×t×(q−1)ビットの情報ビットに対し、r×t×(q−1)ビットの冗長ビットを算出し、出力することができる。
これまで本発明について図面に示した特定の実施形態をもって説明してきたが、本発明は図面に示した実施形態に限定されるものではなく、本発明の効果を奏する限り、これまで知られたいかなる構成であっても採用することができる。
上述した各々の実施形態について、その新規な技術内容の要点をまとめると、以下のようになる。なお、上記実施形態の一部または全部は、新規な技術として以下のようにまとめられるが、本発明は必ずしもこれに限定されるものではない。
(付記1) 擬似巡回型低密度パリティ検査符号を構成するための符号化装置において、擬似巡回型低密度パリティ検査符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成する検査行列生成手段と、入力されるメッセージからブロック型検査行列によって符号語を生成して出力する符号化手段とを有し、前記検査行列生成手段が、ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定する次数割当部と、与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定する重み分布決定部と、ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とする第1の次数変更部と、ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定する第2の次数変更部とを有することを特徴とする。
(付記2) 前記検査行列生成手段の前記重み分布決定部が、前記ブロック型検査行列のq+1個の列ブロックの、右端r−1個の列ブロックと前記第k_r列ブロックを除くq+1−r個の列ブロックの中で、q+1−n個の列ブロックの成分のすべてを零行列として定義すると共に、
前記検査行列生成手段が、成分のすべてが零行列であるq+1−n個の列ブロックを削除する列ブロック削除部を備えることを特徴とする、付記1に記載の符号化装置。
(付記3) 前記符号化手段が、
前記検査行列生成手段が生成した前記ブロック型検査行列および前記マスクパターンを記憶する行列データ保存用メモリと、
前記メッセージの情報ビット列と有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定した整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列との行列積を算出するr個の行列乗算装置と、
前記行列乗算装置への入力信号を前記行列データ保存用メモリに保持された前記マスクパターンによって切り替えるためのセレクタと
を有することを特徴とする、付記1または付記2に記載の符号化装置。
(付記4) 前記行列データ保存用メモリが、
複数の前記ブロック型検査行列のすべての列ブロックにおいて、該列ブロック中の成分が非零の巡回置換行列であるすべての行ブロックの行番号を保持する機能と、
前記セレクタへの入力信号を前記ブロック型検査行列の各々に対して変える機能とを備えることを特徴とする、付記3に記載の符号化装置。
(付記5) 擬似巡回型低密度パリティ検査符号を構成するための符号化方法において、検査行列生成手段により、擬似巡回型低密度パリティ検査符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成し、
前記符号化手段により、前記生成したブロック型検査行列によって、入力されるメッセージから符号語を生成して出力し、
さらにブロック型検査行列を生成する際、
次数割当部により、ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定し、
重み分布決定部により、与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定し、
第1の次数変更部により、ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とし、
第2の次数変更部により、ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定することを特徴とする。
(付記6) 前記検査行列生成手段が生成した前記ブロック型検査行列および前記マスクパターンを前記符号化手段の行列データ保存用メモリに記憶し、
前記行列データ保存用メモリに保持された前記マスクパターンによって入力信号を前記符号化手段のセレクタが切り替え、
前記メッセージの情報ビット列と有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定した整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列との行列積を前記符号化手段の行列乗算装置が算出する
ことを特徴とする、付記5に記載の誤り訂正符号構成方法。
(付記7) 擬似巡回型低密度パリティ検査符号を構成するための誤り訂正符号構成プログラムにおいて、コンピュータに、
擬似巡回型低密度パリティ検査符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成する機能と、
前記生成したブロック型検査行列によって、入力されるメッセージから符号語を生成して出力する機能とを実行させ、
さらに、前記コンピュータに、ブロック型検査行列を生成する際、
ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定する機能と、
与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定する機能と、
ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とする機能と、
ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定する機能とを実行させることを特徴とする誤り訂正符号構成プログラム。
(付記8) 前記コンピュータに、
前記検査行列生成手段が生成した前記ブロック型検査行列および前記マスクパターンを記憶する機能と、
前記行列データ保存用メモリに保持された前記マスクパターンによって入力信号を切り替える機能と、
前記メッセージの情報ビット列と有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定した整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列との行列積を算出する機能と
を実行させることを特徴とする、付記7に記載の誤り訂正符号構成プログラム。
以上、実施形態(及び実施例)を参照して本願発明を説明したが、本願発明は上記実施形態(及び実施例)に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は2010年4月27日に出願された日本出願特願2010−102479を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本発明は、各種通信システムにおける、ビット誤り率の低下による高信頼化、あるいは所要電力の低減などのシステム構成上の要件を満たすための誤り訂正技術として、あるいは磁気記録などの記憶装置に関する信頼性向上のための誤り訂正技術として適用可能である。
1、101 通信系統
10、110 符号化装置
11、111 検査行列生成手段
11a 次数割当部
11b、112b 重み分布決定部
11c 第1の次数変更部
11d 第2の次数変更部
12 符号化手段
21 変調器
22 伝送路
23 復調器
24 復号化装置
30 行列乗算装置
32、36 セレクタ
33 行列データ保存用メモリ
34、35 排他的論理和演算装置
111e 列ブロック削除部

Claims (8)

  1. 擬似巡回型低密度パリティ検査符号を構成するための符号化装置において、
    擬似巡回型低密度パリティ検査符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成する検査行列生成手段と、
    入力されるメッセージから前記ブロック型検査行列によって符号語を生成して出力する符号化手段とを有し、
    さらに、前記検査行列生成手段は、
    ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定する次数割当部と、
    与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定する重み分布決定部と、
    ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とする第1の次数変更部と、ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定する第2の次数変更部とを有することを特徴とする符号化装置。
  2. 前記検査行列生成手段の前記重み分布決定部が、前記ブロック型検査行列のq+1個の列ブロックの、右端r−1個の列ブロックと前記第k_r列ブロックを除くq+1−r個の列ブロックの中で、q+1−n個の列ブロックの成分のすべてを零行列として定義すると共に、
    前記検査行列生成手段が、成分のすべてが零行列であるq+1−n個の列ブロックを削除する列ブロック削除部を備えることを特徴とする、請求項1に記載の符号化装置。
  3. 前記符号化手段が、
    前記検査行列生成手段が生成した前記ブロック型検査行列および前記マスクパターンを記憶する行列データ保存用メモリと、
    前記メッセージの情報ビット列と有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定した整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列との行列積を算出するr個の行列乗算装置と、
    前記行列乗算装置への入力信号を前記行列データ保存用メモリに保持された前記マスクパターンによって切り替えるためのセレクタと
    を有することを特徴とする、請求項1または請求項2に記載の符号化装置。
  4. 前記行列データ保存用メモリが、
    複数の前記ブロック型検査行列のすべての列ブロックにおいて、該列ブロック中の成分が非零の巡回置換行列であるすべての行ブロックの行番号を保持する機能と、
    前記セレクタへの入力信号を前記ブロック型検査行列の各々に対して変える機能とを備えることを特徴とする、請求項3に記載の符号化装置。
  5. 擬似巡回型低密度パリティ検査符号を構成するための誤り訂正符号構成方法において、
    検査行列生成手段により、擬似巡回型低密度パリティ検査符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成し、
    前記符号化手段により、前記生成したブロック型検査行列によって、入力されるメッセージから符号語を生成して出力し、
    さらに、ブロック型検査行列を生成する際、
    次数割当部により、ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定し、
    重み分布決定部により、与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定し、
    第1の次数変更部により、ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とし、
    第2の次数変更部により、ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定することを特徴とする誤り訂正符号構成方法。
  6. 前記検査行列生成手段が生成した前記ブロック型検査行列および前記マスクパターンを前記符号化手段の行列データ保存用メモリに記憶し、
    前記行列データ保存用メモリに保持された前記マスクパターンによって入力信号を前記符号化手段のセレクタが切り替え、
    前記メッセージの情報ビット列と有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定した整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列との行列積を前記符号化手段の行列乗算装置が算出する
    ことを特徴とする、請求項5に記載の誤り訂正符号構成方法。
  7. 擬似巡回型低密度パリティ検査符号を構成するための誤り訂正符号構成プログラムにおいて、
    コンピュータに、
    擬似巡回型低密度パリティ検査符号の、行数と列数がともにq−1の巡回置換行列もしくは零行列を成分とする(qは4以上で、かつ2のべき乗となる整数)、行ブロック数がr、列ブロック数がq+1であり(rは4以上q以下の整数)、かつ第i行ブロック、第j列ブロック成分が(iは0からr−1の間の整数、jは0からqの間の整数とし、行列の左端の列を第0列、上端の行を第0行とする)整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列もしくは零行列に一致するブロック型検査行列を生成する機能と、
    前記生成したブロック型検査行列によって、入力されるメッセージから符号語を生成して出力する機能とを実行させ、
    さらに、前記コンピュータに、ブロック型検査行列を生成する際、
    ブロック型検査行列の関数値λ(j−i)を有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定する機能と、
    与えられたマスクパターンを用いてブロック型検査行列の各列ブロックの成分の中で非零行列となる成分の数と該ブロック型検査行列の各行ブロックの成分の中で非零行列となる成分の数とを規定する機能と、
    ブロック型検査行列の第k_r列ブロック(k_rは(q+1−r)/2の整数部分)の成分の総和を巡回置換行列とする機能と、
    ブロック型検査行列の該第k_r列ブロックを除いた各列ブロックの成分の中で非零行列となる成分の行ブロック番号を規定する機能とを実行させることを特徴とする誤り訂正符号構成プログラム。
  8. 前記コンピュータに、
    前記生成した前記ブロック型検査行列および前記マスクパターンを行列データ保存用メモリに記憶する機能と、
    前記行列データ保存用メモリに保持された前記マスクパターンによって入力信号を切り替える機能と、
    前記メッセージの情報ビット列と有限体GF(q^2)のq−1個の元を根とする自己相反多項式の係数によって規定した整数j−iを引数とする関数λ(j−i)の値を次数とする巡回置換行列との行列積を算出する機能と
    を実行させることを特徴とする、請求項7に記載の誤り訂正符号構成プログラム。
JP2012512793A 2010-04-27 2011-04-19 符号化装置、誤り訂正符号構成方法およびそのプログラム Active JP5700041B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012512793A JP5700041B2 (ja) 2010-04-27 2011-04-19 符号化装置、誤り訂正符号構成方法およびそのプログラム

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010102479 2010-04-27
JP2010102479 2010-04-27
PCT/JP2011/059633 WO2011136089A1 (ja) 2010-04-27 2011-04-19 符号化装置、誤り訂正符号構成方法およびそのプログラム
JP2012512793A JP5700041B2 (ja) 2010-04-27 2011-04-19 符号化装置、誤り訂正符号構成方法およびそのプログラム

Publications (2)

Publication Number Publication Date
JPWO2011136089A1 true JPWO2011136089A1 (ja) 2013-07-18
JP5700041B2 JP5700041B2 (ja) 2015-04-15

Family

ID=44861396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012512793A Active JP5700041B2 (ja) 2010-04-27 2011-04-19 符号化装置、誤り訂正符号構成方法およびそのプログラム

Country Status (7)

Country Link
US (1) US8910014B2 (ja)
EP (1) EP2566053A4 (ja)
JP (1) JP5700041B2 (ja)
CN (1) CN102870330B (ja)
BR (1) BR112012024859A2 (ja)
RU (1) RU2527207C2 (ja)
WO (1) WO2011136089A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014140111A (ja) * 2013-01-21 2014-07-31 Sony Corp コントローラ、情報処理システム、コントローラの制御方法およびプログラム
JP5749784B2 (ja) * 2013-11-21 2015-07-15 日本電信電話株式会社 誤り訂正符号方法
JP6165637B2 (ja) * 2014-01-08 2017-07-19 株式会社東芝 量子通信装置、量子通信方法及びプログラム
WO2017043113A1 (en) * 2015-09-11 2017-03-16 Kabushiki Kaisha Toshiba Memory device
EP3707623A1 (en) 2017-11-09 2020-09-16 Nchain Holdings Limited System for simplifying executable instructions for optimised verifiable computation
US10949303B2 (en) 2017-12-11 2021-03-16 Fungible, Inc. Durable block storage in data center access nodes with inline erasure coding
EP3725028A1 (en) * 2017-12-13 2020-10-21 Nchain Holdings Limited System and method for securely sharing cryptographic material
US10990478B2 (en) * 2019-02-01 2021-04-27 Fungible, Inc. Flexible reliability coding for storage on a network
US10761931B2 (en) 2018-10-24 2020-09-01 Fungible, Inc. Inline reliability coding for storage on a network
KR20200122064A (ko) * 2019-04-17 2020-10-27 에스케이하이닉스 주식회사 오류 정정 회로 및 이를 포함하는 메모리 컨트롤러
US11630729B2 (en) 2020-04-27 2023-04-18 Fungible, Inc. Reliability coding with reduced network traffic
RU2743784C1 (ru) * 2020-11-13 2021-02-26 Акционерное Общество "Крафтвэй Корпорэйшн Плс" Способ кодирования данных на основе LDPC кода

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2033691C1 (ru) * 1989-12-29 1995-04-20 Всероссийский научно-исследовательский институт экспериментальной физики Шифратор
EP1782540B1 (en) * 2004-07-27 2013-07-24 LG Electronics Inc. Method of encoding and decoding using low density parity check code
US8171371B2 (en) 2005-12-20 2012-05-01 Mitsubishi Electric Corporation Inspection matrix generation method, encoding method, communication device, communication system, and encoder
WO2007080827A1 (ja) 2006-01-10 2007-07-19 Mitsubishi Electric Corporation 検査行列生成方法
JP2009005204A (ja) * 2007-06-25 2009-01-08 Panasonic Corp 行列生成方法、行列生成装置及び符号化復号化装置
US8196010B1 (en) * 2007-08-17 2012-06-05 Marvell International, Ltd. Generic encoder for low-density parity-check (LDPC) codes
US8219868B1 (en) * 2007-11-30 2012-07-10 Marvell International Ltd. Quasi-cyclic low-density parity-check (QC-LDPC) encoder
JP4645645B2 (ja) * 2007-12-28 2011-03-09 住友電気工業株式会社 復号装置及び検査行列生成方法
JP5307137B2 (ja) * 2008-07-04 2013-10-02 三菱電機株式会社 検査行列生成装置、検査行列生成方法、検査行列生成プログラム、送信装置、受信装置及び通信システム
CN101662290B (zh) * 2008-08-26 2013-08-28 华为技术有限公司 生成准循环ldpc码及编码的方法与装置
JP2010102479A (ja) * 2008-10-23 2010-05-06 Hitachi Ltd 計算機システム、ストレージ装置及びデータ更新方法
US8433971B2 (en) * 2009-04-29 2013-04-30 Broadcom Corporation Communication device architecture for in-place constructed LDPC (low density parity check) code
US8443257B1 (en) * 2010-02-01 2013-05-14 Sk Hynix Memory Solutions Inc. Rate-scalable, multistage quasi-cyclic LDPC coding

Also Published As

Publication number Publication date
US20130031446A1 (en) 2013-01-31
JP5700041B2 (ja) 2015-04-15
US8910014B2 (en) 2014-12-09
WO2011136089A1 (ja) 2011-11-03
CN102870330A (zh) 2013-01-09
RU2012150508A (ru) 2014-06-10
EP2566053A1 (en) 2013-03-06
RU2527207C2 (ru) 2014-08-27
BR112012024859A2 (pt) 2020-08-11
CN102870330B (zh) 2015-03-25
EP2566053A4 (en) 2013-11-13

Similar Documents

Publication Publication Date Title
JP5700041B2 (ja) 符号化装置、誤り訂正符号構成方法およびそのプログラム
KR101405962B1 (ko) Ldpc 코드를 이용한 복호화 방법
CN101073205B (zh) 低密度奇偶校验编码器和解码器以及低密度奇偶校验编码和解码方法
CN107370490B (zh) 结构化ldpc的编码、译码方法及装置
RU2395902C2 (ru) Способы и устройство ldpc-кодирования
KR100808664B1 (ko) 패리티 검사행렬 저장 방법 및 이를 이용한 블록 저밀도패리티 검사 부호화 방법 및 장치
US8065598B1 (en) Low latency programmable encoder with outer systematic code and low-density parity-check code
JP2010532129A (ja) パリティ検査行列の生成
KR100875613B1 (ko) 송신기를 동작시키기 위한 방법 및 장치 및 수신기를 동작시키기 위한 방법
JP4978625B2 (ja) 誤り訂正符号化方法及び装置
WO2010073922A1 (ja) 誤り訂正符号化装置、復号装置、符号化方法、復号方法、及びそのプログラム
WO2014122772A1 (ja) 誤り訂正符号の検査行列のデータ構造、並びに誤り訂正符号の符号化率可変装置および可変方法
EP2951925B1 (en) Ldpc code design and encoding apparatus enabling the adjustment of code rate and codelength
CN110999093A (zh) 用于非二进制ldpc码的扩展最小和(ems)解码的校验节点处理的混合架构
KR101077552B1 (ko) 복수의 기본 패리티 검사행렬을 이용한 저밀도 패리티 검사부호의 복호화 장치 및 그 방법
US8713398B2 (en) Error correct coding device, error correct coding method, and error correct coding program
KR100550101B1 (ko) 저밀도 패리티 검사 부호의 부호화와 복호 장치 및 그방법
JP2008526086A (ja) チャネルコードを用いた復号化装置及び方法
JPWO2009075143A1 (ja) 復号装置、データ蓄積装置、データ通信システム、および復号方法
JP5488472B2 (ja) 復号装置、この復号装置を有するデータ通信装置およびデータ記憶装置
CN111313912A (zh) 一种ldpc码编码器及编码方法
JP5510447B2 (ja) 復号装置および復号方法
KR20230124036A (ko) 저밀도 패리티 체크 인코딩 방법, 저밀도 패리티 체크디코딩 방법, 인코딩 장치, 디코딩 장치 및 매체
EP2951926B1 (en) Ldpc code design and encoding apparatus for their application
JP5500357B2 (ja) 符号化装置、および符号化方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150202

R150 Certificate of patent or registration of utility model

Ref document number: 5700041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150