JPWO2011114458A1 - 映像表示システム、情報処理装置、および映像表示装置 - Google Patents

映像表示システム、情報処理装置、および映像表示装置 Download PDF

Info

Publication number
JPWO2011114458A1
JPWO2011114458A1 JP2012505365A JP2012505365A JPWO2011114458A1 JP WO2011114458 A1 JPWO2011114458 A1 JP WO2011114458A1 JP 2012505365 A JP2012505365 A JP 2012505365A JP 2012505365 A JP2012505365 A JP 2012505365A JP WO2011114458 A1 JPWO2011114458 A1 JP WO2011114458A1
Authority
JP
Japan
Prior art keywords
signal
video
video display
wiring
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012505365A
Other languages
English (en)
Other versions
JP5556881B2 (ja
Inventor
佐久間　繁夫
繁夫 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2011114458A1 publication Critical patent/JPWO2011114458A1/ja
Application granted granted Critical
Publication of JP5556881B2 publication Critical patent/JP5556881B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/433—Content storage operation, e.g. storage operation in response to a pause request, caching operations
    • H04N21/4333—Processing operations in response to a pause request
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/22—Detection of presence or absence of input display information or of connection or disconnection of a corresponding information source
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4122—Peripherals receiving signals from specially adapted client devices additional display device, e.g. video projector

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

映像信号を生成して出力する情報処理装置、情報処理装置に接続され情報処理装置から受信した映像信号に基づく映像を表示する映像表示装置、およびそれら情報処理装置と映像表示装置とを有する映像表示システム等に関し、誤動作の防止を図りつつ映像表示の停止、再開を遅滞なく行なうために、映像表示装置が情報処理装置に接続されたことをあらわす接続信号を情報処理装置に伝える信号線を利用して、情報処理装置から映像表示装置に向けて表示禁止指示信号を出力し、その間、映像表示装置が情報処理装置から取り外されたと見なされないよう、擬似接続信号を生成する。

Description

本件は、映像信号を生成して出力する情報処理装置、情報処理装置に接続され情報処理装置から受信した映像信号に基づく映像を表示する映像表示装置、およびそれら情報処理装置と映像表示装置とを有する映像表示システムに関する。
デジタル映像表示装置の技術進歩はすさまじく、英数字表示、解像度にして３２０×２００ドット程度に始まったものが、現在１９２０×１０８０ドッドの高密度のデジタル映像表示装置が一般家庭のパーソナルコンピュータに接続されている。規格上では８１９２×４３２０ドット、７６８０×４３２０ドットのものも存在する。しかし、歴史的に情報処理装置はその高解像度の表示を始めから表示するわけではない。
特にパーソナルコンピュータでは起動時には基本となる解像度６４０×４８０ドットで表示を行い、ＯＳの起動に伴い解像度を適切に上げる。
テレビでも、基本となる解像度（６４０×４８０，７２０×４８０，１２８０×７２０）が決められている。映像表示の途中でこれらのうちのいずれかの解像度から他の解像度へ切り替える場合が多く存在する。
解像度が変更される際、情報処理装置側では映像表示信号およびクロック信号を一旦停止し、解像度を上げた信号を再度出力する。しかし信号の出力が再開される時は映像処理装置に通知することなく、信号の出力を再開する。
このように、解像度が途中で切り替わるシステムの場合、解像度が切り替わる時、情報処理装置からの映像信号が不安定な状態になる場合が多くある。ＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）規格・ＨＤＭＩ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）規格において、映像表示装置側に映像表示信号が停止していることを明示的に通知するインターフェイスは存在しない。挿抜が行われたことは映像処理装置側へは＋５Ｖ電源信号を用いて、情報処理装置側へはＨＰＤ（Ｈｏｔ Ｐｌｕｇ Ｄｅｔｅｃｔ）信号を用いて互いが接続されている情報はやりとりされる。しかし映像が出力されているかどうかの情報ではない。したがって、解像度が切り替わるときの短い間の不安定な映像信号の表示を抑制することや、切り替わった後の映像表示を素早く行うことができない。このため、映像表示装置側では、クロック信号が停止していることを常時監視することなどで、映像の出力停止を行っている。
解像度が切り替わる時、映像表示装置におけるクロック信号が停止したことの判定が誤動作して、不定な映像が表示される場合がある。
この場合、使用者は情報処理装置や映像表示装置の故障と思ってしまうおそれがある。また、映像表示装置は意味のない画面を表示してしまい、無駄な電力を消費してしまう。さらに、映像表示装置は不安定な信号を受信し、素子の破壊につながる場合がある。
クロック停止の状態から情報処理装置から再び映像表示信号が出力されたとき、映像表示装置はクロック信号を監視しているため、クロックが安定化したことを判断するまで時間がかかる。そのため映像表示装置に映像が再び表示されるまで時間がかかる。
ＤＶＩおよびＨＤＭＩ規格にある＋５Ｖ端子は、情報処理装置から映像表示装置へ電源を供給するとともに、映像処理装置へ情報処理装置が接続されたことを通知する信号として使用されている。クロックの停止を監視することに代わり、この電源信号線などを制御することで映像処理装置の映像表示・非表示の通知・切り換えを行うことも提案されている。
しかしながらこの方式は、電力を供給することが主目的であるため、浮遊容量が非常に大きく、映像の表示非表示を素早く切り換える信号として利用することができない。また、電源が切れることはすなわちインターフェイスが挿抜されることを意味するため、＋５Ｖ電源信号が復活した直後に情報処理装置は映像処理装置情報（ＥＤＩＤ）の読み込みや認証処理（ＨＤＣＰ）の通信が発生する。これには時間がかかるため、安定した映像に素早く切り換えることができない。
また、最新のＤｉｓｐｌａｙ Ｐｏｒｔ規格においては、ＣＯＮＦＩＧという２つの端子によって情報処理装置と映像表示装置で通信を行い、映像出力が開始されたことや停止されたことを通知する。
しかしながらこの通信では非常に多くの情報がやりとりされ、不定な映像の表示を取りやめたり映像切り替え時にすばやく映像を表示させるためだけに使用するには複雑すぎ、実現するためにはコストがかかる。また、ＤＶＩおよびＨＤＭＩの規格には余剰の信号ピンは無いため実装ができない。
ＤＶＩおよびＨＤＭＩの端子、例えばＤＤＣ ＤＡＴＡ・ＤＤＣ ＣＬＯＣＫをＣＯＮＦＩＧに変更した場合、不定な映像が表示されることや、映像が表示されるまでに時間がかかる問題は解決できる。しかし、ＤＶＩおよびＨＤＭＩ規格に沿った情報処理装置や映像表示装置との組み合わせでは互換性が無くなる。
特開２００７−２８８４０７号公報 特開２００４−２７２１３２号公報 特開２００３−２０９９２０号公報
本件の課題は、上記事情に鑑み、ＤＶＩ規格やＨＤＭＩ規格などの従来の規格に準拠した機器との互換性を保ちつつ、表示、非表示を遅滞なく切り替えることにある。
本件開示の映像表示システムは、映像信号を出力する情報処理装置と、情報処理装置に接続され、情報処理装置から受信した映像信号に基づく映像を表示する映像表示装置とを有する。
ここで、情報処理装置は、第１の配線と接続判定回路を有する。
第１の配線は、映像表示装置との接続を表す接続信号がその映像表示装置により供給される配線である。
また、接続判定回路は、第１の配線上の信号に基づき映像表示装置の接続有無を判定する回路である。
また、映像表示装置は、接続信号生成回路と第２の配線とを有する。
ここで、接続信号生成回路は、上記接続信号を生成する。
また、第２の配線は、上記第１の配線に接続されて第１の配線に上記接続信号を供給する。
ここで、情報処理装置はさらに、表示制御回路と、ドライブ回路と、擬似接続信号伝達回路とを有する。
表示制御回路は、映像表示装置での映像の表示の停止を指示する表示停止指示信号を出力する。
また、ドライブ回路は、表示停止指示信号を受信して、上記第１の配線上において上記接続信号より表示停止指示信号を有効にする。
さらに、擬似接続信号伝達回路は、表示停止指示信号を受信して、上記接続信号に代えて疑似接続信号を上記接続判定回路に伝達する。
また、映像表示装置はさらに、表示停止指示検出回路を有する。
表示停止指示検出回路は、上記第１の配線によって上記第２の配線に伝達された上記表示停止指示信号を検出する。
また、本件開示の情報処理装置は、本件開示の映像表示システムを構成する情報処理装置である。
さらに、本件開示の映像表示装置は、本件開示の映像表示システムを構成する映像表示装置である。
本件は、映像表示装置が情報処理装置に接続されていることを表わす接続信号を伝達する第１の配線および第２の配線をそのまま使って情報処理装置から映像表示装置に向けて表示停止指示信号を送る構成である。このため本件によれば、誤検出、誤動作の防止が図られ、かつ、表示停止指示が映像表示装置に速やかに伝達される。
比較例としての映像表示システムを示すブロック図である。 図１に示す比較例におけるクロック信号判定回路の一例を示すブロック図である。 本件の一実施形態としての映像表示システムを示すブロック図である。 図３に示す本件の一実施形態としての映像表示システムの映像表示装置を構成するクロック信号判定回路の内部構成を示すブロック図である。 図３に示す映像表示システムにおける、映像出力時の状態を示す図である。 図３に示す映像表示システムにおける映像出力停止時の状態を示す図である。
以下、本件の実施形態と対比される比較例について先に説明し、次いでその比較例を踏まえた上で本件の実施形態を説明する。
図１は、比較例としての映像表示システムを示すブロック図である。この図１では、本件の特徴部分と対比される部分のみ図示し、他の構成要素についての図示および説明は省略する。また、後述する、本件の実施形態を示す各図についても同様である。また、この図１では、比較例であることを明示するために、各符号に‘Ｃ’を付して示す。
この図１に示す映像表示システム１Ｃは、情報処理装置１０Ｃと映像表示装置２０Ｃを有する。映像表示装置２０Ｃは、コネクタ２１Ｃおよびケーブル２２Ｃを有し、そのコネクタ２１Ｃが情報処理装置１０Ｃ側のコネクタ１１Ｃと結合されることにより、情報処理装置１０Ｃに、それらのコネクタ１１Ｃ，２１Ｃおよびケーブル２２Ｃを介して接続される。
情報処理装置１０Ｃは、映像信号を生成して映像表示装置２０Ｃに向けて出力する装置である。また、映像表示装置２０Ｃは、情報処理装置１０Ｃから出力された映像信号を受信し、その映像信号に基づく映像を表示器２３Ｃに表示する装置である。これら情報処理装置１０Ｃと映像表示装置２０Ｃは、ＤＶＩ又はＨＤＭＩの規格に準拠した通信を行なう。
また、情報処理装置１０Ｃは、第１の配線１２Ｃと、表示器接続判定回路１３Ｃを有する。第１の配線１２Ｃは、抵抗値の大きな抵抗体１４Ｃを介して接地されている。この第１の配線１２Ｃは、映像表示装置２０Ｃ側から、この情報処理装置１０Ｃへの映像表示装置２０Ｃの接続を表わす接続信号の伝達を受ける配線である。また、表示器接続判定回路１３Ｃは、第１の配線１０上の信号を監視して映像表示装置２０Ｃの接続の有無を判定する回路である。
一方、映像表示装置２０Ｃは、第２の配線２４Ｃと、抵抗体２５Ｃを有する。第２の配線２４Ｃは、映像表示装置２０Ｃの、情報処理装置１０Ｃへの接続により情報処理装置１０Ｃ側の第１の配線１２Ｃに接続される。抵抗体２５Ｃは、この映像表示装置２０Ｃの回路動作に必要な＋５Ｖの電源ラインと第２の配線２４Ｃとの間を接続している。この抵抗体２５Ｃは、情報処理装置１０Ｃ側の抵抗体１４Ｃの抵抗値と比べ十分に小さな抵抗値を有する。ここでは、この抵抗体２５Ｃは、情報処理装置１０Ｃへの映像表示装置２０Ｃの接続を表わす接続信号（ＨＰＤ（Ｈｏｔ Ｐｌｕｇ Ｄｅｔｅｃｔ）信号、ここでは＋５ＶのＨｉｇｈレベルの信号）を生成して第２の配線２４Ｃに伝達する。
情報処理装置１０Ｃ側の第１の配線１２Ｃの電位は、映像表示装置２０Ｃが情報処理装置１０Ｃに接続されていない非接続の状態では、接地電位（ここでは０Ｖ）にある。表示器接続判定回路１３Ｃでは、第１の配線１２Ｃが接地電位にあることで映像表示装置２０Ｃが接続されていないことが検出される。情報処理装置１０Ｃに映像表示装置２０Ｃが接続されると、抵抗体２５Ｃを介して第２の配線２４Ｃに伝達されている＋５Ｖの接続信号が第１の配線１２Ｃにも伝達される。表示器接続判定回路１３Ｃでは、その第１の配線１２Ｃに伝達された＋５Ｖの接続信号が検出され、情報処理装置１０Ｃでは映像表示装置２０Ｃが接続されたことが認識される。情報処理装置１０Ｃは、映像表示装置２０Ｃが接続された状態において映像表示装置２０Ｃに向けて映像信号を出力する。情報処理装置１０Ｃから映像表示装置２０Ｃに向けて出力される映像信号にはクロック信号も含まれており、ここでは、そのクロック信号に着目する。クロック信号は、ここでは差動信号であり、２本のクロック信号線２６Ｃを経由してクロック信号判定回路２７Ｃに伝達される。このクロック信号判定回路２７Ｃは、安定したクロック信号が伝達されてきているか否かを判定する回路である。クロック信号判定回路２７Ｃの出力は、安定したクロック信号が伝達されてきているか否かを表わしている。
表示器２３Ｃは、クロック信号判定回路２７Ｃからの出力に応じて、安定したクロック信号が伝達されてきているときは映像を表示し、そうでないときは映像を非表示とする。
図２は、図１に示す比較例におけるクロック信号判定回路２７Ｃの一例を示すブロック図である。
情報処理装置１０Ｃから２本のクロック信号線２６Ｃ(図１参照）を経由して伝達されてきた差動信号としてのクロック信号は、差動バッファ２７１Ｃで通常の信号に変換される。また、クロック発生回路２７２Ｃは、差動バッファ２７１Ｃに入力されてきたクロック信号よりも繰り返し周波数が十分に高いクロック信号を発生させる回路である。このクロック発生回路２７２Ｃで発生したクロック信号はカウンタ回路２７３Ｃに入力され、カウンタ回路２７３Ｃでは、このクロック信号のクロック数が差動バッファ２７１Ｃの出力に同期してカウントされる。カウンタ回路２７３Ｃでのカウント数は、マイクロコンピュータ（以下、「マイコン」と略記する）２７４Ｃに入力される。このマイコン２７４Ｃでは、差動バッファ２７１Ｃの出力に同期してカウンタ回路２７３Ｃでカウントされたクロック数を複数回計測する。そして、このマイコン２７４Ｃは、複数回計測したクロック数が安定しているならば、差動バッファ２７１Ｃに入力されてきた差動信号としてのクロック信号が安定していることを出力する。
ここで、この図２に示すクロック信号判定回路２７Ｃの場合、マイコン２７４Ｃで複数回のクロック数の集計を行なうため、図１に示す情報処理装置１０Ｃがクロック信号を出力してから、クロック信号判定回路２７Ｃが出力するまでに時間がかかる。その時間は映像表示装置２０Ｃが画面を数回以上描画するのに要する時間とほぼ一致し、数分の１秒から数秒に至る。その間、情報処理装置１０Ｃから映像信号が正常に出力されているにもかかわらず映像表示装置は映像を表示することができない。また、情報処理装置１０Ｃからはクロック信号を含む映像信号の出力が停止しているにもかかわらず、ノイズ等により差動バッファ２７１Ｃの入力が不安定になって差動バッファ２７１Ｃが誤動作することがある。この誤動作が生じると、情報処理装置１０Ｃから映像信号が出力されていると判定され、映像信号が正常でないにもかかわらず映像表示装置２０Ｃは映像を表示しようとし、不定な映像が出力されることになる。
以上の比較例の説明を踏まえ、次に本件の実施形態を説明する。
図３は、本件の一実施形態としての映像表示システムを示すブロック図である。
この図３に示す映像表示システムにおいて、図１に示す映像情報システム１Ｃにおける各要素に対応する要素には、図１において付した符号から‘Ｃ’を取り除いた符号を付し、説明を省略することがある。
この図３に示す映像表示システム１においても、図１に示す映像表示システム１Ｃと同様、本件の実施形態としての特徴部分のみ図示し、他の要素についての図示および説明は省略する。
この図３に示す映像表示システム１は、情報処理装置１０と映像表示装置２０を有する。映像表示装置２０は、コネクタ２１およびケーブル２２を有し、そのコネクタ２１が情報処理装置１０側のコネクタ１１と結合されることにより、情報処理装置１０に、それらのコネクタ１１，２１およびケーブル２２を介して接続される。
情報処理装置１０は、映像信号を生成して映像表示装置２０に向けて出力する装置である。また、映像表示装置２０は、情報処理装置１０から出力された映像信号を受信し、その映像信号に基づく映像を表示器２３に表示する装置である。これら情報処理装置１０と映像表示装置２０は、ＤＶＩ又はＨＤＭＩの規格に準拠した通信を行なう。
また、情報処理装置１０は、第１の配線１２と、表示器接続判定回路１３を有する。第１の配線１２は、抵抗値の大きな抵抗体１４を介して接地ライン（本件にいう第２の電位線）に接続されている。この第１の配線１２は、映像表示装置２０側から、この情報処理装置１０への映像表示装置２０の接続を表わす接続信号の伝達を受ける配線である。また、表示器接続判定回路１３は、第１の配線１０上の信号を監視して映像表示装置２０の接続の有無を判定する回路である。
一方、映像表示装置２０は、第２の配線２４と、抵抗体２５を有する。第２の配線２４は、映像表示装置２０の、情報処理装置１０への接続により情報処理装置１０側の第１の配線１２に接続される。抵抗体２５は、この映像表示装置２０の回路動作に必要な＋５Ｖの電源ライン（本件にいう第１の電位線）と第２の配線２４との間を接続している。この抵抗体２５は、情報処理装置１０側の抵抗体１４の抵抗値と比べ十分に小さな抵抗値を有する。ここでは、この抵抗体２５は、本件にいう接続信号生成回路の一例である。すなわち、この抵抗体２５は、情報処理装置１０への映像表示装置２０の接続を表わす接続信号（ＨＰＤ（Ｈｏｔ Ｐｌｕｇ Ｄｅｔｅｃｔ）信号）を生成して第２の配線２４に伝達する。この接続信号（ＨＰＤ信号）は、本件にいう第１の電位の一例である＋５ＶのＨレベルの信号である。
情報処理装置１０側の第１の配線１２の電位は、映像表示装置２０が情報処理装置１０に接続されていない非接続の状態では、本件にいう第２の電位の一例である接地電位（ここでは０Ｖ；Ｌレベル）にある。表示器接続判定回路１３では、第１の配線１２が設置電位にあることで映像表示装置２０が接続されていないことが検出される。情報処理装置１０に映像表示装置２０が接続されると、抵抗体２５を介して第２の配線２４に伝達されているＨレベルの接続信号が第１の配線１２にも伝達される。表示器接続判定回路１３では、その第１の配線１２に伝達された＋５Ｖの接続信号が検出され、情報処理装置１０では映像表示装置２０が接続されたことが認識される。情報処理装置１０は、映像表示装置２０が接続された状態において映像表示装置２０に向けて映像信号を出力する。情報処理装置１０から映像表示装置２０に向けて出力される映像信号にはクロック信号も含まれており、ここでは、そのクロック信号に着目する。クロック信号は、ここでは差動信号であり、２本のクロック信号線２６を経由してクロック信号判定回路２７に伝達される。このクロック信号判定回路２７は、安定したクロック信号が伝達されてきているか否かを判定する回路である。
ただし、このクロック判定回路２７は、前述の比較例のクロック信号判定回路２７Ｃ(図１，図２参照)とは異なっている部分がある。すなわち、このクロック信号判定回路２７は、情報処理装置１０側から安定したクロック信号が出力されており、かつ情報処理装置１０側から映像表示装置２０側での映像の表示の停止を指示する表示停止指示信号が出力されていない場合に、表示許可信号（ここではＨレベルの信号）を出力する。ただし表示許可信号の出力を開始するタイミングについては後述する。一方、クロック信号が検出されていても情報処理装置１０側から表示停止指示信号（ここではＬレベルの信号）を受信しているときは、表示停止指示信号を出力する。
表示器２３は、クロック信号判定回路２７からの出力に応じて、そのクロック信号判定回路２７から表示許可信号（Ｈレベルの信号）が出力されているときは映像を表示し、表示禁止信号（Ｌレベルの信号）が出力されているときは、映像を非表示とする。
図４は、図３に示す本件の一実施形態としての映像表示システム１の映像表示装置２０を構成するクロック信号判定回路２７の内部構成を示すブロック図である。
情報処理装置１０から２本のクロック信号線２６（図３参照）を経由して伝達されてきた差動信号としてのクロック信号は、差動バッファ２７１で通常の信号に変換される。また、クロック発生回路２７２は、差動バッファ２７１から出力された信号よりも繰り返し周波数が十分に高いクロック信号を発生させる回路である。このクロック発生回路２７２で発生したクロック信号はカウンタ回路２７３に入力され、カウンタ回路２７３では、このクロック信号のクロック数が差動バッファ２７１の出力に同期してカウントされる。カウンタ回路２７３でのカウント数は、マイクロコンピュータ(マイコン）２７４に入力される。このマイコン２７４では、差動バッファ２７１の出力に同期してカウンタ回路２７３でカウントされたクロック数を複数回計測する。そして、このマイコン２７４は、複数回計測したクロック数が安定しており、かつ後述するＨＰＤ信号がＨレベルにあれば、Ｈレベルの表示許可信号を出力する。
一方、差動バッファ２７１に差動信号としてのクロック信号が入力されない場合、および、ＨＰＤ信号がＬレベルにある（すなわち情報処理装置１０から表示停止指示信号が出力されている）場合には、Ｌレベルの表示禁止信号を出力する。
図３に戻ってさらに説明を続ける。
図３に示す映像表示システム１を構成する情報処理装置１０は、さらに、図１に示す比較例の映像表示システム１Ｃには存在しなかった構成要素として、表示／非表示制御回路１１０、ドライブ回路１２０、および擬似接続信号伝達回路１３０を有する。また、図３に示す映像表示装置２０は、図４を参照しながら説明したクロック信号判定回路２７を含む表示停止指示検出回路２１０を有する。
情報処理装置１０内の表示／非表示制御回路１１０は、映像表示装置２０に向けて映像信号の供給を停止する際、映像信号の停止と同時に、表示停止指示信号（ここではＨレベルの信号）を出力する。
ドライブ回路１２０は、抵抗体１２１とＮＭＯＳトランジスタ１２２とから構成されている。ＮＭＯＳトランジスタ１２２は、第１の配線１２と接地ラインとの間に配置されている。また抵抗体１２１は、表示／非表示制御回路１１０とＮＭＯＳトランジスタ１２２のゲートとの間に配置されており、表示／非表示制御回路１１０の出力信号をＮＭＯＳトランジスタ１２２のゲートに伝達する。
また、擬似接続信号伝達回路１３０は、インバータ１３１と、抵抗体１３２とＮＭＯＳトランジスタ１３３とを有するスイッチ部、および抵抗体１３４とＮＭＯＳトランジスタ１３５と抵抗体１３６とを有する擬似接続信号生成部とからなる。インバータ１３１は、表示／非表示制御回路１１０の出力信号を反転して出力する。抵抗体１３２は、インバータ１３１の出力とＮＭＯＳトランジスタ１３３のゲートとの間に配置されており、インバータ１３１の出力信号をＮＭＯＳトランジスタ１３３のゲートに伝達する。また、ＮＭＯＳトランジスタ１３３は、第１の配線１２上の、ドライブ回路１２０が接続された箇所よりも表示器接続判定回路１３寄りの箇所に配置されており、第１の配線１２をその箇所で接続し、及び切断する役割りを担っている。
さらに、抵抗体１３４は、表示／非表示制御回路１１０の出力とＮＭＯＳトランジスタ１３５のゲートとの間に配置されており、表示／非表示制御回路１１０の出力信号をＮＭＯＳトランジスタ１３５のゲートに伝達する。ＮＭＯＳトランジスタ１３４と抵抗体１３６は、互いに直列に接続されて、ＮＭＯＳトランジスタ１３４が第１の配線１２に接続され、抵抗体１３６が、この情報処理装置１０の回路動作に必要な＋５Ｖの電源ラインに接続されている。
さらに、映像表示装置２０内の表示停止指示検出回路２１０は、図５に示すクロック信号判定回路２７のほか、バッファ回路２１１を有する。バッファ回路２１１の入力は第２の配線２４に接続されており、バッファ回路２１１の出力は、クロック信号判定回路２７に接続されている。
図５は、図３に示す映像表示システムにおける、映像出力時の状態を示す図である。
映像出力時は、情報処理装置１０の表示／非表示制御回路１１０は、その出力がＬレベルの状態(表示停止指示信号が出力されていない状態）にある。このとき、ＮＭＯＳトランジスタ１２２はオフ状態にあり、ＮＭＯＳトランジスタ１３３は、インバータ１３１を介して接続されているためオン状態にあり、ＮＭＯＳトランジスタ１３５はオフ状態にある。この状態の時は、第１の配線１２および第２の配線２４は、抵抗体２５を介して電源電圧(＋５Ｖ）が供給されてＨレベルの状態にある。情報処理装置１０の表示器接続判定回路１３は、第１の配線１２がＨレベルの状態にあることをもって、映像表示装置２０が接続されていることを検出する。
また、映像表示装置２０のクロック判定回路２７にはバッファ回路２１１を介してＨレベルの信号が入力される。このクロック信号判定回路２７は、バッファ回路２１１からＨレベルの信号が入力されているときは、映像の表示が許可されているものと認識し、表示器２３に向けて表示許可信号を出力する。表示器２３は、この表示許可信号の入力を受けて映像信号に基づく映像を表示する。
図６は、図３に示す映像表示システムにおける映像出力停止時の状態を示す図である。
情報処理装置１０は、映像表示装置２０での映像出力を停止させるときは、クロック信号を含む映像信号の出力を停止するとともに、さらに、表示／非表示制御回路１１０からＨレベルの表示停止指示信号を出力する。すると、ＮＭＯＳトランジスタ１２２はオン状態、ＮＭＯＳトランジスタ１３３はオフ状態、およびＮＭＯＳトランジスタ１３５はオン状態となる。抵抗体２５は、抵抗体１４と比べると十分に小さな抵抗値を有する抵抗体であるが、オン状態にあるＮＭＯＳトランジスタ１２２の等価的な抵抗値と比べると十分に大きな抵抗値を有する。したがって、ＮＭＯＳトランジスタ１２２がオン状態となることにより、第１の配線１２の、ＮＭＯＳトランジスタ１３３よりも第２の配線２４寄りの部分、および第２の配線２２がＬレベルとなる。クロック信号判定回路２７には、バッファ回路２１１を介してＬレベルの表示停止指示信号が伝達される。すると、クロック信号判定回路２７は、クロック信号線２６からのクロック信号が仮に誤検出されていたとしても、表示器２３に向けて表示停止指示信号を出力する。表示器２３は、この表示停止指示信号の入力を受けて映像表示を停止する。
また、表示／非表示制御回路１１０からＨレベルの表示停止指示信号が出力されると、上述のように、ＮＭＯＳトランジスタ１３３はオフ状態、ＮＭＯＳトランジスタ１３５はオン状態となる。すると、第１の配線１２の、ＮＭＯＳトランジスタ１３３よりも表示器接続判定回路１３寄りの部分には、ＮＭＯＳトランジスタ１３５を介して電源電圧(＋５Ｖ）が供給されてＨレベルの状態が維持される。ここでは、ＮＭＯＳトランジスタ１３５を介して供給されたＨレベルの信号を擬似接続信号と称する。表示器接続判定回路１３は、抵抗体２５を介して伝達されてきていた接続信号とこの擬似接続信号を区別できないため、映像表示装置２０が引続き接続されていることを認識する。
映像表示装置２０での映像表示が再開される時は、情報処理装置１０は、映像表示装置２０に向けて映像信号を出力し、さらに表示／非表示制御回路１１０の出力をＬレベルに変化させることにより表示停止指示信号(Ｈレベル）の出力を停止する。
この表示停止指示信号の出力停止(Ｌレベルの出力）はクロック信号判定回路２７に直ちに伝達され、クロック信号判定回路２７は、表示器２３に向けて表示許可信号を直ちに出力する。クロック信号判定回路２７では、表示許可信号の出力から遅れて、クロック信号線２６を経由してクロック信号が安定的に供給されてきたことを確認する。万一、安定的なクロック信号を確認することができなかったときは、表示許可信号が一旦取り消される。この場合、この映像表示装置２０ではエラー処理が実行される。
以上の実施形態によれば、映像表示装置２０が情報処理装置１０に接続されたことを知らせるＨＰＤ信号を伝達する信号線（第１の配線および第２の配線）をそのまま生かすことにより従来機との互換性を保ちつつ、映像出力／禁止の高速切り換えが可能となる。
尚、上記実施形態におけるドライブ回路１２０、擬似接続信号伝達回路１３０、および表示停止指示検出回路２１０は、それぞれ各一例に過ぎず、本件の思想を構築する構成であればよく、ここに例示した回路構成に限られるものではない。
１，１Ｃ 映像表示システム
１０，１０Ｃ 情報処理装置
１１，１１Ｃ，２１，２１Ｃ コネクタ
１２，１２Ｃ 第１の配線
１３，１３Ｃ 表示器接続判定回路
１４，１４Ｃ，２５，２５Ｃ，１２１，１３２，１３４，１３６ 抵抗体
２０，２０Ｃ 映像表示装置
２２，２２Ｃ ケーブル
２３，２３Ｃ 表示器
２４，２４Ｃ 第２の配線
２６，２６Ｃ クロック信号線
２７，２７Ｃ クロック信号判定回路
１１０ 表示／非表示制御回路
１２０ ドライブ回路
１２２，１３３，１３５ ＮＭＯＳトランジスタ
１３０ 擬似接続信号伝達回路
１３１ インバータ
２１０ 表示停止指示検出回路
２１１ バッファ回路
２７１，２７１Ｃ 差動バッファ
２７２，２７２Ｃ クロック発生回路
２７３，２７３Ｃ カウンタ回路
２７４，２７４Ｃ マイクロコンピュータ（マイコン）
本件は、映像信号を生成して出力する情報処理装置、情報処理装置に接続され情報処理装置から受信した映像信号に基づく映像を表示する映像表示装置、およびそれら情報処理装置と映像表示装置とを有する映像表示システムに関する。
デジタル映像表示装置の技術進歩はすさまじく、英数字表示、解像度にして３２０×２００ドット程度に始まったものが、現在１９２０×１０８０ドットの高密度のデジタル映像表示装置が一般家庭のパーソナルコンピュータに接続されている。規格上では８１９２×４３２０ドット、７６８０×４３２０ドットのものも存在する。しかし、歴史的に情報処理装置はその高解像度の表示を始めから表示するわけではない。
特にパーソナルコンピュータでは起動時には基本となる解像度６４０×４８０ドットで表示を行い、ＯＳの起動に伴い解像度を適切に上げる。
テレビでも、基本となる解像度（６４０×４８０，７２０×４８０，１２８０×７２０）が決められている。映像表示の途中でこれらのうちのいずれかの解像度から他の解像度へ切り替える場合が多く存在する。
解像度が変更される際、情報処理装置側では映像表示信号およびクロック信号を一旦停止し、解像度を上げた信号を再度出力する。しかし信号の出力が再開される時は映像処理装置に通知することなく、信号の出力を再開する。
このように、解像度が途中で切り替わるシステムの場合、解像度が切り替わる時、情報処理装置からの映像信号が不安定な状態になる場合が多くある。ＤＶＩ（Ｄｉｇｉｔａｌ
Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）規格・ＨＤＭＩ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）規格において、映像表示装置側に映像表示信号が停止していることを明示的に通知するインターフェイスは存在しない。挿抜が行われたことは映像処理装置側へは＋５Ｖ電源信号を用いて、情報処理装置側へはＨＰＤ
（Ｈｏｔ Ｐｌｕｇ Ｄｅｔｅｃｔ）信号を用いて互いが接続されている情報はやりとりされる。しかし映像が出力されているかどうかの情報ではない。したがって、解像度が切り替わるときの短い間の不安定な映像信号の表示を抑制することや、切り替わった後の映像表示を素早く行うことができない。このため、映像表示装置側では、クロック信号が停止していることを常時監視することなどで、映像の出力停止を行っている。
解像度が切り替わる時、映像表示装置におけるクロック信号が停止したことの判定が誤動作して、不定な映像が表示される場合がある。
この場合、使用者は情報処理装置や映像表示装置の故障と思ってしまうおそれがある。また、映像表示装置は意味のない画面を表示してしまい、無駄な電力を消費してしまう。さらに、映像表示装置は不安定な信号を受信し、素子の破壊につながる場合がある。
クロック停止の状態から情報処理装置から再び映像表示信号が出力されたとき、映像表示装置はクロック信号を監視しているため、クロックが安定化したことを判断するまで時間がかかる。そのため映像表示装置に映像が再び表示されるまで時間がかかる。
ＤＶＩおよびＨＤＭＩ規格にある＋５Ｖ端子は、情報処理装置から映像表示装置へ電源を供給するとともに、映像処理装置へ情報処理装置が接続されたことを通知する信号として使用されている。クロックの停止を監視することに代わり、この電源信号線などを制御することで映像処理装置の映像表示・非表示の通知・切り換えを行うことも提案されている。
しかしながらこの方式は、電力を供給することが主目的であるため、浮遊容量が非常に大きく、映像の表示非表示を素早く切り換える信号として利用することができない。また、電源が切れることはすなわちインターフェイスが挿抜されることを意味するため、＋５Ｖ電源信号が復活した直後に情報処理装置は映像処理装置情報（ＥＤＩＤ）の読み込みや認証処理（ＨＤＣＰ）の通信が発生する。これには時間がかかるため、安定した映像に素早く切り換えることができない。
また、最新のＤｉｓｐｌａｙ Ｐｏｒｔ規格においては、ＣＯＮＦＩＧという２つの端子によって情報処理装置と映像表示装置で通信を行い、映像出力が開始されたことや停止されたことを通知する。
しかしながらこの通信では非常に多くの情報がやりとりされ、不定な映像の表示を取りやめたり映像切り替え時にすばやく映像を表示させるためだけに使用するには複雑すぎ、実現するためにはコストがかかる。また、ＤＶＩおよびＨＤＭＩの規格には余剰の信号ピンは無いため実装ができない。
ＤＶＩおよびＨＤＭＩの端子、例えばＤＤＣ ＤＡＴＡ・ＤＤＣ ＣＬＯＣＫをＣＯＮＦＩＧに変更した場合、不定な映像が表示されることや、映像が表示されるまでに時間がかかる問題は解決できる。しかし、ＤＶＩおよびＨＤＭＩ規格に沿った情報処理装置や映像表示装置との組み合わせでは互換性が無くなる。
特開２００７−２８８４０７号公報 特開２００４−２７２１３２号公報 特開２００３−２０９９２０号公報
本件の課題は、上記事情に鑑み、ＤＶＩ規格やＨＤＭＩ規格などの従来の規格に準拠した機器との互換性を保ちつつ、表示、非表示を遅滞なく切り替えることにある。
本件開示の映像表示システムは、映像信号を出力する情報処理装置と、情報処理装置に接続され、情報処理装置から受信した映像信号に基づく映像を表示する映像表示装置とを有する。
ここで、情報処理装置は、第１の配線と接続判定回路を有する。
第１の配線は、映像表示装置との接続を表す接続信号がその映像表示装置により供給される配線である。
また、接続判定回路は、第１の配線上の信号に基づき映像表示装置の接続有無を判定する回路である。
また、映像表示装置は、接続信号生成回路と第２の配線とを有する。
ここで、接続信号生成回路は、上記接続信号を生成する。
また、第２の配線は、上記第１の配線に接続されて第１の配線に上記接続信号を供給する。
ここで、情報処理装置はさらに、表示制御回路と、ドライブ回路と、擬似接続信号伝達回路とを有する。
表示制御回路は、映像表示装置での映像の表示の停止を指示する表示停止指示信号を出力する。
また、ドライブ回路は、表示停止指示信号を受信して、上記第１の配線上において上記接続信号より表示停止指示信号を有効にする。
さらに、擬似接続信号伝達回路は、表示停止指示信号を受信して、上記接続信号に代えて疑似接続信号を上記接続判定回路に伝達する。
また、映像表示装置はさらに、表示停止指示検出回路を有する。
表示停止指示検出回路は、上記第１の配線によって上記第２の配線に伝達された上記表示停止指示信号を検出する。
また、本件開示の情報処理装置は、本件開示の映像表示システムを構成する情報処理装置である。
さらに、本件開示の映像表示装置は、本件開示の映像表示システムを構成する映像表示装置である。
本件は、映像表示装置が情報処理装置に接続されていることを表わす接続信号を伝達す
る第１の配線および第２の配線をそのまま使って情報処理装置から映像表示装置に向けて表示停止指示信号を送る構成である。このため本件によれば、誤検出、誤動作の防止が図られ、かつ、表示停止指示が映像表示装置に速やかに伝達される。
比較例としての映像表示システムを示すブロック図である。 図１に示す比較例におけるクロック信号判定回路の一例を示すブロック図である。 本件の一実施形態としての映像表示システムを示すブロック図である。 図３に示す本件の一実施形態としての映像表示システムの映像表示装置を構成するクロック信号判定回路の内部構成を示すブロック図である。 図３に示す映像表示システムにおける、映像出力時の状態を示す図である。 図３に示す映像表示システムにおける映像出力停止時の状態を示す図である。
以下、本件の実施形態と対比される比較例について先に説明し、次いでその比較例を踏まえた上で本件の実施形態を説明する。
図１は、比較例としての映像表示システムを示すブロック図である。この図１では、本件の特徴部分と対比される部分のみ図示し、他の構成要素についての図示および説明は省略する。また、後述する、本件の実施形態を示す各図についても同様である。また、この図１では、比較例であることを明示するために、各符号に‘Ｃ’を付して示す。
この図１に示す映像表示システム１Ｃは、情報処理装置１０Ｃと映像表示装置２０Ｃを有する。映像表示装置２０Ｃは、コネクタ２１Ｃおよびケーブル２２Ｃを有し、そのコネクタ２１Ｃが情報処理装置１０Ｃ側のコネクタ１１Ｃと結合されることにより、情報処理装置１０Ｃに、それらのコネクタ１１Ｃ，２１Ｃおよびケーブル２２Ｃを介して接続される。
情報処理装置１０Ｃは、映像信号を生成して映像表示装置２０Ｃに向けて出力する装置である。また、映像表示装置２０Ｃは、情報処理装置１０Ｃから出力された映像信号を受信し、その映像信号に基づく映像を表示器２３Ｃに表示する装置である。これら情報処理装置１０Ｃと映像表示装置２０Ｃは、ＤＶＩ又はＨＤＭＩの規格に準拠した通信を行なう。
また、情報処理装置１０Ｃは、第１の配線１２Ｃと、表示器接続判定回路１３Ｃを有する。第１の配線１２Ｃは、抵抗値の大きな抵抗体１４Ｃを介して接地されている。この第１の配線１２Ｃは、映像表示装置２０Ｃ側から、この情報処理装置１０Ｃへの映像表示装置２０Ｃの接続を表わす接続信号の伝達を受ける配線である。また、表示器接続判定回路１３Ｃは、第１の配線１２Ｃ上の信号を監視して映像表示装置２０Ｃの接続の有無を判定する回路である。
一方、映像表示装置２０Ｃは、第２の配線２４Ｃと、抵抗体２５Ｃを有する。第２の配線２４Ｃは、映像表示装置２０Ｃの、情報処理装置１０Ｃへの接続により情報処理装置１０Ｃ側の第１の配線１２Ｃに接続される。抵抗体２５Ｃは、この映像表示装置２０Ｃの回路動作に必要な＋５Ｖの電源ラインと第２の配線２４Ｃとの間を接続している。この抵抗体２５Ｃは、情報処理装置１０Ｃ側の抵抗体１４Ｃの抵抗値と比べ十分に小さな抵抗値を有する。ここでは、この抵抗体２５Ｃは、情報処理装置１０Ｃへの映像表示装置２０Ｃの接続を表わす接続信号（ＨＰＤ（Ｈｏｔ Ｐｌｕｇ Ｄｅｔｅｃｔ）信号、ここでは＋５
ＶのＨｉｇｈレベルの信号）を生成して第２の配線２４Ｃに伝達する。
情報処理装置１０Ｃ側の第１の配線１２Ｃの電位は、映像表示装置２０Ｃが情報処理装置１０Ｃに接続されていない非接続の状態では、接地電位（ここでは０Ｖ）にある。表示器接続判定回路１３Ｃでは、第１の配線１２Ｃが接地電位にあることで映像表示装置２０Ｃが接続されていないことが検出される。情報処理装置１０Ｃに映像表示装置２０Ｃが接続されると、抵抗体２５Ｃを介して第２の配線２４Ｃに伝達されている＋５Ｖの接続信号が第１の配線１２Ｃにも伝達される。表示器接続判定回路１３Ｃでは、その第１の配線１２Ｃに伝達された＋５Ｖの接続信号が検出され、情報処理装置１０Ｃでは映像表示装置２０Ｃが接続されたことが認識される。情報処理装置１０Ｃは、映像表示装置２０Ｃが接続された状態において映像表示装置２０Ｃに向けて映像信号を出力する。情報処理装置１０Ｃから映像表示装置２０Ｃに向けて出力される映像信号にはクロック信号も含まれており、ここでは、そのクロック信号に着目する。クロック信号は、ここでは差動信号であり、２本のクロック信号線２６Ｃを経由してクロック信号判定回路２７Ｃに伝達される。このクロック信号判定回路２７Ｃは、安定したクロック信号が伝達されてきているか否かを判定する回路である。クロック信号判定回路２７Ｃの出力は、安定したクロック信号が伝達されてきているか否かを表わしている。
表示器２３Ｃは、クロック信号判定回路２７Ｃからの出力に応じて、安定したクロック信号が伝達されてきているときは映像を表示し、そうでないときは映像を非表示とする。
図２は、図１に示す比較例におけるクロック信号判定回路２７Ｃの一例を示すブロック図である。
情報処理装置１０Ｃから２本のクロック信号線２６Ｃ(図１参照）を経由して伝達され
てきた差動信号としてのクロック信号は、差動バッファ２７１Ｃで通常の信号に変換される。また、クロック発生回路２７２Ｃは、差動バッファ２７１Ｃに入力されてきたクロック信号よりも繰り返し周波数が十分に高いクロック信号を発生させる回路である。このクロック発生回路２７２Ｃで発生したクロック信号はカウンタ回路２７３Ｃに入力され、カウンタ回路２７３Ｃでは、このクロック信号のクロック数が差動バッファ２７１Ｃの出力に同期してカウントされる。カウンタ回路２７３Ｃでのカウント数は、マイクロコンピュータ（以下、「マイコン」と略記する）２７４Ｃに入力される。このマイコン２７４Ｃでは、差動バッファ２７１Ｃの出力に同期してカウンタ回路２７３Ｃでカウントされたクロック数を複数回計測する。そして、このマイコン２７４Ｃは、複数回計測したクロック数が安定しているならば、差動バッファ２７１Ｃに入力されてきた差動信号としてのクロック信号が安定していることを出力する。
ここで、この図２に示すクロック信号判定回路２７Ｃの場合、マイコン２７４Ｃで複数回のクロック数の集計を行なうため、図１に示す情報処理装置１０Ｃがクロック信号を出力してから、クロック信号判定回路２７Ｃが出力するまでに時間がかかる。その時間は映像表示装置２０Ｃが画面を数回以上描画するのに要する時間とほぼ一致し、数分の１秒から数秒に至る。その間、情報処理装置１０Ｃから映像信号が正常に出力されているにもかかわらず映像表示装置は映像を表示することができない。また、情報処理装置１０Ｃからはクロック信号を含む映像信号の出力が停止しているにもかかわらず、ノイズ等により差動バッファ２７１Ｃの入力が不安定になって差動バッファ２７１Ｃが誤動作することがある。この誤動作が生じると、情報処理装置１０Ｃから映像信号が出力されていると判定され、映像信号が正常でないにもかかわらず映像表示装置２０Ｃは映像を表示しようとし、不定な映像が出力されることになる。
以上の比較例の説明を踏まえ、次に本件の実施形態を説明する。
図３は、本件の一実施形態としての映像表示システムを示すブロック図である。
この図３に示す映像表示システムにおいて、図１に示す映像情報システム１Ｃにおける各要素に対応する要素には、図１において付した符号から‘Ｃ’を取り除いた符号を付し、説明を省略することがある。
この図３に示す映像表示システム１においても、図１に示す映像表示システム１Ｃと同様、本件の実施形態としての特徴部分のみ図示し、他の要素についての図示および説明は省略する。
この図３に示す映像表示システム１は、情報処理装置１０と映像表示装置２０を有する。映像表示装置２０は、コネクタ２１およびケーブル２２を有し、そのコネクタ２１が情報処理装置１０側のコネクタ１１と結合されることにより、情報処理装置１０に、それらのコネクタ１１，２１およびケーブル２２を介して接続される。
情報処理装置１０は、映像信号を生成して映像表示装置２０に向けて出力する装置である。また、映像表示装置２０は、情報処理装置１０から出力された映像信号を受信し、その映像信号に基づく映像を表示器２３に表示する装置である。これら情報処理装置１０と映像表示装置２０は、ＤＶＩ又はＨＤＭＩの規格に準拠した通信を行なう。
また、情報処理装置１０は、第１の配線１２と、表示器接続判定回路１３を有する。第１の配線１２は、抵抗値の大きな抵抗体１４を介して接地ライン（本件にいう第２の電位線）に接続されている。この第１の配線１２は、映像表示装置２０側から、この情報処理装置１０への映像表示装置２０の接続を表わす接続信号の伝達を受ける配線である。また、表示器接続判定回路１３は、第１の配線１２上の信号を監視して映像表示装置２０の接続の有無を判定する回路である。
一方、映像表示装置２０は、第２の配線２４と、抵抗体２５を有する。第２の配線２４は、映像表示装置２０の、情報処理装置１０への接続により情報処理装置１０側の第１の配線１２に接続される。抵抗体２５は、この映像表示装置２０の回路動作に必要な＋５Ｖの電源ライン（本件にいう第１の電位線）と第２の配線２４との間を接続している。この抵抗体２５は、情報処理装置１０側の抵抗体１４の抵抗値と比べ十分に小さな抵抗値を有する。ここでは、この抵抗体２５は、本件にいう接続信号生成回路の一例である。すなわち、この抵抗体２５は、情報処理装置１０への映像表示装置２０の接続を表わす接続信号（ＨＰＤ（Ｈｏｔ Ｐｌｕｇ Ｄｅｔｅｃｔ）信号）を生成して第２の配線２４に伝達する。この接続信号（ＨＰＤ信号）は、本件にいう第１の電位の一例である＋５ＶのＨレベルの信号である。
情報処理装置１０側の第１の配線１２の電位は、映像表示装置２０が情報処理装置１０に接続されていない非接続の状態では、本件にいう第２の電位の一例である接地電位（ここでは０Ｖ；Ｌレベル）にある。表示器接続判定回路１３では、第１の配線１２が設置電位にあることで映像表示装置２０が接続されていないことが検出される。情報処理装置１０に映像表示装置２０が接続されると、抵抗体２５を介して第２の配線２４に伝達されているＨレベルの接続信号が第１の配線１２にも伝達される。表示器接続判定回路１３では、その第１の配線１２に伝達された＋５Ｖの接続信号が検出され、情報処理装置１０では映像表示装置２０が接続されたことが認識される。情報処理装置１０は、映像表示装置２０が接続された状態において映像表示装置２０に向けて映像信号を出力する。情報処理装置１０から映像表示装置２０に向けて出力される映像信号にはクロック信号も含まれており、ここでは、そのクロック信号に着目する。クロック信号は、ここでは差動信号であり
、２本のクロック信号線２６を経由してクロック信号判定回路２７に伝達される。このクロック信号判定回路２７は、安定したクロック信号が伝達されてきているか否かを判定する回路である。
ただし、このクロック判定回路２７は、前述の比較例のクロック信号判定回路２７Ｃ(
図１，図２参照)とは異なっている部分がある。すなわち、このクロック信号判定回路２
７は、情報処理装置１０側から安定したクロック信号が出力されており、かつ情報処理装置１０側から映像表示装置２０側での映像の表示の停止を指示する表示停止指示信号が出力されていない場合に、表示許可信号（ここではＨレベルの信号）を出力する。ただし表示許可信号の出力を開始するタイミングについては後述する。一方、クロック信号が検出されていても情報処理装置１０側から表示停止指示信号（ここではＬレベルの信号）を受信しているときは、表示停止指示信号を出力する。
表示器２３は、クロック信号判定回路２７からの出力に応じて、そのクロック信号判定回路２７から表示許可信号（Ｈレベルの信号）が出力されているときは映像を表示し、表示禁止信号（Ｌレベルの信号）が出力されているときは、映像を非表示とする。
図４は、図３に示す本件の一実施形態としての映像表示システム１の映像表示装置２０を構成するクロック信号判定回路２７の内部構成を示すブロック図である。
情報処理装置１０から２本のクロック信号線２６（図３参照）を経由して伝達されてきた差動信号としてのクロック信号は、差動バッファ２７１で通常の信号に変換される。また、クロック発生回路２７２は、差動バッファ２７１から出力された信号よりも繰り返し周波数が十分に高いクロック信号を発生させる回路である。このクロック発生回路２７２で発生したクロック信号はカウンタ回路２７３に入力され、カウンタ回路２７３では、このクロック信号のクロック数が差動バッファ２７１の出力に同期してカウントされる。カウンタ回路２７３でのカウント数は、マイクロコンピュータ(マイコン）２７４に入力さ
れる。このマイコン２７４では、差動バッファ２７１の出力に同期してカウンタ回路２７３でカウントされたクロック数を複数回計測する。そして、このマイコン２７４は、複数回計測したクロック数が安定しており、かつ後述するＨＰＤ信号がＨレベルにあれば、Ｈレベルの表示許可信号を出力する。
一方、差動バッファ２７１に差動信号としてのクロック信号が入力されない場合、および、ＨＰＤ信号がＬレベルにある（すなわち情報処理装置１０から表示停止指示信号が出力されている）場合には、Ｌレベルの表示禁止信号を出力する。
図３に戻ってさらに説明を続ける。
図３に示す映像表示システム１を構成する情報処理装置１０は、さらに、図１に示す比較例の映像表示システム１Ｃには存在しなかった構成要素として、表示／非表示制御回路１１０、ドライブ回路１２０、および擬似接続信号伝達回路１３０を有する。また、図３に示す映像表示装置２０は、図４を参照しながら説明したクロック信号判定回路２７を含む表示停止指示検出回路２１０を有する。
情報処理装置１０内の表示／非表示制御回路１１０は、映像表示装置２０に向けて映像信号の供給を停止する際、映像信号の停止と同時に、表示停止指示信号（ここではＨレベルの信号）を出力する。
ドライブ回路１２０は、抵抗体１２１とＮＭＯＳトランジスタ１２２とから構成されている。ＮＭＯＳトランジスタ１２２は、第１の配線１２と接地ラインとの間に配置されて
いる。また抵抗体１２１は、表示／非表示制御回路１１０とＮＭＯＳトランジスタ１２２のゲートとの間に配置されており、表示／非表示制御回路１１０の出力信号をＮＭＯＳトランジスタ１２２のゲートに伝達する。
また、擬似接続信号伝達回路１３０は、インバータ１３１と、抵抗体１３２とＮＭＯＳトランジスタ１３３とを有するスイッチ部、および抵抗体１３４とＮＭＯＳトランジスタ１３５と抵抗体１３６とを有する擬似接続信号生成部とからなる。インバータ１３１は、表示／非表示制御回路１１０の出力信号を反転して出力する。抵抗体１３２は、インバータ１３１の出力とＮＭＯＳトランジスタ１３３のゲートとの間に配置されており、インバータ１３１の出力信号をＮＭＯＳトランジスタ１３３のゲートに伝達する。また、ＮＭＯＳトランジスタ１３３は、第１の配線１２上の、ドライブ回路１２０が接続された箇所よりも表示器接続判定回路１３寄りの箇所に配置されており、第１の配線１２をその箇所で接続し、及び切断する役割りを担っている。
さらに、抵抗体１３４は、表示／非表示制御回路１１０の出力とＮＭＯＳトランジスタ１３５のゲートとの間に配置されており、表示／非表示制御回路１１０の出力信号をＮＭＯＳトランジスタ１３５のゲートに伝達する。ＮＭＯＳトランジスタ１３５と抵抗体１３６は、互いに直列に接続されて、ＮＭＯＳトランジスタ１３５が第１の配線１２に接続され、抵抗体１３６が、この情報処理装置１０の回路動作に必要な＋５Ｖの電源ラインに接続されている。
さらに、映像表示装置２０内の表示停止指示検出回路２１０は、図５に示すクロック信号判定回路２７のほか、バッファ回路２１１を有する。バッファ回路２１１の入力は第２の配線２４に接続されており、バッファ回路２１１の出力は、クロック信号判定回路２７に接続されている。
図５は、図３に示す映像表示システムにおける、映像出力時の状態を示す図である。
映像出力時は、情報処理装置１０の表示／非表示制御回路１１０は、その出力がＬレベルの状態(表示停止指示信号が出力されていない状態）にある。このとき、ＮＭＯＳトラ
ンジスタ１２２はオフ状態にあり、ＮＭＯＳトランジスタ１３３は、インバータ１３１を介して接続されているためオン状態にあり、ＮＭＯＳトランジスタ１３５はオフ状態にある。この状態の時は、第１の配線１２および第２の配線２４は、抵抗体２５を介して電源電圧(＋５Ｖ）が供給されてＨレベルの状態にある。情報処理装置１０の表示器接続判定
回路１３は、第１の配線１２がＨレベルの状態にあることをもって、映像表示装置２０が接続されていることを検出する。
また、映像表示装置２０のクロック判定回路２７にはバッファ回路２１１を介してＨレベルの信号が入力される。このクロック信号判定回路２７は、バッファ回路２１１からＨレベルの信号が入力されているときは、映像の表示が許可されているものと認識し、表示器２３に向けて表示許可信号を出力する。表示器２３は、この表示許可信号の入力を受けて映像信号に基づく映像を表示する。
図６は、図３に示す映像表示システムにおける映像出力停止時の状態を示す図である。
情報処理装置１０は、映像表示装置２０での映像出力を停止させるときは、クロック信号を含む映像信号の出力を停止するとともに、さらに、表示／非表示制御回路１１０からＨレベルの表示停止指示信号を出力する。すると、ＮＭＯＳトランジスタ１２２はオン状態、ＮＭＯＳトランジスタ１３３はオフ状態、およびＮＭＯＳトランジスタ１３５はオン状態となる。抵抗体２５は、抵抗体１４と比べると十分に小さな抵抗値を有する抵抗体で
あるが、オン状態にあるＮＭＯＳトランジスタ１２２の等価的な抵抗値と比べると十分に大きな抵抗値を有する。したがって、ＮＭＯＳトランジスタ１２２がオン状態となることにより、第１の配線１２の、ＮＭＯＳトランジスタ１３３よりも第２の配線２４寄りの部分、および第２の配線２４がＬレベルとなる。クロック信号判定回路２７には、バッファ回路２１１を介してＬレベルの表示停止指示信号が伝達される。すると、クロック信号判定回路２７は、クロック信号線２６からのクロック信号が仮に誤検出されていたとしても、表示器２３に向けて表示停止指示信号を出力する。表示器２３は、この表示停止指示信号の入力を受けて映像表示を停止する。
また、表示／非表示制御回路１１０からＨレベルの表示停止指示信号が出力されると、上述のように、ＮＭＯＳトランジスタ１３３はオフ状態、ＮＭＯＳトランジスタ１３５はオン状態となる。すると、第１の配線１２の、ＮＭＯＳトランジスタ１３３よりも表示器接続判定回路１３寄りの部分には、ＮＭＯＳトランジスタ１３５を介して電源電圧(＋５
Ｖ）が供給されてＨレベルの状態が維持される。ここでは、ＮＭＯＳトランジスタ１３５を介して供給されたＨレベルの信号を擬似接続信号と称する。表示器接続判定回路１３は、抵抗体２５を介して伝達されてきていた接続信号とこの擬似接続信号を区別できないため、映像表示装置２０が引続き接続されていることを認識する。
映像表示装置２０での映像表示が再開される時は、情報処理装置１０は、映像表示装置２０に向けて映像信号を出力し、さらに表示／非表示制御回路１１０の出力をＬレベルに変化させることにより表示停止指示信号(Ｈレベル）の出力を停止する。
この表示停止指示信号の出力停止(Ｌレベルの出力）はクロック信号判定回路２７に直
ちに伝達され、クロック信号判定回路２７は、表示器２３に向けて表示許可信号を直ちに出力する。クロック信号判定回路２７では、表示許可信号の出力から遅れて、クロック信号線２６を経由してクロック信号が安定的に供給されてきたことを確認する。万一、安定的なクロック信号を確認することができなかったときは、表示許可信号が一旦取り消される。この場合、この映像表示装置２０ではエラー処理が実行される。
以上の実施形態によれば、映像表示装置２０が情報処理装置１０に接続されたことを知らせるＨＰＤ信号を伝達する信号線（第１の配線および第２の配線）をそのまま生かすことにより従来機との互換性を保ちつつ、映像出力／禁止の高速切り換えが可能となる。
尚、上記実施形態におけるドライブ回路１２０、擬似接続信号伝達回路１３０、および表示停止指示検出回路２１０は、それぞれ各一例に過ぎず、本件の思想を構築する構成であればよく、ここに例示した回路構成に限られるものではない。
１，１Ｃ 映像表示システム
１０，１０Ｃ 情報処理装置
１１，１１Ｃ，２１，２１Ｃ コネクタ
１２，１２Ｃ 第１の配線
１３，１３Ｃ 表示器接続判定回路
１４，１４Ｃ，２５，２５Ｃ，１２１，１３２，１３４，１３６ 抵抗体
２０，２０Ｃ 映像表示装置
２２，２２Ｃ ケーブル
２３，２３Ｃ 表示器
２４，２４Ｃ 第２の配線
２６，２６Ｃ クロック信号線
２７，２７Ｃ クロック信号判定回路
１１０ 表示／非表示制御回路
１２０ ドライブ回路
１２２，１３３，１３５ ＮＭＯＳトランジスタ
１３０ 擬似接続信号伝達回路
１３１ インバータ
２１０ 表示停止指示検出回路
２１１ バッファ回路
２７１，２７１Ｃ 差動バッファ
２７２，２７２Ｃ クロック発生回路
２７３，２７３Ｃ カウンタ回路
２７４，２７４Ｃ マイクロコンピュータ（マイコン）

Claims (5)

  1. 映像信号を出力する情報処理装置と、該情報処理装置に接続され、該情報処理装置から受信した映像信号に基づく映像を表示する映像表示装置とを有する映像表示システムであって、
    前記情報処理装置は、
    前記映像表示装置との接続を表す接続信号が該映像表示装置により供給される第１の配線と、
    前記第１の配線上の信号に基づき前記映像表示装置の接続有無を判定する接続判定回路と、
    前記映像表示装置での映像の表示の停止を指示する表示停止指示信号を出力する表示制御回路と、
    前記表示停止指示信号を受信して、前記第１の配線上において前記接続信号より該表示停止指示信号を有効にするドライブ回路と、
    前記表示停止指示信号を受信して、前記接続信号に代えて疑似接続信号を前記接続判定回路に伝達する疑似接続信号伝達回路と、
    を有し、
    前記映像表示装置は、
    前記接続信号を生成する接続信号生成回路と、
    前記情報処理装置の前記第１の配線に接続されて該第１の配線に前記接続信号を供給する第２の配線と、
    前記第１の配線によって前記第２の配線に伝達された前記表示停止指示信号を検出する表示停止指示検出回路と、
    を有する、
    ことを特徴とする映像表示システム。
  2. 前記接続信号生成回路が、第１の電位線と前記第２の配線との間に接続され、該第２の配線に、第１の電位からなる接続信号を伝達する第１の抵抗体を有し、
    前記接続判定回路が、前記第１の配線がＨレベルの電位にあることをもって、前記映像表示装置が接続されていることを検出するものであることを特徴とする請求項１記載の映像表示システム。
  3. 前記ドライブ回路は、前記表示制御回路からの前記表示停止指示信号を受信して前記第１の配線を第２の電位線に接続することにより、該第１の配線を第２の電位に遷移させるものであり、
    前記擬似接続信号伝達回路が、前記表示制御回路からの前記表示停止指示信号を受信して、前記第１の配線上の、前記ドライブ回路が接続された第１の箇所よりも前記接続判定回路寄りの第２の箇所を電気的に切断するスイッチを有し、該第１の配線上の前記第２の箇所よりも前記接続判定回路寄りの第３の箇所に前記第１の電位からなる擬似接続信号を伝達するものであることを特徴とする請求項２記載の映像表示システム。
  4. 受信した映像信号に基づく映像を表示する映像表示装置が接続され、該映像表示装置に向けて映像信号を出力する情報処理装置であって、
    前記映像表示装置との接続を表す接続信号が該映像表示装置により供給される第１の配線と、
    前記第１の配線上の信号に基づき前記映像表示装置の接続有無を判定する接続判定回路と、
    前記映像表示装置での映像の表示の停止を指示する表示停止指示信号を出力する表示制御回路と、
    前記表示停止指示信号を受信して、前記第１の配線上において前記接続信号より該表示停止指示信号を有効にするドライブ回路と、
    前記表示停止指示信号を受信して、前記接続信号に代えて疑似接続信号を前記接続判定回路に伝達する疑似接続信号伝達回路と、
    を有することを特徴とする情報処理装置。
  5. 映像信号を出力する情報処理装置に接続され、該情報処理装置から受信した映像信号に基づく映像を表示する映像表示装置であって、
    当該映像表示装置と前記情報処理装置との接続を示す接続信号を生成する接続信号生成回路と、
    前記情報処理装置の第１の配線に接続されて該第１の配線に前記接続信号を供給する第２の配線と、
    前記情報処理装置から前記第１の配線によって出力され且つ前記情報処理装置によって前記接続信号より有効にされた前記第２の配線上の映像表示停止を指示する表示停止指示信号を検出する表示停止指示検出回路と、
    を有することを特徴とする映像表示装置。
JP2012505365A 2010-03-17 2010-03-17 映像表示システム、情報処理装置、および映像表示装置 Expired - Fee Related JP5556881B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/054554 WO2011114458A1 (ja) 2010-03-17 2010-03-17 映像表示システム、情報処理装置、および映像表示装置

Publications (2)

Publication Number Publication Date
JPWO2011114458A1 true JPWO2011114458A1 (ja) 2013-06-27
JP5556881B2 JP5556881B2 (ja) 2014-07-23

Family

ID=44648587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012505365A Expired - Fee Related JP5556881B2 (ja) 2010-03-17 2010-03-17 映像表示システム、情報処理装置、および映像表示装置

Country Status (6)

Country Link
US (1) US9258598B2 (ja)
EP (1) EP2549749B1 (ja)
JP (1) JP5556881B2 (ja)
KR (1) KR101416883B1 (ja)
CN (1) CN102804801B (ja)
WO (1) WO2011114458A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101416883B1 (ko) * 2010-03-17 2014-07-08 후지쯔 가부시끼가이샤 영상 표시 시스템, 정보 처리 장치, 및 영상 표시 장치
JP2013250523A (ja) * 2012-06-04 2013-12-12 Mitsubishi Electric Corp 液晶表示装置
CN106548761B (zh) * 2017-01-17 2019-01-18 京东方科技集团股份有限公司 一种显示面板的显示控制电路、显示控制方法及相关装置
CN111741344B (zh) * 2020-06-30 2022-08-16 歌尔科技有限公司 一种vr设备的视频显示方法及vr设备
JP7143910B2 (ja) * 2021-03-05 2022-09-29 カシオ計算機株式会社 受信装置、受信方法及びプログラム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10268794A (ja) * 1997-03-26 1998-10-09 Sharp Corp 表示パネル
US7019791B2 (en) * 2001-11-09 2006-03-28 Hitachi, Ltd. Video processing device
JP3745279B2 (ja) 2002-01-16 2006-02-15 日本航空電子工業株式会社 Ｄｖｉ光延長ケーブル接続および外部電源入力確認システム
JP3989861B2 (ja) 2003-03-12 2007-10-10 富士通株式会社 情報処理装置本体、表示装置及び情報処理装置
JP2007288407A (ja) 2006-04-14 2007-11-01 Matsushita Electric Ind Co Ltd テレビジョン受像機
JP5146318B2 (ja) 2006-09-27 2013-02-20 日本電気株式会社 表示方法、表示システム、携帯通信端末、及び表示コントローラ
JP2008158595A (ja) * 2006-12-20 2008-07-10 Sony Corp 情報処理装置
US9110624B2 (en) 2007-09-21 2015-08-18 Nvdia Corporation Output restoration with input selection
US20090086089A1 (en) * 2007-09-27 2009-04-02 Takayuki Matsui Video/audio output apparatus
JP2009100456A (ja) * 2007-09-27 2009-05-07 Panasonic Corp ビデオ・オーディオ出力装置および記録媒体
KR20090058359A (ko) * 2007-12-04 2009-06-09 삼성전자주식회사 액정 판넬 디스플레이 장치 및 방법
JP4596052B2 (ja) * 2008-07-18 2010-12-08 ソニー株式会社 コンテンツ出力装置およびコンテンツ出力方法、並びにプログラム
JP5335309B2 (ja) * 2008-07-22 2013-11-06 キヤノン株式会社 通信装置
JP5501442B2 (ja) * 2010-03-09 2014-05-21 キヤノン株式会社 映像表示装置及び映像表示装置の制御方法ならびに映像出力装置及び映像出力装置の制御方法
KR101416883B1 (ko) * 2010-03-17 2014-07-08 후지쯔 가부시끼가이샤 영상 표시 시스템, 정보 처리 장치, 및 영상 표시 장치

Also Published As

Publication number Publication date
KR101416883B1 (ko) 2014-07-08
EP2549749B1 (en) 2017-05-10
WO2011114458A1 (ja) 2011-09-22
EP2549749A1 (en) 2013-01-23
JP5556881B2 (ja) 2014-07-23
CN102804801A (zh) 2012-11-28
CN102804801B (zh) 2016-06-29
US9258598B2 (en) 2016-02-09
US20130009922A1 (en) 2013-01-10
KR20120128677A (ko) 2012-11-27
EP2549749A4 (en) 2013-08-21

Similar Documents

Publication Publication Date Title
US20050225547A1 (en) Display system and control method thereof
US9021151B2 (en) Circuit and method of control of DDC data transmission for video display device
TWI332171B (en) On-screen display system
WO2014050807A1 (ja) 電子機器、通信システムおよびホットプラグ制御方法
KR20110084945A (ko) 제어 버스를 이용하는 커넥션의 발견
JP5556881B2 (ja) 映像表示システム、情報処理装置、および映像表示装置
WO2014049686A1 (ja) Ｈｄｍｉ装置、通信システムおよびホットプラグ制御方法
US20080074555A1 (en) Reset circuit and method for high definition multimedia interface
US10013328B2 (en) Incorrectly connected HDMI cable indicator
JP2009130680A (ja) 通信システム、電子機器、および通信方法
CN102148951A (zh) 用于自动检测接收器掉电的发射器和包括该发射器的系统
US10587341B2 (en) HDMI optical cable and HDMI optical conversion device
US9064061B2 (en) Method and system for hot plugging detection of a video connector in a computer device
JP2012174203A (ja) ディスプレイ装置、ディスプレイ装置に接続されたブランチ機器の電源供給要否判定方法
JP2007225980A (ja) モニタ接続手段を有する処理装置およびモニタ検出方法
US9736396B2 (en) Signal input switching circuit, method of controlling signal input switching circuit, and display device
EP3537716A1 (en) Multimedia signal anomaly processing method and display device
CN108205512B (zh) 高解析多媒体界面装置及其控制方法
US20130117491A1 (en) Electronic device and control method thereof
JP6375922B2 (ja) 映像送信装置およびエラー検出方法
JP2009177229A (ja) 受信回路
TWI447671B (zh) 數位／類比視訊切換裝置及方法與鍵盤／螢幕／滑鼠切換裝置及方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140520

R150 Certificate of patent or registration of utility model

Ref document number: 5556881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees