JPWO2011104802A1 - 周波数逓倍発振回路及び基本波の逓倍方法 - Google Patents

Abstract

本発明は、小型化が可能で、かつ基本波などのスプリアスを効果的に抑圧して所望の逓倍波を出力できる周波数逓倍発振回路及び基本波の逓倍方法を提供することを目的とする。本発明の一態様である周波数逓倍発振回路は、発振部（１）、逓倍部（２）及び基本波成分除去部４を有するものである。発振部（１）は、基本波を出力する。逓倍部（２）は、基本波を逓倍して、逓倍波を出力する。基本波成分除去部（４）は、発振部（１）から出力された基本波に基づいて、逓倍波に含まれる基本波成分を打ち消して、逓倍波を出力端子（３ｂ）へ出力する。

Description

本発明は周波数逓倍発振回路及び基本波の逓倍方法に関し、特にスプリアス波抑圧に優れる周波数逓倍発振回路及び基本波の逓倍方法に関する。

一般に、能動素子により得られる高周波の利得には制限がある。そのため、高周波の信号を発生させる信号源では、所望の周波数よりも低い周波数で発振させ、これを高調波に変換して出力する構成が使用されることが多い。また、外部に逓倍器を接続する構成も多く使用される。しかしながら、これらの構成では、所望の高調波以外にも、スプリアス波となる基本波及び不要な高調波が出力される問題がある。

特許文献１には、低周波数の信号を高調波に変換して出力する発振器が示されている。この発振器は、差動信号の仮想グランド部から偶数時高調波を出力する、プッシュ・プッシュ構成の差動発振器である。この構成では、基本波及び奇数次高調波に対する仮想グランド部に出力端子を設けるため、スプリアスである基本波及び奇数時高調波の出力の漏洩が抑制される。

また、外部に逓倍器を接続する発振器としては、単相信号を入力する構成が一般的に使用される。この構成において、所望の高調波以外のスプリアス波の漏洩を広帯域で十分抑圧するためには、多段のフィルタが必要である。そのため、発振器のサイズ増大に繋がる。更に、発振器の動作周波数帯域が広い場合（逓倍数＜帯域上限／帯域下限）には、抑圧すべきスプリアス波が所望の高調波の周波数帯に入ってくる。そのため、フィルタにより有効にスプリアス波を抑圧することができない場合がある。

非特許文献１には、スプリアス波抑圧のためのフィルタが不要な逓倍器が示されている。この逓倍器は、２つの非線形素子に差動信号を入力して、非線形素子からの出力信号を合成するバランス型逓倍器である。この構成では、２つの非線形素子の合成点において、入力信号の基本波と奇数次高調波とが逆位相となる。よって、スプリアス波の出力端子への漏洩が抑圧される。

特開２００７−１５０７５３号公報

Juo-Jung Hung, et al. "A high-Efficiency Miniaturized SiGe Ku-Band Balanced Frequency Doubler", 2004 Radio Frequency Integrated Circuits Digest, pp.219-222

しかしながら、特許文献１で示される発振器は、発振器内部で生成される高調波が大きくなるように動作させることを目的としている。そのため、高い非線形性に起因した位相雑音の増大が課題であった。

また、非特許文献１で示されるようなバランス型逓倍器では、非線形素子が２つ必要である。そのため、発振器サイズが増大してしまうことが課題であった。

本発明は、上記に鑑みて為されたものであり、本発明の目的は、小型化が可能で、かつスプリアス波を効果的に抑圧できる周波数逓倍発振回路及び基本波の逓倍方法を提供することにある。

本発明の一態様である周波数逓倍発振回路は、基本波を出力する発振部と、前記発振部から出力された基本波を逓倍し、逓倍波を出力する逓倍部と、前記発振部より出力された基本波に基づいて、前記逓倍波に含まれる基本波成分を打ち消して出力する基本波成分除去部と、を備えるものである。

本発明の一態様である基本波の逓倍方法は、基本波を発振部から出力し、前記基本波を逓倍して逓倍波を出力し、前記逓倍波を、前記発振部から出力された前記基本波に基づいて当該逓倍波に含まれる基本波成分を打ち消して出力するものである。

本発明によれば、小型化が可能で、かつスプリアス波を効果的に抑圧できる周波数逓倍発振回路及び基本波の逓倍方法を提供することができる。

実施の形態１にかかる周波数逓倍発振回路１００の構成図である。 実施の形態２にかかる周波数逓倍発振回路２００の構成図である。 周波数逓倍発振回路２００における結合素子７の構成例を示す構成図である。 周波数逓倍発振回路２００における結合素子７の構成例を示す構成図である。 周波数逓倍発振回路２００における結合素子７の構成例を示す構成図である。 周波数逓倍発振回路２００の構成転換例である周波数逓倍発振回路２０１の構成を示す構成図である。 実施の形態３にかかる周波数逓倍発振回路３００の構成図である。 実施の形態４にかかる周波数逓倍発振回路４００の構成図である。 周波数逓倍発振回路４００が２逓倍波を出力する場合における逓倍波の出力電力の周波数特性を示すグラフである。 周波数逓倍発振回路４００が２逓倍波を出力する場合における基本波抑圧レベルの周波数特性を示すグラフである。 周波数逓倍発振回路４００が３逓倍波を出力する場合における逓倍波の出力電力の周波数特性を示すグラフである。 周波数逓倍発振回路４００が３逓倍波を出力する場合における基本波抑圧レベルの周波数特性を示すグラフである。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。まず、本発明の実施の形態１にかかる周波数逓倍発振回路１００について詳細に説明する。図１は、実施の形態１にかかる周波数逓倍発振回路１００の構成図である。周波数逓倍発振回路１００は、図１に示すように、２つの出力端子を持つ発振部１を有する。発振部１の一方の出力端子は、非線形動作により高調波を出力する逓倍部２の入力側と接続される。発振部１のもう一方の出力端子は、出力端子３ａ及び基本波成分除去部４と接続される。逓倍部２の出力側は、基本波成分除去部４と接続される。基本波成分除去部４の出力側は、出力端子３ｂと接続される。

続いて、周波数逓倍発振回路１００の動作について説明する。周波数逓倍発振回路１００は、出力端子３ａから発振部１の発振周波数である基本波を出力し、出力端子３ｂから逓倍部２により生成された所望の高調波である逓倍波を出力するものである。

発振部１は、出力端子３ａ及び逓倍部２へ基本波を出力する。出力端子３ａからは基本波が外部に出力される。また、発振部１から出力された基本波は分岐され、その一部（第１の基本波）が基本波成分除去部４に入力される。逓倍部２は、発振部１から出力される基本波を逓倍して、所望の高調波である逓倍波を基本波成分除去部４に出力する。このとき、逓倍部２から基本波成分除去部４へは逓倍波が出力されるだけでなく、基本波（第２の基本波）も漏洩する。よって、逓倍部２から出力される逓倍波には、基本波成分（第２の基本波）が含まれることとなる。

基本波成分除去部４は、発振部１から出力された基本波と逓倍部２から出力される逓倍波とを合成する。これにより、逓倍波に含まれる基本波成分を打ち消した上で、出力端子３ｂへ逓倍波を出力する。

基本波成分除去部４における第１の基本波と第２の基本波とが逆位相の場合には、基本波成分除去部４を基本波に対する加算器として動作させる。これにより、発振部１から出力された基本波と逓倍波に含まれる基本波成分とを同じ重み付けで加算して、逓倍波に含まれる基本波成分を打ち消すことができる。よって、出力端子３ｂにおけるスプリアス波（基本波）を抑圧することができる。

基本波成分除去部４における第１の基本波と第２の基本波とが同位相の場合には、基本波成分除去部４を基本波に対する減算器として動作させる。これにより、発振部１から出力された基本波と逓倍波に含まれる基本波成分とを同じ重み付けで減算して、逓倍波に含まれる基本波成分を打ち消すことができる。よって、出力端子３ｂにおけるスプリアス波（基本波）を抑圧することができる。

周波数逓倍発振回路１００は、特許文献１に記載されている逓倍発振器とは異なり、発振器における非線形性を低減できるため、所望出力逓倍波における位相雑音を増大させることなく、スプリアスを抑圧することができる。また、周波数逓倍発振回路１００は、非特許文献１に記載されているようなバランス型逓倍器と異なり、非線形素子は逓倍部２のみである。よって、簡易な構成により基本波を抑圧することができるので、周波数逓倍発振回路を小型化することができる。従って、本構成によれば、小型化が可能で、スプリアスを効果的に抑圧できる周波数逓倍発振回路及び基本波の逓倍方法を実現できる。

実施の形態２
次に、本発明の実施の形態２にかかる周波数逓倍発振回路２００について詳細に説明する。図２は、実施の形態２にかかる周波数逓倍発振回路２００の構成図である。周波数逓倍発振回路２００は、図１に示す周波数逓倍発振回路１００に緩衝用増幅部５を追加し、基本波成分除去部４を基本波成分除去部４ａとしたものである。なお、周波数逓倍発振回路２００における発振部１は、基本波として、一対の差動信号を出力する。周波数逓倍発振回路２００のその他の構成については、周波数逓倍発振回路１００と同様であるので、説明を省略する。

基本波成分除去部４ａは、帯域除去フィルタ６及び結合素子７を有する。帯域除去フィルタ６は、逓倍部２と出力端子３ｂとの間に接続され、逓倍部２から出力される逓倍波に含まれる基本波成分を抑圧する。結合素子７は、緩衝用増幅部５と帯域除去フィルタ６の出力側との間に接続され、発振部１から出力される基本波の振幅を調整する。緩衝用増幅部５は、発振部１と出力端子３ａとの間に接続される。

続いて、周波数逓倍発振回路２００の動作について説明する。周波数逓倍発振回路２００は、出力端子３ａから発振部１の発振周波数である基本波を出力し、出力端子３ｂから逓倍部２により生成された所望の高調波である逓倍波を出力するものである。

発振部１は、基本波である差動信号の一方（以下、第１の差動信号）を緩衝用増幅部５へ出力し、差動信号の他方（以下、第２の差動信号）を逓倍部２の入力側へ出力する。緩衝用増幅部５は、基本波（第１の差動信号）を増幅して出力端子３ａへ出力する。出力端子３ａからは、増幅された基本波（第１の差動信号）が出力される。また、緩衝用増幅部５で増幅された基本波（第１の差動信号）の一部は、基本波成分除去部４ａを介して、出力端子３ｂへ出力される。なお、結合素子７の結合度を調整することにより、結合素子７から出力端子３ｂに出力される第１の差動信号（基本波）の振幅を調整することができる。

逓倍部２は、発振部１から出力される第２の差動信号を逓倍して、所望の高調波である逓倍波を帯域除去フィルタ６に出力する。このとき、逓倍部２から帯域除去フィルタ６へは逓倍波が出力されるだけでなく、基本波（第２の差動信号）が漏洩する。逓倍部２から漏洩した基本波（第２の差動信号）は帯域除去フィルタ６により抑圧されるが、その一部は出力端子３ｂへ漏洩する。従って、帯域除去フィルタ６から出力される逓倍波には、基本波成分が含まれる。

ここで、入力信号の位相に対する出力信号の位相が、緩衝用増幅部５及び逓倍部２において、共に反転する場合について検討する。この場合、緩衝用増幅部５の出力側における基本波（第１の差動信号）と、帯域除去フィルタ６から出力される逓倍波に含まれる基本波成分（第２の差動信号）と、は逆位相となる。また、入力信号の位相に対する出力信号の位相が、緩衝用増幅部５及び逓倍部２において、共に反転しない場合（非反転）には、緩衝用増幅部５の出力側における基本波（第１の差動信号）と、帯域除去フィルタ６から出力される逓倍波に含まれる基本波成分（第２の差動信号）と、は同様に逆位相となる。

上述のように、入力信号の位相に対する出力信号の位相が反転する緩衝用増幅部５及び逓倍部２は、例えば、ソース接地電界効果トランジスタ（Field Effect Transistor、以下ＦＥＴ）又はエミッタ接地バイポーラトランジスタ（Bipolar Transistor、以下ＢＴ）によって構成することができる。また、入力信号の位相に対する出力信号の位相が反転しない緩衝用増幅部５及び逓倍部２は、ドレイン接地ＦＥＴ又はコレクタ接地ＢＴによって構成することができる。なお、ＦＥＴにおけるゲートバイアス又はＢＴにおけるベースバイアスを、非線形性が高くなる値（一般的に、閾値電圧近傍）に設定することにより、逓倍部２に使用することができる。

よって、周波数逓倍発振回路２００は、基本波成分除去部４ａにおいて、緩衝用増幅部５から出力される基本波（第１の差動信号）により、帯域除去フィルタ６から出力される逓倍波に含まれる基本波成分（第２の差動信号）を打ち消すことができる。従って、本構成によれば、出力端子３ｂに現れる基本波の漏洩レベルを低減することができる。

また、漏洩レベルを十分に低減するためには、緩衝用増幅部５から出力される基本波（第１の差動信号）と帯域除去フィルタ６から出力される逓倍波に含まれる基本波成分（第２の差動信号）は同じ振幅である必要がある。上述のように、周波数逓倍発振回路２００では、結合素子７の結合度を調整することにより、緩衝用増幅部５から出力される基本波（第１の差動信号）の振幅を調整することができる。これにより、緩衝用増幅部５から出力される基本波（第１の差動信号）の振幅を、帯域除去フィルタ６から出力される逓倍波に含まれる基本波成分（第２の差動信号）の振幅と等しくすることができる。従って、本構成によれば、出力端子３ｂに現れる基本波の漏洩レベルを最小化することができる。

更に、結合素子７による基本波の振幅調整には周波数依存性が存在するが、基本波の位相については周波数依存性が無い。そのため、基本波の周波数にかかわらず、緩衝用増幅部５から出力される基本波（第１の差動信号）と帯域除去フィルタ６から出力される逓倍波に含まれる基本波成分（第２の差動信号）とを逆位相に維持することができる。従って、本構成によれば、出力端子３ｂに現れる基本波の漏洩レベルを、広帯域にわたって低減できる。

また、一般的な通信システムでは、発振器は、位相同期ループを構成することが多い。この場合、基準となる低周波信号源との位相比較のため、発振器からの高周波信号を分周する必要がある。このような場合、本構成のように、基本波と逓倍波の２つの周波数帯を出力することにより、高周波動作の分周器が不要となる利点がある。

周波数逓倍発振回路２００において、結合素子７は、基本波に対して所望の結合度を得ることができ、かつ逓倍波への影響が小さいことが望ましい。そのため、出力端子３ｂから結合素子７を見た場合の結合素子７のインピーダンスは、逓倍波の周波数においては、できるだけ高いことが望ましい。このような結合素子７としては、周波数依存無く高インピーダンスにできる抵抗素子や、高周波数帯において高インピーダンスにできるインダクタ素子等が使用できる。

図３Ａ〜Ｃは、結合素子７の構成例である結合素子７ａ〜ｃの構成を示す構成図である。結合素子７ａは、図３Ａに示すように、抵抗素子８とインダクタ素子９とを直列接続した構成とすることができる。これにより、インピーダンスの周波数特性の設定の自由度が高くなり、より所望の結合度を得やすい。

また、結合素子７ｂは、図３Ｂに示すように、図３Ａの結合素子７ａに増幅部５ｄを追加して、出力端子３ｂから出力端子３ａへのアイソレーションを確保したものである。この例では、増幅部５ｄの入力側を出力端子３ａと接続する。これにより、出力端子３ａへの逓倍波の漏洩を抑圧することができる。但し、出力端子３ｂにおいて、結合素子７ａ及び帯域除去フィルタ６から出力される基本波を相互に逆相とするため、増幅部５ｄの入力信号の位相に対する出力信号の位相が非反転である必要がある。なお、この場合でも、出力端子３ｂから結合素子７を見た場合のインピーダンスが高くなるようにすることが望ましい。具体的には、抵抗素子８とインダクタ素子９とを直列接続した部分の一端を、出力端子３ｂに接続する。

上述では、逓倍部２、緩衝用増幅部５及び増幅部５ｄの入力信号の位相に対する出力信号の位相が、理想的に反転又は非反転である場合について説明したが、実際には、いくらかの位相ずれが生じる。そのため、図３Ｃに示す結合素子７ｃのように、位相ずれを補償するための移相素子１０を追加しても良い。また、結合素子７に使用する各素子（抵抗素子８、インダクタ素子９、増幅部５ｄ及び移相素子１０を制御可能な素子とすることにより、製造時のばらつきに起因する設計とのずれ等を補償することができる。

図４は、周波数逓倍発振回路２００の構成転換例である周波数逓倍発振回路２０１の構成を示す構成図である。図４に示すように、周波数逓倍発振回路２０１は、周波数逓倍発振回路２００と比較して、基本波成分除去部４ａを基本波成分除去部４ｂに置き換えたものである。基本波成分除去部４ｂは、可変結合素子７ｄ及び漏洩波検出部１１により構成される。漏洩波検出部１１は、出力端子３ｂにおける基本波の漏洩レベルを検出する。ここで、基本波の漏洩レベルとは、基本波成分除去部４ｂから出力される基本波成分の振幅をいう。

漏洩波検出部１１の出力側は、結合度が可変である可変結合素子７ｄと接続される。これにより、出力端子３ｂにおける基本波の漏洩レベルをモニタリングしながら、可変結合素子７ｄの結合度を動的に制御することができる。従って、周波数逓倍発振回路２００と比較して、より効果的に基本波の漏洩波を抑圧することができる。

実施の形態３
次に、本発明の実施の形態３にかかる周波数逓倍発振回路３００について詳細に説明する。図５は、実施の形態３にかかる周波数逓倍発振回路３００の構成図である。周波数逓倍発振回路３００は、図５に示すように、図２に示す周波数逓倍発振回路２００の緩衝用増幅部５を複数の増幅段から成る緩衝用増幅部５ａに置き換え、基本波成分除去部４ａを基本波成分除去部４ｃに置き換えたものである。更に、周波数逓倍発振回路３００には、複数の増幅段から成る緩衝用増幅部５ｂが追加されている。緩衝用増幅部５ｂは、発振部１と逓倍部２との間に接続される。

基本波成分除去部４ｃは、基本波成分除去部４ａと比べて、帯域除去フィルタ６の出力側に、増幅部５ｃが追加されている。その他の構成は、周波数逓倍発振回路２００と同様であるので、説明を省略する。

続いて、周波数逓倍発振回路３００の動作について説明する。周波数逓倍発振回路３００は、出力端子３ａから発振部１の発振周波数である基本波を出力し、出力端子３ｂから逓倍部２により生成された所望の高調波である逓倍波を出力する。

発振部１は、基本波である差動信号の一方（第１の差動信号）を緩衝用増幅部５ａへ出力し、差動信号の他方（第２の差動信号）を緩衝用増幅部５ｂの入力側へ出力する。緩衝用増幅部５ａは、基本波（第１の差動信号）を増幅して出力端子３ａへ出力する。出力端子３ａからは、増幅された基本波（第１の差動信号）が出力される。また、緩衝用増幅部５ａで増幅された基本波（第１の差動信号）の一部は、基本波成分除去部４ｃへ出力される。

緩衝用増幅部５ｂは、基本波（第２の差動信号）を増幅して逓倍部２に出力する。逓倍部２は、基本波（第２の差動信号）を逓倍して、所望の高調波である逓倍波を帯域除去フィルタ６に出力する。このとき、逓倍部２から帯域除去フィルタ６へは逓倍波が出力されるだけでなく、基本波（第２の差動信号）が漏洩する。逓倍部２から漏洩した基本波（第２の差動信号）は帯域除去フィルタ６により抑圧されるが、その一部は増幅部５ｃへ漏洩する。増幅部５ｃは、帯域除去フィルタ６から出力される、基本波成分を含む逓倍波を増幅して出力する。よって、増幅部５ｃから含まれる逓倍波にも、基本波成分が含まれることとなる。

ここで、複数の増幅段から成る緩衝用増幅部５ａにおいて、基本波（第１の差動信号）の位相が反転する段数をｎ（ｎは０以上の整数）とする。また、緩衝用増幅部５ｂ、逓倍部２及び増幅部５ｃにおいて、基本波（第２の差動信号）の位相が反転する段数をｍ（ｍは０以上の整数）とする。｜ｎ−ｍ｜が偶数の場合には、緩衝用増幅部５ａの出力側における基本波と、増幅部５ｃから出力される逓倍波の基本波成分と、は逆位相となる。

周波数逓倍発振回路３００は、周波数逓倍発振回路２００と同様に、基本波成分除去部４ｃにおいて、緩衝用増幅部５から出力される基本波（第１の差動信号）により、帯域除去フィルタ６から出力される逓倍波に含まれる基本波成分（第２の差動信号）を打ち消すことができる。従って、本構成によれば、出力端子３ｂに現れる基本波の漏洩レベルを低減することができる。

また、｜ｎ−ｍ｜が奇数の場合には、緩衝用増幅部５ａの出力側における基本波と、増幅部５ｃから出力される逓倍波の基本波成分と、は同位相となる。この場合には、結合素子７の入力信号の位相に対する出力信号の位相が反転である必要がある。このような結合素子７としては、例えば、図３Ｂに示す結合素子７ｂにおいて、入力信号の位相に対する出力信号の位相が反転である増幅部５ｄを使用すればよい。また、結合素子７ｃの移相素子１０により、緩衝用増幅部５ａから出力された基本波を、増幅部５ｃから出力される逓倍波の基本波成分に対して、基本波成分除去部４ｃにおいて逆位相としてもよい。これにより、出力端子３ｂに現れる基本波の漏洩レベルを低減することができる。

続いて、発振部１が差動信号ではない基本波を出力する場合について説明する。この場合、発振部１は、緩衝用増幅部５ａへ第１の基本波を出力し、緩衝用増幅部５ｂへ第２の基本波を出力する。よって、｜ｎ−ｍ｜が奇数の場合には緩衝用増幅部５ａの出力側における基本波と、増幅部５ｃから出力される逓倍波に含まれる基本波成分と、は逆位相となる。一方、｜ｎ−ｍ｜が偶数の場合には緩衝用増幅部５ａの出力側における基本波と、増幅部５ｃから出力される逓倍波に含まれる基本波成分と、は同位相となる。この場合には、適宜結合素子７ｃの配置や、基本波成分除去部において第１の基本波と第２の基本波とを逆相となるように合成（減算）することにより、出力端子３ｂに現れる基本波の漏洩レベルを低減することができる。

実施の形態４
次に、本発明の実施の形態４にかかる周波数逓倍発振回路４００について詳細に説明する。図６は、実施の形態４にかかる周波数逓倍発振回路４００の構成図である。周波数逓倍発振回路４００は、図６に示すように、図２に示す周波数逓倍発振回路２００の構成を詳細にしたものである。

発振部１は、２つの差動出力端子を有する。一方の差動出力端子は、発振部１の電源Ｖｄ１を遮断するＤＣカット用キャパシタ素子１４ｃを介して、緩衝用増幅部５と接続される。もう一方の差動出力端子は、発振部１の電源Ｖｄ１を遮断するＤＣカット用キャパシタ素子１４ｄを介して、逓倍部２と接続される。

発振部１は、負性抵抗部１３及びＬＣ共振器１５により構成される。負性抵抗部１３は、交差結合されたＦＥＴ１２ａ及びＦＥＴ１２ｂにより構成される。ＦＥＴ１２ａのドレインは、ＦＥＴ１２ｂのゲート、ＤＣカット用キャパシタ素子１４ｃ及びＬＣ共振器１５と接続される。ＦＥＴ１２ｂのドレインは、ＦＥＴ１２ａのゲート、ＤＣカット用キャパシタ素子１４ｄ及びＬＣ共振器１５と接続される。ＦＥＴ１２ａ及びＦＥＴ１２ｂのソースは、グランドと接続される。ＬＣ共振器１５は、キャパシタ素子１４ａ、キャパシタ素子１４ｂ、インダクタ素子９ａ及びインダクタ素子９ｂにより構成される。キャパシタ素子１４ａ及びキャパシタ素子１４ｂは容量可変素子であり、キャパシタ素子１４ａ及びキャパシタ素子１４ｂのキャパシタンス値を制御することにより、発振周波数を変化させることができる。インダクタ素子９ａの一端は電源Ｖｄ１と接続され、他端はＦＥＴ１２ａのドレインと接続される。インダクタ素子９ｂの一端は電源Ｖｄ１と接続され、他端はＦＥＴ１２ｂのドレインと接続される。また、インダクタ素子９ａ及びインダクタ素子９ｂの負性抵抗部１３側端部は、直列に接続されたキャパシタ素子１４ａ及びキャパシタ素子１４ｂを介して相互に接続される。

緩衝用増幅部５は、ＦＥＴ１２ｃ、ゲートバイアス印加用抵抗８ａ及び電源供給用インダクタ素子９ｃで構成される。ＦＥＴ１２ｃのゲートには、ＤＣカット用キャパシタ素子１４ｃを介して差動信号が入力され、ゲートバイアス印加用抵抗８ａを介してゲートバイアスＶｇ１が印加される。ＦＥＴ１２ｃのドレインは電源供給用インダクタ素子９ｃを介して電源Ｖｄ２と接続され、ソースはグランドと接続される。

逓倍部２は、ＦＥＴ１２ｄ、ゲートバイアス印加用抵抗８ｂ、電源供給用インダクタ素子９ｄからなる。ＦＥＴ１２ｄのゲートには、ＤＣカット用キャパシタ素子１４ｄを介して差動信号が入力され、ゲートバイアス印加用抵抗８ｂを介してゲートバイアスＶｇ２が印加される。ＦＥＴ１２ｄのドレインは電源供給用インダクタ素子９ｄを介して電源Ｖｄ３と接続され、ソースはグランドと接続される。なお、逓倍部２のゲートバイアスＶｇ２は、大きな高調波を生成するために、非線形性が高くなるように設定する（一般的に、閾値電圧近傍）。

基本波成分除去部４ａは、帯域除去フィルタ６及び結合素子を有する。帯域除去フィルタ６は、キャパシタ素子１４ｅ及びインダクタ素子９ｅにより構成される、基本波周波数で共振する直列共振器である。帯域除去フィルタ６の接続点では、共振周波数におけるインピーダンスが低くなるため、基本波を抑圧することができる。

従って、本構成によれば、周波数逓倍発振回路２００と同様に、出力端子３ｂに現れる基本波の漏洩レベルを低減することができる。

続いて、周波数逓倍発振回路４００における逓倍波出力と基本波の抑圧レベルの改善効果を、２逓倍及び３逓倍の場合について説明する。図７Ａは、周波数逓倍発振回路４００が２逓倍波を出力する場合における逓倍波の出力電力の周波数特性を示すグラフである。図７Ｂは、周波数逓倍発振回路４００が２逓倍波を出力する場合における基本波抑圧レベルの周波数特性を示すグラフである。図８Ａは、周波数逓倍発振回路４００が３逓倍波を出力する場合における逓倍波の出力電力の周波数特性を示すグラフである。図８Ｂは、周波数逓倍発振回路４００が３逓倍波を出力する場合における基本波抑圧レベルの周波数特性を示すグラフである。図７Ａ、７Ｂ、８Ａ及び８Ｂでは、結合素子７が抵抗素子からなる場合（Ｒ結合、条件１）、抵抗素子とインダクタ素子との直列接続素子から成る場合（ＬＲ結合、条件２）について示している。また、比較例として、結合素子７が無い場合（条件３）について示している。図７Ａ、７Ｂ、８Ａ及び８Ｂでは、条件１〜３において、キャパシタ素子１４ａ及びキャパシタ素子１４ｂのキャパシタ値を変化させることにより発振周波数を変化させている。

図７Ｂ及び図８Ｂに示す通り、周波数逓倍発振回路４００（条件１又は条件２）では、結合素子が無い場合（条件３）と比較して、基本波抑圧レベルが改善していることが確認できる。また、ＬＲ結合の結合素子（条件２）では、インダクタ素子の周波数依存性を利用できるので、周波数依存性の無いＲ結合の結合素子（条件１）に比べ、基本波の抑圧レベルをより改善することができる。

更に、２逓倍の場合と比べ、３逓倍の場合の方が抑圧する基本波との周波数の差が大きい。そのため、インダクタ素子の周波数依存性をより大きく利用できるので、図７Ａ及び図８Ａに示すように、結合素子７による逓倍波への影響を低減することができる。

その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、図３Ａ〜Ｃに示した結合素子７ａ〜ｃ及び図４に示した可変結合素子７ｄの構成は、あくまで例示である。従って、所望の結合度が得られるのであれば、他の受動素子及び能動素子を適宜組み合わせて結合素子７を構成しても構わない。

また、周波数逓倍発振回路１００及び３００は、周波数逓倍発振回路２００と同様に、結合素子７を、結合素子７ａ〜７ｃのいずれかに置き換えることができる。更に、図４に示す漏洩波検出部１１を追加して、結合素子の結合度を動的に制御する構成とすることもできる。

以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

この出願は、２０１０年２月２３日に出願された日本出願特願２０１０−３７２０３を基礎とする優先権を主張し、その開示の全てをここに取り込む。

本発明は、高周波信号を発生させる信号源、発振器及び逓倍器などに適用することが可能である。

１ 発振部
２ 逓倍部
３ａ、３ｂ 出力端子
４、４ａ〜ｃ 基本波成分除去部
５ 緩衝用増幅部
５ａ、５ｂ 緩衝用増幅部
５ｃ、５ｄ 増幅部
６ 帯域除去フィルタ
７、７ａ、７ｃ、７ｂ 結合素子
７ｄ 可変結合素子
８ 抵抗素子
８ａ、８ｂ ゲートバイアス印加用抵抗
９、９ａ、９ｂ インダクタ素子
９ｃ、９ｄ 電源供給用インダクタ素子
９ｅ インダクタ素子
１０ 移相素子
１１ 漏洩波検出部
１２ａ、１２ｂ、１２ｃ、１２ｄ ＦＥＴ
１３ 負性抵抗部
１４ａ、１４ｂ キャパシタ素子
１４ｃ、１４ｄ ＤＣカット用キャパシタ素子
１４ｅ キャパシタ素子
１５ 共振器
１００、２００、２０１、３００、４００ 周波数逓倍発振回路
Ｖｄ１〜３ 電源
Ｖｇ１、Ｖｇ２ ゲートバイアス

Claims (10)

1. 基本波を出力する発振手段と、
   前記発振手段から出力された基本波を逓倍し、逓倍波を出力する逓倍手段と、
   前記発振手段より出力された基本波に基づいて、前記逓倍波に含まれる基本波成分を打ち消して出力する基本波成分除去手段と、を備える、
   周波数逓倍発振回路。
2. 前記基本波成分除去手段は、
   前記発振手段より出力された前記基本波と前記逓倍波に含まれる前記基本波成分とが逆位相である場合には、前記発振手段より出力された前記基本波と前記逓倍波に含まれる前記基本波成分とを加算し、
   前記発振手段より出力された前記基本波と前記逓倍波に含まれる前記基本波成分とが同位相である場合には、前記発振手段より出力された前記基本波と前記逓倍波に含まれる前記基本波成分とを減算することを特徴とする、
   請求項１に記載の周波数逓倍発振回路。
3. 前記基本波成分除去手段は、
   前記発振手段より出力された前記基本波の振幅を変化させる結合素子を少なくとも備えることを特徴とする、
   請求項１又は２に記載の周波数逓倍発振回路。
4. 前記基本波成分除去手段は、
   前記基本波成分除去手段から出力される前記逓倍波に残留する前記基本波成分の振幅に応じた制御信号を出力する検出手段を更に備え、
   前記結合素子は、前記制御信号に応じて前記発振手段より出力された前記基本波の振幅を変化させる、
   請求項３に記載の周波数逓倍発振回路。
5. 前記結合素子は、
   前記発振手段より出力された前記基本波の位相を調整する移相素子を備えることを特徴とする、
   請求項３又は４に記載の周波数逓倍発振回路。
6. 前記移相素子は、
   前記基本波成分除去手段における前記発振手段より出力された前記基本波と前記逓倍波に含まれる前記基本波成分とが同位相又は逆位相となるように、前記発振手段より出力された前記基本波の位相を調整することを特徴とする、
   請求項５に記載の周波数逓倍発振回路。
7. 前記基本波成分除去手段における前記発振手段より出力された前記基本波の振幅と前記逓倍波に含まれる前記基本波成分の振幅とが等しいことを特徴とする、
   請求項１乃至６のいずれか一項に記載の周波数逓倍発振回路。
8. 前記発振手段は、
   第１の基本波を前記基本波成分除去手段に出力し、
   前記第１の基本波と同じ周波数で、前記第１の基本波に対して位相が反転している第２の基本波を前記逓倍手段に出力し、
   前記第１の基本波は、前記基本波成分除去手段に至るまでに位相がｎ（ｎは０以上の整数）回反転し、
   前記逓倍波に含まれる前記第２の基本波成分は、前記基本波成分除去手段に至るまでに位相がｍ（ｍは０以上の整数）回反転し、
   前記基本波成分除去手段は、
   ｜ｎ−ｍ｜が奇数である場合は、前記第１の基本波と前記逓倍波に含まれる前記第２の基本波成分とを減算し、
   ｜ｎ−ｍ｜が偶数である場合は、前記第１の基本波と前記逓倍波に含まれる前記第２の基本波成分とを加算することを特徴とする、
   請求項１乃至７のいずれか一項に記載の周波数逓倍発振回路。
9. 前記発振手段は、
   第１の基本波を前記基本波成分除去手段に出力し、
   前記第１の基本波と同じ周波数で、前記第１の基本波に対して同位相である第２の基本波を前記逓倍手段に出力し、
   前記第１の基本波は、前記基本波成分除去手段に至るまでに位相がｎ（ｎは０以上の整数）回反転し、
   前記逓倍波に含まれる前記第２の基本波成分は、前記基本波成分除去手段に至るまでに位相がｍ（ｍは０以上の整数）回反転し、
   前記基本波成分除去手段は、
   ｜ｎ−ｍ｜が奇数である場合は、前記第１の基本波と前記逓倍波に含まれる前記第２の基本波成分とを加算し、
   ｜ｎ−ｍ｜が偶数である場合は、前記第１の基本波と前記逓倍波に含まれる前記第２の基本波成分とを減算することを特徴とする、
   請求項１乃至７のいずれか一項に記載の周波数逓倍発振回路。
10. 基本波を発振手段から出力し、
    前記基本波を逓倍して逓倍波を出力し、
    前記逓倍波を、前記発振手段から出力された前記基本波に基づいて当該逓倍波に含まれる基本波成分を打ち消して出力する、
    基本波の逓倍方法。

Images