JPWO2011033708A1 - ドライバ回路および映像システム - Google Patents

Abstract

伝送システムにおけるドライバ回路において、出力回路（２）は、入力されたデータ信号（ＤＩＮ，ＮＤＩＮ）に応じて差動信号を出力する。電流源制御回路（４）は、差動信号のコモンモード電位（ＶＣＭＮ）が所定の基準電位（ＶＲＥＦ）と一致するように、定電流源（１，３）を制御する。オーバーシュート抑制回路（５）は、電流源制御回路（４）におけるコモンモード電位（ＶＣＭＮ）の入力線に接続されており、制御信号（ＣＯＮＴ１）に従って、コモンモード電位（ＶＣＭＮ）のオーバーシュートを抑制する。

Description

本発明は、データ伝送システムに用いられるドライバ回路に関するものであり、特に、出力電圧のオーバーシュートを抑制する技術に関する。

デジタルテレビ内部の各画像処理ＬＳＩ間や、画像処理ＬＳＩとディスプレイドライバ間のデータ伝送を行うためのインターフェースとして、ＬＶＤＳ(Low Voltage Differential Signaling)が用いられる。ＬＶＤＳには、IEEE1596.3-1996 LVDS Interface standardに準拠したものやmini-LVDS、sub-LVDS等の複数の規格が存在しており、ドライバ回路にとって、接続されるレシーバ回路は多種多様である。

図９は一般的なＬＶＤＳのデータ伝送システムの概要図である。図９に示すシステムは、電流ドライバ回路ＤＲＶを有する送信ＬＳＩ、伝送路(ケーブルまたはＰＣＢ(Printed Circuit Board)ボード)、終端抵抗ＲＴ（例えば１００Ω)、および、レシーバ回路ＲＥＣを有する受信ＬＳＩを備えている。電流ドライバ回路ＤＲＶから終端抵抗ＲＴに電流を流しこむことによって振幅を作り、その振幅をレシーバ回路ＲＥＣで増幅することによって、信号が伝送される。信号の電圧レベル（コモンモード電位）は通常、電流ドライバ回路ＤＲＶが決定する。コモンモード電位は一般的には、１．２５Ｖである。

特許文献１，２に、ＬＶＤＳ用のドライバ回路の構成例が示されている。例えば、図１０は特許文献２記載のドライバ回路の構成であり、差動回路５２とグランドとの間に抵抗切替回路５３が設けられている。制御部５４は、スリープモード時に抵抗切替回路５３のスイッチＳＷをオフにして、コモンモード電圧Ｖｃｏｍを通常時のレベルと同等に維持する。

特開２００５−１０９８９７号公報 特開２００８−１９９２３６号公報

図９のようなシステムでは、送信ＬＳＩのメーカーと受信ＬＳＩのメーカーとは異なっている場合が多く、この場合、送信ＬＳＩと受信ＬＳＩの製造プロセスは互いに異なっている。このため、多くの場合には、送信ＬＳＩの電源電圧と受信ＬＳＩの電源電圧とは異なっている。

例えば、送信ＬＳＩの電源電圧ＶＤＤＴが３．３Ｖ、受信ＬＳＩの電源電圧ＶＤＤＲが１．８Ｖであり、また、受信ＬＳＩのプロセス耐圧が例えば２．５Ｖだとする。この場合、受信ＬＳＩのプロセス耐圧２．５Ｖを超える信号が送信ＬＳＩから伝送されると、受信ＬＳＩが破壊される可能性がある。コモンモード電位は１．２５Ｖなので、通常の動作時であれば特に問題は生じないが、電源立ち上げ時など過渡的な状態においては、ドライバ回路の出力電圧にオーバーシュートが発生し、問題となる可能性がある。

特に、コモンモード電位を安定させるためにフィードバックを行う構成をドライバ回路に採用した場合には、このオーバーシュートの問題はより顕著に現れる。

本発明は、伝送システムにおけるドライバ回路において、動作開始時等における出力電圧のオーバーシュートを抑制し、電源電圧やプロセス耐圧が異なるレシーバ回路との接続を確実に可能にすることを目的とする。

本発明の一態様は、ドライバ回路として、データ信号を入力とし、このデータ信号に応じて差動信号を出力する出力回路と、前記出力回路に定電流を供給する、または、前記出力回路から定電流を引き抜く定電流源と、所定の基準電圧と前記差動信号のコモンモード電位とを入力とし、前記コモンモード電位が前記所定の基準電位と一致するように、前記定電流源を制御する電流源制御回路と、前記電流源制御回路における前記コモンモード電位の入力線に接続されており、前記コモンモード電位のオーバーシュートを抑制する機能を有するオーバーシュート抑制回路とを備え、前記オーバーシュート抑制回路は、オーバーシュート抑制動作を行うか否かを選択する制御信号を受け、この制御信号によってオーバーシュート抑制動作を行うことが選択されたとき、前記コモンモード電位のオーバーシュートを抑制するものである。

この態様によると、オーバーシュート抑制動作を行うか否かを選択する制御信号を受け、この制御信号によってオーバーシュート抑制動作を行うことが選択されたとき、コモンモード電位のオーバーシュートを抑制するオーバーシュート抑制回路が設けられている。これにより、動作開始時等における出力電圧のオーバーシュートを抑制することができるので、電源電圧やプロセス耐圧が異なるレシーバ回路との接続を確実に可能にすることができる。

そして、オーバーシュート抑制回路は、制御信号によってオーバーシュート抑制動作を行うことが選択されたとき、電流源制御回路における基準電圧の入力線とコモンモード電位の入力線とを短絡する構成になっている。これにより、コモンモード電位を基準電圧に強制的にクランプできるので、コモンモード電位をダイレクトに出力端子に与えることができ、オーバーシュート量を最小化できる。また、きわめて簡易な構成によって、ドライバ回路の出力電圧のオーバーシュートを回避することが可能となり、オーバーシュートを抑制可能なドライバ回路を低電力・低面積・低コストで実現することができる。

または、オーバーシュート抑制回路は、制御信号によってオーバーシュート抑制動作を行うことが選択されたとき、出力回路におけるコモンモード電位の出力線と電流源制御回路におけるコモンモード電位の入力線との間に設けられた抵抗素子の両端を短絡する構成になっている。この構成によって、電流源制御回路の周波数特性を一時的に上げることができるので、出力電圧のオーバーシュートを抑制できる。また、クランプ電圧が不要となり、きわめて簡易な構成によって、ドライバ回路の出力電圧のオーバーシュートを回避することが可能となり、オーバーシュートを抑制可能なドライバ回路を低電力・低面積・低コストで実現することができる。

本発明によると、オーバーシュート抑制回路によって、動作開始時等の出力電圧のオーバーシュートを抑制することができるので、電源電圧やプロセス耐圧が異なるレシーバ回路との接続が可能なドライバ回路を提供することができる。

実施形態１に係るドライバ回路の構成を示す回路図である。 図１の電流源制御回路内のコモンモードフィードバックアンプの回路構成例である。 オーバーシュート抑制回路の回路構成例である。 実施形態２に係るドライバ回路の構成を示す回路図である。 実施形態２に係るドライバ回路の他の構成を示す回路図である。 オーバーシュート抑制動作の制御例を示すタイミング図である。 オーバーシュート抑制動作の制御例を示すタイミング図である。 実施形態に係るドライバ回路が搭載された映像システムの概要構成例である。 一般的なＬＶＤＳ伝送システムの概要図である。 従来のドライバ回路の構成例である。 コモンモードフィードバックを採用したドライバ回路の回路構成例である。

以下、本発明の実施の形態について、図面を参照して詳しく説明する。

（実施形態１）
図１は実施形態１に係るドライバ回路の構成を示す回路図である。図１に示す回路は差動電流ドライバ回路であり、ＣＭＯＳレベルの相補のデータ信号ＤＩＮ，ＮＤＩＮが入力され、出力端子ＴＤ，ＮＴＤ間に挿入された終端抵抗ＲＴ（通常は１００Ω）に電流を流すことによって差動小振幅信号を発生させる。通常、ＬＶＤＳでは、３．５ｍＡの電流を流すことによって３５０ｍＶ（＝３．５ｍＡ×１００Ω)の振幅を発生させる。なお、終端抵抗ＲＴは、このドライバ回路を含むＬＳＩの外部に設けられていてもよいし、ＬＳＩの内部にポリシリコン抵抗やＭＯＳ抵抗によって形成してもかまわない。

図１のドライバ回路は、データ信号ＤＩＮ，ＮＤＩＮを入力とし、このデータ信号ＤＩＮ，ＮＤＩＮに応じて差動信号を出力する出力回路２と、出力回路２に定電流を供給する電源側の定電流源１と、出力回路２から定電流を引き抜くグランド側の定電流源３と、コモンモードフィードバック用の所定の基準電圧ＶＲＥＦ（外部の基準電圧回路で生成）と出力回路２から出力される差動信号の中間電位(コモンモード電位)ＶＣＭＮとを入力とし、コモンモード電位ＶＣＭＮが基準電圧ＶＲＥＦと一致するように定電流源１，３を制御する電流源制御回路４とを備えている。

出力回路２は、ＰＭＯＳトランジスタＭＰ２，ＭＰ３とＮＭＯＳトランジスタＭＮ２，ＭＮ３とを備えている。トランジスタＭＰ２，ＭＮ２は直列に接続されており、ともにゲートにデータ信号ＮＤＩＮを受ける。トランジスタＭＰ３，ＭＮ３も直列に接続されており、ともにゲートにデータ信号ＤＩＮを受ける。トランジスタＭＰ２，ＭＮ２とトランジスタＭＰ３，ＭＮ３とは、並列に、電源−グランド間に配置されている。そして出力回路２は、データ信号ＤＩＮ，ＮＤＩＮの正負に応じて、出力端子ＴＤ，ＮＴＤ間の終端抵抗ＲＴに流れる電流の向きを切り替えることによって、差動信号を出力する。正のデータの場合は、トランジスタＭＰ２，ＭＮ３がオンし、ＭＰ２→ＴＤ→ＮＴＤ→ＭＮ３の方向に電流が流れる。逆に負のデータの場合は、トランジスタＭＰ３，ＭＮ２がオンし、ＭＰ３→ＮＴＤ→ＴＤ→ＭＮ２の方向に電流が流れる。

定電流源１は、電源と出力回路２との間に設けられたＰＭＯＳトランジスタＭＰ１を備えている。定電流源３は、出力回路２とグランドとの間に設けられたＮＭＯＳトランジスタＭＮ１を備えている。トランジスタＭＰ１，ＭＮ１のゲートにはそれぞれ、電流源制御回路４から出力された調整電圧ＶＢＰ，ＶＢＮが与えられる。

また、出力端子ＴＤ，ＮＴＤから抵抗Ｒ２，Ｒ３を介して配線が引き出されて接続されており、その接続線がコモンモード電位ＶＣＭＮの出力線となっている。そして、出力回路２におけるコモンモード電位ＶＣＭＮの出力線と電流源制御回路４におけるコモンモード電位ＶＣＭＮの入力線との間に、抵抗素子Ｒ１が設けられており、またその抵抗素子Ｒ１の電流源制御回路４側の端部とグランドとの間に、容量素子Ｃ１が設けられている。抵抗素子Ｒ１と容量素子Ｃ１はローパスフィルタを構成しており、コモンモード電位ＶＣＭＮのＡＣ成分をカットする機能を有する。

電流源制御回路４は、コモンモードフィードバックアンプ（ＣＭＦＢＡ）１１を備えている。コモンモードフィードバックアンプ（ＣＭＦＢＡ）１１には、ドライバ回路のイネーブル信号ＤＲＶ＿ＥＮが与えられている。ＤＲＶ＿ＥＮ＝Ｈのときドライバ回路はイネーブル状態となり、ＤＲＶ＿ＥＮ＝Ｌのときドライバ回路はパワーダウン状態となる。ＮＤＲＶ＿ＥＮはＤＲＶ＿ＥＮの反転信号である。また、調整電圧ＶＢＰの配線と電源との間に、イネーブル信号ＤＲＶ＿ＥＮをゲートに受けるＰＭＯＳトランジスタＭＰ１０が設けられており、調整電圧ＶＢＮの配線とグランドとの間に、反転信号ＮＤＲＶ＿ＥＮをゲートに受けるＮＭＯＳトランジスタＭＮ２０が設けられている。

図２は電流源制御回路４内のコモンモードフィードバックアンプ１１の回路構成の一例を示す図である。図２のコモンモードフィードバックアンプ１１はＰ型入力の差動アンプであり、ＰＭＯＳトランジスタＭＰ４，ＭＰ５，ＭＰ６，ＭＰ７，ＭＰ３０とＮＭＯＳトランジスタＭＮ４，ＭＮ５，ＭＮ６とを備えている。入力ＩＮＰ，ＩＮＭ（図１の構成では、基準電圧ＶＲＥＦとコモンモード電位ＶＣＭＮとがそれぞれ与えられる）が同じ電位になるように、調整電圧ＶＢＰ，ＶＢＮが調整される。また、アンプの定電流を生成するためのバイアス電圧ＶＢＩＡＳは、外部の基準電圧生成回路（通常はバンドギャップリファレンス回路（ＢＧＲ）)から供給される。

なお、図２ではＰ型入力の差動アンプで構成した例を示したが、例えばコモンモード電位ＶＣＭＮが高い場合には、Ｎ型入力の差動アンプで構成してもよい。また、Ｐ型入力とＮ型入力の両方を用いた、電源−グランド間のすべての電圧に対応したRail-Railタイプの差動アンプで構成してもよい。

さらに、図１の構成は、電流源制御回路４におけるコモンモード電位ＶＣＭＮの入力線に接続されており、コモンモード電位ＶＣＭＮのオーバーシュートを抑制する機能を有するオーバーシュート抑制回路５を備えている。オーバーシュート抑制回路５は、オーバーシュート抑制動作を行うか否かを選択する制御信号ＣＯＮＴ１を受け、この制御信号ＣＯＮＴ１によってオーバーシュート抑制動作を行うことが選択されたとき、コモンモード電位ＶＣＭＮのオーバーシュートを抑制する。このようなオーバーシュート抑制回路５を設けることによって、電源電圧やプロセス耐圧が異なるレシーバ回路との接続が可能なドライバ回路を実現することが可能となる。

具体的には、オーバーシュート抑制回路５は、電流源制御回路４における、基準電圧ＶＲＥＦの入力線とコモンモード電位ＶＣＭＮの入力線との間に設けられ、制御信号ＣＯＮＴ１に従って、これら２つの入力線を短絡するか否かを切り替えるスイッチＳＷ５を備えている。そしてこのスイッチＳＷ５は、制御信号ＣＯＮＴ１によってオーバーシュート抑制動作を行うことが選択されたとき、２つの入力線を短絡する。この短絡動作によって、コモンモード電位ＶＣＭＮの入力線は基準電圧ＶＲＥＦに強制的にクランプされる。

図１１は比較例としての、コモンモードフィードバックを採用したドライバ回路の回路構成例を示す図である。図１１の構成は図１と同様に、データ信号ＤＩＮ，ＮＤＩＮを入力とし、出力端子ＴＤ，ＮＴＤに差動信号を出力する出力回路２、電源側の定電流源１、グランド側の定電流源３、コモンモード電位ＶＣＭＮをフィードバックする電流源調整回路４を備えている。電流源調整回路４は、コモンモード電位ＶＣＭＮと基準電位ＶＲＥＦとが一致するように定電流源１，３にフィードバックをかけることによって、コモンモード電位ＶＣＭＮが例えば１．２５Ｖになるように調整している。また、コモンモード電位ＶＣＭＮの高周波成分をカットするために、ローパスフィルタを構成する抵抗素子Ｒ１と容量素子Ｃ１が設けられている。

ところが、図１１の構成では、コモンモードフィードバックループ内に大きな時定数の抵抗素子Ｒ１および容量素子Ｃ１を有するため、電流源制御回路４の応答特性が低く、例えば電源立ち上げ後のドライバ動作開始時(イネーブル時)に、過渡応答によるオーバーシュートが発生してしまう。このため、このオーバーシュートによって、ドライバ回路の出力電圧が受信ＬＳＩのプロセス耐圧を超えてしまう可能性がある。

すなわち、ローパスフィルタを構成する抵抗素子Ｒ１と容量素子Ｃ１は、通常、コモンモード電位ＶＣＭＮの高周波成分を確実にカットできるように、大きな値を持つ。このため、電流源制御回路４の応答特性は低くなり、例えば電源投入後の動作立ち上げ時には、過渡応答によるオーバーシュートが発生する可能性が高い。これに対して本実施形態では、オーバーシュートが発生する可能性が高い期間において、制御信号ＣＯＮＴ１によってオーバーシュート抑制動作を行うことを選択する。これにより、オーバーシュート抑制回路５は、電流源制御回路４における、基準電圧ＶＲＥＦの入力線とコモンモード電位ＶＣＭＮの入力線とを短絡する。この短絡動作によって、コモンモード電位ＶＣＭＮが基準電圧ＶＲＥＦに強制的にクランプされるので、出力電圧のオーバーシュートを回避することができる。

図３はオーバーシュート抑制回路５の回路構成例を示す図である。図３の構成では、ＰＭＯＳトランジスタＭＰ８とＮＭＯＳトランジスタＭＮ７とを並列に接続したトランスミッションゲートによって、スイッチが構成されている。また図３の構成では、ＣＯＮＴ１＝Ｈのときはスイッチがオンし、ＣＯＮＴ１＝Ｌのときはスイッチがオフする。すなわち、オーバーシュート抑制動作を行うときが“Ｈ”、行わないときが“Ｌ”である。図３の構成は、入力電圧が低い場合であっても高い場合であっても、用いることができる。なお、例えば入力電圧範囲が限定されているような場合は、ＰＭＯＳトランジスタのみ、あるいはＮＭＯＳトランジスタのみによってスイッチを構成してもかまわない。

本実施形態では、オーバーシュート抑制動作を行うか否かを選択する制御信号ＣＯＮＴ１を受け、この制御信号ＣＯＮＴ１によってオーバーシュート抑制動作を行うことが選択されたとき、コモンモード電位ＶＣＭＮのオーバーシュートを抑制するオーバーシュート抑制回路５を備えている。これにより、電源電圧やプロセス耐圧が異なるレシーバ回路との接続が可能なドライバ回路を実現することが可能となる。

また、オーバーシュート抑制回路５は、制御信号ＣＯＮＴ１によってオーバーシュート抑制動作を行うことが選択されたとき、電流源制御回路４における、基準電圧ＶＲＥＦの入力線とコモンモード電位ＶＣＭＮの入力線とを短絡する構成になっている。この構成によって、コモンモード電位ＶＣＭＮを基準電圧ＶＲＥＦに強制的にクランプできるので、コモンモード電位をダイレクトに出力端子に与えることができ、オーバーシュート量を最小化できる。また、きわめて簡易な構成によって、ドライバ回路の出力電圧のオーバーシュートを回避することが可能となり、オーバーシュートを抑制可能なドライバ回路を低電力・低面積・低コストで実現することができる。

（実施形態２）
図４は実施形態２に係るドライバ回路の構成を示す回路図である。図４において、図１と共通の構成要素には図１と同一の符号を付しており、ここではその詳細な説明を省略する。

図４のドライバ回路は、図１に示したオーバーシュート抑制回路５に代えて、異なる構成からなるオーバーシュート抑制回路６を備えている。オーバーシュート抑制回路６は、図１に示したオーバーシュート抑制回路５と同様に、電流源制御回路４におけるコモンモード電位ＶＣＭＮの入力線に接続されており、コモンモード電位ＶＣＭＮのオーバーシュートを抑制する機能を有する。そしてオーバーシュート抑制回路６は、オーバーシュート抑制動作を行うか否かを選択する制御信号ＣＯＮＴ２を受け、この制御信号ＣＯＮＴ２によってオーバーシュート抑制動作を行うことが選択されたとき、コモンモード電位ＶＣＭＮのオーバーシュートを抑制する。このようなオーバーシュート抑制回路６を設けることによって、電源電圧やプロセス耐圧が異なるレシーバ回路との接続が可能なドライバ回路を実現することが可能となる。

具体的には、オーバーシュート抑制回路６は、出力回路２におけるコモンモード電位ＶＣＭＮの出力線と電流源制御回路４におけるコモンモード電位ＶＣＭＮの入力線との間に設けられた抵抗素子Ｒ１の両端に接続され、制御信号ＣＯＮＴ２に従って、抵抗素子Ｒ１の両端を短絡するか否かを切り替えるスイッチＳＷ６を備えている。そしてこのスイッチＳＷ６は、制御信号ＣＯＮＴ２によってオーバーシュート抑制動作を行うことが選択されたとき、抵抗素子Ｒ１の両端を短絡する。この短絡動作によって、電流源制御回路４の周波数特性が一時的に上がるので、出力電圧のオーバーシュートを回避することができる。

オーバーシュート抑制回路６は、例えば上述の図３のような回路構成で実現される。すなわち図３の構成において、制御信号ＣＯＮＴ１に代えて、制御信号ＣＯＮＴ２を用いればよい。ＣＯＮＴ２＝Ｈのときはスイッチがオンし、ＣＯＮＴ２＝Ｌのときはスイッチがオフする。すなわち、オーバーシュート抑制動作を行うときが“Ｈ”、行わないときが“Ｌ”である。図３の構成は、入力電圧が低い場合であっても高い場合であっても、用いることができる。なお、例えば入力電圧範囲が限定されているような場合は、ＰＭＯＳトランジスタのみ、あるいはＮＭＯＳトランジスタのみによってスイッチを構成してもかまわない。

本実施形態では、オーバーシュート抑制動作を行うか否かを選択する制御信号ＣＯＮＴ２を受け、この制御信号ＣＯＮＴ２によってオーバーシュート抑制動作を行うことが選択されたとき、コモンモード電位ＶＣＭＮのオーバーシュートを抑制するオーバーシュート抑制回路６を備えている。これにより、電源電圧やプロセス耐圧が異なるレシーバ回路との接続が可能なドライバ回路を実現することが可能となる。

また、オーバーシュート抑制回路６は、制御信号ＣＯＮＴ２によってオーバーシュート抑制動作を行うことが選択されたとき、出力回路２におけるコモンモード電位ＶＣＭＮの出力線と電流源制御回路４におけるコモンモード電位ＶＣＭＮの入力線との間に設けられた抵抗素子Ｒ１の両端を短絡する構成になっている。この構成によって、電流源制御回路４の周波数特性を一時的に上げることができるので、出力電圧のオーバーシュートを抑制できる。また、クランプ電圧が不要となり、きわめて簡易な構成によって、ドライバ回路の出力電圧のオーバーシュートを回避することが可能となり、オーバーシュートを抑制可能なドライバ回路を低電力・低面積・低コストで実現することができる。

図５は本実施形態に係るドライバ回路の他の構成を示す回路図である。図５の構成は、上述のオーバーシュート抑制回路６に加えて、第２のオーバーシュート抑制回路７を備えている。第２のオーバーシュート抑制回路７は、電流源制御回路４におけるコモンモード電位ＶＣＭＮの入力線と容量素子Ｃ１との間に設けられ、制御信号ＣＯＮＴ２に従って、容量素子Ｃ１をコモンモード電位ＶＣＭＮの入力線から切り離すか否かを切り替えるスイッチＳＷ７を備えている。そしてこのスイッチＳＷ７は、制御信号ＣＯＮＴ２によってオーバーシュート抑制動作を行うことが選択されたとき、容量素子Ｃ１をコモンモード電位ＶＣＭＮの入力線から切り離す。この切り離し動作によって、電流源制御回路４の周波数特性をさらに上げることができるので、出力電圧のオーバーシュート抑制効果が高くなる。

また、上述の実施形態１，２に係るドライバ回路において、オーバーシュート抑制動作を行うタイミングは、制御信号ＣＯＮＴ１，ＣＯＮＴ２によって自由に制御することができる。ただし、出力電圧のオーバーシュートは電源投入後に発生する可能性が高い。その一方で、オーバーシュート抑制動作を行うとコモンモード電位ＶＣＭＮのノイズが増大してしまう。したがって、ドライバ回路に電源投入した後の所定期間はオーバーシュート抑制動作を行うことを選択する一方、この所定期間の経過後はオーバーシュート抑制動作を行わないことを選択するように、制御信号ＣＯＮＴ１，ＣＯＮＴ２を設定することが好ましい。このような制御によって、電源投入後のオーバーシュート抑制と通常動作時の低ノイズ動作の両立を実現することができる。

図６および図７はオーバーシュート抑制動作の制御の一例を示すタイミング図である。図６および図７では、上から順に、電源電圧、ドライバイネーブル信号ＤＲＶ＿ＥＮ、ＤＲＶ＿ＥＮの反転信号ＮＤＲＶ＿ＥＮ、制御信号ＣＯＮＴ１，ＣＯＮＴ２、オーバーシュート抑制動作なしのコモンモード電位、実施形態１に係るオーバーシュート抑制動作ありのコモンモード電位、実施形態２に係るオーバーシュート抑制動作ありのコモンモード電位を示している。

図６は電源立ち上げ時の制御シーケンスを示す。図６に示す制御では、オーバーシュート抑制動作は電源電圧に連動している。すなわち、電源電圧が立ち上がってから所定期間Ｔｃｏｎｔ（ドライバ起動時間を含む）はオーバーシュート抑制動作を実行し、その後は、オーバーシュート抑制動作を停止している。

図７は電源電圧一定の場合の制御シーケンスを示す。図７に示す制御では、オーバーシュート抑制動作はイネーブル信号ＤＲＶ＿ＥＮに連動している。すなわち、電源はすでに立ち上がっており、イネーブル信号ＤＲＶ＿ＥＮをオンオフ制御する場合である。イネーブル信号ＤＲＶ＿ＥＮが立ち上がってから所定期間Ｔｃｏｎｔ’はオーバーシュート抑制動作を実行し、その後は、オーバーシュート抑制動作を停止している。

上述した制御によって、ドライバ動作開始時のオーバーシュートは低く抑えられ、コモンモード電位ＶＣＭＮはレシーバ側耐圧を超えることはない。また、所定期間ＴｃｏｎｔまたはＴｃｏｎｔ’に生じていたノイズは、オーバーシュート抑制動作が停止した後は生じていない。すなわち、ドライバ動作開始時のオーバーシュートの抑制と通常動作時の低ノイズ化の両立が実現されている。

なお、上述の各実施形態では、定電流源を出力回路の電源側とグランド側の両方に設けて、その両方の電流を電流源調整回路によって調整する構成を例として挙げた。ところが、例えば、定電流源を電源側とグランド側のいずれか一方のみに設けて、その定電流源を電流源調整回路によって調整する構成であってもよい。あるいは、出力回路の電源側とグランド側の一方に定電流源を設けて、他方には定電流源の代わりに抵抗素子を設ける構成もあり得る。この場合も、その定電流源のみを電流源調整回路によって調整するようにすればよい。

また、上述の実施形態１，２は組み合わせて実施することも可能である。例えば、図１に示すオーバーシュート抑制回路５と図４に示すオーバーシュート抑制回路６の両方を、ドライバ回路に設けてもかまわない。

また、制御信号ＣＯＮＴ１，ＣＯＮＴ２は、上述の実施形態では、オーバーシュート抑制回路に設けられた外部ピンに与えられるものとしたが、外部からソフトウェアで読み書き可能なレジスタと接続されてソフト制御されても良いし、ハード的に電源固定、グランド固定された信号であっても良い。

図８は上述の各実施形態に係るドライバ回路が搭載された映像システムの概要構成例を示す。図８において、映像システムとしてのデジタルＴＶ２０は、画像処理ＬＳＩ２１と、ディスプレイドライバ２３，２４とを備えている。各実施形態に係るドライバ回路２２は画像処理ＬＳＩ２１に搭載されており、ディスプレイドライバ２３内のレシーバ回路２５と例えばケーブルやＰＣＢを介して接続されている。ドライバ回路２２はレシーバ回路２５に画像信号を伝送する。なお、デジタルＴＶ２０の構成によっては、画像処理ＬＳＩ２１とディスプレイドライバ２３との間にタイミングコントローラ用ＩＣが設けられている。この場合には、ドライバ回路２２はタイミングコントローラ用ＩＣの受信回路と接続される。なお、本実施形態に係るドライバ回路が搭載されるシステムは、デジタルＴＶに限られるものではない。

本発明では、電源電圧やプロセス耐圧が異なるレシーバ回路との接続が可能なドライバ回路を提供することができるので、例えば、ＬＶＤＳデータ伝送におけるドライバ回路の汎用性を高めることができる。

１，３ 定電流源
２ 出力回路
４ 電流源制御回路
５，６ オーバーシュート抑制回路
２０ デジタルＴＶ（映像システム）
２１ 画像処理ＬＳＩ
２３ ディスプレイドライバ
ＶＣＭＮ コモンモード電位
ＶＲＥＦ 基準電圧
ＣＯＮＴ１，ＣＯＮＴ２ 制御信号
ＳＷ５，ＳＷ６ スイッチ
Ｒ１ 抵抗素子
ＭＰ８ ＰＭＯＳトランジスタ
ＭＰ７ ＮＭＯＳトランジスタ

Claims (6)

1. データ信号を入力とし、このデータ信号に応じて差動信号を出力する出力回路と、
   前記出力回路に定電流を供給する、または、前記出力回路から定電流を引き抜く定電流源と、
   所定の基準電圧と前記差動信号のコモンモード電位とを入力とし、前記コモンモード電位が前記所定の基準電位と一致するように、前記定電流源を制御する電流源制御回路と、
   前記電流源制御回路における前記コモンモード電位の入力線に接続されており、前記コモンモード電位のオーバーシュートを抑制する機能を有するオーバーシュート抑制回路とを備え、
   前記オーバーシュート抑制回路は、オーバーシュート抑制動作を行うか否かを選択する制御信号を受け、この制御信号によってオーバーシュート抑制動作を行うことが選択されたとき、前記コモンモード電位のオーバーシュートを抑制する
   ことを特徴とするドライバ回路。
2. 請求項１記載のドライバ回路において、
   前記オーバーシュート抑制回路は、
   前記電流源制御回路における前記所定の基準電圧の入力線と前記コモンモード電位の入力線との間に設けられ、前記制御信号に従って、当該２つの入力線を短絡するか否かを切り替えるスイッチを備えており、
   前記スイッチは、前記制御信号によってオーバーシュート抑制動作を行うことが選択されたとき、前記２つの入力線を短絡する
   ことを特徴とするドライバ回路。
3. 請求項１記載のドライバ回路において、
   前記出力回路における前記コモンモード電位の出力線と、前記電流源制御回路における前記コモンモード電位の入力線との間に設けられた抵抗素子を備え、
   前記オーバーシュート抑制回路は、
   前記抵抗素子の両端に接続され、前記制御信号に従って、前記抵抗素子の両端を短絡するか否かを切り替えるスイッチを備えており、
   前記スイッチは、前記制御信号によってオーバーシュート抑制動作を行うことが選択されたとき、前記抵抗素子の両端を短絡する
   ことを特徴とするドライバ回路。
4. 請求項２または３記載のドライバ回路において、
   前記オーバーシュート抑制回路が有する前記スイッチは、並列に接続されたＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを含む構成からなる
   ことを特徴とするドライバ回路。
5. 請求項２または３記載のドライバ回路において、
   前記制御信号は、当該ドライバ回路に電源投入した後の所定期間は、オーバーシュート抑制動作を行うことを選択する一方、この所定期間の経過後は、オーバーシュート抑制動作を行わないことを選択する
   ことを特徴とするドライバ回路。
6. 請求項１記載のドライバ回路を有する画像処理ＬＳＩと、
   前記画像処理ＬＳＩから前記ドライバ回路を介して送信された画像信号を受けるディスプレイドライバと
   を備えた映像システム。

Images