JPWO2010098153A1 - イオン注入分布発生方法及びシミュレータ - Google Patents

イオン注入分布発生方法及びシミュレータ Download PDF

Info

Publication number
JPWO2010098153A1
JPWO2010098153A1 JP2011501529A JP2011501529A JPWO2010098153A1 JP WO2010098153 A1 JPWO2010098153 A1 JP WO2010098153A1 JP 2011501529 A JP2011501529 A JP 2011501529A JP 2011501529 A JP2011501529 A JP 2011501529A JP WO2010098153 A1 JPWO2010098153 A1 JP WO2010098153A1
Authority
JP
Japan
Prior art keywords
distribution
ion implantation
region
analysis model
implantation distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011501529A
Other languages
English (en)
Other versions
JP5527315B2 (ja
Inventor
鈴木　邦広
邦広 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011501529A priority Critical patent/JP5527315B2/ja
Publication of JPWO2010098153A1 publication Critical patent/JPWO2010098153A1/ja
Application granted granted Critical
Publication of JP5527315B2 publication Critical patent/JP5527315B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

コンピュータがイオン注入分布を発生させるイオン注入分布発生方法であって、該コンピュータが、高チルト角によるイオン注入分布を発生させる際に、チャネル領域に与える影響がゲート構造により異なるイオン注入分布領域を計算して、該イオン注入分布領域毎に、ガウス分布を用いて該イオン注入分布の解析モデルを作成する解析モデル作成手順を実行するイオン注入分布発生方法を提供する。

Description

本発明は、イオン注入分布発生方法及びシミュレータに関し、イオン注入分布を解析的に求めるための手法に関するものである。
シリコン集積回路装置において、シリコン基板への不純物の導入はイオン注入で行われるのが一般的である。このようなシリコン集積回路装置のプロセス構築に際しては、必要な素子構造を得るためのイオン注入条件を決定する必要があるが、このようなイオン注入条件をシミュレーションにより決定することが行われている。
最先端のＭＯＳＦＥＴでは、ｃｏ ｉｍｐｌａｎｔａｔｉｏｎ技術や、Ｆｌａｓｈ ｌａｍｐアニールによって、イオン注入分布を保ったままの状態で活性化させるよう検討されている。したがって、複雑な拡散現象を考慮しなくてよくなっていく傾向にある。今までは、イオン注入分布から大きくずれた拡散分布がデバイス特性を決定していたが、拡散が無視できるようになってくると、ＭＯＳ構造へのイオン注入２次元分布を正確に予想することがますます重要になってくる。
一方では、得られた電気特性を再現する不純物分布をプロセス条件とは独立に、つまりプロセス条件を経ないで予想するｉｎｖｅｒｓｅ ｍｏｄｅｌｉｎｇも利用されている。これは、プロセス条件と関連は薄いが、確立されていないプロセスモデルとは独立に不純物の分布に対する知見を得ることができる。この場合は、Ｇａｕｓｓ分布または補誤差関数分布が利用され、その関数のパラメータを最適化することによって、電気特性を再現し、その後、分布をどういう方向に持っていけばデバイス特性向上が実現できるかを予想できる。
このようなＧａｕｓｓ分布を利用した一般的モデルはチルト角が小さい場合には、垂直入射とみなして、イオン注入系の（ｘ，ｙ）座標と、実デバイスにおける（ｔ，ｓ）座標は同じとみなして下記の式（１）乃至式（４）で表わされている。
（ｉ）基板
一定濃度として、
（ｉｉ）チャンネルイオン注入分布
ゲート電極が形成されない状態で前面に打たれるので、下記の式（２）で表わされる。
（ｉｉｉ）エクステンション領域イオン注入分布
長さＬＧのゲート電極が形成されているとして、下記の式（３）で表わされる。
（ｉｖ）ソース・ドレイン領域イオン注入分布
さらに、ゲート電極の両側に厚さＬｓｉｄｅのサイドウォールが形成されているとして、下記の式（４）で表わされる。
なお、各式におけるΦ、Ｒｐ、ΔＲｐ、ΔＲｐｔは、夫々のイオン注入条件におけるドーズ量、飛程の射影、飛程の射影の広がり（ｓｔｒａｇｇｌｉｎｇ）、飛程の射影の横方向の広がり（ｓｔｒａｇｇｌｉｎｇ）を表す。
これらをタイプによって符号をつけ足し合わせれば良い。プロセスによってはイオン注入する順番が前後したり、サイドウォールを形成するタイミングが違う場合がある。それは、それに応じて式に含まれるパラメータを変えていけば容易に対応できる。これらのタイプを考慮して、下記の式（５）による足し合わせた不純物濃度分布Ｎｎｅｔが最終的な分布になる。
ここでｓｇｎｉはタイプを表現する関数で下記の式（６）で示される。
もしも、ＭＯＳ構造に対するイオン注入分布がＧａｕｓｓ分布のように全て解析的に表現できれば、簡便にデバイスシミュレーションができる可能性がでてくる。さらに、この分布はｉｎｖｅｒｓｅ ｍｏｄｅｒｉｎｇにも利用できる。このためには、上述のチャンネルイオン注入分布、エクステンション領域イオン注入分布、ソース・ドレイン領域イオン注入分布及びポケットイオン注入分布を簡便に解析的に表現できれば良い。特に、ポケットイオン注入分布はデバイスのショートチャンネル耐性、オン電流、オフ電流とデバイス特性の主要部に直接影響を及ぼすため、その実プロセスとの関連づけは重要である。
上述のように、チルト角が小さな場合の２次元イオン注入分布は横方向のばらつき（ｓｔｒａｇｇｌｉｎｇ）ΔＲｐｔさえ分かれば簡単な解析モデルで表現することができる（例えば、特許文献１、非特許文献１乃至非特許文献３参照）。
特開２００３−１６３１７３号公報
Ｊ．Ｃ．Ｈｕ，Ａ．Ｃｈａｔｅｒｊｅｅ，Ｍ．Ｍｅｈｒｏｔｒａ，Ｊ．Ｘｕ，Ｗ．−Ｔ．Ｓｈｉａｕ，ａｎｄ Ｍ．Ｒｏｄｄｅｒ，"Ｓｕｂ−０．１ ｍｍ ＣＭＯＳ ｓｏｕｒｃｅ／ｄｒａｉｎ ｅｘｔｅｎｓｉｏｎ ｓｐａｃｅｒ ｆｏｒｍｅｄ ｕｓｉｎｇ ｎｉｔｒｏｇｅｎ ｉｍｐｌａｎｔａｔｉｏｎ ｐｒｉｏｒ ｔｏ ｔｈｉｃｋ ｇａｔｅ ｒｅ−ｏｘｉｄａｔｉｏｎ，"Ｓｙｓｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈ．，ｐｐ．４８８−１８９，２０００． Ｙ．Ｍｏｍｉｙａｍａ，Ｋ．Ｏｋａｂｅ，Ｈ．Ｎａｋａｏ，Ｍ．Ｋｏｊｉｍａ，Ｍ．Ｋａｓｅ，ａｎｄ Ｔ．Ｓｕｇｉｉ，"Ｅｘｔｅｎｓｉｏｎ ｅｎｇｉｎｅｅｒｉｎｇ ｕｓｉｎｇ ｃａｒｂｏｎ ｃｏ−ｉｍｐｌａｎｔａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ｌｏｗ ｐｏｗｅｒ ＣＭＯＳ ｄｅｓｉｇｎ ｗｉｔｈ ｐｈｏｕｓｐｈｏｒｕｓ− ａｎｄ Ｂｏｒｏｎ−ｅｘｔｅｎｓｉｏｎ，"Ｅｘｔ．ａｂｓ．Ｔｈｅ ７ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｗｏｒｋｓｈｏｐ ｏｎ Ｊｕｎｃｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ，ｐｐ．６３−６４，２００７． Ｐ．Ａ．Ｓｔｏｌｋ，Ｄ．Ｊ．Ｅａｇｌｅｓｈａｍ，Ｈ．−Ｊ．Ｇｏｓｓｍａｎｎ，ａｎｄ Ｊ．Ｍ．Ｐｏａｔｅ，"Ｃａｒｂｏｎ ｉｎｃｏｒｐｏｌａｔｉｏｎ ｉｎ ｓｉｌｉｃｏｎ ｆｏｒ ｓｕｐｐｒｅｓｓｉｎｇ ｉｎｔｅｒｓｔｉｔｉａｌ−ｅｎｈａｎｃｅｄ ｂｏｒｏｎ ｄｉｆｆｕｓｉｏｎ，"Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．７９，ｐｐ．１３７０−１３７２，１９９５． Ｅ．Ｎａｐｏｌｉｔａｎｉ，Ａ．Ｃｏａｔｉ，Ｄ．Ｄｅ Ｓａｌｖａｄｏｒ，ａｎｄ Ａ．Ｃａｒｎｅｒａ，"Ｃｏｍｐｌｅｔｅ ｓｕｐｐｒｅｓｓｉｏｎ ｏｆ ｔｈｅ ｔｒａｎｓｉｅｎｔ ｅｎｈａｎｃｅｄ ｄｉｆｆｕｓｉｏｎ ｏｆ Ｂ ｉｍｐｌａｎｔｅｄ ｉｎ ｐｒｅａｍｏｒｐｈｉｚｅｄ Ｓｉ ｂｙ ｉｎｔｅｒｓｔｉｔｉａｌ ｔｒａｐｐｉｎｇ ｉｎ ａ ｓｐａｔｉａｌｌｙ ｓｅｐａｒａｔｅｄ Ｃ−ｒｉｃｈ ｌａｙｅｒ，"Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．７９，ｐｐ．４１４５−４１４７，２００１． Ｇ．Ｉｍｐｅｌｌｉｚｚｅｒｉ，Ｊ．Ｈ．Ｒ ｄｏｓ Ｓａｎｔｏｓ，Ｓ．Ｍｉｒａｂｅｌｌａ，ａｎｄ Ｆ．Ｐｒｉｏｌｏ，"Ｒｏｌｅ ｏｆ ｆｌｕｏｒｉｎｅ ｉｎ ｓｕｐｐｒｅｓｓｉｎｇ ｂｏｒｏｎ ｔｒａｎｓｉｅｎｔ ｅｎｈａｎｃｅｄ ｄｉｆｆｕｓｉｏｎ，"Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．８４，ｐｐ．１８６２−１８６４，２００４． Ｇｉｏｒｇｉａ Ｍ．Ｌｏｐｅｚ ａｎｄ Ｖｉｎｃｅｎｚｏ Ｆｉｏｒｅｎｔｉｎｉ，Ｇｉｕｌｉａｎａ Ｉｍｐｅｌｌｉｚｚｅｒｉ ａｎｄ Ｓａｌｖａｔｏｒｅ Ｍｉｒａｂｅｌｌａ"Ｆｌｕｏｒｉｎｅ ｉｎ Ｓｉ：Ｎａｔｉｖｅ−ｄｅｆｅｃｔ ｃｏｍｐｌｅｘｅｓ ａｎｄ ｔｈｅ ｓｕｐｐｒｅｓｓｉｏｎ ｏｆ ｉｍｐｕｒｉｔｙ ｄｉｆｆｕｓｉｏｎ，"Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｂ，ｖｏｌ．７２，０４５２１９，２００５． Ｘ．Ｄ．Ｐｉ，Ｃ．Ｐ．Ｂｕｒｒｏｗｓ，ａｎｄ Ｐ．Ｇ．Ｃｏｌｅｍａｎ，"Ｆｌｕｏｒｉｎ ｉｎ ｓｉｌｉｃｏｎ：ｄｉｆｆｕｓｉｏｎ，ｔｒａｐｐｉｎｇ，ａｎｄ ｐｒｅｃｉｐｉｔａｔｉｏｎ，"Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ，ｖｏｌ．９０，１５５９０１−１，２００３． Ｓ．Ｈ．Ｊａｉｎ，Ｐ．Ｂ．Ｇｒｉｆｆｉｎ，Ｊ．Ｄ．Ｐｌｕｍｍｅｒ，Ｓ．ＭｃＣｏｙ，Ｊ．Ｇｅｌｐｅｙ，Ｔ．Ｓｅｌｉｎｇｅｒ，ａｎｄ Ｄ．Ｆ．Ｄｏｗｎｅｒｙ，"Ｌｏｗ ｒｅｓｉｓｔａｎｃｅ，ｌｏｗ−ｌｅａｋａｇｅ ｕｌｔｒａｓｈａｌｌｏｗ ｐ＋−ｊｕｎｃｔｉｏｎ ｆｏｒｍａｔｉｏｎ ｕｓｉｎｇ ｍｉｌｌｉｓｅｃｏｎｄ ｆｌａｓｈ ａｎｎｅａｌｓ，"ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ＥＤ−５２，Ｎｏ．７，ｐｐ．１６１０−１６１５，２００５． Ｊ．Ｇｅｌｅｐｅｙ，Ｓ．ＭｃＣｏｙ，Ｄ．Ｄ．Ｃａｍｍ，Ｗ．Ｌｅｒｃｈ，Ｓ．Ｐａｕｌ，Ｐ．Ｐｉｃｈｌｅｒ，Ｊ．Ｏ．Ｂｏｒｌａｎｄ，Ｐ．Ｔｉｍａｎｓ，"Ｆｌａｓｈ ａｎｎｅａｌｉｎｇ ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ＵＳＪ：Ｍｏｄｅｌｉｎｇ ａｎｄ ｍｅｔｒｏｌｏｇｙ，"１４ｔｈ ＲＴＰ，ｐｐ．１０３−１１０，２００６． Ｗ．Ｌｅｒｃｈ，Ｓ．Ｐａｕｌ．Ｊ．Ｎｉｓｅｓｓ，Ｊ．Ｃｈａｎ，Ｓ．ＭｃＣｏｙ，Ｊ．Ｇｅｌｐｅｙ，Ｆ．Ｃｒｉｓｔｉａｎｏ，Ｆ．Ｓｅｖｅｒａｃ，Ｐ．Ｆ．Ｆａｚｚｉｎｉ，Ｄ．Ｂｏｌｔｚｅ，Ｐ．Ｐｉｃｈｌｅｒ，Ａ．Ｍａｒｔｉｎｅｚ，Ａ．Ｍｉｎｅｊｉ，ａｎｄ Ｓ．Ｓｈｉｓｈｉｇｕｃｈｉ，"Ｅｘｐｅｒｉｍｅｎｔａｌ ａｎｄ ｔｈｅｏｒｅｔｉｃａｌ ｒｅｓｕｌｔｓ ｏｆ ｄｏｐａｎｔ ａｃｔｉｖａｔｉｏｎ ｂｙ ａ ｃｏｍｂｉｎａｔｉｏｎ ｏｆ ｓｐｉｋｅ ａｎｄ ｆｌａｓｈ ａｎｎｅａｌｉｎｇ，"７ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｗｏｒｋｓｈｏｐ ｏｎ Ｊｕｎｃｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ，ｐｐ．１２９−１３４，２００７． Ｋ．Ｔ．Ｎｉｓｈｉｎｏｈａｒａ，Ｔ．Ｉｔｏ，ａｎｄ Ｋ．Ｓｕｇｕｒｏ，"Ｉｍｐｒｏｖｅｍｅｎｔ ｏｆ ｐｅｒｆｏｒｍａｎｃｅ ｄｅｖｉａｔｉｏｎ ａｎｄ ｐｒｏｄｕｃｔｉｖｉｔｙ ｏｆ ＭＯＳＦＥＴｓ ｗｉｔｈ ｇａｔｅ ｌｅｎｇｔｈ ｂｅｌｏｗ ３０ ｎｍ ｂｙ ｆｌａｓｈ ｌａｍｐ ａｎｎｅａｌｉｎｇ，"ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ，ｖｏｌ．１７，Ｎｏ．３，ｐｐ．２８６−２９１，２００４． Ｆ．Ｏｏｔｓｕｋａ，Ａ．Ｋａｔａｋａｍｉ，Ｋ．Ｓｈｉｒａｉ，Ｔ．Ｗａｔａｎａｂｅ，Ｈ．Ｎａｋａｔａ，Ｙ．Ｏｈｊｉ，ａｎｄ Ｍ．Ｔａｎｊｙｏ，"Ｕｌｔａｒａｌｏｗ−ｔｈｅｒｍａｌ−ｂｕｄｇｅｔ ＣＭＯＳ ｐｒｏｃｅｓｓ ｕｓｉｎｇ ｆｌａｓｈ−ｌａｎｐ ａｎｎｅａｌｉｎｇ ｆｏｒ ４５ ｎｍ Ｍｅｔａｌ／ｈｉｇｈ−ｋ ＦＥＴｓ，"ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ＥＤ−５５，Ｎｏ．４，ｐｐ．１０４２−１０４９，２００８． Ｈ．Ａｈｎ，ａｎｄ Ｍ．Ａ．Ｅ．Ｎｏｋａｌｉ，"Ｉｎｖｅｒｓｅ ｍｏｄｅｌｉｎｇ ａｎｄ ｉｔｓ ａｐｐｌｉｃａｔｉｏｎ ｉｎ ｔｈｅ ｄｅｓｉｇｎ ｏｆ ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒｓ，"ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ＥＤ−４２，Ｎｏ．４，ｐｐ．５９８−６０４，１９９５． Ｚ．Ｋ．Ｌｅｅ，Ｍ．Ｂ．Ｍｃｌｌｒａｓｈ，ａｎｄ Ｄ．Ａ．Ａｎｔｏｎｉａｄｉｓ，"Ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ ｄｏｐｉｎｇ ｐｒｏｆｉｌｅ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ＭＯＳＦＥＴ’ｓ ｂｙ ｉｎｖｅｒｓｅ ｍｏｄｅｌｉｎｇ ｕｓｉｎｇ Ｉ−Ｖ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｉｎ ｔｈｅ ｓｕｂｔｈｒｅｓｈｏｌｄ ｒｅｇｉｏｎ，"ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ＥＤ−４６，Ｎｏ．８，ｐｐ．１６４０−１６４９，１９９９． Ｃ．Ｙ．Ｔ．Ｃｈｉａｎｇ，Ｙ．Ｔ．Ｙｅｏｗ，ａｎｄ Ｇ．Ｇｈｏｄｓｉ，"Ｉｎｖｅｒｓｅ ｍｏｄｅｌｉｎｇ ｏｆ ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ ＭＯＳＦＥＴ ｄｏｐａｎｔ ｐｒｏｆｉｌｅ ｖｉａ ｃａｐａｃｉｔａｎｃｅ ｏｆ ｔｈｅ ｓｏｕｒｃｅ／ｄｒａｉｎ ｇａｔｅｄ ｄｉｏｄｅ，"ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ＥＤ−４７，Ｎｏ．７，ｐｐ．１３８５−１３９２，２０００． Ｉ．Ｊ．Ｄｊｏｍｅｈｒｉ ａｎｄ Ｄ．Ａ．Ａｎｔｏｎｉａｄｉｓ，"Ｉｎｖｅｒｓｅ ｍｏｄｅｌｉｎｇ ｏｆ ｓｕｂ−１００ ｎｍ ＭＯＳＦＥＴｓ ｕｓｉｎｇ Ｉ−Ｖ ａｎｄ Ｃ−Ｖ，"ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ＥＤ−４９，Ｎｏ．４，ｐｐ．５６８−５７５，２００２． Ｇ．Ｃｕｒａｔｏｒａ，Ｇ．Ｄｏｏｒｎｂｏｓ，Ｊ．Ｌｏｏ，Ｙ．Ｖ．Ｐｏｎｏｍａｒｅｖ，ａｎｄ Ｇ．Ｉ．Ｉａｎｎａｃｃｏｎｅ，"Ｄｅｔａｉｌｅｄ ｍｏｄｅｌｉｎｇ ｏｆ ｓｕｂ−１００−ｎｍ ＭＯＳＦＥＴｓ ｂａｓｅｄ ｏｎ Ｓｃｈｒｏｇｄｉｎｇｅｒ ＤＤ ｐｅｒ ｓｕｂｂａｎｄ ａｎｄ ｅｘｐｅｒｉｍｅｎｔｓ ａｎｄ ｅｖａｌｕａｔｉｏｎ ｏｆ ｔｈｅ ｐｅｒｆｏｒｍａｎｃｅ ｇａｐ ｔｏ ｂａｌｌｉｓｔｉｃ ｔｒａｎｓｐｏｒｔ，"ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ＥＤ−５２，Ｎｏ．８，ｐｐ．１８５１−１８５８，２００５． Ｈ．Ｈａｙａｓｈｉ，Ｍ．Ｍａｔｓｕｈａｓｈｉ，Ｋ．Ｆｕｋｕｄａ，ａｎｄ Ｋ．Ｎｉｓｈｉ，"Ｉｎｖｅｒｓｅ ｍｏｄｅｌｉｎｇ ａｎｄ ｉｔｓ ａｐｐｌｉｃａｔｉｏｎ ｔｏ ＭＯＳＦＥＴ ｃｈａｎｎｅｌ ｐｒｏｆｉｌｅ ｅｘｔｒａｃｔｉｏｎ，"ＩＥＩＣＥ．Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ．，ｖｏｌ．Ｅ８２−Ｃ，Ｎｏ．６，ｐｐ．８６２−８６９，１９９９． Ｓ．Ｆｕｒｕｋａｗａ，Ｈ．Ｍａｔｓｕｍｕｒａ，ａｎｄ Ｈ．ｉｓｈｉｈａｒａ，"Ｔｈｅｏｒｉｔｉｃａｌ Ｃｏｎｓｉｄｅｒａｔｉｏｎｓ ｏｎ Ｌａｔｅｒａｌ Ｓｐｒｅａｄ ｏｆ Ｉｍｐｌａｎｔａｔｅｄ Ｉｏｎｓ"，Ｊｐｎ Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，Ｖｏｌ．１１，ｐｐ．１３４−１４２，１９７２ Ｈ．Ｇ．Ｌｅｅ ａｎｄ Ｒ．Ｗ．Ｄｕｔｔｏｎ，"Ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ ｌｏｗ ｃｏｎｃｅｎｔｒａｔｉｏｎ ｂｏｒｒｏｎ ｐｒｏｆｉｌｅｓ；ｍｏｄｅｌｉｎｇ ａｎｄ ｍｅａｓｕｒｅｍｅｎｔ"，ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ＥＤ−２８，ｐｐ．１１３６−１１４７，１９８１ Ｈ．Ｒｙｓｓｅｌ，Ｊ．Ｌｏｒｅｎｔｚ，ａｎｄ Ｗ．Ｋｒｕｇｅｒ，"Ｉｏｎ ｉｍｐｌａｎｔａｉｏｎ ｉｎｔｏ ｎｏｎ−ｐｌａｎａｒ ｔａｒｇｅｔｓ；Ｍｏｎｔｅ Ｃａｒｌｏ ｓｉｍｕｌａｔｉｏｎｓ ａｎｄ ａｎａｌｙｔｉｃａｌ ｍｏｄｅｌｓ"，Ｎｕｃｌｅａｒ Ｉｎｓｔｒｕｍｅｎｔｓ ａｎｄ Ｍｅｔｈｏｄｓ ｉｎ Ｐｈｙｓｉｃｓ Ｒｅｓｅａｒｃｈ，ｖｏｌ．Ｂ１９−２０，ｐｐ．４５−４９，１９８７ Ｋｕｎｉｈｉｒｏ Ｓｕｚｕｋｉ，Ｒｉｔｓｕｏ Ｓｕｄｏ ａｎｄ Ｔｈｏｍａｓ Ｆｅｕｄｅｌ，"Ｓｉｍｐｌｅ ａｎａｌｙｔｉｃａｌ ｅｘｐｒｅｓｓｉｏｎ ｆｏｒ ｄｏｓｅ ｄｅｐｅｎｄｅｎｔ ｉｏｎ−ｉｍｐｌａｎｔｅｄ Ｓｂ ｐｒｏｆｉｌｅｓ ｕｓｉｎｇ ａ ｊｏｉｎｔｅｄ ｈａｌｆ Ｇａｕｓｓｉａｎ ａｎｄ ｏｎｅ ｗｉｔｈ ｅｘｐｏｎｅｔｉａｌ ｔａｉｌ"，Ｓｏｌｉｄ−ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ，ｖｏｌ．４２，ｐｐ．４６３−４６５，１９９８ Ｋｕｎｉｈｉｒｏ Ｓｕｚｕｋｉ，Ｒｉｔｓｕｏ Ｓｕｄｏ，Ｙｏｋｏ Ｔｏｄａ，Ｍｉｋｉ Ｔｏｍｏｔａｎｉ，Ｔｈｏｍａｓ Ｆｅｕｄｅｌ，ａｎｄ Ｗ．Ｆｉｃｈｔｎｅｒ"Ｃｏｍｐｒｅｈｅｎｓｉｖｅ ａｎａｌｙｔｉｃａｌ ｅｘｐｒｅｓｓｉｏｎ ｆｏｒ ｄｏｓｅ ｄｅｐｅｎｄｅｎｔ ｉｏｎ−ｉｍｐｌａｎｔｅｄ ｉｍｐｕｒｉｔｙ ｃｏｎｃｅｎｔｒａｔｉｏｎ ｐｒｏｆｉｌｅｓ"，Ｓｏｌｉｄ−ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ，ｖｏｌ．４２，ｐｐ．１６７１−１６７８４，１９９８ Ｔｏｓｈｉｈｉｋｏ Ｍｉｙａｓｈｉｔａ ａｎｄ Ｋｕｎｉｈｉｒｏ Ｓｕｚｕｋｉ，"Ｅｘｐｅｒｉｍｅｎｔａｌ ｅｖａｌｕａｔｉｏｎ ｏｆ ｄｅｐｔｈ−ｓｅｐｅｎｎｄｅｎｔ ｌａｔｅｒａｌ ｓｔａｎｄａｒｄ ｄｅｖｉａｔｉｏｎ ｆｏｒ ｖａｒｉｏｕｓ ｉｏｎｓ ｉｎ ａ−Ｓｉ ｆｒｏｍ ｏｎｅ−ｄｉｍｅｎｎｓｉｏｎａｌ ｔｉｌｔｅｄ ｉｍｐｌａｎｔｅａｔｉｏｎ ｐｒｏｆｉｌｅｓ"，ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ＥＤ−４６，ｐｐ．１８２４−１８２８，１９９９ Ｋｕｎｉｈｉｒｏ Ｓｕｚｕｋｉ，Ｒｉｔｓｕｏ Ｓｕｄｏ，Ｔｈｏｍａｓ Ｆｅｕｄｅｌ ａｎｄ Ｗｏｌｆｇｕｎｇ Ｆｉｃｈｔｎｅｒ，"Ｃｏｍｐａｃｔ ａｎｄ ｃｏｍｐｒｅｈｅｎｓｉｖｅ ｄａｔａｂａｓｅ ｆｏｒ ｉｏｎ−ｉｍｐｌａｎｔｅｄ Ａｓ ｐｒｏｆｉｌｅｓ"，ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ＥＤ−４７，ｐｐ．４４−４９，２０００ Ｋｕｎｉｈｉｒｏ Ｓｕｚｕｋｉ ａｎｄ Ｒｉｔｓｕｏ Ｓｕｄｏ，"Ａｎａｌｙｔｉｃａｌ ｅｘｐｒｅｓｓｉｏｎ ｆｏｒ ｉｏｎ−ｉｍｐｌａｎｔｅｄ ｉｍｐｕｒｉｔｙ ｃｏｎｃｅｎｔｒａｔｉｏｎ ｐｒｏｆｉｌｅｓ"，Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ，ｖｏｌ．４４，ｐｐ．２２５３−２２５７，２０００ Ｋｕｎｉｈｉｒｏ Ｓｕｚｕｋｉ，Ｒｉｔｓｕｏ Ｓｕｄｏ ａｎｄ Ｍａｓｏｎｏｒｉ Ｎａｇａｓｅ，"Ｅｓｉｍａｔｉｎｇ ｌａｔｅｒａｌ ｓｔｒａｇｇｌｉｎｇ ｏｆ ｉｍｐｕｒｉｔｙ ｐｒｏｆｉｌｅｓ ｏｆ ｉｏｎｓ ｉｍｐｌａｎｔｅｄ ｉｎｔｏ ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ"，ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ＥＤ−４７，ｐｐ．４４−４９，２０００ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ＥＤ−４８，ｐｐ．２８０３−２８０７，２００１ Ｔ．Ｗａｄａ，Ｎ．Ｋｏｔａｎｉ，"Ｄｅｓｉｇｎ ａｎｄ ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ ３−ｄｉｍｅｎｓｉｏｎａｌ ｐｒｏｃｅｓｓ ｓｉｍｕｌａｔｏｒ，"ＩＥＩＣＥ．Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ．，ｖｏｌ．Ｅ８２−Ｃ，Ｎｏ．６，ｐｐ．８３９−８４７，１９９９． ｈｔｔｐ：／／ｗｗｗ．ｓｅｌｅｔｅ．ｃｏ．ｊｐ／？ｌａｎｇ＝ＥＮ＆ａｃｔ＝Ｒｅｓｅａｒｃｈ＆ｓｅｌ＿ｎｏ＝１０３：Ｓｅｍｉｃｏｎｄｕｃｔｉｏｒ Ｌｅａｄｉｎｇ Ｅｄｇｅ Ｔｅｃｈｎｏｌｏｇｙ Ｗ．Ｋ．Ｈｏｆｋｅｒ，"Ｉｍｐｌａｎｔａｔｉｏｎ ｏｆ ｂｏｒｏｎ ｉｎ ｓｉｌｉｃｏｎ，"Ｐｈｉｌｉｐｓ Ｒｅｓ．Ｒｅｐ．Ｓｕｐｐｌ．，ｖｏｌ．８，ｐｐ．１−１２１，１９７５． Ｄ．Ｇ．Ａｓｈｗｏｒｔｈ，Ｒ．Ｏｖｅｎ，ａｎｄ Ｂ．Ｍｕｎｄｉｎ，"Ｒｅｐｒｅｓｅｎｔａｔｉｏｎ ｏｆ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ ｐｒｏｆｉｌｅｓ ｂｙ Ｐｅａｒｓｏｎ ｆｒｅｑｕｅｎｃｙ ｄｉｓｔｒｉｂｕｔｉｏｎ ｃｕｒｖｅｓ，"Ａｐｐｌ．Ｐｈｙｓ．Ｄ．，ｖｏｌ．２３，ｐｐ．８７０−８７６，１９９０． Ａ．Ｆ．Ｔａｓｃｈ，Ｈ．Ｓｈｉｎ，Ｃ．Ｐａｒｋ，Ｊ．Ａｌｖｉｓ，ａｎｄ Ｓ．Ｎｏｖａｋ，"Ａｎ ｉｍｐｒｏｖｅｄ ａｐｐｒｏａｃｈ ｔｏ ａｃｃｕｒａｔｅｌｙ ｍｏｄｅｌ ｓｈａｌｌｏｗ Ｂ ａｎｄ ＢＦ２ ｉｍｐｌａｎｔｓ ｉｎ ｓｉｌｉｃｏｎ，"Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，ｖｏｌ．１３６，ｐｐ．８１０−８１４，１９８９． Ｃ．Ｐａｒｋ，Ｋ．Ｍ．Ｋｌｅｉｎ，ａｎｄ Ａ．Ｌ．Ｔａｓｃｈ，"Ｅｆｆｉｃｉｅｎｔ ｍｏｄｅｌｉｎｇ ｐａｒａｍｅｔｅｒ ｅｘｔｒａｃｔｉｏｎ ｆｏｒ ｄｕａｌ Ｐｅａｒｓｏｎ ａｐｐｒｏａｃｈ ｔｏ ｓｉｍｕｌａｔｉｏｎ ｏｆ ｉｍｐｌａｎｔｅｄ ｉｍｐｕｒｉｔｙ ｐｒｏｆｉｌｅｓ ｉｎ ｓｉｌｉｃｏｎ，"Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃ，ｖｏｌ．３３，ｐｐ．６４６−６５０，１９９０． Ｊ．Ｆ．Ｇｉｂｂｏｎｓ，Ｓ．Ｍｙｌｒｏｉｅ，"Ｅｓｔｉｍａｔｉｏｎ ｏｆ ｉｍｐｕｒｉｔｙ ｐｒｏｆｉｌｅｓ ｉｎ ｉｏｎ−ｉｍｐｌａｎｔｅｄ ａｍｏｒｐｈｏｕｓ ｔａｒｇｅｔｓ ｕｓｉｎｇ ｊｏｉｎｅｄ ｈａｌｆ−Ｇａｕｓｓｉａｎ ｄｉｓｔｒｉｂｕｔｉｏｎｓ，"Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔ．，ｖｏｌ．２２，ｐ．５６８，１９７３． Ｙ．Ｔａｕｒ，Ｃ．Ｈ．Ｗａｎｎ，ａｎｄ Ｄ．Ｊ．Ｆｒａｎｋ，"２５ ｎｍ ＣＭＯＳ ｄｅｓｉｇｎ ｃｏｎｓｉｄｅｒａｔｉｏｎ，"ＩＥＤＭ Ｔｅｃｈ．Ｄｉｇ．，ｐｐ．７８９−７９２，１９９８． Ｙ．Ｍｏｍｉｙａｍａ，Ｋ．Ｏｋａｂｅ，Ｍ．Ｋａｓｅ，Ｍ．Ｋｏｊｉｍａ，ａｎｄ Ｔ．Ｓｕｇｉｉ，"Ｌａｔｅｒａｌ ｅｘｔｅｎｓｉｏｎ ｅｎｇｉｎｅｅｒｉｎｇ ｕｓｉｎｇ ｎｉｔｒｏｇｅｎ ｉｍｐｌａｎｔａｔｉｏｎ（Ｎ−ｔｕｂ）ｆｏｒ ｈｉｇｈ−ｐｅｒｆｏｒｍａｎｃｅ ４０−ｎｍ−ｐＭＯＳＦＥＴｓ，"ＩＥＤＭ Ｔｅｃｈ．Ｄｉｇ．，ｐｐ．６４７−６５０，２００２．
しかし、実際の２次元イオン注入分布はこれまで、２次元プロセスシミュレータを用いて数値解析的にしか評価できなかった。したがって、ＭＯＳ構造での高チルト角におけるイオン注入分布を解析的に評価することができないという問題がある。
また、実際の分布はｉｎｖｅｒｓｅ ｍｏｄｅｌｉｎｇで採用するＧａｕｓｓ分布とは異なるため、定性的な指針は与えられても、実プロセス条件と直接結びつけるのは困難である。特に、高チルト角でイオン注入するポケットイオン注入分布に関しては、それに対応する解析モデルがないのに対応して、ｉｎｖｅｒｓｅ ｍｏｄｅｌｉｎｇで利用される分布から実際のプロセス条件へのフィードバックをかけるのが困難である。
また、イン注入の軸に沿った分布をＧａｕｓｓ分布と仮定した場合には、上述のような解析モデルを得ることができる。しかし、通常利用されるＰｅａｒｓｏｎ分布や、本発明者の提案によるテール関数（例えば、非特許文献４参照）では、このような解析モデルを得ることができないという問題がある。
したがって、従来においては、プロセスシミュレータやデバイスシミュレータを利用するためには高度の専門知識が必要になると共に、シミュレーションに多大の時間要するという問題があった。
しかし、多数のデバイスやプロセスに携わっている開発者には高度な機能は必要ではなく、開発者の経験や直観的設定を補助するツールとしてのシミュレータの出現が望まれている。この場合のシミュレータは、操作が簡単であること、高速であること、機能は限定されているが扱う機能においては正確であることが要請される。
したがって、本発明は、高チルト角によるイオン注入分布を含めてＧａｕｓｓ分布によるモデルを基本にして簡単な操作によりシミュレーションが可能な解析的モデルを提供することを目的とする。
開示の技術は、コンピュータがイオン注入分布を発生させるイオン注入分布発生方法であって、該コンピュータが、高チルト角によるイオン注入分布を発生させる際に、チャネル領域に与える影響がゲート構造により異なるイオン注入分布領域を計算して、該イオン注入分布領域毎に、ガウス分布を用いて該イオン注入分布の解析モデルを作成する解析モデル作成手順を実行するように構成される。
開示したイオン注入分布発生方法及びシミュレータによれば、高チルト角によるイオン注入分布を含めてＧａｕｓｓ分布によるモデルを基本にして解析可能なモデル、特に、Ｐｅａｒｓｏｎ分布やテール関数への適用が可能になるように拡張された解析可能なモデルを提供することが可能になる。
それによって、高次のモーメントγやβの使用が可能になり、ｉｎｖｅｒｓｅ ｍｏｄｅｌｉｎｇで利用される分布を実際の分布に近い解析可能な分布とすることができ、実際のプロセス条件へのフィードバックをかけることが可能になる。
ポケットイオン注入を伴ったＭＯＳＦＥＴのイオン注入分布を各工程毎に示した不純物濃度分布図である。 ポケットイオン注入工程の説明図である。 領域ａ１におけるイオン注入状況の説明図である。 座標変換のための変数変換の説明図である。 領域ａ２におけるイオン注入状況の説明図である。 領域ｂにおけるイオン注入状況の説明図である。 近似表現の比較を説明するためのグラフ図である。 γＪＨＧの制限の説明図である。 ボックスモデルの第１の例を示す図である。 ボックスモデルの第２の例を示す図である。 ボックスモデルの第３の例を示す図である。 接合曲線のα依存性を示すグラフ図である。 イオン注入分布の発生をシミュレーションするシミュレータの概念的構成図である。 シミュレータ装置の機能構成例を示す図である。 イオン注入濃度分布を発生させるためのフローチャート図である。 解析モデル作成部によるポケットイオン注入分散計算処理で行われる関数変換処理を説明するためのフローチャート図である。 ＭＯＳ構造基板中の２次元不純物濃度分布を示すグラフ図である。 プロセスシミュレータＨｙＰｒｏｓによる数値計算による分布と解析モデルによる分布の比較を示すグラフ図である。 プロセスシミュレータＨｙＰｒｏｓによる解析モデルと数値計算の各々の２次元濃度分布を用いて、デバイスシミュレーションした結果を示すグラフ図である。 しきい値電圧のゲート長依存性を示すグラフ図である 本発明の実施例１のポケットイオン注入分布発生方法を踏まえたＭＯＳＦＥＴの電気特性シミュレーションのシステム構成図である。 ポケットイオン注入におけるイオン注入分布の一例の説明図である。 実施例１の解析モデルＤＡＳの入力画面の説明図である。 イオン注入分布のチルト角度依存性の解析モデルと数値計算の比較を説明するためのグラフ図である。 テール関数で表現されたイオン注入分布のチルト角度依存性の解析モデルと数値計算との比較を説明するためのグラフ図である。 テール関数とテールＰｅａｒｓｏｎとの比較を説明するためのグラフ図である。 テール関数の各パラメータとテールＰｅａｒｓｏｎ分布の各パラメータの比較を示す図である。
ここで、図１乃至図７を参照して本発明の実施の形態を説明するが、まず、ポケットイオン注入について説明する。図１はポケットイオン注入を伴ったＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のイオン注入分布を各工程毎に示した不純物濃度分布図である。ここでは、基板１に対してチャンネルイオン注入を行ってチャンネルドープ領域２を形成した後、ゲート絶縁膜３及びゲート電極４を構成し、高チルト角でイオン注入してポケット領域５を形成する。次いで、エクステンション領域６を形成したのち、サイドウォール７を形成し、次いで、ソース領域８ａ及びドレイン領域８ｂを形成した場合を示している。
また、図２はポケットイオン注入工程の説明図であり、ポケットイオン注入は対称性を保つために図に示すように４方向から打たれるのが一般的である。即ち、図２（ａ）に示すように、一回目のイオン注入ではゲート電極４の右手方向からチルト角θで打つとする。ゲート電極４の右側の領域はゲート電極４の側壁、および基板１に注入される。この場合はゲートの有無に関係なく濃度が決定される領域ａ１とゲートの影響を受ける領域ａ２に分けて解析する。ゲート電極４の左側はゲート電極４に遮蔽され打ち込まれない領域と、打ち込まれる領域ｂ（以下、単に、ゲート電極４にシャドーイングされる領域ｂと言う。）がある。ゲート電極４の頂部を透過して基板１に達する成分も厳密にはあるが、これは無視し、この領域に対するゲート電極４は完全にイオンビーム９を遮断するものとして扱う。
次いで、図２（ｂ）に示すように、２回目のイオン注入ではゲート電極４の左手方向から打つものとする。この場合は、右手方向から打った場合とゲート電極４の中心を軸として対称な分布となる。
次いで、図２（ｃ）に示すように、３，４回目のイオン注入は前後に同じチルト角度θで打ち込む場合である。これは、既に知られている無限平面上の場合の分布に横方向の分布を掛け合わせたものとして単純に扱うことができる。
まず、図３及び図４を参照して、領域ａ１について検討する。なお、以下で扱うドーズ量Φはビーム軸に垂直な面に対するものとして定義する。ビーム軸を基準にした座標を（ｔ，ｓ）、基板表面を基準にした座標を（ｘ，ｙ）とする。後述するように、この領域の不純物濃度はｘに依存せず、ｙのみの関数となる。したがって、原点Ｄの取る位置は便宜的なものであり、任意の位置に取ることができる。
ここでは、図３に示したように、図式的に考えやすいようにＤをゲート端から電極端から遠い位置に置く。位置（ｔ，ｓ）における不純物濃度Ｎ４＿Ｒ９０（ｔ，ｓ）はｔ＝ｔｉとｔ＝ｔｉ＋ｄｔｉの領域にイオン注入されたイオンの位置（ｔ，ｓ）に対する寄与の和と考えられる。図に示すように、ｔｉとして基板１の表面の端部である−ｓ／ｔａｎθから右端の∞までを考えれば良いので、下記の式（７）で表わすことができる。
なお、式（７）におけるｅｒｆ（ ）は誤差関数である。ここで、
である。
ここで、図４を参考にして、変数変換を行うと、
となる。したがって、上記の式（７）は、下記の式（１０）となり、上述のように、ｙのみの関数となる。
次に、図５を参照して、領域ａ２について検討する。この領域の点（ｔ，ｓ）における不純物濃度はゲート電極４の影響を受ける。ゲート電極４は有限の高さを持つが、ここでは無限の高さを持つものとして扱う。ある程度の高さ以上のゲート電極４と関連する不純物濃度は基板１に達した場合は無視できるため、これは良い近似である。
ここで、原点をゲート端Ａにおく。図５を参考にして求めると、下記の式（１１）が得られる。
なお、式（１１）における第１項はゲート電極４の側壁の影響を受ける項であり、第２項はゲート電極４の影響を受けない項である。
この式（１１）も同様に変数変換を施すと、下記の式（１２）で表わされる。
ここで、
次に、領域ａ１と領域ａ２の境界ｙ＝ｘ・ｔａｎθにおける式（１２）を評価する。式（１２）の第２項はゲートパターン領域からの寄与であるから、第１項のみを考えれば良い。式（１３）の第１項でｙ＝ｘ・ｔａｎθを代入してｘを消去すると、下記の式（１４）が得られる。
この式（１４）と上記の式（１０）との違いは分子である。そこで、式（１４）における分子を計算すると、下記の式（１５）に示すように式（１０）の分子と一致する。
ここで、式（１４）において、ｘ→ｘ−ＬＧ／２として、原点をゲート端からゲート中央に移すと下記の式（１６）が得られる。
なお、領域ａ１と領域ａ２の境界は、下記の式（１７）で表される。
ここで、ΔＲｐ≒ΔＲｐｔで近似すると、下記の式（１８）と簡単化される。
次に、図６を参照して、シャドーイングされる領域ｂについて検討する。ここで、原点はＢに置く。ゲート電極４はイオンビーム９を完全に遮蔽すると仮定する。この場合は図６を参考にして求めると、下記の式（１９）が得られる。
この場合も積分を実行後、変数変換を施すと、下記の式（２０）が得られる。
原点Ｂとゲート中央の距離はｄＧ・ｔａｎθ＋ＬＧ／２であるから、原点Ｂをゲート中央に移すと、下記の式（２１）が得られる。
領域ｂにおける不純物分布はチルト角θ大きい場合はデバイスの能動領域から遠い位置にあり、且つ、最終的にはソース領域８ａ及びドレイン領域８ｂがポケットイオン注入分布で覆われるため重要でない。しかし、チルト角θが小さい場合、チルト角が０°の極限を表現していなくてはならないため一般性を保つために配慮しておく必要がある。
そこで、式（２１）においてθ＝０°の極限をとると、下記の式（２２）となり、上記の式（３）の片側の分布と一致している。
この場合も、式（２１）において、ΔＲｐ≒ΔＲｐｔで近似すると、下記の式（２３）と簡単化される。
以上を領域ごとに足し合わせることによって１回目のイオン注入による不純物濃度分布が得られる。２回目の回転角２７０°におけるポケットイオン注入濃度分布Ｎ４＿Ｒ２７０はＮ４＿Ｒ９０の分布に対してゲート中心から対称であると考えることができるから、下記の式（２４）で表される。
この場合の領域ａ１と領域ａ２の境界は、下記の式（２５）で表される。
次に、３回目、４回目のポケットイオン注入分布を検討すると、この場合には、ゲート電極４によるイオンビーム９のチルト角による遮蔽は考慮する必要がないので、３回目、４回目のイオン注入分布はどちらも上記の式（３）と同様に、下記の式（２６）で表わされる。
以上の各イオン注入工程における不純物濃度分布を下記の式（２７）によって足し合わせることにより、高チルト角θによるイオン注入分布であるポケットイオン注入分布をＧａｕｓｓ分布として解析的に求めることができる。
このポケットイオン注入分布と、上記の式（１）で表わされる基板の不純物濃度、式（２）で表わされるチャンネルイオン注入分布、式（３）で表わされるイクステンション領域イオン注入分布、及び、式（４）で表わされるソース領域８ａ及びドレイン領域８ｂがイオン注入分布を重ねわせることによって、ＭＯＳＦＥＴの不純物濃度分布を解析的に表現することができる。
したがって、この解析モデルを用いることによって、ｉｎｖｅｒｓｅ ｍｏｄｅｌｉｎｇで利用されるＧａｕｓｓ分布として、実際の不純物分布に近い状態を表すＧａｕｓｓ分布とすることができるので、実際のプロセス条件へのフィードバックをかけることが可能になる。
以上、説明したように、イオンの注入方向の軸に沿った分布がＧａｕｓｓ分布の場合に、上述の解析モデルを得ることができる。しかし、通常利用されるＰｅａｒｓｏｎ分布や、テール関数では、このような解析モデルを得ることができない。そこで、このような一般分布にこのモデルを拡張していくことを検討する。
ここで、Ｇａｕｓｓ分布を仮定して得られたモデルを再掲すると、領域ａ１の分布は、下記の式（２８）で示される。
領域ａ２の分布は、下記の式（２９）で示される。
領域ｂの分布は、下記の式（３０）で示される。
以上の分布は、Ｎｐ１（ｙ），Ｎｐ２（ｘ）を下記の式（３１）及び式（３２）で表わすと、Ｎｐ１（ｙ），Ｎｐ２（ｘ）は夫々の分布のｙ軸及びｘ軸への射影分布となっていることが分かる。なお、その前にかかっている関数は分布の広がりを反映する項である。
分布の広がりを反映する項は任意の分布で同じであると近似する。ここでは、射影関数を任意の関数系に拡張することを考える。領域ａ１について検討すれば、他の領域についても容易に拡張できる。したがって、領域ａ１に対応する分布を、式（２８）に式（３１）を代入することによって、下記の式（３３）で表わす。
ｙ軸への射影は各モーメントを、下記の式（３４）へと変換していることに相当する。
そこで、Ｐｅａｒｓｏｎ分布やテール関数においても、領域ａ１における分布Ｎ（ｙ）を式（３４）と全く同様に、下記の式（３５）とおいて、
式（３５）における射影分布Ｎｐ（ｙ）は軸に沿った分布と同じ関数形でパラメータを、下記の式（３６）へと変換したもので近似できると仮定する。
高次のモーメントγ、βに関しては、Ｇａｕｓｓ分布の場合は縦方向も、横方向も同値であったから、（γ，β）＝（０，３）と一定とすることができた。しかし、縦方向にＰｅａｒｓｏｎ分布を用いた場合はＧａｕｓｓ分布の値（γ，β）＝（０，３）と異なってくる。
しかし、横方向の分布はＧａｕｓｓ分布を仮定しているので、θをπ／２とした場合には横方向分布に相当するので、極限では、
になっていくはずである。
Ｐｅａｒｓｏｎ分布を直接用いて分布のモーメントの角度依存性を解析的に求めることは数学的に不可能である。そこで、高次のモーメントの情報を持つＪｏｉｎｅｄ ｈａｌｆ Ｇａｕｓｓ分布を介してこれを近似的に解析的に扱うことを以下のように検討する。ここでは、縦方向分布であるＰｅａｒｓｏｎ分布のパラメータを利用して、下記の式（３８）で表わされるＪｏｉｎｅｄ ｈａｌｆ Ｇａｕｓｓ分布に一旦近似させ、そのパラメータを同定する。
なお、Ｎｍはピーク濃度、Ｒｐｍはピーク濃度位置、ΔＲｐｆは、ピーク濃度位置から表面側の分布を規定する前方Ｇａｕｓｓ分布における飛程の射影の広がり、ΔＲｐｂは、ピーク濃度位置から基板内部側の分布を規定する後方Ｇａｕｓｓ分布における飛程の射影の広がりを表す。
Ｊｏｉｎｅｄ ｈａｌｆ Ｇａｕｓｓ分布の場合はピーク濃度位置Ｒｐｍは、下記の式（３９）で示すように、Ｐｅａｒｓｏｎ分布と同じにする。
両関数のピーク濃度位置Ｒｐｍと射影距離Ｒｐの関係は、
より
となる。
ここで、Ｊｏｉｎｅｄ Ｈａｌｆ Ｇａｕｓｓ分布におけるΔＲｐ、ΔＲｐｆ、ΔＲｐｂの関係式は
で表わされるので、この式（４３）に式（４２）を代入すると、
となる。
ここで、式（４４）と式（４２）から下記の式（４５）と式（４６）とが得られる。
ＬＳＳ理論で発生させたイオン注入分布のＰｅａｒｓｏｎ関数を上述した方法で求めたＪｏｉｎｅｄ ｈａｌｆ Ｇａｕｓｓ分布による近似表現の比較について図７で説明する。図７には参考のため、ＲｐとΔＲｐだけを用いたＧａｕｓｓ分布近似も表示してある。Ｇａｕｓｓ分布ではＲｐをピーク濃度位置とし、ΔＲｐをＰｅａｒｓｏｎ分布におけるピーク濃度位置としている。図７（ａ）に示すように、ホウ素（ボロン）Ｂのような対称性の悪い分布は表現できない。図７（ｂ）に示すように、Ｊｏｉｎｅｄ ｈａｌｆ Ｇａｕｓｓでは、低濃度領域では合っていないが、ピーク濃度近傍の分布の非対称性をよく表現できている。一方、図７（ｃ）に示すように、ヒ素Ａｓのように対称性の良い分布ではＧａｕｓｓ分布でＰｅａｒｓｏｎ分布はよく表現される。
この場合のγは前方Ｇａｕｓｓ分布の飛程の広がりΔＲｐｆと後方Ｇａｕｓｓ分布の飛程の広がりΔＲｐｂの比ｒ＝ΔＲｐｆ／ΔＲｐｂから一義的に決まり、下記の式（４７）で表わされる。
図８からも明らかなようにγＪＨＧには、下記の式（４８）で表わされる制限がある。
このγは一般的にはＰｅａｒｓｏｎ分布のγと異なるため、γＪＨＧとしている。
ここで、チルト角θの場合のΔＲｐｆ（θ）、ΔＲｐｂ（θ）は、
であるとする。これが、Ｐｅａｒｓｏｎ分布をＪｏｉｎｅｄ ｈａｌｆ Ｇａｕｓｓ分布に近似する理由である。これから、γＪＨＧのチルト角依存性γＪＨＧ（θ）は、
として求まる。
この式（５１）により、式（４７）における比ｒを置き換えると、下記の式（５２）が得られる。
ここで、Ｐｅａｒｓｏｎのチルト角θの場合のγをγ（θ）とおくと、夫々のＪｏｉｎｅｄ ｈａｌｆ Ｇａｕｓｓ分布のそれとの比が同じであると近似する。即ち、
で近似される。この式（５３）を整理すると下記の式（５４）が得られる。
一方、４次のモーメントβはγ２に線形に依存すると仮定して簡便に扱う。上述のように、γ＝０でβ＝３であるから、βのチルト角θ依存性β（θ）は、下記の式（５５）で近似する。
とする。式（５５）の関係はγ＝０の特殊な場合には不定となり利用できない。この場合は極限θ＝０、π／２での値を満足する簡単な関係を示す下記の式（５６）でβのチルト角依存性を評価する。
ここで、ｎは任意の正の数であり、デフォルトでは１にしておく。
また、ΔＲｐｔは、一般には深さに依存する。深さｙはｓに換算するとｙ／ｃｏｓθであるから、
とする。これを、式（３５）のｅｒｆの中のΔＲｐｔに置き換えて利用する。
以上の近似により、Ｐｅａｒｓｏｎ分布或はテール関数に用いるモーメントΔＲｐｔ，γ，βは解析的な取扱いが可能なＧａｕｓｓ関数を用いたＪｏｉｎｅｄ ｈａｌｆ Ｇａｕｓｓ関数におけるΔＲｐｔ，γＪＨＧ，βＪＨＧを利用して近似的に定義される。したがって、Ｐｅａｒｓｏｎ分布或はテール関数においても解析的な取扱いができるため、イオン注入分布を数値解析的な取扱いに比べて非常に短時間で求めることができる。
結晶Ｓｉ中の分布はｄｕａｌ Ｐｅａｒｓｏｎまたはテール関数で表現される。ｄｕａｌ Ｐｅａｒｓｏｎの場合は前述の通りＰｅａｒｓｏｎに対する方法を２個のＰｅａｒｓｏｎ分布に個別に適用すればいい。テール関数は、通常、下記の式（５８）で示される。
ひとつの分布はドーズで規格化されたアモルファス部ｎａ（ｙ）とチャンネリング部ｎｃ（ｙ）から構成される。Φはドーズ量、Φｃｈａｎはチャンネリング部のドーズ量である。アモルファス部ｎａ（ｙ）はＰｅａｒｓｏｎ分布で表現されｈｍａと表記する。
ｎｃ（ｙ）はｈｍａと同じモーメントパラメータを持つＰｅａｒｓｏｎ関数ｈｍｃとテール関数ｈＴｃから以下のように構成される。
ここで、ｈＴｃ（ｙ）は、下記の式（６１）で与えられる。また、式（６０）における係数κは、ｙ＝ｙＴにおける関数の連続を保つ条件から定めることができて、下記の式（６２）となる。
以上のように合成されたテール関数の場合のパラメータを、下記の式（６３）と仮定する。
他のモーメントはＰｅａｒｓｏｎ分布と同様にする。
そこで、テール関数のモーメントΔＲｐｔ，γ，βをＰｅａｒｓｏｎ分布のモーメントΔＲｐｔ、γ、βとしてそのまま用いてＰｅａｒｓｏｎ分布を発生させる。これをテールＰｅａｒｓｏｎと呼ぶことにする。このテールＰｅａｒｓｏｎを用いれば、従来のＰｅａｒｓｏｎ関数に対して確立している方法を共通に利用することが可能になる。
メッシュサイズに依存する数値解析的手法と比較して、上述した解析手法では、ゲートパターンに影響を受けない領域ａ１と、ゲートパターンに影響を受ける領域ａ１と、ゲートにシャドーイングされる領域ｂの各領域の不純物濃度を算出すればよく、メッシュサイズを考慮する必要がなく効果的に不純物濃度を算出することができる。
上述ではイオン注入においける実際の不純物濃度分布を評価するためのシミュレーション方法について説明したが、以下に、入力されたイオン注入条件からシミュレーションした理想状態にて不純物濃度分布を算出する方法について説明する。理想状態とすることにより、イオン注入の飛程の射影領域をボックスモデルとして作成し、簡易計算を実現する。
図９は、ボックスモデルの第１の例を示す図である。図９のボックスモデルの第１の例では、イオン注入条件を入力した際に発生される分布パラメータＲｐ、ΔＲｐ、ΔＲｐｔを読み取り、深さＲｐ＋ΔＲｐとゲート端から食い込んだ飛程の横方向の広がりΔＲｐｔとから一定の不純物濃度Ｎの矩形領域９１をソース領域及びドレイン領域の各々に同様に発生させた例を示している。この場合の不純物濃度Ｎはドーズ量Φから下記の式（６４）で表される。
又は、ドーズ量Φではなく、不純物濃度Ｎを入力する。
図１０は、ボックスモデルの第２の例を示す図である。図１０のボックスモデルの第２の例では、イオン注入条件を入力した際に発生される分布パラメータＲｐ、ΔＲｐ、ΔＲｐｔを読み取り、深さｙをＲｐ−ΔＲｐ＜ｙ＜Ｒｐ＋ΔＲｐの範囲とし、ゲート端からの飛程の横方向の広がりΔＲｐｔとした一定の不純物濃度Ｎの矩形領域９２をソース領域及びドレイン領域の各々に同様に発生させた例を示している。この場合の濃度はドーズ量Φから下記の式（６５）で表される。
または、ドーズ量Φではなく、Ｎを入力する。
実際はほとんど起こらないが下記の式（６６）の場合は、矩形領域９２を下記の式（６７）とする。
図１０は、ボックスモデルの第３の例を示す図である。図１０のボックスモデルの第３の例では、イオン注入条件を入力した際に発生される分布パラメータＲｐ、ΔＲｐ、ΔＲｐｔを読み取り、深さＲｐ＋ΔＲｐ、ゲート端からの飛程の横方向の広がりΔＲｐｔ、接合の急峻性を考慮した接合カーブ９４とから一定の不純物濃度Ｎの矩形領域９３をソース領域及びドレイン領域の各々に同様に発生させた第３の例を示している。
接合の急峻性がデバイス特性に影響を与えるとの解析がある。これらの検討では横方向の分布に下記の式（６８）のＧａｕｓｓ分布を用い、ΔＲｐｔで分布の急峻性を表現することがなされている。
しかし、この関数では、接合カーブ９４の急峻性と遷移領域の長さが同時に変動しており、得られた特性がいずれに関連づけられるものなのか明確ではない。遷移領域長と、急峻性を独立に解析できる関数系として、上記式（６８）を特殊の場合として含めた下記の式（６９）から式（７４）を提案する。
先ず、ゲート端からの横方向ｘの不純物濃度分布Ｎ（ｘ）を下記の式（６９）で表現する。
ｌｎηは、下記の式（７０）より、ｘ＝ΔＲｐｔでの濃度から指定できる。
深さ方向ｙの不純物濃度分布Ｎ（ｙ）も同様に、下記の式（７１）で表現する。
ｙ＞Ｒｐかつｘ＞０の領域に対しては、下記の式（７２）で表現する。
この場合の不純物濃度Ｎ０／ηになるビーム軸を基準にした座標（ｘ、ｙ）は、下記の式（７３）で表される。
上記の式（７３）から結合カーブ９４を表す結合曲線として下記の式（７４）が求まる。
上記の式（７４）による接合曲線のα依存性は図１１に示めされる。図１１では、縦軸に飛程の深さｙ（即ち、ΔＲｐ）を、横軸に飛程の横方向の広がりｘ（即ち、ΔＲｐｔ）をｎｍ単位で示し、ΔＲｐ、ΔＲｐｔ共に１０ｎｍである場合の上記の式（７４）による接合曲線を示している。ここでは、例として、αが「０．５」、「１．０」、「２．０」、「１０．０」の場合が示される。
チルト角の大きい場合の深さ方向は、下記の式（７５）とし、
また、横方向はゲート端からＲｐｓｉｎθだけ広げ、その上で下記の式（７６）として扱う。
矩形分布を扱う場合は、上述したような矩形領域９１、９２、又は９３が定義される領域は明確である。この場合は、既に生成した矩形領域９１、９２、又は９３をデータ・プログラム格納部１３の所定記憶領域に格納しておき、存在している不純物濃度は初期化して０にし、入力される不純物濃度分布で置き換えることができる。また、任意の不純物濃度分布でも、その濃度がある設定濃度以上であれば、その領域の濃度を初期化して０にし、入力される不純物濃度分布で置き換えることができる。つまり、
単純な足し合わせ：ａｄｄ
置き換え ：ｒｅｐｌａｃｅ
というモードを設けるようにしても良い。
ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）デバイスの場合、シングル及びダブルゲートＳＯＩとも、ここでのモデルの深さをＳＯＩ厚以下の領域を無視して扱えばよい。
このように、イオン注入条件に連動してパラメータが発生されるが、表示されたパラメータを変更することによって、それを利用した不純物濃度分布を発生できる。
以上説明した各解析モデルをプログラムとしてパーソナルコンピュータ等の汎用コンピュータにインストールすることによってデバイスシミュレータ、インバース・モデリングシミュレータ等として、以下に説明するシミュレータ１００が構成される。
図１３は、イオン注入分布の発生をシミュレーションするシミュレータの概念的構成図である。シミュレータ１００は、コンピュータ本体部１０と外部出力・表示部２０により構成される。コンピュータ本体部１０には、ＣＰＵ１１、ＲＡＭ１２、データ・プログラム格納部１３、Ｉ／Ｏ１４、ドライバ１８等がバス１５を介して接続されている。外部出力・表示部２０にはモニター２１及び外部記憶装置２２が設けられており、Ｉ／Ｏ１４を介してコンピュータ本体部１０に接続されている。
パラメータデータベース１６及びイオン注入分布シミュレーションプログラム１７が、例えば、記憶媒体１９に格納されており、ドライバ１８にセットされることによってシミュレータ１００にインストールされ、データ・プログラム格納部１３に格納されている。そして、後述する図２３に示すモニター画面を介してイオン注入条件２ａを入力すると、イオン注入分布２ｂを示す演算結果がモニター２１の画面に出力されるとともに、外部記憶装置２２への格納が可能になる。
図１４は、シミュレータ装置の機能構成例を示す図である。図１４において、シミュレータ１００は、分布パラメータ発生部３２と、解析モデル作成部３３と、２次元濃度分布発生部３４と、デバイスシミュレーション３５と、ボックスモデル作成部３６とを有する。
分布パラメータ発生部３２は、イオン注入条件３１の入力に応じて、イオン注入の飛程の射影Ｒｐ、飛程の射影の深さの広がりΔＲｐ、飛程の射影の横方向の広がりΔＲｐｔ、高次のモーメントγ及びβとを発生する処理部である。分布パラメータを発生させた後、シミュレータ１００の利用者による選択に従って、解析モデル作成部３３又はボックスモデル作成部３６が実行される。
解析モデル作成部３３は、ゲートパターン無依存の領域ａ１（図３）を計算する領域ａ１計算部３３ａ、ゲートパターン依存の領域ａ２（図５）を計算する領域ａ２計算部３３ｂと、ゲート電極４でシャドーイングされる領域ｂ（図６）を計算する領域ｂ計算部３３ｃとを有し、計算した領域ａ１、ａ２、及び領域ｂに基づいてトータルのイオン注入分布を計算する処理部である。
２次元濃度分布発生部３４は、数値計算により、メッシュサイズに応じて各イオンビーム９が基板に対するイオン注入濃度を計算し、全イオンビーム９に対して計算することによって２次元のイオン注入濃度分布を発生させる処理部である。
デバイスシミュレーション３５は、注入条件から対応する分布パラメータを発生させて電気特性を評価する処理部である。
ボックスモデル作成部３６は、第１矩形領域作成部３６ａと、第２矩形領域作成部３６ｂと、第３矩形領域作成部３６ｃとを有し、ボックスモデルとして図９の矩形領域９１、図１０の矩形領域９１、又は図１１の矩形領域９３の何れかを作成する処理部である。
シミュレータ１００では、データ・プログラム格納部１３に格納された処理部３２から３６を実現するためのプログラムに基づく命令をＣＰＵ１１が読み出して実行することによって、ＣＰＵ１１が処理部３２から３６の各処理部として機能する。
図１５は、イオン注入濃度分布を発生させるためのフローチャート図である。図１５において、シミュレータ１００がイオン注入条件を入力すると（ステップＳ１１）、イオン注入条件に含まれるエネルギー、ドーズ量、チルト角を示す情報に基づいて、所定のデータベースを用いて、分布パラメータ発生部３２がＲｐ、ΔＲｐ、ΔＲｐｔ、γ、及びβを発生する（ステップＳ１２）。
次に、利用者の選択に応じて、解析モデルを作成する詳細計算か、ボックスモデルを作成する簡易計算かのいずれかを実行する。利用者が詳細計算を選択した場合、解析モデル作成部３３は、ポケットイオン注入分布計算を行う（ステップＳ１３）。ステップＳ１３において、解析モデル作成部３３は、下記のステップＳ１３２からＳ１３５を含むステップＳ１３１と、ステップＳ１３６からＳ１３８とを実行する。
解析モデル作成部３３は、回転角９０°での各部計算処理を行うステップＳ１３１において、式（１０）等を用いて領域ａ１計算部３３ａによってゲートパターン無依存の領域ａ１（図３）を計算し（ステップＳ１３２）、式（１６）等を用いて領域ａ２計算部３３ｂによってゲートパターン依存の領域ａ２（図５）を計算し（ステップＳ１３３）、領域ｂ計算部３３ｃによってゲート電極４でシャドーイングされる領域ｂ（図６）を計算する（ステップＳ１３４）。そして、式（２１）を用いて各領域ａ１、ａ２、及びｂを足し合わせる（ステップＳ１３５）。
次に、解析モデル作成部３３は、式（２４）を用いて回転角２７０°でポケットイオン注入分布を計算し（ステップＳ１３６）、式（２６）を用いて回転角０°、１８０°でポケットイオン注入分布を計算する（ステップＳ１３７）。そして、式（２７）を用いて各回転角におけるポケットイオン注入分布を足し合わせる（ステップＳ１３８）。
ステップＳ１３におけるポケットイオン注入分布計算を終了すると、解析モデル作成部３３は、式（１）、式（２）、式（３）、式（４）を用いて他のプロセスのイオン注入分布を計算し（ステップＳ１４）、式（５）を用いてトータルのイオン注入分布を計算する（ステップＳ１５）。
そして、解析モデル作成部３３は、２次元濃度分布を発生させ（ステップＳ１６）、デバイスシミュレーションを行って（ステップＳ１７）、イオン注入濃度分布を発生させるための処理を終了する。
一方、利用者が簡易計算を選択している場合、ステップＳ１２での処理に続いて、ボックスモデル作成部３６によって、利用者によって選択されたボックスモデルに対応した処理を行う（ステップＳ１９）。ステップＳ１９では、利用者によって図９に示すボックスモデルが選択された場合には、第１矩形領域作成部３６ａによってボックスモデルを作成する。利用者によって図１０に示すボックスモデルが選択された場合には、第２矩形領域作成部３６ｂによってボックスモデルを作成する。利用者によって図１１に示すボックスモデルが選択された場合には、第３矩形領域作成部３６ｃによってボックスモデルを作成する。
そして、解析モデル作成部３３は、作成されたボックスモデル（矩形領域９１、９２、又は９３）に基づいて２次元濃度分布を発生させ（ステップＳ１６）、デバイスシミュレーションを行って（ステップＳ１７）、イオン注入濃度分布を発生させるための処理を終了する。
図１６は、解析モデル作成部によるポケットイオン注入分散計算処理で行われる関数変換処理を説明するためのフローチャート図である。図１６において、解析モデル作成部３３は、式（４５）及び（４６）を用いてＰｅａｒｓｏｎをＪｏｉｎｅｄ ｈａｌｆ分布で近似する（ステップＳ７１）。例えば、図７（ａ）及び図７（ｂ）に示すように近似される。
そして、解析モデル作成部３３は、式（４７）を用いて、Ｊｏｉｎｅｄ ｈａｌｆ ＧａｕｓｓのγＪＨＧを計算する（ステップＳ７２）。そして、式（４９）及び（５０）を用いてＪｏｉｎｅｄ ｈａｌｆ ＧａｕｓｓのΔＲｐｆ（θ）、ΔＲｐｂ（θ）が計算される（ステップＳ７３）。更に、解析モデル作成部３３は、式（５２）を用いてＪｏｉｎｅｄ ｈａｌｆ ＧａｕｓｓのγＪＨＧ（θ）を計算する（ステップＳ７４）。
更に、解析モデル作成部３３は、式（５４）を用いてＰｅａｒｓｏｎのγ（θ）を計算し（ステップＳ７５）、式（５４）を用いてＰｅａｒｓｏｎのβ（θ）を計算する（ステップＳ７６）。その後、Ｐｅａｒｓｏｎ分布を発生させる（ステップＳ７７）。例えば、図２４（ａ）及び図２４（ｂ）に示すように近似される。
結晶Ｓｉ中の分布をｄｕａｌ Ｐｅａｒｓｏｎ又はテール関数で表現する。ｄｕａｌ Ｐｅａｒｓｏｎで表現する場合、解析モデル作成部３３は、上述したステップＳ７１からＳ７７での処理を２個のＰｅａｒｓｏｎ分布に個別に適応させてｄｕａｌ Ｐｅａｒｓｏｎを発生させる（ステップＳ７８）。
一方、テール関数で表現する場合、解析モデル作成部３３は、テール関数（例えば、式（５８））を発生させる（ステップＳ７９）。そして、解析モデル作成部３３は、ステップＳ８０又はステップＳ８１のいずれかの処理を実行して、テール関数への拡張を行う。
ステップＳ８０において、解析モデル作成部３３は、式（６３）を用いてテール関数のパラメータの角度依存性を仮定し（図２５）、この関数変換処理を終了する。或いは、ステップＳ８１において、テール関数のモーメントを評価してＰｅａｒｓｏｎ分布に変換後のテールＰｅａｒｓｏｎに対して（即ち、テール関数のモーメントを評価してピアソン分布に近似させてデュアルピアソン分布とし）、上記ｄｕａｌ Ｐｅａｒｓｏｎと同様の処理を実行して角度依存分布を発生させ（図２６）、この関数変換処理を終了する。
このようにして評価した射影分布を高チルトイオン注入分布の射影分布に代入して２次元分布を得ることができる。
以上を前提として、ここで、図１７乃至図２３を参照して、本発明の実施例１のポケットイオン注入分布発生方法を説明する。この場合のプロセス条件は、下記の通りであり、この注入条件からデータベース（上記の非特許文献２２乃至非特許文献２７参照）を利用して対応する分布パラメータを発生させる。
・Ｓｕｂｓｔｒａｔｅ：Ｂｏｒｏｎ ２×１０１６ｃｍ−３
・Ｃｈａｎｎｅｌ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ：Ｂｏｒｏｎ １０ ｋｅＶ ｔｉｌｔ ７° ２×１０１３ｃｍ−２
（Ｒｐ＝３８．４ｎｍ，ΔＲｐ＝３０．９ｎｍ，ΔＲｐｔ＝１６．０ｎｍ）
・Ｇａｔｅ ｐａｔｔｅｒｎ ｆａｂｒｉｃａｔｉｏｎ ｖａｒｉｏｕｓ ｇａｔｅ ｌｅｎｇｔｈ ＬＧ ｗｉｔｈ ｄＧ ｏｆ ０．１μｍ．
・Ｐｏｃｋｅｔ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ
Ｂｏｒｏｎ ５ ｋｅＶ ｔｉｌｔ ２８° ９×１０１２ｃｍ−２
（Ｒｐ＝９．９９１ｎｍ，ΔＲｐ＝２０．６３ｎｍ，ΔＲｐｔ＝９．０８８ｎｍ）
又は
Ｂｏｒｏｎ １０ ｋｅＶ ｔｉｌｔ ２８° ９×１０１２ｃｍ−２
（Ｒｐ＝３８．４１ｎｍ，ΔＲｐ＝３０．９ｎｍ，ΔＲｐｔ＝１６ｎｍ）
Ｒｏｔａｔｉｏｎ０°，９０°，１８０°，ａｎｄ ２７０°
・Ｅｘｔｅｎｓｉｏｎ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ：Ａｓ ３ ｋｅＶ ｔｉｌｔ０° ｒｏｔａｔｉｏｎ０° ２×１０１５ｃｍ−２
（Ｒｐ＝４．７ｎｍ，ΔＲｐ＝１．９ｎｍ，ΔＲｐｔ＝２．０ｎｍ）
・Ｓｉｄｅ ｗａｌｌ ｆｏｒｍａｔｉｏｎ ６０ｎｍ
・Ｓｏｕｒｃｅ／ｄｒａｉｎ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ：Ｐ ８ ｋｅＶ ｔｉｌｔ０° ｒｏｔａｔｉｏｎ０ ２×１０１５ｃｍ−２
（Ｒｐ＝９．２ｎｍ，ΔＲｐ＝８．４ｎｍ，ΔＲｐｔ＝９．０ｎｍ）
この条件で、統合シミュレータＨｙｐｅｒ Ｅｎｖｉｒｏｎｍｅｎｔ ｆｏｒ Ｅｘｐｌｏｒａｔｉｏｎ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｉｍｕｌａｔｉｏｎ（ＨｙＥＮＥＸＳＳ）（例えば、非特許文献２８及び２９参照）に組み込まれているプロセスシミュレータのＳｙＰｒｏＳ（Ｈｙｐｅｒ Ｓｙｎｔｈｅｓｉｚｅｄ Ｐｒｏｃｅｓｓ Ｓｉｍｕｌａｔｏｒ）で計算した不純物濃度分布と、解析モデルで評価した１０ｋｅＶでＰｏｃｋｅｔ注入のみの２次元濃度分布を図１７（ａ）及び図１７（ｂ）に示す。図１７（ａ）は解析モデルによるＭＯＳ構造基板中の２次元不純物濃度分布を示すグラフ図であり、図１７（ｂ）は数値計算によるＭＯＳ構造基板中の２次元不純物濃度分布を示すグラフ図である。図１７（ａ）に示す解析モデルによる不純物濃度分布１７−１と、図１７−２に示す数値計算による不純物濃度分布１７ｂとが略一致していることがわかる。
プロセスシミュレータＨｙＰｒｏｓによる数値計算による分布と解析モデルによる分布の比較を、図１８（ａ）及び図１８（ｂ）に示す。図１８（ａ）はゲート端垂直方向濃度分布における比較を示すグラフ図であり、図１８（ｂ）はピーク濃度位置での横方向濃度分布における比較を示すグラフ図である。図１８（ａ）はゲート端の深さ方向の分布を示し、図１８（ｂ）は深さＲｐｃｏｓθにおける横方向の切り出した分布を示している。図１８（ａ）及び図１８（ｂ）において、解析モデル（Ａｎａｌｙｔｉｃａｌ）、数値計算（Ｎｕｍｅｒｉｃａｌ）、両者ともよく一致している。
これらの両不純物濃度分布をデバイスシミュレータｒ（例えば、非特許文献２９参照）に取り込みＶＧ−ＩＤ特性を評価した結果を図１９に示す。図１９は、プロセスシミュレータＨｙＰｒｏｓによる解析モデルと数値計算の各々の２次元濃度分布を用いて、デバイスシミュレーションした結果を示すグラフ図である。図１９に示す結果において、ゲート長ＬＧ＝０．０５、０．２μｍともに両者ともよく一致している。
しきい値電圧Ｖｔｈのゲート長依存性について図２０で説明する。図２０は、しきい値電圧のゲート長依存性を示すグラフ図である。しきい値電圧Ｖｔｈは数値計算で得られるドレイン電流Ｉｐをデバイスサイズ（ゲート長ＬＧ、デバイス長Ｗ）で規格化した電流が下記の式（７７）によって求められるゲート電圧として定義している。
２次元不純物濃度分布を解析的に評価したものと数値的に評価したものでよく一致していることがわかる。
図２１は、本発明の実施例１のポケットイオン注入分布発生方法を踏まえたＭＯＳＦＥＴの電気特性シミュレーションのシステム構成図である。図に示すように、基板情報、チャンネルイオン注入条件、ゲート情報（ゲート電極長ＬＧ，ゲート絶縁膜厚ｔｏｘ），エクステンション注入条件、サイドウォール情報（Ｌｓｉｄｅ），ソース・ドレイン注入条件を入力して各工程によるイオン注入分布を計算する。
次いで、各工程における計算結果を各工程毎に足し合わせて総分布計算を行って各工程毎の分布、パラメータを表示する。ポケットイオン注入における、イオン注入分布の例を領域ａ１、ａ２及びｂ毎に図２２（ａ）、図２２（ｂ）及び図２２（ｃ）に示す。図２２（ａ）は、ゲートの影響のない領域ａ１のイオン注入分布を示し、図２２（ｂ）はゲートの影響のある領域ａ２のゲートの側壁からの寄与によるイオン注入分布を示し、図２２（ｃ）は影響のある領域ａ２の平面部からの寄与によるイオン注入分布を示す。
最後にバイアス条件を入力して、上述の全工程によるイオン注入分布に基づいてＶＧ−ＩＤ等の電気特性を計算し、その結果を表示する。図２３は実施例１の解析モデルＤＡＳ（Ｄｅｖｉｃｅ Ａｎａｌｙｓｉｓ Ｓｙｓｔｅｍ）の入力画面である。
このように、解析２次元分布モデルを用いたデバイスシミュレーションは数値計算と同様な電気特性を示しており、これにより、プロセス条件と結びつけてデバイスシミュレーションを簡易的にすることが可能になった。
次に、図２４及び図２５を参照して、本発明の実施例２のＪｏｉｎｅｄ ｈａｌｆ Ｇａｕｓｓ分布近似を用いた、イオン注入分布のチルト角度依存性の解析モデルと数値計算の比較について図２４（ａ）及び図２４（ｂ）で説明する。図２４（ａ）は、アモルファスＳｉに４０ｋｅＶでＢをイオン注入した場合の数値計算と解析モデルによる計算結果を示す図である。図２４（ａ）に示す計算結果において、両者の計算結果は略一致している。また、図２４（ｂ）は、アモルファスＳｉに４０ｋｅＶでＡｓをイオン注入した場合の数値計算と解析モデルによる計算結果を示す図である。図２４（ｂ）に示す計算結果において、両者の計算結果は略一致している。
図１６のステップＳ８０における式（６３）を用いてテール関数で表現されたイオン注入分布のチルト角度依存性の解析モデルと数値計算との比較について図２５（ａ）及び図２５（ｂ）で説明する。図２５（ａ）は、単結晶Ｓｉに４０ｋｅＶでＢをイオン注入した場合の数値計算と解析モデルによる計算結果を示す図である。両者の計算結果は略一致しているが、チルト角４０°及びチルト角６０°においてテール部が少しずれている。また、図２５（ｂ）は、単結晶Ｓｉに４０ｋｅＶでＡｓをイオン注入した場合の数値計算と解析モデルによる計算結果を示す図である。両者は比較的略一致している。
このように、Ｊｏｉｎｅｄ ｈａｌｆ Ｇａｕｓｓ分布近似を用いた解析モデルによっても数値計算の場合と同程度のイオン注入分布を発生することができる。また、本発明の実施例２の解析モデルは、解析的取扱いが可能なＧａｕｓｓ分布を基本にしているので、数値計算に比べて大幅に計算時間を短縮することができる。
次に、図２６及び図２７を参照して、本発明の実施例３のテールＰｅａｒｓｏｎ分布を説明する。ここでは、テール関数のモーメントＲｐ、ΔＲｐ、γ、βから発生させたＰｅａｒｓｏｎ分布を利用したｄｕａｌ Ｐｅａｒｓｏｎとテール関数の比較を示す。
図１６のステップＳ８１におけるテール関数とテールＰｅａｒｓｏｎとの比較について図２６（ａ）及び図２６（ｂ）で説明する。図２６（ａ）は、単結晶ＳｉにＢを２０ｋｅＶ、４０ｋｅＶ、８０ｋｅＶでイオン注入した場合のテール関数における分布とテールＰｅａｒｓｏｎ分布の比較図である。図２６（ａ）から明らかなように、非常に良い一致を示している。
図２６（ｂ）は、単結晶ＳｉにＡｓを２０ｋｅＶ，４０ｋｅＶ，８０ｋｅＶでイオン注入した場合のテール関数における分布とテールＰｅａｒｓｏｎ分布の比較図である。図２６（ｂ）から明らかなように、この場合も非常に良い一致を示している。
図２７は、テール関数の各パラメータとテールＰｅａｒｓｏｎ分布の各パラメータの比較図である。この場合、テール関数の中に含まれるＰｅａｒｓｏｎ関数がＰｅａｒｓｏｎ ＩＶの場合は処理を追加する。Ｐｅａｒｓｏｎは全領域で定義されているため、低濃度の領域でテール関数よりおおきくなってしまう場合がある。これが４次のモーメントβに効いてきて、テール関数のＰｅａｒｓｏｎ近似が悪くなる。
そこで、テール関数の方が大きい状態から、低濃度領域でＰｅａｒｓｏｎ ＩＶが大きくなってしまう深さをｙ０とすると、下記の式（７８）に置き換えて、テール関数の合成を行う。
上記より、開示されるシミュレータ１００によって、ポケットイオン注入分布解析モデルを実現することができる。他のプロセスの解析モデルと合わせて、ＭＯＳの不純物濃度分布をすべて解析モデルで表現できる。シミュレータ１００によって、通常のプロセスシミュレーションから得られる２次元不純物濃度分布とよく一致する解析モデルを作成することできる。さらに、両分布を用いたデバイスシミュレーションは同様な電気特性を示し、これにより、プロセス条件と結びつけてデバイスシミュレーションを容易に実現することができる。
本国際出願は２００９年２月２７日に出願した日本国特許出願２００９−０４６９１４号に基づく優先権を主張するものであり、２００９−０４６９１４号の全内容を本国際出願に援用する。
１ 基板
２ チャンネルドープ領域
３ ゲート絶縁膜
４ ゲート電極
５ ポケット領域
６ エクステンション領域
７ サイドウォール
８ ソース・ドレイン領域
９ イオンビーム
１０ コンピュータ本体部
１１ ＣＰＵ
１２ ＲＡＭ
１３ データ・プログラム格納部
１４ Ｉ／Ｏ
１５ バス
１６ パラメータデータベース
１７ イオン注入分布シミュレーションプログラム
２０ 外部出力・表示部
２１ モニター
２２ 外部記憶装置
３１ イオン注入条件
３２ 分布パラメータ発生部
３３ 解析モデル作成部
３３ａ 領域ａ１計算部
３３ｂ 領域ａ２計算部
３３ｃ 領域ｂ計算部
３４ ２次元濃度分布発生部
３５ デバイスシミュレーション
３６ ボックスモデル作成部
３６ａ 第１矩形領域作成部
３６ｂ 第２矩形領域作成部
３６ｃ 第３矩形領域作成部

Claims (18)

  1. コンピュータがイオン注入分布を発生させるイオン注入分布発生方法であって、該コンピュータが、
    高チルト角によるイオン注入分布を発生させる際に、チャネル領域に与える影響がゲート構造により異なるイオン注入分布領域を計算して、該イオン注入分布領域毎に、ガウス分布を用いて該イオン注入分布の解析モデルを作成する解析モデル作成手順を実行することを特徴とするイオン注入分布発生方法。
  2. 前記解析モデル作成手順は、
    前記イオン注入分布領域毎のガウス分布を用いたポケットイオン注入分布を各軸方向への射影関数と分布の広がりを示す関数とで表すことによって、該射影関数に対してピアソン分布を拡張させてジョインドハーフガウスで近似する近似手順を更に有することを特徴とする請求項１記載のイオン注入分布発生方法。
  3. 前記解析モデル作成手順は、
    ジョインドハーフガウスの前方ガウス分布の飛程の広がりと後方ガウス分布の飛程の広がりの２つのモーメントから高次のモーメントγを評価する第１のγ評価手順を更に有することを特徴とする請求項２記載のイオン注入分布発生方法。
  4. 前記解析モデル作成手順は、
    ジョインドハーフガウスの前記２つのモーメントのチルト角依存性を評価する角度依存性評価手順を更に有することを特徴とする請求項３記載のイオン注入分布発生方法。
  5. 前記解析モデル作成手順は、
    前記評価した２つのモーメントのチルト角依存性に基づいて、チルト角におけるジョインドハーフガウスの高次のモーメントγを評価する第２のγ評価手順を更に有することを特徴とする請求項４記載のイオン注入分布発生方法。
  6. 前記解析モデル作成手順は、
    前記第２のγ評価手順によって評価された前記チルト角におけるジョインドハーフガウスの高次のモーメントγをピアソン分布の高次のモーメントγに変換する変換手順を更に有することを特徴とする請求項５記載のイオン注入分布発生方法。
  7. 前記解析モデル作成手順は、
    前記変換手順によって変換された前記ピアソン分布の高次のモーメントγから高次のモーメントβを評価するβ評価手順を更に有することを特徴とする請求項６記載のイオン注入分布発生方法。
  8. 前記解析モデル作成手順は、
    前記ピアソン分布の高次のモーメントγが０の場合の高次のモーメントβのチルト角依存性を評価するβ角度依存性評価手順を更に有することを特徴とする請求項７記載のイオン注入分布発生方法。
  9. 前記解析モデル作成手順は、
    デュアルピアソン分布の２つのピアソン分布の各々に対して前記各手順を行ってイオン注入の深さと濃度で示される射影分布を得ることを特徴とする請求項７記載のイオン注入分布発生方法。
  10. 前記解析モデル作成手順は、
    テール関数のパラメータの角度依存性を下記の式（７９）で変換することによって、
    イオン注入の深さと濃度で示される射影分布を得ることを特徴とする請求項７記載のイオン注入分布発生方法。
  11. 前記解析モデル作成手順は、
    テール関数のモーメントを評価してピアソン分布に近似させてデュアルピアソン分布とし、該デュアルピアソン分布の２つのピアソン分布の各々に対して前記各手順を行うことを特徴とする請求項７記載のイオン注入分布発生方法。
  12. 前記解析モデル作成手順は、
    前記イオン注入の深さと濃度で示される射影分布を前記ポケットイオン注入分布の射影分布に代入して２次元濃度分布を得ることを特徴とする請求項９記載のイオン注入分布発生方法。
  13. 前記コンピュータは、
    前記イオン注入分布のモーメントパラメータと関連させて、ソース領域及びドレイン領域とに夫々に生成した矩形領域で一定濃度としたボックス分布を発生させるボックス分布発生手順を実行することを特徴とする請求項１記載のイオン注入分布発生方法。
  14. 前記ボックス分布発生手順は、
    前記各矩形領域は、イオン注入の際の飛程の射影と、該射影の深さの広がりと、及び該射影の横方向の広がりとで求められる第１の領域、該飛程の射影を境界として該境界の上下に該射影の深さの広がりを持たせた領域を深さ範囲として該射影の横方向の広がりとで求められる第２の領域、又は該第１の領域において、該射影の深さの広がりと該射影の横方向の広がりとの結合部分に結合カーブを形成した第３の領域の何れかであることを特徴とする請求項１３記載のイオン注入分布発生方法。
  15. 前記ボックス分布発生手順は、
    前記イオン注入分布が高チルト角の場合に前記ボックス分布を発生させることを特徴とする請求項１３記載のイオン注入分布発生方法。
  16. コンピュータがイオン注入分布を発生させてデバイスをシミュレーションするデバイスシミュレータであって、該コンピュータが、
    高チルト角によるイオン注入分布を発生させる際に、チャネル領域に与える影響がゲート構造により異なるイオン注入分布領域を計算して、該イオン注入分布領域毎に、ガウス分布を用いて該イオン注入分布の解析モデルを作成する解析モデル作成手段として機能することを特徴とするデバイスシミュレータ。
  17. コンピュータがイオン注入分布を発生させてデバイスをシミュレーションするインバース・モデリングシミュレータであって、該コンピュータが、
    高チルト角によるイオン注入分布を発生させる際に、チャネル領域に与える影響がゲート構造により異なるイオン注入分布領域を計算して、該イオン注入分布領域毎に、ガウス分布を用いて該イオン注入分布の解析モデルを作成する解析モデル作成手段として機能することを特徴とするインバース・モデリングシミュレータ。
  18. 前記イオン注入分布は、ポケット領域のイオン注入分布であることを特徴とする請求項１記載のイオン注入分布発生方法。
JP2011501529A 2009-02-27 2010-01-08 イオン注入分布発生方法及びシミュレータ Active JP5527315B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011501529A JP5527315B2 (ja) 2009-02-27 2010-01-08 イオン注入分布発生方法及びシミュレータ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009046914 2009-02-27
JP2009046914 2009-02-27
PCT/JP2010/050449 WO2010098153A1 (ja) 2009-02-27 2010-01-08 イオン注入分布発生方法及びシミュレータ
JP2011501529A JP5527315B2 (ja) 2009-02-27 2010-01-08 イオン注入分布発生方法及びシミュレータ

Publications (2)

Publication Number Publication Date
JPWO2010098153A1 true JPWO2010098153A1 (ja) 2012-08-30
JP5527315B2 JP5527315B2 (ja) 2014-06-18

Family

ID=42665363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011501529A Active JP5527315B2 (ja) 2009-02-27 2010-01-08 イオン注入分布発生方法及びシミュレータ

Country Status (3)

Country Link
US (1) US8718986B2 (ja)
JP (1) JP5527315B2 (ja)
WO (1) WO2010098153A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5625350B2 (ja) * 2009-12-24 2014-11-19 富士通株式会社 情報処理装置、情報処理方法、およびプログラム
JP2011205034A (ja) * 2010-03-26 2011-10-13 Fujitsu Ltd イオン注入分布発生方法及びシミュレータ
CN102446721B (zh) * 2011-12-12 2013-08-14 中国科学院微电子研究所 多能离子注入实现阶梯状掺杂浓度分布的方法
CN103943485B (zh) * 2014-04-28 2016-09-07 上海华力微电子有限公司 形成水平方向功函数可变的栅极的方法
KR102525873B1 (ko) 2015-10-16 2023-04-27 삼성전자주식회사 반도체 공정 시뮬레이션 장치 및 그것의 시뮬레이션 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152239A (ja) * 1991-11-29 1993-06-18 Sony Corp 斜め方向イオン注入工程のシミユレーシヨン方法
JP3521097B2 (ja) * 1995-07-03 2004-04-19 シャープ株式会社 表面チャネル型ｃｍｏｓトランジスタの製造方法
JP2000252716A (ja) * 1999-03-03 2000-09-14 Sony Corp 分布定数フィルタおよびその製造方法、ならびに分布定数フィルタ回路基板
JP4106587B2 (ja) 2001-11-29 2008-06-25 富士通株式会社 イオン注入分布の評価方法
JP4842494B2 (ja) * 2002-06-19 2011-12-21 富士通株式会社 イオン分布計算方法およびプログラム
JP2005217230A (ja) * 2004-01-30 2005-08-11 Toshiba Corp イオン注入シミュレーション装置、イオン注入シミュレーション方法、イオン注入シミュレーションプログラム及びイオン注入シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2006012945A (ja) * 2004-06-23 2006-01-12 Seiko Epson Corp デバイスシミュレーション装置、デバイスシミュレーション方法及びデバイスシミュレーションプログラム
JP4866850B2 (ja) 2005-06-30 2012-02-01 富士通株式会社 不純物濃度分布の予測方法及び不純物濃度分布を決定するプログラム
WO2007007402A1 (ja) * 2005-07-13 2007-01-18 Fujitsu Limited イオン注入のシミュレーション方法及び半導体装置の製造方法
JP5317483B2 (ja) * 2008-01-29 2013-10-16 株式会社東芝 半導体装置
JP5152239B2 (ja) 2010-03-26 2013-02-27 パナソニック株式会社 洗濯機

Also Published As

Publication number Publication date
JP5527315B2 (ja) 2014-06-18
WO2010098153A1 (ja) 2010-09-02
US20110307229A1 (en) 2011-12-15
US8718986B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
US9141737B1 (en) Analysis of stress impact on transistor performance
JP5527315B2 (ja) イオン注入分布発生方法及びシミュレータ
Fiori et al. Three-dimensional simulation of one-dimensional transport in silicon nanowire transistors
Stanojević et al. Nano device simulator—a practical subband-BTE solver for path-finding and DTCO
Jin et al. An efficient approach to include full-band effects in deterministic Boltzmann equation solver based on high-order spherical harmonics expansion
CN106446395A (zh) 一种nmos总剂量辐照效应的解析建模方法
Zhou et al. Unified MOSFET compact IV model formulation through physics-based effective transformation
Kosina et al. A hybrid device simulator that combines Monte Carlo and drift-diffusion analysis
Chaudhuri et al. 3D vs. 2D device simulation of FinFET logic gates under PVT variations
Stettler et al. State-of-the-art TCAD: 25 years ago and today
Dabhi et al. Anomalous GIDL effect with back bias in FinFET: Physical insights and compact modeling
Kwon et al. Reduction method of gate-to-drain capacitance by oxide spacer formation in tunnel field-effect transistor with elevated drain
Shen et al. Calibration of drift-diffusion model in quasi-ballistic transport region for FinFETs
JP2007027390A (ja) デバイスシミュレーション装置、デバイスシミュレーション方法およびデバイスシミュレーションプログラム
Soares et al. Three-dimensional quantum-corrected Monte Carlo device simulator of n-FinFETs
Entner et al. A comparison of quantum correction models for the three-dimensional simulation of FinFET structures
JP2011205034A (ja) イオン注入分布発生方法及びシミュレータ
Esseni et al. Technology computer aided design
Chen et al. Flicker noise simulation by physical trap model
Kosina et al. Technology CAD: process and device simulation
Tribuzio Process Simulation and Compact Modeling for a NS-GAAFET
Phelps et al. Field enhanced diffusion of nitrogen and boron in 4H–silicon carbide
Maiti Simulation Environment
Kampen Evaluation of CMOS architectures below 50 nm gate length by numerical simulations
Bordelon Jr Evaluation and development of the hydrodynamic transport model for submicron silicon device analysis

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140331

R150 Certificate of patent or registration of utility model

Ref document number: 5527315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150