JPWO2009107218A1 - エレベータ装置 - Google Patents

Abstract

エレベータ装置において、ブレーキ制御部は、第１及び第２のブレーキ制御演算部と、第１及び第２のブレーキ制御演算部の共有データを記憶するブレーキ制御共有メモリ部と、巻上機制御通信部との間で信号の送受信を行うブレーキ制御通信部とを有している。また、第１及び第２のブレーキ制御演算部は、ブレーキ制御共有メモリ部を介して入力信号及び演算結果を互いに比較するとともに、比較結果が所定の範囲を超えると故障検出信号をブレーキ制御通信部から出力させる。

Description

この発明は、駆動シーブの回転に応じた信号を発生する複数の速度検出器を用い、これらの速度検出器からの複数系統の信号に基づいてブレーキ制御部によりブレーキ装置を制御するエレベータ装置に関するものである。

一般的に、エレベータの安全システムは、複数のスイッチ及び複数の接触子を含む直列回路である安全チェーンにより構成されている。これらの接触子やスイッチのうち、例えば過速度ガバナやリミットスイッチは、かごの動作に応じて操作される。また、乗場ドアのスイッチやロック装置は、ドアの動きに応じて操作される。

これに対して、従来の電子安全システムを用いたエレベータでは、中央コントローラにより、電子安全バスを介して、種々のセンサ、接触子及びスイッチが監視される。センサ、接触子及びスイッチには、各位置において、それぞれバスノードが接続されている。そして、バスノードから中央コントローラに状態情報が送信される。また、中央コントローラには、安全バス及びバスノードに接続された入出力ポートを有するマイクロプロセッサボードが設けられている（例えば、特許文献１参照）。

一方、従来のエレベータのブレーキ制御装置では、異常検出時に、第１のブレーキ制御部により巻上機ブレーキが動作され、かごが非常停止される。また、巻上機ブレーキの非常制動動作時にかごの減速度が所定値以上になると、第２のブレーキ制御部により巻上機ブレーキの制動力が低減される（例えば、特許文献２参照）。

特表２００２−５３８０６１号公報 ＷＯ２００７／０８８５９９Ａ１

しかし、上記のような従来の電子安全システムでは、バスノード毎に通信手段とそれを駆動する電源配線などが必要であり、コストが高くなる。また、従来のブレーキ制御装置では、センサの異常やブレーキ制御部自体の異常を検出することができなかった。

この発明は、上記のような課題を解決するためになされたものであり、コストアップを抑えつつ省配線化を図るとともに、ブレーキ制御の信頼性を向上させることができるエレベータ装置を得ることを目的とする。

この発明によるエレベータ装置は、駆動シーブと、駆動シーブを回転させる巻上機モータと、駆動シーブの回転を制動するブレーキ装置とを有する巻上機、駆動シーブに巻き掛けられている懸架手段、懸架手段により吊り下げられ、巻上機により昇降されるかご、駆動シーブの回転に応じた検出信号をそれぞれ発生する第１及び第２の速度検出器、第１及び第２の速度検出器からの検出信号に基づいて巻上機モータを制御する巻上機制御部、及び第１及び第２の速度検出器からの検出信号に基づいてブレーキ装置を制御するブレーキ制御部を備え、巻上機制御部は、第１及び第２の速度検出器に対応する信号に基づいて巻上機モータを制御するための演算を行う巻上機制御演算部と、信号の送受信を行う巻上機制御通信部とを有し、ブレーキ制御部は、第１の速度検出器に対応する信号に基づいてブレーキ装置を制御するための演算を行う第１のブレーキ制御演算部と、第２の速度検出器に対応する信号に基づいてブレーキ装置を制御するための演算を行う第２のブレーキ制御演算部と、第１及び第２のブレーキ制御演算部の共有データを記憶するブレーキ制御共有メモリ部と、巻上機制御通信部との間で信号の送受信を行うブレーキ制御通信部とを有し、第１及び第２のブレーキ制御演算部は、ブレーキ制御共有メモリ部を介して入力信号及び演算結果を互いに比較するとともに、比較結果が所定の範囲を超えると故障検出信号をブレーキ制御通信部から出力させる。

この発明の実施の形態１によるエレベータ装置を示す構成図である。 図１のエレベータ装置の詳細な構成を示す構成図である。 図２のブレーキ制御部の動作を示すフローチャートである。 非常停止指令発生直後にかごが減速する場合の駆動シーブ速度、駆動シーブ減速度、第１及び第２のブレーキ用電磁継電器の状態、及び第１及び第２の減速度制御スイッチの状態の時間変化を示す説明図である。 図２の第１及び第２のブレーキ制御演算部の異常診断動作を示すフローチャートである。 この発明の実施の形態２によるエレベータ装置を示す構成図である。 この発明の実施の形態３によるエレベータ装置を示す構成図である。 この発明の実施の形態４によるエレベータ装置を示す構成図である。

以下、この発明の好適な実施の形態について図面を参照して説明する。
実施の形態１．
図１はこの発明の実施の形態１によるエレベータ装置を示す構成図である。図において、かご１及び釣合おもり２は、懸架手段としての主索３により昇降路内に吊り下げられており、巻上機４の駆動力により昇降路内を昇降される。

巻上機４は、主索３が巻き掛けられた駆動シーブ５、駆動シーブ５を回転させる巻上機モータ６、及び駆動シーブ５の回転を制動するブレーキ装置７を有している。ブレーキ装置７は、第１及び第２の制動部７ａ，７ｂを有している。

巻上機モータ６には、その回転軸の回転速度、即ち駆動シーブ５の回転速度に応じた信号を発生する速度検出部８が設けられている。巻上機モータ６及びブレーキ装置７は、運転制御装置９により制御される。運転制御装置９には、速度検出部８からの信号が入力される。

各制動部７ａ，７ｂは、駆動シーブ５と同軸に結合されたブレーキドラム（ブレーキ車）と、ブレーキドラムに接離されるブレーキシューと、ブレーキシューをブレーキドラムに押し付けて制動力を印加するブレーキばねと、ブレーキばねに抗してブレーキシューをブレーキドラムから引き離し制動力を解放する電磁マグネットとを有している。

図２は図１のエレベータ装置の詳細な構成を示す構成図である。第１の制動部７ａの電磁マグネットには、第１のブレーキコイル（第１の電磁コイル）１１が設けられている。第２の制動部７ｂの電磁マグネットには、第２のブレーキコイル（第２の電磁コイル）１２が設けられている。

第１及び第２のブレーキコイル１１，１２は、電源に対して並列に接続されている。第１及び第２のブレーキコイル１１，１２と電源との間には、第１及び第２のブレーキ用電磁継電器１３，１４が直列に接続されている。

第１のブレーキコイル１１とグランドとの間には、第１の減速度制御スイッチ１５が接続されている。第２のブレーキコイル１２とグランドとの間には、第２の減速度制御スイッチ１６が接続されている。第１及び第２の減速度制御スイッチ１５，１６としては、例えば半導体スイッチが用いられている。これら第１及び第２の減速度制御スイッチ１５，１６をＯＮ／ＯＦＦすることにより、第１及び第２のブレーキコイル１１，１２に流れる電流が制御され、第１及び第２の制動部７ａ，７ｂの制動力の印加度合いが制御される。

速度検出部８は、それぞれ独立して検出信号を発生する第１及び第２の速度検出器としての第１及び第２のエンコーダ８ａ，８ｂを含んでいる。

運転制御装置９は、巻上機モータ６を制御する巻上機制御部２１、ブレーキ装置７を制御するブレーキ制御部２２、及びフロントエンド部２３を有している。また、巻上機制御部２１、ブレーキ制御部２２及びフロントエンド部２３は、共通の制御盤内に収容されている。

巻上機モータ６と巻上機制御部２１との間には、第１及び第２の巻上機用電磁継電器１７，１８が直列に接続されている。フロントエンド部２３は、巻上機モータ６及びブレーキ装置７を駆動するためのエンコーダ信号、スイッチ指令信号及び遮断信号等と、巻上機制御部２１及びブレーキ制御部２２との間のインターフェースとして機能する。

フロントエンド部２３は、第１のフロントエンド演算部２３ａ、第２のフロントエンド演算部２３ｂ、フロントエンド共有メモリ部（２ポートＲＡＭ）２３ｃ、フロントエンド故障報知部２３ｄ及びフロントエンド通信部２３ｅを有している。

第１のフロントエンド演算部２３ａには、第１のエンコーダ８ａからの信号が入力される。第２のフロントエンド演算部２３ｂには、第２のエンコーダ８ｂからの信号が入力される。

第１のフロントエンド演算部２３ａは、第１のブレーキ用電磁継電器１３、第１の減速度制御スイッチ１５及び第１の巻上機用電磁継電器１７のＯＮ／ＯＦＦをそれぞれ制御する。第２のフロントエンド演算部２３ｂは、第２のブレーキ用電磁継電器１４、第２の減速度制御スイッチ１６及び第２の巻上機用電磁継電器１８のＯＮ／ＯＦＦをそれぞれ制御する。

第１及び第２のフロントエンド演算部２３ａ，２３ｂは、それぞれコンピュータにより構成されており、第１及び第２のエンコーダ８ａ，８ｂからの信号に基づいて演算処理を行い、駆動シーブ５の回転速度を求める。

また、第１及び第２のフロントエンド演算部２３ａ，２３ｂは、フロントエンド共有メモリ部２３ｃに対して共有データのリード・ライトが可能になっている。さらに、第１のフロントエンド演算部２３ａ，２３ｂは、フロントエンド共有メモリ部２３ｃを介して、第１及び第２のエンコーダ８ａ，８ｂからの検出信号及び互いの演算結果を比較する。そして、検出信号の差や演算結果の差が許容値を超えると、故障検出信号をフロントエンド故障報知部２３ｄに入力する。

フロントエンド通信部２３ｅは、巻上機制御部２１及びブレーキ制御部２２との通信（シリアル通信）を行う。

巻上機制御部２１は、巻上機駆動部２１ａ、巻上機制御演算部２１ｂ及び巻上機制御通信部２１ｃを有している。巻上機駆動部２１ａは、第１及び第２の巻上機用電磁継電器１７，１８を介して巻上機モータ６に接続されており、巻上機モータ６を駆動するためのインバータ等を含んでいる。巻上機制御通信部２１ｃは、ブレーキ制御部２２及びフロントエンド部２３との通信（シリアル通信）を行う。

巻上機制御演算部２１ｂには、巻上機制御通信部２１ｃを介して、フロントエンド部２３からの第１及び第２のエンコーダ８ａ，８ｂに対応した信号が入力される。巻上機制御演算部２１ｂは、コンピュータにより構成されており、フロントエンド部２３からの信号に基づいて演算処理を行い、巻上機駆動部２１ａを制御するための指令信号を生成する。

ブレーキ制御部２２は、第１のブレーキ制御演算部２２ａ、第２のブレーキ制御演算部２２ｂ、ブレーキ制御共有メモリ部（２ポートＲＡＭ）２２ｃ、ブレーキ制御故障報知部２２ｄ及びブレーキ制御通信部２２ｅを有している。ブレーキ制御通信部２２ｅは、巻上機制御部２１及びフロントエンド部２３との通信（シリアル通信）を行う。

第１及び第２のブレーキ制御演算部２２ａ，２２ｂには、ブレーキ制御通信部２２ｅを介して、フロントエンド部２３からの信号が入力される。第１のブレーキ制御演算部２２ａは、コンピュータにより構成されており、第１のエンコーダ８ａに対応する信号に基づいて演算処理を行い、第１の減速度制御スイッチ１５のＯＮ／ＯＦＦを制御するための信号を生成する。また、第２のブレーキ制御演算部２２ｂは、コンピュータにより構成されており、第２のエンコーダ８ｂからの信号に基づいて第１のブレーキ制御演算部２２ａと同一の演算処理を行い、第２の減速度制御スイッチ１６のＯＮ／ＯＦＦを制御するための信号を生成する。

また、第１及び第２のブレーキ制御演算部２２ａ，２２ｂは、ブレーキ制御共有メモリ部２２ｃに対して共有データのリード・ライトが可能になっている。さらに、第１及び第２のブレーキ制御用演算部２２ａ，２２ｂは、ブレーキ制御共有メモリ部２２ｃを介して互いの入力信号及び演算結果を比較する。そして、入力信号又は演算結果の差が許容値を超えると、故障検出信号をブレーキ制御故障報知部２２ｄに入力する。

さらにまた、ブレーキ制御部２２は、かご１を非常停止させる際、かご１の減速度が過大にならないように、第１及び第２の減速度制御スイッチ１５，１６のＯＮ／ＯＦＦを制御してブレーキ装置７の制動力を調整する（減速度制御）。

次に、動作について説明する。第１及び第２のフロントエンド演算部２３ａ，２３ｂは、かご１が走行する毎に、第１及び第２のエンコーダ８ａ，８ｂからの信号に基づいて予め決められた演算を行い、駆動シーブ５の回転速度を検出する。

このとき、第１のフロントエンド演算部２３ａは、フロントエンド共有メモリ部２３ｃを通して、第１のエンコーダ８ａからの信号と、第２のエンコーダ８ｂからの信号とを比較する。そして、それらの差が予め決められた入力信号許容誤差範囲内のときは、必要な演算処理を実行して演算結果をフロントエンド共有メモリ部２３ｃに書き込む。

同様に、第２のフロントエンド演算部２３ｂは、フロントエンド共有メモリ部２３ｃを通して、第２のエンコーダ８ｂからの信号と、第１のエンコーダ８ａからの信号とを比較する。そして、それらの差が予め決められた入力信号許容誤差範囲内のときは、必要な演算処理を実行して演算結果をフロントエンド共有メモリ部２３ｃに書き込む。

また、第１及び第２のフロントエンド演算部２３ａ，２３ｂは、フロントエンド共有メモリ部２３ｃから他系統の演算結果を読み込み、自系統の演算結果と比較する。そして、それらの差が予め決められた演算結果許容誤差範囲内のときは、演算結果をフロントエンド通信部２３ｅに出力する。

しかし、第１及び第２のエンコーダ８ａ，８ｂからの入力信号の差又は演算結果の差が許容誤差範囲内ではない場合、第１及び第２のフロントエンド演算部２３ａ，２３ｂは、何等かの異常が発生したと判断し、故障検出信号をフロントエンド故障報知部２３ｄに入力する。

第１及び第２のフロントエンド演算部２３ａ，２３ｂでの演算結果、及びフロントエンド故障報知部２３ｄに入力された故障検出信号は、フロントエンド通信部２３ｅから巻上機制御部２１及びブレーキ制御部２２に送信される。このとき、演算結果の電文には、第１及び第２のフロントエンド演算部２３ａ，２３ｂによる処理時刻のデータが付加される。これにより、第１及び第２のフロントエンド演算部２３ａ，２３ｂによる処理時刻が巻上機制御部２１及びブレーキ制御部２２での演算に反映される。また、時刻を故障診断における判定基準とし、巻上機制御やブレーキ制御の信頼性及び精度を高くすることができる。

また、故障検出信号には、故障発生箇所（異常箇所）の情報が付加されて送信される。これにより、巻上機制御部２１及びブレーキ制御部２２での演算に故障発生箇所の情報が反映される。

例えば、第１のエンコーダ８ａからの信号が常時０になった場合、故障発生箇所が第１のエンコーダ８ａである旨の情報が故障検出信号に付加され、巻上機制御部２１及びブレーキ制御部２２に送信される。

これにより、ブレーキ制御部２２では、第１及び第２のブレーキ制御演算部２２ａ，２２ｂにより、ブレーキ装置７を制動動作させるための指令を生成する演算が実行され、演算結果がブレーキ制御通信部２２ｅを介してフロントエンド部２３に送信される。そして、フロントエンド部２３によりブレーキ装置７が制動動作される。

また、巻上機制御部２１では、巻上機制御演算部２１ｂにより、かご１の昇降を停止させるための指令を生成する演算が実行され、巻上機駆動部２１ａにより巻上機モータ６が停止される。

次に、フロントエンド部２３が正常な演算結果を通信した場合のブレーキ制御部２２の動作について説明する。図３は図２のブレーキ制御部２２の動作を示すフローチャートであり、第１及び第２のブレーキ制御演算部２２ａ，２２ｂは、図３に示すような処理を同時に並行して実行する。

図３において、第１及び第２のブレーキ制御演算部２２ａ，２２ｂは、まず処理に必要な複数のパラメータを初期設定する（ステップＳ１）。この例では、パラメータとして、かご停止判定に用いる駆動シーブ速度Ｖ０［ｍ／ｓ］、減速度制御を停止する駆動シーブ速度Ｖ１［ｍ／ｓ］、及び駆動シーブ５の減速度を判定するための第１及び第２の閾値γ１［ｍ／ｓ²］，γ２［ｍ／ｓ²］（γ１＜γ２）を設定する。

初期設定後の処理は、予め設定されたサンプリング周期で周期的に繰り返し実行される。即ち、第１及び第２のブレーキ制御演算部２２ａ，２２ｂは、フロントエンド部２３からの信号を所定の周期で取り込む（ステップＳ２）。次に、フロントエンド部２３からの信号に基づいて、駆動シーブ減速度γ［ｍ／ｓ²］を演算する（ステップＳ３）。

この後、第１及び第２のブレーキ制御演算部２２ａ，２２ｂは、駆動シーブ速度（モータ回転速度）Ｖが停止判定速度Ｖ０よりも大きく、かつ駆動シーブ減速度γが第１の閾値γ１よりも大きいかどうかを判定する。そして、この条件を満たしていなければ、第１及び第２のブレーキ用電磁継電器１３，１４を開状態とするための指令を生成し（ステップＳ９）、この指令をブレーキ制御通信部２２ｅからフロントエンド部２３に送信する。これにより、第１及び第２のブレーキコイル１１，１２が電源から遮断され、減速度制御が不可となる。

また、Ｖ＞Ｖ０、かつγ＞γ１の条件を満たした場合、第１及び第２のブレーキ制御演算部２２ａ，２２ｂは、第１及び第２のブレーキ用電磁継電器１３，１４を閉じるための指令を生成し（ステップＳ５）、この指令をブレーキ制御通信部２２ｅからフロントエンド部２３に送信する。

ここで、かご１の非常停止時には、巻上機モータ６への通電も遮断されるため、非常停止指令が発生してから実際に制動力が作用するまでの間に、かご１側の荷重と釣合おもり２の荷重とのアンバランスによって、かご１が加速される場合と、かご１が減速される場合とがある。

第１及び第２のブレーキ制御演算部２２ａ，２２ｂでは、γ≦γ１であれば、非常停止指令発生直後にかご１が加速されていると判断し、早急に制動力を作用させるように第１及び第２のブレーキ用電磁継電器１３，１４を開状態とする。また、γ＞γ１であれば、かご１が減速されていると判断し、減速度が過大にならないように第１及び第２のブレーキ用電磁継電器１３，１４を閉じて減速度制御を実施する。

減速度制御では、第１及び第２のブレーキ制御演算部２２ａ，２２ｂは、駆動シーブ減速度γが第２の閾値γ２よりも大きいかどうかを判定する（ステップＳ６）。そして、γ＞γ２であれば、駆動シーブ減速度γを抑えるため、第１及び第２の減速度制御スイッチ１５，１６を予め設定されたスイッチングデューティ（例えば５０％）でＯＮ／ＯＦＦするための指令を生成し（ステップＳ７）、この指令をブレーキ制御通信部２２ｅからフロントエンド部２３に送信する。これにより、第１及び第２のブレーキコイル１１，１２に所定の電圧が印加され、ブレーキ装置７の制動力が制御される。このとき、第１及び第２の減速度制御スイッチ１５，１６は、互いに同期するようにＯＮ／ＯＦＦされる。

また、γ≦γ２であれば、第１及び第２の減速度制御スイッチ１５，１６は開状態のままとする。この後、第１及び第２のブレーキ制御演算部２２ａ，２２ｂは、制御停止判定を行う（ステップＳ８）。制御停止判定では、駆動シーブ速度Ｖが閾値Ｖ１未満であるかどうかが判定される。そして、Ｖ≧Ｖ１であれば、そのまま入力処理（ステップＳ２）に戻る。また、Ｖ＜Ｖ１であれば、第１及び第２のブレーキ用電磁継電器１３，１４を開状態とする指令を生成してから（ステップＳ９）、入力処理（ステップＳ２）に戻る。

ここで、図４は非常停止指令発生直後にかご１が減速する場合の駆動シーブ速度、駆動シーブ減速度、第１及び第２のブレーキ用電磁継電器１３，１４の状態、及び第１及び第２の減速度制御スイッチ１５，１６の状態の時間変化を示す説明図である。

非常停止が発生したとすると、かご１は即座に減速を開始する。そして、時刻Ｔ１に減速度がγ１に達すると、第１及び第２のブレーキ用電磁継電器１３，１４が閉じられ、時刻Ｔ２で減速度がγ２に達すると、第１及び第２の減速度制御スイッチ１５，１６がＯＮ／ＯＦＦされる。この後、駆動シーブ速度がＶ１未満になると、第１及び第２のブレーキ用電磁継電器１３，１４が開かれ、第１及び第２の減速度制御スイッチ１５，１６による減速度制御が停止される。

図５は図２の第１及び第２のブレーキ制御演算部２２ａ，２２ｂの異常診断動作を示すフローチャートである。第１及び第２のブレーキ制御演算部２２ａ，２２ｂは、図３における入力処理（ステップＳ２）以降の各処理が完了した時点で図５に示すような診断処理を呼び出す。

異常診断動作では、フロントエンド部２３からの入力値や第１及び第２のブレーキ制御演算部２２ａ，２２ｂによる演算結果の整合性を判定する（ステップＳ１１）。具体的には、入力値や演算結果の差が所定の範囲内であれば、異常なしと判断し、図３における次の処理に戻る。

また、入力値や演算結果の差が所定の範囲を超えた場合、異常ありと判断し、第１及び第２のブレーキ用電磁継電器１３，１４を開状態とする指令を生成し（ステップＳ１２）、故障検出信号をブレーキ制御故障報知部２２ｄに出力する（ステップＳ１３）。

ブレーキ制御故障報知部２２ｄは、故障検出信号を受けると、ブレーキ制御通信部２２ｅを介して、巻上機制御部２１にブレーキ制御部２２の故障を伝えるとともにエレベータの運行を停止させる指令を出力する。

このようなエレベータ装置では、巻上機制御部２１に巻上機制御通信部２１ｃを設けるとともに、ブレーキ制御部２２にブレーキ制御通信部２２ｅを設け、巻上機制御通信部２１ｃとブレーキ制御通信部２２ｅとの間でのデータの送受信を可能としたので、全体的な安全回路としてはスイッチ群や接触子群を直列に接続したチェーン方式を用いてコストアップを抑えつつ、制御盤内の省配線化を図ることができる。

また、ブレーキ制御部２２には、ブレーキ装置７を制御するための同一の演算を行う第１及び第２のブレーキ制御演算部２２ａ，２２ｂを設けるとともに、ブレーキ制御共有メモリ部２２ｃを設け、第１及び第２のブレーキ制御演算部２２ａ，２２ｂは、ブレーキ制御共有メモリ部２２ｃを介して入力信号及び演算結果を互いに比較するとともに、比較結果が所定の範囲を超えると故障検出信号をブレーキ制御通信部２２ｅから出力させるので、第１及び第２のブレーキ制御演算部２２ａ，２２ｂ自体の故障を検出することができ、ブレーキ制御の信頼性を向上させることができる。

このように、省配線化を図るとともに、信頼性を向上させることにより、機器の保守や据付の省力化を図ることもできる。

さらに、第１及び第２のブレーキ制御演算部２２ａ，２２ｂは、かご１を非常停止させる際、かご１の減速度が所定値以下となるようにブレーキ装置７の制動力を制御するとともに、故障検出信号を出力することにより減速度制御を無効とするので、非常停止時の乗り心地を向上させることができるとともに、信頼性をさらに向上させることができる。

さらにまた、第１及び第２のエンコーダ８ａ，８ｂからの信号を含む種々の信号と、巻上機制御部２１及びブレーキ制御部２２との間のインターフェースとして機能するフロントエンド部２３を用いたので、制御盤内の更なる省配線化を図ることができる。

また、フロントエンド部２３には、駆動シーブ５の回転速度を求めるための同一の演算を行う第１及び第２のフロントエンド演算部２３ａ，２３ｂを設けるとともに、フロントエンド共有メモリ部２３ｃを設け、第１及び第２のフロントエンド演算部２３ａ，２３ｂは、フロントエンド共有メモリ部２３ｃを介して入力信号及び演算結果を互いに比較するとともに、比較結果が所定の範囲を超えると故障検出信号をフロントエンド通信部２３ｅから出力させるので、第１及び第２のフロントエンド演算部２３ａ，２３ｂ自体の故障や第１及び第２のエンコーダ８ａ，８ｂの故障を検出することができ、システム全体の信頼性を向上させることができる。

実施の形態２．
次に、図６はこの発明の実施の形態２によるエレベータ装置を示す構成図である。図において、運転制御装置９は、巻上機制御部２１、及びフロントエンド・ブレーキ制御部２４を有している。フロントエンド・ブレーキ制御部２４は、実施の形態１のフロントエンド部２３の機能とブレーキ制御部２２の機能とを兼ね備えている。また、巻上機制御部２１及びフロントエンド・ブレーキ制御部２４は、共通の制御盤内に収容されている。

フロントエンド・ブレーキ制御部２４は、第１及び第２のフロントエンド・ブレーキ制御演算部２４ａ，２４ｂ、フロントエンド・ブレーキ制御共有メモリ部２４ｃ、フロントエンド・ブレーキ制御故障報知部２４ｄ及びフロントエンド・ブレーキ制御通信部２４ｅを有している。

第１のフロントエンド・ブレーキ制御演算部２４ａは、実施の形態１の第１のブレーキ制御演算部２２ａ及び第１のフロントエンド演算部２３ａの機能を有している。第２のフロントエンド・ブレーキ制御演算部２４ｂは、実施の形態１の第２のブレーキ制御演算部２２ｂ及び第２のフロントエンド演算部２３ｂの機能を有している。他の構成は、実施の形態１と同様である。

このようなエレベータ装置では、部品点数を減らして構成を簡単にすることができ、制御盤の小型化を図ることができるとともに、コストを低減することができる。

実施の形態３．
次に、図７はこの発明の実施の形態３によるエレベータ装置を示す構成図である。図において、フロントエンド部２３は、演算部や共有メモリ部を有しておらず、第１及び第２のフロントエンド通信部２３ｆ，２３ｇのみを有している。また、ブレーキ制御部２２は、ブレーキ制御通信部２２ｅの代わりに、第１及び第２のブレーキ制御通信部２２ｇ，２２ｇを有している。これにより、入力信号や減速度制御指令信号は、２系統の直接通信システムにより送受信される。また、巻上機制御部２１との通信は、２系統のうちの１系統により行われる。他の構成は、実施の形態１と同様である。

このようなエレベータ装置では、部品点数を減らして構成を簡単にすることができ、制御盤の小型化を図ることができるとともに、コストを低減することができる。

実施の形態４．
次に、図８はこの発明の実施の形態４によるエレベータ装置を示す構成図である。図において、かごドア及び複数の乗場ドアには、戸開状態であることを検出する戸開センサ３１が２組ずつ設けられている。また、かご１には、戸開状態で乗場の床とかご１の床との間の段差を調整するための床合わせセンサ３２が２組設けられている。戸開センサ３１及び床合わせセンサ３２からの信号は、それぞれ対応する第１及び第２のフロントエンド演算部２３ａ，２３ｂに入力される。

第１及び第２のフロントエンド演算部２３ａ，２３ｂは、戸開センサ３１及び床合わせセンサ３２からの信号に基づいて、戸開状態でかご１が駆動されることを検出する。また、第１及び第２のフロントエンド演算部２３ａ，２３ｂは、床合わせ動作中にかご１が所定の床合わせゾーンを越えて移動したと判断した場合、第１及び第２のブレーキ用電磁継電器１３，１４と第１及び第２の巻上機用電磁継電器１７，１８とが開放される。

また、第１及び第２のブレーキ制御演算部２２ａ，２２ｂは、かご１の走行中に戸開状態を検出した場合、かご１を非常停止させるとともに、非常停止動作中のかご１又は駆動シーブ５の減速度低減制御を実施する。

このようなエレベータ装置では、かご１が戸開状態で床合わせゾーンから離脱したことが検出されると、第１及び第２のブレーキコイル１１，１２と巻上機モータ６に対する電源が即座に遮断されるので、信頼性を向上させることができる。また、かご１の床と乗場の天井部との間の空間、又はかご１の天井部と乗場の床との間の空間を大きく確保することができる。

なお、実施の形態４において、戸開状態を検出し、かつ巻上機４の回転速度が設定値以上である場合に、巻上機４の速度が目標減速パターンに追従するように第１及び第２のブレーキコイル１１，１２の電流を第１及び第２の減速度制御スイッチ１５，１６により制御してもよい。これにより、巻上機４の速度が高い状態でも、目標減速パターンを小さくして制動できるので、非常制動時の減速度を小さくできる。

また、実施の形態４の運転制御装置９を実施の形態２、３のような構成としてもよい。
さらに、実施の形態４では、第１及び第２のフロントエンド演算部２３ａ，２３ｂに床合わせ動作中の戸開走行防止機能を持たせたが、この機能を第１及び第２のブレーキ制御演算部２２ａ，２２ｂに持たせてもよい。
さらにまた、フロントエンド演算部２３ａ，２３ｂやブレーキ制御演算部２２ａ，２２ｂに他の安全監視機能を持たせてもよい。例えば、終端階を圧縮するようなかご速度監視機能や、マルチーカー式エレベータにおけるかご同士の近接防止機能などを付加してもよい。
また、主索３としては、断面円形のロープや偏平断面のベルトを用いることができる。
さらに、上記の例では、２重系のシステムを示したが、３重以上の多重系としてもよい。

Claims (8)

1. 駆動シーブと、上記駆動シーブを回転させる巻上機モータと、上記駆動シーブの回転を制動するブレーキ装置とを有する巻上機、
   上記駆動シーブに巻き掛けられている懸架手段、
   上記懸架手段により吊り下げられ、上記巻上機により昇降されるかご、
   上記駆動シーブの回転に応じた検出信号をそれぞれ発生する第１及び第２の速度検出器、
   上記第１及び第２の速度検出器からの検出信号に基づいて上記巻上機モータを制御する巻上機制御部、及び
   上記第１及び第２の速度検出器からの検出信号に基づいて上記ブレーキ装置を制御するブレーキ制御部
   を備え、
   上記巻上機制御部は、上記第１及び第２の速度検出器に対応する信号に基づいて上記巻上機モータを制御するための演算を行う巻上機制御演算部と、信号の送受信を行う巻上機制御通信部とを有し、
   上記ブレーキ制御部は、上記第１の速度検出器に対応する信号に基づいて上記ブレーキ装置を制御するための演算を行う第１のブレーキ制御演算部と、上記第２の速度検出器に対応する信号に基づいて上記ブレーキ装置を制御するための演算を行う第２のブレーキ制御演算部と、上記第１及び第２のブレーキ制御演算部の共有データを記憶するブレーキ制御共有メモリ部と、上記巻上機制御通信部との間で信号の送受信を行うブレーキ制御通信部とを有し、
   上記第１及び第２のブレーキ制御演算部は、上記ブレーキ制御共有メモリ部を介して入力信号及び演算結果を互いに比較するとともに、比較結果が所定の範囲を超えると故障検出信号を上記ブレーキ制御通信部から出力させるエレベータ装置。
2. 上記第１及び第２のブレーキ制御演算部は、上記かごを非常停止させる際、上記かごの減速度が所定値以下となるように上記ブレーキ装置の制動力を制御するとともに、上記故障検出信号を出力することにより上記かごの減速度制御を無効とする請求項１記載のエレベータ装置。
3. 上記巻上機制御通信部及び上記ブレーキ制御通信部との間で信号の送受信を行うフロントエンド通信部を有し、上記第１及び第２の速度検出器からの信号を含む種々の信号と、上記巻上機制御部及び上記ブレーキ制御部との間のインターフェースとして機能するフロントエンド部
   をさらに備えている請求項１記載のエレベータ装置。
4. 上記フロントエンド部は、上記第１の速度検出器からの信号に基づいて上記駆動シーブの回転速度を演算する第１のフロントエンド演算部と、上記第２の速度検出器からの信号に基づいて上記駆動シーブの回転速度を演算する第２のフロントエンド演算部と、上記第１及び第２のフロントエンド演算部の共有データを記憶するフロントエンド共有メモリ部とをさらに有し、
   上記第１及び第２のフロントエンド演算部は、上記フロントエンド共有メモリ部を介して入力信号及び演算結果を互いに比較するとともに、比較結果が所定の範囲を超えると故障検出信号を上記フロントエンド通信部から出力させる請求項３記載のエレベータ装置。
5. 上記フロントエンド部は、上記第１及び第２のフロントエンド演算部による演算結果に処理時刻のデータを付加して上記ブレーキ制御部に送信する請求項４記載のエレベータ装置。
6. 上記フロントエンド部は、上記故障検出信号に故障発生箇所の情報を付加して上記ブレーキ制御部に送信する請求項４記載のエレベータ装置。
7. 戸開状態を検出する戸開センサ、及び
   戸開状態で乗場の床と上記かごの床との間の段差を調整するための床合わせセンサ
   をさらに備え、
   上記第１及び第２のフロントエンド演算部は、上記戸開センサ及び上記床合わせセンサからの信号に基づいて、床合わせ動作中に上記かごが所定の床合わせゾーンを越えて移動したと判断した場合、上記巻上機モータ及び上記ブレーキ装置への電源を遮断する請求項４記載のエレベータ装置。
8. 戸開状態を検出する戸開センサ
   をさらに備え、
   上記第１及び第２のブレーキ制御演算部は、上記かごの走行中に戸開状態を検出した場合、上記かごを非常停止させるとともに、非常停止動作中の減速度制御を実施する請求項１記載のエレベータ装置。

Images