JPWO2009069785A1 - 発光素子及び照明装置 - Google Patents

発光素子及び照明装置 Download PDF

Info

Publication number
JPWO2009069785A1
JPWO2009069785A1 JP2009543888A JP2009543888A JPWO2009069785A1 JP WO2009069785 A1 JPWO2009069785 A1 JP WO2009069785A1 JP 2009543888 A JP2009543888 A JP 2009543888A JP 2009543888 A JP2009543888 A JP 2009543888A JP WO2009069785 A1 JPWO2009069785 A1 JP WO2009069785A1
Authority
JP
Japan
Prior art keywords
light
light emitting
layer
electrode pad
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009543888A
Other languages
English (en)
Other versions
JP5227334B2 (ja
Inventor
義之 川口
義之 川口
和博 西薗
和博 西薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009543888A priority Critical patent/JP5227334B2/ja
Publication of JPWO2009069785A1 publication Critical patent/JPWO2009069785A1/ja
Application granted granted Critical
Publication of JP5227334B2 publication Critical patent/JP5227334B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

光取り出し効率を向上させ、光取り出し面の全面における発光強度分布の不均一を抑制可能な発光素子を提供する。発光素子は、n型半導体層と発光層とp型半導体層とを有する半導体積層体と、p型半導体層と接続する電極パッドと、を具備する。半導体積層体は、その主面のうち、発光層からの光が出射される主面に多数の突起を有する。そして、半導体積層体の前記主面は、電極パッドの近傍に位置する第1領域と、第1領域よりも電極パッドに対して離間した第2領域と、を有し、突起の間隔は前記第1領域よりも第2領域が小さい。

Description

本発明は、発光ダイオード(LED:Light Emitting Diode)等の発光素子及び照明装置に関するものである。
近年、窒化物系半導体などの半導体を用いた発光素子が注目されている。
半導体を用いた発光素子は、エネルギー消費が小さく、また、発光寿命が長いことから、白熱電球または蛍光ランプの代替品として、その発光素子の実用化が始まっている。しかしながら、半導体を用いた発光素子の発光効率は、蛍光灯に比較すると低いため、更なる高効率化が求められている。
発光素子の高効率化の手法の一つである光取り出し効率の向上方法として、例えば、発光素子の表面に凹凸構造を形成する方法が挙げられる(例えば、特許文献1を参照)。この方法により得られた発光素子は、半導体層の一方主面に周期的に形成された凹凸構造を有する。この凹凸構造が光散乱を発生させて、反射光の反射角度を変化させる。そして、外部との界面において光の入射角が臨界角の範囲内となる割合を増やす。これにより、発光素子の光取り出し効率が向上する。
しかし、p型半導体層は、n型半導体層および発光層と比較すると電気抵抗が高い。そのため、p型半導体層上に設けられた電極パッドから注入された電流は、p型半導体層中に十分に拡散せず、電極パッド近傍で強い発光強度を示す。その結果、発光素子全面において、均一な発光強度分布が得られない。
特開平12−91639号公報
本発明の目的は、光取り出し効率を向上させ、光取り出し面の全面における発光強度分布の不均一を抑制した発光素子を得ることである。
本発明の実施形態にかかる発光素子は、n型半導体層と発光層とp型半導体層とを有する半導体積層体と、p型半導体層と接続する電極パッドと、を具備する。半導体積層体は、その主面のうち、発光層からの光が出射される主面に多数の突起を有する。そして、半導体積層体の前記主面は、電極パッドの近傍に位置する第1領域と、第1領域よりも電極パッドに対して離間した第2領域と、を有し、突起の間隔は前記第1領域よりも第2領域が小さい。
本発明の一実施形態の発光素子を示す断面図である。 図1に示す発光素子を上面視したときの平面図である。 本発明の一実施形態の発光素子を示す断面図である。 本発明の一実施形態の発光素子を示す断面図である。 図4に示す発光素子を上面視したときの平面図である。 本発明の一実施形態の照明装置を示す断面図である。 実施例1の発光素子について、コンピュータシミュレーションによって光取り出し面を通過した光線強度の分布をプロットした平面図である。 比較例1の発光素子について、コンピュータシミュレーションによって光取り出し面を通過した光線強度の分布をプロットした平面図である。 比較例2の発光素子について、コンピュータシミュレーションによって光取り出し面を通過した光線強度の分布をプロットした平面図である。 比較例3の発光素子について、コンピュータシミュレーションによって光取り出し面を通過した光線強度の分布をプロットした平面図である。 実施例2の発光素子について、コンピュータシミュレーションによって光取り出し面を通過した光線強度の分布をプロットした平面図である。 比較例1の発光素子を示す断面図である。 比較例2の発光素子を示す断面図である。 比較例3の発光素子を示す断面図である。 図14に示す発光素子を上面視したときの平面図である。
以下、本発明の発光素子の実施の形態について、図面を参照しつつ詳細に説明する。本発明は、以下の実施形態に限定されるものではない。
<第1の実施形態の発光素子>
図1および図2に示すように、本実施の形態の発光素子は、基板1上に、n型半導体層2a、発光層2bおよびp型半導体層2cから構成される半導体積層体2が形成されている。また、p型半導体層2c上には、第2の導電層として透明導電層3が形成されている。そして、この透明導電層3上には電極パッドとしてのp電極パッド7が形成されている。一方、n型半導体層2a上には、第1の導電層としてのn電極5が形成されている。n電極5には、外部から電流を注入するために、それぞれn電極パッド6が設けられている。n電極パッド6は、ワイヤーボンディングによって外部のパッケージの配線等と接続される。
なお、図1および図2に、発光中心14を示す。ここで、発光中心14とは、発光層2b中において、最も発光強度の大きい領域をいう。図1および図2の場合、n型半導体層2cの電気抵抗が高いため、p型電極パッドからの電流が十分に拡散せずに、p型電極パッドの近傍が発光中心14となる。図2に示すように、発光素子を平面視したとき、発光中心14は電極パッド7と重なっている。
図1および図2に示すように、発光層2bからの光が出射される半導体積層体2の主面をp型半導体層2cが有している場合、p型半導体層2cの主面上には多数の突起4が形成されている。
図2に示すようにp型半導体層2cの主面は、p電極パッド7の近傍に位置する第1領域16と、第1領域16よりもp電極パッド7に対して離間した第2領域17と、を有する。第1領域および第2領域とは、p電極パッドからの距離が異なって互いに隣接する2つの突起4を有する領域をいう。隣接する突起4の間隔は、第1領域16よりも第2領域17が小さい。
発光強度の強い電極パッドの近傍では、互いの突起の間隔が大きいために光散乱量は少ない。従って、電極パッド近傍では、光の強度は大きいが、光散乱量が少ないため、外部へ放出される光の量は最大強度から低下する。一方、電極パッドから離間した位置では、突起の間隔は前記第1領域よりも第2領域が小さいため、光散乱量が多くなる。従って、電極パッドから離れた部位では、光の強度自体は低下しているものの、光散乱量が多いため、外部へ放出される光の量の低下を抑えることができる。以上より、発光素子の光取り出し面において、電極パッドの近傍の領域から放出される光の量と、電極パッドと離間した領域から放出される光の量と、をそれぞれ調整することができる。
なお、第1領域16としては、p電極パッド7と第2領域17との間に介在するものを用いて、それぞれの突起間距離を比較することが好ましい。さらに、第1領域16において隣接する2つの突起および第2領域17において隣接する2つの突起としては、p電極パッド7とともに同一直線上に位置するものを用いることが好ましい。
図1および2に示すように、隣接する突起4の間隔は、p電極パッド7から離間するにしたがって小さくなることが好ましい。p電極パッド7から離間するにしたがって、外部へ放出される光の量の低下を抑制することができるため、外部へ放出される光の量の不均一化を抑制できる。
突起4がp電極パッド7から離間するにしたがって互いの間隔が小さくなるように形成されている場合、隣接する突起4の間隔は、p電極パッド7からの距離を変数として比例関数的または指数関数的に小さくなることが好ましい。このように突起4同士の間隔を変化させることによって、半導体層2における光の散乱量をp電極パッド7からの距離により制御することが可能となる。そのため、従来p電極パッド7近傍で強くなっていた発光強度分布を、発光素子の光取り出し面の全面においてほぼ均一にすることが可能となる。
例えば、突起4同士の間の間隔をc、p電極パッド7からの距離をdとしたとき、間隔cが距離dを変数として比例関数的に表される場合、
c=−a・d+cmax(ただし、a>0,c>0)
と表すことができる。ここで、aは突起4同士の間の間隔cが距離dにより比例関数的に減少する割合を示し、cmaxはp電極パッド7に最も近い部位におけるcの値を示す。
また、間隔cが距離dを変数として指数関数的に表される場合、
c=cmax×bed(ただし、0<b<1,e>0)
と表すことができる。ここで、bは突起4同士の間の間隔cが距離dにより指数関数的に減少する割合を示し、eは任意の定数を示す。
cmaxは、通常、10〜100μmの範囲である。
突起4の形状としては、例えば、円柱形状、多角柱形状、円錐形状、多角錐形状、部分円錐形状(例えば、縦断面が台形状である円錐台形状)、部分多角錐形状(例えば、縦断面が台形状である)等が挙げられる。また、突起4の先端の形状としては、平坦面、凸型曲面、尖頭状などが挙げられる。突起4の先端の形状としては、とくに凸型曲面または尖頭状が好ましい。先端の形状がこれらの形状であることにより、光の出射界面における実効的な屈折率が、より傾斜的に変化する。よって、出射界面における光の反射量が低減し、取り出される光の量が増加する。
突起4の底面の長さ(平均長さ)は、光学的な媒質であるp型半導体層2c中の実効波長と同程度かそれ以下が好ましい。また、突起4の高さ(平均高さ)は、p型半導体層2c中の実効波長と同程度かそれ以上が好ましい。突起4の底面の長さおよび高さが前述の場合、p型半導体層2cとその外部との間の屈折率差がより緩和される。そして、光の反射が抑制され、かつ、光散乱の効果が得られる。突起4がない場合、光はp型半導体層2cとその外部との間の界面において臨界角を超えて全反射し、透明導電層3または半導体層2の内部に閉じ込められていた。しかし、突起4の底面の長さおよび高さが前述の場合、突起4によって光の進行方向が変化するために、臨界角以内に入る割合が増加することによって、光取り出し量が向上する。
なお、突起4の底面の長さ(平均長さ)は、発光波長以上が好ましい。突起4の底面の長さが発光波長未満では、突起4によって散乱された散乱光の角度分布が狭くなり、外部との界面での入射角が臨界角以内に入って、外部に取り出すことが可能な散乱光が減少する。そのため、光取り出し効率向上の効果が十分に得られない。突起4の高さ(平均高さ)は、1.5μm以下であればよい。1.5μmを超えると、突起4を形成する際のエッチングに要する時間が長くなり、生産性が低下する傾向がある。
図1の突起4の形成方法を以下に説明する。まず、基板1上にn型半導体層2a、発光層2b及びp型半導体層2cの順に形成する。その後、p型半導体層2cの表面上にレジスト層、金属層等から成るマスクを形成し、エッチング法を用いることによって、p型半導体層2cの表面をエッチングして凹凸を容易に形成することができる。なお、エッチング法としては、反応性イオンエッチング(RIE:Riactive Ion Ettching)法等のドライエッチング法、エッチング液を用いた湿式エッチング法が挙げられる。
(半導体積層体)
半導体積層体2において、発光層2bは、n型半導体層2aとp型半導体層2cとの間に位置する。半導体層2としては、窒化ガリウムなどの窒化物半導体が挙げられる。例えば、n型半導体層2aが窒化ガリウム系化合物半導体層の場合、窒化ガリウム系化合物半導体層は、第1のn型クラッド層としてのGaN層および第2のn型クラッド層としてのIn0.02Ga0.98N層の積層体等から構成される。このn型半導体層2aの厚みは2μm〜3μm程度である。
また、p型半導体層2cがp型窒化ガリウム系化合物半導体層の場合、p型窒化ガリウム系化合物半導体層は、例えば、第1のp型クラッド層としてのAl0.15Ga0.85N層、第2のp型クラッド層としてのAl0.2Ga0.8N層、およびp型コンタクト層としてのGaN層の積層体等から構成される。このp型半導体層2cの厚みは200nm〜300nm程度である。
また、発光層2bが窒化ガリウム系化合物半導体から構成される場合、発光層2bの構造としては、例えば、多重量子井戸構造(MQW:Multi Quantum Well)等が挙げられる。なお、MQWは、禁制帯幅の広い障壁層としてのIn0.01Ga0.99N層と、禁制帯幅の狭い井戸層としてのIn0.11Ga0.89N層とを、交互に、例えば3回繰り返し規則的に積層することにより得られる。この発光層2bの厚みは25nm〜150nm程度である。
半導体積層体2の成長方法は、有機金属気相成長法(MOVPE)法が好適に用いられ。その他、分子線エピタキシー(MBE)法、ハイドライド気相成長(HVPE)法、パルスレーザデポジション(PLD)法等を用いてもよい。
なお、半導体積層体2は、図1に示すように基板1上に設けられることが好ましい。基板1としては、例えば、サファイア基板、窒化物半導体から構成される基板などが挙げられる。基板1は、半導体積層体2の成長用基板として、また、発光素子の保持用基板として用いられる。
半導体積層体2は、図4に示すように、主面に傾斜面を有してもよい。このように、傾斜面を有することにより、発光面積が増大し、光取り出し効率が向上する。また、平面視において単位面積当たりの発光量が向上する。なお、図4に示す発光素子の場合、隣接する突起4の間隔とは、図5のように発光素子を平面視したときの突起4間の間隔をいう。
傾斜面は、基板の上面の非傾斜面に対して10°〜80°の傾斜角(図4にθで示す)を有していることが好ましい。10°〜80°の傾斜角で傾斜面を形成することによって、光の取り出し効率が向上する。
傾斜面の形成には、傾斜面を有する基板1を用い、マスクを用いた酸、アルカリによるウェットエッチング法、反応性イオンエッチング(RIE)法等のエッチング法、または先端が所望の角度を有するダイシングブレードを用いたダイシング法等によって行うことができる。
(導電層)
本発明の実施態様における発光素子は、第1の導電層5および第2の導電層3を有する。なお、図1の場合、第1の導電層5はn型電極、および第2の導電層3は透明導電層3を示す。
n電極は、発光層2bが発生した光を損失なく反射し、かつn型半導体層2aと良好にオーミック接続する材質から構成されることが好ましい。そのような材質としては、例えば、アルミニウム(Al),チタン(Ti),ニッケル(Ni),クロム(Cr),インジウム(In),錫(Sn),モリブデン(Mo),銀(Ag),金(Au),ニオブ(Nb),タンタル(Ta),バナジウム(V),白金(Pt),鉛(Pb),ベリリウム(Be),酸化インジウム(In),金−シリコン(Au−Si)合金,金−ゲルマニウム(Au−Ge)合金,金−亜鉛(Au−Zn)合金,金−ベリリウム(Au−Be)合金等が挙げられる。これらのなかでも、発光層2bが発光する青色光(波長450nm)〜紫外光(波長350nm)の光に対して反射率が高いため、アルミニウム(Al)または銀(Ag)が好ましい。また、アルミニウム(Al)は、n型半導体層2aとの十分なオーミック接合が可能であるため、n電極5の材質として特に好適である。n電極5は、上記材質の中から選択した層を複数層積層したものでもよい。
透明導電層3としては、酸化インジウム錫(ITO),酸化錫(SnO),酸化亜鉛(ZnO)等の金属酸化物が使用される。なかでも、酸化インジウム錫(ITO)は、紫外光および青色光に対して高い透過率を有するだけでなく、p型窒化ガリウム系化合物半導体層2cと良好なオーミック接触が取れるために好適である。
透明導電層3の厚みは250nm〜500nmが好ましい。厚みがこの範囲内の場合、p型窒化ガリウム系化合物半導体2cと良好なオーミック接触が形成できる。また、透明導電層3での光吸収量を抑制して光取り出し効率の低下を抑えることができる。
(電極パッド)
第1の導電層5および第2の導電層3上には、それぞれn電極パッド6およびp電極パッド7が設けられている。ここで、電極パッドとは、それぞれ外部と電気的接続をとるための導線等を接続するものをいう。n電極パッド6とp電極パッド7としては、例えば、チタン(Ti)層、または、チタン(Ti)層を下地層として金(Au)層を積層したものを用いればよい。
なお、本実施形態に係る半導体を適用した発光素子は、発光ダイオード(LED)として使用することができる。
また、本実施形態の上記発光素子(LED)は次のように動作する。即ち、発光層2bを含む半導体積層体2にバイアス電流を流して、発光層2bで波長350〜400nm程度の紫外光、近紫外光または紫光を発生させ、発光素子の外側にそれらの光を取り出すように動作する。
<第2の実施形態の発光素子>
図3に、本発明の第2の実施形態の発光素子を示す。第2の実施形態の発光素子は、第1の導電層および第2の導電層のいずれかが透明導電層であり、透明導電層の主面に多数の突起を有する。図3の場合、第2の導電層3が透明導電層であり、その主面上に多数の突起4が設けられている。図1に示す発光素子が半導体積層体2上に突起4が設けられているのに対して、図3に示す発光素子は、透明導電層上に突起4が設けられている点が異なり、それ以外は同様である。
第2の実施形態の発光素子は、図2に示す平面図と同様に、p電極パッド7の近傍に位置する第1領域16と、第1領域16よりもp電極パッド7に対して離間した第2領域17と、を有する。そして、隣接する突起4の間隔は第1領域16よりも第2領域17で小さい。この構成により得られる効果は、第1の実施形態の発光素子により得られる効果と同様である。
第2の実施形態の発光素子を構成する半導体積層体2、第1の導電層5、第2の導電層3および電極パッド7は、第1の実施形態の発光素子と同様のものを用いる。
<照明装置>
図6は、本実施形態の発光素子を具備する照明装置を示す図である。照明装置は、本実施形態の発光素子20を、シリコーン樹脂等の透明樹脂またはガラス等の透明部材21で覆う或いは内包する。照明装置は、透明部材21に蛍光体または燐光体が混入した構成であることが好ましい。透明部材21中に蛍光体または燐光体が存在することによって、発光素子から生じた紫外光または近紫外光を白色光等に変換することができる。なお、符号22は実装基体である。
また、集光性を高めるために透明部材21に凹面鏡等の光反射部材を設けることもできる。このような照明装置は、従来の蛍光灯等よりも消費電力が小さく、小型であることから、小型で高輝度の照明装置として有効である。
本実施形態の発光素子の実施例(実施例1)について以下に説明する。本実施形態の発光素子の光取り出し効率の効果を確認するために、光線追跡法を用いて、図1に示す発光素子のコンピュータシミュレーションを実施した。なお、これらのコンピュータシミュレーションは、ラムダリサーチ社製のトレースプロを用いることにより実施できる。
図2に示す発光素子を用いてシミュレーションを行なった。n型窒化ガリウム系化合物半導体層2aの平面視形状は、正方形(310μm×310μm)である。n型窒化ガリウム系化合物半導体層2aの角部のうち、一部が外部に露出した1つの角部(170μm×170μm)の中央に、n型窒化ガリウム系化合物半導体層2aと接続し、直径が120μmの円形のn電極5、およびn電極5と接続するn電極パッド6を積層した。なお、n電極5はニッケル(Ni)からなり、n電極パッド6は金(Au)からなる。そして、p型窒化ガリウム系化合物半導体層2cの上面を覆うように、ITOから成る透明導電層3を形成した。その後、透明導電層3の上面の1つの角部に、p型窒化ガリウム系化合物半導体層2aと接続するp電極パッド7を形成した。なお、p電極パッド7は、100μm×100μmの正方形で、金(Au)からなる。
p型窒化ガリウム系化合物半導体層2cの上面には、多数の突起4が形成されている(突起4の数:294個)。隣接する突起4同士の間の間隔をc、p電極パッド7の端からの距離をdとしたとき、cがdを変数として比例関数的に表されるものとして、c=−0.2d+45(μm)と表されるようにした。すなわち、p電極パッド7に最も近い部位におけるcの値(最大値cmax)は45μmとし、dが大きくなるにつれてcがcmaxから徐々に小さくなるようにした。
各突起4は円錐形状であった。また、突起4の底面の長さ(最大長さ)を1μm、高さを1μmとした。
突起4は、p型窒化ガリウム系化合物半導体層2cの表面上にレジスト層から成るマスクを形成した後、反応性イオンエッチング(RIE:Riactive Ion Ettching)法を用いることによって形成した。
発光素子のサイズを平面視で一辺が350μmの正方形とし、基板1の厚みを350μm、半導体積層体2の厚みを3.4μm、透明導電層3の厚みを0.25μm、n電極5の厚みを0.43μm、n電極パッド6とp電極パッド7の厚みを0.35μmに設定した。また、発光波長は400nmとし、p電極パッド7の直下の発光層2bから16000本の光線が立体的に等方的に放射されるよう設定してコンピュータシミュレーションを実施した。
さらに、サファイアから成る透明な基板1の屈折率を1.78、半導体積層体2の屈折率を2.5、ニッケル(Ni)からなるn電極5の屈折率を1.61、金(Au)からなるn電極パッド6及びp電極パッド7の屈折率を1.66として計算を行った。なお、半導体積層体2において、n型窒化ガリウム系化合物半導体層2a、発光層2b及びp型窒化ガリウム系化合物半導体層2cは、屈折率の変化にほとんど差がないため、全て同じ屈折率とした。
以上より、図7に示すような、発光素子の光取り出し面を通過した光線の強度の分布が得られた。図7において、各ドットは1つの光線が通過した部位を示し、大きなドットは強度が大きいことを示す。
(比較例1)
突起4が設けられていない以外は実施例1と同様にして図12の発光素子を作製し、光取り出し効率のコンピュータシミュレーションを行った。図12に比較例1の発光素子を示す。シミュレーションにより、図8に示すような、発光素子の光取り出し面を通過した光線の強度の分布が得られた。
(比較例2)
突起17間の間隔が5μmで一定であること以外は実施例1と同様にして図13の発光素子を作製し、光取り出し効率のコンピュータシミュレーションを行なった。シミュレーションにより、図9に示すような、発光素子の光取り出し面を通過した光線の強度の分布が得られた。
図7〜図9のコンピュータシミュレーションの結果より、実施例1の発光素子は、比較例1の発光素子に比べて、光取り出し量が1.1倍に向上するだけでなく、光取り出し面の全面において発光強度がほぼ均一であることがわかった。また、比較例2の発光素子は、p電極パッド近傍において発光強度の分布の偏りが最も大きくなった。
(実施例2)
図4に示す発光素子を用いてシミュレーションを行なった。n型窒化ガリウム系化合物半導体層2aの平面視形状は、正方形(340μm×340μm)である。p型窒化ガリウム系化合物半導体層2cの上面を覆うように、ITOから成る透明導電層3を形成した。その後、透明導電層3の上面の1つの角部に、p型窒化ガリウム系化合物半導体層2aと接続するp電極パッド7を形成した。なお、p電極パッド7は、100μm×100μmの正方形で、金(Au)からなる。さらに、基板1の一部を傾斜させ、基板1の傾斜面上の半導体積層体2の主面を非傾斜面に対して30度傾斜させた。
p型窒化ガリウム系化合物半導体層2cの上面には、多数の突起4が形成されている。隣接する突起4間の間隔の距離(平面視したときの距離)をdとしたとき、cがdを変数として比例関数的に表されるものとして、c=−0.2d+10(μm)と表されるようにした。すなわち、p電極パッド7に最も近い部位におけるcの値(最大値cmax)は10μmとし、dが大きくなるにつれてcがcmaxから徐々に小さくなるようにした。
その他の条件については、実施例1と同様であった。
以上より、図11に示すような、発光素子の光取り出し面を通過した光線の強度の分布が得られた。図11において、各ドットは1つの光線が通過した部位を示し、大きなドットは強度が大きいことを示す。
(比較例3)
突起17間の間隔が10μmで一定であること以外は実施例2と同様にして図13の発光素子を作製し、光取り出し効率のコンピュータシミュレーションを行なった。シミュレーションにより、図10に示すような、発光素子の光取り出し面を通過した光線の強度の分布が得られた。
図10〜図11のコンピュータシミュレーションの結果より、実施例2の発光素子は、比較例3の発光素子に比べて、光取り出し量が向上するだけでなく、光取り出し面の全面において発光強度がほぼ均一であることがわかった。また、比較例3の発光素子は、p電極パッド近傍において発光強度の分布の偏りが最も大きくなった。

Claims (13)

  1. n型半導体層と発光層とp型半導体層とが積層され、前記発光層からの光が出射される主面に多数の突起を有する半導体積層体と、前記n型半導体層に接続される第1の導電層と、前記p型半導体層に接続される第2の導電層と、前記第2の導電層上に設けられ、外部と前記p型半導体層とを接続する電極パッドと、を具備する発光素子であって、
    前記半導体積層体の前記主面は、前記電極パッドの近傍に位置する第1領域と、前記第1領域よりも前記電極パッドに対して離間し、前記第1領域が電極パッドとの間に介在するように設けられた第2領域と、を有し、前記突起の間隔は前記第1領域よりも前記第2領域で小さい発光素子。
  2. 前記突起の間隔は、前記電極パッドから離間するにしたがって小さくなる請求項1記載の発光素子。
  3. 前記突起の間隔は、前記電極パッドから離間するにしたがって、前記電極パッドからの間隔を変数として比例関数的または指数関数的に小さくなる請求項2記載の発光素子。
  4. 前記発光素子を平面視したときに、前記発光層のうち最も発光強度の大きい領域が前記電極パッドと重なる請求項1記載の発光素子。
  5. 前記n型半導体層、前記発光層および前記p型半導体層のうち、前記p型半導体層の電気抵抗が最も大きい請求項1記載の発光素子。
  6. 前記突起の先端が、凸型曲面または尖頭状である請求項1に記載の発光素子。
  7. 記半導体積層体の前記主面は、傾斜面を有する請求項1記載の発光素子。
  8. 前記傾斜面は、非傾斜面に対して10°〜80°の傾斜角度を有している請求項7記載の発光素子。
  9. 前記半導体積層体は、窒化ガリウム系化合物半導体から構成される請求項1記載の発光素子。
  10. 前記第2の導電層は透明導電層である請求項1記載の発光素子。
  11. 請求項1記載の発光素子と、
    前記発光素子からの発光を受けて光を発する蛍光体および/または燐光体と、
    を具備する照明装置。
  12. n型半導体層と発光層とp型半導体層とが積層される半導体積層体と、前記n型半導体層に接続される第1の導電層と、前記p型半導体層に接続される第2の導電層と、前記第2の導電層上に設けられ、外部と前記p型半導体層とを接続する電極パッドと、を具備する発光素子であって、
    前記第1の導電層および前記第2の導電層のうち一方が、前記発光層からの光が出射される主面を有し、該主面に多数の突起を有する透明導電層であり、
    前記透明導電層の前記主面は、前記電極パッドの近傍に位置する第1領域と、前記第1領域よりも前記電極パッドに対して離間した第2領域と、を有し、前記突起の間隔は前記第1領域よりも前記第2領域で小さい発光素子。
  13. 請求項12記載の発光素子と、
    前記発光素子からの発光を受けて光を発する蛍光体および/または燐光体と、
    を具備する照明装置。
JP2009543888A 2007-11-29 2008-11-28 発光素子及び照明装置 Expired - Fee Related JP5227334B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009543888A JP5227334B2 (ja) 2007-11-29 2008-11-28 発光素子及び照明装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007308683 2007-11-29
JP2007308683 2007-11-29
PCT/JP2008/071729 WO2009069785A1 (ja) 2007-11-29 2008-11-28 発光素子及び照明装置
JP2009543888A JP5227334B2 (ja) 2007-11-29 2008-11-28 発光素子及び照明装置

Publications (2)

Publication Number Publication Date
JPWO2009069785A1 true JPWO2009069785A1 (ja) 2011-04-21
JP5227334B2 JP5227334B2 (ja) 2013-07-03

Family

ID=40678674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009543888A Expired - Fee Related JP5227334B2 (ja) 2007-11-29 2008-11-28 発光素子及び照明装置

Country Status (4)

Country Link
US (1) US20100289047A1 (ja)
JP (1) JP5227334B2 (ja)
CN (1) CN101816077B (ja)
WO (1) WO2009069785A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192880A (ja) * 2010-03-16 2011-09-29 Toshiba Corp 半導体発光素子及び液晶表示装置
CN102251277B (zh) * 2010-08-02 2014-06-25 中山大学佛山研究院 一种氧化锌透明导电薄膜及其制造方法
CN102270723A (zh) * 2011-08-31 2011-12-07 佛山市中山大学研究院 一种氧化锌透明导电薄膜及其制备方法
JP5862558B2 (ja) * 2012-12-28 2016-02-16 王子ホールディングス株式会社 発光素子
JP6226681B2 (ja) * 2013-10-09 2017-11-08 エルシード株式会社 Led素子
US9349785B2 (en) 2013-11-27 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of semiconductor device with resistors
JP2018022919A (ja) * 2017-10-06 2018-02-08 エルシード株式会社 Led素子

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6712478B2 (en) * 2001-01-19 2004-03-30 South Epitaxy Corporation Light emitting diode
US6445007B1 (en) * 2001-03-19 2002-09-03 Uni Light Technology Inc. Light emitting diodes with spreading and improving light emitting area
JP3972670B2 (ja) * 2002-02-06 2007-09-05 豊田合成株式会社 発光装置
JP2004055646A (ja) * 2002-07-17 2004-02-19 Sumitomo Electric Ind Ltd 発光ダイオード素子のp側電極構造
US7511311B2 (en) * 2002-08-01 2009-03-31 Nichia Corporation Semiconductor light-emitting device, method for manufacturing the same, and light-emitting apparatus including the same
JP4072632B2 (ja) * 2002-11-29 2008-04-09 豊田合成株式会社 発光装置及び発光方法
JP2005005679A (ja) * 2003-04-15 2005-01-06 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
CN100499184C (zh) * 2003-09-26 2009-06-10 奥斯兰姆奥普托半导体有限责任公司 发光薄膜半导体芯片
JP4282453B2 (ja) * 2003-12-08 2009-06-24 シャープ株式会社 面光源装置
JP4628877B2 (ja) * 2005-06-07 2011-02-09 株式会社フジクラ 発光素子実装用ホーロー基板、発光素子モジュール、照明装置、表示装置及び交通信号機
CN1905219A (zh) * 2005-07-29 2007-01-31 璨圆光电股份有限公司 发光二极管结构
JP2007165613A (ja) * 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2007194276A (ja) * 2006-01-17 2007-08-02 Fujinon Corp 半導体発光素子及び光源モジュール及びプロジェクタ
JP2007220865A (ja) * 2006-02-16 2007-08-30 Sumitomo Chemical Co Ltd 3族窒化物半導体発光素子およびその製造方法
US20090039373A1 (en) * 2007-07-24 2009-02-12 Toyoda Gosei Co., Ltd. Group III nitride-based compound semiconductor light emitting device

Also Published As

Publication number Publication date
CN101816077B (zh) 2012-02-15
US20100289047A1 (en) 2010-11-18
WO2009069785A1 (ja) 2009-06-04
CN101816077A (zh) 2010-08-25
JP5227334B2 (ja) 2013-07-03

Similar Documents

Publication Publication Date Title
JP5840744B2 (ja) 発光ダイオード
JP5082504B2 (ja) 発光素子及び発光素子の製造方法
JP5237274B2 (ja) 発光素子及び照明装置
US9159882B2 (en) Semiconductor light-emitting device
US20160336482A1 (en) Light-emitting device
JP5227334B2 (ja) 発光素子及び照明装置
US20080006838A1 (en) Semiconductor light-emitting element and manufacturing method thereof
KR100714638B1 (ko) 단면 발광형 led 및 그 제조방법
KR20150138977A (ko) 발광 소자 및 그의 제조방법
KR101259482B1 (ko) 고효율 발광다이오드
JP5116291B2 (ja) 発光素子及び照明装置
JP5989318B2 (ja) 半導体発光素子及びその製造方法
WO2014192226A1 (ja) 発光素子
JP5023674B2 (ja) 半導体発光素子、半導体発光素子の製造方法及び半導体発光装置
US20180212107A1 (en) Optoelectronic Semiconductor Chip
JP2009032958A (ja) 発光素子及び照明装置
JP2008159894A (ja) 発光素子及び照明装置
JP2011529277A (ja) オプトエレクトロニクス半導体チップ
JP2009289947A (ja) 発光素子及び照明装置
KR20170088663A (ko) 자외선 발광 소자
JP2007250714A (ja) 発光素子
KR100683924B1 (ko) 반도체 발광소자
KR20200034425A (ko) 발광 소자 및 이를 포함하는 백라이트 유닛
KR102338178B1 (ko) 반도체 발광소자
JP2006128296A (ja) 発光素子およびそれを用いた照明装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130315

R150 Certificate of patent or registration of utility model

Ref document number: 5227334

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees