JPWO2009013879A1 - メモリーコントローラ、及びこれを用いた不揮発性記憶装置 - Google Patents

メモリーコントローラ、及びこれを用いた不揮発性記憶装置 Download PDF

Info

Publication number
JPWO2009013879A1
JPWO2009013879A1 JP2008551592A JP2008551592A JPWO2009013879A1 JP WO2009013879 A1 JPWO2009013879 A1 JP WO2009013879A1 JP 2008551592 A JP2008551592 A JP 2008551592A JP 2008551592 A JP2008551592 A JP 2008551592A JP WO2009013879 A1 JPWO2009013879 A1 JP WO2009013879A1
Authority
JP
Japan
Prior art keywords
page
data
physical
memory
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008551592A
Other languages
English (en)
Inventor
本多　利行
利行 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2009013879A1 publication Critical patent/JPWO2009013879A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1647—Handling requests for interconnection or transfer for access to memory bus based on arbitration with interleaved bank access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

多値メモリセルを物理ブロックに用いた第１及び第２のフラッシュメモリ（不揮発性メモリ）（３ａ、３ｂ）の駆動制御を行うコントローラ（メモリーコントローラ）（２）において、複数の物理ブロック（８）に対して、これらの各物理ブロック（８）に設けられた物理ページ（９）を含んだページグループを６４個設定するとともに、ページグループの境界が、第ｎページの物理ページ（９）の後に設けられるように、上記複数の物理ブロック（８）の物理ページ（９）をグループ化する。

Description

本発明は、フラッシュメモリ、特に２ビット以上の情報を記憶可能に構成された多値メモリセルが設けられた多値フラッシュメモリ等の不揮発性メモリの駆動制御を行うメモリーコントローラ、及びこれを用いた不揮発性記憶装置に関する。
近年、不揮発性記憶装置、例えばメモリーカードは、デジタルカメラや携帯電話に代表される携帯情報端末等の記憶媒体として使用されるようになってきており、その市場を拡大している。また、このような不揮発性記憶装置では、データを高速に書き込むために、フラッシュメモリ等の不揮発性メモリを複数設けるとともに、これら複数の不揮発性メモリに対し、インターリーブして並列にデータを書き込むことが提案されている。
具体的にいえば、従来の不揮発性記憶装置には、例えば特開平６−１１９１２８号公報に記載されているように、複数のフラッシュメモリの物理ブロックを組み合わせて、それぞれの同じ位置の物理ページを組みとしてトラックを構成する（例えば、図２参照。）。そして、この従来の不揮発性記憶装置では、トラックの順にデータを書き込むことにより、複数のフラッシュメモリに並列にデータを高速に書き込み可能なことが示されている。
また、不揮発性記憶装置では、上述の高速化以外に大容量化が要望されており、半導体プロセスでの微細化だけではなく、ひとつのメモリセルに２ビット以上の情報（データ）を記憶させる多値技術を使用した不揮発性メモリ、例えば多値メモリセルが設けられた多値フラッシュメモリも用いられるようになってきている。
具体的にいえば、従来の不揮発性記憶装置では、例えば特開２００４−１９２７８９号公報に記載されているように、多値メモリセルに多値情報を書き込みための閾値電圧の割り当てについて示されている（例えば、図１参照。）。また、この従来の不揮発性記憶装置には、物理ページの書き込み動作において、第１ページに比べて第２ページでの閾値電圧の分布をより狭くして制御する必要があり、第２ページのプログラム時間が第１ページのプログラム時間よりも長くなることが記載されており（例えば、段落［０１６１］参照。）、メモリセルの多値化にて容量は倍になるが、書き込み時間が長くなるなどの課題が示唆されている。
また、従来の不揮発性記憶装置には、例えば特開２００１−３２５７９６号公報に記載されているように、多値技術が適用された不揮発性メモリにおいて、キャッシュを使用することにより、書き込みの高速化を図ることが提案されている。また、この従来の不揮発性記憶装置では、キャッシュは下位ビットの書き込みのときに可能で、上位ビットの書き込みのときにはキャッシュを使用できないことが記載されている（例えば、図２９及び段落［０１１５］参照。）。
ここで、図１２及び図１３を参照して、上記特開２００４−１９２７８９号公報または特開２００１−３２５７９６号公報に示されている、多値フラッシュメモリへのデータの書き込み動作について、具体的に説明する。
図１２は従来の不揮発性記憶装置での多値フラッシュメモリの物理ブロックへの書き込み順序を説明する図であり、図１３は図１２に示した多値フラッシュメモリへのデータの具体的な書き込み動作を示すタイミングチャートである。
図１２に示すように、上記多値フラッシュメモリの物理ブロックは、それぞれページ番号０から１２７までの１２８個の物理ページからなる。また、同図１２において、各ページ番号右側の枠内のデータ番号は、物理ブロックでのデータの書き込み順序を示している。すなわち、物理ブロックでは、物理ページのページ番号の順番にデータが書き込まれる。また、この物理ブロックでは、２ビットの情報を示すデータを書き込み可能な多値メモリセルが６４個使用されている。具体的には、ページ番号０、１の物理ページは、ひとつの多値メモリセルによって構成されており、以降、連続する２つのページ番号がひとつの多値メモリセルに割り付けられて、１２８個の物理ページが６４個の多値メモリセルに割り当てられている。さらに、この物理ブロックでは、各多値メモリセルの上記第１ページ及び第２ページに、連続する２つのページ番号が順次割り付けられている。つまり、例えば、ページ番号０、１の物理ページは、多値メモリセルの第１ページ及び第２ページにてそれぞれ構成されている。
そして、従来の不揮発性記憶装置では、図１３に例示するように、物理ブロックの物理ページに対し、図示を省略したメモリーコントローラによってデータの書き込み動作が行われる。なお、図１３では、（ａ）のデータ転送は多値フラッシュメモリに書き込みデータを転送する期間であり、（ｂ）のプログラムは多値メモリセルに実際にデータをプログラムする期間である。また、（ｃ）のビジー信号は多値フラッシュメモリへのデータ転送の可否を表しており、ハイレベル及びローレベルのときにそれぞれデータ転送が可能及びデータ転送が不可能であることを示している（後掲の図１５においても、同様。）。
つまり、図１３に示すように、多値フラッシュメモリでは、データ０が時点Ｔ１００から時点Ｔ１０１までの期間に転送される。次に、データ０のプログラムが時点Ｔ１０１で開始される。このプログラムは多値メモリセルの第１ページへの書き込み処理であるので、多値フラッシュメモリでは、当該プログラムを行っている期間もデータ転送が許容される。それ故、従来の不揮発性記憶装置では、メモリーコントローラは、時点Ｔ１０１から時点Ｔ１０２までの期間に、データ０のプログラムとデータ１の転送とを並行して行わせる。
続いて、多値フラッシュメモリでは、データ１のプログラムが時点Ｔ１０２で開始される。このプログラムは多値メモリセルの第２ページへの書き込み処理であるので、多値フラッシュメモリでは、当該プログラムを行っている期間はデータ転送が許容されない。従って、従来の不揮発性記憶装置では、メモリーコントローラは、時点Ｔ１０２から時点Ｔ１０３までの期間に、後続のデータ２の転送を実行させずに、データ１のプログラムだけを行わせる。
以降、データ２、３の書き込み動作が時点Ｔ１０３から時点Ｔ１０６までの期間で同様に行われ、データ４、５の書き込み動作が時点Ｔ１０６から時点Ｔ１０９までの期間で同様に行われる。
次に、図１４及び図１５を参照して、従来の不揮発性記憶装置において、２つの多値フラッシュメモリに対し、データをインターリーブして並列に書き込む場合について具体的に説明する。
図１４は従来の不揮発性記憶装置での２つの多値フラッシュメモリの物理ブロックへの書き込み順序を説明する図であり、図１５は図１４に示した２つの多値フラッシュメモリに対するデータの具体的な書き込み動作を示すタイミングチャートである。
図１４に示すように、従来の不揮発性記憶装置では、２つの多値フラッシュメモリ１、２の物理ブロックをまたがるように、各物理ブロックに含まれた同じページ番号の物理ページからなるページグループが構成されている。すなわち、ページグループ０は、多値フラッシュメモリ１、２のページ番号０の物理ページによって構成されている。以降、物理ページのページ番号に応じて、ページグループ１からページグループ１２７までの合計１２８個のページグループが多値フラッシュメモリ１、２に対して設けられている。
また、これらのページグループでは、ページグループの順にデータが書き込まれ、かつ、同一のページグループでは多値フラッシュメモリの順にデータが書き込まれるようになっている。つまり、データ０は多値フラッシュメモリ１のページ番号０の物理ページに、データ１は多値フラッシュメモリ２のページ０に、データ２は多値フラッシュメモリ１のページ番号１の物理ページに、データ３は多値フラッシュメモリ２のページ番号１の物理ページに順次書き込まれ、データ０からデータ２５５までの合計２５６個のデータが、１２８個のページグループのいずれかの物理ページに割り当てられて書き込まれる。
そして、従来の不揮発性記憶装置では、図１５に例示するように、多値フラッシュメモリ１、２の物理ページに対し、図示を省略したメモリーコントローラによってデータの書き込み動作が行われる。
つまり、図１５に示すように、時点Ｔ１１０から時点Ｔ１１１までの期間では、多値フラッシュメモリ１に対してデータ０が転送される。次に、時点Ｔ１１１でデータ０のプログラムが開始される。また、この時点Ｔ１１１から時点Ｔ１１２までの期間に、メモリーコントローラは、多値フラッシュメモリ２に対するデータ１の転送を行わせる。続いて、メモリーコントローラは、時点Ｔ１１２で、多値フラッシュメモリ２に対してデータ１のプログラムを開始させるとともに、当該時点Ｔ１１２から時点Ｔ１１３までの期間に、多値フラッシュメモリ１に対するデータ２の転送を行わせる。
次に、メモリーコントローラは、時点Ｔ１１３で、多値フラッシュメモリ１に対してデータ２のプログラムを開始させるとともに、当該時点Ｔ１１３から時点Ｔ１１４までの期間に、多値フラッシュメモリ２に対するデータ３の転送を行わせる。続いて、メモリーコントローラは、時点Ｔ１１４で、多値フラッシュメモリ２に対してデータ３のプログラムを開始させる。また、時点Ｔ１１４から時点Ｔ１１５までの期間は、多値フラッシュメモリ１、２ともに第２ページのプログラム期間であり、データ転送が許容されない期間である。それ故、従来の不揮発性記憶装置では、メモリーコントローラは、時点Ｔ１１４から時点Ｔ１１５までの期間では、多値フラッシュメモリ１、２に対するデータの転送を実行させない。その後、時点Ｔ１１５において、データ２のプログラムが終了すると、メモリーコントローラは、多値フラッシュメモリ１に対するデータ４の転送を当該時点Ｔ１１５から開始させる。
ところが、上記のような従来の不揮発性記憶装置では、多値メモリセルを用いた不揮発性メモリに対して、データを効率よくインターリーブして書き込むことができないという問題点があった。具体的にいえば、従来の不揮発性記憶装置では、図１４に示したように、多値フラッシュメモリ１、２において、同じページ番号の物理ページをひとつのグループとして１２８個のページグループを構成していた。このため、従来の不揮発性記憶装置では、多値メモリセルのデータ転送とプログラムの関係から、効率よくデータの転送を行うことができなかった。
より具体的にいえば、従来の不揮発性記憶装置では、図１５の例えば時点Ｔ１１４から時点Ｔ１１５までの期間に、多値フラッシュメモリ１、２の第２ページに対するプログラム期間が設定されている。このため、この期間では、多値メモリセルのプログラム特性により、多値フラッシュメモリ１、２の双方にデータ転送が行うことができなかった。この結果、従来の不揮発性記憶装置では、多値フラッシュメモリ１、２に対するデータの書き込み動作の効率を向上させることはできなかった。
上記の課題に鑑み、本発明は、多値メモリセルを用いた不揮発性メモリに対して、データを効率よくインターリーブして書き込むことができるメモリーコントローラ、及びこれを用いた不揮発性記憶装置を提供することを目的とする。
上記の目的を達成するために、本発明にかかるメモリーコントローラは、２ビット以上のデータを記憶可能に構成された多値メモリセルを物理ブロックに用いた不揮発性メモリの駆動制御を行うメモリーコントローラであって、
複数の前記物理ブロックに対して、データをインターリーブして書き込み可能に構成された主制御部を備え、
前記複数の各物理ブロックには、第１〜第ｐのｐ個（ｐは、２以上の整数）の前記多値メモリセルが含まれ、
前記ｐ個の各多値メモリセルには、第１ページと、前記第１ページに対して当該第１ページよりもデータの書き込み処理に要する時間が順次長くなる第ｎページ（ｎは、２以上の整数）までのｎ個のページが、データの書き込み単位としての物理ページとして設けられ、
前記複数の各物理ブロックでは、前記ｐ個の多値メモリセルに設けられた全ての前記物理ページに対して、所定の順番でページ番号が順次割り付けられている場合に、
前記主制御部は、前記複数の物理ブロックに対して、これらの各物理ブロックに設けられた物理ページを含んだページグループを複数設定するとともに、前記ページグループの境界が、前記第ｎページの物理ページの後に設けられるように、前記複数の物理ブロックの物理ページをグループ化することを特徴とするものである。
上記のように構成されたメモリーコントローラにおける主制御部は、データがインターリーブされて書き込まれる複数の物理ブロックに対して、これらの各物理ブロックに設けられた物理ページを含んだページグループを複数設定している。また、主制御部は、ページグループの境界が第ｎページの物理ページの後に設けられるように、複数の物理ブロックの物理ページをグループ化している。これにより、上記従来例と異なり、データの書き込み動作に多値メモリセルのプログラム特性の悪影響が現れるのを防ぐことができ、多値メモリセルを用いた不揮発性メモリに対して、データを効率よくインターリーブして書き込むことができる。
また、上記メモリーコントローラにおいて、前記主制御部は、前記複数の各ページグループにおいて、前記複数の各物理ブロックの同じページ番号の物理ページが含まれるように、前記複数の物理ブロックの物理ページをグループ化してもよい。
この場合、上記複数の物理ブロックに対する物理ページのグループ化を容易に行えるとともに、物理ページに書き込まれたデータの管理を簡単に行うことが可能となって、不揮発性メモリの駆動制御も容易に行うことができる。
また、上記メモリーコントローラにおいて、前記不揮発性メモリに書き込まれる書き込みデータが外部から入力された場合、前記主制御部は、前記ページグループに含まれた複数の物理ページのうち、第１ページの物理ページに対し書き込みデータの転送を行ったときには、当該物理ページと同一のページグループに含まれた同一の物理ブロックの他の物理ページに対し書き込みデータの転送を行い、かつ、第ｎページの物理ページに対し書き込みデータの転送を行ったときには、当該第ｎページの物理ページの物理ブロックとは異なる別の物理ブロックの物理ページに対し書き込みデータの転送を行うことが好ましい。
この場合、第ｎページの物理ページに対するデータの書き込み処理を行わせているときに、当該第ｎページの物理ページの物理ブロックとは異なる別の物理ブロックの物理ページに対して、書き込みデータの転送を行わせることができる。従って、より確実にデータを効率よくインターリーブして書き込むことができる。
また、本発明の不揮発性記憶装置は、２ビット以上のデータを記憶可能に構成された多値メモリセルを物理ブロックに用いた不揮発性メモリ、及び
上記いずれかのメモリーコントローラを備えていることを特徴とするものである。
上記のように構成された不揮発性記憶装置では、多値メモリセルを用いた不揮発性メモリに対して、データを効率よくインターリーブして書き込むことができるメモリーコントローラが用いられているので、データの書き込み処理を高速に行うことができる不揮発性記憶装置を容易に構成することができる。
本発明によれば、多値メモリセルを用いた不揮発性メモリに対して、データを効率よくインターリーブして書き込むことができるメモリーコントローラ、及びこれを用いた不揮発性記憶装置を提供することが可能となる。
本発明の一実施形態にかかるメモリーコントローラを用いたメモリーカードの要部構成を示すブロック図である。 図１に示したフラッシュメモリの要部構成を説明する図である。 図２に示した物理ブロックの構成を説明する図である。 ２つの上記フラッシュメモリにおいて、図１に示した主制御部によってグループ化されたページグループの具体例を説明する図である。 上記２つの各フラッシュメモリでの具体的なページ割付を説明する図である。 上記２つのフラッシュメモリに対するデータの具体的な書き込み動作を示すタイミングチャートである。 本発明の第２の実施形態にかかるメモリーコントローラの主制御部によってグループ化されたページグループの具体例を説明する図である。 図７に示した２つの各フラッシュメモリでの具体的なページ割付を説明する図である。 図７に示した２つのフラッシュメモリに対するデータの具体的な書き込み動作を示すタイミングチャートである。 本発明の第３の実施形態にかかるメモリーコントローラの主制御部によってグループ化されたページグループの具体例を説明する図である。 図１０に示した３つのフラッシュメモリに対するデータの具体的な書き込み動作を示すタイミングチャートである。 従来の不揮発性記憶装置での多値フラッシュメモリの物理ブロックへの書き込み順序を説明する図である。 図１２に示した多値フラッシュメモリへのデータの具体的な書き込み動作を示すタイミングチャートである。 従来の不揮発性記憶装置での２つの多値フラッシュメモリの物理ブロックへの書き込み順序を説明する図である。 図１４に示した２つの多値フラッシュメモリに対するデータの具体的な書き込み動作を示すタイミングチャートである。
以下、本発明のメモリーコントローラ、及び不揮発性記憶装置の好ましい実施形態について、図面を参照しながら説明する。なお、以下の説明では、本発明を不揮発性記憶装置としてのメモリーカードに適用した場合を例示して説明する。
［第１の実施形態］
［不揮発性記憶装置の構成］
図１は、本発明の一実施形態にかかるメモリーコントローラを用いたメモリーカードの要部構成を示すブロック図である。図において、本実施形態のメモリーカード１は、本発明のメモリーコントローラを用いて構成されたコントローラ２と、ｍ個（ｍは、２以上の整数）の第１、第２、…、第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍが設けられた不揮発性メモリ群３とを備えている。不揮発性メモリ群３の第１〜第ｍの各フラッシュメモリ３ａ、３ｂ、…、３ｍは、例えばＮＡＮＤタイプの同一のフラッシュメモリが用いられており、コントローラ２によってデータの書き込み制御及び読み出し制御が行われるようになっている。また、第１〜第ｍの各フラッシュメモリ３ａ、３ｂ、…、３ｍは、多値メモリセルを用いた多値フラッシュメモリである。すなわち、第１〜第ｍの各フラッシュメモリ３ａ、３ｂ、…、３ｍには、複数個の物理ブロックが含まれており、さらに、各物理ブロックには、２ビットのデータ（情報）を記憶可能に構成された多値メモリセルが用いられている（詳細は後述。）。
また、メモリーカード１では、当該メモリーカード１に対して論理アドレスを指定したアクセス指示を行うホスト機器Ｈが接続可能に構成されており、メモリーカード１とホスト機器Ｈとの間で双方向のデータ転送が行えるようになっている。尚、これらメモリーカード１とホスト機器Ｈとは、例えばデジタルカメラやパーソナルコンピュータ等に組み込まれて、その内部でデータを記憶する不揮発性記憶システムを構築するようになっている。
コントローラ２は、不揮発性メモリ群３の第１〜第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍに対し、外部からの論理アドレスを指定したデータの書き込み及び読み出しを行うように構成されている。すなわち、コントローラ２は、メモリーカード１の外部に設けられたホスト機器Ｈから論理アドレスを指定した書き込み要求とともに転送されてきたデータを不揮発性メモリ群３の第１〜第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍに書き込んだり、ホスト機器Ｈから論理アドレスを指定した読み出し要求に応じて、データを不揮発性メモリ群３の対応する第１〜第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍから読み出して当該ホスト機器Ｈに転送したりする。
また、コントローラ２は、主制御部４と、ホスト機器Ｈ側及び不揮発性メモリ群３側にそれぞれ設けられたインターフェースとしてのホストＩ／Ｆ ５及びメモリＩ／Ｆ ７と、これらのホストＩ／Ｆ ５とメモリＩ／Ｆ ７との間に設けられたバッファ６を備えている。
主制御部４には、ＣＰＵやＤＳＰなどが用いられており、ホスト機器Ｈから上記書き込み要求及び読み出し要求が入力されるようになっている。そして、主制御部４は、入力された書き込み要求または読み出し要求に応じて、コントローラ２の各部の駆動制御を行うよう構成されている。また、主制御部４は、不揮発性メモリ群３の第１〜第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍに対して、データをインターリーブして並列に書き込み可能に構成されている。
さらに、主制御部４は、後に詳述するように、第１〜第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍに設定されているページ割付に基づいて、これらの第１〜第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍの各物理ブロックに設けられた複数の物理ページを所定の手順で複数のページグループに振り分けてグループ化するようになっている。なお、主制御部４は、図示しないアドレス変換テーブルを参照することにより、ホスト機器Ｈからの論理アドレスと第１〜第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍの対応する物理ページのアドレスとを相互に変換して、ホスト機器Ｈからのアクセス指示を適切に対処できるように構成されている。
ホストＩ／Ｆ ５は、主制御部４からの指示に従って、メモリーカード１とホスト機器Ｈとの間のインターフェースを制御するとともに、メモリーカード１とバッファ６との間のデータ転送を行う。バッファ６は、例えば揮発性のメモリによって構成されており、メモリーカード１に入出力されるデータを一時的に記憶する。メモリＩ／Ｆ ７は、主制御部４からの指示に従って、不揮発性メモリ群３の並列に接続された第１〜第ｍの各フラッシュメモリ３ａ、３ｂ、…、３ｍを制御するとともに、バッファ６と不揮発性メモリ群３との間のデータ転送を行う。
次に、図２及び図３を参照して、第１〜第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍ及び物理ブロックについて具体的に説明する。尚、以下の説明では、同一に構成された第１〜第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍのうち、第ｍのフラッシュメモリ３ｍを例示して説明する。
図２は図１に示したフラッシュメモリの要部構成を説明する図であり、図３は図２に示した物理ブロックの構成を説明する図である。
図２に示すように、第ｍのフラッシュメモリ３ｍには、例えばブロック番号０〜１０２３の１０２４個の物理ブロック８が設けられている。この物理ブロック８は、第ｍのフラッシュメモリ３ｍのデータの消去単位である。
各物理ブロック８には、図３に例示するように、例えばページ番号０〜１２７の１２８個の物理ページ９が設けられている。この物理ページ９は、第ｍのフラッシュメモリ３ｍのデータの書き込み単位であり、データの読み出し単位でもある。
続いて、図４及び図５を参照して、本実施形態での物理ブロックの物理ページのページグループの構成について具体的に説明する。なお、以下の説明では、説明の簡略化のために、第１及び第２のフラッシュメモリ３ａ、３ｂの物理ブロック８の物理ページ９に対して、主制御部４がグループ化して複数のページグループを構成する場合を例示して説明する。
図４は２つの上記フラッシュメモリにおいて、図１に示した主制御部によってグループ化されたページグループの具体例を説明する図であり、図５は上記２つの各フラッシュメモリでの具体的なページ割付を説明する図である。
まず、図５を参照して、第１及び第２の各フラッシュメモリ３ａ、３ｂの物理ブロック８に設けられた上記多値メモリセルに対するページ割付について具体的に説明する。図５において、第１及び第２の各フラッシュメモリ３ａ、３ｂでは、６４個の多値メモリセルＣ１、Ｃ２、…、Ｃ６４を基本単位として構成されている。複数の基本単位、例えば１９８９６個の基本単位でひとつの物理ブロック８を構成する。多値メモリセルＣ１、Ｃ２、…、Ｃ６４はそれぞれ異なる２つの物理ページ９に属する。言い換えると、同じ物理ブロック８に含まれる１９８９６個の多値メモリセルＣ１は異なる２つの物理ページに属する。この多値メモリセルＣ１が属する２つの物理ページが第１ページＰ１と第２ページＰ２である。多値メモリセルＣ２、…、Ｃ６４についても同様である。つまり各多値メモリセルＣ１、Ｃ２、…、Ｃ６４には、第１ページＰ１と、この第１ページＰ１よりもデータのプログラム（データ書き込み処理）に要する時間が長い第２ページＰ２が設けられている。これらの第１ページＰ１及び第２ページＰ２は、上記物理ページ９を構成するものである。そして、各多値メモリセルＣ１、Ｃ２、…、Ｃ６４では、第１ページＰ１及び第２ページＰ２の各々によって、０または１のデータを保持できるようになっている。
また、物理ブロック８では、各多値メモリセルＣ１、Ｃ２、…、Ｃ６４の第１ページＰ１及び第２ページＰ２に対して、予め物理ページ９のページ番号が所定の順番で割り付けられている。具体的には、図５に示すように、多値メモリセルＣ１の第１ページＰ１及び第２ページＰ２には、物理ページ９のページ番号０及び１がそれぞれ割り付けられている。また、多値メモリセルＣ２の第１ページＰ１及び第２ページＰ２には、物理ページ９のページ番号２及び３がそれぞれ割り付けられている。以降、多値メモリセルＣ３、Ｃ４、…、Ｃ６４の第１ページＰ１及び第２ページＰ２に対して、物理ページ９のページ番号４、５、６、７、…、１２６、１２７が順次割り付けられている。
また、メモリーカード１では、上記のような物理ブロック８での各多値メモリセルＣ１、Ｃ２、…、Ｃ６４の第１ページＰ１及び第２ページＰ２に対する物理ページ９のページ番号のページ割付についてのページ割付情報は予め主制御部４に保持されている。そして、主制御部４では、保持されたページ割付情報に基づき、第１及び第２の各フラッシュメモリ３ａ、３ｂの物理ブロック８に対して、これらの各物理ブロック８に設けられた物理ページ９を含んだページグループを複数設定する。さらに、主制御部４は、ページグループの境界が、上記第２ページＰ２の後に設けられるように、複数の物理ブロック８の物理ページ９をグループ化する。
具体的には、図４に示すように、主制御部４は、第１及び第２の各フラッシュメモリ３ａ、３ｂの物理ブロック８の物理ページ９をグループ化して、これら２つの物理ブロック８に６４個のページグループ０、１、…、６３を設定している。すなわち、２つの各物理ブロック８のページ番号０、１の合計４個の物理ページ９をページグループ０に含めて、当該ページグループ０を構成している。以降、各物理ブロック８の連続する２つのページ番号の合計４個の物理ページ９により、ページグループ１〜６３を順次構成している。
また、ページグループの境界、例えばページグループ０とページグループ１との境界は、各物理ブロック８の多値メモリセルＣ１と多値メモリセルＣ２との間に設定されており、多値メモリセルＣ１の第１ページＰ１（ページ番号０の物理ページ９）と、その次のページ番号１の物理ページ９、つまり多値メモリセルＣ１の第２ページＰ２は、同じページグループ０に属している。一方、この多値メモリセルＣ１の第２ページＰ２（ページ番号１の物理ページ９）の後には、ページグループ０とページグループ１との境界が定められている。
そして、主制御部４では、第１及び第２のフラッシュメモリ３ａ、３ｂに書き込まれる書き込みデータが外部から入力された場合、いずれかひとつのページグループに含まれた複数の物理ページ９のうち、第２ページＰ２以外の物理ページ９に対し書き込みデータの転送を行ったときには、当該物理ページ９と同一のページグループに含まれた同一の物理ブロック８（つまり、第１または第２の一方のフラッシュメモリ３ａ、３ｂ）の他の物理ページ９に対し書き込みデータの転送を行うようになっている。さらに、主制御部４では、第２ページＰ２の物理ページ９に対し書き込みデータの転送を行ったときには、当該第２ページＰ２の物理ページ９の物理ブロック８とは異なる別の物理ブロック８（つまり、第１または第２の他方のフラッシュメモリ３ａ、３ｂ）の物理ページ９に対し書き込みデータの転送を行うようになっている。また、このような書き込みデータの転送を行うことにより、データ０からデータ２５５までの合計２５６個のデータが、図４に示すように、第１及び第２のフラッシュメモリ３ａ、３ｂに対して、物理ページ９単位に書き込まれる。
以下、上記のように構成された本実施形態でのデータの処理動作について、図１〜図６を参照して具体的に説明する。尚、以下の説明では、上記のようにグループ化された第１及び第２のフラッシュメモリ３ａ、３ｂに対して、データをインターリーブして並列に書き込む書き込み動作について説明する。
［データの書き込み動作］
図６は、上記２つのフラッシュメモリに対するデータの具体的な書き込み動作を示すタイミングチャートである。なお、図６では、（ａ）及び（ｄ）のデータ転送は対応する第１及び第２のフラッシュメモリ３ａ、３ｂに書き込みデータを転送する期間であり、（ｂ）及び（ｅ）のプログラムは対応する第１及び第２のフラッシュメモリ３ａ、３ｂに実際にデータをプログラムする期間である。また、（ｃ）及び（ｆ）のビジー信号は対応する第１及び第２のフラッシュメモリ３ａ、３ｂへのデータ転送の可否を表しており、ハイレベル及びローレベルのときにそれぞれデータ転送が可能及びデータ転送が不可能であることを示している（後掲の図９及び図１１においても、同様。）。
図６に示すように、主制御部４は、時点Ｔ１から時点Ｔ２までの期間に、第１のフラッシュメモリ３ａに対してデータ０を転送する。次に、時点Ｔ２でデータ０のプログラムを開始させる。また、この時点Ｔ２から時点Ｔ３までのデータ０のプログラム期間は、多値メモリセルＣ１の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力される。このため、当該時点Ｔ２から時点Ｔ３までの期間では、主制御部４は、第２のフラッシュメモリ３ｂへの切り替えを行うことなく、第１のフラッシュメモリ３ａに対して、キャッシュプログラムを使用して連続的にデータ１を転送する。
その後、時点Ｔ３でデータ１のプログラムを開始させて、第１のフラッシュメモリ３ａからローレベルのビジー信号が入力されると、主制御部４は、データの転送先を第２のフラッシュメモリ３ｂに切り替えて、当該時点Ｔ３から時点Ｔ４までの期間に、第２のフラッシュメモリ３ｂに対してデータ２を転送する。次に、時点Ｔ４でデータ２のプログラムを開始させる。また、この時点Ｔ４から時点Ｔ５までのデータ２のプログラム期間は、多値メモリセルＣ１の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第２のフラッシュメモリ３ｂからハイレベルのビジー信号が入力される。このため、当該時点Ｔ４から時点Ｔ５までの期間では、主制御部４は、第１のフラッシュメモリ３ａへの切り替えを行うことなく、第２のフラッシュメモリ３ｂに対して、キャッシュプログラムを使用して連続的にデータ３を転送する。
続いて、時点Ｔ５でデータ３のプログラムを開始させて、第２のフラッシュメモリ３ｂからローレベルのビジー信号が入力され、かつ、データ１のプログラムが終了して、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力されると、主制御部４は、データの転送先を第１のフラッシュメモリ３ａに切り替えて、当該時点Ｔ５から時点Ｔ６までの期間に、第１のフラッシュメモリ３ａに対してデータ４を転送する。次に、時点Ｔ６でデータ４のプログラムを開始させる。また、この時点Ｔ６から時点Ｔ７までのデータ４のプログラム期間は、多値メモリセルＣ２の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力される。このため、当該時点Ｔ６から時点Ｔ７までの期間では、主制御部４は、第２のフラッシュメモリ３ｂへの切り替えを行うことなく、第１のフラッシュメモリ３ａに対して、キャッシュプログラムを使用して連続的にデータ５を転送する。以降、主制御部４は、第１及び第２のフラッシュメモリ３ａ、３ｂに対して、同様なデータ転送を行って、データを書き込ませる。
以上のように、本実施形態のコントローラ（メモリーコントローラ）２では、主制御部４はデータがインターリーブされて書き込まれる第１及び第２のフラッシュメモリ（不揮発性メモリ）３ａ、３ｂの２つの物理ブロック８に対して、これらの各物理ブロック８に設けられた物理ページ９を含んだ６４個のページグループ０〜６３を設定している。また、主制御部４は、ページグループの境界が第２ページＰ２の物理ページ９の後に設けられるように、上記２つの物理ブロック８の物理ページ９をグループ化している。これにより、上記従来例と異なり、データの書き込み動作に多値メモリセルのプログラム特性の悪影響が現れるのを防ぐことができる。この結果、本実施形態のコントローラ２では、多値メモリセルＣ１〜Ｃ６４を用いた第１及び第２のフラッシュメモリ３ａ、３ｂに対して、データを効率よくインターリーブして書き込むことができる。また、本実施形態では、データを効率よくインターリーブして書き込むことができるコントローラ２が用いられているので、データの書き込み処理を高速に行うことができるメモリーカード（不揮発性記憶装置）１を容易に構成することができる。
また、本実施形態では、例えば図６の時点Ｔ３から時点Ｔ５に示したように、第１のフラッシュメモリ３ａの物理ブロック８の第２ページの物理ページ９に対するデータの書き込み処理を行わせているときに、第２のフラッシュメモリ３ｂの物理ブロック８の物理ページ９に対して、書き込みデータの転送を行わせているので、これら第１及び第２のフラッシュメモリ３ａ、３ｂに対して、より確実にデータを効率よくインターリーブして書き込むことができる。
［第２の実施形態］
図７は本発明の第２の実施形態にかかるメモリーコントローラの主制御部によってグループ化されたページグループの具体例を説明する図であり、図８は図７に示した２つの各フラッシュメモリでの具体的なページ割付を説明する図である。図において、本実施形態と上記第１の実施形態との主な相違点は、多値メモリセルでの物理ページのページ割付が異なる場合に、主制御部がそのページ割付に応じて、物理ページのグループ化を変更して、ページグループの構成を変えた点である。なお、上記第１の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。
すなわち、本実施形態の第１及び第２の各フラッシュメモリ３ａ、３ｂの物理ブロック８では、図８に示すように、各々１個の奇数番号の多値メモリセルと偶数番号の多値メモリセルを一組とし、これら２つの多値メモリセルに含まれた各々２個の第１ページＰ１及び第２ページＰ２に対して、物理ページ９のページ番号が第１ページＰ１を優先した所定の順番で割り付けられている。具体的には、多値メモリセルＣ１の第１ページＰ１及び第２ページＰ２には、物理ページ９のページ番号０及び２がそれぞれ割り付けられている。また、多値メモリセルＣ２の第１ページＰ１及び第２ページＰ２には、物理ページ９のページ番号１及び３がそれぞれ割り付けられている。
以降、多値メモリセルＣ３の第１ページＰ１及び第２ページＰ２に対して、物理ページ９のページ番号４及び６がそれぞれ割り付けられ、多値メモリセルＣ４の第１ページＰ１及び第２ページＰ２に対して、物理ページ９のページ番号５及び７がそれぞれ割り付けられている。そして、多値メモリセルＣ６３の第１ページＰ１及び第２ページＰ２に対して、物理ページ９のページ番号１２４及び１２６がそれぞれ割り付けられ、多値メモリセルＣ６４の第１ページＰ１及び第２ページＰ２に対して、物理ページ９のページ番号１２５及び１２７がそれぞれ割り付けられている。そして、この物理ブロック８でのページ割付情報は、主制御部４に予め保持されており、主制御部４は、保持されたページ割付情報に基づき第１及び第２の各フラッシュメモリ３ａ、３ｂの物理ブロック８の物理ページ９についてグループ化する。
具体的には、本実施形態では、図７に示すように、主制御部４は、偶数番号のページグループに含まれる物理ページ９の構成数と奇数番号のページグループに含まれる物理ページ９の構成数とを互いに異ならせて、物理ページ９のグループ化を行っている。つまり、主制御部４は、２つの各物理ブロック８のページ番号０、１、２の合計６個の物理ページ９をページグループ０に含めて、当該ページグループ０を構成している。また、各物理ブロック８のページ番号３の合計２個の物理ページ９をページグループ１に含めて、当該ページグループ１を構成している。以降、各物理ブロック８の連続する３つのページ番号の合計６個の物理ページ９により、偶数番号のページグループ２、…、６２を順次構成するとともに、各物理ブロック８のひとつのページ番号の合計２個の物理ページ９により、奇数番号のページグループ３、…、６３を順次構成している。
また、本実施形態では、主制御部４は、多値メモリセルの第２ページＰ２の後に、ページグループの境界を定めている。つまり、例えばページグループ０とページグループ１との境界は、各物理ブロック８の多値メモリセルＣ１の第２ページＰ２の後に設けられている。また、ページグループ１とページグループ２との境界は、各物理ブロック８の多値メモリセルＣ２の第２ページＰ２の後に設けられている。
そして、主制御部４では、第１及び第２のフラッシュメモリ３ａ、３ｂに書き込まれる書き込みデータが外部から入力された場合、いずれかひとつのページグループに含まれた複数の物理ページ９のうち、第２ページＰ２以外の物理ページ９に対し書き込みデータの転送を行ったときには、当該物理ページ９と同一のページグループに含まれた同一の物理ブロック８（つまり、第１または第２の一方のフラッシュメモリ３ａ、３ｂ）の他の物理ページ９に対し書き込みデータの転送を行うようになっている。さらに、主制御部４では、第２ページＰ２の物理ページ９に対し書き込みデータの転送を行ったときには、当該第２ページＰ２の物理ページ９の物理ブロック８とは異なる別の物理ブロック８（つまり、第１または第２の他方のフラッシュメモリ３ａ、３ｂ）の物理ページ９に対し書き込みデータの転送を行うようになっている。また、このような書き込みデータの転送を行うことにより、データ０からデータ２５５までの合計２５６個のデータが、図７に示すように、第１及び第２のフラッシュメモリ３ａ、３ｂに対して、物理ページ９単位に書き込まれる。
［データの書き込み動作］
以下、図９を参照して、本実施形態でのデータの書き込み動作について説明する。
図９は、図７に示した２つのフラッシュメモリに対するデータの具体的な書き込み動作を示すタイミングチャートである。
図９に示すように、主制御部４は、時点Ｔ３２から時点Ｔ３３までの期間に、第１のフラッシュメモリ３ａに対してデータ０を転送する。次に、時点Ｔ３３でデータ０のプログラムを開始させる。また、この時点Ｔ３３から時点Ｔ３４までのデータ０のプログラム期間は、多値メモリセルＣ１の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力される。このため、当該時点Ｔ３３から時点Ｔ３４までの期間では、主制御部４は、第２のフラッシュメモリ３ｂへの切り替えを行うことなく、第１のフラッシュメモリ３ａに対して、キャッシュプログラムを使用して連続的にデータ１を転送する。
次に、時点Ｔ３４でデータ１のプログラムを開始させる。また、この時点Ｔ３４から時点Ｔ３５までのデータ１のプログラム期間は、多値メモリセルＣ２の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力される。このため、当該時点Ｔ３４から時点Ｔ３５までの期間では、主制御部４は、第２のフラッシュメモリ３ｂへの切り替えを行うことなく、第１のフラッシュメモリ３ａに対して、キャッシュプログラムを使用して連続的にデータ２を転送する。
その後、時点Ｔ３５でデータ２のプログラムを開始させて、第１のフラッシュメモリ３ａからローレベルのビジー信号が入力されると、主制御部４は、データの転送先を第２のフラッシュメモリ３ｂに切り替えて、当該時点Ｔ３５から時点Ｔ３６までの期間に、第２のフラッシュメモリ３ｂに対してデータ３を転送する。次に、時点Ｔ３６でデータ３のプログラムを開始させる。また、この時点Ｔ３６から時点Ｔ３７までのデータ３のプログラム期間は、多値メモリセルＣ１の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第２のフラッシュメモリ３ｂからハイレベルのビジー信号が入力される。このため、当該時点Ｔ３６から時点Ｔ３７までの期間では、主制御部４は、第１のフラッシュメモリ３ａへの切り替えを行うことなく、第２のフラッシュメモリ３ｂに対して、キャッシュプログラムを使用して連続的にデータ４を転送する。
次に、時点Ｔ３７でデータ４のプログラムを開始させる。また、この時点Ｔ３７から時点Ｔ３８までのデータ４のプログラム期間は、多値メモリセルＣ２の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第２のフラッシュメモリ３ｂからハイレベルのビジー信号が入力される。このため、当該時点Ｔ３７から時点Ｔ３８までの期間では、主制御部４は、第１のフラッシュメモリ３ａへの切り替えを行うことなく、第２のフラッシュメモリ３ｂに対して、キャッシュプログラムを使用して連続的にデータ５を転送する。
その後、時点Ｔ３８でデータ５のプログラムを開始させて、第２のフラッシュメモリ３ｂからローレベルのビジー信号が入力されると、主制御部４は、データの転送先を第１のフラッシュメモリ３ａに切り替えて、当該時点Ｔ３８から時点Ｔ３９までの期間に、第１のフラッシュメモリ３ａに対してデータ６を転送する。次に、時点Ｔ３９でデータ６のプログラムを開始させる。また、この時点Ｔ３９から時点Ｔ４１までのデータ６のプログラム期間は、多値メモリセルＣ２の第２ページＰ２に対するデータの書き込み期間であるため、主制御部４には、第１のフラッシュメモリ３ａからローレベルのビジー信号が入力される。それ故、時点Ｔ３９から時点Ｔ４１までの期間では、第１のフラッシュメモリ３ａに対して、データの転送を行うことができない。
一方、時点Ｔ４０でデータ５のプログラムが終了して、第２のフラッシュメモリ３ｂからハイレベルのビジー信号が入力されると、主制御部４は、第２のフラッシュメモリ３ｂがデータ転送可能な状態になったと判断して、データの転送先を第２のフラッシュメモリ３ｂに切り替えて、当該時点Ｔ４０から時点Ｔ４１までの期間に、第２のフラッシュメモリ３ｂに対してデータ７を転送する。その後、時点Ｔ４１でデータ７のプログラムを開始させる。また、この時点Ｔ４１から時点Ｔ４３までのデータ７のプログラム期間は、多値メモリセルＣ２の第２ページＰ２に対するデータの書き込み期間であるため、主制御部４には、第２のフラッシュメモリ３ｂからローレベルのビジー信号が入力される。それ故、時点Ｔ４１から時点Ｔ４３までの期間では、第２のフラッシュメモリ３ｂに対して、データの転送を行うことができない。
一方、時点Ｔ４１でデータ６のプログラムが終了して、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力されると、主制御部４は、第１のフラッシュメモリ３ａがデータ転送可能な状態になったと判断して、データの転送先を第１のフラッシュメモリ３ａに切り替えて、当該時点Ｔ４１から時点Ｔ４２までの期間に、第１のフラッシュメモリ３ａに対してデータ８を転送する。以降、主制御部４は、第１及び第２のフラッシュメモリ３ａ、３ｂに対して、同様なデータ転送を行って、データを書き込ませる。
以上の構成により、本実施形態は、上記第１の実施形態のものと同様な作用効果を奏することができる。
［第３の実施形態］
図１０は、本発明の第３の実施形態にかかるメモリーコントローラの主制御部によってグループ化されたページグループの具体例を説明する図である。図において、本実施形態と上記第２の実施形態との主な相違点は、３個のフラッシュメモリが不揮発性メモリ群に用いられている場合に、主制御部がその不揮発性メモリ群に応じて、物理ページのグループ化を変更して、ページグループの構成を変えた点である。なお、上記第２の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。
すなわち、図１０に示すように、本実施形態では、主制御部４は、不揮発性メモリ群３に含まれた第１〜第３の各フラッシュメモリ３ａ、３ｂ、３ｃの物理ブロック８の物理ページ９についてグループ化している。また、これらの各フラッシュメモリ３ａ、３ｂ、３ｃの物理ブロック８では、図８に示したページ割付により、多値メモリセルＣ１〜Ｃ６４の第１ページＰ１及び第２ページＰ２に対して、物理ページ９のページ番号が割り付けられている。そして、本実施形態の主制御部４は、第２の実施形態と同様に、３つの各物理ブロック８の連続する３つのページ番号の合計９個の物理ページ９により、偶数番号のページグループ０、…、６２を順次構成するとともに、各物理ブロック８のひとつのページ番号の合計２個の物理ページ９により、奇数番号のページグループ１、…、６３を順次構成している。また、これらのページグループの境界は、第２の実施形態のものと同様に、多値メモリセルの第２ページＰ２の後に、定められている。
また、本実施形態の主制御部４では、第１〜第３のフラッシュメモリ３ａ〜３ｃに書き込まれる書き込みデータが外部から入力された場合、上記実施形態と同様に、いずれかひとつのページグループに含まれた複数の物理ページ９のうち、第２ページＰ２以外の物理ページ９に対し書き込みデータの転送を行ったときには、当該物理ページ９と同一のページグループに含まれた同一の物理ブロック８（つまり、第１〜第３のいずれかのフラッシュメモリ３ａ〜３ｃ）の他の物理ページ９に対し書き込みデータの転送を行うようになっている。さらに、主制御部４では、第２ページＰ２の物理ページ９に対し書き込みデータの転送を行ったときには、当該第２ページＰ２の物理ページ９の物理ブロック８とは異なる別の物理ブロック８（つまり、上記第１〜第３のいずれかのフラッシュメモリ３ａ〜３ｃとは異なる他の第１〜第３のいずれかのフラッシュメモリ３ａ〜３ｃ）の物理ページ９に対し書き込みデータの転送を行うようになっている。また、このような書き込みデータの転送を行うことにより、データ０からデータ３８３までの合計３８４個のデータが、図１０に示すように、第１〜第３のフラッシュメモリ３ａ〜３ｃに対して、物理ページ９単位に書き込まれる。
［データの書き込み動作］
以下、図１１を参照して、本実施形態でのデータの書き込み動作について説明する。
図１１は、図１０に示した３つのフラッシュメモリに対するデータの具体的な書き込み動作を示すタイミングチャートである。
図１１に示すように、主制御部４は、時点Ｔ６０から時点Ｔ６１までの期間に、第１のフラッシュメモリ３ａに対してデータ０を転送する。次に、時点Ｔ６１でデータ０のプログラムを開始させる。また、この時点Ｔ６１から時点Ｔ６２までのデータ０のプログラム期間は、多値メモリセルＣ１の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力される。このため、当該時点Ｔ６１から時点Ｔ６２までの期間では、主制御部４は、第２または第３のフラッシュメモリ３ｂ、３ｃへの切り替えを行うことなく、第１のフラッシュメモリ３ａに対して、キャッシュプログラムを使用して連続的にデータ１を転送する。
次に、時点Ｔ６２でデータ１のプログラムを開始させる。また、この時点Ｔ６２から時点Ｔ６３までのデータ１のプログラム期間は、多値メモリセルＣ２の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力される。このため、当該時点Ｔ６２から時点Ｔ６３までの期間では、主制御部４は、第２または第３のフラッシュメモリ３ｂ、３ｃへの切り替えを行うことなく、第１のフラッシュメモリ３ａに対して、キャッシュプログラムを使用して連続的にデータ２を転送する。
その後、時点Ｔ６３でデータ２のプログラムを開始させて、第１のフラッシュメモリ３ａからローレベルのビジー信号が入力されると、主制御部４は、データの転送先を、例えば第２のフラッシュメモリ３ｂに切り替えて、当該時点Ｔ６３から時点Ｔ６４までの期間に、第２のフラッシュメモリ３ｂに対してデータ３を転送する。次に、時点Ｔ６４でデータ３のプログラムを開始させる。また、この時点Ｔ６４から時点Ｔ６５までのデータ３のプログラム期間は、多値メモリセルＣ１の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第２のフラッシュメモリ３ｂからハイレベルのビジー信号が入力される。このため、当該時点Ｔ６４から時点Ｔ６５までの期間では、主制御部４は、第１または第３のフラッシュメモリ３ａ、３ｃへの切り替えを行うことなく、第２のフラッシュメモリ３ｂに対して、キャッシュプログラムを使用して連続的にデータ４を転送する。
次に、時点Ｔ６５でデータ４のプログラムを開始させる。また、この時点Ｔ６５から時点Ｔ６６までのデータ４のプログラム期間は、多値メモリセルＣ２の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第２のフラッシュメモリ３ｂからハイレベルのビジー信号が入力される。このため、当該時点Ｔ６５から時点Ｔ６６までの期間では、主制御部４は、第１または第３のフラッシュメモリ３ａ、３ｃへの切り替えを行うことなく、第２のフラッシュメモリ３ｂに対して、キャッシュプログラムを使用して連続的にデータ５を転送する。
次に、時点Ｔ６６でデータ５のプログラムを開始させる。また、この時点Ｔ６６から時点Ｔ７０までのデータ５のプログラム期間は、多値メモリセルＣ１の第２ページＰ２に対するデータの書き込み期間であるため、主制御部４には、第２のフラッシュメモリ３ｂからローレベルのビジー信号が入力される。それ故、時点Ｔ６６から時点Ｔ７０までの期間では、第２のフラッシュメモリ３ｂに対して、データの転送を行うことができない。
一方、時点Ｔ６７でデータ２のプログラムが終了して、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力されると、主制御部４は、第１のフラッシュメモリ３ａがデータ転送可能な状態になったと判断して、データの転送先を第１のフラッシュメモリ３ａに切り替えて、当該時点Ｔ６７から時点Ｔ６８までの期間に、第１のフラッシュメモリ３ａに対してデータ６を転送する。その後、時点Ｔ６８でデータ６のプログラムを開始させる。また、この時点Ｔ６８から時点Ｔ７２までのデータ６のプログラム期間は、多値メモリセルＣ２の第２ページＰ２に対するデータの書き込み期間であるため、主制御部４には、第１のフラッシュメモリ３ａからローレベルのビジー信号が入力される。それ故、時点Ｔ６８から時点Ｔ７１までの期間では、第１のフラッシュメモリ３ａに対して、データの転送を行うことができない。
このため、主制御部４は、データの転送先を第３のフラッシュメモリ３ｃに切り替えて、時点Ｔ６８から時点Ｔ６９までの期間に、第３のフラッシュメモリ３ａに対してデータ７を転送する。次に、時点Ｔ６９でデータ７のプログラムを開始させる。また、この時点Ｔ６９から時点Ｔ７０までのデータ７のプログラム期間は、多値メモリセルＣ１の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第３のフラッシュメモリ３ｃからハイレベルのビジー信号が入力される。このため、当該時点Ｔ６９から時点Ｔ７０までの期間では、主制御部４は、第１または第２のフラッシュメモリ３ａ、３ｂへの切り替えを行うことなく、第３のフラッシュメモリ３ｃに対して、キャッシュプログラムを使用して連続的にデータ８を転送する。
次に、時点Ｔ７０でデータ８のプログラムを開始させる。また、この時点Ｔ７０から時点Ｔ７１までのデータ８のプログラム期間は、多値メモリセルＣ２の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第３のフラッシュメモリ３ｃからハイレベルのビジー信号が入力される。このため、当該時点Ｔ７０から時点Ｔ７１までの期間では、主制御部４は、第１または第２のフラッシュメモリ３ａ、３ｂへの切り替えを行うことなく、第３のフラッシュメモリ３ｃに対して、キャッシュプログラムを使用して連続的にデータ９を転送する。
次に、時点Ｔ７１でデータ９のプログラムを開始させる。また、この時点Ｔ７１から時点Ｔ７５までのデータ９のプログラム期間は、多値メモリセルＣ１の第２ページＰ２に対するデータの書き込み期間であるため、主制御部４には、第３のフラッシュメモリ３ｃからローレベルのビジー信号が入力される。それ故、時点Ｔ７１から時点Ｔ７５までの期間では、第３のフラッシュメモリ３ｃに対して、データの転送を行うことができない。
一方、時点Ｔ７０でデータ５のプログラムが終了して、第２のフラッシュメモリ３ｂからハイレベルのビジー信号が入力されているので、主制御部４は、第２のフラッシュメモリ３ｂがデータ転送可能な状態になったと判断して、データの転送先を第２のフラッシュメモリ３ｂに切り替えて、当該時点Ｔ７１から時点Ｔ７２までの期間に、第２のフラッシュメモリ３ｂに対してデータ１０を転送する。その後、時点Ｔ７２でデータ１０のプログラムを開始させる。また、この時点Ｔ７２から時点Ｔ７６までのデータ１０のプログラム期間は、多値メモリセルＣ２の第２ページＰ２に対するデータの書き込み期間であるため、主制御部４には、第２のフラッシュメモリ３ｂからローレベルのビジー信号が入力される。それ故、時点Ｔ７２から時点Ｔ７６までの期間では、第２のフラッシュメモリ３ｂに対して、データの転送を行うことができない。
一方、時点Ｔ７２でデータ６のプログラムが終了して、第１のフラッシュメモリ３aからハイレベルのビジー信号が入力されるので、主制御部４は、第１のフラッシュメモリ３ａがデータ転送可能な状態になったと判断して、データの転送先を第１のフラッシュメモリ３ａに切り替えて、時点Ｔ７２から時点Ｔ７３までの期間に、第１のフラッシュメモリ３ａに対してデータ７を転送する。以降、主制御部４は、第１〜第２のフラッシュメモリ３ａ〜３ｃに対して、同様なデータ転送を行って、データを書き込ませる。
以上の構成により、本実施形態は、上記第２の実施形態のものと同様な作用効果を奏することができる。
尚、上記の実施形態はすべて例示であって制限的なものではない。本発明の技術的範囲は特許請求の範囲によって規定され、そこに記載された構成と均等の範囲内のすべての変更も本発明の技術的範囲に含まれる。
例えば、上記の説明では、メモリーカード（不揮発性記憶装置）に本発明を適用した場合について説明したが、本発明のメモリーコントローラはこれに限定されるものではなく、フラッシュディスクなどの他の不揮発性記憶装置に適用することもできる。
また、上記の説明では、第１ページと第２ページとが設けられて、２ビットのデータ（情報）を各々記憶可能に構成された６４個の多値メモリセルが物理ブロックに用いられた２個または３個のフラッシュメモリ（不揮発性メモリ）を有する不揮発性記憶装置に適用した場合について説明した。しかしながら、本発明のメモリーコントローラは、複数の各物理ブロックには、第１〜第ｐのｐ個（ｐは、２以上の整数）の多値メモリセルが含まれ、ｐ個の各多値メモリセルには、第１ページと、第１ページに対して当該第１ページよりもデータの書き込み処理に要する時間が順次長くなる第ｎページ（ｎは、２以上の整数）までのｎ個のページが、データの書き込み単位としての物理ページとして設けられ、複数の各物理ブロックでは、ｐ個の多値メモリセルに設けられた全ての物理ページに対して、所定の順番でページ番号が順次割り付けられている場合に、複数の物理ブロックに対して、これらの各物理ブロックに設けられた物理ページを含んだページグループを複数設定するとともに、ページグループの境界が、第ｎページの物理ページの後に設けられるように、複数の物理ブロックの物理ページをグループ化するものであれば、多値メモリセルのページ構成、個数などは上記のものに何等限定されない。
また、上記の説明以外に、第１ページから上記第ｎページが多値メモリセルに設けられている場合では、主制御部は、ページグループに含まれた複数の物理ページのうち、第１ページの物理ページに対し書き込みデータの転送を行ったときには、当該物理ページと同一のページグループに含まれた同一の物理ブロックの他の物理ページに対し書き込みデータの転送を行い、かつ、第ｎページの物理ページに対し書き込みデータの転送を行ったときには、当該第ｎページの物理ページの物理ブロックとは異なる別の物理ブロックの物理ページに対し書き込みデータの転送を行うことが好ましい。これにより、上記実施形態と同様に、第ｎページの物理ページに対するデータの書き込み処理を行わせているときに、当該第ｎページの物理ページの物理ブロックとは異なる別の物理ブロックの物理ページに対して、書き込みデータの転送を行わせることができる。従って、より確実にデータを効率よくインターリーブして書き込むことができる。
また、上記の説明では、主制御部が、複数の各ページグループにおいて、複数の各物理ブロックの同じページ番号の物理ページが含まれるように、複数の物理ブロックの物理ページをグループ化する場合について説明したが、本発明の主制御部はこれに限定されるものでなく、複数の物理ブロックの互いに異なるページ番号の物理ページをひとつのページグループにまとめてグループ化することもできる。
但し、上記実施形態のように、同じページ番号の物理ページどうしをひとつのページグループにまとめる場合の方が、複数の物理ブロックに対する物理ページのグループ化を容易に行えるとともに、物理ページに書き込まれたデータの管理を簡単に行うことが可能となって、不揮発性メモリの駆動制御も容易に行うことができる点で好ましい。
また、上記の説明では、複数の各フラッシュメモリに含まれた複数の物理ブロックの物理ページが複数の各ページグループに含まれるように、主制御部が物理ページのグループ化を行う構成について説明したが、本発明はこれに限定されるものではなく、単一の不揮発性メモリに含まれた複数の物理ブロックの物理ページについてグループ化して、データを並列に書き込むこともできる。具体的には、異なる複数の物理ブロックに対しデータの書き込み動作を同時に実施可能に構成されたマルチプレーン構造などの不揮発性メモリにおいて、その単一の不揮発性メモリにおける、複数の物理ブロックの物理ページをグループ化することもできる。
また、上記の説明では、不揮発性メモリにＮＡＮＤタイプのフラッシュメモリを用いた場合について説明したが、本発明はこれに限定されるものではなく、ＭＯＮＯＳ型やＡＮＤ型などの他のタイプのフラッシュメモリにも適用することができる。
本発明は、多値メモリセルを用いた不揮発性メモリに対して、データを効率よくインターリーブして書き込むことができるメモリーコントローラ、及びメモリアクセスが高速化された不揮発性記憶装置に有用である。
本発明は、フラッシュメモリ、特に２ビット以上の情報を記憶可能に構成された多値メモリセルが設けられた多値フラッシュメモリ等の不揮発性メモリの駆動制御を行うメモリーコントローラ、及びこれを用いた不揮発性記憶装置に関する。
近年、不揮発性記憶装置、例えばメモリーカードは、デジタルカメラや携帯電話に代表される携帯情報端末等の記憶媒体として使用されるようになってきており、その市場を拡大している。また、このような不揮発性記憶装置では、データを高速に書き込むために、フラッシュメモリ等の不揮発性メモリを複数設けるとともに、これら複数の不揮発性メモリに対し、インターリーブして並列にデータを書き込むことが提案されている。
具体的にいえば、従来の不揮発性記憶装置には、例えば下記特許文献１に記載されているように、複数のフラッシュメモリの物理ブロックを組み合わせて、それぞれの同じ位置の物理ページを組みとしてトラックを構成する（例えば、図２参照。）。そして、この従来の不揮発性記憶装置では、トラックの順にデータを書き込むことにより、複数のフラッシュメモリに並列にデータを高速に書き込み可能なことが示されている。
また、不揮発性記憶装置では、上述の高速化以外に大容量化が要望されており、半導体プロセスでの微細化だけではなく、ひとつのメモリセルに２ビット以上の情報（データ）を記憶させる多値技術を使用した不揮発性メモリ、例えば多値メモリセルが設けられた多値フラッシュメモリも用いられるようになってきている。
具体的にいえば、従来の不揮発性記憶装置では、例えば下記特許文献２に記載されているように、多値メモリセルに多値情報を書き込みための閾値電圧の割り当てについて示されている（例えば、図１参照。）。また、この従来の不揮発性記憶装置には、物理ページの書き込み動作において、第１ページに比べて第２ページでの閾値電圧の分布をより狭くして制御する必要があり、第２ページのプログラム時間が第１ページのプログラム時間よりも長くなることが記載されており（例えば、段落［０１６１］参照。）、メモリセルの多値化にて容量は倍になるが、書き込み時間が長くなるなどの課題が示唆されている。
また、従来の不揮発性記憶装置には、例えば下記特許文献３に記載されているように、多値技術が適用された不揮発性メモリにおいて、キャッシュを使用することにより、書き込みの高速化を図ることが提案されている。また、この従来の不揮発性記憶装置では、キャッシュは下位ビットの書き込みのときに可能で、上位ビットの書き込みのときにはキャッシュを使用できないことが記載されている（例えば、図２９及び段落［０１１５］参照。）。
ここで、図１２及び図１３を参照して、上記特許文献２、３に示されている、多値フラッシュメモリへのデータの書き込み動作について、具体的に説明する。
図１２は従来の不揮発性記憶装置での多値フラッシュメモリの物理ブロックへの書き込み順序を説明する図であり、図１３は図１２に示した多値フラッシュメモリへのデータの具体的な書き込み動作を示すタイミングチャートである。
図１２に示すように、上記多値フラッシュメモリの物理ブロックは、それぞれページ番号０から１２７までの１２８個の物理ページからなる。また、同図１２において、各ページ番号右側の枠内のデータ番号は、物理ブロックでのデータの書き込み順序を示している。すなわち、物理ブロックでは、物理ページのページ番号の順番にデータが書き込まれる。また、この物理ブロックでは、２ビットの情報を示すデータを書き込み可能な多値メモリセルが６４個使用されている。具体的には、ページ番号０、１の物理ページは、ひとつの多値メモリセルによって構成されており、以降、連続する２つのページ番号がひとつの多値メモリセルに割り付けられて、１２８個の物理ページが６４個の多値メモリセルに割り当てられている。さらに、この物理ブロックでは、各多値メモリセルの上記第１ページ及び第２ページに、連続する２つのページ番号が順次割り付けられている。つまり、例えば、ページ番号０、１の物理ページは、多値メモリセルの第１ページ及び第２ページにてそれぞれ構成されている。
そして、従来の不揮発性記憶装置では、図１３に例示するように、物理ブロックの物理ページに対し、図示を省略したメモリーコントローラによってデータの書き込み動作が行われる。なお、図１３では、（ａ）のデータ転送は多値フラッシュメモリに書き込みデータを転送する期間であり、（ｂ）のプログラムは多値メモリセルに実際にデータをプログラムする期間である。また、（ｃ）のビジー信号は多値フラッシュメモリへのデータ転送の可否を表しており、ハイレベル及びローレベルのときにそれぞれデータ転送が可能及びデータ転送が不可能であることを示している（後掲の図１５においても、同様。）。
つまり、図１３に示すように、多値フラッシュメモリでは、データ０が時点Ｔ１００から時点Ｔ１０１までの期間に転送される。次に、データ０のプログラムが時点Ｔ１０１で開始される。このプログラムは多値メモリセルの第１ページへの書き込み処理であるので、多値フラッシュメモリでは、当該プログラムを行っている期間もデータ転送が許容される。それ故、従来の不揮発性記憶装置では、メモリーコントローラは、時点Ｔ１０１から時点Ｔ１０２までの期間に、データ０のプログラムとデータ１の転送とを並行して行わせる。
続いて、多値フラッシュメモリでは、データ１のプログラムが時点Ｔ１０２で開始される。このプログラムは多値メモリセルの第２ページへの書き込み処理であるので、多値フラッシュメモリでは、当該プログラムを行っている期間はデータ転送が許容されない。従って、従来の不揮発性記憶装置では、メモリーコントローラは、時点Ｔ１０２から時点Ｔ１０３までの期間に、後続のデータ２の転送を実行させずに、データ１のプログラムだけを行わせる。
以降、データ２、３の書き込み動作が時点Ｔ１０３から時点Ｔ１０６までの期間で同様に行われ、データ４、５の書き込み動作が時点Ｔ１０６から時点Ｔ１０９までの期間で同様に行われる。
次に、図１４及び図１５を参照して、従来の不揮発性記憶装置において、２つの多値フラッシュメモリに対し、データをインターリーブして並列に書き込む場合について具体的に説明する。
図１４は従来の不揮発性記憶装置での２つの多値フラッシュメモリの物理ブロックへの書き込み順序を説明する図であり、図１５は図１４に示した２つの多値フラッシュメモリに対するデータの具体的な書き込み動作を示すタイミングチャートである。
図１４に示すように、従来の不揮発性記憶装置では、２つの多値フラッシュメモリ１、２の物理ブロックをまたがるように、各物理ブロックに含まれた同じページ番号の物理ページからなるページグループが構成されている。すなわち、ページグループ０は、多値フラッシュメモリ１、２のページ番号０の物理ページによって構成されている。以降、物理ページのページ番号に応じて、ページグループ１からページグループ１２７までの合計１２８個のページグループが多値フラッシュメモリ１、２に対して設けられている。
また、これらのページグループでは、ページグループの順にデータが書き込まれ、かつ、同一のページグループでは多値フラッシュメモリの順にデータが書き込まれるようになっている。つまり、データ０は多値フラッシュメモリ１のページ番号０の物理ページに、データ１は多値フラッシュメモリ２のページ０に、データ２は多値フラッシュメモリ１のページ番号１の物理ページに、データ３は多値フラッシュメモリ２のページ番号１の物理ページに順次書き込まれ、データ０からデータ２５５までの合計２５６個のデータが、１２８個のページグループのいずれかの物理ページに割り当てられて書き込まれる。
そして、従来の不揮発性記憶装置では、図１５に例示するように、多値フラッシュメモリ１、２の物理ページに対し、図示を省略したメモリーコントローラによってデータの書き込み動作が行われる。
つまり、図１５に示すように、時点Ｔ１１０から時点Ｔ１１１までの期間では、多値フラッシュメモリ１に対してデータ０が転送される。次に、時点Ｔ１１１でデータ０のプログラムが開始される。また、この時点Ｔ１１１から時点Ｔ１１２までの期間に、メモリーコントローラは、多値フラッシュメモリ２に対するデータ１の転送を行わせる。続いて、メモリーコントローラは、時点Ｔ１１２で、多値フラッシュメモリ２に対してデータ１のプログラムを開始させるとともに、当該時点Ｔ１１２から時点Ｔ１１３までの期間に、多値フラッシュメモリ１に対するデータ２の転送を行わせる。
次に、メモリーコントローラは、時点Ｔ１１３で、多値フラッシュメモリ１に対してデータ２のプログラムを開始させるとともに、当該時点Ｔ１１３から時点Ｔ１１４までの期間に、多値フラッシュメモリ２に対するデータ３の転送を行わせる。続いて、メモリーコントローラは、時点Ｔ１１４で、多値フラッシュメモリ２に対してデータ３のプログラムを開始させる。また、時点Ｔ１１４から時点Ｔ１１５までの期間は、多値フラッシュメモリ１、２ともに第２ページのプログラム期間であり、データ転送が許容されない期間である。それ故、従来の不揮発性記憶装置では、メモリーコントローラは、時点Ｔ１１４から時点Ｔ１１５までの期間では、多値フラッシュメモリ１、２に対するデータの転送を実行させない。その後、時点Ｔ１１５において、データ２のプログラムが終了すると、メモリーコントローラは、多値フラッシュメモリ１に対するデータ４の転送を当該時点Ｔ１１５から開始させる。
特開平６−１１９１２８号公報 特開２００４−１９２７８９号公報 特開２００１−３２５７９６号公報
ところが、上記のような従来の不揮発性記憶装置では、多値メモリセルを用いた不揮発性メモリに対して、データを効率よくインターリーブして書き込むことができないという問題点があった。具体的にいえば、従来の不揮発性記憶装置では、図１４に示したように、多値フラッシュメモリ１、２において、同じページ番号の物理ページをひとつのグループとして１２８個のページグループを構成していた。このため、従来の不揮発性記憶装置では、多値メモリセルのデータ転送とプログラムの関係から、効率よくデータの転送を行うことができなかった。
より具体的にいえば、従来の不揮発性記憶装置では、図１５の例えば時点Ｔ１１４から時点Ｔ１１５までの期間に、多値フラッシュメモリ１、２の第２ページに対するプログラム期間が設定されている。このため、この期間では、多値メモリセルのプログラム特性により、多値フラッシュメモリ１、２の双方にデータ転送が行うことができなかった。この結果、従来の不揮発性記憶装置では、多値フラッシュメモリ１、２に対するデータの書き込み動作の効率を向上させることはできなかった。
上記の課題に鑑み、本発明は、多値メモリセルを用いた不揮発性メモリに対して、データを効率よくインターリーブして書き込むことができるメモリーコントローラ、及びこれを用いた不揮発性記憶装置を提供することを目的とする。
上記の目的を達成するために、本発明にかかるメモリーコントローラは、２ビット以上のデータを記憶可能に構成された多値メモリセルを物理ブロックに用いた不揮発性メモリの駆動制御を行うメモリーコントローラであって、
複数の前記物理ブロックに対して、データをインターリーブして書き込み可能に構成された主制御部を備え、
前記複数の各物理ブロックには、第１〜第ｐのｐ個（ｐは、２以上の整数）の前記多値メモリセルが含まれ、
前記ｐ個の各多値メモリセルには、第１ページと、前記第１ページに対して当該第１ページよりもデータの書き込み処理に要する時間が順次長くなる第ｎページ（ｎは、２以上の整数）までのｎ個のページが、データの書き込み単位としての物理ページとして設けられ、
前記複数の各物理ブロックでは、前記ｐ個の多値メモリセルに設けられた全ての前記物理ページに対して、所定の順番でページ番号が順次割り付けられている場合に、
前記主制御部は、前記複数の物理ブロックに対して、これらの各物理ブロックに設けられた物理ページを含んだページグループを複数設定するとともに、前記ページグループの境界が、前記第ｎページの物理ページの後に設けられるように、前記複数の物理ブロックの物理ページをグループ化することを特徴とするものである。
上記のように構成されたメモリーコントローラにおける主制御部は、データがインターリーブされて書き込まれる複数の物理ブロックに対して、これらの各物理ブロックに設けられた物理ページを含んだページグループを複数設定している。また、主制御部は、ページグループの境界が第ｎページの物理ページの後に設けられるように、複数の物理ブロックの物理ページをグループ化している。これにより、上記従来例と異なり、データの書き込み動作に多値メモリセルのプログラム特性の悪影響が現れるのを防ぐことができ、多値メモリセルを用いた不揮発性メモリに対して、データを効率よくインターリーブして書き込むことができる。
また、上記メモリーコントローラにおいて、前記主制御部は、前記複数の各ページグループにおいて、前記複数の各物理ブロックの同じページ番号の物理ページが含まれるように、前記複数の物理ブロックの物理ページをグループ化してもよい。
この場合、上記複数の物理ブロックに対する物理ページのグループ化を容易に行えるとともに、物理ページに書き込まれたデータの管理を簡単に行うことが可能となって、不揮発性メモリの駆動制御も容易に行うことができる。
また、上記メモリーコントローラにおいて、前記不揮発性メモリに書き込まれる書き込みデータが外部から入力された場合、前記主制御部は、前記ページグループに含まれた複数の物理ページのうち、第１ページの物理ページに対し書き込みデータの転送を行ったときには、当該物理ページと同一のページグループに含まれた同一の物理ブロックの他の物理ページに対し書き込みデータの転送を行い、かつ、第ｎページの物理ページに対し書き込みデータの転送を行ったときには、当該第ｎページの物理ページの物理ブロックとは異なる別の物理ブロックの物理ページに対し書き込みデータの転送を行うことが好ましい。
この場合、第ｎページの物理ページに対するデータの書き込み処理を行わせているときに、当該第ｎページの物理ページの物理ブロックとは異なる別の物理ブロックの物理ページに対して、書き込みデータの転送を行わせることができる。従って、より確実にデータを効率よくインターリーブして書き込むことができる。
また、本発明の不揮発性記憶装置は、２ビット以上のデータを記憶可能に構成された多値メモリセルを物理ブロックに用いた不揮発性メモリ、及び
上記いずれかのメモリーコントローラを備えていることを特徴とするものである。
上記のように構成された不揮発性記憶装置では、多値メモリセルを用いた不揮発性メモリに対して、データを効率よくインターリーブして書き込むことができるメモリーコントローラが用いられているので、データの書き込み処理を高速に行うことができる不揮発性記憶装置を容易に構成することができる。
本発明によれば、多値メモリセルを用いた不揮発性メモリに対して、データを効率よくインターリーブして書き込むことができるメモリーコントローラ、及びこれを用いた不揮発性記憶装置を提供することが可能となる。
以下、本発明のメモリーコントローラ、及び不揮発性記憶装置の好ましい実施形態について、図面を参照しながら説明する。なお、以下の説明では、本発明を不揮発性記憶装置としてのメモリーカードに適用した場合を例示して説明する。
［第１の実施形態］
［不揮発性記憶装置の構成］
図１は、本発明の一実施形態にかかるメモリーコントローラを用いたメモリーカードの要部構成を示すブロック図である。図において、本実施形態のメモリーカード１は、本発明のメモリーコントローラを用いて構成されたコントローラ２と、ｍ個（ｍは、２以上の整数）の第１、第２、…、第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍが設けられた不揮発性メモリ群３とを備えている。不揮発性メモリ群３の第１〜第ｍの各フラッシュメモリ３ａ、３ｂ、…、３ｍは、例えばＮＡＮＤタイプの同一のフラッシュメモリが用いられており、コントローラ２によってデータの書き込み制御及び読み出し制御が行われるようになっている。また、第１〜第ｍの各フラッシュメモリ３ａ、３ｂ、…、３ｍは、多値メモリセルを用いた多値フラッシュメモリである。すなわち、第１〜第ｍの各フラッシュメモリ３ａ、３ｂ、…、３ｍには、複数個の物理ブロックが含まれており、さらに、各物理ブロックには、２ビットのデータ（情報）を記憶可能に構成された多値メモリセルが用いられている（詳細は後述。）。
また、メモリーカード１では、当該メモリーカード１に対して論理アドレスを指定したアクセス指示を行うホスト機器Ｈが接続可能に構成されており、メモリーカード１とホスト機器Ｈとの間で双方向のデータ転送が行えるようになっている。尚、これらメモリーカード１とホスト機器Ｈとは、例えばデジタルカメラやパーソナルコンピュータ等に組み込まれて、その内部でデータを記憶する不揮発性記憶システムを構築するようになっている。
コントローラ２は、不揮発性メモリ群３の第１〜第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍに対し、外部からの論理アドレスを指定したデータの書き込み及び読み出しを行うように構成されている。すなわち、コントローラ２は、メモリーカード１の外部に設けられたホスト機器Ｈから論理アドレスを指定した書き込み要求とともに転送されてきたデータを不揮発性メモリ群３の第１〜第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍに書き込んだり、ホスト機器Ｈから論理アドレスを指定した読み出し要求に応じて、データを不揮発性メモリ群３の対応する第１〜第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍから読み出して当該ホスト機器Ｈに転送したりする。
また、コントローラ２は、主制御部４と、ホスト機器Ｈ側及び不揮発性メモリ群３側にそれぞれ設けられたインターフェースとしてのホストＩ／Ｆ ５及びメモリＩ／Ｆ ７と、これらのホストＩ／Ｆ ５とメモリＩ／Ｆ ７との間に設けられたバッファ６を備えている。
主制御部４には、ＣＰＵやＤＳＰなどが用いられており、ホスト機器Ｈから上記書き込み要求及び読み出し要求が入力されるようになっている。そして、主制御部４は、入力された書き込み要求または読み出し要求に応じて、コントローラ２の各部の駆動制御を行うよう構成されている。また、主制御部４は、不揮発性メモリ群３の第１〜第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍに対して、データをインターリーブして並列に書き込み可能に構成されている。
さらに、主制御部４は、後に詳述するように、第１〜第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍに設定されているページ割付に基づいて、これらの第１〜第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍの各物理ブロックに設けられた複数の物理ページを所定の手順で複数のページグループに振り分けてグループ化するようになっている。なお、主制御部４は、図示しないアドレス変換テーブルを参照することにより、ホスト機器Ｈからの論理アドレスと第１〜第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍの対応する物理ページのアドレスとを相互に変換して、ホスト機器Ｈからのアクセス指示を適切に対処できるように構成されている。
ホストＩ／Ｆ ５は、主制御部４からの指示に従って、メモリーカード１とホスト機器Ｈとの間のインターフェースを制御するとともに、メモリーカード１とバッファ６との間のデータ転送を行う。バッファ６は、例えば揮発性のメモリによって構成されており、メモリーカード１に入出力されるデータを一時的に記憶する。メモリＩ／Ｆ ７は、主制御部４からの指示に従って、不揮発性メモリ群３の並列に接続された第１〜第ｍの各フラッシュメモリ３ａ、３ｂ、…、３ｍを制御するとともに、バッファ６と不揮発性メモリ群３との間のデータ転送を行う。
次に、図２及び図３を参照して、第１〜第ｍのフラッシュメモリ３ａ、３ｂ、…、３ｍ及び物理ブロックについて具体的に説明する。尚、以下の説明では、同一に構成された第１〜第ｍの
フラッシュメモリ３ａ、３ｂ、…、３ｍのうち、第ｍのフラッシュメモリ３ｍを例示して説明する。
図２は図１に示したフラッシュメモリの要部構成を説明する図であり、図３は図２に示した物理ブロックの構成を説明する図である。
図２に示すように、第ｍのフラッシュメモリ３ｍには、例えばブロック番号０〜１０２３の１０２４個の物理ブロック８が設けられている。この物理ブロック８は、第ｍのフラッシュメモリ３ｍのデータの消去単位である。
各物理ブロック８には、図３に例示するように、例えばページ番号０〜１２７の１２８個の物理ページ９が設けられている。この物理ページ９は、第ｍのフラッシュメモリ３ｍのデータの書き込み単位であり、データの読み出し単位でもある。
続いて、図４及び図５を参照して、本実施形態での物理ブロックの物理ページのページグループの構成について具体的に説明する。なお、以下の説明では、説明の簡略化のために、第１及び第２のフラッシュメモリ３ａ、３ｂの物理ブロック８の物理ページ９に対して、主制御部４がグループ化して複数のページグループを構成する場合を例示して説明する。
図４は２つの上記フラッシュメモリにおいて、図１に示した主制御部によってグループ化されたページグループの具体例を説明する図であり、図５は上記２つの各フラッシュメモリでの具体的なページ割付を説明する図である。
まず、図５を参照して、第１及び第２の各フラッシュメモリ３ａ、３ｂの物理ブロック８に設けられた上記多値メモリセルに対するページ割付について具体的に説明する。図５において、第１及び第２の各フラッシュメモリ３ａ、３ｂでは、６４個の多値メモリセルＣ１、Ｃ２、…、Ｃ６４を基本単位として構成されている。複数の基本単位、例えば１９８９６個の基本単位でひとつの物理ブロック８を構成する。多値メモリセルＣ１、Ｃ２、…、Ｃ６４はそれぞれ異なる２つの物理ページ９に属する。言い換えると、同じ物理ブロック８に含まれる１９８９６個の多値メモリセルＣ１は異なる２つの物理ページに属する。この多値メモリセルＣ１が属する２つの物理ページが第１ページＰ１と第２ページＰ２である。多値メモリセルＣ２、…、Ｃ６４についても同様である。つまり各多値メモリセルＣ１、Ｃ２、…、Ｃ６４には、第１ページＰ１と、この第１ページＰ１よりもデータのプログラム（データ書き込み処理）に要する時間が長い第２ページＰ２が設けられている。これらの第１ページＰ１及び第２ページＰ２は、上記物理ページ９を構成するものである。そして、各多値メモリセルＣ１、Ｃ２、…、Ｃ６４では、第１ページＰ１及び第２ページＰ２の各々によって、０または１のデータを保持できるようになっている。
また、物理ブロック８では、各多値メモリセルＣ１、Ｃ２、…、Ｃ６４の第１ページＰ１及び第２ページＰ２に対して、予め物理ページ９のページ番号が所定の順番で割り付けられている。具体的には、図５に示すように、多値メモリセルＣ１の第１ページＰ１及び第２ページＰ２には、物理ページ９のページ番号０及び１がそれぞれ割り付けられている。また、多値メモリセルＣ２の第１ページＰ１及び第２ページＰ２には、物理ページ９のページ番号２及び３がそれぞれ割り付けられている。以降、多値メモリセルＣ３、Ｃ４、…、Ｃ６４の第１ページＰ１及び第２ページＰ２に対して、物理ページ９のページ番号４、５、６、７、…、１２６、１２７が順次割り付けられている。
また、メモリーカード１では、上記のような物理ブロック８での各多値メモリセルＣ１、Ｃ２、…、Ｃ６４の第１ページＰ１及び第２ページＰ２に対する物理ページ９のページ番号のページ割付についてのページ割付情報は予め主制御部４に保持されている。そして、主制御部４では、保持されたページ割付情報に基づき、第１及び第２の各フラッシュメモリ３ａ、３ｂの物理ブロック８に対して、これらの各物理ブロック８に設けられた物理ページ９を含んだページグループを複数設定する。さらに、主制御部４は、ページグループの境界が、上記第２ページＰ２の後に設けられるように、複数の物理ブロック８の物理ページ９をグループ化する。
具体的には、図４に示すように、主制御部４は、第１及び第２の各フラッシュメモリ３ａ、３ｂの物理ブロック８の物理ページ９をグループ化して、これら２つの物理ブロック８に６４個のページグループ０、１、…、６３を設定している。すなわち、２つの各物理ブロック８のページ番号０、１の合計４個の物理ページ９をページグループ０に含めて、当該ページグループ０を構成している。以降、各物理ブロック８の連続する２つのページ番号の合計４個の物理ページ９により、ページグループ１〜６３を順次構成している。
また、ページグループの境界、例えばページグループ０とページグループ１との境界は、各物理ブロック８の多値メモリセルＣ１と多値メモリセルＣ２との間に設定されており、多値メモリセルＣ１の第１ページＰ１（ページ番号０の物理ページ９）と、その次のページ番号１の物理ページ９、つまり多値メモリセルＣ１の第２ページＰ２は、同じページグループ０に属している。一方、この多値メモリセルＣ１の第２ページＰ２（ページ番号１の物理ページ９）の後には、ページグループ０とページグループ１との境界が定められている。
そして、主制御部４では、第１及び第２のフラッシュメモリ３ａ、３ｂに書き込まれる書き込みデータが外部から入力された場合、いずれかひとつのページグループに含まれた複数の物理ページ９のうち、第２ページＰ２以外の物理ページ９に対し書き込みデータの転送を行ったときには、当該物理ページ９と同一のページグループに含まれた同一の物理ブロック８（つまり、第１または第２の一方のフラッシュメモリ３ａ、３ｂ）の他の物理ページ９に対し書き込みデータの転送を行うようになっている。さらに、主制御部４では、第２ページＰ２の物理ページ９に対し書き込みデータの転送を行ったときには、当該第２ページＰ２の物理ページ９の物理ブロック８とは異なる別の物理ブロック８（つまり、第１または第２の他方のフラッシュメモリ３ａ、３ｂ）の物理ページ９に対し書き込みデータの転送を行うようになっている。また、このような書き込みデータの転送を行うことにより、データ０からデータ２５５までの合計２５６個のデータが、図４に示すように、第１及び第２のフラッシュメモリ３ａ、３ｂに対して、物理ページ９単位に書き込まれる。
以下、上記のように構成された本実施形態でのデータの処理動作について、図１〜図６を参照して具体的に説明する。尚、以下の説明では、上記のようにグループ化された第１及び第２のフラッシュメモリ３ａ、３ｂに対して、データをインターリーブして並列に書き込む書き込み動作について説明する。
［データの書き込み動作］
図６は、上記２つのフラッシュメモリに対するデータの具体的な書き込み動作を示すタイミングチャートである。なお、図６では、（ａ）及び（ｄ）のデータ転送は対応する第１及び第２のフラッシュメモリ３ａ、３ｂに書き込みデータを転送する期間であり、（ｂ）及び（ｅ）のプログラムは対応する第１及び第２のフラッシュメモリ３ａ、３ｂに実際にデータをプログラムする期間である。また、（ｃ）及び（ｆ）のビジー信号は対応する第１及び第２のフラッシュメモリ３ａ、３ｂへのデータ転送の可否を表しており、ハイレベル及びローレベルのときにそれぞれデータ転送が可能及びデータ転送が不可能であることを示している（後掲の図９及び図１１においても、同様。）。
図６に示すように、主制御部４は、時点Ｔ１から時点Ｔ２までの期間に、第１のフラッシュメモリ３ａに対してデータ０を転送する。次に、時点Ｔ２でデータ０のプログラムを開始させる。また、この時点Ｔ２から時点Ｔ３までのデータ０のプログラム期間は、多値メモリセルＣ１の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力される。このため、当該時点Ｔ２から時点Ｔ３までの期間では、主制御部４は、第２のフラッシュメモリ３ｂへの切り替えを行うことなく、第１のフラッシュメモリ３ａに対して、キャッシュプログラムを使用して連続的にデータ１を転送する。
その後、時点Ｔ３でデータ１のプログラムを開始させて、第１のフラッシュメモリ３ａからローレベルのビジー信号が入力されると、主制御部４は、データの転送先を第２のフラッシュメモリ３ｂに切り替えて、当該時点Ｔ３から時点Ｔ４までの期間に、第２のフラッシュメモリ３ｂに対してデータ２を転送する。次に、時点Ｔ４でデータ２のプログラムを開始させる。また、この時点Ｔ４から時点Ｔ５までのデータ２のプログラム期間は、多値メモリセルＣ１の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第２のフラッシュメモリ３ｂからハイレベルのビジー信号が入力される。このため、当該時点Ｔ４から時点Ｔ５までの期間では、主制御部４は、第１のフラッシュメモリ３ａへの切り替えを行うことなく、第２のフラッシュメモリ３ｂに対して、キャッシュプログラムを使用して連続的にデータ３を転送する。
続いて、時点Ｔ５でデータ３のプログラムを開始させて、第２のフラッシュメモリ３ｂからローレベルのビジー信号が入力され、かつ、データ１のプログラムが終了して、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力されると、主制御部４は、データの転送先を第１のフラッシュメモリ３ａに切り替えて、当該時点Ｔ５から時点Ｔ６までの期間に、第１のフラッシュメモリ３ａに対してデータ４を転送する。次に、時点Ｔ６でデータ４のプログラムを開始させる。また、この時点Ｔ６から時点Ｔ７までのデータ４のプログラム期間は、多値メモリセルＣ２の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力される。このため、当該時点Ｔ６から時点Ｔ７までの期間では、主制御部４は、第２のフラッシュメモリ３ｂへの切り替えを行うことなく、第１のフラッシュメモリ３ａに対して、キャッシュプログラムを使用して連続的にデータ５を転送する。以降、主制御部４は、第１及び第２のフラッシュメモリ３ａ、３ｂに対して、同様なデータ転送を行って、データを書き込ませる。
以上のように、本実施形態のコントローラ（メモリーコントローラ）２では、主制御部４はデータがインターリーブされて書き込まれる第１及び第２のフラッシュメモリ（不揮発性メモリ）３ａ、３ｂの２つの物理ブロック８に対して、これらの各物理ブロック８に設けられた物理ページ９を含んだ６４個のページグループ０〜６３を設定している。また、主制御部４は、ページグループの境界が第２ページＰ２の物理ページ９の後に設けられるように、上記２つの物理ブロック８の物理ページ９をグループ化している。これにより、上記従来例と異なり、データの書き込み動作に多値メモリセルのプログラム特性の悪影響が現れるのを防ぐことができる。この結果、本実施形態のコントローラ２では、多値メモリセルＣ１〜Ｃ６４を用いた第１及び第２のフラッシュメモリ３ａ、３ｂに対して、データを効率よくインターリーブして書き込むことができる。また、本実施形態では、データを効率よくインターリーブして書き込むことができるコントローラ２が用いられているので、データの書き込み処理を高速に行うことができるメモリーカード（不揮発性記憶装置）１を容易に構成することができる。
また、本実施形態では、例えば図６の時点Ｔ３から時点Ｔ５に示したように、第１のフラッシュメモリ３ａの物理ブロック８の第２ページの物理ページ９に対するデータの書き込み処理を行わせているときに、第２のフラッシュメモリ３ｂの物理ブロック８の物理ページ９に対して、書き込みデータの転送を行わせているので、これら第１及び第２のフラッシュメモリ３ａ、３ｂに対して、より確実にデータを効率よくインターリーブして書き込むことができる。
［第２の実施形態］
図７は本発明の第２の実施形態にかかるメモリーコントローラの主制御部によってグループ化されたページグループの具体例を説明する図であり、図８は図７に示した２つの各フラッシュメモリでの具体的なページ割付を説明する図である。図において、本実施形態と上記第１の実施形態との主な相違点は、多値メモリセルでの物理ページのページ割付が異なる場合に、主制御部がそのページ割付に応じて、物理ページのグループ化を変更して、ページグループの構成を変えた点である。なお、上記第１の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。
すなわち、本実施形態の第１及び第２の各フラッシュメモリ３ａ、３ｂの物理ブロック８では、図８に示すように、各々１個の奇数番号の多値メモリセルと偶数番号の多値メモリセルを一組とし、これら２つの多値メモリセルに含まれた各々２個の第１ページＰ１及び第２ページＰ２に対して、物理ページ９のページ番号が第１ページＰ１を優先した所定の順番で割り付けられている。具体的には、多値メモリセルＣ１の第１ページＰ１及び第２ページＰ２には、物理ページ９のページ番号０及び２がそれぞれ割り付けられている。また、多値メモリセルＣ２の第１ページＰ１及び第２ページＰ２には、物理ページ９のページ番号１及び３がそれぞれ割り付けられている。
以降、多値メモリセルＣ３の第１ページＰ１及び第２ページＰ２に対して、物理ページ９のページ番号４及び６がそれぞれ割り付けられ、多値メモリセルＣ４の第１ページＰ１及び第２ページＰ２に対して、物理ページ９のページ番号５及び７がそれぞれ割り付けられている。そして、多値メモリセルＣ６３の第１ページＰ１及び第２ページＰ２に対して、物理ページ９のページ番号１２４及び１２６がそれぞれ割り付けられ、多値メモリセルＣ６４の第１ページＰ１及び第２ページＰ２に対して、物理ページ９のページ番号１２５及び１２７がそれぞれ割り付けられている。そして、この物理ブロック８でのページ割付情報は、主制御部４に予め保持されており、主制御部４は、保持されたページ割付情報に基づき第１及び第２の各フラッシュメモリ３ａ、３ｂの物理ブロック８の物理ページ９についてグループ化する。
具体的には、本実施形態では、図７に示すように、主制御部４は、偶数番号のページグループに含まれる物理ページ９の構成数と奇数番号のページグループに含まれる物理ページ９の構成数とを互いに異ならせて、物理ページ９のグループ化を行っている。つまり、主制御部４は、２つの各物理ブロック８のページ番号０、１、２の合計６個の物理ページ９をページグループ０に含めて、当該ページグループ０を構成している。また、各物理ブロック８のページ番号３の合計２個の物理ページ９をページグループ１に含めて、当該ページグループ１を構成している。以降、各物理ブロック８の連続する３つのページ番号の合計６個の物理ページ９により、偶数番号のページグループ２、…、６２を順次構成するとともに、各物理ブロック８のひとつのページ番号の合計２個の物理ページ９により、奇数番号のページグループ３、…、６３を順次構成している。
また、本実施形態では、主制御部４は、多値メモリセルの第２ページＰ２の後に、ページグループの境界を定めている。つまり、例えばページグループ０とページグループ１との境界は、各物理ブロック８の多値メモリセルＣ１の第２ページＰ２の後に設けられている。また、ページグループ１とページグループ２との境界は、各物理ブロック８の多値メモリセルＣ２の第２ページＰ２の後に設けられている。
そして、主制御部４では、第１及び第２のフラッシュメモリ３ａ、３ｂに書き込まれる書き込みデータが外部から入力された場合、いずれかひとつのページグループに含まれた複数の物理ページ９のうち、第２ページＰ２以外の物理ページ９に対し書き込みデータの転送を行ったときには、当該物理ページ９と同一のページグループに含まれた同一の物理ブロック８（つまり、第１または第２の一方のフラッシュメモリ３ａ、３ｂ）の他の物理ページ９に対し書き込みデータの転送を行うようになっている。さらに、主制御部４では、第２ページＰ２の物理ページ９に対し書き込みデータの転送を行ったときには、当該第２ページＰ２の物理ページ９の物理ブロック８とは異なる別の物理ブロック８（つまり、第１または第２の他方のフラッシュメモリ３ａ、３ｂ）の物理ページ９に対し書き込みデータの転送を行うようになっている。また、このような書き込みデータの転送を行うことにより、データ０からデータ２５５までの合計２５６個のデータが、図７に示すように、第１及び第２のフラッシュメモリ３ａ、３ｂに対して、物理ページ９単位に書き込まれる。
［データの書き込み動作］
以下、図９を参照して、本実施形態でのデータの書き込み動作について説明する。
図９は、図７に示した２つのフラッシュメモリに対するデータの具体的な書き込み動作を示すタイミングチャートである。
図９に示すように、主制御部４は、時点Ｔ３２から時点Ｔ３３までの期間に、第１のフラッシュメモリ３ａに対してデータ０を転送する。次に、時点Ｔ３３でデータ０のプログラムを開始させる。また、この時点Ｔ３３から時点Ｔ３４までのデータ０のプログラム期間は、多値メモリセルＣ１の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力される。このため、当該時点Ｔ３３から時点Ｔ３４までの期間では、主制御部４は、第２のフラッシュメモリ３ｂへの切り替えを行うことなく、第１のフラッシュメモリ３ａに対して、キャッシュプログラムを使用して連続的にデータ１を転送する。
次に、時点Ｔ３４でデータ１のプログラムを開始させる。また、この時点Ｔ３４から時点Ｔ３５までのデータ１のプログラム期間は、多値メモリセルＣ２の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力される。このため、当該時点Ｔ３４から時点Ｔ３５までの期間では、主制御部４は、第２のフラッシュメモリ３ｂへの切り替えを行うことなく、第１のフラッシュメモリ３ａに対して、キャッシュプログラムを使用して連続的にデータ２を転送する。
その後、時点Ｔ３５でデータ２のプログラムを開始させて、第１のフラッシュメモリ３ａからローレベルのビジー信号が入力されると、主制御部４は、データの転送先を第２のフラッシュメモリ３ｂに切り替えて、当該時点Ｔ３５から時点Ｔ３６までの期間に、第２のフラッシュメモリ３ｂに対してデータ３を転送する。次に、時点Ｔ３６でデータ３のプログラムを開始させる。また、この時点Ｔ３６から時点Ｔ３７までのデータ３のプログラム期間は、多値メモリセルＣ１の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第２のフラッシュメモリ３ｂからハイレベルのビジー信号が入力される。このため、当該時点Ｔ３６から時点Ｔ３７までの期間では、主制御部４は、第１のフラッシュメモリ３ａへの切り替えを行うことなく、第２のフラッシュメモリ３ｂに対して、キャッシュプログラムを使用して連続的にデータ４を転送する。
次に、時点Ｔ３７でデータ４のプログラムを開始させる。また、この時点Ｔ３７から時点Ｔ３８までのデータ４のプログラム期間は、多値メモリセルＣ２の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第２のフラッシュメモリ３ｂからハイレベルのビジー信号が入力される。このため、当該時点Ｔ３７から時点Ｔ３８までの期間では、主制御部４は、第１のフラッシュメモリ３ａへの切り替えを行うことなく、第２のフラッシュメモリ３ｂに対して、キャッシュプログラムを使用して連続的にデータ５を転送する。
その後、時点Ｔ３８でデータ５のプログラムを開始させて、第２のフラッシュメモリ３ｂからローレベルのビジー信号が入力されると、主制御部４は、データの転送先を第１のフラッシュメモリ３ａに切り替えて、当該時点Ｔ３８から時点Ｔ３９までの期間に、第１のフラッシュメモリ３ａに対してデータ６を転送する。次に、時点Ｔ３９でデータ６のプログラムを開始させる。また、この時点Ｔ３９から時点Ｔ４１までのデータ６のプログラム期間は、多値メモリセルＣ２の第２ページＰ２に対するデータの書き込み期間であるため、主制御部４には、第１のフラッシュメモリ３ａからローレベルのビジー信号が入力される。それ故、時点Ｔ３９から時点Ｔ４１までの期間では、第１のフラッシュメモリ３ａに対して、データの転送を行うことができない。
一方、時点Ｔ４０でデータ５のプログラムが終了して、第２のフラッシュメモリ３ｂからハイレベルのビジー信号が入力されると、主制御部４は、第２のフラッシュメモリ３ｂがデータ転送可能な状態になったと判断して、データの転送先を第２のフラッシュメモリ３ｂに切り替えて、当該時点Ｔ４０から時点Ｔ４１までの期間に、第２のフラッシュメモリ３ｂに対してデータ７を転送する。その後、時点Ｔ４１でデータ７のプログラムを開始させる。また、この時点Ｔ４１から時点Ｔ４３までのデータ７のプログラム期間は、多値メモリセルＣ２の第２ページＰ２に対するデータの書き込み期間であるため、主制御部４には、第２のフラッシュメモリ３ｂからローレベルのビジー信号が入力される。それ故、時点Ｔ４１から時点Ｔ４３までの期間では、第２のフラッシュメモリ３ｂに対して、データの転送を行うことができない。
一方、時点Ｔ４１でデータ６のプログラムが終了して、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力されると、主制御部４は、第１のフラッシュメモリ３ａがデータ転送可能な状態になったと判断して、データの転送先を第１のフラッシュメモリ３ａに切り替えて、当該時点Ｔ４１から時点Ｔ４２までの期間に、第１のフラッシュメモリ３ａに対してデータ８を転送する。以降、主制御部４は、第１及び第２のフラッシュメモリ３ａ、３ｂに対して、同様なデータ転送を行って、データを書き込ませる。
以上の構成により、本実施形態は、上記第１の実施形態のものと同様な作用効果を奏することができる。
［第３の実施形態］
図１０は、本発明の第３の実施形態にかかるメモリーコントローラの主制御部によってグループ化されたページグループの具体例を説明する図である。図において、本実施形態と上記第２の実施形態との主な相違点は、３個のフラッシュメモリが不揮発性メモリ群に用いられている場合に、主制御部がその不揮発性メモリ群に応じて、物理ページのグループ化を変更して、ページグループの構成を変えた点である。なお、上記第２の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。
すなわち、図１０に示すように、本実施形態では、主制御部４は、不揮発性メモリ群３に含まれた第１〜第３の各フラッシュメモリ３ａ、３ｂ、３ｃの物理ブロック８の物理ページ９についてグループ化している。また、これらの各フラッシュメモリ３ａ、３ｂ、３ｃの物理ブロック８では、図８に示したページ割付により、多値メモリセルＣ１〜Ｃ６４の第１ページＰ１及び第２ページＰ２に対して、物理ページ９のページ番号が割り付けられている。そして、本実施形態の主制御部４は、第２の実施形態と同様に、３つの各物理ブロック８の連続する３つのページ番号の合計９個の物理ページ９により、偶数番号のページグループ０、…、６２を順次構成するとともに、各物理ブロック８のひとつのページ番号の合計２個の物理ページ９により、奇数番号のページグループ１、…、６３を順次構成している。また、これらのページグループの境界は、第２の実施形態のものと同様に、多値メモリセルの第２ページＰ２の後に、定められている。
また、本実施形態の主制御部４では、第１〜第３のフラッシュメモリ３ａ〜３ｃに書き込まれる書き込みデータが外部から入力された場合、上記実施形態と同様に、いずれかひとつのページグループに含まれた複数の物理ページ９のうち、第２ページＰ２以外の物理ページ９に対し書き込みデータの転送を行ったときには、当該物理ページ９と同一のページグループに含まれた同一の物理ブロック８（つまり、第１〜第３のいずれかのフラッシュメモリ３ａ〜３ｃ）の他の物理ページ９に対し書き込みデータの転送を行うようになっている。さらに、主制御部４では、第２ページＰ２の物理ページ９に対し書き込みデータの転送を行ったときには、当該第２ページＰ２の物理ページ９の物理ブロック８とは異なる別の物理ブロック８（つまり、上記第１〜第３のいずれかのフラッシュメモリ３ａ〜３ｃとは異なる他の第１〜第３のいずれかのフラッシュメモリ３ａ〜３ｃ）の物理ページ９に対し書き込みデータの転送を行うようになっている。また、このような書き込みデータの転送を行うことにより、データ０からデータ３８３までの合計３８４個のデータが、図１０に示すように、第１〜第３のフラッシュメモリ３ａ〜３ｃに対して、物理ページ９単位に書き込まれる。
［データの書き込み動作］
以下、図１１を参照して、本実施形態でのデータの書き込み動作について説明する。
図１１は、図１０に示した３つのフラッシュメモリに対するデータの具体的な書き込み動作を示すタイミングチャートである。
図１１に示すように、主制御部４は、時点Ｔ６０から時点Ｔ６１までの期間に、第１のフラッシュメモリ３ａに対してデータ０を転送する。次に、時点Ｔ６１でデータ０のプログラムを開始させる。また、この時点Ｔ６１から時点Ｔ６２までのデータ０のプログラム期間は、多値メモリセルＣ１の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力される。このため、当該時点Ｔ６１から時点Ｔ６２までの期間では、主制御部４は、第２または第３のフラッシュメモリ３ｂ、３ｃへの切り替えを行うことなく、第１のフラッシュメモリ３ａに対して、キャッシュプログラムを使用して連続的にデータ１を転送する。
次に、時点Ｔ６２でデータ１のプログラムを開始させる。また、この時点Ｔ６２から時点Ｔ６３までのデータ１のプログラム期間は、多値メモリセルＣ２の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力される。このため、当該時点Ｔ６２から時点Ｔ６３までの期間では、主制御部４は、第２または第３のフラッシュメモリ３ｂ、３ｃへの切り替えを行うことなく、第１のフラッシュメモリ３ａに対して、キャッシュプログラムを使用して連続的にデータ２を転送する。
その後、時点Ｔ６３でデータ２のプログラムを開始させて、第１のフラッシュメモリ３ａからローレベルのビジー信号が入力されると、主制御部４は、データの転送先を、例えば第２のフラッシュメモリ３ｂに切り替えて、当該時点Ｔ６３から時点Ｔ６４までの期間に、第２のフラッシュメモリ３ｂに対してデータ３を転送する。次に、時点Ｔ６４でデータ３のプログラムを開始させる。また、この時点Ｔ６４から時点Ｔ６５までのデータ３のプログラム期間は、多値メモリセルＣ１の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第２のフラッシュメモリ３ｂからハイレベルのビジー信号が入力される。このため、当該時点Ｔ６４から時点Ｔ６５までの期間では、主制御部４は、第１または第３のフラッシュメモリ３ａ、３ｃへの切り替えを行うことなく、第２のフラッシュメモリ３ｂに対して、キャッシュプログラムを使用して連続的にデータ４を転送する。
次に、時点Ｔ６５でデータ４のプログラムを開始させる。また、この時点Ｔ６５から時点Ｔ６６までのデータ４のプログラム期間は、多値メモリセルＣ２の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第２のフラッシュメモリ３ｂからハイレベルのビジー信号が入力される。このため、当該時点Ｔ６５から時点Ｔ６６までの期間では、主制御部４は、第１または第３のフラッシュメモリ３ａ、３ｃへの切り替えを行うことなく、第２のフラッシュメモリ３ｂに対して、キャッシュプログラムを使用して連続的にデータ５を転送する。
次に、時点Ｔ６６でデータ５のプログラムを開始させる。また、この時点Ｔ６６から時点Ｔ７０までのデータ５のプログラム期間は、多値メモリセルＣ１の第２ページＰ２に対するデータの書き込み期間であるため、主制御部４には、第２のフラッシュメモリ３ｂからローレベルのビジー信号が入力される。それ故、時点Ｔ６６から時点Ｔ７０までの期間では、第２のフラッシュメモリ３ｂに対して、データの転送を行うことができない。
一方、時点Ｔ６７でデータ２のプログラムが終了して、第１のフラッシュメモリ３ａからハイレベルのビジー信号が入力されると、主制御部４は、第１のフラッシュメモリ３ａがデータ転送可能な状態になったと判断して、データの転送先を第１のフラッシュメモリ３ａに切り替えて、当該時点Ｔ６７から時点Ｔ６８までの期間に、第１のフラッシュメモリ３ａに対してデータ６を転送する。その後、時点Ｔ６８でデータ６のプログラムを開始させる。また、この時点Ｔ６８から時点Ｔ７２までのデータ６のプログラム期間は、多値メモリセルＣ２の第２ページＰ２に対するデータの書き込み期間であるため、主制御部４には、第１のフラッシュメモリ３ａからローレベルのビジー信号が入力される。それ故、時点Ｔ６８から時点Ｔ７１までの期間では、第１のフラッシュメモリ３ａに対して、データの転送を行うことができない。
このため、主制御部４は、データの転送先を第３のフラッシュメモリ３ｃに切り替えて、時点Ｔ６８から時点Ｔ６９までの期間に、第３のフラッシュメモリ３ａに対してデータ７を転送する。次に、時点Ｔ６９でデータ７のプログラムを開始させる。また、この時点Ｔ６９から時点Ｔ７０までのデータ７のプログラム期間は、多値メモリセルＣ１の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第３のフラッシュメモリ３ｃからハイレベルのビジー信号が入力される。このため、当該時点Ｔ６９から時点Ｔ７０までの期間では、主制御部４は、第１または第２のフラッシュメモリ３ａ、３ｂへの切り替えを行うことなく、第３のフラッシュメモリ３ｃに対して、キャッシュプログラムを使用して連続的にデータ８を転送する。
次に、時点Ｔ７０でデータ８のプログラムを開始させる。また、この時点Ｔ７０から時点Ｔ７１までのデータ８のプログラム期間は、多値メモリセルＣ２の第１ページＰ１に対するデータの書き込み期間であるため、主制御部４には、第３のフラッシュメモリ３ｃからハイレベルのビジー信号が入力される。このため、当該時点Ｔ７０から時点Ｔ７１までの期間では、主制御部４は、第１または第２のフラッシュメモリ３ａ、３ｂへの切り替えを行うことなく、第３のフラッシュメモリ３ｃに対して、キャッシュプログラムを使用して連続的にデータ９を転送する。
次に、時点Ｔ７１でデータ９のプログラムを開始させる。また、この時点Ｔ７１から時点Ｔ７５までのデータ９のプログラム期間は、多値メモリセルＣ１の第２ページＰ２に対するデータの書き込み期間であるため、主制御部４には、第３のフラッシュメモリ３ｃからローレベルのビジー信号が入力される。それ故、時点Ｔ７１から時点Ｔ７５までの期間では、第３のフラッシュメモリ３ｃに対して、データの転送を行うことができない。
一方、時点Ｔ７０でデータ５のプログラムが終了して、第２のフラッシュメモリ３ｂからハイレベルのビジー信号が入力されているので、主制御部４は、第２のフラッシュメモリ３ｂがデータ転送可能な状態になったと判断して、データの転送先を第２のフラッシュメモリ３ｂに切り替えて、当該時点Ｔ７１から時点Ｔ７２までの期間に、第２のフラッシュメモリ３ｂに対してデータ１０を転送する。その後、時点Ｔ７２でデータ１０のプログラムを開始させる。また、この時点Ｔ７２から時点Ｔ７６までのデータ１０のプログラム期間は、多値メモリセルＣ２の第２ページＰ２に対するデータの書き込み期間であるため、主制御部４には、第２のフラッシュメモリ３ｂからローレベルのビジー信号が入力される。それ故、時点Ｔ７２から時点Ｔ７６までの期間では、第２のフラッシュメモリ３ｂに対して、データの転送を行うことができない。
一方、時点Ｔ７２でデータ６のプログラムが終了して、第１のフラッシュメモリ３aからハイレベルのビジー信号が入力されるので、主制御部４は、第１のフラッシュメモリ３ａがデータ転送可能な状態になったと判断して、データの転送先を第１のフラッシュメモリ３ａに切り替えて、時点Ｔ７２から時点Ｔ７３までの期間に、第１のフラッシュメモリ３ａに対してデータ７を転送する。以降、主制御部４は、第１〜第２のフラッシュメモリ３ａ〜３ｃに対して、同様なデータ転送を行って、データを書き込ませる。
以上の構成により、本実施形態は、上記第２の実施形態のものと同様な作用効果を奏することができる。
尚、上記の実施形態はすべて例示であって制限的なものではない。本発明の技術的範囲は特許請求の範囲によって規定され、そこに記載された構成と均等の範囲内のすべての変更も本発明の技術的範囲に含まれる。
例えば、上記の説明では、メモリーカード（不揮発性記憶装置）に本発明を適用した場合について説明したが、本発明のメモリーコントローラはこれに限定されるものではなく、フラッシュディスクなどの他の不揮発性記憶装置に適用することもできる。
また、上記の説明では、第１ページと第２ページとが設けられて、２ビットのデータ（情報）を各々記憶可能に構成された６４個の多値メモリセルが物理ブロックに用いられた２個または３個のフラッシュメモリ（不揮発性メモリ）を有する不揮発性記憶装置に適用した場合について説明した。しかしながら、本発明のメモリーコントローラは、複数の各物理ブロックには、第１〜第ｐのｐ個（ｐは、２以上の整数）の多値メモリセルが含まれ、ｐ個の各多値メモリセルには、第１ページと、第１ページに対して当該第１ページよりもデータの書き込み処理に要する時間が順次長くなる第ｎページ（ｎは、２以上の整数）までのｎ個のページが、データの書き込み単位としての物理ページとして設けられ、複数の各物理ブロックでは、ｐ個の多値メモリセルに設けられた全ての物理ページに対して、所定の順番でページ番号が順次割り付けられている場合に、複数の物理ブロックに対して、これらの各物理ブロックに設けられた物理ページを含んだページグループを複数設定するとともに、ページグループの境界が、第ｎページの物理ページの後に設けられるように、複数の物理ブロックの物理ページをグループ化するものであれば、多値メモリセルのページ構成、個数などは上記のものに何等限定されない。
また、上記の説明以外に、第１ページから上記第ｎページが多値メモリセルに設けられている場合では、主制御部は、ページグループに含まれた複数の物理ページのうち、第１ページの物理ページに対し書き込みデータの転送を行ったときには、当該物理ページと同一のページグループに含まれた同一の物理ブロックの他の物理ページに対し書き込みデータの転送を行い、かつ、第ｎページの物理ページに対し書き込みデータの転送を行ったときには、当該第ｎページの物理ページの物理ブロックとは異なる別の物理ブロックの物理ページに対し書き込みデータの転送を行うことが好ましい。これにより、上記実施形態と同様に、第ｎページの物理ページに対するデータの書き込み処理を行わせているときに、当該第ｎページの物理ページの物理ブロックとは異なる別の物理ブロックの物理ページに対して、書き込みデータの転送を行わせることができる。従って、より確実にデータを効率よくインターリーブして書き込むことができる。
また、上記の説明では、主制御部が、複数の各ページグループにおいて、複数の各物理ブロックの同じページ番号の物理ページが含まれるように、複数の物理ブロックの物理ページをグループ化する場合について説明したが、本発明の主制御部はこれに限定されるものでなく、複数の物理ブロックの互いに異なるページ番号の物理ページをひとつのページグループにまとめてグループ化することもできる。
但し、上記実施形態のように、同じページ番号の物理ページどうしをひとつのページグループにまとめる場合の方が、複数の物理ブロックに対する物理ページのグループ化を容易に行えるとともに、物理ページに書き込まれたデータの管理を簡単に行うことが可能となって、不揮発性メモリの駆動制御も容易に行うことができる点で好ましい。
また、上記の説明では、複数の各フラッシュメモリに含まれた複数の物理ブロックの物理ページが複数の各ページグループに含まれるように、主制御部が物理ページのグループ化を行う構成について説明したが、本発明はこれに限定されるものではなく、単一の不揮発性メモリに含まれた複数の物理ブロックの物理ページについてグループ化して、データを並列に書き込むこともできる。具体的には、異なる複数の物理ブロックに対しデータの書き込み動作を同時に実施可能に構成されたマルチプレーン構造などの不揮発性メモリにおいて、その単一の不揮発性メモリにおける、複数の物理ブロックの物理ページをグループ化することもできる。
また、上記の説明では、不揮発性メモリにＮＡＮＤタイプのフラッシュメモリを用いた場合について説明したが、本発明はこれに限定されるものではなく、ＭＯＮＯＳ型やＡＮＤ型などの他のタイプのフラッシュメモリにも適用することができる。
本発明は、多値メモリセルを用いた不揮発性メモリに対して、データを効率よくインターリーブして書き込むことができるメモリーコントローラ、及びメモリアクセスが高速化された不揮発性記憶装置に有用である。
本発明の一実施形態にかかるメモリーコントローラを用いたメモリーカードの要部構成を示すブロック図である。 図１に示したフラッシュメモリの要部構成を説明する図である。 図２に示した物理ブロックの構成を説明する図である。 ２つの上記フラッシュメモリにおいて、図１に示した主制御部によってグループ化されたページグループの具体例を説明する図である。 上記２つの各フラッシュメモリでの具体的なページ割付を説明する図である。 上記２つのフラッシュメモリに対するデータの具体的な書き込み動作を示すタイミングチャートである。 本発明の第２の実施形態にかかるメモリーコントローラの主制御部によってグループ化されたページグループの具体例を説明する図である。 図７に示した２つの各フラッシュメモリでの具体的なページ割付を説明する図である。 図７に示した２つのフラッシュメモリに対するデータの具体的な書き込み動作を示すタイミングチャートである。 本発明の第３の実施形態にかかるメモリーコントローラの主制御部によってグループ化されたページグループの具体例を説明する図である。 図１０に示した３つのフラッシュメモリに対するデータの具体的な書き込み動作を示すタイミングチャートである。 従来の不揮発性記憶装置での多値フラッシュメモリの物理ブロックへの書き込み順序を説明する図である。 図１２に示した多値フラッシュメモリへのデータの具体的な書き込み動作を示すタイミングチャートである。 従来の不揮発性記憶装置での２つの多値フラッシュメモリの物理ブロックへの書き込み順序を説明する図である。 図１４に示した２つの多値フラッシュメモリに対するデータの具体的な書き込み動作を示すタイミングチャートである。

Claims (4)

  1. ２ビット以上のデータを記憶可能に構成された多値メモリセルを物理ブロックに用いた不揮発性メモリの駆動制御を行うメモリーコントローラであって、
    複数の前記物理ブロックに対して、データをインターリーブして書き込み可能に構成された主制御部を備え、
    前記複数の各物理ブロックには、第１〜第ｐのｐ個（ｐは、２以上の整数）の前記多値メモリセルが含まれ、
    前記ｐ個の各多値メモリセルには、第１ページと、前記第１ページに対して当該第１ページよりもデータの書き込み処理に要する時間が順次長くなる第ｎページ（ｎは、２以上の整数）までのｎ個のページが、データの書き込み単位としての物理ページとして設けられ、
    前記複数の各物理ブロックでは、前記ｐ個の多値メモリセルに設けられた全ての前記物理ページに対して、所定の順番でページ番号が順次割り付けられている場合に、
    前記主制御部は、前記複数の物理ブロックに対して、これらの各物理ブロックに設けられた物理ページを含んだページグループを複数設定するとともに、前記ページグループの境界が、前記第ｎページの物理ページの後に設けられるように、前記複数の物理ブロックの物理ページをグループ化する、
    ことを特徴とするメモリーコントローラ。
  2. 前記主制御部は、前記複数の各ページグループにおいて、前記複数の各物理ブロックの同じページ番号の物理ページが含まれるように、前記複数の物理ブロックの物理ページをグループ化する請求項１に記載のメモリーコントローラ。
  3. 前記不揮発性メモリに書き込まれる書き込みデータが外部から入力された場合、前記主制御部は、前記ページグループに含まれた複数の物理ページのうち、第１ページの物理ページに対し書き込みデータの転送を行ったときには、当該物理ページと同一のページグループに含まれた同一の物理ブロックの他の物理ページに対し書き込みデータの転送を行い、かつ、第ｎページの物理ページに対し書き込みデータの転送を行ったときには、当該第ｎページの物理ページの物理ブロックとは異なる別の物理ブロックの物理ページに対し書き込みデータの転送を行う請求項１または２に記載のメモリーコントローラ。
  4. ２ビット以上のデータを記憶可能に構成された多値メモリセルを物理ブロックに用いた不揮発性メモリ、及び
    請求項１〜３のいずれか１項に記載のメモリーコントローラ
    を備えていることを特徴とする不揮発性記憶装置。
JP2008551592A 2007-07-20 2008-07-16 メモリーコントローラ、及びこれを用いた不揮発性記憶装置 Withdrawn JPWO2009013879A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007190004 2007-07-20
JP2007190004 2007-07-20
PCT/JP2008/001904 WO2009013879A1 (ja) 2007-07-20 2008-07-16 メモリーコントローラ、及びこれを用いた不揮発性記憶装置

Publications (1)

Publication Number Publication Date
JPWO2009013879A1 true JPWO2009013879A1 (ja) 2010-09-30

Family

ID=40281140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008551592A Withdrawn JPWO2009013879A1 (ja) 2007-07-20 2008-07-16 メモリーコントローラ、及びこれを用いた不揮発性記憶装置

Country Status (3)

Country Link
US (1) US20100325342A1 (ja)
JP (1) JPWO2009013879A1 (ja)
WO (1) WO2009013879A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010020715A (ja) * 2008-07-14 2010-01-28 Toshiba Corp 半導体メモリコントローラおよび半導体メモリシステム
TWI425512B (zh) * 2009-06-16 2014-02-01 Phison Electronics Corp 快閃記憶體控制電路及其儲存系統與資料傳輸方法
US20100332922A1 (en) * 2009-06-30 2010-12-30 Mediatek Inc. Method for managing device and solid state disk drive utilizing the same
US8180994B2 (en) * 2009-07-08 2012-05-15 Sandisk Technologies Inc. Optimized page programming order for non-volatile memory
JP4956593B2 (ja) * 2009-09-08 2012-06-20 株式会社東芝 メモリシステム
US9092340B2 (en) * 2009-12-18 2015-07-28 Sandisk Technologies Inc. Method and system for achieving die parallelism through block interleaving
US20110153912A1 (en) * 2009-12-18 2011-06-23 Sergey Anatolievich Gorobets Maintaining Updates of Multi-Level Non-Volatile Memory in Binary Non-Volatile Memory
US8417877B2 (en) * 2010-08-31 2013-04-09 Micron Technology, Inc Stripe-based non-volatile multilevel memory operation
TWI514141B (zh) * 2013-08-08 2015-12-21 Phison Electronics Corp 記憶體位址管理方法、記憶體控制器與記憶體儲存裝置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3105092B2 (ja) * 1992-10-06 2000-10-30 株式会社東芝 半導体メモリ装置
JP3922487B2 (ja) * 1998-02-04 2007-05-30 松下電器産業株式会社 メモリ制御装置および方法
EP0935199B1 (en) * 1998-02-04 2011-05-04 Panasonic Corporation Memory control unit and memory control method and medium containing program for realizing the same
US7934074B2 (en) * 1999-08-04 2011-04-26 Super Talent Electronics Flash module with plane-interleaved sequential writes to restricted-write flash chips
JP3983969B2 (ja) * 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
JP4014801B2 (ja) * 2000-12-28 2007-11-28 株式会社ルネサステクノロジ 不揮発性メモリ装置
JP2003036681A (ja) * 2001-07-23 2003-02-07 Hitachi Ltd 不揮発性記憶装置
US7290109B2 (en) * 2002-01-09 2007-10-30 Renesas Technology Corp. Memory system and memory card
JP4050548B2 (ja) * 2002-04-18 2008-02-20 株式会社ルネサステクノロジ 半導体記憶装置
US6657891B1 (en) * 2002-11-29 2003-12-02 Kabushiki Kaisha Toshiba Semiconductor memory device for storing multivalued data

Also Published As

Publication number Publication date
US20100325342A1 (en) 2010-12-23
WO2009013879A1 (ja) 2009-01-29

Similar Documents

Publication Publication Date Title
JPWO2009013879A1 (ja) メモリーコントローラ、及びこれを用いた不揮発性記憶装置
CN108572933B (zh) 用于直接存储器存取的数据缓冲器指针找取
CN101639808B (zh) 非易失性存储设备中的数据管理方法及非易失性存储系统
US8144515B2 (en) Interleaved flash storage system and method
US20080250220A1 (en) Memory system
US8654563B2 (en) Control and operation of non-volatile memory
JP5728672B2 (ja) ハイブリッドメモリ管理
EP2939100B1 (en) Method and system for asynchronous die operations in a non-volatile memory
US9069662B2 (en) Semiconductor device and method of controlling non-volatile memory device
US9465732B2 (en) Binning of blocks for dynamic linking
CN101593084A (zh) 存储器系统和操作存储器系统的方法
JP2008524706A5 (ja)
CN112201292A (zh) 控制器及其操作方法
US20140164679A1 (en) Dynamic Block Linking with Individually Configured Plane Parameters
JPWO2006051780A1 (ja) 不揮発性メモリ装置および不揮発性メモリ装置のアクセス方法
CN111796759B (zh) 多平面上的片段数据读取的计算机可读取存储介质及方法
CN101630289A (zh) 存储器控制器、存储器系统及用于存储器系统的控制方法
CN101976182A (zh) 一种固态硬盘预读取的方法及其装置
KR20200003055A (ko) Nand 버퍼를 갖는 nand 플래시 저장 디바이스
US10042553B2 (en) Method and system for programming a multi-layer non-volatile memory having a single fold data path
US8856425B2 (en) Method for performing meta block management, and associated memory device and controller thereof
CN101593556B (zh) 对非易失性存储器件进行编程的方法
US20150261448A1 (en) Memory system, memory controller and control method of non-volatile memory
CN102362263A (zh) Ssd控制器与ssd控制器的操作方法
WO2005038655A1 (ja) 半導体メモリ装置及びコントローラ並びにその読み書き制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110616

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120206