JPWO2009005089A1 - データ暗号化/復号化処理方法およびデータ処理装置 - Google Patents
データ暗号化/復号化処理方法およびデータ処理装置 Download PDFInfo
- Publication number
- JPWO2009005089A1 JPWO2009005089A1 JP2009521652A JP2009521652A JPWO2009005089A1 JP WO2009005089 A1 JPWO2009005089 A1 JP WO2009005089A1 JP 2009521652 A JP2009521652 A JP 2009521652A JP 2009521652 A JP2009521652 A JP 2009521652A JP WO2009005089 A1 JPWO2009005089 A1 JP WO2009005089A1
- Authority
- JP
- Japan
- Prior art keywords
- processing
- data
- mac
- encryption
- decryption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 472
- 238000003672 processing method Methods 0.000 title claims description 6
- 238000013515 script Methods 0.000 claims abstract description 55
- 238000004891 communication Methods 0.000 claims abstract description 23
- 230000015654 memory Effects 0.000 claims description 106
- 238000000034 method Methods 0.000 claims description 77
- 230000008569 process Effects 0.000 claims description 66
- 238000013500 data storage Methods 0.000 claims 1
- 230000006872 improvement Effects 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000012546 transfer Methods 0.000 description 58
- 238000010586 diagram Methods 0.000 description 31
- 230000005540 biological transmission Effects 0.000 description 21
- 230000002093 peripheral effect Effects 0.000 description 14
- 238000004364 calculation method Methods 0.000 description 12
- 230000007246 mechanism Effects 0.000 description 12
- 230000006870 function Effects 0.000 description 10
- 230000008901 benefit Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000012217 deletion Methods 0.000 description 5
- 230000037430 deletion Effects 0.000 description 5
- 238000007781 pre-processing Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 238000012805 post-processing Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/122—Hardware reduction or efficient architectures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Storage Device Security (AREA)
Abstract
Description
特許文献1 特開2006-238214号公報
特許文献2 特表平11-505678号公報
MAC処理パラメータの計算を行う制御プロセッサと、
データ暗号化/復号化処理を含むMACデータ処理を行うMAC処理手段を備え、
前記制御プロセッサが、コマンドとそれに付随するパラメータの組合せを連続して記載するコマンドスクリプトによって前記MAC処理手段を制御することを特徴とする。
前記制御プロセッサが、コマンドとそれに付随するパラメータの組合せを連続して記載するコマンドスクリプトによって前記MAC処理手段を制御することを特徴とする。
11 割り込みコントローラ(INTC、 WINTC)
12 DMAコントローラ(DMAC)
13 外部メモリコントローラ
14 外部メモリ
20 MAC処理ハードウェア(MAC HW)
21 ローカルメモリ
22 FIFOコントローラ
23 インタープリタ
24 ストリームコントローラ
25 シーケンサ
26 データ入力コントローラ
27 暗号化/復号化部
28 データ出力コントローラ
29 データメモリセレクタ
30 DBB(Layer1)ブロック
31 DBB内メモリ
40 DBB(ディジタルベースバンド)コア
41 バス
50 データストリーム
51 オリジナルデータストリーム
60 コマンドスクリプト
図3は、本発明の第1の実施の形態であるデータ処理装置の例として、MAC処理ハードウェアを無線通信用LSIのベースバンドコア部(Layer1処理部)に実装した場合の全体構成を示す図である。本発明を用いて無線通信ディジタルベースバンドLSIを構成した例である。
図5は、図3で示したMAC処理ハードウェア20の内部構成を示す図であり、その制御機構を説明するために詳細化した図である。
(1) まず、ローカルメモリ21の任意のアドレスにコマンドスクリプト(詳細は後述)をセットし、FIFOコントローラ22にそのコマンドスクリプトの先頭アドレスを指示し、プロセスを投入する。
一般的なMAC処理においては、ある時間単位ごとのデータストリーム内に複数のデータユニットが含まれる可能性が高い。制御プロセッサ10がデータユニットごとにコマンドを発行し、データユニットごとに割り込み信号を受け付けていたりすると、制御プロセッサ10側の処理オーバヘッドが大きくなる。
図8は、MAC処理ハードウェア20内にてデータ暗号化/復号化処理及びデータ転送処理を実施するストリームコントローラ24の内部構成を示した図である。
暗号化/復号化処理は、例えば64bitの暗号化/復号化処理ブロック単位でビットストリーム処理を行うが、メモリに格納してある状態では、メモリのアドレス単位の境界と暗号化/復号化処理のブロック単位の境界は必ずしも一致しないため、ビットシフト処理を行いながらデータを転送する必要がある。
図12から図14は、上述した第1の実施の形態を、無線通信ベースバンド処理装置の具体的な例の1つであるW-CDMAディジタルベースバンドLSIシステムに適用した場合の例を示した図である。
実施例1におけるMAC処理ハードウェア20では、使用していない内部ブロックにはできるだけクロックが供給されないようにクロック制御機構を実装する。
図16は、本発明の第2の実施の形態の構成を示す図である。本実施形態は、MAC処理ハードウェアを制御プロセッサのペリフェラルブロック(周辺ブロック)として実装し、MAC処理ハードウェアが外部メモリに直接アクセス可能な形態である。
Claims (9)
- データ暗号化/復号化処理を含む通信処理を行うデータ処理装置において、
MAC処理パラメータの計算を行う制御プロセッサと、
データ暗号化/復号化処理を含むMACデータ処理を行うMAC処理手段を備え、
前記制御プロセッサが、コマンドとそれに付随するパラメータの組合せを連続して記載するコマンドスクリプトによって前記MAC処理手段を制御することを特徴とするデータ処理装置。 - 請求項1記載のデータ処理装置において、
前記MAC処理手段が、
処理するデータを暗号化/復号化処理単位ごとに自律的にメモリから読み出し転送するためのデータ入力手段と、
暗号化/復号化処理単位ごとにデータを暗号化/復号化処理するデータ暗号化/復号化処理手段、暗号化/復号化した結果データを暗号化/復号化処理単位ごとに自律的にメモリへ書き込み転送するためのデータ出力手段と、
前記データ入力手段と前記暗号化/復号化処理手段、前記データ出力手段とをパイプライン処理させるためのシーケンサを備えることを特徴とするデータ処理装置。 - 請求項2記載のデータ処理装置において、
前記データ入力手段及び前記データ出力手段が、サイクルオーバヘッドなしにビットシフト処理やスワップ処理など任意のビット処理を行うビット処理手段を備えることを特徴とするデータ処理装置。 - 請求項2または請求項3記載のデータ処理装置において、
前記データ入力手段及び前記データ出力手段が、同一アドレスに対する複数回の読み出しアクセスや書き込みアクセスを防止するためのデータ格納レジスタを備えることを特徴とする処理装置。 - 請求項1ないし請求項4のいずれかに記載のデータ処理装置において、
前記MAC処理手段が、前記コマンドスクリプト及びMAC処理データを格納するためのローカルメモリを備え、コマンドスクリプト内のパラメータによって処理データの読み出し元メモリと結果データの書き込み先メモリを前記ローカルメモリとMAC処理手段外部のメモリから選択するためのバスセレクタ手段を備えることを特徴とするデータ処理装置。 - 請求項1ないし請求項5のいずれかに記載のデータ処理装置において、
前記MAC処理手段が、複数のプロセスを連続して処理するためのFIFO制御手段を備えることを特徴とするデータ処理装置。 - 請求項1ないし請求項6のいずれかに記載のデータ処理装置において、
前記MAC処理手段が、前記コマンドスクリプトを解釈し、解釈したコマンドに従って前記シーケンサにパラメータを設定及び前記シーケンサを起動するためのインタープリタ手段を備えることを特徴とするデータ処理装置。 - 請求項1ないし請求項7のいずれかに記載のデータ処理装置において、
前記MAC処理手段が、プロセスを投入するまでは動作する必要のない手段に対してクロックを停止するクロックゲーティング手段を備えることを特徴とするデータ処理装置。 - MAC処理パラメータの計算を行う制御プロセッサと、データ暗号化/復号化処理を含むMACデータ処理を行うMAC処理手段を備え、データ暗号化/復号化処理を含む通信処理を行うデータ処理装置で行われるデータ暗号化/復号化処理方法であって、
前記制御プロセッサが、コマンドとそれに付随するパラメータの組合せを連続して記載するコマンドスクリプトによって前記MAC処理手段を制御することを特徴とするデータ暗号化/復号化処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009521652A JP5487966B2 (ja) | 2007-07-03 | 2008-07-02 | データ暗号化/復号化処理方法およびデータ処理装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007175072 | 2007-07-03 | ||
JP2007175072 | 2007-07-03 | ||
JP2009521652A JP5487966B2 (ja) | 2007-07-03 | 2008-07-02 | データ暗号化/復号化処理方法およびデータ処理装置 |
PCT/JP2008/061991 WO2009005089A1 (ja) | 2007-07-03 | 2008-07-02 | データ暗号化/復号化処理方法およびデータ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009005089A1 true JPWO2009005089A1 (ja) | 2010-08-26 |
JP5487966B2 JP5487966B2 (ja) | 2014-05-14 |
Family
ID=40226132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009521652A Expired - Fee Related JP5487966B2 (ja) | 2007-07-03 | 2008-07-02 | データ暗号化/復号化処理方法およびデータ処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8341394B2 (ja) |
JP (1) | JP5487966B2 (ja) |
WO (1) | WO2009005089A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017091543A (ja) * | 2015-11-12 | 2017-05-25 | 三星電子株式会社Samsung Electronics Co.,Ltd. | マルチプロセッサによって共有されるメモリを含むマルチプロセッサシステム、及び該システムの動作方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004078268A (ja) * | 2002-08-09 | 2004-03-11 | Fujitsu Ltd | 情報処理装置、情報処理方法、およびプログラム |
JP5235764B2 (ja) * | 2009-04-16 | 2013-07-10 | 株式会社日立製作所 | Icチップおよびこれを搭載した情報処理装置 |
JP5483642B1 (ja) * | 2012-10-31 | 2014-05-07 | 株式会社ユニバーサルエンターテインメント | 通信システム、通信用lsi及び遊技機 |
JP2014241654A (ja) * | 2014-10-02 | 2014-12-25 | 株式会社ユニバーサルエンターテインメント | 通信用システム |
WO2018225492A1 (ja) * | 2017-06-05 | 2018-12-13 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、及び制御方法 |
US11063772B2 (en) | 2017-11-24 | 2021-07-13 | Ememory Technology Inc. | Multi-cell per bit nonvolatile memory unit |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5161193A (en) * | 1990-06-29 | 1992-11-03 | Digital Equipment Corporation | Pipelined cryptography processor and method for its use in communication networks |
JPH04127210A (ja) | 1990-09-19 | 1992-04-28 | Hitachi Ltd | 低消費電力プロセッサ |
JPH04140810A (ja) * | 1990-10-02 | 1992-05-14 | Nec Corp | 情報処理装置 |
JP3162365B2 (ja) | 1990-10-19 | 2001-04-25 | 富士通株式会社 | データ処理装置 |
US5319712A (en) * | 1993-08-26 | 1994-06-07 | Motorola, Inc. | Method and apparatus for providing cryptographic protection of a data stream in a communication system |
US5592556A (en) | 1994-08-09 | 1997-01-07 | Ericsson Ge Mobile Communications Inc. | Digital radio with vocoding encrypting codec |
JPH09311784A (ja) | 1996-05-22 | 1997-12-02 | Canon Inc | プロセッサ |
US6920562B1 (en) * | 1998-12-18 | 2005-07-19 | Cisco Technology, Inc. | Tightly coupled software protocol decode with hardware data encryption |
US6483918B2 (en) | 1999-06-09 | 2002-11-19 | Microsoft Corporation | Technique for producing a parameter, such as a checksum, through a primitive that uses elementary register operations |
US6810520B2 (en) * | 1999-12-17 | 2004-10-26 | Texas Instruments Incorporated | Programmable multi-standard MAC architecture |
US6847654B2 (en) * | 2000-11-06 | 2005-01-25 | Symbol Technologies, Inc. | Wireless device which uses an upper MAC and lower MAC interface |
US7453899B1 (en) * | 2001-05-08 | 2008-11-18 | Lsi Corporation | Field programmable network application specific integrated circuit and a method of operation thereof |
JP4152319B2 (ja) * | 2001-09-07 | 2008-09-17 | アイピーフレックス株式会社 | データ処理システムおよびその制御方法 |
WO2003028304A1 (en) * | 2001-09-27 | 2003-04-03 | Broadcom Corporation | Highly integrated media access control |
US20030105830A1 (en) * | 2001-12-03 | 2003-06-05 | Duc Pham | Scalable network media access controller and methods |
AU2003217370A1 (en) * | 2002-02-08 | 2003-09-02 | Bermai, Inc. | Medium access control in a wireless network |
JP2003244128A (ja) * | 2002-02-21 | 2003-08-29 | Hitachi Ltd | 暗号復号通信用半導体装置および記録再生機器 |
WO2005006702A1 (ja) * | 2003-07-11 | 2005-01-20 | Matsushita Electric Industrial Co., Ltd. | 双方向通信制御装置,端末装置及び双方向通信制御方法 |
JP2005167870A (ja) * | 2003-12-05 | 2005-06-23 | Sony Corp | データ処理方法およびデータ処理装置 |
US7512945B2 (en) * | 2003-12-29 | 2009-03-31 | Intel Corporation | Method and apparatus for scheduling the processing of commands for execution by cryptographic algorithm cores in a programmable network processor |
US7805535B2 (en) * | 2003-12-31 | 2010-09-28 | Alcatel Lucent | Parallel data link layer controllers in a network switching device |
US7385985B2 (en) * | 2003-12-31 | 2008-06-10 | Alcatel Lucent | Parallel data link layer controllers in a network switching device |
US7698412B2 (en) * | 2003-12-31 | 2010-04-13 | Alcatel Lucent | Parallel data link layer controllers in a network switching device |
US7649879B2 (en) * | 2004-03-30 | 2010-01-19 | Extreme Networks, Inc. | Pipelined packet processor |
US20060126841A1 (en) * | 2004-12-14 | 2006-06-15 | Tata Consultancy Services Ltd. | Method and apparatus for a security system for wireless networks |
US7797745B2 (en) * | 2004-12-22 | 2010-09-14 | Electronics And Telecommunications Research Institute | MAC security entity for link security entity and transmitting and receiving method therefor |
JP4570986B2 (ja) | 2005-02-25 | 2010-10-27 | 京セラ株式会社 | 基地局装置、基地局装置の制御方法および通信制御プログラム |
JP4028555B2 (ja) | 2005-02-28 | 2007-12-26 | 日本電信電話株式会社 | 通信方法および通信装置 |
JP2007074429A (ja) | 2005-09-07 | 2007-03-22 | Matsushita Electric Ind Co Ltd | 双方向通信制御装置 |
JP2007074507A (ja) * | 2005-09-08 | 2007-03-22 | Seiko Epson Corp | 暗号化/復号化装置、電子機器及び暗号化/復号化装置の制御方法 |
JP2007086608A (ja) * | 2005-09-26 | 2007-04-05 | Oki Electric Ind Co Ltd | ネットワーク終端装置の改ざん防止処理装置 |
US7886143B2 (en) * | 2006-11-30 | 2011-02-08 | Broadcom Corporation | Multi-data rate cryptography architecture for network security |
US20090080660A1 (en) * | 2007-09-20 | 2009-03-26 | Shih Mo | Processorless media access control architecture for wireless communication |
-
2008
- 2008-07-02 US US12/667,156 patent/US8341394B2/en active Active
- 2008-07-02 WO PCT/JP2008/061991 patent/WO2009005089A1/ja active Application Filing
- 2008-07-02 JP JP2009521652A patent/JP5487966B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017091543A (ja) * | 2015-11-12 | 2017-05-25 | 三星電子株式会社Samsung Electronics Co.,Ltd. | マルチプロセッサによって共有されるメモリを含むマルチプロセッサシステム、及び該システムの動作方法 |
Also Published As
Publication number | Publication date |
---|---|
US8341394B2 (en) | 2012-12-25 |
JP5487966B2 (ja) | 2014-05-14 |
WO2009005089A1 (ja) | 2009-01-08 |
US20100322419A1 (en) | 2010-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5487966B2 (ja) | データ暗号化/復号化処理方法およびデータ処理装置 | |
US20140040909A1 (en) | Data processing systems | |
US20150143073A1 (en) | Data processing systems | |
JP2007251329A (ja) | プログラマブルロジックデバイス | |
US9285793B2 (en) | Data processing unit including a scalar processing unit and a heterogeneous processor unit | |
US7724984B2 (en) | Image processing apparatus | |
US6920562B1 (en) | Tightly coupled software protocol decode with hardware data encryption | |
US8069333B2 (en) | Converting logical to real number to access shared configuration information in event driven state transiting reconfigurable system | |
JP2006338538A (ja) | ストリームプロセッサ | |
JP2000076066A (ja) | 信号処理回路 | |
JP2007034392A (ja) | 情報処理装置及びデータ処理方法 | |
US9438414B2 (en) | Virtualized SHA computational engine | |
JP2008152409A (ja) | 半導体集積回路 | |
KR102635978B1 (ko) | 생성형 거대 언어 모델의 연산 가속을 위해 메모리대역폭 사용을 극대화하기 위한 혼합정밀도 mac 트리 구조 | |
US9792135B2 (en) | Differential voltage and frequency scaling (DVFS) switch reduction | |
JP5096923B2 (ja) | 動的再構成論理回路を有するマルチスレッドプロセッサ | |
GB2484906A (en) | Data processing unit with scalar processor and vector processor array | |
US11386029B2 (en) | Direct memory access controller | |
US7984204B2 (en) | Programmable direct memory access controller having pipelined and sequentially connected stages | |
JP2004040256A (ja) | 無線信号処理装置および信号処理方法 | |
GB2484903A (en) | Power saving in a data processing unit with scalar processor, vector processor array, parity and FFT accelerator units | |
US20090019268A1 (en) | Processor | |
US10565036B1 (en) | Method of synchronizing host and coprocessor operations via FIFO communication | |
GB2484900A (en) | Data processing unit with scalar processor, vector processor array, parity and FFT accelerator units | |
JP2007065963A (ja) | データ転送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131227 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5487966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |