JP2004040256A - 無線信号処理装置および信号処理方法 - Google Patents

無線信号処理装置および信号処理方法 Download PDF

Info

Publication number
JP2004040256A
JP2004040256A JP2002191407A JP2002191407A JP2004040256A JP 2004040256 A JP2004040256 A JP 2004040256A JP 2002191407 A JP2002191407 A JP 2002191407A JP 2002191407 A JP2002191407 A JP 2002191407A JP 2004040256 A JP2004040256 A JP 2004040256A
Authority
JP
Japan
Prior art keywords
processing
signal processing
processor
signal
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002191407A
Other languages
English (en)
Inventor
Mutsumi Serizawa
芹澤 睦
Manabu Mukai
向井 学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002191407A priority Critical patent/JP2004040256A/ja
Priority to EP03251620A priority patent/EP1347581A3/en
Priority to CNB031072372A priority patent/CN100512068C/zh
Priority to US10/392,866 priority patent/US7319885B2/en
Publication of JP2004040256A publication Critical patent/JP2004040256A/ja
Priority to US11/953,592 priority patent/US20080261649A1/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

【課題】本発明は無線通信端末を構成する信号処理装置を提供する。
【解決手段】汎用プロセッサを含む統括信号処理ユニット(21,22,23)と、複数の信号処理ユニットとによって構成され、信号処理ユニットは、処理が異なる機能ブロック(25〜30)と同一の命令語を含むソフトウエア体系により処理を実行するプロセッサ(31〜36)とを含み、機能ブロックは、対応するプロセッサの指示に従って直接的または選択的あるいは生成されたプログラムに従って動作し、信号処理ユニットは統括演算処理ユニットにより統括され、各信号処理ユニットのプロセッサは、汎用プロセッサの指示にしたがって動作する。
【選択図】  図3

Description

【0001】
【発明の属する技術分野】
本発明は、無線通信端末を構成する信号処理装置および信号処理方法に関する。
【0002】
【従来の技術】
近年移動体通信の分野では、伝送されるディジタル情報のレートが急速に向上し、それに伴う移動通信システムの規格変更も頻繁になされている。このような状況下における移動端末の無線機の設計開発サイクルはますます短くなり、頻繁な回路設計変更が必要となっている。
【0003】
無線送受信機のベースバンド部の設計においては、無線信号に近い部分、すなわち、サンプリングされた信号をディジタル処理したり、伝送データを変調してベースバンド信号を生成する部分の信号処理回路、いわゆるモデム部は、処理量が多く、遅延時間の制限等、要求される仕様も厳しいことなどから、仕様変更の度に設計をし直す必要がある。
【0004】
従来、この部分は処理速度の面から主に論理回路により回路設計がなされているが、論理回路による端末モデム設計の頻繁な変更は開発コストを増加させ、また開発自体に時間がかかる要因となっていた。
【0005】
一方、DSP(デジタルシグナルプロセッサ)等のプログラマブルデバイスは、ソフトウエアによる開発が可能であり、設計変更等には柔軟に対応できる。しかし、広帯域無線通信信号のように高速で複雑な処理が必要とされる信号処理にはまだまだ処理速度が不十分である状況にある。
【0006】
さらに、従来の無線通信LSIでは、1つの汎用プロセッサ(CPU)が無線端末全体を制御しており、CPUに要求される能力と信号処理の内容が必ずしも一致しておらず、設計開発上の問題を引き起こしていた。特に、最近では、テレビジョン受信、携帯電話および無線LANなどに使える端末を搭載したソフトウエア無線機、即ち無線通信端末が開発されているが、この無線通信端末の開発に当たって1つのプロセッサにテレビジョン受信、携帯電話および無線LANなどの全ての機能を負担させている。
【0007】
【発明が解決しようとする課題】
上述のように無線端末用の信号処理装置は、その開発や設計変更に当たって、従来の論理回路による回路設計では、設計変更に対して時間やコストが掛かり過ぎる問題があり、また、プログラマブルデバイスによる処理では処理能力が不足しており、これらを解決する必要があるという課題を抱えている。
【0008】
さらに、従来の無線通信端末では、1つのプロセッサが端末全体を制御していたために、頻繁な割り込み処理等によりプロセッサにおける信号処理効率の低下を招いていた。
【0009】
また、プロセッサ上で処理されるプログラムはそれぞれ応答速度、演算量等が異なり、これらを1プロセッサ上に載せることで、設計開発効率を著しく低下していた。
【0010】
そこで、この発明は、信号処理効率が高く、しかも、設計変更に対して柔軟に対応できて設計開発効率の向上を図ることができるようにした信号処理装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明の第1局面は、汎用プロセッサを含む統括信号処理ユニットと、複数の信号処理ユニットとによって構成され、前記複数の信号処理ユニットの各々は、個々に構成の異なる機能ブロックの1つと少なくとも同一の命令語を含むソフトウエア体系により処理を実行するプロセッサの1つとを含み、各信号処理ユニットに含まれる機能ブロックは、対応するプロセッサの指示に従って直接的または選択的あるいは生成されたプログラムにしたがって動作し、前記複数の信号処理ユニットは前記統括演算処理ユニットにより統括され、少なくとも各信号処理ユニットに含まれるプロセッサは、前記汎用プロセッサの指示にしたがって動作することを特徴とする信号処理装置を提供する。
【0012】
このような構成において、汎用プロセッサおよび信号処理ユニットには無線機としての所要の信号処理を信号処理内容に応じて分担させるべく、リソース管理を実施して、このリソース管理により分担を指定された処理について所定の機能に基づいた信号処理を実施させる。この結果、複雑で汎用プロセッサにての処理では時間を要する信号処理については信号処理専用の演算処理用回路である信号処理ユニットを用いて処理させ、その他の処理は汎用プロセッサに処理させるようになるから、高速処理が可能で、しかも、汎用プロセッサと信号処理専用の信号処理ユニットを用いることから処理内容変更にも柔軟に対応できるようになり、設計変更に対しても容易に対応できて短時間に新製品開発をすることができるようになる。
【0013】
また、本発明の第2局面は、無線通信の信号処理装置において、信号処理用リソースの1つであり、所要の信号処理を信号処理内容に応じて分担させるべく、リソース管理を実施すると共に、このリソース管理により分担を指定された処理をプログラムに基づいて実施する少なくとも一つの汎用プロセッサと、前記信号処理用リソースの他の1つであり、所定の機能に基づいて演算処理することにより所要の演算結果を生成し、前記汎用プロセッサによるリソース管理により分担指定を受けた処理についてその演算処理を実施する構成の異なる複数の信号処理ユニットとを備えたことを特徴とする無線信号処理装置を提供する。
【0014】
【発明の実施の形態】
図1は、無線信号処理装置に搭載され、テレビジョン受信、携帯電話、無線LANなどの機能を備えた無線端末10の概略ブロック回路を示している。この無線端末10は、無線信号の送受信を行う無線部11と、無線信号及びデータを処理する端末リソース12と、この端末リソース12を制御するリソースマネージャ13と、データ、プログラム、モジュール等の情報を記憶する記憶部14とから構成される。これらの構成要素の内、リソース12とリソースマネージャ13が本発明における無線信号処理装置15を構成する。
【0015】
リソース12は無線信号処理、プロトコル処理、端末制御、マンマシンインターフェース等様々な処理を実行するために必要な各機能要素を含んでおり、入出力装置(キー入力装置、表示装置、マイクロフォン、スピーカ、ディジタルカメラ)16に結合される。リソースマネージャ13はリソース12の管理制御を行い、このリソースマネージャ13による管理制御を受けることにより、リソース12が必要な無線信号処理やデータ処理を実行できる。
【0016】
本発明の実施形態の無線信号処理装置15は、リソース12をソフトウエア変更、ロジック回路使用方法の変更、もしくはその両方を行うことにより、所望の機能を得るように構成する。即ち、本実施形態では、リソースマネージャ13の制御の下で、リソース12をソフトウエアあるいはロジック回路の使用方法の更新によって機能を所望に変更できる。このため、本実施形態の無線信号処理装置はその構成要素であるリソースマネージャ13とリソース12のうち、リソース12はプロセッサ、メモリ、ロジック回路にて構成され、これらは例えば、LSI(大規模集積回路)化される。すなわち、LSI内に形成されたプロセッサ、メモリ、ロジック回路は、無線信号処理、プロトコル処理、端末制御、マンマシンインターフェース等様々な処理を実行するためのリソースとなり、ソフトウエア処理で分担させても支障のない部分は汎用のプロセッサとメモリにより、また、処理スピードが要求される部分は演算信号処理演算専用のプロセッサもしくはハードウエアロジックで実現される。ここで採用している演算信号処理演算専用のプロセッサは、ソフトウエアに従ってリソースマネージャ13の制御の下に、所要の信号処理のための演算を行う。また、ロジック回路の場合は当該ハードウエアロジック部分は目的の処理を実現する回路構成を、リソースマネージャ13の制御の下で切り替えることにより高い自由度を以て組み替えることができる構成を有する。そして、無線端末における通信は、これらリソースにおける処理を経ることにより実現される。
【0017】
このリソースを適応的に制御することによって無線端末上の限られたリソースを有効に使用することができ、また、そのマネージメント方法を変化させることによって使用条件の変化に伴う端末性能の変更、システム変更への対応等が高い自由度を以て可能となる。なお、ここではリソースマネージャ13を、CPU上で動作するプログラムの形態で記述しているが、DSP上あるいはロジック回路によるシーケンサによっても実現可能である。
【0018】
次に、本発明の実施形態の無線信号処理装置15を図3を参照して説明する。
【0019】
<信号処理装置の構成>
本実施例の無線信号処理装置15は、上述したようにリソース12とリソースマネージャ13とによって構成されている。図3において、リソースマネージャ13は、通信プロトコル制御を実行するプロトコルプロセッサ21と統括的な制御を行うハードウエアコントローラ(統括処理部)22とこのハードウエアコントローラ22に付帯し、無線機を統括する汎用プロセッサ(CPU)23とによって構成される。
【0020】
リソース12は、無線信号をディジタル信号として受信サンプリングする、あるいは送信信号をアナログ信号に変換するA/D&D/A変換器24と、同期信号を発生する同期信号発生器25、入力ディジタル信号から有効信号を抽出するために入力ディジタル信号をフィルタリングし、また信号の補間処理を行うフィルタ・内挿補間部26、信号処理のタイミング制御を行うタイミングコントローラ27、ディジタル信号プロセッサ28、チャネルコーデック部29およびフレーミング・デフレーミング部30、並びに同期信号発生器25、フィルタ・内挿補間部26、タイミングコントローラ27、ディジタル信号プロセッサ28、チャネルコーデック部29およびフレーミング・デフレーミング部30に夫々付帯されている信号処理ユニットとしての汎用プロセッサ31、32、33、34、35および36とから構成される。A/D&D/A変換器24と、同期信号発生器25、フィルタ・内挿補間部26は主に送受信サンプル信号を伝送する高速バス37に接続されており、ハードウエアコントローラ22、ディジタル信号プロセッサ28、チャネルコーデック部29およびフレーミング・デフレーミング部30は情報シンボル単位の比較的遅い信号を伝送する低速バス38に接続されている。統括用汎用プロセッサ(CPU)23は汎用プロセッサ31、32、33、34、35および36に接続され、これらに制御信号を送る。
【0021】
上記構成の信号処理装置において、ハードウエアコントローラ22、A/D&D/A変換器24、同期信号発生器25、フィルタ・内挿補間部26、タイミングコントローラ27、ディジタル信号プロセッサ28、チャネルコーデック部29およびフレーミング・デフレーミング部30は、機能ブロック(機能処理ユニット)を構成するが、これら機能ブロックの大半に付帯しているプロセッサは小型CPUであり、そこで通信方式切り替え等に伴う各機能ブロック内処理の切り替えに対応する。これに対してハードウエアコントローラ22に付帯しているプロセッサはそれなりに強力なCPU(処理能力の高いCPU)である。小型CPU(処理能力の低いCPU)は、共通のタイプであり、シンプルなものであり、同一の言語(命令語)でハードウエアコントローラ22のCPU23によって制御される。
【0022】
CPU間の制御信号伝達経路と、情報信号伝達経路の2グループの情報伝達経路が設けられており、プロトコルプロセッサ21並びにハードウエアコントローラ22のCPU23にはOSが搭載されている。小型CPUはハードウエアコントローラ22による完全に支配され、機械語あるいはアセンブラに従って動作する。
【0023】
<信号処理装置の動作>
次に、信号処理装置の動作について図4を用いて説明する。
【0024】
受信信号はA/D&D/A変換器24によってディジタル信号に変換され(S11)、同期信号発生器25およびフィルタ・内挿補間部26に供給される。同期信号発生器25は、受信ディジタル信号から所定の伝送速度、伝送方式、同期語を決定し、こられに基に同期を確立しタイマーをスタートさせ、同期信号を生成する(S12)。また、メディアアクセス制御(MAC)およびアクセス方式に応じて、適切な同期保持ならびにタイマー運用を行う。このとき、タイミングコントローラ27は、同期信号に基づいてタイマーを起動し、各ブロックに適切なタイミング情報とクロックを供給する。
【0025】
プロトコルプロセッサ21は、受信した制御信号と上位層からの指示をもとに次のアクション、例えば処理モードを確定し(S13)、ハードウエアコントローラ22に指示する。例えば、上位層、即ちユーザによりテレビ信号受信が指示されている場合には、信号処理装置15はテレビ信号受信モードに設定される。このとき、ハードウエアコントローラ22は同期状況とタイマーの値と、プロトコルプロセッサ21の出力に基づいて各部ブロックへの制御信号を作成する(S14)。即ち、ハードウエアコントローラ22は、何時、どのような状況で入力する、どのような信号をいかに処理し、如何なる信号を取り出して、それをどのブロックに出力するかを指定する。フィルタ&内挿補間部26は、ハードウエアコントローラ22の支持に従い、受信信号の波形整形と内挿補間を行う(S15)。フィルタ・内挿補間部26は内挿補間の位相のずれを検出して、それをフィードバックする機能を持っている。
【0026】
ディジタル信号プロセッサ28は、ハードウエアコントローラ22の支持に従い、フィルタ・内挿補間部26の出力に対してFFT、逆拡散、等化等の処理を行い(S16)、入力信号から適切な信号を算出し、出力する。ディジタル信号プロセッサ28からの出力信号はフレーミング・デフレーミング部30およびコーデック部29に送られる。フレーミング・デフレーミング部30では受信信号フレームが各レイヤーの信号に分離され、個別またはまとめてバス38またはレジスタ(図示せず)に出力される(S17)。コーデック部29では、誤り制御が一括して行われる(S18)。
【0027】
上記のように受信信号に波形成形と内挿補間を行い、フィルタ・内挿補間部26の出力にディジタル信号処理を施す等の個々の処理と処理順序は統括処理ユニットであるハードウエアコントローラ22によって指定される。
【0028】
上記のような構成において、各機能ブロックとプロセッサ(CPU)、例えばディジタル信号プロセッサ28と付帯プロセッサ34とは図2に示すような構成となっている。即ちI/Oインタフェース41と主CPU(機能ブロック)42と補助CPU(プロセッサ)43とメモリ44とで構成されている。この構成において、例えば、ディジタル信号プロセッサ28において受信信号を処理する場合、図2に示される入出力(I/O)インターフェース41には受信サンプリング信号が入力されることとなる。従来の構成のように、広帯域の無線信号を主CPU42のみで受信処理する場合、主CPU42では入出力の処理だけで演算能力の多くを費やすこととなり、その他の処理に対しては残りの能力しか振り向けることができなかった。しかし、本発明の実施形態では、主CPU42を介さずに補助CPU44に入出力処理を実施させている。従って、入出力の処理は補助CPU43に負担させることが出来るので主CPU42の処理能力は他の処理に廻すことのできる十分な余力が確保できる。このように、データ等の入出力処理と信号処理を補助CPU43に負担させるようになるので、その分、主CPU42の負荷を軽減させることができるようになり、処理負荷が分散される。これにより、システム全体として高速な無線信号処理が実施可能となる。
【0029】
上記ではテレビ信号の受信について説明したが、無線LANが設定された場合には、プロトコルプロセッサ21はハードウエアコントローラ22に無線LANのためのプログラムを設定する。ハードウエアコントローラ22はこのプログラムに従って無線LANに必要な機能ブロックだけに制御信号を送り、無線LANに不必要な機能ブロックを休止させる。ハードウエアコントローラ22の制御により、入出力装置16から入力された情報に基づいてディジタル信号プロセッサ28において送信信号が作成され、フィルタ・内挿補間部26および変換器24を介して無線部11に送られ、送信される。この送信では、1ビットずつどのようなタイミングで送るかが決定され、そのタイミングに従って送信される。また、受信信号はフィルタ・内挿補間部26を介してディジタル信号プロセッサ28に入力され、ディジタル処理されてバス38を介して入出力装置16に送られ、表示される。
【0030】
次に、携帯電話モードが設定された場合には、プロトコルプロセッサ21はハードウエアコントローラ22に携帯電話モードのためのプログラムを設定する。ハードウエアコントローラ22はこのプログラムに従って携帯電話モードに必要な機能ブロックだけに制御信号を送り、携帯電話モードに不必要な機能ブロックを休止させる。ハードウエアコントローラ22の制御により、入出力装置16のマイクロフォンから入力された音声情報に基づいてディジタル信号プロセッサ28において音声信号が作成され、フィルタ・内挿補間部26および変換器24を介して無線部11に送られ、送信される。また、受信信号はフィルタ・内挿補間部26を介してディジタル信号プロセッサ28に入力され、ディジタル処理されてバス38を介して入出力装置16に送られ、スピーカによって発声される。
【0031】
以上説明したように本発明によると、各機能ブロックに補助のプロセッサが付帯され、この補助プロセッサに処理を分担させる。これにより各機能ブロックに掛かる負荷が軽減される。即ち、本発明の実施形態によると、無線通信のモデム機能を担う信号処理装置は、信号処理用のリソースの一つとして位置付けられ、モデムとしての所要の信号処理を信号処理内容に応じて分担させるべく、リソース管理を実施すると共に、このリソース管理により分担を指定された処理についてプログラムに基づいて信号処理を実施する少なくとも一つの汎用プロセッサと、信号処理用のリソースの一つとして位置付けられ、前記汎用プロセッサによるリソース管理により分担を指定された処理についてその演算処理を実施する信号処理ユニットとを備えている。
【0032】
このような信号処理装置は、信号処理用のリソースの一つとして汎用プロセッサと信号処理専用の信号処理ユニットとを備え、少なくとも一つの汎用プロセッサにはリソース管理の処理を実施させて、モデムとしての所要の信号処理を信号処理内容に応じて各リソースに適宜に分担させるべく、リソース管理を実施させる。また、汎用プロセッサにはこのリソース管理により分担を指定された処理についてプログラム対応に実施させ、また、信号処理ユニットに対しては前記汎用プロセッサによるリソース管理により分担を指定された処理についてその演算処理を実施させる。
【0033】
信号処理ユニットは信号処理のための専用の演算処理回路、または、プログラムにより所要の演算処理を実施するプロセッサ、あるいは演算処理回路とプロセッサにより構成されるユニットであり、処理が特化されたプロセッサであるから同じ処理を実施させる場合に、汎用プロセッサと比較すると演算処理が遙かに高速である。
【0034】
従って、例えば、処理負担が重く、しかも、高速処理が要求されるような処理を信号処理ユニットに分担させ、汎用プロセッサにはあまり負担のかからない処理を分担させるようにリソース管理させるようにすれば、処理の高速化が図れるようになるので、本発明によれば、このような無線信号処理装置を用いることにより無線機の送受信機能の設計に大きな自由度を持たせつつも、複雑かつ高速な無線信号の信号処理が可能になる。
【0035】
特に、本発明の無線信号処理装置は、信号処理をプログラマブルに変更できるので、無線方式の異なる無線システム間での移動に対応してその移動先の無線システムに適合する信号処理が可能なソフトウエア無線機(再構築可能な無線端末)に適用してより有用である。
【0036】
また、本発明の無線信号処理装置によると、テレビ受信モード、携帯電話モード、無線LANモードなど種々のモードに応じて選択的に機能ブロックを動作させることによってマルチモードが実現できる。この場合、プロトコルプロセッサから取り込まれたプログラムに従って対応する機能ブロックが選択モードに応じてハードウエアコントローラによって動作される。
【0037】
更に、本発明は、端末構成を容易に再構築可能にする無線端末に用いられる信号処理装置を提案するが、本発明の信号処理装置を用いることにより、無線端末の機能変更、仕様変更に即応でき、異なる無線システム間での移動によるハンドオーバを容易に実現可能にする無線端末を提供可能にする。
【0038】
以上は、再構築可能な無線端末に搭載される無線信号処理装置の実施形態であり、上述した構成の無線信号処理装置により無線機の送受信機能の設計に大きな自由度を持たせつつも、複雑かつ高速な無線信号の信号処理が可能にするものであるが、このような効果は上述の実施形態の構成以外でも実現できる。
【0039】
なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【0040】
【発明の効果】
本発明によれば、無線機の送受信機能の設計に大きな自由度を持たせつつも、複雑かつ高速な無線信号の信号処理が可能になる効果が得られる。また、異なる無線システムへに対してもプログラミングで適応可能な無線端末の実現が可能となり、端末の開発期間短縮、コスト削減を実現することができる効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施形態に従った無線通信端末の概略構成を示すブロック図
【図2】図1のリソースとしての機能ブロックとこの機能ブロックに付帯する信号処理ユニットとを示すブロック図
【図3】図1の無線通信端末のリソースとリソースマネージャとの構成を示すブロック図
【図4】図3の信号処理装置の動作を説明するためのフローチャート図
【符号の説明】
10…無線端末
11…無線部
12…リソース
13…リソースマネージャ
14…記憶部
15…無線信号処理装置
21…プロトコルプロセッサ
22…ハードウエアコントローラ
23…CPU
24…A/D&D/A変換器
25…同期信号発生器
26…フィルタ・内挿補間部
27…タイミングコントローラ
28…ディジタル信号プロセッサ
29…コーデック部
30…フレーミング・デフレーミング
31〜36…CPU
41…I/Oインタフェース
42…主CPU
43…補助CPU
44…メモリ

Claims (5)

  1. 複数の第1処理ユニットと、これら第1処理ユニットを統括する第2処理ユニットとを含み、
    前記第1処理ユニットは、所望の入力に異なる処理を行う機能処理ユニットと、少なくとも同一の命令語を含むソフトウエア体系により処理を実行するプロセッサを含み、各第1処理ユニットに含まれる機能処理ユニットは、対応するプロセッサの指示に従って直接動作するか、または前記プロセッサの指示に従って選択的にあるいは生成されたプログラムに従って動作し、前記第2処理ユニットは統括プロセッサを含み、少なくとも各第1処理ユニットに含まれるプロセッサは、前記統括プロセッサの指示に従って動作することを特徴とする信号処理装置。
  2. 前記第1処理ユニットは入力信号に第1の演算処理を施し、この第1の演算処理の結果に第2の処理を施す個々の処理と処理順序を前記統括演算処理ユニットによって指定し得ることを特徴とする請求項1記載の信号処理装置。
  3. 無線通信の信号処理装置において、
    信号処理用リソースの1つであり、所要の信号処理を信号処理内容に応じて分担させるべく、リソース管理を実施すると共に、このリソース管理により分担を指定された処理をプログラムに基づいて実施する少なくとも一つの汎用プロセッサと、
    前記信号処理用リソースの他の1つであり、所定の機能に基づいて演算処理することにより所要の演算結果を生成し、前記汎用プロセッサによるリソース管理により分担指定を受けた処理についてその演算処理を実施する構成の異なる複数の信号処理ユニットと、
    を備えたことを特徴とする無線信号処理装置。
  4. 複数の第1処理ユニットと、これらの第1処理ユニットを統括する第2処理ユニットとを含み、前記第1処理ユニットは、所望の入力に対して異なる処理を行う機能処理ユニットを含み、入力信号に第1の演算処理を施し、この第1の演算処理の結果に第2の処理を施す個々の処理と処理順序を前記第2処理ユニットによって指定されることを特徴とする信号処理装置。
  5. 所望の入力に異なる処理を行う複数の機能処理ユニットと、少なくとも同一の命令語を含むソフトウエア体系により処理を実行するプロセッサを含む複数の第1処理ユニットおよびこれら第1処理ユニットを統括する第2処理ユニットとを準備し、各機能処理ユニットを対応するプロセッサの指示に従って直接に動作させ、または前記対応するプロセッサの指示に従って選択的にあるいは生成されたプログラムに従って動作させ、少なくとも各第1処理ユニットに含まれるプロセッサを前記第2処理ユニットの指示に従って動作させることを特徴とする信号処理方法。
JP2002191407A 2002-03-22 2002-06-28 無線信号処理装置および信号処理方法 Pending JP2004040256A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002191407A JP2004040256A (ja) 2002-06-28 2002-06-28 無線信号処理装置および信号処理方法
EP03251620A EP1347581A3 (en) 2002-03-22 2003-03-17 Radio communication apparatus and method
CNB031072372A CN100512068C (zh) 2002-03-22 2003-03-18 无线通信装置以及无线通信方法
US10/392,866 US7319885B2 (en) 2002-03-22 2003-03-21 Radio communication apparatus and method
US11/953,592 US20080261649A1 (en) 2002-03-22 2007-12-10 Radio communication apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002191407A JP2004040256A (ja) 2002-06-28 2002-06-28 無線信号処理装置および信号処理方法

Publications (1)

Publication Number Publication Date
JP2004040256A true JP2004040256A (ja) 2004-02-05

Family

ID=31700993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002191407A Pending JP2004040256A (ja) 2002-03-22 2002-06-28 無線信号処理装置および信号処理方法

Country Status (1)

Country Link
JP (1) JP2004040256A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007526708A (ja) * 2004-03-04 2007-09-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ベースバンド・プロセッサと無線周波数サブシステムにコマンドを送信する方法とベースバンド・プロセッサを内蔵する無線電気通信装置
JP2009528712A (ja) * 2006-01-30 2009-08-06 ハリス・コーポレーション ソフトウェア無線機においてイベントのシーケンスおよびタイミングを制御するために用いられるイベントシーケンサ
US7756489B2 (en) 2005-03-04 2010-07-13 Hitachi, Ltd. Software defined radio and library configuration therefor
JP2011034565A (ja) * 2009-07-29 2011-02-17 Robert Bosch Gmbh データを処理する装置および該装置を制御する方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007526708A (ja) * 2004-03-04 2007-09-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ベースバンド・プロセッサと無線周波数サブシステムにコマンドを送信する方法とベースバンド・プロセッサを内蔵する無線電気通信装置
JP4701345B2 (ja) * 2004-03-04 2011-06-15 エスティー‐エリクソン、ソシエテ、アノニム ベースバンド・プロセッサと無線周波数サブシステムにコマンドを送信する方法とベースバンド・プロセッサを内蔵する無線電気通信装置
US7756489B2 (en) 2005-03-04 2010-07-13 Hitachi, Ltd. Software defined radio and library configuration therefor
JP2009528712A (ja) * 2006-01-30 2009-08-06 ハリス・コーポレーション ソフトウェア無線機においてイベントのシーケンスおよびタイミングを制御するために用いられるイベントシーケンサ
JP2011034565A (ja) * 2009-07-29 2011-02-17 Robert Bosch Gmbh データを処理する装置および該装置を制御する方法

Similar Documents

Publication Publication Date Title
US8392739B2 (en) Multi-core processor, its frequency conversion device and a method of data communication between the cores
US20080261649A1 (en) Radio communication apparatus and method
JP2001068993A5 (ja)
JP2000181566A (ja) マルチクロック並列処理装置
JPH08106375A (ja) 信号処理演算器
JPWO2009005089A1 (ja) データ暗号化/復号化処理方法およびデータ処理装置
JP2004040256A (ja) 無線信号処理装置および信号処理方法
US8346182B2 (en) Method and a device for dynamic reconfiguration of a radio communications system
CN102902638A (zh) 硬件设备控制方法及驱动模块
JPH10136477A (ja) 時分割多重システムにおけるハイブリッド タイムスロット及びサブタイムスロット動作
JP2004199115A (ja) 半導体集積回路
JP2707961B2 (ja) 2重化システム
US20170131755A1 (en) SYSTEM-ON-CHIP (SoC) AND METHOD FOR DYNAMICALLY OPTIMIZING POWER CONSUMPTION IN THE SoC
CN116541340B (zh) 外设互联装置、处理器和片上系统
JP2855542B2 (ja) 通信制御装置
JP3558057B2 (ja) 音声符号化装置及びその方法
JP2004013799A (ja) クロック切り替えシステム
JP4494754B2 (ja) オーディオ信号処理装置
JP2003030163A (ja) マルチプロセッサシステム
JP2000187681A (ja) 高位合成方法及び装置並びに高位合成プログラムを記録した媒体
JPH07191932A (ja) Dma転送装置
JPH11242529A (ja) クロック制御装置
JP2004252693A (ja) Dmaコントローラ
JPH05153073A (ja) 多重化回路
JP2006174282A (ja) 多重送信制御方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Written amendment

Effective date: 20060508

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060801