JP4701345B2

JP4701345B2 - ベースバンド・プロセッサと無線周波数サブシステムにコマンドを送信する方法とベースバンド・プロセッサを内蔵する無線電気通信装置

Info

Publication number: JP4701345B2
Application number: JP2007501370A
Authority: JP
Inventors: ジャン‐クロード、ビニ; フランソワ、シャンセル
Original assignee: エスティー‐エリクソン、ソシエテ、アノニム
Priority date: 2004-03-04
Filing date: 2005-02-21
Publication date: 2011-06-15
Anticipated expiration: 2025-02-21
Also published as: JP2007526708A; CN1930792B; US7676247B2; EP1726106A1; KR20070018871A; ATE523974T1; EP1726106B1; WO2005093969A1; KR101125540B1; US20070165560A1; CN1930792A

Description

本発明は、ベースバンド・プロセッサ（ｂａｓｅｂａｎｄｐｒｏｃｅｓｓｏｒ）と、無線周波数サブシステム（ｒａｄｉｏ−ｆｒｅｑｕｅｎｃｙｓｕｂｓｙｓｔｅｍ）にコマンドを送信する方法と、ベースバンド・プロセッサを内蔵する無線電気通信装置とに関する。

より具体的には、本発明は、
イベントのリスト（ｌｉｓｔｏｆｅｖｅｎｔｓ）を格納するメモリであって、前記リストの各イベントがフレーム処理開始後のどの時点でそのイベントが実行されるべきかを示す絶対イベント時間フィールド（ａｂｓｏｌｕｔｅｅｖｅｎｔｔｉｍｅｆｉｅｌｄ）に関連付けられているメモリと、
対応するコマンドを無線周波数サブシステムに送信するために前記イベントのリストの各イベントを実行するように設計されている、無線周波数サブシステムとのインターフェースであって、各イベントが、フレーム処理中に、関連付けられた絶対イベント時間フィールドの値に対応する時間に実行されるインターフェースと、
前記イベントのリストを計算し、前記メモリに格納する計算器（ｃａｌｃｕｌａｔｏｒ）とを含むベースバンド・プロセッサに関する。

ベースバンド・プロセッサおよび無線周波数サブシステムは、例えば、携帯電話機（ｃｅｌｌｕｌａｒｍｏｂｉｌｅｐｈｏｎｅｓ）などＧＳＭ（ＧｌｏｂａｌＳｙｓｔｅｍｆｏｒＭｏｂｉｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、ＧＰＲＳ（ＧｅｎｅｒａｌＰａｃｋｅｔＲａｄｉｏＳｅｒｖｉｃｅ）、およびＥＧＰＲＳ（ＥｎｈａｎｃｅｄＧｅｎｅｒａｌＰａｃｋｅｔＲａｄｉｏＳｅｒｖｉｃｅ）電気通信装置において、複数のフレームに分けられた無線信号を受信または送信するために使用される。各フレームの構造は規格化されている。

従来型の携帯電話機では、無線信号の受信中に、無線周波数サブシステムが、無線信号を受信し、その無線信号をベースバンド信号に変換し、そのベースバンド信号をベースバンド・プロセッサに送る。その後、ベースバンド・プロセッサが、受信したベースバンド信号を処理し、その受信したベースバンド信号に従って携帯電話機のマンマシン・インターフェース（ｍａｎ／ｍａｃｈｉｎｅｉｎｔｅｒｆａｃｅｓ）を制御する。

無線信号の送信中に、ベースバンド・プロセッサが、ベースバンド信号を生成し、それを無線周波数サブシステムに送る。無線周波数サブシステムが、その生成されたベースバンド信号を受信し、それを無線信号に変換し、その無線信号が電波を通じて送られる。

フレームを正しく処理するためには、無線周波数サブシステムの調整（ｔｕｎｉｎｇ）または設定が、１フレームを処理する間に何度か変更されなくてはならない。例えば、無線周波数サブシステムの周波数チャネルまたはレシーバ・ゲインが、１フレームが処理されている間に変更されなくてはならない。そのために、ベースバンド・プロセッサは、フレーム処理中の所定の時間に、無線周波数サブシステムにコマンドを送信する。１フレームを処理する間に、最大１００個のコマンドが無線周波数サブシステムに送られなくてはならない。

コマンドを送る時間は、１クォータ・ビット周期（ｑｕａｒｔｅｒ−ｂｉｔｐｅｒｉｏｄ）という細かい時間分解能で制御されなくてはならない。例えばＧＳＭ装置の場合、１クォータ・ビット周期は９２３ｎｓに相当する。

このような細かい時間分解能を達成するために、ベースバンド・プロセッサの計算器は、フレーム処理を開始する前にイベントのリストを計算する。

フレーム処理の間、インターフェースはこのイベントのリストを実行するので、インターフェースの挙動が正確に制御される。

各フレームの処理中に、無線周波数サブシステムを受信モードに設定し、次いで送信モードに、次いでまた受信モードに戻すことが必要になることがある。無線周波数サブシステムを受信モードに設定するためには、一連の、または連続したコマンドがインターフェースによって無線周波数サブシステムに送信されなくてはならない。その一連のコマンドは、イベントのリストの一連のイベントに対応する。ここより先、かかる一連のイベントは、無線周波数サブシステムの設定における特定の変更に対応しているため、動作（ｏｐｅｒａｔｉｏｎ）と呼ぶ。

したがって、１フレームを処理する間に無線周波数サブシステムが受信モードに２回切り替えられなくてはならない場合、イベントのリストには同じ一連のイベントが２回含まれる。

イベントのリストを計算するために、計算器と関連する記憶部が予め定められたイベントのリストを格納する。各フレームの処理の前に、この所定のイベントのリストが処理されて、次のフレームの処理に不要なすべてのイベントをキャンセルする。

多くの場合、１フレームの処理中に同じ動作が２回以上繰り返されなくてはならないので、この所定のイベントのリストも２回以上繰り返されなくてはならない。この動作の繰り返しは、記憶部のスペースの使用効率の低下を招く。

したがって本発明の一目的は、必要とする記憶部のスペースがより小さいバンドベース・プロセッサを提供することである。

以下その他の目的に照らして、本発明によれば、
フレーム処理中に前記インターフェースによって実行されるべき動作の定義を指すポインタ・フィールドと、
フレーム処理開始後のどの時点で対応する動作が前記インターフェースによって実行されるべきかを示す絶対動作時間フィールド（ａｂｓｏｌｕｔｅｏｐｅｒａｔｉｏｎｔｉｍｅｆｉｅｌｄ）とを
各記述子ごとに含む記述子テーブルと、
前記動作の定義を各動作ごとに含む動作定義テーブルであって、各定義が、前記動作を実行するために前記インターフェースによって実行されるべき一連のイベントを有し、前記定義テーブルの各イベントが、動作開始後のどの時点で対応するイベントが実行されるべきかを示す相対イベント時間フィールド（ｒｅｌａｔｉｖｅｅｖｅｎｔｔｉｍｅｆｉｅｌｄ）に関連付けられている動作定義テーブルとを格納する記憶部をさらに含み、
前記計算器が、前記記述子テーブルおよび動作テーブルから前記イベントのリストを自動的に計算するように設計されている、ベースバンド・プロセッサが提供される。

このベースバンド・プロセッサでは、動作Ａが１フレームの処理中に２回繰り返されなくてはならない場合でも、記憶部は、動作Ａの第１および第２の発生をそれぞれ符号化した第１および第２の記述子を含むだけである。第１および第２の記述子は、動作定義テーブル内に動作Ａの同一定義を指すポインタ・フィールドを含む。したがって動作Ａに対応する一連のイベントは、この動作がフレームの処理中に何回か実行されなくてはならない場合でも、１回しか格納されない。結果として、記述子テーブルおよび定義テーブルから成るデータ構造体が記憶部のスペースを節約する。

その特徴は、
記憶部が、パラメータ値を有するデータ・テーブルをさらに含み、
動作定義テーブルの少なくとも１つの定義が、未知のパラメータ値に関連付けられている１つのイベントを有し、
動作定義を指すポインタ・フィールドを含み、その定義が未知のパラメータ値に関連付けられている１つのイベントを含む各記述子が、前記データ・テーブルのパラメータ値に関連付けられ、
計算器が、前記イベントのリストを計算するために、定義内の未知のパラメータ値を、この定義を指すポインタ・フィールドを含む記述子に関連付けられているパラメータ値で置き換えることにより、
１つまたは複数のパラメータの値においてだけ異なる動作が動作定義テーブルに１回しか記録されないので、記憶部のスペースをさらに節約する利点を有する。

その特徴は、
メモリが、共用メモリ・アクセス・バスを介して計算器とインターフェースとに接続された非専用ランダム・アクセス・メモリを含み、
計算器が、その共用メモリ・アクセス・バスを使用して前記メモリ内にイベントのリストを格納し、
インターフェースが、その共用メモリ・アクセス・バスを使用して前記メモリ内のイベントのリストを読み取り、
インターフェースが、ダイレクト・メモリ・アクセス技術（ＤＭＡ）を使用してイベントのリストを読み取ることにより、
インターフェースが使用しないランダム・アクセス・メモリのメモリ・スペースを、計算器によって実行される他のアプリケーションに再度割り振ることが可能である。このような可能性は、イベントのリストがベースバンド・プロセッサのインターフェース専用メモリに格納されているときには、存在しない。

その特徴は、計算器が、
無線周波数サブシステムを次のフレームの処理に向けて調整するために、記憶部内の記述子テーブルを更新するようにプログラムされたメイン・プロセッサと、
メイン・プロセッサと関連するコプロセッサであって、記憶部内の格納されたテーブルから前記イベントのリストを計算することができるコプロセッサとを含むことにより、
メイン・プロセッサの作業負荷を軽減する利点をもつ。実際、記述子の数は、イベント・リスト内のイベントの数をはるかに下回る。したがって、メイン・プロセッサが処理するデータが少なくなるので、このプロセッサの作業負荷は軽減する。

本特許請求の範囲に記載されたベースバンド・プロセッサの他の特徴は、従属請求の範囲でさらに詳しく述べる。

本発明はまた、上記のベースバンド・プロセッサとそのベースバンド・プロセッサを実現するために使用される記憶部とによって実行される方法に関する。

本発明はまた、本特許請求の範囲に記載されたベースバンド・プロセッサを内蔵する無線電気通信装置に関する。

図１は、無線電気通信装置６の一部を示す。実例として、この無線電気通信装置はＧＳＭ無線携帯電話機６である。電話機６は、無線信号８を使用して無線携帯電話ネットワークの基地局４と通信することができる。そのために、電話機６はＴＤＭＡ（ＴｉｍｅＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅＡｃｃｅｓｓ、時分割多元接続）技術を実施する。

基地局４は、電話機６からの無線信号８を送受信するためのエミッタおよび受信機を装備する。無線信号８は、１２５０ビットの情報を有するフレームに分けられる。図２は、かかるフレーム１０を示す。フレーム１０は、ＲＸスロット、「Ｍｏｎ」スロット、およびＴＸスロットを含む。ＲＸおよび「Ｍｏｎ」スロット中に、情報が電話機６によって受信される。ＴＸスロット中に、情報が電話６によって基地局４に送信される。より具体的には、ＲＸスロットはノーマル・バーストの受信を表し、「Ｍｏｎ」スロットは隣接セルの電力監視を表す。

このような無線信号を受信または送信するために、電話機６は従来型の調整可能な無線周波数サブシステム１６およびベースバンド・プロセッサ１８を備える。サブシステム１６は、無線信号を受信または送信するためのアンテナ２０に接続される。

サブシステム１６は、受信した無線信号をベースバンド信号に変換することができ、その反対も同様である。言い換えると、サブシステム１６の主なタスクは無線信号から搬送波を取り除くこと、あるいはかかる搬送波をベースバンド信号に付け加えることである。ベースバンド信号は、プロセッサ１８とサブシステム１６との間で、サブシステム１６とプロセッサ１８とを接続する回線２２を介して交換される。

サブシステム１６を設定あるいは調整するために、プロセッサ１８は、３ワイヤ・バス２４、デジタル出力回線２６、および１本または複数本のアナログ回線２８を介してサブシステム１６に接続される。

３ワイヤ・バス２４は、「電報」（ｔｅｌｅｇｒａｍｓ）と呼ばれる制御メッセージを送信するために使用される。例えば、かかる電報（ｔｅｌｅｇｒａｐｈｓ）はサブシステム１６の周波数チャネルを変更するために使用される。

回線２６は、論理１状態または論理０状態のどちらかに設定されてもよい２状態回線である。例えば、回線２６は、サブシステム１６のアンテナ・フロント・エンド・スイッチ（ａｎｔｅｎｎａｆｒｏｎｔｅｎｄｓｗｉｔｃｈ）を制御して、受信モードを送信モードに、またはその逆に切り替えるために使用される。

回線２８は、アナログ信号を送るために使用される。かかるアナログ信号は、例えば、サブシステム１６の参照周波数を制御するために、また送信電力レベルを制御するために使用される。

図２の回線３０から３２は、フレーム１０処理中の回線２６の時間変化を表す。

図２の回線３４は、フレーム１０を処理するためにバス２４で電報が送られる時間を表す。電報の送信は論理１状態で示され、遊休状態は論理ゼロ状態で示されている。

図２の時間ｔ_０とｔ_１との間に送られる一連のコマンドは、フレーム１０のＲＸスロット開始直前にサブシステム１６を受信モードに切り替えるために使用される。その一連のコマンドは動作Ａ１に対応する。

同様に、図２に、他の５つの動作Ｂ１、Ｃ、Ｄ、Ａ２、およびＢ２が示され、ｔ_２とｔ_３との間、ｔ_４とｔ_５との間、ｔ_６とｔ_７との間、ｔ_８とｔ_９との間、およびｔ_１０とｔ_１１との間に送られる一連のコマンドにそれぞれ対応している。ここでは、動作Ｂ１およびＢ２がサブシステムを受信モードから切り替える。動作Ｃがサブシステム１６を送信モードに切り替える。動作Ｄがサブシステム１６を送信モードから切り替える。動作Ａ２がサブシステム１６を再度受信モードに切り替える。動作Ａ２およびＢ２は、動作Ａ１およびＢ１とそれぞれ類似しているかまたは同一である。

各コマンドを正しい時間にサブシステム１６に送信するために、プロセッサ１８は、ハードワイヤードＲＦ制御インターフェース（ｈａｒｄｗｉｒｅｄｒａｄｉｏ−ｆｒｅｑｕｅｎｃｙｃｏｎｔｒｏｌｉｎｔｅｒｆａｃｅ）４０およびランダム・アクセス・メモリ４２を含む。

メモリ４２は、イベントのリスト４４を格納するように設計される。このリストでは、各イベントが絶対イベント時間フィールドおよびイベント・タイプ・フィールド（ｅｖｅｎｔｔｙｐｅｆｉｅｌｄ）に関連付けられる。絶対イベント時間フィールドは、関連付けられたイベントがフレーム処理中のどの時点で実行されるべきかを示す。イベント・タイプ・フィールドは、バス２４、回線２６、および回線２８のうちのどれがその関連付けられたイベントに関与するかを示す。例えばリスト４４は、第１列が実行されるべきイベントを含み、第２列がそのイベントに関連付けられたイベント時間フィールドを含み、第３列がイベント・タイプ・フィールドを含む、３列テーブルである。

絶対イベント時間フィールドの時間は、処理されるべきフレームの開始からカウントされる。ＧＳＭフレームを使う場合、この絶対イベント時間フィールドは１から５０００までの整数を格納する。この整数は、ＧＳＭフレームのクォータ・ビット周期数に対応する。したがって１はＧＳＭフレームの最初のクォータ・ビット周期に対応し、一方５０００はＧＳＭフレームの最後のクォータ・ビット周期に対応する。

メモリ４２は、メモリ・アクセス・バス４６を介してインターフェース４０に接続される。

インターフェース４０は、リスト４４のすべてのイベントをその対応する絶対イベント時間に実行することができる。そのために、インターフェース４０はＧＳＭタイマ５０を含み、このタイマはＧＳＭフレームの処理開始から経過したクォータ・ビット周期の数をカウントする。このタイマ５０は、比較器５２の第１入力端子に接続される。比較器５２の第２入力端子は、リスト４４の絶対イベント時間フィールドに格納されている数を受け取るように設計される。メモリ４２のデータを読み取るために、インターフェース４０は、従来型のＤＭＡ（ＤｉｒｅｃｔＭｅｍｏｒｙＡｃｃｅｓｓ、直接メモリ・アクセス）技術を使用する。比較器５２の出力端子は、３つのブロック５４、５６、および５８のイネーブル入力端子に接続される。

ブロック５４は、バス２４で電報を送るように設計される。

ブロック５６は、回線２６の状態を変更するように設計される。

ブロック５８は、アナログ回線２８を制御する。

インターフェース４０はまた、ハードワイヤード・コントローラ（ｈａｒｄｗｉｒｅｄｃｏｎｔｒｏｌｌｅｒ）６０を含み、このコントローラはリスト４４のイベントに従ってブロック５２、５６、および５８を制御する。

リスト４４を計算し、それをメモリ４２内に格納するために、プロセッサ１８は、計算器７０および記憶部７２を備える。

より高速な実施のために、計算器７０は、メイン・プロセッサ（ｍａｉｎｐｒｏｃｅｓｓｏｒ）７４およびコプロセッサ（ｃｏｐｒｏｃｅｓｓｏｒ）７６を備える。メイン・プロセッサ７４は、従来型のプログラム可能なマイクロコントローラ（ｍｉｃｒｏ−ｃｏｎｔｒｏｌｌｅｒ）である。コプロセッサ７６は、例えば、ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ、デジタル信号プロセッサ）チップとすることができる。

マイクロコントローラ７４は、図３に示す方法を実行するようにプログラムされる。しかし、通常、マイクロコントローラ７４は、モニタ、キーボード、スピーカー、およびその他の要素など電話機６のあらゆるユーザ・インターフェースを制御するようにもプログラムされる。

コプロセッサ７６は、とりわけ回線２２を介して受信または送信されるベースバンド信号を処理するように設計される。そのために、コプロセッサ７６はアナログ／デジタル変換器７８を備え、この変換器は、回線２２を介して受信されたアナログ・ベースバンド信号をデジタル信号に、またはその逆に変換する。

より具体的には、コプロセッサ７６はまた、リスト４４を構築し、それをメモリ４２に格納するように設計される。そのために、コプロセッサ７６は、バス４６を介してメモリ４２に接続される。メモリ４２にアクセスするバス４６は、インターフェース４０とコプロセッサ７６との共用資源である。メモリ４２には共通のバス４６を介して電話機６の異なる電子アプリケーションがアクセスされてもよいので、かかるメモリ４２は非専用メモリである。

記憶部７２はデュアル・ポート・ランダム・アクセス・メモリ（ｄｕａｌｐｏｒｔｒａｎｄｏｍａｃｃｅｓｓｍｅｍｏｒｙ）（ＤＰＲＡＭ）であり、すなわちマイクロコントローラ７４とコプロセッサ７６との間でのデータ交換を可能にする。記憶部７２の第１ポートはマイクロコントローラ７４に接続され、記憶部７２の第２ポートはコプロセッサ７６に接続される。

記憶部７２のスペースを節約するために、特別なデータ構造体７８が使用される。

データ構造体７８は、図３に、より詳細に示してある。そのデータ構造体は、記述子テーブル８０、動作定義テーブル８２、およびデータ・テーブル８４を含む。

テーブル８２は、類似の各動作ごとに１つの動作定義を含む。ここでは、４つの定義８６から８９が示してある。定義８６から８９は、動作Ａ１およびＡ２、Ｂ１およびＢ２、Ｃ、ならびにＤの定義とそれぞれ対応する。

各動作の定義は類似の構造体をもつ。したがって定義８６の構造体だけを説明する。

一例として、図３では、定義８６は４列テーブル構造体をもつ。その４列テーブル構造体は、動作Ａ１またはＡ２を形成する一連のイベントの各イベントにつき１行ずつ含む。

第１列のセルはイベント・フィールドである。各イベント・フィールドは、インターフェース４０によって実行されるべきイベントを含む。第２列のセルは、ブロック５４、５６、５８のうちの１つの記述子を含むイベント・タイプ・フィールドである。この記述子は、ブロック５２、５６、５８のうちのどのブロックが第１列のイベントを実行するかを決定する。

第３列のセルは、相対イベント時間フィールドである。各相対イベント時間フィールドは、第１列の関連するイベントが実行されるべき時間を含む。相対イベント時間は、フレームの開始からではなく、動作の開始からカウントされる。この相対イベント時間は、例えば、動作の開始から経過したクォータ・ビット周期の整数として記録される。したがって第３行の相対イベント時間フィールドの「２００」という値は、定義８６の第３のイベントが、動作の開始から２００クォータ・ビット周期後に実行されるべきであることを示す。

最後の列のセルはパラメータ・フィールドであり、このフィールドは数値または、例えば、記号「＊」によって示される未知の値のどちらかを含む。

有利には、テーブル８２は予め記録済みのテーブルである。

記述子テーブル８０は、１フレームの処理中に実行されるべき動作につき少なくとも１つの記述子を含む。ここでは、テーブル８０は１フレームの処理中に実行されるべき動作の最大数に等しい数の記述子を含む。例えばＧＳＭフレームの場合であれば、この最大数は１６に相当する。

図３では、最初の７つの記述子９０から９６だけを示してある。記述子９０から９５は、動作Ａ１、Ａ２、Ｂ１、Ｂ２、Ｃ、およびＤにそれぞれ対応する。記述子９６は、フレーム１０の処理には不要な記述子である。

各記述子は少なくとも３つのフィールド、すなわち、
テーブル８２の対応する動作定義の第１行を指すポインタ・フィールド９８と、
関連付けられた定義の行数を示す連続イベント数フィールド（ｃｏｎｓｅｃｕｔｉｖｅｅｖｅｎｔｎｕｍｂｅｒｆｉｅｌｄ）９９と、
フレーム中のどの時点で対応する動作が実行されるべきかを示す絶対動作時間フィールド１００とを含む。絶対動作時間はフレームの処理開始からカウントされる。この絶対動作時間は、例えば、フレームの処理開始から経過したクォータ・ビット周期の整数として記録される。

一例として、記述子９０のポインタ・フィールドは定義８６の第１行のアドレスを含み、連続イベント数フィールド９９が４に相当し、絶対時間フィールドが０に相当する。

図３では、各記述子が目下指している定義を矢印が示している。

テーブル８４は、ある動作の定義内に在る記号「＊」の代わりに使用されるべきパラメータ値を含む。たんなる実例に過ぎないが、テーブル８４は１列テーブルであり、このテーブルはテーブル８０の各記述子ごとに１行ずつ含む。より具体的には、第１行はテーブル８０の第１記述子に関連付けられ、第２行はテーブル１８の第２記述子に関連付けられており、以下同様である。

最後に、データ構造体７８はまた、イネーブル・テーブル１００を含む。テーブル１００は、例えば、１行しか含まず、この行には記述子ごとに１つのセル１０２を含む。第１セルは第１記述子に関連付けられ、第２セルは第２記述子に関連付けられており、以下同様である。各セルはブール値「真」または「偽」を含む。

１つのセル１０２の値が「真」に設定されたとき、それは関連付けられた記述子がリスト４４を計算するために使用されることを意味する。

他方、１つのセル１０２の値が「偽」に設定された場合、関連付けられた記述子がリスト４４を計算するために使用されてはならない。

次に、図４を参照しながら、フレーム１０の処理という具体的な場合においてプロセッサ１８が機能する仕方を説明する。

まず、ステップ１１０で、例えば電話機６の製造過程で記憶部７２にテーブル８２が記録される。この場合、テーブル８２は、すべてのフレームの処理中で一定であり、修正されることはない。

ステップ１１２で、フレーム１０の処理を開始する前に、計算器７０は新しいリスト４４を計算する。

ステップ１１２の開始時点で、マイクロコントローラ７４は、サブ・ステップ１１４で、テーブル８０、８４、および１００に含まれた値を更新する。フレーム１０を処理するために更新されるべき値は、フレーム１０の構造に従って、従来のやり方で決定される。

具体的には、動作１１６中に、マイクロコントローラ７４が、記述子９０から９５に関連付けられたセル１０２の値を「真」に設定する。記述子９６のような、フレーム１０の処理に不要な記述子に関連付けられたセル１０２は、「偽」に設定される。

次いで、マイクロコントローラ７４は、動作１１８中に、記述子９０から９５の絶対動作時間フィールド１００に格納された値を必要に応じて修正する。ここでは、マイクロコントローラ７４が、記述子９０から９５の絶対動作時間フィールド１００に、時間ｔ_０、ｔ_８、ｔ_２、ｔ_１０、ｔ_４、ｔ_６（図３）に対応するそれぞれの値を格納する。

マイクロコントローラ７４はまた、動作１２０中に、テーブル８４に格納されたパラメータ値を必要に応じて修正する。

フレーム１０を処理するのに必要なすべての値がテーブル８０、８４、および１００に記録されると、マイクロコントローラ７４はコプロセッサ７６を始動させる。

始動すると、コプロセッサ７６は、サブ・ステップ１２４で、データ構造体７８に記録されたデータからリスト４４を計算する。

そのために、コプロセッサ７６は、動作１２６中に、記述子の分類済みリストを構築する。このリストは、「真」値を含むセル１０２に関連付けられたテーブル８０の記述子を含む。このリストは、実行されるべき最初の動作から最後の動作までの絶対動作時間フィールドの値に従って分類される。

次いで、記述子の分類済みリストに、コプロセッサ７６は、動作１２８中に、各記述子をポインタ・フィールド９８によって指された対応する定義で置き換える。動作１２８中に、コプロセッサ７６は、定義８６の第１行に現れた記号「＊」をテーブル８４の第１行から読み取った対応するパラメータ値で置き換える。

動作１２８中に、コプロセッサ７６はまた、各イベントの絶対イベント時間を、絶対動作時間フィールド１００に格納された値および相対イベント時間フィールドに格納された値を加えることによって計算する。

したがって、動作１２８の最後には、コプロセッサ７６は、絶対イベント時間によって分類されたイベントのリストの構築を終えている。

動作１３２中に、次いで、このリストはメモリ４２に新しいリスト４４として格納される。動作１３２を実行するために、コプロセッサ７６はバス４６を使用する。ステップ１１２が終了し、ステップ１４０で、インターフェース４０がフレーム１０の処理を開始する。

ステップ１４０で、動作１４２中に、タイマ５０は、フレーム１０の処理開始から経過したクォータ・ビット周期の数をカウントする。この数は、比較器５２の第１入力端子に送信される。

並行して、動作１４４中に、インターフェース４０は、リスト４４の最初のイベントに関連付けられた絶対イベント時間フィールドに含まれた値を読み取る。

また並行して、動作１４６中に、コントローラ６０はリスト４４の最初のイベントのイベント・タイプ・フィールドに含まれた識別子を読み取り、対応するイベントを実行するのに、ブロック５４、５６、５８のうちのどのブロックが使用されるかを選択する。

動作１４８中に、比較器５２はその第１および第２入力端子上の値を比較する。これらの値がマッチするとき、動作１５０中に、コントローラ６０によって選択されたブロックがその対応するイベントを実行し、次いで、リスト４４の次のイベントを読み取り実行するために、動作１４４および１４６に戻る。

動作１５０中に、選択されたブロックが、サブシステム１６に実行済みイベントに対応するコマンドを送信する。

送信されたコマンドを受け取るとすぐに、サブシステム１６の設定が変更される。

ステップ１１２および１４０が、各フレームの処理のために実行される。

データ構造体７８を使用することにより、動作の定義が、たとえこの定義が１フレームの処理中に異なる時点で使用される場合でも、１回格納されるだけで済む。

さらに、データ構造体７８を使用することにより、単一のパラメータ値では様々異なる複数の動作について１つの定義が格納されるだけで済む。

したがって、データ構造体７８は記憶部のスペースを節約する。

データ構造体７８はまた、マイクロコントローラ７４の作業負荷を軽減する。実際、構築される新しいリスト４４が直前のそれと異なる場合、１つの動作が遅延するという事実だけであれば、マイクロ・プロセッサ７４は、それに対応する記述子の絶対時間フィールドを修正するだけで足りる。対照的に、従来型のプロセッサでは、かかるタスクを実施するために、マイクロ・プロセッサは、この動作に対応する一連のイベントの各イベントについてそのイベント時間フィールドを更新しなくてはならない。

以上、プロセッサ１８を、メモリ４２が非専用ランダム・アクセス・メモリであるという具体的な場合において説明してきた。メモリ４２は非専用メモリであるので、リスト４４を格納するのに利用する以外のメモリ・スペースは計算器７０によって実行される他のアプリケーションに使用されてもよいことになる。このことでまた、メモリ４２の自由になるメモリ・スペースが他のアプリケーション処理に使用されてもよいので、メモリ・スペースが節約される。

他の実施形態では、メモリ４２は、各レジスタが１つのイベントと、その関連するイベント時間と、イベント・タイプ・フィールドとだけを受け取るように意図されているレジスタのバンクで置き換えられる。このような実施形態では、レジスタのバンクはリード・バスによってインターフェース４０に、また独立ライト・バスによって計算器７０に接続される。したがってレジスタは、リスト４４を格納するために使用されないので、計算器７０による他のアプリケーションに使用することができない。

以上、上記の実施形態では、メモリ４２および記憶部７２を、独立した別個のメモリとして説明してきた。しかし他の実施形態では、メモリ４２および記憶部７２は、１つの共通情報記憶手段の異なる部分とすることができる。

以上、電話機６を、サブシステム１６がバス２４と回線２６および２８の使用を介して制御されるという具体的な場合において説明してきた。しかし、電話機６に実装される無線周波数サブシステムによっては、これらのバスあるいは回線のうちの１つが使用されないこともあるし、省略してもよい。例えば、電話機６に実装される無線周波数サブシステムが制御されるのに３ワイヤ・バスだけで足りる場合、電話機６のアーキテクチャは簡略化される。実際には、回線２６および２８はブロック５６、５８とともに装備されず、またコントローラ６０およびテーブル８２のイベント・タイプ・フィールドはもはや必要でない。

リスト４４を計算するのにコプロセッサ７６を使用することで処理速度が加速するのは、かかるコプロセッサがこの処理向けに最適化されるからである。しかし他の実施形態では、ステップ１１２全体が、マイクロコントローラ７４によって実行される。一方で、さらに処理速度を増すために、他の実施形態では、ステップ１１２全体が特定のハードワイヤード回路によって実施される。

以上、プロセッサ１８および電話機６を、ＧＳＭフレームの処理という特別な場合において説明してきた。しかし本発明は、ＧＰＲＳまたはＥＧＰＲＳフレーム、あるいは無線周波数サブシステムを極めて精細な時間分解能で調整することを必要とするどの無線電話機にも適用する。

本発明によるベースバンド・プロセッサを内蔵する無線電気通信装置の概略図である。ＧＳＭフレームを処理するコマンドを示すグラフである。本発明によるベースバンド・プロセッサで使用されるデータ構造体の概略図である。本発明に従って調整可能な無線周波数サブシステムにコマンドを送信する方法の流れ図である。

Claims

１信号フレームの処理に同期して無線周波数サブシステムを調整するために、無線信号をベースバンド信号に、またその逆に変換するように設計されている調整可能な前記無線周波数サブシステムにコマンドを送信するベースバンド・プロセッサを内蔵する無線電気通信装置であって、前記ベースバンド・プロセッサが、
イベントのリストを格納するメモリであって、前記リストの各イベントが、フレーム処理開始後のどの時点で前記イベントが実行されるべきかを示す絶対イベント時間フィールドに関連付けられているメモリと、
対応するコマンドを前記無線周波数サブシステムに送信するために、前記イベントのリストの各イベントを実行するように設計されている、前記無線周波数サブシステムとのインターフェースであって、各イベントが、フレーム処理中に、関連付けられている絶対イベント時間フィールドの値に対応する時間に実行されるインターフェースと、
前記イベントのリストを計算し、前記メモリに格納する計算器とを含み、
前記ベースバンド・プロセッサが、
フレーム処理中に前記インターフェースによって実行されるべき動作の定義を指すポインタ・フィールドと、
フレーム処理開始後のどの時点で対応する動作が前記インターフェースによって実行されるべきかを示す絶対動作時間フィールドとを各記述子ごとに含む記述子テーブルと、
前記動作の定義を各動作ごとに含む動作定義テーブルであって、各定義が、前記動作を実行するために前記インターフェースによって実行されるべき一連のイベントを有し、前記定義テーブルの各イベントが、前記動作の開始後のどの時点で対応するイベントが実行されるべきかを示す相対イベント時間フィールドに関連付けられている動作定義テーブルとを格納する記憶部をさらに含み、
前記計算器が、前記記述子テーブルおよび動作テーブルから前記イベントのリストを自動的に計算するように設計されている、無線電気通信装置。
前記記憶部が、パラメータ値を有するデータ・テーブルをさらに含み、
前記動作定義テーブルの少なくとも１つの定義が、未知のパラメータ値に関連付けられているイベントを有し、
動作定義を指すポインタ・フィールドを含み、その定義が未知のパラメータ値に関連付けられているイベントを含む各記述子が、前記データ・テーブルのパラメータ値に関連付けられ、
前記計算器が、前記イベントのリストを計算するために、定義内の未知のパラメータ値を、この定義を指すポインタ・フィールドを含む前記記述子に関連付けられているパラメータ値で置き換える、請求項１に記載のベースバンド・プロセッサを内蔵する無線電気通信装置。
前記メモリが、共用メモリ・アクセス・バスを介して前記計算器と前記インターフェースとに接続された非専用ランダム・アクセス・メモリを含み、
前記計算器が、前記共用メモリ・アクセス・バスを使用して前記メモリ内に前記イベントのリストを格納し、
前記インターフェースが、前記共用メモリ・アクセス・バスを使用して前記メモリ内の前記イベントのリストを読み取る、請求項１または２に記載の無線電気通信装置。
前記インターフェースが、ダイレクト・メモリ・アクセス技術（ＤＭＡ）を使用して前記イベントのリストを読み取る、請求項２または３に記載のベースバンド・プロセッサ。
前記計算器が、
前記無線周波数サブシステムを次のフレームの処理のために調整するために、記憶部内の前記記述子テーブルを更新するようにプログラムされたメイン・プロセッサと、
前記メイン・プロセッサと関連するコプロセッサであって、前記記憶部内の前記格納されたテーブルから前記イベントのリストを計算することができるコプロセッサとを含む、請求項１〜４のいずれかに記載のベースバンド・プロセッサ。
１信号フレームの処理に同期して無線周波数サブシステムを調整するために、無線信号をベースバンド信号に、またその逆に変換するように設計されている調整可能な前記無線周波数サブシステムにコマンドを送信するベースバンド・プロセッサにおいて、
イベントのリストを格納するメモリであって、前記リストの各イベントが、フレーム処理開始後のどの時点で前記イベントが実行されるべきかを示す絶対イベント時間フィールドに関連付けられているメモリと、
対応するコマンドを前記無線周波数サブシステムに送信するために、前記イベントのリストの各イベントを実行するように設計されている、前記無線周波数サブシステムとのインターフェースであって、各イベントが、フレーム処理中に、関連付けられている絶対イベント時間フィールドの値に対応する時間に実行されるインターフェースと、
前記イベントのリストを計算し、前記メモリに格納する計算器とを含み、
さらに、
フレーム処理中に前記インターフェースによって実行されるべき動作の定義を指すポインタ・フィールドと、
フレーム処理開始後のどの時点で対応する動作が前記インターフェースによって実行されるべきかを示す絶対動作時間フィールドとを各記述子ごとに含む記述子テーブルと、
前記動作の定義を各動作ごとに含む動作定義テーブルであって、各定義が、前記動作を実行するために前記インターフェースによって実行されるべき一連のイベントを有し、前記定義テーブルの各イベントが、前記動作の開始後のどの時点で対応するイベントが実行されるべきかを示す相対イベント時間フィールドに関連付けられている動作定義テーブルとを格納する記憶部を含むベースバンド・プロセッサであって、
前記計算器が、前記記述子テーブルおよび動作テーブルから前記イベントのリストを自動的に計算するように設計されている、ベースバンド・プロセッサ。
１信号フレームの処理に同期して無線周波数サブシステムを調整するために、無線信号をベースバンド信号に、またその逆に変換するように設計されている調整可能な前記無線周波数サブシステムにコマンドを送信する方法であって、
イベントのリストをメモリに記録するステップであって、前記リストの各イベントが、フレーム処理開始後のどの時点で前記イベントが実行されるべきかを示す絶対イベント時間フィールドに関連付けられているステップと、
対応するコマンドを前記無線周波数サブシステムに送信するために、前記イベントのリストの各イベントを実行するステップであって、各イベントが、フレーム処理中に、関連付けられている絶対イベント時間フィールドの値に対応する時間に実行されるステップと、
前記イベントのリストを計算し、前記メモリに格納するステップとを含み、
さらに、
フレームの処理中に前記インターフェースによって実行されるべき動作の定義を指すように設計されたポインタ・フィールドと、
フレーム処理開始後のどの時点で対応する動作が前記インターフェースによって実行されるべきかを示す絶対動作時間フィールドとを各記述子ごとに含む記述子テーブルと、
前記動作の定義を各動作ごとに含む動作定義テーブルであって、各定義が、前記動作を実行するために前記インターフェースによって実行されるべき一連のイベントを有し、前記定義テーブルの各イベントが、前記動作の開始後のどの時点で対応するイベントが実行されるべきかを示す相対イベント時間フィールドに関連付けられている動作定義テーブルとを記憶部に記録するステップと前記記述子テーブルおよび動作テーブルから前記イベントのリストを自動的に計算するステップとを含む、方法。
請求項６に記載のベースバンド・プロセッサ内で使用されることが意図された記憶部であって、
フレーム処理中に前記インターフェースによって実行されるべき動作の定義を指すポインタ・フィールドと、
フレーム処理開始後のどの時点で対応する動作が前記インターフェースによって実行されるべきかを示す絶対動作時間フィールドとを、
各記述子ごとに含む記述子テーブルと、
前記動作の定義を各動作ごとに含む動作定義テーブルであって、各定義が、前記動作を実行するために前記インターフェースによって実行されるべき一連のイベントを有し、前記定義テーブルの各イベントが、動作開始後のどの時点で対応するイベントが実行されるべきかを示す相対イベント時間フィールドに関連付けられている動作定義テーブルとを含む、記憶部。