KR20180103890A - 버스 소유권 핸드오프 기법들 - Google Patents

Abstract

버스 소유권 핸드오프 기법들이 개시된다. 하나의 양태에서, 버스 소유권 핸드오프는 버스와 연관된 각각의 마스터 내에 모드-N 카운터를 제공함으로써 핸들링된다. 단일 클록 소스는 각각의 모드-N 카운터를 동기적으로 증분하기 위해 사용된다. 각각의 마스터는 또한 모드-N 카운터의 N 에 대응하는, N 개의 엔트리들을 갖는 트리거 테이블을 포함한다. 마스터 호스트는 마스터들의 각각의 우선순위들에 따라 각 트리거 테이블에 엔트리들을 팝퓰레이팅한다. 각 마스터 내의 비교기는 트리거 테이블 내의 엔트리들을 모드-N 카운터와 비교하기 위해 사용된다. 팝퓰레이팅된 엔트리와 모드-N 카운터 사이에 매치가 존재하는 경우, 마스터에 의한 송신이 가능하게 된다. 매치가 존재하지 않는 경우, 그 마스터에 대한 송신이 불가능하게 된다. 협상 없이 핸드 오프를 가능하게 함으로써, 핸드오프와 연관된 레이턴시는 대략 2 개의 클록 사이클들로 감소되어, 디바이스가 여러 셀룰러 프로토콜들에 대한 엄중한 타이밍 요건들을 충족시키는 것을 허용한다.

Description

버스 소유권 핸드오프 기법들

본 출원은 2016년 1월 13일자로 출원되고, 발명의 명칭이 "BUS OWNERSHIP HAND-OFF TECHNIQUES" 인 미국 특허 출원 제 14/994,226 호에 대한 우선권을 주장하며, 그것은 참조에 의해 그 전체가 여기에 포함된다.

본 개시의 기술은 일반적으로 2 이상의 마스터들 사이의 통신 버스 소유권 핸드오프를 수행하기 위한 기법들에 관한 것이다.

컴퓨팅 디바이스들은 현대 사회에서 점점 흔하게 되었다. 더 흔한 컴퓨팅 디바이스들 중에 이동 전화들이 있다. 그러한 디바이스들은 공중 표준 전화망 (PSTN) 에 대한 공중 육상 이동 네트워크 (PLNM) 를 통한 오디오 통신을 허용한 간단한 디바이스들로서 처음에 시작했을 수도 있지만, 그들은 전체 멀티미디어 경험들을 지원할 뿐아니라 다수의 무선 프로토콜들을 지원할 수 있는 스마트 폰들로 진화했다. 심지어 셀룰러 무선 프로토콜들 내에서, 이동 전화 라디오들은 종종 다수의 무선 주파수 (RF) 신호 체인들을 갖는 고도로 복잡한, 다중-대역, 및 다중-표준 설계들로 발전하였다. RF 신호 체인 내의 모든 컴포넌트는 임의의 주어진 시간에 원하는 구성에 있어야 하고, 그렇지 않으면 시스템은 실패할 것이다. 따라서, 정확한 타이밍, 트리거들 및 속도가 모두 필요하다.

MIPI Alliance 웹사이트에서 더 설명되는 바와 같이, "MIPI Alliance Specification for RF Front-End Control Interface (RFFE) 는 RF 전단 디바이스들을 제어하는 통상의 널리 퍼진 방법을 제공하도록 개발되었다. 전력 증폭기들 (PA), 저잡음 증폭기들 (LNA), 필터들, 스위치들, 전력 관리 모듈들, 안테나 튜너들 및 센서들을 포함하는 다양한 전단 디바이스들이 존재한다. 이들의 기능들은 애플리케이션에 의존하여, 별개의 디바이스들에 위치되거나 단일 디바이스 내로 통합될 수도 있다. 이동 무선 통신에서의 트렌드는 수개의 병렬 송수신기들로 이루어진 복잡한 다중-무선 시스템들로 향하는 것이다. 이것은 RF 전단 설계의 복잡성에서의 도약을 암시한다. 따라서, RFFE 버스는 가장 간단한 하나의 마스터 및 하나의 슬레이브 구성으로부터 잠재적으로 수십개의 슬레이블들을 갖는 다중-마스터 구성들까지의 구성들에서 효율적으로 동작할 수 있어야 한다.

RFFE 버스상에 다수의 마스터들이 존재하는 디바이스들에서, RFFE 프로토콜은 피할 수 없는 레이턴시를 도입하는 소유권 이전을 허용한다. 레이턴시 문제를 악화시키는 것은 레이턴시가 충돌 예측불가능성으로 인해 고정된 레이턴시가 아닐 수도 있다는 것이다. 그러한 예측불가능한 레이턴시는 RF 전단에 의해 서빙되는 여러 무선 프로토콜들에 의해 진술된 성능 요건들과 간섭할 수도 있다.

상세한 설명에 개시된 양태들은 버스 소유권 핸드오프 기법들을 포함한다. 특히, 버스 소유권 핸드오프는 버스와 연관된 각각의 마스터에서 모드-N 카운터를 제공함으로써 핸들링된다. 단일 클록 소스는 각각의 모드-N 카운터를 동기적으로 증분하기 위해 사용된다. 각각의 마스터는 또한 모드-N 카운터의 N 에 대응하는, N 개의 엔트리들을 갖는 트리거 테이블을 포함한다. 마스터 호스트는 마스터들의 각각의 우선순위들에 따라 각 트리거 테이블에 엔트리들을 팝퓰레이팅한다. 각 마스터 내의 비교기는 트리거 테이블 내의 엔트리들을 모드-N 카운터와 비교하기 위해 사용된다. 팝퓰레이팅된 엔트리와 모드-N 카운터 사이에 매치가 존재하는 경우, 마스터에 의한 송신이 가능하게 된다. 매치가 존재하지 않는 경우, 그 마스터에 대한 송신이 불가능하게 된다. 협상 없이 핸드 오프를 가능하게 함으로써, 핸드오프와 연관된 레이턴시는 대략 2 개의 클록 사이클들로 감소되어, 디바이스가 여러 셀룰러 프로토콜들에 대한 엄중한 타이밍 요건들을 충족시키는 것을 허용한다.

이와 관련하여, 하나의 양태에서, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법이 개시된다. 방법은 복수의 마스터 디바이스들의 제 1 마스터 디바이스에서 모드-N 카운터를 증분시키는 단계를 포함하고, 상기 증분시키는 단계는 클록 신호에 기초한다. 방법은 또한 모드-N 카운터의 출력을 트리거 테이블과 비교하는 단계를 포함한다. 방법은 또한 모드-N 카운터의 출력이 트리거 테이블 내의 엔트리와 매치하는 경우 연관된 버스상의 제 1 마스터에 의한 송신을 가능하게 하는 단계를 포함한다.

다른 양태에서, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법이 개시된다. 방법은 복수의 마스터들에 의해 버스를 공유하기 위한 우선순위 기법을 결정하는 단계를 포함한다. 방법은 또한 우선순위 기법에 대응하는 엔트리들로 복수의 마스터들 각각 내의 트리거 테이블들을 팝퓰레이팅하는 단계를 포함한다. 방법은 또한 버스상에 마스터 클록 신호를 유지하는 단계를 포함한다. 방법은 또한 복수의 마스터들의 각각의 마스터에서 마스터 클록 신호에 기초하여 모드-N 카운터를 증분시키는 단계를 포함한다. 방법은 또한 복수의 마스터들의 각각의 마스터에서 모드-N 카운터의 출력을 트리거 테이블들의 각각의 트리거 테이블 내의 엔트리들과 비교하는 단계를 포함한다. 방법은 또한 각각의 모드-N 카운터의 출력이 트리거 테이블들의 각각의 트리거 테이블 내의 엔트리와 매치하는지 여부에 기초하여 복수의 마스터들 중 상이한 마스터들에 의한 버스상의 송신을 가능하게 하는 단계를 포함한다.

다른 양태에서, 마스터가 개시된다. 마스터는 버스로부터 클록 신호를 수신하도록 구성된 버스 인터페이스를 포함한다. 마스터는 또한 클록 신호에 기초하여 증분하도록 구성된 모드-N 카운터를 포함한다. 마스터는 또한 인에이블 값들을 저장하도록 구성된 트리거 테이블을 포함한다. 마스터는 또한 모드-N 카운터 및 트리거 테이블에 커플링된 비교기를 포함한다. 비교기는 모드-N 카운터의 출력을 트리거 테이블 내의 인에이블 값들과 비교하고 그것에 기초하여 송신 인에이블 신호를 출력하도록 구성된다. 마스터는 또한 송신기를 포함한다. 송신기는 송신 인에이블 신호가 존재하는 경우 버스상에서 데이터를 송신하도록 구성된다.

다른 양태에서, 시스템이 개시된다. 시스템은 버스를 포함한다. 시스템은 또한 클록 소스를 포함한다. 시스템은 또한 마스트 호스트를 포함한다. 마스터 호스트는 제어 시스템 및 버스 인터페이스를 포함한다. 버스 인터페이스는 버스에 커플링된다. 시스템은 또한 복수의 마스터들을 포함한다. 복수의 마스터들 각각은 버스 인터페이스를 포함한다. 버스 인터페이스는 클록 소스로부터 클록 신호를 수신하도록 구성된다. 복수의 마스터들 각각은 또한 모드-N 카운터를 포함한다. 모드-N 카운터는 클록 신호에 기초하여 증분하도록 구성된다. 복수의 마스터들 각각은 또한 트리거 테이블을 포함한다. 트리거 테이블은 마스터 호스트로부터의 입력에 기초하여 인에이블 값들을 저장하도록 구성된다. 복수의 마스터들 각각은 또한 모드-N 카운터 및 트리거 테이블에 커플링된 비교기를 포함한다. 비교기는 모드-N 카운터의 출력을 트리거 테이블 내의 인에이블 값들과 비교하고 그것에 기초하여 송신 인에이블 신호를 출력하도록 구성된다. 복수의 마스터들 각각은 또한 송신기를 포함한다. 송신기는 송신 인에이블 신호가 존재하는 경우 버스상에서 데이터를 송신하도록 구성된다.

도 1 은 무선 주파수 전단 제어 인터페이스 (RFFE) 버스를 보여주는 이동 단말기에 대한 예시적인 시스템 다이어그램의 블록도이다.
도 2 는 본 개시의 예시적인 양태에 따른 다수의 마스터들을 갖는 RFFE 시스템의 블록도이다.
도 3a 는 시스템 레벨 관점으로부터 본 개시의 예시적인 양태에 따른 도 2 의 RFFE 시스템을 동작시키는 프로세스의 플로우챠트이다.
도 3b 는 마스터 레벨 관점으로부터 본 개시의 예시적인 양태에 따른 도 2 의 RFFE 시스템을 동작시키는 프로세스의 플로우챠트이다.
도 4 는 본 개시의 예시적인 양태에 따라 팝퓰레이팅된 복수의 트리거 테이블들의 예시이다.
도 5 는 4-버스 마스터 RFFE 시스템에 대한 예시적인 동일 우선순위 기법의 예시이다.
도 6 은 3-버스 마스터 RFFE 시스템에 대한 예시적인 비동일 우선순위 기법의 예시이다.
도 7 은 2-버스 마스터 RFFE 시스템에 대한 수개의 예시적인 프랙셔널 우선순위 기법들의 예시이다.
도 8 은 데이터 송신 동안 증분하는 카운터의 중지를 강조하는 버스 핸드오프 기법의 신호-시간 다이어그램이다.
도 9 는 도 2 의 마스터에 의해 사용될 수도 있는 것과 같은 예시적인 비교기의 단순화된 블록도를 예시한다.

이제 도면들을 참조하여, 본 개시의 수개의 예시적인 양태들이 기술된다. 단어 "예시적인" 은 여기서 "예, 예시, 또는 설명" 으로서 작용하는" 을 의미하도록 사용된다. "예시적인" 으로서 여기에 기술된 임의의 양태는 다른 양태들에 비해 바람직하다거나 이로운 것으로서 반드시 해석되지는 않는다.

상세한 설명에 개시된 양태들은 버스 소유권 핸드오프 기법들을 포함한다. 특히, 버스 소유권 핸드오프는 버스와 연관된 각 마스터 내의 모드-N 카운터를 제공함으로써 핸들링된다. 단일 클록 소스가 각각의 모드-N 카운터를 동기적으로 증분시키기 위해 사용된다. 각각의 마스터는 또한 모드-N 카운터의 N 에 대응하는, N 개의 엔트리들을 갖는 트리거 테이블을 포함한다. 마스터 호스트는 마스터들의 각각의 우선순위들에 따라 각 트리거 테이블 내에 엔트리들을 팝퓰레이팅한다. 각 마스터 내의 비교기는 트리거 테이블 내의 엔트리들을 모드-N 카운터와 비교하기 위해 사용된다. 팝퓰레이팅된 엔트리와 모드-N 카운터 사이에 매치가 존재하는 경우, 마스터에 의한 송신이 가능하게 된다. 매치가 존재하지 않는 경우, 그 마스터에 대한 송신이 불가능하게 된다. 협상 없이 핸드 오프를 가능하게 함으로써, 핸드오프와 연관된 레이턴시는 대략 2 개의 클록 사이클들로 감소되어, 디바이스가 여러 셀룰러 프로토콜들에 대한 엄중한 타이밍 요건들을 충족시키는 것을 허용한다.

이와 관련하여, 도 1 은 스마트 폰, 이동 컴퓨팅 디바이스 태블릿 등과 같은 이동 단말기 (10) 의 시스템 레벨 블록도이다. 이동 단말기가 본 개시의 예시적인 양태들로부터 이익을 얻을 수 있는 것으로서 특히 생각되지만, 본 개시는 그렇게 제한되지 않고 다수의 마스터들을 갖는 버스를 갖고 최소 레이턴시를 갖는 효율적인 버스 소유권 핸드오프 기법들을 필요로 하는 임의의 시스템에서 유용할 수도 있다는 것이 인정되어야 한다. 예시를 위해, 이동 단말기 (10) 내의 무선 주파수 전단 제어 인터페이스 (RFFE) 버스 (12) 가 본 개시에 따라 예시적인 버스 소유권 이전 기법들을 구현한다는 것이 가정된다.

도 1 을 계속 참조하여, 이동 단말기 (10) 는 유니버셜 플래시 스토리지 (UFS) 버스 (18) 를 통해 대량 저장 엘리먼트 (16) 와 통신하는 (때때로 호스트로서 지칭되는) 애플리케이션 프로세서 (14) 를 포함한다. 애플리케이션 프로세서 (14) 는 또한 디스플레이 직렬 인터페이스 (DSI) 버스 (22) 를 통해 디스플레이 (20) 에 및 카메라 직렬 인터페이스 (CSI) 버스 (26) 를 통해 카메라 (24) 에 연결될 수도 있다. 마이크로폰 (28), 스피커 (30), 및 오디오 코덱 (32) 과 같은 여러 오디오 엘리먼트들은 직렬 저전력 인터칩 멀티미디어 버스 (SLIMbus) (34) 를 통해 애플리케이션 프로세서 (14) 에 커플링될 수도 있다. 추가적으로, 오디오 엘리먼트들은 SOUNDWIRE^TM 버스 (36) 를 통해 서로 통신할 수도 있다. 모뎀 (38) 은 또한 SLIMbus (34) 에 커플링될 수도 있다. 모뎀 (38) 은 또한 주변 컴포넌트 인터커넥트 (PCI) 또는 PCI 익스프레스 (PCIe) 버스 (40) 및/또는 시스템 전력 관리 인터페이스 (SPMI) 버스 (42) 를 통해 애플리케이션 프로세서 (14) 에 연결될 수도 있다.

도 1 을 계속 참조하면, SPMI 버스 (42) 는 또한 무선 로컬 영역 네트워크 (LAN) 집적회로 (44), 전력 관리 집적회로 (PMIC) (46), (때때로 브리지 칩으로서 지칭되는) 컴패니언 집적회로 (48), 및 무선 주파수 집적회로 (RFIC) (50) 에 커플링될 수도 있다. 별개의 PCI 버스들 (52 및 54) 이 또한 컴패니언 집적회로 (48) 및 무선 LAN 집적회로 (44) 에 애플리케이션 프로세서 (14) 를 커플링할 수도 있다는 것이 인정되어야 한다. 애플리케이션 프로세서 (14) 는 또한 센서 버스 (58) 를 통해 센서들 (56) 에 연결될 수도 있다. 모뎀 (38) 및 RFIC (50) 는 버스 (60) 를 사용하여 통신할 수도 있다.

도 1 을 계속 참조하여 그리고 본 개시에 대한 특별한 관심 중에, RFIC (50) 는 RFFE 버스 (12) 를 통해 안테나 튜너 (62), 스위치 (64), 및 전력 증폭기 (66) 와 같은 하나 이상의 RFFE 엘리먼트들에 커플링될 수도 있다. 추가적으로, RFIC (50) 는 버스 (70) 를 통해 인벨로프 추적 전력 공급 장치 (ETPS) (68) 에 커플링될 수도 있고, ETPS (68) 는 전력 증폭기 (66) 와 통신할 수도 있다. 총괄하여, RFIC (50) 를 포함하는 하나 이상의 RFFE 엘리먼트들은 RFFE 시스템 (72) 으로 고려될 수도 있다.

본 개시의 예시적인 양태들에서, 다수의 마스터들이 RFFE 버스 (12) 와 연관될 수도 있다. 전통적인 RFFE 프로토콜 하에서, 다수의 마스터들은 경합 기반 프로토콜을 통해 RFFE 버스 (12) 의 소유권을 이전하며, 이것은 RFFE 버스 (12) 를 통한 통신에 있어서 가변적이고 수용불가능한 레이턴시를 도입한다.

본 개시의 예시적인 양태들은 경합 기반 핸드오프를 제거하고 우선순위 기반 기법을 대용함으로써 복수의 마스터들 사이의 버스 소유권 이전들로부터의 레이턴시를 감소시킨다. 복수의 마스터들 및 프로세스에 대한 예시적인 변경들이 도 2, 도 3a 및 도 3b 를 참조하여 설명된다.

이와 관련하여, 도 2 는 도 1 의 RFFE 시스템 (72) 의 더 상세한 뷰를 도시한다. 본 개시의 예시적인 양태에서, 제 1 마스터 (74), 제 2 마스터 (76), 및 제 3 마스터 (78) 는 RFFE 버스 (12) 와 연관된다. RFFE 프로토콜에서 진술되는 바와 같이, RFFE 버스 (12) 는 2-와이어 버스이며, 하나의 와이어는 클록 신호를 반송하고 하나의 와이어는 데이터 신호를 반송한다. 단지 3 개의 마스터들만이 RFFE 시스템 (72) 에서 도시되지만, 더 많거나 더 적은 마스터들이 존재할 수도 있다는 것이 인정되어야 한다. 클록 소스 (80) 는 제 1 마스터 (74), 제 2 마스터 (76), 및 제 3 마스터 (78) 각각에 동기 클록 신호 (82) 를 제공한다. 클록 신호 (82) 는 마찬가지로 RFFE 버스 (12) 상에서 클록 신호로서 작용할 수도 있다. 복수의 슬레이브들 (84(0)-84(M)) 이 마찬가지로 RFFE 버스 (12) 와 연관된다. 클록 소스 (80) 는 또한 디바이스에 전력을 공급할 수도 있는 VIO 신호 (미도시) 를 제공할 수도 있다. 마찬가지로, 클록 소스 (80) 는 디바이스를 인에이블하는 인에이블 (EN) 신호를 제공할 수도 있다.

도 2 를 계속 참조하면, 제 1 마스터 (74) 는 버스 마스터 호스트 (86) 를 포함한다. 또한, 제 1 마스터 (74) 는 모드-N 카운터 (88), (때때로 인에이블 값들로서 지칭되는) 그안에 N 개의 엔티리들을 갖는 트리거 테이블 (90), 비교기 (92), 및 (때때로 RFFE IP 블록으로서 지칭되는) 송신기 (94) 를 포함한다. 송신기 (94) 는 버스 인터페이스 (96) 를 통해 RFFE 버스 (12) 에 커플링된다. 버스 마스터 호스트 (86) 는 마스터들 (74, 76, 및 78) 에 대한 버스 액세스를 위한 상대적인 우선순위를 결정하고 본 개시의 예시적인 양태들에 따라 프랙셔널 (fractional) 우선순위 기법을 허용한다. 특히, 버스 마스터 호스트 (86) 는 트리거 테이블 (90) 내에 엔트리들을 팝퓰레이팅한다. 비교기 (92) 는 트리거 테이블 (90) 내의 엔트리들을 모드-N 카운터 (88) 로부터의 출력과 비교한다. 팝퓰레이팅된 엔트리와 모드-N 카운터 (88) 사이에 매치가 존재하는 경우, 비교기 (92) 는 송신기 (94) 에 의한 송신을 가능하게 한다.

도 2 를 계속 참조하면, 모드-N 카운터 (88) 는 클록 신호 (82) 에 기초하여 증분한다. 특히, 클록 신호 (82) 는 제 1 마스터 (74) 에 도달하고 AND 게이트일 수도 있는 게이트 (98) 로 전달된다. 게이트 (98) 는 또한 버스 상태 모니터 (100) 에 커플링된다. 버스 상태 모니터 (100) 가 RFFE 버스 (12) 상의 활동을 검출하는 경우, 제로가 게이트 (98) 에 제공된다. RFFE 버스 (12) 상에서 활동이 검출되지 않는 경우, 1 이 게이트 (98) 에 제공된다. 이러한 방식으로, 게이트 (98) 는 데이터가 RFFE 버스 (12) 상에 존재하지 않을 때만 모드-N 카운터 (88) 를 선택적으로 증분한다. 다르게는, 모드-N 카운터 (88) 의 증분은 RFFE 버스 (12) 상에 데이터가 존재하지 않는 그러한 시간 까지 중지된다.

도 2 를 계속 참조하면, 제 2 마스터 (76) 는 또한 모드-N 카운터 (88A), 그 안에 N 개의 엔트리들을 갖는 트리거 테이블 (90A), 비교기 (92A), 송신기 (94A), 버스 인터페이스 (96A), 게이트 (98A), 및 버스 상태 모니터 (100A) 를 포함한다. 이들 엘리먼트들은 제 1 마스터 (74) 내의 비교가능하게 지칭된 엘리먼트들과 실질적으로 유사하지만, 트리거 테이블 (90) 의 직접적인 팝퓰레이션 대신에, 트리거 테이블 (90A) 은 원격 버스 마스터 호스트 (86) 에 의해 팝퓰레이팅된다. 유사하게, 제 3 마스터 (78) 는 또한 모드-N 카운터 (88B), 그 안에 N 개의 엔트리들을 갖는 트리거 테이블 (90B), 비교기 (92B), 송신기 (94B), 버스 인터페이스 (96B), 게이트 (98B), 및 버스 상태 모니터 (100B) 를 포함한다. 이들 엘리먼트들은 제 1 마스터 (74) 내의 비교가능하게 지칭된 엘리먼트들과 실질적으로 유사하지만, 트리거 테이블 (90) 의 직접적인 팝퓰레이션 대신에, 트리거 테이블 (90B) 은 원격 버스 마스터 호스트 (86) 에 의해 팝퓰레이팅된다.

도 1 및 도 2 의 하드웨어 다이어그램들과 비교하여, 본 개시와 연관된 예시적인 프로세스들은 도 3a 및 도 3b 를 참조하여 제공된다. 이와 관련하여, 도 3a 는 시스템 레벨 관점으로부터 방법론을 보는 프로세스 (150) 을 도시한다. 따라서, 프로세스 (150) 는 복수의 마스터들 (예를 들어, 마스터들 (74, 76, 및 78)) 에 의해 공유된 버스 (예를 들어, RFFE 버스 (12)) 에 대한 우선순위 기법을 결정함으로써 시작한다 (블록 (152)). 도 4 내지 도 8 을 참조하여 이하에 더 잘 예시되는 바와 같이, 우선순위 기법은 각각의 마스터가 버스상에서 시간을 동일하게 공유하는 경우 균일한 우선순위 기법이거나, 마스터들이 소정의 미리 정의된 비율 (예를 들어, 4 개의 마스터들에 대해 60/20/10/10, 4 개의 마스터들에 대해 30/30/30/10, 3 개의 마스터들에 대해 70/20/10, 2 개의 마스터들에 대해 60/40, 2 개의 마스터들에 대해 70/30 등) 에 따라 버스상에서 시간을 공유하는 경우 불균일한 우선순위 기법일 수도 있다. 또한, 버스상의 마스터 제어의 인터리빙의 시퀀스 및 정도는 우선순위 기법의 부분으로서 결정된다. 다시, 예시적인 우선순위 기법들은 이하에 논의되는 도 4 내지 도 8 을 참조하여 더 잘 예시된다. 예시적인 양태에서, 버스 마스터 호스트 (86) 는 우선순위 기법을 결정한다. 대안적으로, 도 1 의 애플리케이션 프로세서 (14) 와 같은 제어 시스템은 우선순위 기법을 결정하고 버스 마스터 호스트 (86) 에 우선순위 기법을 제공할 수도 있다.

도 3a 를 계속 참조하면, 버스 마스터 호스트 (86) 는 그 후 우선순위 기법에 대응하는 엔트리들로 복수의 마스터들 각각 내의 트리거 테이블들 (예를 들어, 트리거 테이블들 (90, 90A, 및 90B)) 을 팝퓰레이팅한다 (블록 (154)). RFFE 시스템 (72) 은 RFFE 버스 (12) 상에 마스터 클록을 유지한다 (블록 (156)). 각각의 마스터는 각각의 버스 상태 모니터 (예를 들어, 버스 상태 모니터들 (100, 100A, 및 100B)) 의 사용을 통해 데이터가 RFFE 버스 (12) 상에 존재하는지 여부를 결정한다 (블록 (158)). 데이터가 RFFE 버스 (12) 상에 존재하는 경우, 프로세스 (150) 는 RFFE 버스 (12) 상에 마스터 클록을 유지하는 것 및 데이터의 존재 또는 부재에 대해 RFFE 버스 (12) 를 모니터하는 것으로 리턴한다.

도 3a 를 계속 참조하면, RFFE 버스 (12) 상에 데이터가 존재하지 않는 경우, 각각의 AND 게이트 (예를 들어, 게이트들 (98, 98A, 및 98B)) 는 클록 신호가 각각의 모드-N 카운터 (예를 들어, 모드-N 카운터들 (88, 88A, 및 88B)) 에 도달하는 것을 허용하고, 클록 신호 (82) 는 각 마스터에서 모드-N 카운터들을 증분시킨다 (블록 (160)). 각각의 마스터에서, 각각의 비교들은 모드-N 카운터들의 출력을 각각의 트리거 테이블들 내의 엔트리들과 비교하고 (블록 (164)), 매치가 존재하는 경우 송신 인에이블 신호를 출력한다. 따라서, RFFE 시스템 (72) 은 어떤 마스터에서 매치 엔트리를 출력하는지를 효과적으로 결정하고 (블록 (164)), 송신이 매칭 마스터에서 가능하게 된다 (블록 (166)).

모드-N 카운터를 증분시키기 전에 RFFE 버스 (12) 상에 데이터가 존재하는지 여부를 평가함으로써, 프로세스 (150) 는 데이터가 존재하는 경우 모드-N 카운터를 증분시키는 것을 효과적으로 중지하거나 불가능하게 한다. 따라서, 다수의 마스터들이 RFFE 버스 (12) 를 제어하기를 시도하기 때문에 RFFE 버스 (12) 상에 충돌들이 존재하지 않을 것이다.

또한 본 개시의 예시적인 양태들은 우선순위 기법에 대한 동적 변경들을 허용한다는 것을 유의하라. 따라서, 예를 들어, 버스 마스터 호스트 (86) 는 필요에 따라 또는 시스템 리셋과 같은 이벤트 후에 각각의 트리거 테이블들의 팝퓰레이션에 관한 개정된 명령들을 전송할 수도 있다.

도 3b 는 도 3a 의 프로세스 (150) 와 유사한, 그러나 마스터 레벨 관점으로부터의 프로세스 (200) 를 도시한다. 이러한 관점에서, 프로세스 (200) 는 트리거 테이블 (90) 을 팝퓰레이팅하기 위한 명령들을 마스터가 수신할 때 시작한다. 그 명령들은 원격 버스 마스터 호스트 (86) 로부터 또는 로컬 버스 마스터 호스트 (86) 로부터 올 수도 있다. 명령들에 기초하여, 마스터는 트리거 테이블 (90) 을 팝퓰레이팅한다 (블록 (204)). 마스터는 마스터 클록 신호 (82) 를 수신하고 (블록 (206)), 데이터가 RFFE 버스 (12) 상에 존재하는지 여부를 결정하기 위해 버스 상태 모니터 (100) 를 사용한다 (블록 (208)). 데이터가 RFFE 버스 (12) 상에 존재하는 경우, 프로세스 (200) 는 블록 (206) 에서 마스터 클록 신호 (82) 를 수신하는 것으로 리턴한다. 그러나, 데이터가 RFFE 버스 (12) 상에 존재하지 않는 경우, 버스 상태 모니터 (100) 는 1 을 출력하고, AND 게이트 (98) 는 모드-N 카운터 (88) 가 증분할 수 있도록 (블록 (210)) 모드-N 카운터 (88) 에 클록 신호 (82) 를 출력한다.

도 3b 를 계속 참조하면, 마스터는 비교기 (92) 를 사용하여 모드-N 카운터 (88) 의 출력을 트리거 테이블 (90) 내의 엔트리들과 비교하고 (블록 (212)), 모드-N 카운터 (88) 의 출력이 트리거 테이블 (90) 내의 엔트리와 매치하는지 여부를 결정한다 (블록 (214)). 블록 (214) 에 대한 대답이 아니오이면, 프로세스 (200) 는 블록 (206) (즉, 마스터 클록 신호 (82) 를 수신하는 것) 으로 리턴한다. 그러나, 블록 (214) 에 대한 대답이 예이면, 즉 모드-N 카운터 (88) 의 출력이 트리거 테이블 (90) 내의 엔트리와 매치하면, 비교기 (92) 는 RFFE 버스 (12) 상에서의 마스터에 의한 송신을 가능하게 한다 (블록 (216)). 일단 송신이 종료하면 (블록 (218)), 프로세스 (200) 는 마스터가 마스터 클록 신호 (82) 를 수신하는 것 (블록 (206)) 으로 리턴한다.

다시, 도시되지 않지만, 마스터가 예를 들어 시스템 리셋 또는 다른 이벤트 후에 트리거 테이블 (90) 내의 엔트리들을 업데이트하기 위한 명령들을 수신할 수도 있다. 그러한 명령들은 원래의 테이블 팝퓰레이션 명령들과 동일한 포맷으로 마스터 호스트 (86) 로부터 올 수도 있다.

위에 시사된 바와 같이, 비교기 (92) 및 모드-N 카운터 (88) 와 함께 트리거 테이블 (90) 의 사용은 마스터들 사이에 경합이 존재하지 않고 메시지들이 마스터가 핸드오프를 수행할 때마다 교환될 필요가 없기 때문에 마스터들 사이의 효율적인, 저 레이턴시 핸드오프를 허용한다. 그러한 감소된 레이턴시는 본 개시의 시스템들이 여러 무선 프로토콜들의 훨씬 더 엄중한 타이밍 요건들을 충족시키는 것을 허용할 수도 있다.

이와 관련하여, 도 4 는 2 마스터 시스템 (72') 과 연관되고 75/25 우선순위 비율을 갖는 트리거 테이블들 (90 및 90A) 을 도시한다. 2 마스터 시스템 (72') 은 N 이 사 (4) 라고 가정하며, 따라서, 트리거 테이블들 (90 및 90A) 각각 내의 엔트리들 (250) 의 수는 또한 넷이다. N 이 4 이기 때문에, 모드-N 카운터 (88) 는 00, 01, 10, 또는 11 을 출력할 수 있다. 명령들이 버스 마스터 호스트 (86) 로부터 오는 경우, 엔트리들은 우선순위 기법에 따라 팝퓰레이팅된다 (X 로서 예시의 목적으로 표시된다). 따라서, 75/25 우선순위 비율을 유지하기 위해, 제 1 트리거 테이블 (90) 은 00, 10, 및 11 에 대해 팝퓰레이팅된 엔트리들을 갖고 (즉, 엔트리들의 75%), 제 2 트리거 테이블 (90A) 은 01 에서 팝퓰레이팅된 단 하나의 엔트리를 갖는다. 어떤 엔트리들이 어떤 마스터에 할당되는지는 또한 원하는 결과들을 달성하기 위해 조작될 수도 있는 파라미터이다. 즉, 제 1 마스터에 대해 00 을 팝퓰레이팅하기로 하는 선택은 제 1 마스터가 RFFE 버스 (12) 를 사용하기 위해 첫번째 기회를 가질 것이라는 것을 의미한다.

도 5 는 각각의 마스터가 우선순위 기법에 의해 RFFE 버스 (12) 에 대한 동일한 액세스가 할당되는 4-버스 마스터 시스템 (72'') 을 도시한다. 따라서, N 은 다시 간단성을 위해 4 이고, 모드-N 카운터 (88) 가 증분함에 따라, 각각의 마스터 (74, 76, 78, 및 252) 는 차례로 RFFE 버스 (12) 에 액세스한다. 마스터들 (74, 76, 78, 및 252) 이 RFFE 버스 (12) 에 대한 액세스가 제공되는 순서는 하나의 마스터에 더 이른 액세스를 제공하기 위해 변경될 수도 있지만, 사이클을 통해, 각 마스터는 RFFE 버스 (12) 를 사용할 동일한 기회를 갖는다.

도 6 은 N 이 16 이고, 우선순위 비율들이 50/12.5/37.5 인 3-버스 마스터 시스템 (72''') 을 도시한다. 즉, 제 1 마스터 (74) 는 0000, 0011, 0100, 0110, 1001, 1011, 1110, 및 1111 (도트들에 의해 표시됨) 이 할당될 수도 있고, 제 2 마스터 (76) 는 0001 및 1010 (＼ 에 의해 표시됨) 이 할당될 수도 있고, 제 3 마스터 (78) 는 0010, 0101, 0111, 1000, 1100, 및 1101 (/ 에 의해 표시됨) 이 할당될 수도 있다. 모드-N 카운터들 (88, 88A, 및 88B) 이 증분함에 따라, RFFE 버스 (12) 의 제어는 경합 기반 메시징 등에 대한 필요 없이 상이한 마스터들 (74, 76, 및 78) 사이에 전달된다. 마스터가 RFFE 버스 (12) 를 사용해야하는 기회들은 순차적이거나 (예를 들어, 1100 및 1101 또는 1110 또는 1111), 비순차적 (예를 들어, 0001 및 1010) 일 수도 있다.

도 7 은 우선순위 기법이 다수의 상이한 파라미터들에 따라 변화되는 2-버스 마스터 시스템 (72'''') 을 도시한다. 상위 라인은 마스터 클록 신호 (82) 이고 제 2 라인은 (N 이 16 이고 이진수 대신에 십진수 표시로 표현되는 것을 가정하여) 모드-N 카운터의 효과적인 카운트를 보여준다. 제 3 라인 (254) 은 각각의 마스터가 교번하는 액세스를 갖는 동일한 우선순위를 갖는다고 가정한다. 제 4 라인 (256) 은 각각의 마스터가 그것이 제어를 가질 때마다 (즉, 모드-N 카운터의 2 개의 카운트들) 마스터에 할당된 더 긴 주기들을 갖는 동일한 우선순위를 갖는다고 가정한다. 제 4 라인 (256) 의 우선순위 기법은 마스터들이 RFFE 버스 (12) 를 사용하기 위해 상대적으로 작은 대기 주기들을 갖는 것을 허용하면서 마스터들에게 RFFE 버스 (12) 의 사용을 끝마치기 위해 2 개의 카운터 증분들을 허용한다. 제 5 라인 (258) 은 각각의 마스터가 동일한 우선순위를 갖지만, 순차적인 카운터 증분들에 대해 RFFE 버스 (12) 를 제어한다고 가정한다. 이러한 우선순위 기법은 RFFE 버스 (12) 의 핸드오프에 대해 더 긴 대기 시간들을 제공한다. 제 6 라인 (260) 은 81.25/18.75 비율을 가지며 각각의 마스터는 순차적인 카운터 증분들을 갖는다. 제 7 라인 (262) 은 순차적인 카운터 증분들을 갖는 12.5/87.5 비율을 갖는다.

인정되어야 하는 바와 같이, N 의 값, 마스터들의 수, RFFE 버스 (12) 에 대한 순차적 또는 비순차적 액세스를 갖는 능력, 및 상이한 비율들을 갖는 능력은 설계자들의 특정의 필요들을 충족시키기 위해 우선순위 기법의 조작에 있어서의 큰 유연성을 제공한다. 상술된 바와 같이, 버스 마스터 호스트 (86) 는 또한 이벤트 상황 변화에서 필요에 따라 또는 원하는 대로 우선순위 기법을 동적으로 변경할 수도 있다.

도 8 은 활성 송신의 시작에서 (예를 들어, 제 2 마스터 (76) 가 270 에서 트랜잭션을 개시할 때), 카운터 증분이 (일반적으로 274 로 도시되는) 트랜잭션의 종단까지 보류되는 (일반적으로 272 로 도시됨) 방법을 도시한다. 계속되는 트랜잭션은 대안적인 마스터가 버스 소유권을 가질 수 있기 전에 완료되는 것이 허용된다. 카운터 증분은 일단 (일반적으로 276 으로 도시되는) 아이들 주기가 검출되면 재개되고, 그 후 다음의 마스터는 트랜잭션을 개시하는 것이 허용된다 (일반적으로 278 로 도시됨). 다음 트랜잭션 동안, 카운터 증분은 다시 보류된다 (일반적으로 280 으로 도시됨). 활성 트랜잭션 동안 중지되는 카운터 증분에 기인하여, 버스 소유권 기회는 자동적으로 우선순위 시퀀스에서 대기하는 다음 버스 마스터로 간다.

도 9 는 모드-4 카운터 (88') 를 갖는 예시적인 비교기 (92') 를 도시한다. AND 및 OR 게이트들의 특정의 결합이 도시되지만, 다른 하드웨어 배열들이 또한 사용될 수도 있다는 것이 인정되어야 한다. 그러나, 게이트들의 수를 상대적인 최소로 유지함으로써, 버스 핸드오프 사이의 지연은 대략 2 개의 클록 사이클들이어서, 상대적으로 낮은 레이턴시를 보장한다.

당업자들은 또한 여기에 개시된 양태들과 관련하여 기술된 여러 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘들은 전자 하드웨어, 메모리에 또는 다른 컴퓨터 판독가능 매체에 저장되고 프로세서 또는 다른 프로세싱 디바이스에 의해 실행되는 명령들, 또는 양자의 조합으로서 구현될 수도 있다는 것을 인정할 것이다. 여기에 기술된 마스터 디바이스들, 및 슬레이브 디바이스들은 예들로서 임의의 회로, 하드웨어 컴포넌트, 집적회로 (IC), 또는 IC 칩에서 채용될 수도 있다. 여기에 개시된 메모리는 임의의 타입 및 사이즈의 메모리일 수도 있고 원하는 임의의 타입의 정보를 저장하도록 구성될 수도 있다. 이러한 교환가능성을 명확히 설명하기 위해, 여러 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 그들의 기능성의 면에서 일반적으로 상술되었다. 그러한 기능성이 구현되는 방법은 특정의 애플리케이션, 설계 선택들, 및/또는 전체 시스템에 부과된 설계 제약들에 의존한다. 숙련된 기술자는 각각의 특정의 애플리케이션에 대해 여러 방식들로 기술된 기능성을 구현할 수도 있지만, 그러한 구현 결정들은 본 개시의 범위로부터 일탈을 야기하는 것으로서 해석되지 않아야 한다.

여기에 개시된 양태들과 관련하여 기술된 여러 예시적인 논리 블록들, 모듈들, 및 회로들은 프로세서, 디지털 신호 프로세서 (DSP), 주문형 반도체 (ASIC), 필드 프로그램가능 게이트 어레이 (FPGA) 또는 다른 프로그램가능한 논리 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 여기에 기술된 기능들을 수행하도록 설계된 이들의 임의의 조합으로 구현 또는 수행될 수도 있다. 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합 (예를 들어, DSP 및 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합한 하나 이상의 마이크로프로세서들, 또는 임의의 다른 그러한 구성) 으로서 구현될 수도 있다.

여기에 개시된 양태들은 하드웨어로 및 하드웨어에 저장되는 명령들로 구현될 수도 있고, 예를 들어, 랜덤 액세스 메모리 (RAM), 플래시 메모리, 리드 온리 메모리 (ROM), 전기적으로 프로그램가능한 ROM (EPROM), 전기적으로 소거가능한 프로그램가능한 ROM (EEPROM), 레지스터들, 하드 디스크, 착탈가능 디스크, CD-ROM, 또는 본 기술에서 알려진 임의의 다른 형태의 컴퓨터 판독가능 매체에 상주할 수도 있다. 예시적인 저장 매체는 프로세서가 그 저장 매체로부터 정보를 판독하고, 그 저장 매체에 정보를 기입할 수 있도록 프로세서에 커플링된다. 대안으로서, 저장 매체는 프로세서와 일체형일 수도 있다. 프로세서 및 저장 매체는 ASIC 에 상주할 수도 있다. ASIC 은 원격국에 상주할 수도 있다. 대안으로, 프로세서 및 저장 매체는 원격국, 기지국, 또는 서버에서의 이산 컴포넌트들로서 상주할 수도 있다.

여기서 임의의 예시적인 양태들에서 기술된 동작 단계들은 예들 및 논의를 제공하기 위해 기술된다는 것을 또한 유의해야 한다. 기술된 동작들은 예시된 시퀀스 이외의 다수의 상이한 시퀀스들로 수행될 수도 있다. 더욱이, 단일 동작 단계에서 기술된 동작들은 실제로 다수의 상이한 단계들에서 수행될 수도 있다. 추가적으로, 예시적인 양태들에서 논의된 하나 이상의 동작 단계들은 결합될 수도 있다. 순서도들에서 도시된 동작 단계들은 본 기술에서 기술자에게 용이하게 분명한 바와 같이 다수의 상이한 변경들의 대상일 수도 있다. 본 기술에서 통상의 기술자들은 또한 정보 및 신호들이 임의의 다양한 상이한 기술들 및 기법들을 사용하여 표현될 수도 있다는 것을 이해할 것이다. 예를 들어, 상기 설명 전체에 걸쳐 참조될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장 또는 자기 입자들, 광학 필드들 또는 입자들, 또는 이들의 임의의 조합에 의해 표현될 수도 있다.

본 개시의 이전의 설명은 본 기술에서 통상의 기술자가 본 개시를 실시하거나 사용하는 것을 가능하게 하기 위해 제공된다. 본 개시에 대한 여러 변경들은 본 기술에서 통상의 기술자들에게 용이하게 분명할 것이고, 여기에 정의된 일반 원리들은 본 개시의 사상 또는 범위로부터 일탈하지 않고 다른 변형들에 적용될 수도 있다. 따라서, 본 개시는 여기에 기술된 예시들 및 설계들에 제한되도록 의도되는 것이 아니라, 여기에 개시된 원리들 및 신규한 특징들과 일관된 가장 넓은 범위에 따라야 한다.

Claims (27)

1. 복수의 마스터들에 의해 공유된 버스를 제어하는 방법으로서,
   복수의 마스터 디바이스들의 제 1 마스터 디바이스에서 모드-N 카운터를 증분시키는 단계로서, 상기 증분시키는 단계는 클록 신호에 기초하는, 상기 증분시키는 단계;
   상기 모드-N 카운터의 출력을 트리거 테이블과 비교하는 단계; 및
   상기 모드-N 카운터의 상기 출력이 상기 트리거 테이블 내의 엔트리와 매치하는 경우 연관된 버스상에서의 상기 제 1 마스터 디바이스에 의한 송신을 가능하게 하는 단계를 포함하는, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법.
2. 제 1 항에 있어서,
   상기 연관된 버스상에서의 상기 송신을 가능하게 하는 단계는 연관된 무선 주파수 전단 제어 인터페이스 (RFFE) 버스상에서 상기 송신을 가능하게 하는 단계를 포함하는, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법.
3. 제 1 항에 있어서,
   상기 트리거 테이블을 팝퓰레이팅하기 위한 명령들을 수신하는 단계를 더 포함하는, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법.
4. 제 3 항에 있어서,
   상기 트리거 테이블을 팝퓰레이팅하기 위한 명령들을 수신하는 단계는 버스 마스터 호스트로부터 상기 명령들을 수신하는 단계를 포함하는, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법.
5. 제 3 항에 있어서,
   상기 트리거 테이블을 팝퓰레이팅하기 위한 명령들을 수신하는 단계는 상기 모드-N 카운터의 가능한 출력들에 대응하는 선택된 값들을 팝퓰레이팅하는 상기 명령들을 수신하는 단계를 포함하는, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법.
6. 제 5 항에 있어서,
   상기 선택된 값들은 연속적인, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법.
7. 제 5 항에 있어서,
   상기 선택된 값들은 모든 가능한 값들 전체에 걸쳐 균일하게 산재되는, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법.
8. 제 5 항에 있어서,
   상기 선택된 값들은 모든 가능한 값들 전체에 걸쳐 불균일하게 산재되는, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법.
9. 제 1 항에 있어서,
   제 1 시스템 리셋 후에 및 제 2 시스템 리셋 전에 상기 트리거 테이블 내의 엔트리들을 조정하는 단계를 더 포함하는, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법.
10. 제 1 항에 있어서,
    상기 복수의 마스터 디바이스들 모두에게 공통인 마스터 클록 신호를 수신하는 단계를 더 포함하고,
    상기 클록 신호에 기초하여 상기 증분시키는 단계는 상기 마스터 클록 신호에 기초하여 증분시키는 단계를 포함하는, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법.
11. 제 1 항에 있어서,
    상기 모드-N 카운터의 상기 출력이 상기 트리거 테이블 내의 엔트리와 매치하는 것을 실패하는 경우 상기 연관된 버스의 사용을 불가능하게 하는 단계를 더 포함하는, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법.
12. 제 1 항에 있어서,
    데이터가 상기 연관된 버스 상에 존재하는 경우 상기 모드-N 카운터를 증분시키는 것을 중지하는 단계를 더 포함하는, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법.
13. 복수의 마스터들에 의해 공유된 버스를 제어하는 방법으로서,
    복수의 마스터들에 의해 버스를 공유하기 위한 우선순위 기법을 결정하는 단계;
    상기 우선순위 기법에 대응하는 엔트리들로 상기 복수의 마스터들 각각 내의 트리거 테이블들을 팝퓰레이팅하는 단계;
    상기 버스상에 마스터 클록 신호를 유지하는 단계;
    상기 복수의 마스터들의 각각의 마스터에서, 상기 마스터 클록 신호에 기초하여 모드-N 카운터를 증분시키는 단계;
    상기 복수의 마스터들의 각각의 마스터에서, 상기 모드-N 카운터의 출력을 상기 트리거 테이블들의 각각의 트리거 테이블 내의 상기 엔트리들과 비교하는 단계; 및
    각각의 모드-N 카운터의 상기 출력이 상기 트리거 테이블들의 상기 각각의 트리거 테이블 내의 엔트리와 매치하는지 여부에 기초하여 상기 복수의 마스터들 중 상이한 마스터들에 의한 상기 버스상에서의 송신을 가능하게 하는 단계를 포함하는, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법.
14. 제 13 항에 있어서,
    데이터가 상기 버스상에 존재하는 경우 상기 모드-N 카운터를 증분시키는 것을 중지하는 단계를 더 포함하는, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법.
15. 제 13 항에 있어서,
    상기 우선순위 기법을 결정하는 단계는 액세스 비율을 결정하는 단계를 포함하는, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법.
16. 제 15 항에 있어서,
    상기 액세스 비율에 기초하여 상기 트리거 테이블들 내의 값들에 대응하는 상기 엔트리들을 할당하는 단계를 더 포함하는, 복수의 마스터들에 의해 공유된 버스를 제어하는 방법.
17. 마스터로서,
    버스로부터 클록 신호를 수신하도록 구성된 버스 인터페이스;
    상기 클록 신호에 기초하여 증분하도록 구성된 모드-N 카운터;
    인에이블 값들을 저장하도록 구성된 트리거 테이블;
    상기 모드-N 카운터 및 상기 트리거 테이블에 커플링된 비교기로서, 상기 비교기는 상기 모드-N 카운터의 출력을 상기 트리거 테이블 내의 상기 인에이블 값들과 비교하고 그것에 기초하여 송신 인에이블 신호를 출력하도록 구성된, 상기 비교기; 및
    상기 송신 인에이블 신호가 존재하는 경우 상기 버스상에서 데이터를 송신하도록 구성된 송신기를 포함하는, 마스터.
18. 제 17 항에 있어서,
    상기 트리거 테이블은 원격 마스터 호스트에 의해 팝퓰레이팅되도록 구성되는, 마스터.
19. 제 17 항에 있어서,
    상기 트리거 테이블은 엔트리들이 원격 마스터 호스트로부터 동적으로 변경되는 것을 허용하도록 구성되는, 마스터.
20. 제 17 항에 있어서,
    상기 트리거 테이블은 레지스터를 포함하는, 마스터.
21. 제 17 항에 있어서,
    상기 버스 인터페이스는 무선 주파수 전단 인터페이스 제어 인터페이스 (RFFE) 를 포함하는, 마스터.
22. 제 17 항에 있어서,
    상기 모드-N 카운터는 데이터가 상기 버스상에 존재할 때 증분하는 것을 중지하도록 구성되는, 마스터.
23. 제 22 항에 있어서,
    상기 모드-N 카운터에 통신적으로 커플링되고 데이터가 상기 버스상에 존재한다는 것을 상기 모드-N 카운터에게 나타내도록 구성된 클록 게이트 및 버스 상태 모니터를 더 포함하는, 마스터.
24. 제 17 항에 있어서,
    상기 비교기는 복수의 AND 게이트들 및 OR 게이트를 포함하는, 마스터.
25. 제 17 항에 있어서,
    상기 송신기는 상이한 마스터로부터의 이전의 데이터 송신의 완료의 2 개의 클록 사이클들 내에 송신하도록 구성되는, 마스터.
26. 제 17 항에 있어서,
    상기 트리거 테이블의 비순차적 엔트리들이 팝퓰레이팅되는, 마스터.
27. 시스템으로서,
    버스;
    클록 소스;
    제어 시스템 및 버스 인터페이스를 포함하는 마스터 호스트로서, 상기 버스 인터페이스는 상기 버스에 커플링되는, 상기 마스터 호스트; 및
    복수의 마스터들을 포함하고,
    상기 복수의 마스터들 각각은,
    상기 클록 소스로부터 클록 신호를 수신하도록 구성된 상기 버스 인터페이스;
    상기 클록 신호에 기초하여 증분하도록 구성된 모드-N 카운터;
    상기 마스터 호스트로부터의 입력에 기초하여 인에이블 값들을 저장하도록 구성된 트리거 테이블;
    상기 모드-N 카운터 및 상기 트리거 테이블에 커플링된 비교기로서, 상기 비교기는 상기 모드-N 카운터의 출력을 상기 트리거 테이블 내의 상기 인에이블 값들과 비교하고 그것에 기초하여 송신 인에이블 신호를 출력하도록 구성된, 상기 비교기; 및
    상기 송신 인에이블 신호가 존재하는 경우 상기 버스상에서 데이터를 송신하도록 구성된 송신기를 포함하는, 시스템.
    

Images