CN108475246A - 总线所有权切换技术 - Google Patents

总线所有权切换技术 Download PDF

Info

Publication number
CN108475246A
CN108475246A CN201680078653.9A CN201680078653A CN108475246A CN 108475246 A CN108475246 A CN 108475246A CN 201680078653 A CN201680078653 A CN 201680078653A CN 108475246 A CN108475246 A CN 108475246A
Authority
CN
China
Prior art keywords
bus
mod
counters
master control
control side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680078653.9A
Other languages
English (en)
Inventor
L·J·米什拉
R·D·韦斯特费尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN108475246A publication Critical patent/CN108475246A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/372—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a time-dependent priority, e.g. individually loaded time counters or time slot
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

公开了总线所有权切换技术。在一个方面，通过在与总线相关联的每个主控方中提供mod‑N计数器来处置总线所有权切换。单个时钟源被用来使每个mod‑N计数器同步地递增。每个主控方还包括具有与mod‑N计数器的N相对应的N个条目的触发表。主控主机根据主控方的相应优先级填充每个触发表中的条目。每个主控方中的比较器被用来将触发表中的条目与mod‑N计数器进行比较。如果所填充的条目与mod‑N计数器之间存在匹配，则使得主控方能够进行传输。如果不存在匹配，则阻止主控方的传输。通过在没有协商的情况下实现切换，与切换相关联的等待时间被减少为约两个时钟循环，从而允许设备满足各种蜂窝协议的严格定时要求。

Description

总线所有权切换技术
优先权申请
本申请要求于2016年1月13日提交的题为“BUS OWNERSHIP HAND-OFF TECHNIQUES(总线所有权切换技术)”的美国专利申请S/N.14/994,226的优先权，该申请通过援引全部纳入于此。
背景
I.公开领域
本公开的技术一般涉及用于在两个或更多个主控方之间执行通信总线所有权切换的技术。
II.背景技术
计算设备在当代社会正逐渐变得普遍。其中较普遍的计算设备是移动电话。虽然这些设备可能最初是作为允许通过公共陆地移动网络(PLMN)到公共标准电话网(PSTN)的音频通信的简单设备而出现的，但它们已经演变成能够支持完整多媒体体验以及支持多种无线协议的智能电话。即使在蜂窝无线协议内，移动电话无线电也已经发展成高度复杂、多频带、并且多标准的设计，这些设计往往具有多个射频(RF)信号链。RF信号链中的每个组件必须在任何给定时间处于期望配置中，否则系统将发生故障。因此，准确的定时、触发和速度都是必要的。
如MIPI联盟网站中进一步解释的，“用于RF前端控制接口(RFFE)的MIPI联盟规范被开发以提供一种用于控制RF前端设备的共用且广泛普及的方法”。存在各种各样的前端设备，包括功率放大器(PA)、低噪声放大器(LNA)、滤波器、开关、功率管理模块、天线调谐器、以及传感器。这些功能取决于应用而可以位于分开的设备中或集成到单个设备中。移动无线电通信的趋势是朝向包括若干并行收发机的复杂的多无线电系统。这暗示RF前端设计的复杂性方面的飞跃。因此，RFFE总线必须能够在各种配置(从最简单的一个主控方和一个从动方的配置到潜在地具有数十个从动方的多主控方配置)中高效地操作。
在RFFE总线上有多个主控方的设备中，RFFE协议允许所有权转移，这引入了不可避免的等待时间。加剧等待时间问题的是等待时间可能因冲突不可预测性而不是固定的等待时间。这种不可预测的等待时间可能干扰由RF前端服务的各种无线协议所提出的性能要求。因此，存在对减少等待时间的切换办法的需要。
公开概述
本详细描述中所公开的各方面包括总线所有权切换技术。具体而言，通过在与总线相关联的每个主控方中提供mod-N计数器来处置总线所有权切换。单个时钟源被用来使每个mod-N计数器同步地递增。每个主控方还包括具有与mod-N计数器的N相对应的N个条目的触发表。主控主机根据主控方的相应优先级填充每个触发表中的条目。每个主控方中的比较器被用来将触发表中的条目与mod-N计数器进行比较。如果所填充的条目与mod-N计数器之间存在匹配，则使得主控方能够进行传输。如果不存在匹配，则阻止主控方的传输。通过在没有协商的情况下实现切换，与切换相关联的等待时间被减少为约两个时钟循环，从而允许设备满足各种蜂窝协议的严格定时要求。
就此而言，在一个方面，公开了一种用于控制由多个主控方共享的总线的方法。该方法包括使多个主控设备中的第一主控方处的mod-N计数器递增，该递增基于时钟信号。该方法还包括将mod-N计数器的输出与触发表进行比较。该方法还包括在mod-N计数器的输出与触发表中的条目相匹配的情况下启用由第一主控方在相关联的总线上进行的传输。
在另一方面，公开了一种用于控制由多个主控方共享的总线的方法。该方法包括确定用于由多个主控方共享总线的优先级技术。该方法还包括使用与该优先级技术相对应的条目来填充该多个主控方中的每一者中的触发表。该方法还包括维持总线上的主控时钟信号。该方法还包括在该多个主控方中的每个主控方处，基于主控时钟信号使mod-N计数器递增。该方法还包括在该多个主控方中的每个主控方处，将mod-N计数器的输出与触发表中相应的一者中的条目进行比较。该方法还包括基于相应的mod-N计数器的输出是否与触发表中相应的一者中的条目相匹配来启用由该多个主控方中的不同主控方在总线上进行的传输。
在另一方面，公开了一种主控设备。该主控设备包括总线接口，其被配置成从总线接收时钟信号。该主控设备还包括mod-N计数器，其被配置成基于时钟信号而递增。该主控设备还包括触发表，其被配置成存储使能值。该主控设备还包括耦合到mod-N计数器和触发表的比较器。该比较器被配置成将mod-N计数器的输出与触发表中的使能值进行比较并基于此输出传送使能信号。该主控设备还包括发射机。发射机被配置成在传送使能信号存在时在总线上传送数据。
在另一方面，公开了一种系统。该系统包括总线。该系统还包括时钟源。该系统还包括主控主机。主控主机包括控制系统和总线接口。总线接口被耦合到总线。该系统还包括多个主控方。该多个主控方中的每一者包括总线接口。总线接口被配置成从时钟源接收时钟信号。该多个主控方中的每一者还包括mod-N计数器。mod-N计数器被配置成基于时钟信号而递增。该多个主控方中的每一者还包括触发表。触发表被配置成基于来自主控主机的输入来存储使能值。该多个主控方中的每一者还包括耦合到mod-N计数器和触发表的比较器。比较器被配置成将mod-N计数器的输出与触发表中的使能值进行比较并基于此输出传送使能信号。该多个主控方中的每一者还包括发射机。发射机被配置成在传送使能信号存在时在总线上传送数据。
附图简述
图1是示出射频前端控制接口(RFFE)总线的移动终端的示例性系统图的框图；
图2是根据本公开的示例性方面的具有多个主控方的RFFE系统的框图；
图3A是用于从系统级角度根据本公开的示例性方面操作图2的RFFE系统的过程的流程图；
图3B是用于从主控方级角度根据本公开的示例性方面操作图2的RFFE系统的过程的流程图；
图4是根据本公开的示例性方面填充的多个触发表的解说；
图5是用于四总线主控方RFFE系统的示例性均等优先级技术的解说；
图6是用于三总线主控方RFFE系统的示例性非均等优先级技术的解说；
图7是用于双总线主控方RFFE系统的若干示例性分数优先级技术的解说；
图8是突出计数器递增在数据传输期间挂起的总线切换技术的信号-时间示图；以及
图9解说了诸如可由图2的主控方使用的示例性比较器的简化框图。
详细描述
现在参照附图，描述了本公开的若干示例性方面。措辞“示例性”在本文中用于表示“用作示例、实例、或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。
本详细描述中所公开的各方面包括总线所有权切换技术。具体而言，通过在与总线相关联的每个主控方中提供mod-N(模N)计数器来处置总线所有权切换。单个时钟源被用来使每个mod-N计数器同步地递增。每个主控方还包括具有与mod-N计数器的N相对应的N个条目的触发表。主控主机根据主控方的相应优先级填充每个触发表中的条目。每个主控方中的比较器被用来将触发表中的条目与mod-N计数器进行比较。如果所填充的条目与mod-N计数器之间存在匹配，则启用由主控方进行的传输。如果不存在匹配，则阻止该主控方的传输。通过在没有协商的情况下实现切换，与切换相关联的等待时间被减少为约两个时钟循环，从而允许设备满足各种蜂窝协议的严格定时要求。
就此而言，图1是移动终端10(诸如智能电话、移动计算设备、平板设备等)的系统级框图。虽然尤其构想了移动终端能够从本公开的各示例性方面受益，但是应领会，本公开并不限于此，并且在具有多个主控方的总线并且需要具有最少等待时间的高效总线所有权切换技术的任何系统中可以是有用的。出于解说的目的，假定移动终端10内的射频前端控制接口(RFFE)总线12实现根据本公开的示例性总线所有权转移技术。
继续参照图1，移动终端10包括应用处理器14(有时被称为主机)，该应用处理器14通过通用闪存(UFS)总线18与大容量存储元件16通信。应用处理器14可以进一步通过显示器串行接口(DSI)总线22连接到显示器20并且通过相机串行接口(CSI)总线26连接到相机24。各种音频元件(诸如麦克风28、扬声器30、以及音频编解码器32)可以通过串行低功率芯片间多媒体总线(SLIMbus)34耦合到应用处理器14。另外，这些音频元件可以通过SOUNDWIRETM总线36彼此通信。调制解调器38也可被耦合到SLIMbus 34。调制解调器38可以进一步通过外围组件互连(PCI)或快速PCI(PCIe)总线40和/或系统功率管理接口(SPMI)总线42连接到应用处理器14。
继续参照图1，SPMI总线42还可被耦合到无线局域网(LAN)集成电路44、功率管理集成电路(PMIC)46、伴随集成电路(有时称为桥接芯片)48、以及射频集成电路(RFIC)50。应领会，分开的PCI总线52和54也可以将应用处理器14耦合到伴随集成电路48和无线LAN集成电路44。应用处理器14还可以进一步通过传感器总线58连接到传感器56。调制解调器38和RFIC 50可以使用总线60来通信。
继续参照图1，并且对于本公开特别感兴趣的是，RFIC 50可以通过RFFE总线12耦合到一个或多个RFFE元件(诸如天线调谐器62、开关64、以及功率放大器66)。另外，RFIC 50可以通过总线70耦合到包络跟踪电源(ETPS)68，并且ETPS 68可以与功率放大器66通信。共同地，该一个或多个RFFE元件(包括RFIC 50)可是被认为是RFFE系统72。
在本公开的示例性方面，多个主控方可以与RFFE总线12相关联。在传统RFFE协议下，多个主控方通过基于争用的协议来转移RFFE总线12的所有权，这在RFFE总线12上的通信中引入了可变且不可接受的等待时间。
本公开的各示例性方面通过消除基于争用的切换并且替换为基于优先级的技术来减少来自多个主控方之间的总线所有权转移的等待时间。参照图2、3A和3B说明对多个主控方和过程的示例性改变。
就此而言，图2解说了图1的RFFE系统72的更详细视图。在本公开的示例性方面，第一主控方74、第二主控方76和第三主控方78与RFFE总线12相关联。如RFFE协议中所提出的，RFFE总线12是双导线总线，一根导线携带时钟信号并且一根导线携带数据信号。虽然在RFFE系统72中仅示出了三个主控方，但是应领会，可以存在更多或更少个主控方。时钟源80向第一主控方74、第二主控方76和第三主控方78中的每一者提供同步时钟信号82。时钟信号82也可以用作RFFE总线12上的时钟信号。多个从动方84(0)-84(M)同样与RFFE总线12相关联。时钟源80可以进一步提供可以为设备供电的VIO信号(未解说)。同样，时钟源80可以提供启用设备的使能(EN)信号。
继续参照图2，第一主控方74包括总线主控主机86。此外，第一主控方74包括mod-N计数器88、其中具有N个条目(有时被称为使能值)的触发表90、比较器92、以及发射机94(有时被称为RFFE IP块)。发射机94通过总线接口96耦合到RFFE总线12。总线主控主机86确定针对主控方74、76和78的总线访问的相对优先级，并允许根据本公开的各示例性方面的分数优先级技术。具体而言，总线主控主机86填充触发表90内的条目。比较器92将触发表90中的条目与来自mod-N计数器88的输出进行比较。如果所填充的条目与mod-N计数器88之间存在匹配，则比较器92启用由发射机94进行的传输。
继续参照图2，mod-N计数器88基于时钟信号82递增。具体而言，时钟信号82到达第一主控方74并且被传递给门98，门98可以是AND(与)门。门98还被耦合到总线状态监视器100。当总线状态监视器100在RFFE总线12上检测到活动时，向门98提供0。如果没有在RFFE总线12上检测到活动，则向门98提供1。。以此方式，门98仅在RFFE总线12上不存在数据时才选择性地使mod-N计数器88递增。否则，mod-N计数器88的递增被挂起，直到RFFE总线12上没有数据的时间为止。
继续参照图2，第二主控方76也包括mod-N计数器88A、其中具有N个条目的触发表90A、比较器92A、发射机94A、总线接口96A、门98A、以及总线状态监视器100A。这些元件基本上类似于第一主控方74内的相当地命名的元件，但代替直接填充触发表90，触发表90A由远程总线主控主机86填充。类似地，第三主控方78也包括mod-N计数器88B、其中具有N个条目的触发表90B、比较器92B、发射机94B、总线接口96B、门98B、以及总线状态监视器100B。这些元件基本上类似于第一主控方74内的相当地命名的元件，但代替直接填充触发表90，触发表90B由远程总线主控主机86填充。
对照图1和2的硬件图，参照图3A和3B提供了与本公开相关联的示例性过程。就此而言，图3A解说了从系统级角度考虑方法体系的过程150。由此，过程150开始于确定用于由多个主控方(例如，主控方74、76和78)共享的总线(例如，RFFE总线12)的优先级技术(框152)。如以下参照图4-8更好地解说的，优先级技术可以是相等优先级技术——其中每个主控方在总线上均等地共享时间，或者是不相等优先级技术——其中主控方在总线上根据某个预定义比率共享时间(例如，针对四个主控方为60/20/10/10、针对四个主控方为30/30/30/10、针对三个主控方为70/20/10、针对两个主控方为60/40、针对两个主控方为70/30等)。此外，主控方对总线的控制的交织序列和程度是作为优先级技术的一部分来确定的。再次，参照以下讨论的图4-8更好地解说示例性优先级技术。在示例性方面，总线主控主机86确定优先级技术。替换地，控制系统(诸如图1的应用处理器14)可以确定优先级技术并且向总线主控主机86提供这种优先级技术。
继续参照图3A，总线主控主机86随后用与这种优先级技术相对应的条目来填充多个主控方中的每一者中的触发表(例如，触发表90、90A和90B)(框154)。RFFE系统72维持RFFE总线12上的主控时钟(框156)。每个主控方通过使用相应的总线状态监视器(例如，总线状态监视器100、100A和100B)来确定RFFE总线12上是否存在数据(框158)。如果RFFE总线12上存在数据，则过程150返回到维持RFFE总线12上的主控时钟并且监视RFFE总线12存在或不存在数据。
继续参照图3A，如果RFFE总线12上没有数据，则每个AND门(例如，门98、98A和98B)允许时钟信号到达每个mod-N计数器(例如，mod-N计数器88、88A和88B)并且时钟信号82使每个主控方处的mod-N计数器递增(框160)。在每个主控方处，相应的比较器将mod-N计数器的输出与相应的触发表中的条目进行比较(框164)，并且如果存在匹配，则输出传输使能信号。由此，RFFE系统72有效地确定在哪个主控方处输出匹配条目(框164)，并且在匹配的主控方处启用传输(框166)。
应领会，通过在使mod-N计数器递增之前评估RFFE总线12上有没有数据，过程150在有数据存在的情况下有效地挂起或阻止使mod-N计数器递增。由此，在多个主控方尝试控制RFFE总线12时，RFFE总线12上将不会发生冲突。
还注意到，本公开的示例性方面允许对优先级技术的动态改变。由此，例如，总线主控主机86可以按需或在诸如系统重置之类的事件之后发送关于填充相应的触发表的修订指令。
图3B解说了类似于图3A的过程150的过程200，但是从主控方级角度考虑的。就此而言，过程200在主控方接收用以填充触发表90的指令时开始(框202)。这些指令可以来自于远程总线主控主机86或者来自于本地主线主控主机86。基于这些指令，主控方填充触发表90(框204)。主控方接收主控时钟信号82(框206)并且使用总线状态监视器100来确定RFFE总线12上是否存在数据(框208)。如果RFFE总线12上存在数据，则过程200返回到框206接收主控时钟信号82。然而，如果RFFE总线12上不存在数据，则总线状态监视器100输出1，并且AND门98向mod-N计数器88输出时钟信号82以使得mod-N计数器88可以递增(框210)。
继续参照图3B，主控方使用比较器92将mod-N计数器88的输出与触发表90中的条目进行比较(框212)，并且确定mod-N计数器88的输出是否与触发表90中的条目相匹配(框214)。如果对框214的回答为否，则过程200返回到框206(即，接收主控时钟信号82)。然而，如果对框214的回答为是，则mod-N计数器88的输出与触发表90中的条目相匹配，随后比较器92启用由该主控方在RFFE总线12上进行的传输(框216)。一旦该传输结束(框218)，过程200就返回到该主控方接收主控时钟信号82(框206)。
再次注意，虽然未解说，但是主控方可以诸如在系统重置或其他事件之后接收用以更新触发表90中的条目的指令。这些指令可以按与原始表填充指令相同的格式来自于总线主控主机86。
如以上所提及的，使用触发表90与比较器92和mod-N计数器88允许主控方之间高效、低等待时间的切换，因为在主控方之间没有争用并且无需在每次主控方执行切换时都交换消息。这种减少的等待时间可以允许本公开的系统满足各种无线协议的更严格的定时要求。
就此而言，图4解说了与两个主控方系统72’相关联并且具有75/25优先级比率的触发表90和90A。两个主控方系统72’假定N为四(4)，并且由此触发表90和90A中的每一者中的条目250的数目也为四。因为N为四，所以mod-N计数器88可以输出00、01、10或11。当指令来自总线主控主机86时，根据优先级技术填充这些条目(出于解说的目的表示为X)。由此，为了保持75/25优先级比率，第一触发表90针对00、10和11的条目(即，75％的条目)被填充，并且第二触发表90A仅具有在01处填充的一个条目。注意到，哪些条目被指派给哪个主控方也是可被操纵以实现期望结果的参数。也就是说，为第一主控方填充00的选择意味着第一主控方将具有使用RFFE总线12的第一次机会。
图5解说了四总线主控方系统72”，其中通过优先级技术为每个主控方分配对RFFE总线12的均等访问。由此，为了简化起见，N再次为四，并且随着mod-N计数器88递增，每个主控方74、76、78和252依次访问RFFE总线12。向主控方74、76、78和252提供对RFFE总线12的访问的顺序可被改变以向一个主控方提供更早的访问，但是在这一循环上，每个主控方具有使用RFFE总线12的均等机会。
图6解说了三总线主控方系统72”’，其中N为16，并且优先级比率为50/12.5/37.5。也就是说，第一主控方74可被分配0000、0011、0100、0110、1001、1011、1110和1111(由点表示)，第二主控方76可被分配0001和1010(由\表示)，而第三主控方78可被分配0010、0101、0111、1000、1100和1101(由/表示)。随着mod-N计数器88、88A和88B递增，对RFFE总线12的控制权在不同主控方74、76和78之间传递，而无需基于争用的消息接发等。注意到，主控方具有的使用RFFE总线12的机会可以是顺序的(例如，1100和1101或1110或1111)或者非顺序的(例如，0001和1010)。
图7解说了双总线主控方系统72””，其中优先级技术随着数个不同参数而变化。顶部的线是主控时钟信号82，且第二条线示出mod-N计数器的有效计数(假设N是十六并且以十进制符号来表示，而不是二进制)。第三条线254假定每个主控方具有均等优先级且交替访问。第四条线256假定每个主控方具有均等优先级，其中每次主控方具有控制权时都向该主控方指派较长时段(即，mod-N计数器的两个计数)。第四条线256的优先级技术允许主控方具有相对较小的等待时段来使用RFFE总线12，同时还允许主控方有两次计数器递增来完成对RFFE总线12的使用。第五条线258假定每个主控方具有均等优先级，但是针对顺序计数器递增来控制RFFE总线12。这种优先级技术为RFFE总线12的切换给出了更长的等待时间。第六条线260具有81.25/18.75比率，其中每个主控方具有顺序计数器递增。第七条线262具有12.5/87.5比率以及顺序计数器递增。
如应当领会的，N的值、主控方的数目、对RFFE总线12具有顺序或非顺序访问的能力、以及具有不同比率的能力在操纵优先级技术时给出了很大灵活性以满足设计者的特定需求。如以上所提及的，总线主控主机86可以进一步在情形改变以及不同主控方需要对RFFE总线12的更多访问的事件中按需或按期望动态地改变优先级技术。
图8解说了在活跃传输开始时(例如，在第二主控方76在270处发起事务时)计数器递增如何被暂停(一般地在272处解说)，直到该事务结束(一般地在274处解说)。允许正在进行的事务在替换主控方可以具有总线所有权之前完成。一旦检测到空闲时段(一般地在276处解说)，就恢复计数器递增，并且随后允许下一主控方发起事务(一般地在278处解说)。在下一事务期间，计数器递增再次被暂停(一般地在280处解说)。由于计数器递增在活跃事务期间被挂起，因此总线所有权机会自动转到按优先级顺序等待的下一总线主控方。
图9解说了示例性比较器92’和mod-4计数器88’。应领会，虽然解说了AND和OR(或)门的特定组合，但是也可以使用其他硬件布置。然而，通过将门的数目保持相对最小，总线切换之间的延迟约为两个时钟循环，从而确保相对低的等待时间。
本领域技术人员将进一步领会，结合本文所公开的各方面描述的各种解说性逻辑块、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其他处理设备执行的指令、或这两者的组合。作为示例，本文描述的主控设备和从动设备可用在任何电路、硬件组件、集成电路(IC)、或IC芯片中。本文中所公开的存储器可以是任何类型和大小的存储器，且可配置成存储所需的任何类型的信息。为清楚地解说这种可互换性，各种解说性组件、框、模块、电路和步骤在上文已经以其功能性的形式一般性地作了描述。此类功能性如何被实现取决于具体应用、设计选择、和/或加诸于整体系统上的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文中所公开的各方面描述的各种解说性逻辑块、模块、以及电路可用设计成执行本文中描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。处理器可以是微处理器，但在替换方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合(例如DSP与微处理器的组合、多个微处理器、与DSP核协作的一个或多个微处理器、或任何其他此类配置)。
本文所公开的各方面可被体现为硬件和存储在硬件中的指令，并且可驻留在例如随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其它形式的计算机可读介质中。示例性存储介质被耦合到处理器，以使得处理器能从/向该存储介质读取信息和写入信息。替换地，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在远程站中。在替换方案中，处理器和存储介质可作为分立组件驻留在远程站、基站或服务器中。
还注意到，本文任何示例性方面中描述的操作步骤是为了提供示例和讨论而被描述的。所描述的操作可按除了所解说的顺序之外的众多不同顺序来执行。此外，在单个操作步骤中描述的操作实际上可在数个不同步骤中执行。另外，示例性方面中讨论的一个或多个操作步骤可被组合。将理解，如对本领域技术人员将显而易见地，在流程图中解说的操作步骤可进行众多不同的修改。本领域技术人员还将理解，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面说明始终可能被述及的数据、指令、命令、信息、信号、比特、码元和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖特征一致的最广义的范围。

Claims (27)

1.一种用于控制由多个主控方共享的总线的方法，所述方法包括：
使多个主控设备中的第一主控方处的mod-N计数器递增，所述递增基于时钟信号；
将所述mod-N计数器的输出与触发表进行比较；以及
在所述mod-N计数器的输出与所述触发表中的条目相匹配的情况下，启用由所述第一主控方在相关联的总线上进行的传输。
2.如权利要求1所述的方法，其特征在于，启用在所述相关联的总线上进行的传输包括启用在相关联的射频前端控制接口(RFFE)总线上进行的传输。
3.如权利要求1所述的方法，其特征在于，进一步包括接收用以填充所述触发表的指令。
4.如权利要求3所述的方法，其特征在于，接收所述用以填充所述触发表的指令包括从总线主控主机接收所述指令。
5.如权利要求3所述的方法，其特征在于，接收所述用以填充所述触发表的指令包括接收填充与所述mod-N计数器的可能输出相对应的所选值的指令。
6.如权利要求5所述的方法，其特征在于，所述所选值是连贯的。
7.如权利要求5所述的方法，其特征在于，所述所选值均匀地散布在所有可能值中。
8.如权利要求5所述的方法，其特征在于，所述所选值非均匀地散布在所有可能值中。
9.如权利要求1所述的方法，其特征在于，进一步包括在第一系统重置之后且在第二系统重置之前调节所述触发表中的条目。
10.如权利要求1所述的方法，其特征在于，进一步包括接收所有所述多个主控设备共用的主控时钟信号，并且其中基于所述时钟信号的递增包括基于所述主控时钟信号进行递增。
11.如权利要求1所述的方法，其特征在于，进一步包括在所述mod-N计数器的输出未能与所述触发表中的条目相匹配的情况下排除使用所述相关联的总线。
12.如权利要求1所述的方法，其特征在于，进一步包括在所述相关联的总线上存在数据的情况下挂起递增所述mod_N计数器。
13.一种用于控制由多个主控方共享的总线的方法，所述方法包括：
确定用于由多个主控方共享总线的优先级技术；
使用与所述优先级技术相对应的条目来填充所述多个主控方中的每一者中的触发表；
维持所述总线上的主控时钟信号；
在所述多个主控方中的每个主控方处，基于所述主控时钟信号使mod-N计数器递增；
在所述多个主控方中的每个主控方处，将所述mod-N计数器的输出与所述触发表中相应的一者中的条目进行比较；以及
基于相应的mod-N计数器的输出是否与所述触发表中相应的一者中的条目相匹配来启用由所述多个主控方中的不同主控方在所述总线上进行的传输。
14.如权利要求13所述的方法，其特征在于，进一步包括在所述总线上存在数据的情况下挂起递增所述mod-N计数器。
15.如权利要求13所述的方法，其特征在于，确定所述优先级技术包括确定访问比率。
16.如权利要求15所述的方法，其特征在于，进一步包括基于所述访问比率来指派与所述触发表内的值相对应的条目。
17.一种主控设备，包括：
总线接口，其被配置成从总线接收时钟信号；
mod-N计数器，其被配置成基于所述时钟信号而递增；
触发表，其被配置成存储使能值；
比较器，其耦合到所述mod-N计数器和所述触发表，所述比较器被配置成将所述mod-N计数器的输出与所述触发表中的所述使能值进行比较并基于此输出传送使能信号；以及
发射机，其被配置成在所述传送使能信号存在时在所述总线上传送数据。
18.如权利要求17所述的主控设备，其特征在于，所述触发表被配置成由远程主控主机填充。
19.如权利要求17所述的主控设备，其特征在于，所述触发表被配置成允许从远程主控主机动态地改变条目。
20.如权利要求17所述的主控设备，其特征在于，所述触发表包括寄存器。
21.如权利要求17所述的主控设备，其特征在于，所述总线接口包括射频前端接口控制接口(RFFE)。
22.如权利要求17所述的主控设备，其特征在于，所述mod-N计数器被配置成在所述总线上存在数据时挂起递增。
23.如权利要求22所述的主控设备，其特征在于，进一步包括时钟门和总线状态监视器，所述时钟门和总线状态监视器被通信地耦合到所述mod-N计数器并被配置成向所述mod-N计数器指示所述总线上存在数据。
24.如权利要求17所述的主控设备，其特征在于，所述比较器包括多个与门以及或门。
25.如权利要求17所述的主控设备，其特征在于，所述发射机被配置成在完成来自不同主控设备的先前数据传输后的两个时钟循环内传送。
26.如权利要求17所述的主控设备，其特征在于，所述触发表的非顺序条目被填充。
27.一种系统，包括：
总线；
时钟源；
主控主机，其包括控制系统和总线接口，所述总线接口被耦合到所述总线；以及
多个主控方，所述多个主控方中的每一者包括：
所述总线接口，其被配置成从所述时钟源接收时钟信号；
mod-N计数器，其被配置成基于所述时钟信号而递增；
触发表，其被配置成基于来自所述主控主机的输入来存储使能值；
比较器，其耦合到所述mod-N计数器和所述触发表，所述比较器被配置成将所述mod-N计数器的输出与所述触发表中的所述使能值进行比较并基于此输出传送使能信号；以及
发射机，其被配置成在所述传送使能信号存在时在所述总线上传送数据。
CN201680078653.9A 2016-01-13 2016-12-15 总线所有权切换技术 Pending CN108475246A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/994,226 2016-01-13
US14/994,226 US20170199839A1 (en) 2016-01-13 2016-01-13 Bus ownership hand-off techniques
PCT/US2016/066852 WO2017123376A1 (en) 2016-01-13 2016-12-15 Bus ownership hand-off techniques

Publications (1)

Publication Number Publication Date
CN108475246A true CN108475246A (zh) 2018-08-31

Family

ID=57750633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680078653.9A Pending CN108475246A (zh) 2016-01-13 2016-12-15 总线所有权切换技术

Country Status (7)

Country Link
US (1) US20170199839A1 (zh)
EP (1) EP3403186A1 (zh)
JP (1) JP2019507415A (zh)
KR (1) KR20180103890A (zh)
CN (1) CN108475246A (zh)
BR (1) BR112018014083A2 (zh)
WO (1) WO2017123376A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111565444A (zh) * 2020-05-26 2020-08-21 展讯通信（上海）有限公司 一种通信装置
CN113711191A (zh) * 2019-05-16 2021-11-26 欧姆龙株式会社 信息处理装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10482056B2 (en) 2017-11-21 2019-11-19 Qualcomm Incorporated Transfer of master duties to a slave on a communication bus
US20190347239A1 (en) * 2018-05-11 2019-11-14 Qualcomm Incorporated Generalized configurable trigger
US11354266B2 (en) * 2020-08-19 2022-06-07 Qualcomm Incorporated Hang correction in a power management interface bus
US11327922B2 (en) * 2020-08-19 2022-05-10 Qualcomm Incorporated Bus ownership for a system power management interface (SPMI) bus

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4229792A (en) * 1979-04-09 1980-10-21 Honeywell Inc. Bus allocation synchronization system
US4556939A (en) * 1983-04-29 1985-12-03 Honeywell Inc. Apparatus for providing conflict-free highway access
EP0587211A2 (en) * 1992-08-10 1994-03-16 Koninklijke Philips Electronics N.V. A radio communication system and a radio base station for use in such a system.
CN1355635A (zh) * 2000-07-29 2002-06-26 Lg电子株式会社 使用总线的预仲裁装置及其方法
CN1383074A (zh) * 2002-04-17 2002-12-04 威盛电子股份有限公司 总线控制权仲裁方法与仲裁器
CN1667597A (zh) * 2004-03-12 2005-09-14 松下电器产业株式会社 资源管理装置
CN101739372A (zh) * 2008-11-05 2010-06-16 联发科技股份有限公司 共享资源的仲裁方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017841A (en) * 1973-11-23 1977-04-12 Honeywell Inc. Bus allocation control apparatus
AU4454993A (en) * 1992-08-10 1994-02-17 Lucent Technologies Inc. A radio communication system and a radio base station for use in such a system
US8700830B2 (en) * 2007-11-20 2014-04-15 Spansion Llc Memory buffering system that improves read/write performance and provides low latency for mobile systems

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4229792A (en) * 1979-04-09 1980-10-21 Honeywell Inc. Bus allocation synchronization system
US4556939A (en) * 1983-04-29 1985-12-03 Honeywell Inc. Apparatus for providing conflict-free highway access
EP0587211A2 (en) * 1992-08-10 1994-03-16 Koninklijke Philips Electronics N.V. A radio communication system and a radio base station for use in such a system.
CN1355635A (zh) * 2000-07-29 2002-06-26 Lg电子株式会社 使用总线的预仲裁装置及其方法
CN1383074A (zh) * 2002-04-17 2002-12-04 威盛电子股份有限公司 总线控制权仲裁方法与仲裁器
CN1667597A (zh) * 2004-03-12 2005-09-14 松下电器产业株式会社 资源管理装置
CN101739372A (zh) * 2008-11-05 2010-06-16 联发科技股份有限公司 共享资源的仲裁方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113711191A (zh) * 2019-05-16 2021-11-26 欧姆龙株式会社 信息处理装置
CN111565444A (zh) * 2020-05-26 2020-08-21 展讯通信（上海）有限公司 一种通信装置

Also Published As

Publication number Publication date
EP3403186A1 (en) 2018-11-21
BR112018014083A2 (pt) 2018-12-11
KR20180103890A (ko) 2018-09-19
JP2019507415A (ja) 2019-03-14
WO2017123376A1 (en) 2017-07-20
US20170199839A1 (en) 2017-07-13

Similar Documents

Publication Publication Date Title
CN108475246A (zh) 总线所有权切换技术
EP3591854B1 (en) Data transmission method, and sending end device
KR102445344B1 (ko) 시리얼 버스를 위한 수신 클록 캘리브레이션
CN110011748B (zh) 一种超宽带定位系统中时钟同步的方法、装置及系统
CN108476158A (zh) 多个通信总线上的基于优先级的数据通信
CN105247933B (zh) 一种定时调整方法及装置
CN111095230B (zh) 共享无线电仲裁
JP2015537277A (ja) サービス処理方法及び装置
CN101480072B (zh) 控制方法、控制设备、通信设备、计算机程序、计算机程序分发介质和数据处理方法
TWI286419B (en) Apparatus for controlling a digital signal processor for radio isolation and associated methods
JP6227174B2 (ja) 共有バスシステム内で非同期マスタデバイス基準クロックを使用して組合せバスクロック信号を生成すること、ならびに関連する方法、デバイス、およびコンピュータ可読媒体
CN108429597A (zh) 电子设备、时间同步方法及模块
CN106534571A (zh) 一种事件通知方法及终端
TW201924465A (zh) 無線通訊方法和設備
JP4701345B2 (ja) ベースバンド・プロセッサと無線周波数サブシステムにコマンドを送信する方法とベースバンド・プロセッサを内蔵する無線電気通信装置
US20020083241A1 (en) Digital bus system
CN110351845A (zh) 一种频域资源的分配方法、网络侧设备及终端
CN210075268U (zh) 一种网关设备和通信系统
CN103873565B (zh) 数据同步方法及设备
CN109803433A (zh) 无线通信控制方法、装置、电子设备及存储介质
CN108011765B (zh) 通信设备及其优化方法
CN110012535A (zh) 跟踪区更新周期确定方法、用户设备和网络侧设备
US6968471B2 (en) System for arbitrating clock synchronization among networked devices
CN112422219B (zh) 以太网接口和相关系统、方法和设备
CN209842606U (zh) 一种支持与多个从设备快速通讯的spi主设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180831