CN115694550A

CN115694550A - 一种基于射频芯片实现蓝牙跳频的方法、装置及电子设备

Info

Publication number: CN115694550A
Application number: CN202310006264.7A
Authority: CN
Inventors: 请求不公布姓名
Original assignee: Chengdu Aich Technology Co Ltd
Current assignee: Chengdu Aich Technology Co Ltd
Priority date: 2023-01-04
Filing date: 2023-01-04
Publication date: 2023-02-03
Anticipated expiration: 2043-01-04
Also published as: CN115694550B

Abstract

本申请公开一种基于射频芯片实现蓝牙跳频的方法、装置及电子设备，涉及无线通信蓝牙技术领域。应用于包括交换存储器和蓝牙的射频芯片中，其中，所述蓝牙包括内嵌串行外设接口控制器，所述方法包括：将指定信道个数对应的预设频率字写入所述交换存储器中的指定位置；在接收到跳频指令的情况下，在所述指定位置中获取所述跳频指令对应的目标频率字；在发送信号或接收信号使能之前，通过所述串行外设接口控制器通过将所述目标频率字配置给所述射频芯片完成射频芯片的频率锁定，以完成所述指定信道个数对应的频率间的蓝牙跳频，可以实现基于通用射频芯片验证蓝牙基本功能，大大节约了验证时间，并且降低了验证成本。

Description

一种基于射频芯片实现蓝牙跳频的方法、装置及电子设备

技术领域

本申请涉及无线通信蓝牙技术领域，尤其涉及一种基于射频芯片实现蓝牙跳频的方法、装置及电子设备。

背景技术

随着科技以及生活现代化程度的提高，对于通信技术的需求也逐渐增强，以低成本、低功耗和近距离为特点的蓝牙技术备受市场青睐。因此，越来越多的半导体公司开始布局蓝牙芯片的开发，芯片数字部分前期验证如果使用定制的蓝牙射频（RF）或者是自研的RF，会大大增加成本也会延迟验证的时间。

因此，亟需一种降低成本减少验证时间的实现蓝牙跳频的方法。

发明内容

本申请的目的在于提供一种基于射频芯片实现蓝牙跳频的方法、装置及电子设备，以解决现有芯片数字部分前期验证如果使用定制的蓝牙射频（RF）或者是自研的RF，会大大增加成本也会延迟验证的时间的问题。

第一方面，本申请提供一种基于射频芯片实现蓝牙跳频的方法，应用于包括交换存储器和蓝牙的射频芯片中，其中，所述蓝牙包括内嵌串行外设接口控制器，所述方法包括：

将指定信道个数对应的预设频率字写入所述交换存储器中的指定位置；

在接收到跳频指令的情况下，在所述指定位置中获取所述跳频指令对应的目标频率字；

在发送信号或接收信号使能之前，通过所述串行外设接口控制器通过将所述目标频率字配置给所述射频芯片完成射频芯片的频率锁定，以完成所述指定信道个数对应的频率间的蓝牙跳频。

采用上述技术方案的情况下，本申请实施例提供的基于射频芯片实现蓝牙跳频的方法，应用于包括交换存储器和蓝牙的射频芯片中，其中，所述蓝牙包括内嵌串行外设接口控制器，所述方法包括：将指定信道个数对应的预设频率字写入所述交换存储器中的指定位置；在接收到跳频指令的情况下，在所述指定位置中获取所述跳频指令对应的目标频率字；在发送信号或接收信号使能之前，通过所述串行外设接口控制器通过将所述目标频率字配置给所述射频芯片完成射频芯片的频率锁定，以完成所述指定信道个数对应的频率间的蓝牙跳频，可以实现基于通用射频芯片验证蓝牙基本功能，大大节约了验证时间，并且降低了验证成本。

在一种可能的实现方式中，在将指定信道个数对应的预设频率字写入所述交换存储器中的指定位置之前，所述方法还包括：

控制所述射频芯片处于频分双工模式；

控制所述射频芯片的数据接口处于参数可读写设置模式。

在一种可能的实现方式中，所述射频芯片还包括分频寄存器，在所述将指定信道个数对应的预设频率字写入所述交换存储器中的指定位置之后，所述方法还包括：

将所述预设频率字组成的频率表的存储地址写入所述分频寄存器中。

在一种可能的实现方式中，所述交换存储器包括跳频状态单元；所述在接收到跳频指令的情况下，在所述指定位置中获取所述跳频指令对应的目标频率字，包括：

在接收到跳频指令的情况，且所述蓝牙处于待机模式的情况下，控制所述跳频状态单元处于空闲状态；

控制所述跳频状态单元确定所述跳频指令对应的信道指数；

控制所述跳频状态单元转换为频率获取状态以确定所述跳频指令对应的频率字地址；

控制所述交换存储器读取所述频率字地址对应的所述目标频率字。

在一种可能的实现方式中，所述在发送信号或接收信号使能之前，通过所述串行外设接口控制器通过将所述目标频率字配置给所述射频芯片完成射频芯片的频率锁定，以完成所述指定信道个数对应的频率间的蓝牙跳频，包括：

在所述发送信号或所述接收信号使能之前，控制所述跳频状态单元进入初始接收频率配置状态进行接收频率配置；

在所述初始接收频率配置状态下，控制所述串行外设接口控制器写地址状态，将预设格式地址写入所述射频芯片中；

控制所述串行外设接口控制器写数据状态，将所述频率字写入所述预设格式地址中，并控制所述串行外设接口控制器处于串行外设接口闲置状态；

在所述串行外设接口控制器进入所述串行外设接口闲置状态后，基于所述目标频率字分别控制所述跳频状态单元进入多个预设接收频率配置状态，对所述分频寄存器进行配置，完成对所述接收信号的频率锁定；其中，多个所述预设接收频率配置状态对应不同的待配置的寄存器单元；

在所述串行外设接口控制器进入所述串行外设接口闲置状态后，基于所述目标频率字分别控制所述跳频状态单元进入多个预设发送频率配置状态，对所述分频寄存器进行配置，完成对所述发送信号的频率锁定；其中，多个所述预设发送频率配置状态对应不同的待配置的寄存器单元；

在所述串行外设接口控制器进入所述串行外设接口闲置状态并且所述分频寄存器中的多个所述寄存器单元均配置完成后，控制所述跳频状态单元进入初始等待状态，完成一次跳频状态的切换，控制所述蓝牙在下一个信道上进行收发包，以完成所述指定信道个数对应的频率间的蓝牙跳频。

本申请实施例提供的基于射频芯片实现蓝牙跳频的方法，应用于包括交换存储器和蓝牙的射频芯片中，其中，所述蓝牙包括内嵌串行外设接口控制器，所述射频芯片还包括分频寄存器，所述交换存储器包括跳频状态单元，通过控制所述射频芯片处于频分双工模式，控制所述射频芯片的数据接口处于参数可读写设置模式，将指定信道个数对应的预设频率字写入所述交换存储器中的指定位置，将所述预设频率字组成的频率表的存储地址写入所述分频寄存器中，在接收到跳频指令的情况，且所述蓝牙处于待机模式的情况下，控制所述跳频状态单元处于空闲状态，控制所述跳频状态单元确定所述跳频指令对应的信道指数，控制所述跳频状态单元转换为频率获取状态以确定所述跳频指令对应的频率字地址，控制所述交换存储器读取所述频率字地址对应的所述目标频率字，在发送信号或接收信号使能之前，通过所述串行外设接口控制器通过将所述目标频率字配置给所述射频芯片完成射频芯片的频率锁定，以完成所述指定信道个数对应的频率间的蓝牙跳频，可以实现基于通用射频芯片验证蓝牙基本功能，大大节约了验证时间，并且降低了验证成本。

第二方面，本申请还提供一种基于射频芯片实现蓝牙跳频的装置，包括交换存储器和蓝牙的射频芯片，其中，所述蓝牙包括内嵌串行外设接口控制器；

所述射频芯片，用于将指定信道个数对应的预设频率字写入所述交换存储器中的指定位置；

所述射频芯片，用于在接收到跳频指令的情况下，在所述指定位置中获取所述跳频指令对应的目标频率字；

所述射频芯片，用于在发送信号或接收信号使能之前，通过所述串行外设接口控制器通过将所述目标频率字配置给所述射频芯片完成射频芯片的频率锁定，以完成所述指定信道个数对应的频率间的蓝牙跳频。

在一种可能的实现方式中，所述射频芯片，还用于：控制所述射频芯片处于频分双工模式，控制所述射频芯片的数据接口处于参数可读写设置模式。

在一种可能的实现方式中，所述射频芯片还包括分频寄存器；

所述射频芯片，还用于：将所述预设频率字组成的频率表的存储地址写入所述分频寄存器中。

在一种可能的实现方式中，所述交换存储器包括跳频状态单元；

所述射频芯片，用于在接收到跳频指令的情况，且所述蓝牙处于待机模式的情况下，控制所述跳频状态单元处于空闲状态；

所述射频芯片，用于控制所述跳频状态单元确定所述跳频指令对应的信道指数；

所述射频芯片，用于控制所述跳频状态单元转换为频率获取状态以确定所述跳频指令对应的频率字地址；

所述射频芯片，用于控制所述交换存储器读取所述频率字地址对应的所述目标频率字。

第二方面提供的基于射频芯片实现蓝牙跳频的装置的有益效果与第一方面或第一方面任一可能的实现方式描述的基于射频芯片实现蓝牙跳频的方法的有益效果相同，此处不做赘述。

第三方面，本申请还提供一种电子设备，包括：一个或多个处理器；和其上存储有指令的一个或多个机器可读介质，当由所述一个或多个处理器执行时，使得所述装置执行第一方面任一可能的实现方式描述的基于射频芯片实现蓝牙跳频的方法。

第三方面提供的电子设备的有益效果与第一方面或第一方面任一可能的实现方式描述的基于射频芯片实现蓝牙跳频的方法的有益效果相同，此处不做赘述。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了本申请实施例提供的一种基于射频芯片实现蓝牙跳频的方法的流程示意图；

图2示出了本申请实施例提供的另一种基于射频芯片实现蓝牙跳频的方法的流程示意图；

图3示出了本申请实施例提供的一种射频芯片的指令字的具体格式示意图；

图4为本申请实施例提供的一种电子设备的硬件结构示意图；

图5为本申请实施例提供的芯片的结构示意图。

附图标记：

300-电子设备；310-处理器；320-通信接口；330-存储器；340-通信线路；400-芯片；440-总线系统。

具体实施方式

为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

需要说明的是，本申请中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项（个）”或其类似表达，是指的这些项中的任意组合，包括单项（个）或复数项（个）的任意组合。例如，a，b或c中的至少一项（个），可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。

目前，AD9361芯片一般都会使用在固定的频率，如果要切换频率，一般也是需要间隔很长时间。蓝牙每一个信道（channel）的带宽为2兆赫兹（MHz），业务要求在2.300GHz至2.480GHz频率范围内40个不同的信道之间做快速的切换。由于切换速度要求高，频率跨度不确定等问题，基于AD9631芯片实现蓝牙调频就比较困难，对调频机制的设计提出了严格的要求，基于此，本申请实施例提供一种基于射频芯片实现蓝牙跳频的方法，具体如下：

图1示出了本申请实施例提供的一种基于射频芯片实现蓝牙跳频的方法的流程示意图，应用于包括交换存储器和蓝牙的射频芯片中，其中，所述蓝牙包括内嵌串行外设接口控制器，如图1所示，所述方法包括：

步骤101：将指定信道个数对应的预设频率字写入所述交换存储器中的指定位置。

在本申请中，射频芯片可以是AD9361芯片，本申请实施例对此不作具体限定，可以根据实际应用场景做调整。

蓝牙在进行初始化时，可以将预设频率字，例如40×32比特（bit）的频率字写入交换存储器（EM）中的指定位置处。

步骤102：在接收到跳频指令的情况下，在所述指定位置中获取所述跳频指令对应的目标频率字。

在本申请中，可以在接收到跳频指令的情况，且所述蓝牙处于待机模式的情况下，控制所述跳频状态单元处于空闲状态；控制所述跳频状态单元确定所述跳频指令对应的信道指数；控制所述跳频状态单元转换为频率获取状态以确定所述跳频指令对应的频率字地址；控制所述交换存储器读取所述频率字地址对应的所述目标频率字。

步骤103：在发送信号或接收信号使能之前，通过所述串行外设接口控制器通过将所述目标频率字配置给所述射频芯片完成射频芯片的频率锁定，以完成所述指定信道个数对应的频率间的蓝牙跳频。

在本申请中，可以在所述发送信号或所述接收信号使能之前，控制所述跳频状态单元进入初始接收频率配置状态进行接收频率配置；在所述初始接收频率配置状态下，控制所述串行外设接口控制器写地址状态，将预设格式地址写入所述射频芯片中；控制所述串行外设接口控制器写数据状态，将所述频率字写入所述预设格式地址中，并控制所述串行外设接口控制器处于串行外设接口闲置状态；在所述串行外设接口控制器进入所述串行外设接口闲置状态后，基于所述目标频率字分别控制所述跳频状态单元进入多个预设接收频率配置状态，对所述分频寄存器进行配置，完成对所述接收信号的频率锁定；其中，多个所述预设接收频率配置状态对应不同的待配置的寄存器单元；在所述串行外设接口控制器进入所述串行外设接口闲置状态后，基于所述目标频率字分别控制所述跳频状态单元进入多个预设发送频率配置状态，对所述分频寄存器进行配置，完成对所述发送信号的频率锁定；其中，多个所述预设发送频率配置状态对应不同的待配置的寄存器单元；在所述串行外设接口控制器进入所述串行外设接口闲置状态并且所述分频寄存器中的多个所述寄存器单元均配置完成后，控制所述跳频状态单元进入初始等待状态，完成一次跳频状态的切换，控制所述蓝牙在下一个信道上进行收发包，以完成所述指定信道个数对应的频率间的蓝牙跳频。

综上所述，本申请实施例提供的基于射频芯片实现蓝牙跳频的方法，应用于包括交换存储器和蓝牙的射频芯片中，其中，所述蓝牙包括内嵌串行外设接口控制器，所述方法包括：将指定信道个数对应的预设频率字写入所述交换存储器中的指定位置；在接收到跳频指令的情况下，在所述指定位置中获取所述跳频指令对应的目标频率字；在发送信号或接收信号使能之前，通过所述串行外设接口控制器通过将所述目标频率字配置给所述射频芯片完成射频芯片的频率锁定，以完成所述指定信道个数对应的频率间的蓝牙跳频，可以实现基于通用射频芯片验证蓝牙基本功能，大大节约了验证时间，并且降低了验证成本。

图2示出了本申请实施例提供的另一种基于射频芯片实现蓝牙跳频的方法的流程示意图，应用于包括交换存储器和蓝牙的射频芯片中，其中，所述蓝牙包括内嵌串行外设接口控制器，所述射频芯片还包括分频寄存器，所述交换存储器包括跳频状态单元，如图2所示，所述方法包括：

步骤201：控制所述射频芯片处于频分双工模式。

其中，射频芯片支持时分双工（Time Division Duplexing，TDD）模式和频分双工（Frequency Division Duplexing，FDD）模式，在本申请中，控制射频芯片处于频分双工模式，频分双工模式操作简单，在频分双工模式下可以完成信号的发送和接收，不需要进入跳出FDD状态进入提醒（ALERT）状态，且FDD模式切换频率高于TDD模式，由于蓝牙的传送（TX）频率和接收（RX）频率都是在2.4GHz，因此射频芯片的TX/RX会受到干扰，因此可以选择使用使能（ENABLE）管脚和TXNRX管脚（ pin）来控制TX/RX的使能。

步骤202：控制所述射频芯片的数据接口处于参数可读写设置模式。

射频芯片的数据接口可以选择参数可读写设置（CMOS）模式，由于蓝牙出来的同相正交（IQ）数据速率只有12兆（M），而CMOS模式对应的数据周期（DATA-CLK）速率的上线是61.44兆赫兹（MHz），由于蓝牙输入的接收数据字节（fe_rx_data）为14 bits，输出的fe_tx_data为6 bits，因此选择双端口全双工（Dual Port Full Duplex）模式。

射频芯片通过串行外设接口控制器（SPI）来对交换寄存器进行相关配置，射频芯片使用4线SPI，4线SPI分别为SPI_ENB，SPI_CLK，SPI_DI和SPI_DO。其中SPI_ENB是低电平有效，在SPI_CLK第一个上升沿到来之前就要拉低，然后在SPI_CLK最后一个下降沿之后又要被拉高。SPI_CLK最高的频率为是50MHz。SPI_DI是由BBP驱动的，向AD9361送数据的。SPI_DO是AD9361输出到BBP的数据线。数据都是在SPI_CLK的上升沿送出去，在SPI_CLK的下降沿，AD9361和BBP来采集数据。

射频芯片只能作为一个副线（slave）来操作，射频芯片的指令字总共是16bits。整个SPI操作分为两个阶段，第一个阶段是控制字传输阶段，告诉射频芯片是读操作还是写操作，并告知地址。如果是写，第二阶段传输8bits写数据，如果是读SPI_DO读出8bits数据。图3示出了本申请实施例提供的一种射频芯片的指令字的具体格式示意图，如图3所示，W/Rb-Bit 15是读写标志位，如果是1表示写操作，0表示读操作。NB2，NB1，NB0三个bits表示要传输多少个字节，因为没有多字节传输配置的需要，因此就把NB2，NB1，NB0强制给0就可以，即第二阶段只传输一个字节。D11，D12没有被使用。D9: D0这10 bits表示要访问的地址，所有的访问都默认地址是有效的。如果是写的时候，地址无效则射频芯片不做任何操作。如果是读擦操作时候地址无效，则读出来的都是0。

步骤203：将指定信道个数对应的预设频率字写入所述交换存储器中的指定位置。

在本申请中，蓝牙在进行初始化时，可以将预设频率字，例如40×32比特（bit）的频率字写入交换存储器（EM）中的指定位置处。

步骤204：将所述预设频率字组成的频率表的存储地址写入所述分频寄存器中。

在本申请中，可以将频率表的存储地址（freqtable_base_addr）写入到分频寄存器中，以供硬件在对应的位置来取频率字。

步骤205：在接收到跳频指令的情况，且所述蓝牙处于待机模式的情况下，控制所述跳频状态单元处于空闲状态。

在本申请中，蓝牙处于待机模式（standby状态）的时候，跳频状态单元处于空闲（IDLE）状态。

步骤206：控制所述跳频状态单元确定所述跳频指令对应的信道指数。

在本申请中，可以控制跳频状态单元确定对应的信道指数（channel_index）。

步骤207：控制所述跳频状态单元转换为频率获取状态以确定所述跳频指令对应的频率字地址。

在本申请中，跳频状态单元进入到频率获取（EM_READ_FREQTABLE）状态。

步骤208：控制所述交换存储器读取所述频率字地址对应的所述目标频率字。

在本申请中，交换存储器（EM）可以计算具体的频率字地址（address =freqtable_base_addr + channel_index * 4），然后通过交换存储器的存储器接口将目标频率字从交换存储器中取出。

步骤209：在发送信号或接收信号使能之前，通过所述串行外设接口控制器通过将所述目标频率字配置给所述射频芯片完成射频芯片的频率锁定，以完成所述指定信道个数对应的频率间的蓝牙跳频。

在本申请中，上述步骤209的具体实现过程可以包括以下子步骤：

子步骤A1：在所述发送信号或所述接收信号使能之前，控制所述跳频状态单元进入初始接收频率配置状态进行接收频率配置。

在本申请中，在发送信号或接收信号使能之前，可以控制跳频状态单元进入初始接收频率配置（CONFIG_FREQ_0）状态开始配置接收频率。

子步骤A2：在所述初始接收频率配置状态下，控制所述串行外设接口控制器写地址状态，将预设格式地址写入所述射频芯片中。

在本申请中，串行外设接口控制器（SPI）在初始接收频率配置状态下，会触发SPI状态进入到写地址（WRITE_ADDRESS）状态，在此状态会写0x233地址到射频芯片。

具体的，当spi_req被拉高，则spi控制器进入WRITE_ADDRESS状态，此状态下SPI会向射频芯片写入2 byte的数据，高位先传，最高位是读写标志位。

子步骤A3：控制所述串行外设接口控制器写数据状态，将所述频率字写入所述预设格式地址中，并控制所述串行外设接口控制器处于串行外设接口闲置状态。

在本申请中，将预设格式地址写入射频芯片后，SPI进入到写数据（WRITE_DATA）状态，此时SPI可以将频率字写入0x233地址，写完地址和数据之后SPI进入串行外设接口闲置（IDLE）状态。

具体的，如果最高位为1，则表示写操作，那么SPI控制器就会进入到WRITE_DATA状态，此状态下会向射频芯片写入一个字节的数据。如果最高bit位为0，则表示写状态，那么SPI控制器会从WRITE_DATA状态进入到READ_DATA状态，此状态下，SPI控制器会把从射频芯片读出的数据记录下来，然后存入的EM 中。

子步骤A4：在所述串行外设接口控制器进入所述串行外设接口闲置状态后，基于所述目标频率字分别控制所述跳频状态单元进入多个预设接收频率配置状态，对所述分频寄存器进行配置，完成对所述接收信号的频率锁定；其中，多个所述预设接收频率配置状态对应不同的待配置的寄存器单元。

可选的，多个预设接收频率配置状态可以包括三个预设接收频率配置状态，可以分别为：CONFIG_FREQ_1状态、CONFIG_FREQ_2状态和CONFIG_FREQ_3状态。

具体的，跳频状态单元检测到SPI进入IDLE状态之后进入到CONFIG_FREQ_1状态，此状态同CONFIG_FREQ_0状态，但是配置的寄存器不同，此状态配置的0x234寄存器；跳频状态单元检测到SPI进入IDLE状态之后进入到CONFIG_FREQ_2状态，此状态同CONFIG_FREQ_0状态，但是配置的寄存器不同，此状态配置的0x235寄存器；跳频状态单元检测到SPI进入IDLE状态之后进入到CONFIG_FREQ_3状态，此状态同CONFIG_FREQ_0状态，但是配置的寄存器不同，此状态配置的0x232寄存器。

其中，分频寄存器在Rx时配置0x233、0x234、 0x235、 0x232和 0x231寄存器。

子步骤A5：在所述串行外设接口控制器进入所述串行外设接口闲置状态后，基于所述目标频率字分别控制所述跳频状态单元进入多个预设发送频率配置状态，对所述分频寄存器进行配置，完成对所述发送信号的频率锁定；其中，多个所述预设发送频率配置状态对应不同的待配置的寄存器单元。

可选的，多个预设发送频率配置状态可以包括五个预设发送频率配置状态，可以分别为：CONFIG_FREQ4状态、CONFIG_FREQ_5状态、CONFIG_FREQ_6状态、CONFIG_FREQ_7状态和CONFIG_FREQ_8状态。

具体的，跳频状态单元检测到SPI进入IDLE状态之后进入到CONFIG_FREQ_4状态，此状态同CONFIG_FREQ_0状态，但是配置的寄存器不同，此状态配置的0x273寄存器。跳频状态单元检测到SPI进入IDLE状态之后进入到CONFIG_FREQ_5状态，此状态同CONFIG_FREQ_0状态，但是配置的寄存器不同，此状态配置的0x274寄存器。跳频状态单元检测到SPI进入IDLE状态之后进入到CONFIG_FREQ_6状态，此状态同CONFIG_FREQ_0状态，但是配置的寄存器不同，此状态配置的0x275寄存器。跳频状态单元检测到SPI进入IDLE状态之后进入到CONFIG_FREQ_7状态，此状态同CONFIG_FREQ_0状态，但是配置的寄存器不同，此状态配置的0x272寄存器。跳频状态单元检测到SPI进入IDLE状态之后进入到CONFIG_FREQ_8状态，此状态同CONFIG_FREQ_0状态，但是配置的寄存器不同，此状态配置的0x005寄存器。使能RX/TX的频率校准。

其中，分频寄存器在Tx时配置0x273、0x274、 0x275、 0x272和 0x271寄存器。

在配置完上述寄存器之后一定要配置0x005为0x11，因为本征频率的范围为2.4GHz-2.48GHz，在本申请中，可以先配置小数部分再配置整数部分，分频计算公式如下所示：

；

其中F_REF是输入给RFPLL的参考时钟（此处为80MHz），F_RFPLL表示想要输出的本征频率，N_Integer表示填入寄存器的分频整数部分，N_Fractional表示填入寄存器的小数部分。

根据射频芯片分频的特点，设计了EM存储频率字的结构，跳频的过程也需要软硬件协同参与，软件负责在初始化的时候将跳频表的信息填入EM的指定地址中，硬件根据蓝牙业务的要求，在合适的时间点到指定地址读取跳频表的信息，将跳频信息通过SPI接口配置给射频芯片。

子步骤A6：在所述串行外设接口控制器进入所述串行外设接口闲置状态并且所述分频寄存器中的多个所述寄存器单元均配置完成后，控制所述跳频状态单元进入初始等待状态，完成一次跳频状态的切换，控制所述蓝牙在下一个信道上进行收发包，以完成所述指定信道个数对应的频率间的蓝牙跳频。

具体的，跳频状态单元检测到SPI进入IDLE同时freq_reg_cnt == 9的时候，就会跳入到初始等待（WAIT_FOR_START）状态，此时一次跳频状态切换完成，蓝牙设备会在新的channel上进行收发包。

综上所述，本申请实施例提供的基于射频芯片实现蓝牙跳频的方法，应用于包括交换存储器和蓝牙的射频芯片中，其中，所述蓝牙包括内嵌串行外设接口控制器，所述射频芯片还包括分频寄存器，所述交换存储器包括跳频状态单元，通过控制所述射频芯片处于频分双工模式，控制所述射频芯片的数据接口处于参数可读写设置模式，将指定信道个数对应的预设频率字写入所述交换存储器中的指定位置，将所述预设频率字组成的频率表的存储地址写入所述分频寄存器中，在接收到跳频指令的情况，且所述蓝牙处于待机模式的情况下，控制所述跳频状态单元处于空闲状态，控制所述跳频状态单元确定所述跳频指令对应的信道指数，控制所述跳频状态单元转换为频率获取状态以确定所述跳频指令对应的频率字地址，控制所述交换存储器读取所述频率字地址对应的所述目标频率字，在发送信号或接收信号使能之前，通过所述串行外设接口控制器通过将所述目标频率字配置给所述射频芯片完成射频芯片的频率锁定，以完成所述指定信道个数对应的频率间的蓝牙跳频，可以实现基于通用射频芯片验证蓝牙基本功能，大大节约了验证时间，并且降低了验证成本。

本申请实施例还提供的一种基于射频芯片实现蓝牙跳频的装置的结构，基于射频芯片实现蓝牙跳频的装置，包括交换存储器和蓝牙的射频芯片，其中，所述蓝牙包括内嵌串行外设接口控制器；

可选的，所述射频芯片，还用于：控制所述射频芯片处于频分双工模式，控制所述射频芯片的数据接口处于参数可读写设置模式。

可选的，所述射频芯片还包括分频寄存器；

可选的，所述交换存储器包括跳频状态单元；

本申请提供的一种基于射频芯片实现蓝牙跳频的装置，可以实现如图1-2任一所示的基于射频芯片实现蓝牙跳频的方法，为避免重复，这里不再赘述。

本申请实施例中的电子设备可以是装置，也可以是终端中的部件、集成电路、或芯片。该装置可以是移动电子设备，也可以为非移动电子设备。示例性的，移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机（ultra-mobile personal computer，UMPC）、上网本或者个人数字助理（personaldigital assistant，PDA）等，非移动电子设备可以为服务器、网络附属存储器（NetworkATTached Storage，NAS）、个人计算机（personal computer，PC）、电视机（television，TV）、柜员机或者自助机等，本申请实施例不作具体限定。

本申请实施例中的电子设备可以为具有操作系统的装置。该操作系统可以为安卓（Android）操作系统，可以为ios操作系统，还可以为其他可能的操作系统，本申请实施例不作具体限定。

图4示出了本申请实施例提供的一种电子设备的硬件结构示意图。如图4所示，该电子设备300包括处理器310。

如图4所示，上述处理器310可以是一个通用中央处理器（central processingunit，CPU），微处理器，专用集成电路（application-specific integrated circuit，ASIC），或一个或多个用于控制本申请方案程序执行的集成电路。

如图4所示，上述电子设备300还可以包括通信线路340。通信线路340可包括一通路，在上述组件之间传送信息。

可选的，如图4所示，上述电子设备还可以包括通信接口320。通信接口320可以为一个或多个。通信接口320可使用任何收发器一类的装置，用于与其他设备或通信网络通信。

可选的，如图4所示，该电子设备还可以包括存储器330。存储器330用于存储执行本申请方案的计算机执行指令，并由处理器来控制执行。处理器用于执行存储器中存储的计算机执行指令，从而实现本申请实施例提供的方法。

如图4所示，存储器330可以是只读存储器（read-only memory，ROM）或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器（random access memory，RAM）或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器（electrically erasable programmable read-only memory，EEPROM）、只读光盘（compactdisc read-only memory，CD-ROM）或其他光盘存储、光碟存储（包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等）、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器330可以是独立存在，通过通信线路340与处理器310相连接。存储器330也可以和处理器310集成在一起。

可选的，本申请实施例中的计算机执行指令也可以称之为应用程序代码，本申请实施例对此不作具体限定。

在具体实现中，作为一种实施例，如图4所示，处理器310可以包括一个或多个CPU，如图4中的CPU0和CPU1。

在具体实现中，作为一种实施例，如图4所示，终端设备可以包括多个处理器，如图4中的处理器。这些处理器中的每一个可以是一个单核处理器，也可以是一个多核处理器。

图5是本申请实施例提供的芯片的结构示意图。如图5所示，该芯片400包括一个或两个以上（包括两个）处理器310。

可选的，如图5所示，该芯片还包括通信接口320和存储器330，存储器330可以包括只读存储器和随机存取存储器，并向处理器提供操作指令和数据。存储器的一部分还可以包括非易失性随机存取存储器（non-volatile random access memory，NVRAM）。

在一些实施方式中，如图5所示，存储器330存储了如下的元素，执行模块或者数据结构，或者他们的子集，或者他们的扩展集。

在本申请实施例中，如图5所示，通过调用存储器存储的操作指令（该操作指令可存储在操作系统中），执行相应的操作。

如图5所示，处理器310控制终端设备中任一个的处理操作，处理器310还可以称为中央处理单元（central processing unit，CPU）。

如图5所示，存储器330可以包括只读存储器和随机存取存储器，并向处理器提供指令和数据。存储器330的一部分还可以包括NVRAM。例如应用中存储器、通信接口以及存储器通过总线系统耦合在一起，其中总线系统除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见，在图5中将各种总线都标为总线系统440。

如图5所示，上述本申请实施例揭示的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器（digital signal processing，DSP）、ASIC、现场可编程门阵列（field-programmable gate array，FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。

一方面，提供一种计算机可读存储介质，计算机可读存储介质中存储有指令，当指令被运行时，实现上述实施例中由终端设备执行的功能。

一方面，提供一种芯片，该芯片应用于终端设备中，芯片包括至少一个处理器和通信接口，通信接口和至少一个处理器耦合，处理器用于运行指令，以实现上述实施例中由基于射频芯片实现蓝牙跳频的方法执行的功能。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机程序或指令。在计算机上加载和执行所述计算机程序或指令时，全部或部分地执行本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、终端、用户设备或者其它可编程装置。所述计算机程序或指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序或指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是集成一个或多个可用介质的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，例如，软盘、硬盘、磁带；也可以是光介质，例如，数字视频光盘（digital video disc，DVD）；还可以是半导体介质，例如，固态硬盘（solid state drive，SSD）。

尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”（comprising）一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

尽管结合具体特征及其实施例对本申请进行了描述，显而易见的，在不脱离本申请的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本申请的示例性说明，且视为已覆盖本申请范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包括这些改动和变型在内。

Claims

1.一种基于射频芯片实现蓝牙跳频的方法，其特征在于，应用于包括交换存储器和蓝牙的射频芯片中，其中，所述蓝牙包括内嵌串行外设接口控制器，所述方法包括：

2.根据权利要求1所述的基于射频芯片实现蓝牙跳频的方法，其特征在于，在将指定信道个数对应的预设频率字写入所述交换存储器中的指定位置之前，所述方法还包括：

控制所述射频芯片处于频分双工模式；

控制所述射频芯片的数据接口处于参数可读写设置模式。

3.根据权利要求1所述的基于射频芯片实现蓝牙跳频的方法，其特征在于，所述射频芯片还包括分频寄存器，在所述将指定信道个数对应的预设频率字写入所述交换存储器中的指定位置之后，所述方法还包括：

4.根据权利要求3所述的基于射频芯片实现蓝牙跳频的方法，其特征在于，所述交换存储器包括跳频状态单元；所述在接收到跳频指令的情况下，在所述指定位置中获取所述跳频指令对应的目标频率字，包括：

控制所述跳频状态单元确定所述跳频指令对应的信道指数；

5.根据权利要求3所述的基于射频芯片实现蓝牙跳频的方法，其特征在于，所述在发送信号或接收信号使能之前，通过所述串行外设接口控制器通过将所述目标频率字配置给所述射频芯片完成射频芯片的频率锁定，以完成所述指定信道个数对应的频率间的蓝牙跳频，包括：

6.一种基于射频芯片实现蓝牙跳频的装置，其特征在于，包括交换存储器和蓝牙的射频芯片，其中，所述蓝牙包括内嵌串行外设接口控制器；

7.根据权利要求6所述的基于射频芯片实现蓝牙跳频的装置，其特征在于，所述射频芯片，还用于：控制所述射频芯片处于频分双工模式，控制所述射频芯片的数据接口处于参数可读写设置模式。

8.根据权利要求6所述的基于射频芯片实现蓝牙跳频的装置，其特征在于，所述射频芯片还包括分频寄存器；

9.根据权利要求8所述的基于射频芯片实现蓝牙跳频的装置，其特征在于，所述交换存储器包括跳频状态单元；

10.一种电子设备，其特征在于，包括：一个或多个处理器；和其上存储有指令的一个或多个机器可读介质，当由所述一个或多个处理器执行时，使得执行权利要求1至5任一所述的基于射频芯片实现蓝牙跳频的方法。