JPWO2008152793A1 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JPWO2008152793A1 JPWO2008152793A1 JP2008556594A JP2008556594A JPWO2008152793A1 JP WO2008152793 A1 JPWO2008152793 A1 JP WO2008152793A1 JP 2008556594 A JP2008556594 A JP 2008556594A JP 2008556594 A JP2008556594 A JP 2008556594A JP WO2008152793 A1 JPWO2008152793 A1 JP WO2008152793A1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- driver transistor
- transistor
- organic
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 81
- 238000002955 isolation Methods 0.000 claims description 3
- 238000005401 electroluminescence Methods 0.000 description 93
- 239000011159 matrix material Substances 0.000 description 20
- 239000010409 thin film Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 17
- 238000001514 detection method Methods 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 6
- 108091006146 Channels Proteins 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
画素回路（１０）のそれぞれを構成するトランジスタはＮチャンネル型トランジスタであり、画素回路（１０）のそれぞれは、電流発光素子（Ｄ１）に電流を流す電流経路に挿入されたイネーブルスイッチ（Ｑ４）と、保持コンデンサ（Ｃ１）の端子のうち書込みスイッチ（Ｑ２）が接続された端子の反対側の端子の電圧変動を抑制する補助コンデンサ（Ｃ２）とを備え、ドライバトランジスタ（Ｑ１）のソースと低電圧側電源線（２５）との間に電流発光素子（Ｄ１）が接続されるとともに、ドライバトランジスタ（Ｑ１）のドレインと高電圧側電源線（２４）との間にイネーブルスイッチ（Ｑ４）を接続し、ドライバトランジスタ（Ｑ１）のドレインと所定の電源線（２６）との間に補助コンデンサ（Ｃ２）を接続した画像表示装置である。
Description
この発明は、電流発光素子を用いたアクティブマトリクス型の画像表示装置に関する。
自ら発光する有機エレクトロルミネッセンス（ＥＬ）素子を多数配列した有機ＥＬ表示装置は、バックライトが不要で視野角にも制限がないため、次世代の画像表示装置として期待されている。
有機ＥＬ素子は、流す電流量によって輝度を制御する電流発光素子である。有機ＥＬ素子を駆動する方式としては、単純マトリクス方式とアクティブマトリクス方式とがある。前者は画素回路が単純であるものの大型かつ高精細のディスプレイの実現が困難である。このため、近年は、電流発光素子を駆動するドライバトランジスタを有機ＥＬ素子毎に備えた画素回路を配列したアクティブマトリクス型の有機ＥＬ表示装置の開発が盛んに行われている。
ドライバトランジスタおよびその周辺回路は、一般に薄膜トランジスタを用いて形成される。また、薄膜トランジスタにはポリシリコンを用いたものとアモルファスシリコンを用いたものとがある。アモルファスシリコン薄膜トランジスタは移動度が小さくしきい値電圧の経時変化が大きいという弱点があるものの、移動度の均一性がよく、大型化が容易かつ安価であるために大型の有機ＥＬ表示装置に適している。また、アモルファスシリコン薄膜トランジスタの弱点であるしきい値電圧の経時変化を画素回路の工夫により克服する方法についても検討されている。例えば特許文献１には、薄膜トランジスタのしきい値電圧が変化した場合であっても、発光素子に流す電流量はしきい値電圧の影響を受けず、安定した画像表示が可能な画素回路を備えた有機ＥＬ表示装置が開示されている。
また、特許文献２には、さらに進んだ補償機能として、有機ＥＬ素子の劣化を補償し、ディスプレイのさらなる長寿命化を実現するための補償回路が開示されている。
しかしながら、特許文献１に記載の画素回路は、Ｐチャンネル型トランジスタを用いて構成されている。一方、大型の画像表示装置用のアモルファスシリコン薄膜トランジスタとしては、Ｎチャンネル型トランジスタのみが実用化されていることから、Ｎチャンネル型トランジスタのみを用いた画像回路を構成することが必要である。さらに、有機ＥＬの製造の容易性から、ドライバトランジスタのソースに有機ＥＬ素子のアノードを接続し、各画像回路の有機ＥＬ素子のカソードを共通電極に接続できる回路構成が望ましい。さらには、有機ＥＬの発光時に流れる電流と電源線の電気抵抗による電圧降下から発生する発光輝度の不均一を抑制するために、ソース接地動作の画素補償回路が求められている。
さらに特許文献２に記載の、有機ＥＬの劣化を補償する回路についても、Ｐチャンネル型トランジスタを用いたソース接地の回路構成であり、Ｎ型チャンネルトランジスタしか選択肢のないアモルファスシリコントランジスタを用いて実現することは不可能である。
特表２００２−５１４３２０号公報
特開２００６−３０９１０４号公報
本発明の画像表示装置は、電流発光素子と、電流発光素子に電流を流すドライバトランジスタと、ドライバトランジスタの流す電流量を決める電圧を保持する保持コンデンサと、画像信号に応じた電圧を保持コンデンサに書込む書込みスイッチとを有する画素回路を複数配列している。各画素回路を構成するトランジスタは、Ｎチャンネル型トランジスタである。各画素回路は、電流発光素子に電流を流す電流経路に挿入されたイネーブルスイッチと、保持コンデンサの端子のうち書込みスイッチが接続された端子の反対側の端子の電圧変動を抑制する補助コンデンサとを備えている。ドライバトランジスタのソースと低電圧側電源線との間に電流発光素子が接続される。ドライバトランジスタのドレインと高電圧側電源線との間にイネーブルスイッチを接続する。ドライバトランジスタのドレインと所定の電源線との間に補助コンデンサを接続する。この構成により、ドライバトランジスタのソースに電流発光素子を接続するとともに電流発光素子の特性劣化を補償する画素回路をＮチャンネル型トランジスタのみを用いて構成した画像表示装置を提供することができる。
好ましくは各画素回路は、ドライバトランジスタのソースと保持コンデンサの一方の端子との間に接続された分離スイッチと、ドライバトランジスタのゲートとドライバトランジスタのドレインとの間に接続されたゲート・ドレイン接続スイッチを備える。
１０ 画素回路
１１ 走査線駆動回路
１２ データ線駆動回路
１４ 電源線駆動回路
２０ データ線
２４ 高電圧側電源線
２５ 低電圧側電源線
２６ 参照電圧線
４１ 走査線
４２ リセット線
４３ イネーブル線
４４ マージ線
Ｄ１ 有機ＥＬ素子
Ｃ１ 保持コンデンサ
Ｃ２ 補助コンデンサ
Ｑ１ ドライバトランジスタ
Ｑ２，Ｑ３，Ｑ４，Ｑ５ トランジスタ
ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５ スイッチ
１１ 走査線駆動回路
１２ データ線駆動回路
１４ 電源線駆動回路
２０ データ線
２４ 高電圧側電源線
２５ 低電圧側電源線
２６ 参照電圧線
４１ 走査線
４２ リセット線
４３ イネーブル線
４４ マージ線
Ｄ１ 有機ＥＬ素子
Ｃ１ 保持コンデンサ
Ｃ２ 補助コンデンサ
Ｑ１ ドライバトランジスタ
Ｑ２，Ｑ３，Ｑ４，Ｑ５ トランジスタ
ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５ スイッチ
以下、本発明の実施の形態におけるアクティブマトリクス型の画像表示装置について、図面を用いて説明する。なおここでは画像表示装置として、薄膜トランジスタを用いて有機ＥＬ素子を発光させるアクティブマトリクス型の有機ＥＬ表示装置について説明するが、本発明は、流す電流量によって輝度を制御する発光素子を用いたアクティブマトリクス型の画像表示装置全般に適用可能である。
（実施の形態）
図１は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。
図１は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。
本実施の形態における有機ＥＬ表示装置は、マトリクス状に配列された複数の画素回路１０と、走査線駆動回路１１と、データ線駆動回路１２と、電源線駆動回路１４とを備えている。走査線駆動回路１１は、画素回路１０に走査信号Ｓｃｎ、リセット信号Ｒｓｔ、イネーブル信号Ｅｎｂｌ、マージ信号Ｍｒｇを供給する。データ線駆動回路１２は、画素回路１０に画像信号に対応したデータ信号Ｄａｔａを供給する。電源線駆動回路１４は、画素回路１０に電力を供給する。本実施の形態においては、画素回路１０がｎ行ｍ列のマトリクス状に配列されているものとして説明する。
走査線駆動回路１１は、図１において行方向に配列された画素回路１０に共通に接続された走査線４１に、それぞれ独立に走査信号Ｓｃｎを供給する。走査線駆動回路１１は、同じく行方向に配列された画素回路１０に共通に接続されたリセット線４２に、それぞれ独立にリセット信号Ｒｓｔを供給する。走査線駆動回路１１は、同じく行方向に配列された画素回路１０に共通に接続されたイネーブル線４３に、それぞれ独立にイネーブル信号Ｅｎｂｌを供給する。走査線駆動回路１１は、同じく行方向に配列された画素回路１０に共通に接続されたマージ線４４に、それぞれ独立にマージ信号Ｍｒｇを供給する。またデータ線駆動回路１２は、図１において列方向に配列された画素回路１０に共通に接続されたデータ線２０にそれぞれ独立にデータ信号Ｄａｔａを供給する。本実施の形態においては、走査線４１、リセット線４２、イネーブル線４３、マージ線４４の数はそれぞれｎ本、データ線２０の数はｍ本である。
電源線駆動回路１４は、すべての画素回路１０に共通に接続された高電圧側電源線２４と低電圧側電源線２５に電力を供給する。また、所定の電源線としてすべての画素回路１０に共通に接続された参照電圧線２６に参照電圧を供給する。
図２は、本発明の実施の形態における画素回路１０の回路図である。
本実施の形態における各画素回路１０は、電流発光素子である有機ＥＬ素子Ｄ１と、ドライバトランジスタＱ１と、保持コンデンサＣ１と、トランジスタＱ２と、トランジスタＱ３と、トランジスタＱ４と、トランジスタＱ５とを備えている。ドライバトランジスタＱ１は、有機ＥＬ素子Ｄ１に電流を流すことで有機ＥＬ素子Ｄ１を発光させる。保持コンデンサＣ１は、ドライバトランジスタＱ１の流す電流量を決める電圧を保持する。トランジスタＱ２は、画像信号に応じた電圧を保持コンデンサＣ１に書込むための書込みスイッチである。トランジスタＱ３は、ドライバトランジスタＱ１のゲートとドレインとの間に接続されたゲート・ドレイン接続スイッチである。トランジスタＱ４は、有機ＥＬ素子Ｄ１に電流を流す電流経路に挿入されたイネーブルスイッチである。トランジスタＱ５は、保持コンデンサＣ１に電圧を書込むときに保持コンデンサＣ１とドライバトランジスタＱ１のソースとを切り離すための分離スイッチである。また、画素回路１０は、保持コンデンサＣ１の端子のうちトランジスタＱ２が接続された端子の反対側の端子の電圧変動を抑制する補助コンデンサＣ２をさらに備えている。この補助コンデンサＣ２は、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈにデータ電圧Ｖｄａｔａを重畳するために用いられる。ここで、画素回路１０を構成するドライバトランジスタＱ１、トランジスタＱ２〜Ｑ５はすべてＮチャンネル薄膜トランジスタである。
有機ＥＬ素子Ｄ１は、ドライバトランジスタＱ１のソースと低電圧側電源線２５との間に接続される。ドライバトランジスタＱ１のドレインと高電圧側電源線２４との間にイネーブルスイッチであるトランジスタＱ４が接続される。ドライバトランジスタＱ１のドレインと所定の電源線としての参照電圧線２６との間に補助コンデンサＣ２が接続される。すなわち、トランジスタＱ４のドレインは高電圧側電源線２４に接続され、トランジスタＱ４のソースはドライバトランジスタＱ１のドレインに接続されている。ドライバトランジスタＱ１のソースは有機ＥＬ素子Ｄ１のアノードに接続されている。有機ＥＬ素子Ｄ１のカソードは低電圧側電源線２５に接続されている。ここで高電圧側電源線２４に供給されている電圧は、例えば２０Ｖであり、低電圧側電源線２５に供給されている電圧は、例えば０Ｖである。なお、参照電圧は電圧が変動することなく一定であることが重要であり、電圧の値そのものは任意に設定することができる。従って、例えば高電圧側電源線２４または低電圧側電源線２５を参照電圧線２６として用いてもよい。
ドライバトランジスタＱ１のゲートには保持コンデンサＣ１の一方の端子が接続される。また保持コンデンサＣ１のもう一方の端子は、トランジスタＱ５を介してドライバトランジスタＱ１のソースに接続されるとともに、トランジスタＱ２を介してデータ線２０に接続されている。ドライバトランジスタＱ１のゲートとドレインとの間にはトランジスタＱ３が接続されている。ドライバトランジスタＱ１のドレインと参照電圧線２６との間に補助コンデンサＣ２が接続されている。トランジスタＱ２のゲートは走査線４１に接続され、トランジスタＱ３のゲートはリセット線４２に接続され、トランジスタＱ４のゲートはイネーブル線４３に接続され、トランジスタＱ５のゲートはマージ線４４に接続されている。
次に、本実施の形態における画素回路１０の動作について説明する。図３は、本発明の実施の形態における画素回路１０の動作を示すタイミングチャートである。本実施の形態においては、各画素回路１０は１フィールド期間内に、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出する動作、画像信号に対応したデータ信号Ｄａｔａを保持コンデンサＣ１に書込む動作、保持コンデンサＣ１に書込まれた電圧にもとづき有機ＥＬ素子Ｄ１を発光させる動作を行う。便宜上、しきい値電圧Ｖｔｈを検出する期間をしきい値検出期間Ｔ１、データ信号Ｄａｔａを書込む期間を書込み期間Ｔ２、有機ＥＬ素子Ｄ１を発光させる期間を発光期間Ｔ３として、以下に動作の詳細を説明する。なお、しきい値検出期間Ｔ１、書込み期間Ｔ２、発光期間Ｔ３は画素回路１０のそれぞれに対して定義されるものであり、すべての画素回路１０に対して上記３つの期間の位相を一致させる必要はない。本実施の形態においては、行方向に配列された画素回路１０に対しては上記３つの期間の位相を一致させ、列方向に配列された画素回路１０に対してはそれぞれの書込み期間Ｔ２が重ならないように上記３つの期間の位相をずらして駆動している。このように位相をずらして駆動することにより発光期間Ｔ３の時間を長く設定できるので、画像表示輝度を向上する上で望ましい。
（しきい値検出期間Ｔ１）
図４は、本発明の実施の形態における画像表示装置のしきい値検出期間Ｔ１における動作を説明するための図である。なお図４には、説明のために、図２のトランジスタＱ２〜Ｑ５をそれぞれスイッチＳＷ２〜ＳＷ５で置き換えている。
図４は、本発明の実施の形態における画像表示装置のしきい値検出期間Ｔ１における動作を説明するための図である。なお図４には、説明のために、図２のトランジスタＱ２〜Ｑ５をそれぞれスイッチＳＷ２〜ＳＷ５で置き換えている。
しきい値検出期間Ｔ１の最初の時刻ｔ１１では、リセット信号ＲｓｔをハイレベルにしてスイッチＳＷ３をオン状態とし、ドライバトランジスタＱ１のゲートを高電圧側電源線２４に接続する。するとドライバトランジスタＱ１はオン状態となり、電流が流れて保持コンデンサＣ１の両電極端にドライバトランジスタＱ１のしきい値電圧よりも十分大きい電圧が発生する。
その直後の時刻ｔ１２において、イネーブル信号ＥｎｂｌをローレベルにしてスイッチＳＷ４をオフ状態とする。しかしドライバトランジスタＱ１はオン状態のままであるので、保持コンデンサＣ１の電荷を放電するとともに補助コンデンサＣ２を充電または放電する。これによりドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓが減少し始める。そして、ドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓとしきい値電圧Ｖｔｈとが等しくなった時点でドライバトランジスタＱ１がオフ状態となる。従って、保持コンデンサＣ１の電圧ＶＣ１は、
となる。このようにして保持コンデンサＣ１には電圧Ｖｔｈが保持される。このとき有機ＥＬ素子Ｄ１に電流は流れていないので、ドライバトランジスタＱ１のソース電圧Ｖｓは有機ＥＬ素子Ｄ１のオフ電圧ＶＥｏｆｆに等しい。
なお、時刻ｔ１１から時刻ｔ１２の間では画像信号と関係なく有機ＥＬ素子Ｄ１が発光するため、この時間間隔はできるかぎり短く設定することが望ましく、本実施の形態においては１μｓ以下に設定している。
（書込み期間Ｔ２）
図５は、本発明の実施の形態における画像表示装置の書込み期間Ｔ２における動作を説明するための図である。
図５は、本発明の実施の形態における画像表示装置の書込み期間Ｔ２における動作を説明するための図である。
書込み期間Ｔ２の時刻ｔ２１において、マージ信号ＭｒｇをローレベルとしてスイッチＳＷ５をオフ状態とする。そして時刻ｔ２２において、走査信号ＳｃｎをハイレベルとしてスイッチＳＷ２をオン状態とする。するとこのときデータ線２０に供給されている画像信号に対応した電圧（−Ｖｄａｔａ）が、保持コンデンサＣ１の一方の端子に印加される。ここで注意すべき点は、保持コンデンサＣ１の一方の端子の電圧がオフ電圧ＶＥｏｆｆから電圧（−Ｖｄａｔａ）に変化した点であり、電圧の正味の変化は、−Ｖｄａｔａ−ＶＥｏｆｆである。そのため、保持コンデンサＣ１と補助コンデンサＣ２とにより電圧Ｖｄａｔａを容量分割した電圧だけ保持コンデンサＣ１の電圧ＶＣ１が増加して、
となる。
画素回路１０の書込み動作が終了した時刻ｔ２３において走査信号Ｓｃｎをローレベルに戻してスイッチＳＷ２をオフ状態とし、時刻ｔ２４においてリセット信号ＲｓｔをローレベルにしてスイッチＳＷ３をオフ状態とする。さらに時刻ｔ２５においてマージ信号ＭｒｇをハイレベルとしてスイッチＳＷ５をオン状態とする。これによりドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓが保持コンデンサＣ１の電圧ＶＣ１と等しくなる。
（発光期間Ｔ３）
図６は、本発明の実施の形態における画像表示装置の発光期間Ｔ３における動作を説明するための図である。
図６は、本発明の実施の形態における画像表示装置の発光期間Ｔ３における動作を説明するための図である。
時刻ｔ３１において、イネーブル信号ＥｎｂｌをハイレベルとしスイッチＳＷ４をオン状態とする。すると有機ＥＬ素子Ｄ１に電流が流れ、有機ＥＬ素子Ｄ１が画像信号に対応した輝度で発光する。このとき有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌは、
となる。なお、βはドライバトランジスタＱ１の移動度μ、ゲート絶縁膜容量Ｃｏｘ、チャンネル長Ｌ、チャンネル幅Ｗに依存して決まる係数であり、
で表わされる。
このように、有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌにはしきい値電圧Ｖｔｈの項が含まれない。従って、ドライバトランジスタＱ１のしきい値電圧が経時変化により変動した場合であっても有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌはその影響を受けることなく、画像信号に対応した輝度で有機ＥＬ素子Ｄ１を発光させることができる。
ところで有機ＥＬ素子は特性劣化することにより、そのオフ電圧ＶＥｏｆｆを上昇させ、単位電流密度あたりの発光強度である発光効率を低下させる。すなわち、劣化した有機ＥＬ素子にはより多くの電流を流さなければ、画像表示装置の輝度減少を防ぐことができない。本実施の形態によれば、有機ＥＬ素子に流れる電流は、有機ＥＬ素子のオフ電圧ＶＥｏｆｆに依存し、オフ電圧ＶＥｏｆｆが高くなるほど、電流値が増大する。すなわち、画像表示装置の輝度長寿命化に寄与する。
また、保持コンデンサＣ１の電圧によって有機ＥＬ素子Ｄ１の輝度が決まるため、保持コンデンサＣ１の電圧が想定外の変動を起こさないように駆動する必要がある。そのために、図３に示したシーケンスにもとづき各トランジスタを制御することで保持コンデンサＣ１の電圧を確実に制御することができる。
以上に説明したように、本実施の形態によれば、ドライバトランジスタＱ１のソースに有機ＥＬ素子Ｄ１を接続し、有機ＥＬ素子Ｄ１のカソードを低電圧側電源線に共通に接続する画素回路１０を、Ｎチャンネル型トランジスタのみを用いて構成することができる。このように、本実施の形態における画素回路はアモルファスシリコン薄膜トランジスタを用いて大型の表示装置を構成する場合に最適であるが、もちろんポリシリコン薄膜トランジスタを用いる場合であっても望ましいものである。
なお、本実施の形態においては、行方向に配列された画素回路１０に対してはしきい値検出期間Ｔ１、書込み期間Ｔ２、発光期間Ｔ３の３つの期間の位相を一致させ、列方向に配列された画素回路１０に対してはそれぞれの書込み期間Ｔ２が重ならないように上記３つの期間の位相をずらして駆動する構成について説明した。しかし本発明はこれに限定されるものではなく、例えば１フィールド期間をしきい値検出期間Ｔ１、書込み期間Ｔ２、発光期間Ｔ３を含む３つの期間に分割し、すべての画素回路１０を同期させて駆動してもよい。
また、本実施の形態において示した電圧値等の各数値はあくまでも一例を示したものであり、これらの数値は有機ＥＬ素子の特性や画像表示装置の仕様等により適宜最適に設定することが望ましい。
本発明の画像表示装置によれば、ドライバトランジスタのソースに電流発光素子を接続した画素回路を、Ｎチャンネル型トランジスタのみを用いて画素回路を構成することが可能となり、電流発光素子を用いたアクティブマトリクス型の画像表示装置として有用である。
この発明は、電流発光素子を用いたアクティブマトリクス型の画像表示装置に関する。
自ら発光する有機エレクトロルミネッセンス（ＥＬ）素子を多数配列した有機ＥＬ表示装置は、バックライトが不要で視野角にも制限がないため、次世代の画像表示装置として期待されている。
有機ＥＬ素子は、流す電流量によって輝度を制御する電流発光素子である。有機ＥＬ素子を駆動する方式としては、単純マトリクス方式とアクティブマトリクス方式とがある。前者は画素回路が単純であるものの大型かつ高精細のディスプレイの実現が困難である。このため、近年は、電流発光素子を駆動するドライバトランジスタを有機ＥＬ素子毎に備えた画素回路を配列したアクティブマトリクス型の有機ＥＬ表示装置の開発が盛んに行われている。
ドライバトランジスタおよびその周辺回路は、一般に薄膜トランジスタを用いて形成される。また、薄膜トランジスタにはポリシリコンを用いたものとアモルファスシリコンを用いたものとがある。アモルファスシリコン薄膜トランジスタは移動度が小さくしきい値電圧の経時変化が大きいという弱点があるものの、移動度の均一性がよく、大型化が容易かつ安価であるために大型の有機ＥＬ表示装置に適している。また、アモルファスシリコン薄膜トランジスタの弱点であるしきい値電圧の経時変化を画素回路の工夫により克服する方法についても検討されている。例えば特許文献１には、薄膜トランジスタのしきい値電圧が変化した場合であっても、発光素子に流す電流量はしきい値電圧の影響を受けず、安定した画像表示が可能な画素回路を備えた有機ＥＬ表示装置が開示されている。
また、特許文献２には、さらに進んだ補償機能として、有機ＥＬ素子の劣化を補償し、ディスプレイのさらなる長寿命化を実現するための補償回路が開示されている。
しかしながら、特許文献１に記載の画素回路は、Ｐチャンネル型トランジスタを用いて構成されている。一方、大型の画像表示装置用のアモルファスシリコン薄膜トランジスタとしては、Ｎチャンネル型トランジスタのみが実用化されていることから、Ｎチャンネル型トランジスタのみを用いた画像回路を構成することが必要である。さらに、有機ＥＬの製造の容易性から、ドライバトランジスタのソースに有機ＥＬ素子のアノードを接続し、各画像回路の有機ＥＬ素子のカソードを共通電極に接続できる回路構成が望ましい。さらには、有機ＥＬの発光時に流れる電流と電源線の電気抵抗による電圧降下から発生する発光輝度の不均一を抑制するために、ソース接地動作の画素補償回路が求められている。
さらに特許文献２に記載の、有機ＥＬの劣化を補償する回路についても、Ｐチャンネル型トランジスタを用いたソース接地の回路構成であり、Ｎ型チャンネルトランジスタしか選択肢のないアモルファスシリコントランジスタを用いて実現することは不可能である。
特表２００２−５１４３２０号公報
特開２００６−３０９１０４号公報
本発明の画像表示装置は、電流発光素子と、電流発光素子に電流を流すドライバトランジスタと、ドライバトランジスタの流す電流量を決める電圧を保持する保持コンデンサと、画像信号に応じた電圧を保持コンデンサに書込む書込みスイッチとを有する画素回路を複数配列している。各画素回路を構成するトランジスタは、Ｎチャンネル型トランジスタである。各画素回路は、電流発光素子に電流を流す電流経路に挿入されたイネーブルスイッチと、保持コンデンサの端子のうち書込みスイッチが接続された端子の反対側の端子の電圧変動を抑制する補助コンデンサとを備えている。ドライバトランジスタのソースと低電圧側電源線との間に電流発光素子が接続される。ドライバトランジスタのドレインと高電圧側電源線との間にイネーブルスイッチを接続する。ドライバトランジスタのドレインと所定の電源線との間に補助コンデンサを接続する。この構成により、ドライバトランジスタのソースに電流発光素子を接続するとともに電流発光素子の特性劣化を補償する画素回路をＮチャンネル型トランジスタのみを用いて構成した画像表示装置を提供することができる。
好ましくは各画素回路は、ドライバトランジスタのソースと保持コンデンサの一方の端子との間に接続された分離スイッチと、ドライバトランジスタのゲートとドライバトランジスタのドレインとの間に接続されたゲート・ドレイン接続スイッチを備える。
以下、本発明の実施の形態におけるアクティブマトリクス型の画像表示装置について、図面を用いて説明する。なおここでは画像表示装置として、薄膜トランジスタを用いて有機ＥＬ素子を発光させるアクティブマトリクス型の有機ＥＬ表示装置について説明するが、本発明は、流す電流量によって輝度を制御する発光素子を用いたアクティブマトリクス型の画像表示装置全般に適用可能である。
（実施の形態）
図１は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。
図１は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。
本実施の形態における有機ＥＬ表示装置は、マトリクス状に配列された複数の画素回路１０と、走査線駆動回路１１と、データ線駆動回路１２と、電源線駆動回路１４とを備えている。走査線駆動回路１１は、画素回路１０に走査信号Ｓｃｎ、リセット信号Ｒｓｔ、イネーブル信号Ｅｎｂｌ、マージ信号Ｍｒｇを供給する。データ線駆動回路１２は、画素回路１０に画像信号に対応したデータ信号Ｄａｔａを供給する。電源線駆動回路１４は、画素回路１０に電力を供給する。本実施の形態においては、画素回路１０がｎ行ｍ列のマトリクス状に配列されているものとして説明する。
走査線駆動回路１１は、図１において行方向に配列された画素回路１０に共通に接続された走査線４１に、それぞれ独立に走査信号Ｓｃｎを供給する。走査線駆動回路１１は、同じく行方向に配列された画素回路１０に共通に接続されたリセット線４２に、それぞれ独立にリセット信号Ｒｓｔを供給する。走査線駆動回路１１は、同じく行方向に配列された画素回路１０に共通に接続されたイネーブル線４３に、それぞれ独立にイネーブル信号Ｅｎｂｌを供給する。走査線駆動回路１１は、同じく行方向に配列された画素回路１０に共通に接続されたマージ線４４に、それぞれ独立にマージ信号Ｍｒｇを供給する。またデータ線駆動回路１２は、図１において列方向に配列された画素回路１０に共通に接続されたデータ線２０にそれぞれ独立にデータ信号Ｄａｔａを供給する。本実施の形態においては、走査線４１、リセット線４２、イネーブル線４３、マージ線４４の数はそれぞれｎ本、データ線２０の数はｍ本である。
電源線駆動回路１４は、すべての画素回路１０に共通に接続された高電圧側電源線２４と低電圧側電源線２５に電力を供給する。また、所定の電源線としてすべての画素回路１０に共通に接続された参照電圧線２６に参照電圧を供給する。
図２は、本発明の実施の形態における画素回路１０の回路図である。
本実施の形態における各画素回路１０は、電流発光素子である有機ＥＬ素子Ｄ１と、ドライバトランジスタＱ１と、保持コンデンサＣ１と、トランジスタＱ２と、トランジスタＱ３と、トランジスタＱ４と、トランジスタＱ５とを備えている。ドライバトランジスタＱ１は、有機ＥＬ素子Ｄ１に電流を流すことで有機ＥＬ素子Ｄ１を発光させる。保持コンデンサＣ１は、ドライバトランジスタＱ１の流す電流量を決める電圧を保持する。トランジスタＱ２は、画像信号に応じた電圧を保持コンデンサＣ１に書込むための書込みスイッチである。トランジスタＱ３は、ドライバトランジスタＱ１のゲートとドレインとの間に接続されたゲート・ドレイン接続スイッチである。トランジスタＱ４は、有機ＥＬ素子Ｄ１に電流を流す電流経路に挿入されたイネーブルスイッチである。トランジスタＱ５は、保持コンデンサＣ１に電圧を書込むときに保持コンデンサＣ１とドライバトランジスタＱ１のソースとを切り離すための分離スイッチである。また、画素回路１０は、保持コンデンサＣ１の端子のうちトランジスタＱ２が接続された端子の反対側の端子の電圧変動を抑制する補助コンデンサＣ２をさらに備えている。この補助コンデンサＣ２は、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈにデータ電圧Ｖｄａｔａを重畳するために用いられる。ここで、画素回路１０を構成するドライバトランジスタＱ１、トランジスタＱ２〜Ｑ５はすべてＮチャンネル薄膜トランジスタである。
有機ＥＬ素子Ｄ１は、ドライバトランジスタＱ１のソースと低電圧側電源線２５との間に接続される。ドライバトランジスタＱ１のドレインと高電圧側電源線２４との間にイネーブルスイッチであるトランジスタＱ４が接続される。ドライバトランジスタＱ１のドレインと所定の電源線としての参照電圧線２６との間に補助コンデンサＣ２が接続される。すなわち、トランジスタＱ４のドレインは高電圧側電源線２４に接続され、トランジスタＱ４のソースはドライバトランジスタＱ１のドレインに接続されている。ドライバトランジスタＱ１のソースは有機ＥＬ素子Ｄ１のアノードに接続されている。有機ＥＬ素子Ｄ１のカソードは低電圧側電源線２５に接続されている。ここで高電圧側電源線２４に供給されている電圧は、例えば２０Ｖであり、低電圧側電源線２５に供給されている電圧は、例えば０Ｖである。なお、参照電圧は電圧が変動することなく一定であることが重要であり、電圧の値そのものは任意に設定することができる。従って、例えば高電圧側電源線２４または低電圧側電源線２５を参照電圧線２６として用いてもよい。
ドライバトランジスタＱ１のゲートには保持コンデンサＣ１の一方の端子が接続される。また保持コンデンサＣ１のもう一方の端子は、トランジスタＱ５を介してドライバトランジスタＱ１のソースに接続されるとともに、トランジスタＱ２を介してデータ線２０に接続されている。ドライバトランジスタＱ１のゲートとドレインとの間にはトランジスタＱ３が接続されている。ドライバトランジスタＱ１のドレインと参照電圧線２６との間に補助コンデンサＣ２が接続されている。トランジスタＱ２のゲートは走査線４１に接続され、トランジスタＱ３のゲートはリセット線４２に接続され、トランジスタＱ４のゲートはイネーブル線４３に接続され、トランジスタＱ５のゲートはマージ線４４に接続されている。
次に、本実施の形態における画素回路１０の動作について説明する。図３は、本発明の実施の形態における画素回路１０の動作を示すタイミングチャートである。本実施の形態においては、各画素回路１０は１フィールド期間内に、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出する動作、画像信号に対応したデータ信号Ｄａｔａを保持コンデンサＣ１に書込む動作、保持コンデンサＣ１に書込まれた電圧にもとづき有機ＥＬ素子Ｄ１を発光させる動作を行う。便宜上、しきい値電圧Ｖｔｈを検出する期間をしきい値検出期間Ｔ１、データ信号Ｄａｔａを書込む期間を書込み期間Ｔ２、有機ＥＬ素子Ｄ１を発光させる期間を発光期間Ｔ３として、以下に動作の詳細を説明する。なお、しきい値検出期間Ｔ１、書込み期間Ｔ２、発光期間Ｔ３は画素回路１０のそれぞれに対して定義されるものであり、すべての画素回路１０に対して上記３つの期間の位相を一致させる必要はない。本実施の形態においては、行方向に配列された画素回路１０に対しては上記３つの期間の位相を一致させ、列方向に配列された画素回路１０に対してはそれぞれの書込み期間Ｔ２が重ならないように上記３つの期間の位相をずらして駆動している。このように位相をずらして駆動することにより発光期間Ｔ３の時間を長く設定できるので、画像表示輝度を向上する上で望ましい。
（しきい値検出期間Ｔ１）
図４は、本発明の実施の形態における画像表示装置のしきい値検出期間Ｔ１における動作を説明するための図である。なお図４には、説明のために、図２のトランジスタＱ２〜Ｑ５をそれぞれスイッチＳＷ２〜ＳＷ５で置き換えている。
図４は、本発明の実施の形態における画像表示装置のしきい値検出期間Ｔ１における動作を説明するための図である。なお図４には、説明のために、図２のトランジスタＱ２〜Ｑ５をそれぞれスイッチＳＷ２〜ＳＷ５で置き換えている。
しきい値検出期間Ｔ１の最初の時刻ｔ１１では、リセット信号ＲｓｔをハイレベルにしてスイッチＳＷ３をオン状態とし、ドライバトランジスタＱ１のゲートを高電圧側電源線２４に接続する。するとドライバトランジスタＱ１はオン状態となり、電流が流れて保持コンデンサＣ１の両電極端にドライバトランジスタＱ１のしきい値電圧よりも十分大きい電圧が発生する。
その直後の時刻ｔ１２において、イネーブル信号ＥｎｂｌをローレベルにしてスイッチＳＷ４をオフ状態とする。しかしドライバトランジスタＱ１はオン状態のままであるので、保持コンデンサＣ１の電荷を放電するとともに補助コンデンサＣ２を充電または放電する。これによりドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓが減少し始める。そして、ドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓとしきい値電圧Ｖｔｈとが等しくなった時点でドライバトランジスタＱ１がオフ状態となる。従って、保持コンデンサＣ１の電圧ＶＣ１は、
となる。このようにして保持コンデンサＣ１には電圧Ｖｔｈが保持される。このとき有機ＥＬ素子Ｄ１に電流は流れていないので、ドライバトランジスタＱ１のソース電圧Ｖｓは有機ＥＬ素子Ｄ１のオフ電圧ＶＥｏｆｆに等しい。
なお、時刻ｔ１１から時刻ｔ１２の間では画像信号と関係なく有機ＥＬ素子Ｄ１が発光するため、この時間間隔はできるかぎり短く設定することが望ましく、本実施の形態においては１μｓ以下に設定している。
（書込み期間Ｔ２）
図５は、本発明の実施の形態における画像表示装置の書込み期間Ｔ２における動作を説明するための図である。
図５は、本発明の実施の形態における画像表示装置の書込み期間Ｔ２における動作を説明するための図である。
書込み期間Ｔ２の時刻ｔ２１において、マージ信号ＭｒｇをローレベルとしてスイッチＳＷ５をオフ状態とする。そして時刻ｔ２２において、走査信号ＳｃｎをハイレベルとしてスイッチＳＷ２をオン状態とする。するとこのときデータ線２０に供給されている画像信号に対応した電圧（−Ｖｄａｔａ）が、保持コンデンサＣ１の一方の端子に印加される。ここで注意すべき点は、保持コンデンサＣ１の一方の端子の電圧がオフ電圧ＶＥｏｆｆから電圧（−Ｖｄａｔａ）に変化した点であり、電圧の正味の変化は、−Ｖｄａｔａ−ＶＥｏｆｆである。そのため、保持コンデンサＣ１と補助コンデンサＣ２とにより電圧Ｖｄａｔａを容量分割した電圧だけ保持コンデンサＣ１の電圧ＶＣ１が増加して、
となる。
画素回路１０の書込み動作が終了した時刻ｔ２３において走査信号Ｓｃｎをローレベルに戻してスイッチＳＷ２をオフ状態とし、時刻ｔ２４においてリセット信号ＲｓｔをローレベルにしてスイッチＳＷ３をオフ状態とする。さらに時刻ｔ２５においてマージ信号ＭｒｇをハイレベルとしてスイッチＳＷ５をオン状態とする。これによりドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓが保持コンデンサＣ１の電圧ＶＣ１と等しくなる。
（発光期間Ｔ３）
図６は、本発明の実施の形態における画像表示装置の発光期間Ｔ３における動作を説明するための図である。
図６は、本発明の実施の形態における画像表示装置の発光期間Ｔ３における動作を説明するための図である。
時刻ｔ３１において、イネーブル信号ＥｎｂｌをハイレベルとしスイッチＳＷ４をオン状態とする。すると有機ＥＬ素子Ｄ１に電流が流れ、有機ＥＬ素子Ｄ１が画像信号に対応した輝度で発光する。このとき有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌは、
となる。なお、βはドライバトランジスタＱ１の移動度μ、ゲート絶縁膜容量Ｃｏｘ、チャンネル長Ｌ、チャンネル幅Ｗに依存して決まる係数であり、
で表わされる。
このように、有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌにはしきい値電圧Ｖｔｈの項が含まれない。従って、ドライバトランジスタＱ１のしきい値電圧が経時変化により変動した場合であっても有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌはその影響を受けることなく、画像信号に対応した輝度で有機ＥＬ素子Ｄ１を発光させることができる。
ところで有機ＥＬ素子は特性劣化することにより、そのオフ電圧ＶＥｏｆｆを上昇させ、単位電流密度あたりの発光強度である発光効率を低下させる。すなわち、劣化した有機ＥＬ素子にはより多くの電流を流さなければ、画像表示装置の輝度減少を防ぐことができない。本実施の形態によれば、有機ＥＬ素子に流れる電流は、有機ＥＬ素子のオフ電圧ＶＥｏｆｆに依存し、オフ電圧ＶＥｏｆｆが高くなるほど、電流値が増大する。すなわち、画像表示装置の輝度長寿命化に寄与する。
また、保持コンデンサＣ１の電圧によって有機ＥＬ素子Ｄ１の輝度が決まるため、保持コンデンサＣ１の電圧が想定外の変動を起こさないように駆動する必要がある。そのために、図３に示したシーケンスにもとづき各トランジスタを制御することで保持コンデンサＣ１の電圧を確実に制御することができる。
以上に説明したように、本実施の形態によれば、ドライバトランジスタＱ１のソースに有機ＥＬ素子Ｄ１を接続し、有機ＥＬ素子Ｄ１のカソードを低電圧側電源線に共通に接続する画素回路１０を、Ｎチャンネル型トランジスタのみを用いて構成することができる。このように、本実施の形態における画素回路はアモルファスシリコン薄膜トランジスタを用いて大型の表示装置を構成する場合に最適であるが、もちろんポリシリコン薄膜トランジスタを用いる場合であっても望ましいものである。
なお、本実施の形態においては、行方向に配列された画素回路１０に対してはしきい値検出期間Ｔ１、書込み期間Ｔ２、発光期間Ｔ３の３つの期間の位相を一致させ、列方向に配列された画素回路１０に対してはそれぞれの書込み期間Ｔ２が重ならないように上記３つの期間の位相をずらして駆動する構成について説明した。しかし本発明はこれに限定されるものではなく、例えば１フィールド期間をしきい値検出期間Ｔ１、書込み期間Ｔ２、発光期間Ｔ３を含む３つの期間に分割し、すべての画素回路１０を同期させて駆動してもよい。
また、本実施の形態において示した電圧値等の各数値はあくまでも一例を示したものであり、これらの数値は有機ＥＬ素子の特性や画像表示装置の仕様等により適宜最適に設定することが望ましい。
本発明の画像表示装置によれば、ドライバトランジスタのソースに電流発光素子を接続した画素回路を、Ｎチャンネル型トランジスタのみを用いて画素回路を構成することが可能となり、電流発光素子を用いたアクティブマトリクス型の画像表示装置として有用である。
１０ 画素回路
１１ 走査線駆動回路
１２ データ線駆動回路
１４ 電源線駆動回路
２０ データ線
２４ 高電圧側電源線
２５ 低電圧側電源線
２６ 参照電圧線
４１ 走査線
４２ リセット線
４３ イネーブル線
４４ マージ線
Ｄ１ 有機ＥＬ素子
Ｃ１ 保持コンデンサ
Ｃ２ 補助コンデンサ
Ｑ１ ドライバトランジスタ
Ｑ２，Ｑ３，Ｑ４，Ｑ５ トランジスタ
ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５ スイッチ
１１ 走査線駆動回路
１２ データ線駆動回路
１４ 電源線駆動回路
２０ データ線
２４ 高電圧側電源線
２５ 低電圧側電源線
２６ 参照電圧線
４１ 走査線
４２ リセット線
４３ イネーブル線
４４ マージ線
Ｄ１ 有機ＥＬ素子
Ｃ１ 保持コンデンサ
Ｃ２ 補助コンデンサ
Ｑ１ ドライバトランジスタ
Ｑ２，Ｑ３，Ｑ４，Ｑ５ トランジスタ
ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５ スイッチ
Claims (2)
- 電流発光素子と、前記電流発光素子に電流を流すドライバトランジスタと、前記ドライバトランジスタの流す電流量を決める電圧を保持する保持コンデンサと、画像信号に応じた電圧を前記保持コンデンサに書込む書込みスイッチとを有する画素回路を複数配列した画像表示装置であって、
前記画素回路のそれぞれを構成するトランジスタはＮチャンネル型トランジスタであり、前記画素回路のそれぞれは、前記電流発光素子に電流を流す電流経路に挿入されたイネーブルスイッチと、前記保持コンデンサの端子のうち前記書込みスイッチが接続された端子の反対側の端子の電圧変動を抑制する補助コンデンサとをさらに備え、
前記ドライバトランジスタのソースと低電圧側電源線との間に前記電流発光素子が接続されるとともに前記ドライバトランジスタのドレインと高電圧側電源線との間に前記イネーブルスイッチを接続し、前記ドライバトランジスタのドレインと所定の電源線との間に前記補助コンデンサを接続した画像表示装置。 - 前記画素回路のそれぞれは、前記ドライバトランジスタのソースと前記保持コンデンサの一方の端子との間に接続された分離スイッチと、前記ドライバトランジスタのゲートと前記ドライバトランジスタのドレインとの間に接続されたゲート・ドレイン接続スイッチを備えた請求項１に記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008556594A JP5257075B2 (ja) | 2007-06-15 | 2008-06-09 | 画像表示装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007158254 | 2007-06-15 | ||
| JP2007158254 | 2007-06-15 | ||
| PCT/JP2008/001455 WO2008152793A1 (ja) | 2007-06-15 | 2008-06-09 | 画像表示装置 |
| JP2008556594A JP5257075B2 (ja) | 2007-06-15 | 2008-06-09 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008152793A1 true JPWO2008152793A1 (ja) | 2010-08-26 |
| JP5257075B2 JP5257075B2 (ja) | 2013-08-07 |
Family
ID=40129408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008556594A Active JP5257075B2 (ja) | 2007-06-15 | 2008-06-09 | 画像表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8169385B2 (ja) |
| JP (1) | JP5257075B2 (ja) |
| WO (1) | WO2008152793A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009276744A (ja) * | 2008-02-13 | 2009-11-26 | Toshiba Mobile Display Co Ltd | Ｅｌ表示装置 |
| JP5214384B2 (ja) * | 2008-09-26 | 2013-06-19 | 株式会社東芝 | 表示装置及びその駆動方法 |
| KR101940220B1 (ko) * | 2012-10-23 | 2019-01-18 | 엘지디스플레이 주식회사 | 전원제어부를 포함하는 표시장치 및 그 구동방법 |
| US10957402B2 (en) * | 2019-01-28 | 2021-03-23 | Micron Technology, Inc. | High-voltage shifter with degradation compensation |
| TWI736862B (zh) * | 2019-03-21 | 2021-08-21 | 友達光電股份有限公司 | 發光二極體顯示面板 |
| JP2021096282A (ja) * | 2019-12-13 | 2021-06-24 | エルジー ディスプレイ カンパニー リミテッド | 発光表示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0978114A4 (en) | 1997-04-23 | 2003-03-19 | Sarnoff Corp | PIXEL STRUCTURE WITH LIGHT EMITTING DIODE AND ACTIVE MATRIX AND METHOD |
| JP2003208127A (ja) * | 2001-11-09 | 2003-07-25 | Sanyo Electric Co Ltd | 表示装置 |
| JP4734529B2 (ja) | 2003-02-24 | 2011-07-27 | 奇美電子股▲ふん▼有限公司 | 表示装置 |
| JP4036209B2 (ja) * | 2004-04-22 | 2008-01-23 | セイコーエプソン株式会社 | 電子回路、その駆動方法、電気光学装置および電子機器 |
| JP4784050B2 (ja) * | 2004-06-18 | 2011-09-28 | セイコーエプソン株式会社 | 電子回路、その制御方法、電気光学装置および電子機器 |
| JP2006309104A (ja) | 2004-07-30 | 2006-11-09 | Sanyo Electric Co Ltd | アクティブマトリクス駆動型表示装置 |
| JP5137299B2 (ja) * | 2004-08-31 | 2013-02-06 | エルジー ディスプレイ カンパニー リミテッド | 画像表示装置 |
| KR100637203B1 (ko) * | 2005-01-07 | 2006-10-23 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 그 동작방법 |
| WO2006090560A1 (ja) * | 2005-02-25 | 2006-08-31 | Kyocera Corporation | 画像表示装置 |
| JP2006317600A (ja) * | 2005-05-11 | 2006-11-24 | Sony Corp | 画素回路 |
| JP3982544B2 (ja) * | 2005-07-26 | 2007-09-26 | セイコーエプソン株式会社 | 電子回路、電気光学装置、及び電子機器 |
| JP5245195B2 (ja) | 2005-11-14 | 2013-07-24 | ソニー株式会社 | 画素回路 |
-
2008
- 2008-06-09 US US12/443,054 patent/US8169385B2/en active Active
- 2008-06-09 JP JP2008556594A patent/JP5257075B2/ja active Active
- 2008-06-09 WO PCT/JP2008/001455 patent/WO2008152793A1/ja active Application Filing
-
2012
- 2012-03-28 US US13/432,386 patent/US8314755B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008152793A1 (ja) | 2008-12-18 |
| US20120194501A1 (en) | 2012-08-02 |
| US8314755B2 (en) | 2012-11-20 |
| US20100091041A1 (en) | 2010-04-15 |
| JP5257075B2 (ja) | 2013-08-07 |
| US8169385B2 (en) | 2012-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5163646B2 (ja) | 画像表示装置 | |
| JP5640314B2 (ja) | 画像表示装置 | |
| US20200005715A1 (en) | Stable driving scheme for active matrix displays | |
| US9852687B2 (en) | Display device and driving method | |
| JP5261900B2 (ja) | 画素回路 | |
| JP5207581B2 (ja) | 半導体装置または表示装置の駆動方法 | |
| JP5184625B2 (ja) | 表示パネル装置及びその制御方法 | |
| KR101809300B1 (ko) | 표시 장치 및 그 구동 방법 | |
| JP2006516745A (ja) | アクティブマトリクス表示装置 | |
| JP2008032863A (ja) | 表示装置およびその駆動方法 | |
| JP5414808B2 (ja) | 表示装置およびその駆動方法 | |
| JPWO2011061800A1 (ja) | 表示パネル装置、表示装置及びその制御方法 | |
| KR20140075591A (ko) | 화소 회로 및 표시 장치 | |
| WO2013021621A1 (ja) | 画像表示装置 | |
| JP5257075B2 (ja) | 画像表示装置 | |
| KR101515375B1 (ko) | 화상 표시 장치의 구동 방법 | |
| JP5399521B2 (ja) | 表示装置およびその駆動方法 | |
| JP2005165178A (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
| JP5034208B2 (ja) | 表示装置および表示装置の駆動方法 | |
| JP2008310075A (ja) | 画像表示装置 | |
| JP2011107441A (ja) | 画像表示装置及びその駆動方法 | |
| JP6041455B2 (ja) | 画像表示装置および画像表示装置の駆動方法 | |
| JP2006018168A (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
| JP5238665B2 (ja) | アクティブ型表示装置およびその駆動方法 | |
| JP4703131B2 (ja) | アクティブマトリックス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101209 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130408 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5257075 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |