JPWO2008107962A1 - 半導体装置の評価方法 - Google Patents

半導体装置の評価方法 Download PDF

Info

Publication number
JPWO2008107962A1
JPWO2008107962A1 JP2009502379A JP2009502379A JPWO2008107962A1 JP WO2008107962 A1 JPWO2008107962 A1 JP WO2008107962A1 JP 2009502379 A JP2009502379 A JP 2009502379A JP 2009502379 A JP2009502379 A JP 2009502379A JP WO2008107962 A1 JPWO2008107962 A1 JP WO2008107962A1
Authority
JP
Japan
Prior art keywords
semiconductor device
current density
impurity concentration
diffusion
copper plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009502379A
Other languages
English (en)
Other versions
JP5333207B2 (ja
Inventor
理江 砂山
理江 砂山
清水　紀嘉
紀嘉 清水
雅希 羽根田
雅希 羽根田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2008107962A1 publication Critical patent/JPWO2008107962A1/ja
Application granted granted Critical
Publication of JP5333207B2 publication Critical patent/JP5333207B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

銅めっき膜を熱処理した際の不純物の濃度分布の変化を解析し、評価する技術を提供することを課題とする。半導体装置の評価方法であって、不純物が所望の濃度分布になるように、めっき電流を第一の電流密度の状態と第二の電流密度の状態とを遷移するようにして成膜した電解銅めっき膜を用意し、熱処理前後の電解銅めっき膜の不純物の濃度分布の変化から不純物の拡散を解析し、評価する。

Description

本発明は、半導体装置の評価方法に関する。より詳細には、半導体基板に成膜された銅めっき膜を熱処理した際の不純物の濃度分布の変化を解析し、評価する技術に関する。
近年、ＣＭＯＳ・ＬＳＩ（Complementary metal−oxide SEMICONDUCTOR・large-scale integration）用の配線材料として、配線抵抗の低減とエレクトロマイグレーション（ＥＭ）およびストレスマイグレーション（ＳＩＶ）の耐性を高める観点から、銅配線が採用されている。
銅（Ｃｕ）は、従来から使われているアルミニウム（Ａｌ）と異なり、ドライエッチングによる配線の加工が困難である。そこで、銅で配線を形成するにあたり、絶縁膜に配線となる溝およびコンタクトとなるビアを形成し、そこへ銅を埋め込んで配線を形成するダマシン法や、配線およびビアとなる溝を形成し、そこへ銅を埋め込んで配線およびプラグを一体で形成するデュアルダマシン法が一般的に採用されている。銅配線層の成膜にあたっては、量産性とコストの面から電解銅めっき法が一般的に採用されている。
ダマシン法の電解銅めっき膜には、酸素（Ｏ）、炭素（Ｃ）、硫黄（Ｓ）、塩素（Ｃｌ）、窒素（Ｎ）などの不純物が混入しており、これら配線中の不純物が、ＥＭやＳＩＶ等の耐性に影響を与えることが知られている（例えば、非特許文献１、２を参照。）。
一般的なＣｕ／Ｔａ(Ｎ)配線構造の銅配線形成プロセスにおいて、ＥＭとＳＩＶはトレードオフの関係にある。すなわち、配線の幅が細い場合、ＥＭに対する耐性が問題となるが、これは不純物の濃度を低くすることにより解決される。一方、配線の幅が太い場合、ＳＩＶに対する耐性が問題となるが、これは不純物の濃度を高くすることにより解決される。
したがって、銅配線を形成するにあたり、配線の幅に応じて不純物の濃度を調整することが望まれる。また、銅めっき膜中の不純物は、めっき後のアニール工程によって熱拡散するため、この拡散挙動を含めた不純物の濃度の調整を行う必要がある。
なお、特許文献１には、銅シード層を成膜した後、不純物を含む銅組成を電気めっきして不純物を銅シード層内に拡散させることで、ＥＭに対する耐性の高い銅配線を形成する技術が記載されている。
また、特許文献２には、電圧を印加した状態でウェハをめっき液から取り出すことにより、成膜される銅めっき膜の不純物濃度を低下させる技術が記載されている。
また、特許文献３には、不純物を積層化することでＥＭに対する耐性の高い銅膜を形成する技術が記載されている。
Influence. of. Copper Purity on Microstructure and Electromigration. B. Alers, et al. (IEEE 2004) Design of ECP Additive for 65 nm-node Technology Cu BEOL Reliability , H. Shih, et al., (ITC 2005) 特開２００４−１５８８９７号公報 特開２００６−４０９０８号公報 特開２０００−１７４０２５号公報 特開２００６−３２５４５号公報
電解銅めっき膜の不純物濃度は、めっき液の組成やめっき条件の変更等によって差が生じることが知られている。また、成膜された電解銅めっき膜の不純物濃度は、熱処理による不純物の拡散で濃度が変化することが知られている。しかしながら、不純物の拡散速度といった熱処理による不純物の濃度分布の変化の挙動を精度良く解析する技術が確立されていなかったため、例えば、半導体装置を製造する際に半導体装置の銅配線層の不純物濃度を所望の濃度にすることが困難であった。
そこで、本発明は、銅めっき膜を熱処理した際の不純物の濃度分布の変化を解析し、評価する技術を提供することを課題とする。
本発明は、上記の課題を解決するため、不純物が所定の濃度分布で成膜された電解銅めっき膜を用意し、熱処理前後の電解銅めっき膜の不純物の濃度分布の変化から不純物の拡散を解析し、評価する。
詳細には、半導体装置の評価方法であって、半導体基板に銅めっき膜が成膜された試料である半導体装置を製造する半導体装置製造工程であって、成膜する銅めっき膜中の不純物の濃度分布が所望の濃度分布となるように、該半導体基板上を流れるめっき電流の単位面積あたりの電流密度が所定の電流密度である第一電流密度の状態と、該第一電流密度とは異なる電流密度である第二電流密度の状態と、を遷移する印加パターンの電流を流すことで半導体基板に銅めっき膜を成膜する半導体装置製造工程と、前記半導体装置製造工程で製造された前記半導体装置を分析し、該半導体装置の銅めっき膜中に含まれる不純物の濃度分布を取得する第一の不純物濃度分析工程と、前記半導体装置を熱処理する熱処理工程と、前記熱処理工程において熱処理された前記半導体装置を分析し、該半導体装置の銅めっき膜中に含まれる不純物の濃度分布を取得する第二の不純物濃度分析工程と、前記第一の不純物濃度分析工程において取得された不純物の濃度分布と前記第二の不純物濃度分析工程において取得された不純物の濃度分布とを比較し、熱処理の際の不純物の拡散を解析する拡散解析工程と、を有する。
銅めっき膜を熱処理した際の不純物の濃度分布の変化を解析し、評価することが可能となる。
半導体装置の評価方法の流れを示すフロー図。 試料（半導体装置）の断面図。 熱処理による不純物の拡散の状況を示す概念図。 熱処理前の不純物濃度の分布を示すグラフ。 熱処理後の不純物濃度の分布を示すグラフ。 不純物濃度の実測値とシミュレーション結果とを比較したグラフ。
符号の説明
１ 試料
２ 半導体基板
３ 層間絶縁膜
４ バリアメタル膜
５ シード膜
６ 電解銅めっき膜
以下、図面を参照して本発明の好適な実施の形態に係る半導体装置の評価方法を説明する。本実施形態は例示であり、本発明はこれらに限定されるものではない。
＜評価方法の概要＞
本発明の一実施形態に係る、半導体装置の評価方法の概要について説明する。図１は、本実施形態に係る半導体装置の評価方法の流れを示すフロー図である。以下、図１に示すフロー図を参照しながら、本実施形態に係る半導体装置の評価方法を説明する。
図１のフロー図に示すように、本実施形態に係る評価方法は、最初に半導体装置の評価を行う上で必要となる試料を作成する（ステップＳ１０１〜１０３）。次に、作成した試料の銅めっき膜中の不純物濃度の分布を調べる（ステップＳ１０４）。次に、作成した試料を熱処理し、不純物を拡散させる（ステップＳ１０５）。次に、熱処理した試料の銅めっき膜中の不純物濃度の分布を調べる（ステップＳ１０６）。次に、熱処理前の不純物濃度の分布と熱処理後の不純物濃度の分布とを比較し、半導体装置を評価する（ステップＳ１０７）。なお、本願発明において、半導体装置の評価とは、電解銅めっき膜６の、体拡散係数（Ｄｖ）、みかけの拡散係数（Ｄ）、粒界拡散による平均拡散距離、粒界拡散によるＴａ界面（バリアメタル膜）の平均反射回数、界面吸着率ｋ、総拡散量に対する粒界拡散の寄与度ｓ、を取得することをいう。よって、ステップＳ１０７においては、熱処理前の不純物濃度の分布を基に不純物拡散のシミュレーションを行い、シミュレーション結果と実際の熱処理後の不純物濃度の分布の実測値とを比較してフィッティングを行う。シミュレーション結果のグラフと実測値のグラフとが一致するようにシミュレーション式の各係数（拡散係数等）の値を決定してやることにより、体拡散係数等を取得する。なお、図２は、ステップＳ１０１からステップＳ１０３によって作成される試料１（本発明でいう「半導体装置」に相当する。）の断面図である。
＜評価方法のフロー＞
（ステップＳ１０１）まず、シリコン基板である半導体基板２に層間絶縁膜３を成膜する。層間絶縁膜３は、例えば、１００ｎｍ程度の厚さになるように成膜する。
（ステップＳ１０２）次に、ステップＳ１０１で成膜した層間絶縁膜３の上に、スパッタ法あるいはＣＶＤ法（Chemical Vapor Deposition）でバリアメタル膜４およびシード膜５を形成する。バリアメタル膜４は、層間絶縁膜３に金属が拡散するのを抑制する。また、シード膜５は、電解銅めっきを行う最に電流を流すための電極である。バリアメタル膜４は、例えば、Ｔａ，Ｔｉ，Ｗ，Ｖなどの高融点金属、及びこれら高融点金属の窒化物などの単層膜で構成してもよいし、これら高融点金属や高融点金属の窒化物を組み合わせた積層膜で構成してもよい。シード膜５は、電解銅めっきのシードとして一般的に広く使用されているＣｕのような導電性材料の他、例えば、Ａｌ，Ｔｉ，Ｚｒ，Ｎｉ，Ａｇ，Ｐｄ等の金属を含むＣｕ化合物からなる導電性材料で構成してもよい。バリアメタル層４は、例えば、３０ｎｍ程度の厚さになるように成膜する。
（ステップＳ１０３）次に、ステップＳ１０２で成膜したバリアメタル膜４の上に、電解銅めっき膜６を成膜する。電解銅めっき膜６は、電解めっき法で成膜する。電解めっきの際に用いるめっき液は硫酸銅であり、所定量の銅イオン、塩化物イオン、添加剤としてアクセラレーター、サプレッサー、レベラー等が含まれるものを使用する。本実施形態では、めっき液として、アクセラレーターが６ｍｌ／Ｌ、サプレッサーが２ｍｌ／Ｌ、レベラーが４ｍｌ／Ｌ含まれるEnthone社のViaform（登録商標）Low Acidを使用している。なお、Ethone社のNExTTM Generation Viaformを使用してもよい。
半導体基板２をめっき液に浸漬する際は、ホットエントリー（カソードである半導体基板２とアノードであるめっき液中の電極との間に電圧を印加した状態で浸漬を開始する方法。）であってもよいし、コールドエントリー（浸漬したのちに、カソードとアノードとの間に電圧を印加する方法。）であってもよい。また、その他、ランプドエントリー（印加電圧をランプ状に変化させながら浸漬させていく方法。）やポテンショ・スタティックエントリー（印加電圧がウエハの浸漬面積に比例するように変化させながら浸漬させていく方法。）、トリガードエントリー（低い印加電圧をかけた状態で浸漬を開始し、浸漬が完了したら高い印加電圧をかける方法。）であってもよい。
ここで、半導体基板２を熱処理した際の電解銅めっき中の不純物の拡散を解析するには、熱処理の前後で電解銅めっき膜中の不純物の濃度の分布が大きく変化し、拡散による濃度分布の変化が顕著に現れていることが望ましい。通常、電解銅めっき膜を熱処理すると、電解銅めっき膜中の不純物の濃度分布は徐々に平坦になる。よって、熱処理前の電解銅めっき膜の不純物濃度の分布が平坦に近い状態だと、熱処理後も不純物の濃度分布があまり変化せず、不純物の拡散の挙動が解析できない。従って、熱処理前の試料は、電解銅めっき膜６中の不純物の濃度分布にバラつきがあることが望ましい。図３は、熱処理による不純物の拡散の状況を示す概念図である。図３において示すように、熱処理前の電解銅めっき膜の不純物の濃度分布にバラつきがあると、熱処理後の電解銅めっき膜の不純物の濃度分布との差が顕著に現れる。
そこで、電解銅めっき膜６を成膜する際、電解銅めっきの印加電圧を変化させる。成膜時の電解めっきの印加電圧を変化させると、一定の印加電圧で成膜した場合に比べて、形成された銅めっき膜の不純物濃度が高くなるためである。電解銅めっきを施す際は、めっき電流の単位面積当りの電流密度が少なくとも２段階以上変化するように印加電圧を例えば周期的に変化させる。印加電圧を変化させることにより、不純物濃度の高い部位と不純物濃度の低い部位とが混在する、不純物濃度の分布にバラつきがある銅めっき膜が成膜される。電流密度は、成膜速度やめっき液の特性に応じて任意に決定する。ここで、本発明でいう「所定の電流密度」とは、電解銅めっき膜を成膜するのに適するめっき電流の単位面積あたりの密度であり、例えば、試料を作成する作業者が任意に決定する電流密度である。なお、本願では、段階的に設定された複数種類の電流密度を、それぞれ第一電流密度、第二電流密度、第三電流密度と呼ぶことにする。
電解銅めっき膜中の不純物の拡散を解析するのに適した試料を作成するには、第二電流密度が第一電流密度の少なくとも２倍以上の電流密度であることが望ましく、より好ましくは、第二電流密度が第一電流密度の５倍以上の電流密度であることが望ましい。これにより、電解銅めっき膜中の不純物濃度にバラつきが生じ、不純物拡散の解析に適した試料を作成することが可能となる。
電解銅めっき膜を成膜する際は、電流密度を第一電流密度と第二電流密度の２段階に変化させるだけでもよいが、第三電流密度を更に加えた３段階に変化させてもよい。この場合、第三電流密度は、第二電流密度の少なくとも２倍以上の電流密度であることが望ましく、より好ましくは、第二電流密度の５倍以上の電流密度であることが望ましい。また、第三電流密度は、第二電流密度の少なくとも２分の１以下の電流密度であってもよく、より好ましくは、第二電流密度の５分の１以下の電流密度であってもよい。これにより、電解銅めっき膜中の不純物濃度のバラつきが顕著になり、不純物拡散の解析により適した試料を作成することが可能になる。ここで、本発明でいう「所望の濃度分布」とは、熱処理前後の電解銅めっき膜中の不純物の拡散を解析するのに適する不純物の濃度分布であり、例えば、熱処理前後の不純物濃度の分布の変化が顕著になるように電解銅めっき膜の不純物濃度にピークが出現しているような濃度分布である。
なお、本実施形態に係る電解銅めっき膜６は、１Ａの電流（本発明でいう「第一電流密度」の一例に相当する。）を１０秒間流し、３Ａの電流（本発明でいう「第二電流密度」の一例に相当する。）を３０秒間流し、８Ａの電流（本発明でいう「第三電流密度」の一例に相当する。）を電解銅めっき膜６の厚さが６０ｎｍになるまで流すことにより、成膜している。また、熱処理前の試料と熱処理後の試料の不純物濃度の分布を二次イオン質量分析法で比較するため、同一の条件で成膜した試料１を少なくとも二つ以上作成する。
なお、本ステップＳ１０３は、本発明でいう「半導体装置製造工程」に相当する。
（ステップＳ１０４）次に、作成した試料１のうち１つの試料について、電解銅めっき膜６の深さ方向の不純物（例えば、硫黄（Ｓ），塩素（Ｃｌ），酸素（Ｏ），炭素（Ｃ），および窒素（Ｎ）。）の濃度分布を調べる（本発明でいう「第一の不純物濃度分析工程」に相当する。）。不純物濃度の分布は、例えば、ＳＩＭＳ（二次イオン質量分析法）やＢａｃｋｓｉｄｅ ＳＩＭＳで調べる。なお、ＳＩＭＳで分析を行う際は、必要に応じて電解銅めっき膜６の表面をＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）処理し、表面を平坦化して余分な銅めっき膜やバリアメタル膜を除去する。
図４は、Ｂａｃｋｓｉｄｅ ＳＩＭＳで調べた試料１の不純物濃度の分布を示すグラフである。図４のグラフにおいて、深さ約２８０ｎｍよりも浅い部分が電解銅めっき膜６の領域であり、深さ約２８０ｎｍよりも深い部分がバリアメタル膜４の領域である。なお、本ステップにおいて、作成した試料１の不純物濃度の分布が平坦であることが判明した場合は、ステップＳ１０３に戻って、電解銅めっき膜６を再び形成するか、新たな半導体基板２から試料１を再び作成する。
なお、ＳＩＭＳでは、イオン照射によって表面をスパッタして削る。そして、陽イオン化した、スパッタされた表面の元素の軌道を電磁力で制御してディテクタに導入し、イオン種ごとに分離して濃度分布を検出する。絶対濃度は、既知の試料や分析装置との比較によるキャリブレーションにより求める。これにより、試料中の不純物等の成分比、すなわち濃度の比を求めることができる。また、既知の試料の不純物濃度の測定結果、あるいは他の分析装置による不純物濃度の測定結果と、試料１中の不純物濃度の測定結果との関係から、それぞれの不純物濃度そのものを測定することができる。
（ステップＳ１０５）次に、質量分析を行っていない別の試料１を熱処理（アニール）する（本発明でいう「熱処理工程」に相当する。）。熱処理の条件に特に制限は無いが、例えば、１５０℃以上の温度で熱処理すると電解銅めっき膜６中の不純物が効率よく拡散し、解析に適した試料１が生成される。なお、本実施形態においては、３５０℃の温度で９０秒間、試料１に熱処理を施している。この熱処理により、電解銅めっき膜中の不純物が拡散し、不純物濃度の分布のバラつきが平坦化する。
（ステップＳ１０６）次に、熱処理した試料１について、電解銅めっき膜６の深さ方向の不純物の濃度分布を調べる（本発明でいう「第二の不純物濃度分析工程」に相当する。）。不純物濃度の分布の解析は、ステップＳ１０４と同様、ＳＩＭＳ等により行う。
図５は、Ｂａｃｋｓｉｄｅ ＳＩＭＳで調べた熱処理後の試料１の不純物濃度の分布を示すグラフである。図４に示す熱処理前の試料１の不純物濃度の分布と比較すると、電解銅めっき膜６の部分（すなわち、深さ０〜２８０ｎｍで示している部分。）の不純物濃度の分布のバラつきが平坦化していることが判る。
（ステップＳ１０７）次に、以下の手順により、ステップＳ１０４において取得した熱処理前の試料１の不純物濃度の分布とステップＳ１０６において取得した熱処理後の試料１の不純物濃度の分布とを比較し、熱処理の際の不純物の拡散を解析する（本発明でいう「拡散解析工程」に相当する。）。以下、ステップＳ１０７−１においてみかけの拡散係数、ステップＳ１０７−２において体拡散係数、界面吸着率、及び総拡散量に対する寄与度、ステップＳ１０７−３において粒界拡散による平均拡散距離、を求める。
（Ｓ１０７−１）（みかけの拡散係数を決定するステップ。）まず、みかけの拡散係数（Ｄ）について、以下の手順により求める。みかけの拡散係数をＤ、熱処理前の不純物の濃度をＣ０、熱処理時間をｔ、電解銅めっき膜６の表面からの深さをｘ、ＳＩＭＳのサンプル点の間隔をΔｘ、ＳＩＭＳのサンプル点の電解銅めっき膜６の表面からの距離をｘ０とする。
熱処理後の不純物濃度の分布の変化は、以下の式によってシミュレーション可能である。
Figure 2008107962
従って、ＳＩＭＳで調べた熱処理前の電解銅めっき膜６の不純物濃度（ステップＳ１０４で調べた不純物濃度。）をこの数式１に代入して算出し、プロットされるグラフが、ＳＩＭＳで調べた熱処理後の電解銅めっき膜６の不純物濃度の分布（ステップＳ１０６で調べた不純物濃度のグラフ。）に略一致するように、数式１の各係数の値を定める。
このように、シミュレーション式の各係数に所定の値を順次代入（シミュレーションをコンピュータで行う場合であれば、例えば、任意の区間Ｄｍｉｎ〜Ｄｍａｘを定めておき、Ｄｍｉｎ＋ΔＤ×ｋ（ｋ＝１，２，３，・・・ｎ）で決定される値を順次代入。）していき、実際の熱処理後の不純物濃度の分布がシミュレーションの式によってプロットされる不純物濃度の分布と略一致するようなシミュレーション式の係数を求めて決定することを、本願ではフィッティングと称する。
本実施形態において、熱処理前の不純物の濃度Ｃ０は、各サンプル点における不純物濃度であり、前述した図４に示すグラフが示す値（各深さにおける不純物の濃度）である。また、距離ｘ０は、電解銅めっき膜６の表面から隣接するサンプル点同士の中心位置までの距離であり、前述した図４に示すグラフの横軸の値である。また、熱処理時間ｔは、前述したように９０秒である。また、ＳＩＭＳのサンプル点の間隔Δｘは、ＳＩＭＳ装置の分解能によって決定されるものであり、本実施形態では１．３×１０−９ｍである。その他の値、すなわち、みかけの拡散係数Ｄが未知数である。
そこで、数式１のＤに所定の値を順次代入していく。所定の値を代入する都度、深さｘと不純物濃度Ｃの関係を示すグラフをプロットし、プロットされたグラフと図５に示す熱処理後の実測値の不純物濃度の分布とが一致するＤを探す（フィッティング）。
本実施形態では、フィッティングを行った結果、みかけの拡散係数Ｄとして、炭素（Ｃ）については１．０×１０−１８、酸素（Ｏ）については６．３×１０−１９、塩素（Ｃｌ）については６．４×１０−１９の場合に、シミュレーション式のグラフとステップＳ１０６で調べた不純物濃度分布のグラフとが略一致した。図６は、熱処理前の不純物濃度の分布、熱処理後の不純物濃度の分布、及びシミュレーションによる不純物濃度の分布を示す。図６において示すように、シミュレーション式によってプロットされるグラフが熱処理後の不純物濃度の実測値のグラフと略一致するようにする。
（Ｓ１０７−２）（体拡散係数、界面吸着率、総拡散量に対する寄与度を決定するステップ。）次に、体拡散係数（Ｄｖ）、界面吸着率ｋ、および総拡散量に対する粒界拡散の寄与度ｓについて、以下の手順により求める。
熱処理後の不純物の分布の変化は、前述した数式１に示されるシミュレーションの式の通りであるが、この数式１は以下のように分解される。
Figure 2008107962
ここで、ｇ（ｘ、ｔ）は、体拡散による不純物の拡散をシミュレーションしている式であり、以下の数式で構成されている。
Figure 2008107962
また、ｈ（ｘ、ｔ）は、粒界拡散による不純物の拡散をシミュレーションしている式であり、以下の数式で構成されている。
Figure 2008107962
なお、粒界拡散係数Ｄｇｂは、体拡散係数Ｄｖに比べて非常に大きい。これは、不純物は、結晶粒の中を拡散するよりも結晶粒の間の粒界を拡散するほうが、早く拡散するためである。したがって、ｈ（ｘ，ｔ）は、αｉの値によらず、ほぼ一定の値とみなすことができる。
また、粒界拡散では、電解銅めっき膜６の表面や界面で何回も反射される。よって、粒界拡散のシミュレーション式においては、全体量を保存するため、ｈ（ｘ，ｔ）に以下の数式Ｊを乗算している。
Figure 2008107962
なお、Ｊ・ｈ（ｘ，ｔ）は、以下に示すように、深さｘや熱処理時間ｔに影響されない一定の値になる。なお、以下の式において、Ｃａｖｅは表面から界面までの不純物の平均濃度である。
Figure 2008107962
さらに、粒界拡散の界面反射では、反射の際の吸着による拡散量が低減する。よって、粒界拡散のシミュレーション式においては、吸着による拡散量の低減を考慮し、以下の数式Ｌを乗算している。
Figure 2008107962
なお、上記数式７において、
Figure 2008107962
は、粒界拡散原子が界面に衝突する平均回数である。
以上のように、みかけの濃度分布の拡散シミュレーションの式：Ｃ（ｘ，ｔ）は、体拡散のシミュレーション式と粒界拡散のシミュレーション式とを重ね合わせた式であり、ｓ（総拡散量に対する粒界拡散の寄与度）、Ｄｖ（体拡散係数）、ｎ（熱処理前の全プロット点数）、Δαｉ（各プロット点間の幅）、αｉ（表面から各プロット点までの距離）、ｋ（バリアメタル膜４への不純物の吸着確率）、ｍ（熱処理前の電解銅めっき膜表面からバリアメタル膜４（Ｔａ界面）までのプロット点数、αｉｎｔ（表面からバリアメタル膜４までの距離）、Ｄｇｂ（粒界拡散係数）、といった係数で構成される。
ここで、本実施形態において、Ｄｇｂは文献から取得される値であり、炭素（Ｃ）、酸素（Ｏ）、塩素（Ｃｌ）については何れも６．３×１０−１３である。ｍやｎ、Δαｉ、αｉはＳＩＭＳの分解能によって決定される値であり、αｉｎｔは電解銅めっき膜を成膜する際に決定される値である。よって、数式２において未知の係数は、ｓ、Ｄｖ、ｋということになる。
そこで、ＳＩＭＳで調べた熱処理前の電解銅めっき膜６の不純物濃度をこの数式１に代入して算出し、プロットされるグラフが、ＳＩＭＳで調べた熱処理後の電解銅めっき膜６の不純物濃度の分布に略一致するように、数式２の各係数（ｓ、Ｄｖ、ｋ）に所定の値を順次代入していく（フィッティング）。
本実施形態では、フィッティングを行った結果、総拡散量に対する粒界拡散の寄与度ｓとして、炭素（Ｃ）については０．４２、酸素（Ｏ）と塩素（Ｃｌ）については０．３８の場合にシミュレーションの式とステップＳ１０６のグラフとが略一致した。
また、体拡散係数Ｄｖとして、炭素（Ｃ）については１．０×１０−１９が、酸素（Ｏ）については１．０×１０−１９が、塩素（Ｃｌ）については２．０×１０−１９が取得された。
また、界面吸着率ｋとして、炭素（Ｃ）については０．００５が、酸素（Ｏ）については０が、塩素（Ｃｌ）については０．００５が取得された。
（Ｓ１０７−３）（粒界拡散による平均拡散距離を決定するステップ。）次に、粒界拡散による平均拡散距離を、以下の数式により算出する。
Figure 2008107962
なお、上記式において、「平均距離」とは電解銅めっき膜の粒内と粒界の両方に分布している不純物の平均の距離である。
以上、ステップＳ１０７−１〜３によって取得された各係数等を、以下の表にまとめる。
Figure 2008107962
上記の表１における「Ｃｕめっき膜におけるみかけの拡散係数」が、本発明でいう、「拡散係数」に相当する。
なお、上記の表１において、「粒界拡散によるＴａ界面（バリアメタル膜）の平均反射回数」は、「平均距離／電解銅めっき膜の厚さ／２」によって算出される。
また、上記表１の「表面偏析、表面析出確率」は、電解銅めっき膜を不活性ガスや真空中で熱処理しても電解銅めっき膜中に含まれている不純物である酸素や炭素、窒素などが表面に析出する量が非常に少ないため、ゼロと仮定している。
＜評価方法の効果＞
以上、本発明に係る半導体装置の評価方法によれば、不純物の濃度分布をコントロールした電解銅めっき膜を有する半導体装置を試料として用意し、この試料を用いて熱処理前後の不純物濃度の分布を二次イオン質量分析法で解析しているため、電解銅めっき膜を熱処理した際の不純物の拡散の挙動を解析し、評価することが可能となる。解析結果および評価結果から得られた電解銅めっき膜の体拡散係数等は、例えば、半導体装置に配線層を形成する目的で成膜した電解銅めっき膜の不純物濃度をコントロールしたい場合に使うことができる。すなわち、例えば、上記の数式Ｃ（ｘ，ｔ）に取得した拡散係数Ｄを当てはめることで、電解銅めっき膜を所望の不純物濃度にしたい場合の熱処理時間や熱処理温度を決定することが可能となる。これにより、例えば半導体製造プロセスを設計する際の熱処理時間や熱処理温度を容易に決定することが可能となる。

Claims (16)

  1. 半導体基板に銅めっき膜が成膜された試料である半導体装置を製造する半導体装置製造工程であって、成膜する銅めっき膜中の不純物の濃度分布が所望の濃度分布となるように、該半導体基板上を流れるめっき電流の単位面積あたりの電流密度が所定の電流密度である第一電流密度の状態と、該第一電流密度とは異なる電流密度である第二電流密度の状態と、を遷移する印加パターンの電流を流すことで半導体基板に銅めっき膜を成膜する半導体装置製造工程と、
    前記半導体装置製造工程で製造された前記半導体装置を分析し、該半導体装置の銅めっき膜中に含まれる不純物の濃度分布を取得する第一の不純物濃度分析工程と、
    前記半導体装置を熱処理する熱処理工程と、
    前記熱処理工程において熱処理された前記半導体装置を分析し、該半導体装置の銅めっき膜中に含まれる不純物の濃度分布を取得する第二の不純物濃度分析工程と、
    前記第一の不純物濃度分析工程において取得された不純物の濃度分布と前記第二の不純物濃度分析工程において取得された不純物の濃度分布とを比較し、熱処理の際の不純物の拡散を解析する拡散解析工程と、
    を有する半導体装置の評価方法。
  2. 前記拡散解析工程は、前記第一の不純物濃度分析工程において取得された不純物の濃度分布と前記第二の不純物濃度分析工程において取得された不純物の濃度分布とを比較し、熱処理の際の熱処理時間に対する不純物の拡散速度の度合である拡散係数を解析する、請求項１に記載の半導体装置の評価方法。
  3. 前記拡散解析工程は、不純物の濃度分布と熱処理の時間との関係に基づいて前記拡散係数を解析する、請求項２に記載の半導体装置の評価方法。
  4. 前記第二電流密度は、前記第一電流密度の少なくとも２倍以上の電流密度である、請求項１から３の何れかに記載の半導体装置の評価方法。
  5. 前記第二電流密度は、前記第一電流密度の少なくとも５倍以上の電流密度である、請求項４に記載の半導体装置の評価方法。
  6. 前記半導体装置の銅めっき膜は、前記第一電流密度の状態と前記第二電流密度の状態とに加え、前記第二電流密度とは異なる電流密度である第三電流密度の状態と、を更に遷移する印加パターンの電流を流すことにより、該銅めっき膜中の不純物の濃度分布が所望の濃度分布となるように成膜される、請求項１から５の何れかに記載の半導体装置の評価方法。
  7. 前記第三電流密度は、前記第二電流密度の少なくとも２倍以上の電流密度である、請求項６に記載の半導体装置の評価方法。
  8. 前記第三電流密度は、前記第二電流密度の少なくとも５倍以上の電流密度である、請求項７に記載の半導体装置の評価方法。
  9. 前記第三電流密度は、前記第二電流密度の少なくとも２分の１以下の電流密度である、請求項６に記載の半導体装置の評価方法。
  10. 前記第三電流密度は、前記第二電流密度の少なくとも５分の１以下の電流密度である、請求項９に記載の半導体装置の評価方法。
  11. 前記熱処理工程は、１５０℃以上の温度で前記半導体装置を熱処理する、請求項１から１０の何れかに記載の半導体装置の評価方法。
  12. 前記第一の不純物濃度分析工程と前記第二の不純物濃度分析工程は、二次イオン質量分析法を用いて前記不純物の濃度分布を取得する、請求項１から１１の何れかに記載の半導体装置の評価方法。
  13. 前記半導体装置の銅めっき膜は、硫酸銅による電解めっきで成膜される、請求項１から１２の何れかに記載の半導体装置の評価方法。
  14. 前記半導体装置の銅めっき膜は、シリコン基板の上に成膜されたバリアメタル膜とシード膜の上に成膜される、請求項１から１３の何れかに記載の半導体装置の評価方法。
  15. 前記拡散解析工程は、熱処理の際の不純物の拡散をＲａｎｄｏｍ ｗａｌｋ ｍｏｄｅｌに基づいて解析する、請求項１から１４の何れかに記載の半導体装置の評価方法。
  16. 前記拡散解析工程は、熱処理の際の不純物の拡散をＲａｍｄｏｍ ｗａｌｋ ｍｏｄｅｌに基づいて解析し、且つ前記バリアメタルでの不純物の吸着率を組み入れた上で不純物の拡散の分布を解析する、請求項１５に記載の半導体装置の評価方法。
JP2009502379A 2007-03-05 2007-03-05 拡散係数の算定方法 Expired - Fee Related JP5333207B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/054192 WO2008107962A1 (ja) 2007-03-05 2007-03-05 半導体装置の評価方法

Publications (2)

Publication Number Publication Date
JPWO2008107962A1 true JPWO2008107962A1 (ja) 2010-06-03
JP5333207B2 JP5333207B2 (ja) 2013-11-06

Family

ID=39737867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009502379A Expired - Fee Related JP5333207B2 (ja) 2007-03-05 2007-03-05 拡散係数の算定方法

Country Status (3)

Country Link
US (1) US7803642B2 (ja)
JP (1) JP5333207B2 (ja)
WO (1) WO2008107962A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102590726B (zh) * 2012-02-23 2014-01-08 北京航空航天大学 一种评估功率vmos管寿命以及可靠性的分析方法
JP6080009B2 (ja) * 2013-05-13 2017-02-15 国立大学法人茨城大学 半導体集積回路装置及びその製造方法、並びに該半導体集積回路装置に使用する低抵抗率銅配線の探索方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268291B1 (en) * 1995-12-29 2001-07-31 International Business Machines Corporation Method for forming electromigration-resistant structures by doping
US6123825A (en) * 1998-12-02 2000-09-26 International Business Machines Corporation Electromigration-resistant copper microstructure and process of making
KR100385042B1 (ko) * 1998-12-03 2003-06-18 인터내셔널 비지네스 머신즈 코포레이션 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법
WO2004053971A1 (ja) * 2002-12-09 2004-06-24 Nec Corporation 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法
JP4492919B2 (ja) * 2003-05-19 2010-06-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006019708A (ja) * 2004-06-04 2006-01-19 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP4178295B2 (ja) * 2004-07-14 2008-11-12 富士通マイクロエレクトロニクス株式会社 銅からなる配線を有する半導体装置及びその製造方法
JP2006040908A (ja) * 2004-07-22 2006-02-09 Toshiba Corp 半導体装置の製造方法
JP2006294922A (ja) * 2005-04-12 2006-10-26 Renesas Technology Corp 半導体装置の製造方法
JP5484691B2 (ja) * 2008-05-27 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US7803642B2 (en) 2010-09-28
WO2008107962A1 (ja) 2008-09-12
US20090317925A1 (en) 2009-12-24
JP5333207B2 (ja) 2013-11-06

Similar Documents

Publication Publication Date Title
JP5203602B2 (ja) 銅でないメッキ可能層の上への銅の直接電気メッキのための方法
Knaut et al. Atomic layer deposition for high aspect ratio through silicon vias
JPWO2004053971A1 (ja) 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法
CN103972160B (zh) 一种降低在线wat测试对铜互连可靠性影响的方法
Bastos et al. Oxygen reaction-diffusion in metalorganic chemical vapor deposition HfO 2 films annealed in O 2
Carreau et al. Evolution of Cu microstructure and resistivity during thermal treatment of damascene line: Influence of line width and temperature
Cheng et al. Effect of copper barrier dielectric deposition process on characterization of copper interconnect
JP5333207B2 (ja) 拡散係数の算定方法
US7781339B2 (en) Method of fabricating semiconductor interconnections
De Felipe et al. Capacitance–voltage, current–voltage, and thermal stability of copper alloyed with aluminium or magnesium
Qin et al. SIMS/ARXPS—A new technique of retained dopant dose and profile measurement of ultralow-energy doping processes
Misra et al. Evaluation of diffusion barrier and electrical properties of tantalum oxynitride thin films for silver metallization
US20110121459A1 (en) Semiconductor interconnection
Iijima et al. Growth Behavior of Self-Formed Barrier Using Cu-Mn Alloys at 350 to 600oC
Kao et al. Stabilized copper plating method by programmed electroplated current: Accumulation of densely packed copper grains in the interconnect
US6617176B1 (en) Method of determining barrier layer effectiveness for preventing metallization diffusion by forming a test specimen device and using a metal penetration measurement technique for fabricating a production semiconductor device and a test specimen device thereby formed
Brunoldi et al. Impact of narrow trench geometries on copper film crystallography
Ryan et al. Line resistance and electromigration variations induced by hydrogen-based plasma modifications to the silicon carbonitride/copper interface
Spurlin et al. Remote plasma processing for reduction of CuOx before damascene electroplating
Yang et al. Enhanced electromigration resistance through grain size modulation in copper interconnects
Haumesser et al. Copper post-electroplating anneal: evaluation of in-line vs. furnace anneal on layer properties
KR100664816B1 (ko) 장벽 금속막의 성능 측정 방법
Wojcik et al. Investigations on Ru-Mn films as plateable Cu diffusion barriers
JP4387232B2 (ja) 半導体装置の製造方法
KR100491310B1 (ko) 반도체 배선용 금속막 형성 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130715

R150 Certificate of patent or registration of utility model

Ref document number: 5333207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees