JPWO2008001644A1 - 極性切換回路及び給電ユニット - Google Patents
極性切換回路及び給電ユニット Download PDFInfo
- Publication number
- JPWO2008001644A1 JPWO2008001644A1 JP2008522467A JP2008522467A JPWO2008001644A1 JP WO2008001644 A1 JPWO2008001644 A1 JP WO2008001644A1 JP 2008522467 A JP2008522467 A JP 2008522467A JP 2008522467 A JP2008522467 A JP 2008522467A JP WO2008001644 A1 JPWO2008001644 A1 JP WO2008001644A1
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- switch
- voltage
- input terminal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 51
- 230000003071 parasitic effect Effects 0.000 claims description 35
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000001934 delay Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 description 64
- 238000010586 diagram Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
- H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
- H02H11/003—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection using a field effect transistor as protecting element in one of the supply lines
Abstract
Description
本発明に係る極性切換回路は、直流電源と負荷との間に介在して、負荷に繋がる2本の給電導体へ直流電源を接続するものであり、
上記直流電源の正極に接続される正入力端子IN+と、
上記直流電源の負極に接続される負入力端子IN−と、
上記2本の給電導体の一方に接続される第1出力端子OUT1と、
上記2本の給電導体の他方に接続される第2出力端子OUT2と、
上記正入力端子と上記第1出力端子との間に挿入した第1スイッチSW1と、
上記正入力端子と上記第2出力端子との間に挿入した第2スイッチSW2と、
上記負入力端子と上記第1出力端子との間に挿入した第3スイッチSW3と
上記負入力端子と上記第2出力端子との間に挿入した第4スイッチSW4とを備える。
一方、上記第1出力端子と上記第2出力端子にそれぞれ印加される電圧が等しい時、上記第1遅延回路と上記第2遅延回路が共に動作するが、上記第1遅延回路による遅延よりも上記第2遅延回路による遅延時間が長くなるように構成される。即ち、給電システムに最初に直流電源を接続する場合で、未だ給電導体の極性が決定されていない場合は、第1遅延回路での遅延が第2遅延回路よりも短いため、第1スイッチング素子の制御端に印加される電圧が所定値未満に降下するのが早められ、第1スイッチング素子が第2スイッチング素子よりも早く導通して、第1出力端子に直流電源正極を与えることが優先的に行われる。一度、第1出力端子に正極が印加されると、第2スイッチング素子の制御端には所定値以上の制御電圧が加えられて第2スイッチング素子が遮断され、第1出力端子を正極とし、第2出力端子を負極に決定する。
このように、給電システムに始めて直流電源を接続する場合は、第1出力端子に接続される給電導体を優先的に正極とすることができ、給電システムの標準化が達成でき、標準化された極性に基づいて、負荷を給電システムに接続することができる。
好ましくは、上記第1スイッチング素子及び第2スイッチング素子がゲート・ソース間に寄生容量を有するFETで構成される。第1スイッチング素子のソースが上記正入力端に結合されると共にドレインが第1出力端子に接続され、ソース電圧がゲート電圧よりも所定値以上の時に導通して、上記の正入力端子を上記第1出力端子に接続される。この場合、上記第1遅延回路は、上記寄生容量C1と、この寄生容量と直列に上記正入力端子と上記第2出力端子との間に挿入された第1抵抗R1とで構成されて、第1抵抗R1と寄生容量C1との間の接続点がゲートGに接続される。上記第2スイッチング素子のソースが上記正入力端に結合されると共にドレインが第2出力端子に接続され、ソース電圧がゲート電圧よりも所定値以上の時に導通して、上記の正入力端子IN+が上記第2出力端子OUT2に接続される。上記第2遅延回路(R2、C2)は、上記寄生容量C2と、この寄生容量と直列に上記正入力端子IN+と上記第1出力端子OUT1との間に挿入された第2抵抗R2とで構成されて、第2抵抗と寄生容量との間の接続点がゲートGに接続される。上記第1抵抗R1の抵抗値が第2抵抗R2の抵抗値よりも小さくて、第1遅延回路の時定数を第2遅延回路の時定数よりも小さくすることで、上記第1遅延回路による遅延よりも上記第2遅延回路による遅延時間が長くなるように構成される。このように、FETが本来的に備える寄生容量を利用して各遅延回路が構成でき、最小の部品点数で上の機能を有する切換回路が構成できる。
また、FETでの許容ゲート・ソース電圧を超える電圧が直流電源から供給される場合は、FETを保護するための分圧抵抗が使用される。即ち、上記正入力端子IN+と上記第2出力端子との間で上記第1抵抗R1と直列に第1分圧抵抗が接続され、第1抵抗R1と上記第1分圧抵抗R11との間の接続点に上記第1スイッチング素子のゲートが接続される。同様に、上記正入力端子IN+と上記第1出力端子との間で上記第2抵抗R2と直列に第2分圧抵抗が接続され、第2抵抗R2と上記第2分圧抵抗R21との間の接続点に上記第2スイッチング素子のゲートが接続される。この構成により、FETである第1スイッチング素子及び第2スイッチング素子のゲート・ソース電圧を所定値以下に分圧することができ、FETを保護することができる。
更に、本発明の極性切換回路の出力が誤って短絡した場合にFETの温度上昇を押さえてFETを保護するために、上記第1分圧抵抗R11と上記正入力端子IN+との間に第1ツェナーダイオードが挿入され、上記第2分圧抵抗R21と上記正入力端子IN+との間に第2ツェナーダイオードが挿入することが好ましい。
<第1の実施形態>
図1は、本発明の第1の実施形態に係る極性切換回路を示し、4つのMOSFETで構成されるスイッチSW1〜SW4が、正負入力端子IN+、IN−と、第1及び第2出力端子OUT1、OUT2との間で、ブリッジ接続される。正入力端子IN+は、直流電源10の正極に接続され、負入力端子IN−は直流電源の負極に接続される。第1スイッチSW1は、正入力端子IN+と第1出力端子OUT1との間に挿入されて、ソースSを正入力端子IN+に接続して、ドレインDを第1出力端子OUT1に接続する。第2スイッチSW2は、正入力端子IN+と第2出力端子OUT2との間に挿入されて、ソースSを正入力端子IN+に接続して、ドレインDを第2出力端子OUT2に接続する。第3スイッチSW3は、負入力端子IN―と第1出力端子OUT1との間に挿入されて、ソースSを負入力端子IN−に接続して、ドレインDを第1出力端子OUT1に接続する。第4スイッチSW4は、負入力端子IN―と第2出力端子OUT2との間に挿入されて、ソースSを負入力端子IN−に接続して、ドレインDを第2出力端子OUT2に接続する。
第1スイッチSW1及び第2スイッチを構成するMOSFETであるスイッチング素子は、ゲート電圧よりソース電圧が高い場合に、導通するP型トランジスタであり、第3スイッチSW3及び第4スイッチSW4を構成するMOSFETであるスイッチング素子は、ゲート電圧がソース電圧より高い場合に、導通するN型トランジスタである。
各スイッチを構成するスイッチング素子は、それぞれ、ゲート・ソース間に寄生容量C1〜C4を本来的に有するもので、第1スイッチSW1及び第2スイッチSW2での寄生容量C1、C2はそれぞれ1000pF、第3スイッチ素子SW3及び第4スイッチSW4での寄生容量C3、C4はそれぞれ300pFである。この値は、単なる例示に過ぎず、必要に応じて変更することが可能であり、C1、C2とC3、C4の間の大小関係もP型とN型のスイッチの間で逆転する場合もある。
各スイッチング素子には、それぞれ抵抗R1〜R4が寄生容量C1〜C4と直列に接続されて、遅延回路を形成し、抵抗と寄生容量との接続点が各スイッチング素子のゲートに接続される。各遅延回路は、寄生容量への充電速度を調整することで、各スイッチング素子が導通するタイミングを変化させるものであり、後述するように、給電システムへ最初に給電ユニットを接続する際に、給電導体1A、1Bの極性を決定するために、第1スイッチSW1と第2スイッチの一方を優先的に動作させるように設定されている。
本発明の極性切換回路20は、既に稼働している給電システムに、給電ユニットを追加する場合に、第1出力端子OUT1と第2出力端子OUT2に出力する電圧を、給電導体1A、1Bの極性に応じた電圧に合致させるものであり、作業者が給電導体の極性を予め調べる必要を無くして、給電ユニット40の追加接続作業を容易にするものである。
以下に、既に稼働している給電システムに給電ユニットを追加した場合の極性切換回路の動作について説明する。この説明では、給電導体1Aが+12Vの電圧が印加されている正極であり、給電導体1Bが0Vの電圧が印加されている負極であり、直流電源が12Vの直流電圧を供給するものとする。
1)第1出力端子OUT1が、正極の給電導体1Aに接続され、第2出力端子OUT2が負極の給電導体1Bに接続された場合
この場合、第1スイッチSW1と第2スイッチSW2のソースSには、共に、直流電源からの正極電圧12Vが印加され、第3スイッチSW3と第4スイッチのソースSには、共に直流電源からの0Vが印加される。一方、給電システムからは、第1出力端子OUT1に12Vが印加され、第2出力端子OUT2に0Vが印加される。
このため、第1スイッチSW1では、第2出力端子OUT2からの0Vがゲート電圧となって、ゲート電圧(0V)<ソース電圧(12V)の関係が満たされ、第1スイッチSW1がオンし、第2スイッチSW2では、ゲート電圧とソース電圧が共に12Vとなり、オン条件(ゲート電圧<ソース電圧)が満たされずにオフとなり、第2スイッチSW2がオフとなる。また、第3スイッチSW3では、ソース電圧とゲート電圧が共に0Vとなり、オン条件である(ゲート電圧>ソース電圧)が満たされずに、オフとなり、第4スイッチSW4では、ゲート電圧(12V)>ソース電圧(0V)となって、第4スイッチSW4がオンする。従って、第1スイッチSW1と第4スイッチSW4だけがオンされて、直流電源の正極電圧12Vが第1出力端子OUT1に印加され、直流電源の負極電圧0Vが第2出力端子OUT2に印加されることになり、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
2)第1出力端子OUT1が、負極の給電導体1Bに接続され、第2出力端子OUT2が正極の給電導体1Bに接続された場合
この場合、第1スイッチSW1と第2スイッチSW2のソースSには、共に、直流電源からの正極電圧12Vが印加され、第3スイッチSW3と第4スイッチのソースSには、共に直流電源からの0Vが印加される。一方、給電システムからは第1出力端子OUT1には0Vが印加され、第2出力端子OUT2には12Vが印加される。
このため、第1スイッチSW1では、第2出力端子OUT2からの12Vがゲート電圧となり、オン条件(ゲート電圧<ソース電圧)が満たされずに、オフする。第2スイッチSW2では、ゲート電圧(0V)<ソース電圧(12V)となって、オンする。また、第3スイッチSW3では、ゲート電圧(12V)>ソース電圧(0V)となってオンする。第4スイッチSW4では、ゲート電圧とソース電圧が共に0Vとなって、オン条件(ゲート電圧>ソース電圧)が満たされずに、オフする。従って、第2スイッチSW2と第3スイッチSW3だけがオンされて、直流電源の正極電圧12Vが第2出力端子OUT2に印加され、直流電源の負極電圧0Vが第1出力端子OUT2に印加されることになり、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
3)最初に給電ユニットを給電システムに接続する場合
この場合、給電導体1A、1Bは共に0Vであり、この状態で給電ユニット40の第1出力端子OUT1と第2出力端子OUT2を給電導体に接続すると、第1出力端子OUT1及び第2出力端子OUT2には、実質的な電圧が印加されない。接続直後は、第1スイッチSW1、第2スイッチSW2の各ゲートGへ、正極入力端子IN+から寄生容量C1、C2を介して12Vが印加され、各寄生容量C1、C2の充電が開始される。接続直後においては、第1スイッチSW1及び第2スイッチSW2は共にゲート電圧が12V及びソース電圧が12Vとなるため、共にオフされているが、寄生容量C1、C2への充電に伴って、ゲート電圧が12Vよりも低くなると、オンされる。ここで、各スイッチにおける各充電回路は、寄生容量C1、C2とこれに接続される抵抗R1、R2とで構成されており、R1=1kΩ、R2を2kΩとして第1スイッチの充電回路の時定数を第2スイッチよりも早くしている。このため、第1スイッチSWのゲート電圧の低下が第2スイッチよりも早くなることで、第1スイッチが早くオンする。この結果、第1出力端子OUT1には直流電源からの12Vが印加されることになり、これに伴って、第2スイッチSW2のゲートが12Vに固定され、第2スイッチSWのオフが確定される。第3スイッチSW3は接続直後からゲート電圧及びソース電圧が共に0Vに固定されるため、オフが維持される。一方、第4スイッチSW4は、接続直後ではゲート電圧及びソース電圧が共に0Vであるため、オフしているが、第1スイッチSW1がオンして第1出力端子OUT1の電圧が12Vとなることに伴って、ゲート電圧が12Vとなることで、オン条件(ゲート電圧<ソース電圧)が満たされて、オンされる。従って、始めて給電ユニットを給電システムに接続する場合は、第1出力端子OUT1が優先的に直流電源の正極12Vが印加されることになる。
尚、抵抗R1、R2の関係をR1<R2であれば、接続直後で第2スイッチSW2が先にオンし、第2スイッチSW2と第3スイッチSW3がオンし、第1スイッチSW1と第4スイッチSW4がオフして、第2出力端子OUT2に12Vの正極を与え、第1出力端子OUT1に0Vの負極が与えられることになる。
この実施形態では、抵抗R1とR2との抵抗値に明白な差を付けて、第1スイッチSW1を第2スイッチSW2よりも早くオンさせるように設定しているが、各スイッチの充電回路の間には、抵抗や寄生容量のばらつきにより、時定数の差があることが予想されるため、このようなばらつきを利用して、第1スイッチSW1と第4スイッチSW4の組と、第2スイッチSW2と第3スイッチSW3との組との何れか一方が優先的にオンされて、給電導体1A、1Bのどちらか一方を正極とすることが決定される。その後に、給電ユニット40を追加する場合は、上述したように、給電導体1A、1Bの極性が判断されて、追加する給電ユニットの出力極性が既存の給電システムの極性に合致される。
ところで、第1スイッチSW1と第2スイッチSW2の充電回路の時定数は、抵抗R1、R2、寄生容量C1、C2のばらつきによって、異なることが予想されるが、万一、両方の時定数が一致する場合は、第3スイッチSW3と第4スイッチSW4での充電回路の時定数が同様に、抵抗と寄生容量のばらつきによって、異なることで、第1スイッチSW1と第4スイッチSW4の組と、第2スイッチSW2と第3スイッチSW3との組との何れか一方が優先的にオンされて、給電導体1A、1Bのどちらか一方を正極とすることが決定される。
即ち、給電ユニットの接続後に、第1スイッチSW1と第2スイッチSW2が一時的に何れもオン状態となって、第1出力端子OUT1及び第2出力端子OUT2とに12Vの電圧が印加されるような場合は、この電圧がそれぞれ、抵抗R3、R4と寄生容量C3、C4とへ負入力端子IN―(0V)との間で印加されて、各充電回路の寄生容量C3、C4を充電することになる。この場合、第3スイッチSW3及び第4スイッチSW4のソース電圧は負入力端子と同電位の0Vであることから、第4スイッチSW4の充電回路の時定数が第3スイッチSW3の充電回路の時定数よりも小さければければ、寄生容量C3、C4への充電速度が異なり、第4スイッチSW4のゲート電圧が0Vからの上昇速度が第3スイッチSW3よりも早くなることで、第4スイッチSW4が先にオンとなり、第2出力端子OUT2を負極に決定する。この結果、第3スイッチSW3のゲート電圧が0Vに固定され、ソース電圧(0V)と等しくなることで、第3スイッチSW3がオフされる。同時に第1スイッチSW1のゲート電圧が0Vに固定されることで、第1スイッチSW1のオンが確定され、これに伴って第1出力端子OUT1が12Vに固定されることで、第2スイッチSW2のゲート電圧が12Vに固定されて、第2スイッチSW2のオフが確定する。これにより、第1出力端子OUT1へは直流電源からの正極が与えられる。同様に、第3スイッチSW3の充電回路の時定数が第4スイッチSW4の充電回路の時定数よりも小さければければ、寄生容量C3、C4への充電速度が異なることで、第3スイッチSW3がオンとなり、これに伴って、第4スイッチSW4と第1スイッチSW1がオフされ、第2スイッチSW2がオンとなって、第2出力端子OUT2に直流電源からの正極が与えられる。
このように、第1スイッチと第2スイッチとの充電回路の時定数や、第3スイッチと第4スイッチの充電回路の時定数には、抵抗R1〜R4、寄生容量C1〜C4のばらつきにより、差が生じることが予想されるため、その差異によって、直流電源の正極を第1出力端子OUT1と第2出力端子OUT2との何れか一方へ優先的に割り当てることが可能である。しかしながら、本実施形態においては、一貫した安定動作を与える意味で、R1<R2とするか、或いは、R1=R2でR3>R4(R3=2KΩ、R4=1kΩ)として、第1出力端子OUT1に直流電源の正極を出力するようにしている。勿論、R1>R2或いは、R1=R2でR3<R4として、第2出力端子OUT2に直流電源の正極を出力するようにしてもよい。
図4〜図6は、上述の極性切換回路の変更態様を示すもので、図4の変更態様では、第1スイッチSW1及び第2スイッチSW2のみに、抵抗R1、R2を接続して充電回路を形成して、R1とR2の値を異なえた例を示し、図5及び図6の変更態様では、第3スイッチSW3と第4スイッチSW4のみに、抵抗R3、R4を接続して充電回路を形成して、R3とR4の値を異なえた例を示す。
尚、上記の実施形態及び変更態様では、スイッチング素子の寄生容量を利用して対応するスイッチへ充電回路を付加した例を示したが、本発明は必ずしもこれのみに限定されるものではなく、例えば、インダクタと抵抗との組み合わせで充電回路を形成するようにしてもよい。
図7は、上述の実施形態の極性切換回路の更に他の変更態様を示す。この変更態様では、各充電回路を構成する抵抗R1〜R4に対してそれぞれ、分圧抵抗をR11、R21、R31、R41を接続して、各スイッチング素子のゲートに印加される電圧を低く抑えている。この構成は、直流電源10の出力電圧が、例えば、24Vであり、スイッチング素子として使用するMOSFETでの許容ゲート・ソース電圧を超える場合に、スイッチング素子を保護するために有用である。
以下、各分圧抵抗の具体的な接続関係を説明する。第1スイッチSW1では、第1分圧抵抗R11が、正入力端子IN+と第2出力端子OUT2との間で、第1抵抗R1と直列に接続され、第1分圧抵抗R11と第1抵抗R1の間の接続点にスイッチング素子のゲートGが接続される。第2スイッチSW2では、第2分圧抵抗R21が、正入力端子IN+と第1出力端子OUT1との間で、第2抵抗R2と直列に接続され、第2分圧抵抗R21と第2抵抗R2の間の接続点にスイッチング素子のゲートGが接続される。第3スイッチSW3では、第3分圧抵抗R31が、負入力端子IN−と第2出力端子OUT2との間で、第3抵抗R3と直列に接続され、第3分圧抵抗R31と第3抵抗R3の間の接続点にスイッチング素子のゲートGが接続される。第4スイッチSW4では、第4分圧抵抗R41が、負入力端子IN−と第1出力端子OUT1との間で、第4抵抗R4と直列に接続され、第4分圧抵抗R41と第4抵抗R4の間の接続点にスイッチング素子のゲートGが接続される。
更に、この変更態様では、第1出力端子OUT1と第2出力端子OUT2の間で短絡が生じた場合に、各スイッチング素子に流れる電流を制限してスイッチング素子を破壊から保護するために、各分圧抵抗R11、R21、R31、R41にそれぞれ、ツェナーダイオードZD1、ZD2、ZD3、ZD4を直列に接続している。即ち、第1ツェナーダイオードZD1が、第1分圧抵抗R11と正入力端子IN+との間に挿入され、第2ツェナーダイオードZD2が、第2分圧抵抗R21と正入力端子IN+との間に挿入され、第3ツェナーダイオードZD3が、第3分圧抵抗R31と負入力端子IN―との間に挿入され、第4ツェナーダイオードZD4が、第4分圧抵抗R41と負入力端子IN−との間に挿入される。
<第2の実施形態>
図8は、本発明の第2の実施形態に係る極性切換回路を示す。この実施形態では各スイッチSW1〜SW4として、バイポーラトランジスタを使用し、第1出力端子OUT1及び第2出力端子OUT2の電位を検出して各スイッチを制御する制御回路100を備える。
第1スイッチSW1はNPN型バイポーラトランジスタであり、コレクタが正入力端IN+に結合されると共にエミッタが第1出力端子OUT1に接続され、ベース電圧が閾値以上となった時に導通して、正入力端子IN+を第1出力端子OUT1に接続する。第2スイッチSW2はNPN型バイポーラトランジスタであり、コレクタが正入力端IN+に結合されると共にエミッタが第2出力端子OUT2に接続され、ベース電圧が閾値以上となった時に導通して、正入力端子IN+を上記第2出力端子OUT2に接続する。第3スイッチSW3はPNP型バイポーラトランジスタであり、コレクタが負入力端IN-に結合されると共にエミッタが第1出力端子OUT1に接続され、ベース電圧が閾値未満となった時に導通して、負入力端子IN-を第1出力端子OUT1に接続する。第4スイッチSW4はPNP型バイポーラトランジスタであり、コレクタが負入力端に結合されると共にエミッタが第2出力端子OUT2に接続され、ベース電圧が閾値未満となった時に導通して、負入力端子IN-を第2出力端子に接続する。
制御回路100は、第1出力端子OUT1に印加される第1電位と、第2出力端子OUT2に印加される第2電位とを検出して各スイッチSW1〜SW4を制御する様に構成され、以下の機能を達成する。
i)第1電位が第2電位よりも大きい場合に、第1スイッチSW1と第3スイッチSW3の各 ベースに閾値以上の制御電圧を与えるとともに、第2スイッチSW2と第4スイッチSW 4の各ベースに閾値未満の制御電圧を与える。
ii)第1電位が第2電位よりも小さい場合に、第1スイッチSW1と第3スイッチSW3の 各ベースに閾値未満の制御電圧を与えると共に、第2スイッチSW2と第4スイッチSW 4の各ベースに閾値以上の制御電圧を与える。
iii)第1電位と第2電位とが同電位の場合に、第1スイッチSW1と第3スイッチSW3の 各ベースに閾値未満の制御電圧を与えるとともに、第2スイッチSW2と第4スイッチ ングSW4の各ベースに閾値未満の制御電圧を与える。
この機能を実現するため、制御回路100は、第1出力端子OUT1に印加される第1電位を検出して、第1電位が所定値以上の場合は、第1検知信号を出力する第1検知手段(コンパレータ)101と、第2出力端子OUT2に印加される第2電位を検出して、第2電位が所定値以上の場合は、第2検知信号を出力する第2検知手段(コンパレータ)102と、第1検知信号と第2検知信号の両方が同時に存在しない時のみに、所定の制御電圧を判定手段(ORゲート)130に与える論理手段(NORゲート)110とを備える。第2検知電圧は、第2スイッチSW2と第4スイッチSW4の各ベースへ共通して与えられるもので、上記の閾値以上と設定される。
判定手段130は、上記の制御電圧と第1検知電圧との少なくも一方を受けた時に、ベース電圧の閾値を超える駆動電圧を上記第1スイッチSW1と第3スイッチSW3のベースに与えるように構成される。
この制御回路100には、抵抗R5、コンデンサC5、コンパレータ121で構成され遅延手段120が設けられ、論理手段(NORゲート)110から出力される制御電圧を遅延させた後に、これを判定手段130へ出力する。
本実施形態に係る極性切換回路の動作を以下に説明する。この説明では、理解を容易とするために、便宜上、直流電源の出力電圧及び給電システムでの動作電圧を12Vとし、第1検知手段101や第2検知手段102や論理手段110や判定手段130からの出力を、12Vまたは0Vとするものであり、実際は回路設計の観点から異なる値とすることができる。
1)第1出力端子OUT1が、正極の給電導体1Aに接続され、第2出力端子OUT2が負極の給電導体1Bに接続された場合
第1出力端子OUT1に印加される電圧が12V、第2出力端子OUT2に印加される電圧が0Vであり、第1検知手段101、第2検知手段102での基準値が12V未満とすると、第1検知手段101は、第1検知信号として12Vの電圧信号を出力し、第2検知手段102の出力が0Vとなり第2検知信号を出力しない。この結果、論理手段110の出力が0Vとなり、制御電圧を出力しない。このため、遅延手段120は動作せず、0Vの出力が判定手段130に入力される。判定手段130は、第1検知手段101からの12Vの第1検知信号を受けて、12Vの駆動電圧を第1スイッチSW1と第3スイッチSW3のベースに与える。これによって、第1スイッチSW1がオンし、第3スイッチSW3がオフされる。一方、第2スイッチSW2と第4スイッチSW4のベースには、第2検知手段102からの出力が0Vであるため、第2検知信号が与えられず、第2スイッチSW2がオフし、第4スイッチSW4がオンとなる。この結果、第1スイッチSW1と第4スイッチSW4のみがオンとなり、正入力端子IN+が第1出力端子OUT1に接続され、負入力端子IN-が第2出力端子OUT2に接続され、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
2)第1出力端子OUT1が、負極の給電導体1Bに接続され、第2出力端子OUT2が正極の給電導体1Bに接続された場合
第1検知手段101の出力が0Vで第1検知信号を出力せず、第2検知手段102は12Vの第2検知信号を出力する。この場合、論理手段110の出力は0Vであり、制御電圧が出力されず、遅延回路120が動作せず、判定手段130の一方の入力は0Vである。判定手段130の他方の入力には、第1検知手段101から出力される0Vが入力されているため、判定手段130は0Vを出力して、駆動電圧を第1スイッチSW1と第3スイッチSW3のベースに与えない。この結果、第1スイッチSW1がオフし、第3スイッチSW3がオンされる。一方、第2検知手段102からの12Vの第2検知信号が第2スイッチSW2と第4スイッチSW4のベースに与えられ、第2スイッチSW2がオンし、第4スイッチSW4がオフする。この結果、第2スイッチSW2と第3スイッチSW3のみがオンとなり、正入力端子IN+が第2出力端子OUT2に接続され、負入力端子IN-が第1出力端子OUT1に接続され、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
3)最初に給電ユニットを給電システムに接続する場合
この場合、給電導体1A、1Bは共に0Vであり、この状態で給電ユニット40の第1出力端子OUT1と第2出力端子OUT2を給電導体に接続すると、第1出力端子OUT1及び第2出力端子OUT2は共に0Vの電圧となり、第1検知手段101と第2検知手段102は共に0Vを出力し、第1検知信号と第2検知信号を出力しない。その結果、論理手段110は12Vの制御電圧を出力し、この出力が遅延回路120を介して、判定手段130に送られる。遅延手段120は12Vの制御電圧を遅延させて判定手段130に出力する結果、判定手段130には、最初、遅延手段120から0Vの出力と、第1検知手段101から0Vが入力され、判定手段130は0Vを出力して駆動電圧を与えないが、その後に、遅延手段120から12Vの制御電圧が判定手段130に入力されると、判定手段130は12Vの駆動電圧を出力する。その結果、第1スイッチSW1がオンされ、第3スイッチSW3がオフされる。一方、第2検知手段102からの0V出力により、第3スイッチSW3がオフされ、第4スイッチSW4がオンとされる。従って、始めて給電ユニットを給電システムに接続する場合は、第1スイッチSW1と第4スイッチSW4のみがオンとされて、第1出力端子OUT1へ優先的に直流電源の正極12Vが印加されることになる。
<第3の実施形態>
図9は、本発明の第3の実施形態に係る極性切換回路を示す。この実施形態では各スイッチSW1〜SW4として、電磁リレーを使用し、第2の実施形態と同様の制御回路100を備える。
制御回路100は、第2の実施形態と同様に、第1出力端子OUT1に印加される第1電位を検出して、第1電位が所定以上の場合は、第1検知電圧を出力する第1検知手段101と、第2出力端子OUT2に印加される第2電位を検出して、第2電位が所定以上の場合は、第2の検知電圧を出力する第2の検知手段102と、第1検知信号と第2の検知信号の両方が同時に存在しない時のみに、所定の制御電圧を判定手段130に与える論理手段とを備える。この制御回路100は、第1電位が第2電位よりも大きい場合に、第1スイッチSW1と第3スイッチSW3の駆動コイルを励磁し、第1電位より第2電位が大きい場合に、第2スイッチSW2と第4スイッチSW4の駆動コイルを励磁する。更に、この制御回路100には、第1電位と第2電位とが同電位の場合に、第1出力端子OUT1及び第2出力端子OUT2をそれぞれ給電導体1A、1Bに接続した時点より所定の時間遅延させて、第1スイッチSW1と第3スイッチSW3の駆動コイルを励磁する遅延手段120が設けられる。第2の検知手段102からの第2の検知電圧は、第2スイッチSW2と第4スイッチSW4の励磁コイルに印加され、判定手段130は、制御電圧と上記の第1検知電圧との少なくも一方を受けた時に、第1スイッチSW1及び第3スイッチSW3の励磁コイルを励磁させる駆動電圧を与えるように構成され、遅延手段120は、この制御電圧を遅延させて判定手段130に与える回路(R5、C5)を備える。
本実施形態に係る極性切換回路の動作を以下に説明する。この説明では、理解を容易とするために、便宜上、直流電源の出力電圧及び給電システムでの動作電圧を12Vとし、第1検知手段101や第2検知手段102や論理手段110や判定手段130からの出力を、12Vまたは0Vとするものであり、実際は回路設計の観点から異なる値とすることができる。
1)第1出力端子OUT1が、正極の給電導体1Aに接続され、第2出力端子OUT2が負極の給電導体1Bに接続された場合
第1出力端子OUT1に印加される電圧が12V、第2出力端子OUT2に印加される電圧が0Vであり、第1検知手段101、第2検知手段102での基準値が12V未満とすると、第1検知手段101は、第1検知信号として12Vの電圧を出力し、第2検知手段102は出力が0Vとなって、第2検知信号を出力しない。この結果、論理手段110は0Vを出力し、遅延手段120は動作しない。判定手段130は、第1検知手段101からの0Vの入力と遅延手段120からの0Vの出力を受けて12Vの駆動電圧を第1スイッチSW1と第3スイッチSW3の駆動コイルに与える。これによって、第1スイッチSW1のNO接点が閉じると共に、第3スイッチSW3のNC接点が開いて、正入力端子IN+が第1出力端子OUT1に接続され、負入力端子IN-が第1出力端子OUT1から切断される。一方、第2スイッチSW2と第3スイッチSW3の各駆動コイルは、第2検知手段102からの出力が0Vであるため、励磁されず、第2スイッチSW2のNO接点は開いたまま、第4スイッチSW4のNC接点は閉じた状態に維持され、負入力端子IN-が第2出力端子OUT2に接続される。この結果、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
2)第1出力端子OUT1が、負極の給電導体1Bに接続され、第2出力端子OUT2が正極の給電導体1Bに接続された場合
第1検知手段101は0Vを出力して、第1検知信号を出力せず、第2検知手段102は12Vの第2検知信号を出力する。これに伴って、論理手段110は0Vを出力し、制御電圧を与えないため、遅延回路120が動作しない。従って、判定手段130は0Vを出力して、第1スイッチSW1と第3スイッチSW3の駆動コイルが励磁されない。
この結果、第1スイッチSW1及び第3スイッチSW3は動作せず、第1出力端子OUT1が正入力端子IN+が切断され、負入力端子IN−が第1出力端子OUT1に接続される。一方、第2検知手段102からの12Vの第2検知信号によって、第2スイッチSW2と第4スイッチSW4の駆動コイルが励磁され、第2スイッチSW2のNO接点が閉じ、第4スイッチSW4のNC接点が開くことで、正入力端子IN+が第2出力端子OUT2に接続され、負入力端子IN-が第2出力端子OUT2から切断される。この結果、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
3)最初に給電ユニットを給電システムに接続する場合
この場合、給電導体1A、1Bは共に0Vであり、この状態で給電ユニット40の第1出力端子OUT1と第2出力端子OUT2を給電導体に接続すると、第1出力端子OUT1及び第2出力端子OUT2は共に0Vの電圧となり、第1検知手段101と第2検知手段102は第1検知信号と第2検知信号を出力しない。その結果、論理手段110は12Vの制御電圧を出力し、この出力が遅延回路120を介して、判定手段130に送られる。遅延手段120は12Vの制御電圧を遅延させて判定手段130に出力する結果、判定手段130には、最初、遅延手段120から0V出力と、第1検知手段101から0Vの第1検知信号とが入力され、判定手段130の出力は0Vで駆動電圧を出力しないが、その後に、遅延手段120から12Vの制御電圧が判定手段130に入力されて、判定手段130は12Vの駆動電圧を出力する。その結果、第1スイッチSW1と第3スイッチSW3の駆動コイルが励磁され、第1スイッチSW1のNO接点が閉じ、第3スイッチSW3のNC接点が開き、正入力端子IN+が第1出力端子OUT1に接続され、負入力端子IN-が第1出力端子OUT2から切断される。
一方、第2検知手段102からの0Vの出力によって、第2スイッチSW2と第4スイッチSW4の駆動コイルは励磁されず、第2スイッチSW2のNO接点は開いたまま、第4スイッチSW4のNC接点は閉じた状態に維持され、負入力端子IN-が第2出力端子OUT2に接続される。従って、始めて給電ユニットを給電システムに接続する場合は、正入力端子IN+が第1出力端子OUT1に接続されると共に、負入力端子IN-が第2出力端子OUT2に接続され、第1出力端子OUT1へ優先的に直流電源の正極12Vが印加されることになる。
Claims (7)
- 直流電源と負荷との間に介在して、負荷に繋がる2本の給電導体へ直流電源を接続するための極性切換回路であって、
上記直流電源の正極に接続される正入力端子IN+と、
上記直流電源の負極に接続される負入力端子IN−と、
上記2本の給電導体の一方に接続される第1出力端子OUT1と、
上記2本の給電導体の他方に接続される第2出力端子OUT2と、
上記正入力端子と上記第1出力端子との間に挿入した第1スイッチSW1と、
上記正入力端子と上記第2出力端子との間に挿入した第2スイッチSW2と、
上記負入力端子と上記第1出力端子との間に挿入した第3スイッチSW3と
上記負入力端子と上記第2出力端子との間に挿入した第4スイッチSW4と、
で構成され、
上記第1スイッチSW1と第4スイッチSW4は、上記第1出力端子OUT1に印加される電圧が上記第2出力端子に印加される電圧よりも高い場合に導通して、上記正入力端子IN+を上記第1出力端子OUT1に接続すると共に、上記負入力端子IN-を上記第2出力端子OUT2に接続するように構成され、
上記第2スイッチSW2と上記第3スイッチSW3は、上記第1出力端子OUT1に印加される電圧が上記第2出力端子OUT2に印加される電圧よりも小さい場合に導通して、上記正入力端子IN+を上記第1出力端子に接続すると共に、上記負入力端子IN-を上記第2出力端子に接続するように構成されたことを特徴とする極性切換回路。
- 上記第1スイッチは、制御端Gを有する第1スイッチング素子を備え、この第1スイッチング素子はこの制御端と上記正入力端子との間に所定値未満の電圧が印加された時に導通し、
上記第2スイッチは、制御端Gを有する第2スイッチング素子を備え、この第2スイッチング素子はこの制御端と上記正入力端子との間に所定値未満の電圧が印加された時に導通し、
上記第3スイッチは、制御端Gを有する第3スイッチング素子を備え、この第3スイッチング素子はこの制御端と上記正入力端子との間に所定値を超える電圧が印加された時に導通し、
上記第4スイッチは、制御端Gを有する第4スイッチング素子を備え、この第4スイッチング素子はこの制御端と上記正入力端子との間に所定値を超える電圧が印加された時に導通し、
上記第1スイッチング素子の制御端と上記第3スイッチング素子の制御端が共に上記第2出力端子OUT2に接続され、
上記第2スイッチング素子の制御端と上記第4スイッチング素子の制御端が共に上記第1出力端子OUT1に接続され、
上記第1スイッチは、上記の第1スイッチング素子の制御端に上記正極からの上記所定値以上の制御電圧を与えた後に所定時間遅延させて、この制御端に上記所定値未満の電圧を与える第1遅延回路(R1、C1)を備え、
上記第2スイッチは、上記の第2スイッチング素子の制御端に上記正極からの上記所定値以上の制御電圧を与えた後に所定時間遅延させて、この制御端に上記所定値未満の電圧を与える第2遅延回路(R2、C2)を備え、
上記第1出力端子に印加される電圧が上記第2出力端子に印加される電圧よりも大きい時に、上記第1遅延回路が動作して、上記第2遅延回路は動作せず、
上記第1出力端子に印加される電圧が上記第2出力端子に印加される電圧よりも小さい時に、上記第2遅延回路が動作して、上記第1遅延回路は動作せず、
上記第1出力端子と上記第2出力端子にそれぞれ印加される電圧が等しい時に、
上記第1遅延回路と上記第2遅延回路が共に動作するが、上記第1遅延回路による遅延よりも上記第2遅延回路による遅延時間が長くなるように構成されたことを特徴とする請求項1に記載の極性切換回路。
- 上記第1スイッチング素子はゲート・ソース間に寄生容量を有するFETであり、ソースが上記正入力端に結合されると共にドレインが第1出力端子に接続され、ソース電圧がゲート電圧よりも所定値以上の時に導通して、上記の正入力端子を上記第1出力端子に接続し、
上記第1遅延回路は、上記寄生容量C1と、この寄生容量と直列に上記正入力端子と上記第2出力端子との間に挿入された第1抵抗R1とで構成されて、第1抵抗R1と寄生容量C1との間の接続点がゲートGに接続され、
上記第2スイッチング素子はゲート・ソース間に寄生容量を有するFETであり、ソースが上記正入力端に結合されると共にドレインが第2出力端子に接続され、ソース電圧がゲート電圧よりも所定値以上の時に導通して、上記の正入力端子IN+を上記第2出力端子OUT2に接続し、
上記第2遅延回路(R2、C2)は、上記寄生容量C2と、この寄生容量と直列に上記正入力端子IN+と上記第1出力端子OUT1との間に挿入された第2抵抗R2とで構成されて、第2抵抗と寄生容量との間の接続点がゲートGに接続され、
上記第1抵抗R1の抵抗値が第2抵抗R2の抵抗値よりも小さくて、第1遅延回路の時定数を第2遅延回路の時定数よりも小さくしたことを特徴とする請求項2に記載の極性切換回路。
- 上記正入力端子IN+と上記第2出力端子との間で上記第1抵抗R1と直列に第1分圧抵抗が接続され、第1抵抗R1と上記第1分圧抵抗R11との間の接続点に上記第1スイッチング素子のゲートが接続され、
上記正入力端子IN+と上記第1出力端子との間で上記第2抵抗R2と直列に第2分圧抵抗が接続され、第2抵抗R2と上記第2分圧抵抗R21との間の接続点に上記第2スイッチング素子のゲートが接続されたことを特徴とする請求項3に記載の極性切換回路。
- 上記第1分圧抵抗R11と上記正入力端子IN+との間に第1ツェナーダイオードが挿入され、
上記第2分圧抵抗R21と上記正入力端子IN+との間に第2ツェナーダイオードが挿入されたことを特徴とする請求項4に記載の極性切換回路。
- 請求項1〜5の何れかに記載の極性切換回路と、上記の直流電源とを備えた直流電圧給電ユニット。
- 上記直流電源は、交流電源に接続されて交流電力を直流電力に変換するように構成され、交流電源との接続をオン・オフする電源スイッチが備えられたことを特徴とする請求項6に記載の直流電圧給電ユニット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008522467A JP4925363B2 (ja) | 2006-06-27 | 2007-06-19 | 極性切換回路及び給電ユニット |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006176654 | 2006-06-27 | ||
JP2006176654 | 2006-06-27 | ||
JP2008522467A JP4925363B2 (ja) | 2006-06-27 | 2007-06-19 | 極性切換回路及び給電ユニット |
PCT/JP2007/062283 WO2008001644A1 (fr) | 2006-06-27 | 2007-06-19 | Circuit de commutation de polarité et unité d'alimentation |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008001644A1 true JPWO2008001644A1 (ja) | 2009-11-26 |
JP4925363B2 JP4925363B2 (ja) | 2012-04-25 |
Family
ID=38845412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008522467A Expired - Fee Related JP4925363B2 (ja) | 2006-06-27 | 2007-06-19 | 極性切換回路及び給電ユニット |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4925363B2 (ja) |
CN (1) | CN101479907B (ja) |
WO (1) | WO2008001644A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201214923A (en) * | 2010-09-29 | 2012-04-01 | Fortune Semiconductor Corp | Polarity switch circuit in charger |
KR101861728B1 (ko) * | 2012-02-03 | 2018-05-30 | 삼성전자주식회사 | 직류 전원 장치 |
US9300129B2 (en) * | 2013-03-12 | 2016-03-29 | Ascensia Diabetes Care Holding Ag | Reverse battery protection for battery-powered devices |
CN106329963B (zh) * | 2016-07-05 | 2019-05-28 | 濮阳市立圆汽车电器有限公司 | 一种电源用桥式切换装置 |
CN109088391B (zh) * | 2018-09-18 | 2023-10-17 | 罗格朗智能电气(惠州)有限公司 | 短路保护电路及非标poe供电器 |
CN109910650B (zh) * | 2019-04-03 | 2021-09-17 | 上海歌尔泰克机器人有限公司 | 一种接触式充电装置及无人机 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57104410U (ja) * | 1980-12-18 | 1982-06-28 | ||
JPH02125551A (ja) * | 1988-11-04 | 1990-05-14 | Sony Corp | データパケツト伝送方法 |
JPH0530641A (ja) * | 1991-07-22 | 1993-02-05 | Fujitsu General Ltd | 電源電圧の極性切替回路 |
JPH0739076A (ja) * | 1993-07-22 | 1995-02-07 | Brother Ind Ltd | 無極性充電器 |
JPH07271460A (ja) * | 1994-03-31 | 1995-10-20 | Aiphone Co Ltd | 直流電源給電回路 |
JP3259611B2 (ja) * | 1995-11-08 | 2002-02-25 | 日本電信電話株式会社 | 直流電源システム |
JPH11127178A (ja) * | 1997-10-24 | 1999-05-11 | Matsushita Electric Works Ltd | 信号伝送システムの給電装置 |
JP3313324B2 (ja) * | 1998-05-08 | 2002-08-12 | 株式会社エーシーティー・エルエスアイ | 電源の接続極性に関わりなく正規の極性で負荷に電源を印加するための自動スイッチ回路 |
JP2007174812A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | 給電システム、給電装置及び終端装置 |
-
2007
- 2007-06-19 WO PCT/JP2007/062283 patent/WO2008001644A1/ja active Application Filing
- 2007-06-19 CN CN2007800243001A patent/CN101479907B/zh not_active Expired - Fee Related
- 2007-06-19 JP JP2008522467A patent/JP4925363B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4925363B2 (ja) | 2012-04-25 |
WO2008001644A1 (fr) | 2008-01-03 |
CN101479907B (zh) | 2011-07-13 |
CN101479907A (zh) | 2009-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102519118B1 (ko) | 배터리 보호 회로 | |
US11646569B2 (en) | Secondary battery protection circuit, secondary battery protection apparatus and battery pack | |
KR101292138B1 (ko) | 단락 회로 보호를 위한 장치 | |
JP5315026B2 (ja) | 半導体装置 | |
JP6607927B2 (ja) | 高側ゲートドライバのための電力供給電圧の制御 | |
US11881566B2 (en) | Battery pack monitoring system | |
JP4925363B2 (ja) | 極性切換回路及び給電ユニット | |
JP5901636B2 (ja) | Ac電源のための過電圧保護 | |
KR101784740B1 (ko) | 배터리 보호 회로 및 이를 포함하는 배터리 팩 | |
US6819149B2 (en) | Gate drive device for reducing a surge voltage and switching loss | |
US20030090158A1 (en) | System and method for redundant power supply connection | |
US20060164778A1 (en) | Inrush current limiting circuit | |
US6172485B1 (en) | Power supply monitoring integrated circuit device and battery pack | |
CN101202466A (zh) | 充电装置 | |
KR101733740B1 (ko) | 배터리 보호 회로 | |
WO2007049597A1 (ja) | 電流検出回路 | |
US6326819B1 (en) | Current buffer for gate drive | |
KR20210060209A (ko) | 게이트 구동회로 및 이를 포함하는 배터리 시스템 | |
CN111971564A (zh) | 车载用的电压检测电路 | |
CN112671053A (zh) | 具有双电压供应电路的电子电路 | |
JPH08272464A (ja) | 直流電源装置 | |
US12105546B2 (en) | Control circuit and control unit for a vehicle | |
CN113960462B (zh) | 开关应用的过电流感测方案 | |
EP4152616A1 (en) | Relay drive circuit and battery system comprising same | |
EP4120567A1 (en) | Cascaded gate driver outputs for power conversion circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |