JPWO2008001644A1 - 極性切換回路及び給電ユニット - Google Patents
極性切換回路及び給電ユニット Download PDFInfo
- Publication number
- JPWO2008001644A1 JPWO2008001644A1 JP2008522467A JP2008522467A JPWO2008001644A1 JP WO2008001644 A1 JPWO2008001644 A1 JP WO2008001644A1 JP 2008522467 A JP2008522467 A JP 2008522467A JP 2008522467 A JP2008522467 A JP 2008522467A JP WO2008001644 A1 JPWO2008001644 A1 JP WO2008001644A1
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- switch
- voltage
- input terminal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 51
- 230000003071 parasitic effect Effects 0.000 claims description 35
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000001934 delay Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 description 64
- 238000010586 diagram Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
- H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
- H02H11/003—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection using a field effect transistor as protecting element in one of the supply lines
Abstract
負荷が接続されている給電システムの極性を確認せずとも、直流電源を正しい極性で給電ラインに追加することができる極性切換回路。この極性切換回路は、直流電源と負荷と間に介在して、負荷に繋がる2本の給電導体へ直流電源を接続するもので、直流電源に接続される２つの入力端子と、給電導体に接続される２つの出力端子との間に４つのスイッチがブリッジ接続され、第1出力端子に接続される給電導体の極性に応じて、２つのスイッチがオンして残りの２つがオフするように構成される。
Description
本発明は、2本の給電導体に直流電圧を与える直流電源へ接続され、この直流電源の極性と給電導体の極性との整合を図るための極性切換回路、及びこの極性切換回路を備える給電ユニットに関するものである。
近来、住宅やビル等の施設内において、直流電源にて動作する電気機器が多数使用されることに伴って、2本の給電導体で構成される一つの給電システムに複数の電気機器を並列に接続する必要性が高くなっており、給電システムに接続される電気機器が増加するにつれて、この給電システムに直流電源を追加することが要求される。この場合は、直流電源の極性を、給電システムの極性に対応させるための極性切換回路を使用することが望まれる。
日本特許公開公報特開平５−３０６４１号は、直流電源で動作する負荷に正しい極性で直流電圧源を接続するための極性切換回路を開示している。この極性切換回路は、給電ラインと直流電源との間に配置され、直流電源に接続される一対の入力端子と、負荷に接続される一対の出力端子とを備え、入力端子の極性の極性が不明、即ち、入力端子の一方が直流電源の正極か負極のどちらに接続されているかが不明であっても、出力端子の一方には必ず直流電源の正極が接続されるように、極性を切り替えるように構成されている。このため、出力端子の一方は負荷の正極に接続される正極端子に、他方は負荷の負極に接続される負極端子と設定され、負荷に対して正しく接続されていることが必要となる。従って、直流電源を給電ラインに追加する場合に、直流電源と負荷とを正しい極性で接続する場合、工事を行う者は、出力端子を間違えることなく給電導体の正極と負極側にと接続する必要があり、この極性の確認が面倒であるという問題がある。一方、この極性切換回路が予め全ての負荷に対して含まれている場合は、この極性切換回路の特性を活用して、極性の確認を行わずに直流電源を追加することができるが、一般に、一つの給電システムに接続される負荷の数はここに接続される直流電源の数より多いため、全ての負荷にこのような極性切換回路を設けることは、システム全体のコスト上昇の要因となり、更には多種多様な負荷を接続できるというシステムの自由度を損なうという問題がある。
本発明は上記の問題点に鑑みて為されたものであり、その目的とするところは、負荷が接続されている給電システムの極性を確認せずとも、直流電源を正しい極性で給電システムに追加することができる極性切換回路を提供することである。
本発明に係る極性切換回路は、直流電源と負荷との間に介在して、負荷に繋がる2本の給電導体へ直流電源を接続するものであり、
上記直流電源の正極に接続される正入力端子ＩＮ＋と、
上記直流電源の負極に接続される負入力端子ＩＮ−と、
上記2本の給電導体の一方に接続される第1出力端子OUT1と、
上記2本の給電導体の他方に接続される第２出力端子OUT２と、
上記正入力端子と上記第1出力端子との間に挿入した第1スイッチＳＷ１と、
上記正入力端子と上記第2出力端子との間に挿入した第2スイッチＳＷ2と、
上記負入力端子と上記第1出力端子との間に挿入した第3スイッチＳＷ3と
上記負入力端子と上記第２出力端子との間に挿入した第4スイッチＳＷ4とを備える。
本発明に係る極性切換回路は、直流電源と負荷との間に介在して、負荷に繋がる2本の給電導体へ直流電源を接続するものであり、
上記直流電源の正極に接続される正入力端子ＩＮ＋と、
上記直流電源の負極に接続される負入力端子ＩＮ−と、
上記2本の給電導体の一方に接続される第1出力端子OUT1と、
上記2本の給電導体の他方に接続される第２出力端子OUT２と、
上記正入力端子と上記第1出力端子との間に挿入した第1スイッチＳＷ１と、
上記正入力端子と上記第2出力端子との間に挿入した第2スイッチＳＷ2と、
上記負入力端子と上記第1出力端子との間に挿入した第3スイッチＳＷ3と
上記負入力端子と上記第２出力端子との間に挿入した第4スイッチＳＷ4とを備える。
上記第１スイッチＳＷ１と第4スイッチＳＷ４は、上記第1出力端子ＯＵＴ１に印加される電圧が上記第2出力端子に印加される電圧よりも高い場合に導通して、上記正入力端子IN＋（直流電源の正極）を上記第1出力端子ＯＵＴ１に接続すると共に、上記負入力端子IN-（直流電源の負極）を上記第2出力端子ＯＵＴ２に接続するように構成される。
上記第2スイッチＳＷ２と上記第3スイッチＳＷ３は、上記第1出力端子ＯＵＴ１に印加される電圧が上記第2出力端子ＯＵＴ２に印加される電圧よりも小さい場合に導通して、上記正入力端子IN＋（直流電源の正極）を上記第1出力端子に接続すると共に、上記負入力端子IN-（直流電源の負極）を上記第2出力端子に接続するように構成される。
従って、2本の給電導体へ負荷と直流電源が既に接続されている給電システムに、新たな直流電源を追加する場合、このシステムにおける一方の給電導体が正極とされている場合は、この給電導体に接続される1出力端子へ、追加の直流電源の正極の出力が与えられ、この第1出力端子が負極とされておれば、ここへ追加の直流電源の負極が与えられる。即ち、本発明の極性切換回路では、第1出力端子と第2出力端子が接続されている極性を認識し、この極性に直流電源の出力の極性を合致させることができる。このため、給電システムに直流電源を追加する際に、極性切換回路の出力端子の極性を予め確認することなく、極性切換回路を既存の給電システムに接続することができて、接続工事を容易に行うことができる。
この極性切換回路は直流電源と組み合わせて給電ユニットとして用意しておけば、接続工事に際して、極性を全く気にすることなく、直流電源と共に既存の給電システムに組み込むことができる。
好ましい実施形態においては、上記第１スイッチは、制御端Ｇを有する第1スイッチング素子を備え、この第1スイッチング素子はこの制御端と上記正入力端子との間に所定値未満の電圧が印加された時に導通するように構成される。同様に、上記第2スイッチは、制御端Ｇを有する第２スイッチング素子を備え、この第２スイッチング素子はこの制御端と上記正入力端子との間に所定値未満の電圧が印加された時に導通するように構成され、上記第３スイッチは、制御端Ｇを有する第３スイッチング素子を備え、この第３スイッチング素子はこの制御端と上記正入力端子との間に所定値を超える電圧が印加された時に導通するように構成され、上記第４スイッチは、制御端Ｇを有する第４スイッチング素子を備え、この第４スイッチング素子はこの制御端と上記正入力端子との間に所定値を超える電圧が印加された時に導通するように構成される。
上記第1スイッチング素子の制御端と上記第3スイッチング素子の制御端が共に上記第2出力端子ＯＵＴ２に接続され、上記第２スイッチング素子の制御端と上記第４スイッチング素子の制御端が共に上記第１出力端子ＯＵＴ１に接続される。上記第1スイッチは、上記の第1スイッチング素子の制御端に上記正極からの上記所定値以上の制御電圧を与えた後に所定時間遅延させて、この制御端に上記所定値未満の電圧を与える第1遅延回路（Ｒ１、Ｃ１）を備える。上記第2スイッチは、上記の第２スイッチング素子の制御端に上記正極からの上記所定値以上の制御電圧を与えた後に所定時間遅延させて、この制御端に上記所定値未満の電圧を与える第2遅延回路（Ｒ２、Ｃ２）を備える。
従って、上記第1出力端子に印加される電圧が上記第2出力端子に印加される電圧よりも大きい時は、第１スイッチング素子の制御端には低い電圧が印加され、第２スイッチング素子の制御端には高い電圧が印加される。これにより、第1スイッチング素子が導通して、第2スイッチング素子を遮断させることで、第1出力端子に直流電源の正極が接続される。同様に、上記第1出力端子に印加される電圧が上記第2出力端子に印加される電圧よりも小さい時には、第1スイッチング素子が遮断し、第2スイッチ素子が導通して、第2出力端子に直流電源の正極が接続される。
一方、上記第1出力端子と上記第2出力端子にそれぞれ印加される電圧が等しい時、上記第1遅延回路と上記第2遅延回路が共に動作するが、上記第1遅延回路による遅延よりも上記第2遅延回路による遅延時間が長くなるように構成される。即ち、給電システムに最初に直流電源を接続する場合で、未だ給電導体の極性が決定されていない場合は、第１遅延回路での遅延が第2遅延回路よりも短いため、第1スイッチング素子の制御端に印加される電圧が所定値未満に降下するのが早められ、第1スイッチング素子が第2スイッチング素子よりも早く導通して、第1出力端子に直流電源正極を与えることが優先的に行われる。一度、第1出力端子に正極が印加されると、第2スイッチング素子の制御端には所定値以上の制御電圧が加えられて第2スイッチング素子が遮断され、第1出力端子を正極とし、第2出力端子を負極に決定する。
このように、給電システムに始めて直流電源を接続する場合は、第1出力端子に接続される給電導体を優先的に正極とすることができ、給電システムの標準化が達成でき、標準化された極性に基づいて、負荷を給電システムに接続することができる。
好ましくは、上記第1スイッチング素子及び第2スイッチング素子がゲート・ソース間に寄生容量を有するＦＥＴで構成される。第1スイッチング素子のソースが上記正入力端に結合されると共にドレインが第1出力端子に接続され、ソース電圧がゲート電圧よりも所定値以上の時に導通して、上記の正入力端子を上記第1出力端子に接続される。この場合、上記第1遅延回路は、上記寄生容量Ｃ１と、この寄生容量と直列に上記正入力端子と上記第2出力端子との間に挿入された第1抵抗Ｒ１とで構成されて、第1抵抗Ｒ１と寄生容量Ｃ１との間の接続点がゲートＧに接続される。上記第２スイッチング素子のソースが上記正入力端に結合されると共にドレインが第２出力端子に接続され、ソース電圧がゲート電圧よりも所定値以上の時に導通して、上記の正入力端子ＩＮ＋が上記第２出力端子ＯＵＴ２に接続される。上記第２遅延回路（Ｒ２、Ｃ２）は、上記寄生容量Ｃ２と、この寄生容量と直列に上記正入力端子ＩＮ＋と上記第１出力端子ＯＵＴ１との間に挿入された第２抵抗Ｒ２とで構成されて、第２抵抗と寄生容量との間の接続点がゲートＧに接続される。上記第1抵抗Ｒ１の抵抗値が第2抵抗Ｒ２の抵抗値よりも小さくて、第1遅延回路の時定数を第2遅延回路の時定数よりも小さくすることで、上記第1遅延回路による遅延よりも上記第2遅延回路による遅延時間が長くなるように構成される。このように、ＦＥＴが本来的に備える寄生容量を利用して各遅延回路が構成でき、最小の部品点数で上の機能を有する切換回路が構成できる。
また、ＦＥＴでの許容ゲート・ソース電圧を超える電圧が直流電源から供給される場合は、ＦＥＴを保護するための分圧抵抗が使用される。即ち、上記正入力端子IN+と上記第2出力端子との間で上記第1抵抗R1と直列に第1分圧抵抗が接続され、第1抵抗R1と上記第1分圧抵抗R１１との間の接続点に上記第1スイッチング素子のゲートが接続される。同様に、上記正入力端子IN+と上記第１出力端子との間で上記第２抵抗R２と直列に第２分圧抵抗が接続され、第２抵抗R２と上記第２分圧抵抗R21との間の接続点に上記第２スイッチング素子のゲートが接続される。この構成により、ＦＥＴである第1スイッチング素子及び第2スイッチング素子のゲート・ソース電圧を所定値以下に分圧することができ、ＦＥＴを保護することができる。
更に、本発明の極性切換回路の出力が誤って短絡した場合にＦＥＴの温度上昇を押さえてＦＥＴを保護するために、上記第1分圧抵抗R11と上記正入力端子IN+との間に第1ツェナーダイオードが挿入され、上記第２分圧抵抗R２１と上記正入力端子IN+との間に第2ツェナーダイオードが挿入することが好ましい。
一方、上記第1出力端子と上記第2出力端子にそれぞれ印加される電圧が等しい時、上記第1遅延回路と上記第2遅延回路が共に動作するが、上記第1遅延回路による遅延よりも上記第2遅延回路による遅延時間が長くなるように構成される。即ち、給電システムに最初に直流電源を接続する場合で、未だ給電導体の極性が決定されていない場合は、第１遅延回路での遅延が第2遅延回路よりも短いため、第1スイッチング素子の制御端に印加される電圧が所定値未満に降下するのが早められ、第1スイッチング素子が第2スイッチング素子よりも早く導通して、第1出力端子に直流電源正極を与えることが優先的に行われる。一度、第1出力端子に正極が印加されると、第2スイッチング素子の制御端には所定値以上の制御電圧が加えられて第2スイッチング素子が遮断され、第1出力端子を正極とし、第2出力端子を負極に決定する。
このように、給電システムに始めて直流電源を接続する場合は、第1出力端子に接続される給電導体を優先的に正極とすることができ、給電システムの標準化が達成でき、標準化された極性に基づいて、負荷を給電システムに接続することができる。
好ましくは、上記第1スイッチング素子及び第2スイッチング素子がゲート・ソース間に寄生容量を有するＦＥＴで構成される。第1スイッチング素子のソースが上記正入力端に結合されると共にドレインが第1出力端子に接続され、ソース電圧がゲート電圧よりも所定値以上の時に導通して、上記の正入力端子を上記第1出力端子に接続される。この場合、上記第1遅延回路は、上記寄生容量Ｃ１と、この寄生容量と直列に上記正入力端子と上記第2出力端子との間に挿入された第1抵抗Ｒ１とで構成されて、第1抵抗Ｒ１と寄生容量Ｃ１との間の接続点がゲートＧに接続される。上記第２スイッチング素子のソースが上記正入力端に結合されると共にドレインが第２出力端子に接続され、ソース電圧がゲート電圧よりも所定値以上の時に導通して、上記の正入力端子ＩＮ＋が上記第２出力端子ＯＵＴ２に接続される。上記第２遅延回路（Ｒ２、Ｃ２）は、上記寄生容量Ｃ２と、この寄生容量と直列に上記正入力端子ＩＮ＋と上記第１出力端子ＯＵＴ１との間に挿入された第２抵抗Ｒ２とで構成されて、第２抵抗と寄生容量との間の接続点がゲートＧに接続される。上記第1抵抗Ｒ１の抵抗値が第2抵抗Ｒ２の抵抗値よりも小さくて、第1遅延回路の時定数を第2遅延回路の時定数よりも小さくすることで、上記第1遅延回路による遅延よりも上記第2遅延回路による遅延時間が長くなるように構成される。このように、ＦＥＴが本来的に備える寄生容量を利用して各遅延回路が構成でき、最小の部品点数で上の機能を有する切換回路が構成できる。
また、ＦＥＴでの許容ゲート・ソース電圧を超える電圧が直流電源から供給される場合は、ＦＥＴを保護するための分圧抵抗が使用される。即ち、上記正入力端子IN+と上記第2出力端子との間で上記第1抵抗R1と直列に第1分圧抵抗が接続され、第1抵抗R1と上記第1分圧抵抗R１１との間の接続点に上記第1スイッチング素子のゲートが接続される。同様に、上記正入力端子IN+と上記第１出力端子との間で上記第２抵抗R２と直列に第２分圧抵抗が接続され、第２抵抗R２と上記第２分圧抵抗R21との間の接続点に上記第２スイッチング素子のゲートが接続される。この構成により、ＦＥＴである第1スイッチング素子及び第2スイッチング素子のゲート・ソース電圧を所定値以下に分圧することができ、ＦＥＴを保護することができる。
更に、本発明の極性切換回路の出力が誤って短絡した場合にＦＥＴの温度上昇を押さえてＦＥＴを保護するために、上記第1分圧抵抗R11と上記正入力端子IN+との間に第1ツェナーダイオードが挿入され、上記第２分圧抵抗R２１と上記正入力端子IN+との間に第2ツェナーダイオードが挿入することが好ましい。
本発明に係る極性切換回路は、直流電圧で駆動される負荷に直流電圧を供給する直流電圧給電システムに使用され、直流電源をこの給電システムに追加する場合に、負荷が接続されている２本の給電導体の極性を検出して、直流電源の極性を給電導体の極性に合致させるものである。この極性切換回路２０は、通常、図２に示すように、直流電源１０を含む給電ユニット４０に組み込まれる。この給電ユニット４０は、図３に示すような給電システムにおいて、複数が互いに並列に接続されて、給電導体１Ａ、１Ｂに接続された複数の負荷２に直流電圧、例えば、１２Vの電圧を供給する。
給電ユニット４０中の直流電源１０は、商用ＡＣ電源へスイッチ１２を介して接続され、ＡＣ電圧をＤＣ電圧に変換し、変換されたＤＣ電圧が極性切換回路２０を介して給電導体１Ａ、１Ｂへ供給される。負荷２としては、この給電導体を利用して情報通信を行うことができるものが使用でき、この場合は、図３に示すように、給電システムには終端装置３が接続され、給電ユニット４０には、図２に示すように、給電導体１Ａ、１Ｂに流れる高周波の通信信号と極性切換回路２０とを分離するインピーダンス調整部３０が設けられる。
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る極性切換回路を示し、４つのＭＯＳＦＥＴで構成されるスイッチＳＷ１〜ＳＷ４が、正負入力端子ＩＮ＋、ＩＮ−と、第１及び第２出力端子ＯＵＴ１、ＯＵＴ２との間で、ブリッジ接続される。正入力端子ＩＮ＋は、直流電源１０の正極に接続され、負入力端子ＩＮ−は直流電源の負極に接続される。第１スイッチＳＷ１は、正入力端子ＩＮ＋と第１出力端子ＯＵＴ１との間に挿入されて、ソースＳを正入力端子ＩＮ＋に接続して、ドレインＤを第１出力端子ＯＵＴ１に接続する。第２スイッチＳＷ２は、正入力端子ＩＮ＋と第２出力端子ＯＵＴ２との間に挿入されて、ソースＳを正入力端子ＩＮ＋に接続して、ドレインＤを第２出力端子ＯＵＴ２に接続する。第３スイッチSW3は、負入力端子ＩＮ―と第１出力端子ＯＵＴ１との間に挿入されて、ソースＳを負入力端子ＩＮ−に接続して、ドレインＤを第１出力端子ＯＵＴ１に接続する。第４スイッチSW4は、負入力端子ＩＮ―と第２出力端子ＯＵＴ２との間に挿入されて、ソースＳを負入力端子ＩＮ−に接続して、ドレインＤを第２出力端子ＯＵＴ２に接続する。
第１スイッチSW1及び第２スイッチを構成するMOSFETであるスイッチング素子は、ゲート電圧よりソース電圧が高い場合に、導通するP型トランジスタであり、第３スイッチSW3及び第４スイッチSW4を構成するMOSFETであるスイッチング素子は、ゲート電圧がソース電圧より高い場合に、導通するＮ型トランジスタである。
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る極性切換回路を示し、４つのＭＯＳＦＥＴで構成されるスイッチＳＷ１〜ＳＷ４が、正負入力端子ＩＮ＋、ＩＮ−と、第１及び第２出力端子ＯＵＴ１、ＯＵＴ２との間で、ブリッジ接続される。正入力端子ＩＮ＋は、直流電源１０の正極に接続され、負入力端子ＩＮ−は直流電源の負極に接続される。第１スイッチＳＷ１は、正入力端子ＩＮ＋と第１出力端子ＯＵＴ１との間に挿入されて、ソースＳを正入力端子ＩＮ＋に接続して、ドレインＤを第１出力端子ＯＵＴ１に接続する。第２スイッチＳＷ２は、正入力端子ＩＮ＋と第２出力端子ＯＵＴ２との間に挿入されて、ソースＳを正入力端子ＩＮ＋に接続して、ドレインＤを第２出力端子ＯＵＴ２に接続する。第３スイッチSW3は、負入力端子ＩＮ―と第１出力端子ＯＵＴ１との間に挿入されて、ソースＳを負入力端子ＩＮ−に接続して、ドレインＤを第１出力端子ＯＵＴ１に接続する。第４スイッチSW4は、負入力端子ＩＮ―と第２出力端子ＯＵＴ２との間に挿入されて、ソースＳを負入力端子ＩＮ−に接続して、ドレインＤを第２出力端子ＯＵＴ２に接続する。
第１スイッチSW1及び第２スイッチを構成するMOSFETであるスイッチング素子は、ゲート電圧よりソース電圧が高い場合に、導通するP型トランジスタであり、第３スイッチSW3及び第４スイッチSW4を構成するMOSFETであるスイッチング素子は、ゲート電圧がソース電圧より高い場合に、導通するＮ型トランジスタである。
第１スイッチＳＷ１を構成するＭＯＳＦＥＴであるスイッチング素子のゲートＧは、第３スイッチＳＷ３のスイッチング素子のゲートＧと共に、第２出力端子ＯＵＴ２に接続され、第２スイッチＳＷ２を構成するスイッチング素子のゲートＧは、第４スイッチＳＷ４のスイッチング素子のゲートＧと共に、第１出力端子ＯＵＴ１に接続される。各スイッチング素子のゲートは、各スイッチのオン・オフを決定するための電圧が印加される制御端であり、ソース電圧とゲート電圧との大小関係に基づいて、各スイッチのオン・オフ制御がなされる。
各スイッチを構成するスイッチング素子は、それぞれ、ゲート・ソース間に寄生容量C１〜C4を本来的に有するもので、第１スイッチSW1及び第２スイッチSW2での寄生容量C1、C2はそれぞれ１０００ｐF、第３スイッチ素子SW3及び第４スイッチSW4での寄生容量C３、C4はそれぞれ３００ｐFである。この値は、単なる例示に過ぎず、必要に応じて変更することが可能であり、C1、C２とC３、C4の間の大小関係もP型とN型のスイッチの間で逆転する場合もある。
各スイッチング素子には、それぞれ抵抗Ｒ１〜Ｒ４が寄生容量Ｃ１〜Ｃ４と直列に接続されて、遅延回路を形成し、抵抗と寄生容量との接続点が各スイッチング素子のゲートに接続される。各遅延回路は、寄生容量への充電速度を調整することで、各スイッチング素子が導通するタイミングを変化させるものであり、後述するように、給電システムへ最初に給電ユニットを接続する際に、給電導体１Ａ、１Ｂの極性を決定するために、第１スイッチＳＷ１と第２スイッチの一方を優先的に動作させるように設定されている。
本発明の極性切換回路２０は、既に稼働している給電システムに、給電ユニットを追加する場合に、第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２に出力する電圧を、給電導体１Ａ、１Ｂの極性に応じた電圧に合致させるものであり、作業者が給電導体の極性を予め調べる必要を無くして、給電ユニット４０の追加接続作業を容易にするものである。
以下に、既に稼働している給電システムに給電ユニットを追加した場合の極性切換回路の動作について説明する。この説明では、給電導体１Ａが＋１２Vの電圧が印加されている正極であり、給電導体１Ｂが０Ｖの電圧が印加されている負極であり、直流電源が１２Vの直流電圧を供給するものとする。
１）第１出力端子ＯＵＴ１が、正極の給電導体１Ａに接続され、第２出力端子ＯＵＴ２が負極の給電導体１Ｂに接続された場合
この場合、第１スイッチＳＷ１と第２スイッチＳＷ２のソースＳには、共に、直流電源からの正極電圧１２Vが印加され、第３スイッチＳＷ３と第４スイッチのソースＳには、共に直流電源からの０Ｖが印加される。一方、給電システムからは、第１出力端子ＯＵＴ１に１２Vが印加され、第２出力端子ＯＵＴ２に０Ｖが印加される。
このため、第１スイッチＳＷ１では、第２出力端子ＯＵＴ２からの０Ｖがゲート電圧となって、ゲート電圧（０Ｖ）＜ソース電圧（１２V）の関係が満たされ、第１スイッチＳＷ１がオンし、第２スイッチＳＷ２では、ゲート電圧とソース電圧が共に１２Vとなり、オン条件（ゲート電圧＜ソース電圧）が満たされずにオフとなり、第２スイッチＳＷ２がオフとなる。また、第３スイッチＳＷ３では、ソース電圧とゲート電圧が共に０Ｖとなり、オン条件である（ゲート電圧＞ソース電圧）が満たされずに、オフとなり、第４スイッチＳＷ４では、ゲート電圧（１２V）＞ソース電圧（０Ｖ）となって、第４スイッチＳＷ４がオンする。従って、第１スイッチＳＷ１と第４スイッチＳＷ４だけがオンされて、直流電源の正極電圧１２Vが第１出力端子ＯＵＴ１に印加され、直流電源の負極電圧０Ｖが第２出力端子ＯＵＴ２に印加されることになり、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
２）第１出力端子ＯＵＴ１が、負極の給電導体１Ｂに接続され、第２出力端子ＯＵＴ２が正極の給電導体１Ｂに接続された場合
この場合、第１スイッチＳＷ１と第２スイッチＳＷ２のソースＳには、共に、直流電源からの正極電圧１２Vが印加され、第３スイッチＳＷ３と第４スイッチのソースＳには、共に直流電源からの０Ｖが印加される。一方、給電システムからは第１出力端子ＯＵＴ１には０Ｖが印加され、第２出力端子ＯＵＴ２には１２Vが印加される。
このため、第１スイッチＳＷ１では、第２出力端子ＯＵＴ２からの１２Vがゲート電圧となり、オン条件（ゲート電圧＜ソース電圧）が満たされずに、オフする。第２スイッチＳＷ２では、ゲート電圧（０Ｖ）＜ソース電圧（１２V）となって、オンする。また、第３スイッチＳＷ３では、ゲート電圧（１２V）＞ソース電圧（０Ｖ）となってオンする。第４スイッチＳＷ４では、ゲート電圧とソース電圧が共に０Ｖとなって、オン条件（ゲート電圧＞ソース電圧）が満たされずに、オフする。従って、第２スイッチＳＷ２と第３スイッチＳＷ３だけがオンされて、直流電源の正極電圧１２Vが第２出力端子ＯＵＴ２に印加され、直流電源の負極電圧０Ｖが第１出力端子ＯＵＴ２に印加されることになり、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
３）最初に給電ユニットを給電システムに接続する場合
この場合、給電導体１Ａ、１Ｂは共に０Ｖであり、この状態で給電ユニット４０の第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２を給電導体に接続すると、第１出力端子ＯＵＴ１及び第２出力端子ＯＵＴ２には、実質的な電圧が印加されない。接続直後は、第１スイッチＳＷ１、第２スイッチＳＷ２の各ゲートＧへ、正極入力端子ＩＮ＋から寄生容量Ｃ１、Ｃ２を介して１２Vが印加され、各寄生容量Ｃ１、Ｃ２の充電が開始される。接続直後においては、第１スイッチＳＷ１及び第２スイッチＳＷ２は共にゲート電圧が１２V及びソース電圧が１２Vとなるため、共にオフされているが、寄生容量Ｃ１、Ｃ２への充電に伴って、ゲート電圧が１２Vよりも低くなると、オンされる。ここで、各スイッチにおける各充電回路は、寄生容量Ｃ１、Ｃ２とこれに接続される抵抗Ｒ１、Ｒ２とで構成されており、Ｒ１＝１ｋΩ、Ｒ２を２ｋΩとして第１スイッチの充電回路の時定数を第２スイッチよりも早くしている。このため、第１スイッチＳＷのゲート電圧の低下が第２スイッチよりも早くなることで、第１スイッチが早くオンする。この結果、第１出力端子ＯＵＴ１には直流電源からの１２Vが印加されることになり、これに伴って、第２スイッチＳＷ２のゲートが１２Vに固定され、第２スイッチＳＷのオフが確定される。第３スイッチＳＷ３は接続直後からゲート電圧及びソース電圧が共に０Ｖに固定されるため、オフが維持される。一方、第４スイッチＳＷ４は、接続直後ではゲート電圧及びソース電圧が共に０Ｖであるため、オフしているが、第１スイッチＳＷ１がオンして第１出力端子ＯＵＴ１の電圧が１２Vとなることに伴って、ゲート電圧が１２Vとなることで、オン条件（ゲート電圧＜ソース電圧）が満たされて、オンされる。従って、始めて給電ユニットを給電システムに接続する場合は、第１出力端子ＯＵＴ１が優先的に直流電源の正極１２Vが印加されることになる。
尚、抵抗Ｒ１、Ｒ２の関係をＲ１＜Ｒ２であれば、接続直後で第２スイッチＳＷ２が先にオンし、第２スイッチＳＷ２と第３スイッチＳＷ３がオンし、第１スイッチＳＷ１と第４スイッチＳＷ４がオフして、第２出力端子ＯＵＴ２に１２Vの正極を与え、第１出力端子ＯＵＴ１に０Ｖの負極が与えられることになる。
この実施形態では、抵抗Ｒ１とＲ２との抵抗値に明白な差を付けて、第１スイッチＳＷ１を第２スイッチＳＷ２よりも早くオンさせるように設定しているが、各スイッチの充電回路の間には、抵抗や寄生容量のばらつきにより、時定数の差があることが予想されるため、このようなばらつきを利用して、第１スイッチＳＷ１と第４スイッチＳＷ４の組と、第２スイッチＳＷ２と第３スイッチＳＷ３との組との何れか一方が優先的にオンされて、給電導体１Ａ、１Ｂのどちらか一方を正極とすることが決定される。その後に、給電ユニット４０を追加する場合は、上述したように、給電導体１Ａ、１Ｂの極性が判断されて、追加する給電ユニットの出力極性が既存の給電システムの極性に合致される。
ところで、第１スイッチＳＷ１と第２スイッチＳＷ２の充電回路の時定数は、抵抗Ｒ１、Ｒ２、寄生容量Ｃ１、Ｃ２のばらつきによって、異なることが予想されるが、万一、両方の時定数が一致する場合は、第３スイッチＳＷ３と第４スイッチＳＷ４での充電回路の時定数が同様に、抵抗と寄生容量のばらつきによって、異なることで、第１スイッチＳＷ１と第４スイッチＳＷ４の組と、第２スイッチＳＷ２と第３スイッチＳＷ３との組との何れか一方が優先的にオンされて、給電導体１Ａ、１Ｂのどちらか一方を正極とすることが決定される。
即ち、給電ユニットの接続後に、第１スイッチＳＷ１と第２スイッチＳＷ２が一時的に何れもオン状態となって、第１出力端子ＯＵＴ１及び第２出力端子ＯＵＴ２とに１２Vの電圧が印加されるような場合は、この電圧がそれぞれ、抵抗Ｒ３、Ｒ４と寄生容量Ｃ３、Ｃ４とへ負入力端子ＩＮ―（０Ｖ）との間で印加されて、各充電回路の寄生容量Ｃ３、Ｃ４を充電することになる。この場合、第３スイッチＳＷ３及び第４スイッチＳＷ４のソース電圧は負入力端子と同電位の０Ｖであることから、第４スイッチＳＷ４の充電回路の時定数が第３スイッチＳＷ３の充電回路の時定数よりも小さければければ、寄生容量Ｃ３、Ｃ４への充電速度が異なり、第４スイッチＳＷ４のゲート電圧が０Ｖからの上昇速度が第３スイッチＳＷ３よりも早くなることで、第４スイッチＳＷ４が先にオンとなり、第２出力端子ＯＵＴ２を負極に決定する。この結果、第３スイッチＳＷ３のゲート電圧が０Ｖに固定され、ソース電圧（０Ｖ）と等しくなることで、第３スイッチＳＷ３がオフされる。同時に第１スイッチＳＷ１のゲート電圧が０Ｖに固定されることで、第１スイッチＳＷ１のオンが確定され、これに伴って第１出力端子ＯＵＴ１が１２Vに固定されることで、第２スイッチＳＷ２のゲート電圧が１２Vに固定されて、第２スイッチＳＷ２のオフが確定する。これにより、第１出力端子ＯＵＴ１へは直流電源からの正極が与えられる。同様に、第３スイッチＳＷ３の充電回路の時定数が第４スイッチＳＷ４の充電回路の時定数よりも小さければければ、寄生容量Ｃ３、Ｃ４への充電速度が異なることで、第３スイッチＳＷ３がオンとなり、これに伴って、第４スイッチＳＷ４と第１スイッチＳＷ１がオフされ、第２スイッチＳＷ２がオンとなって、第２出力端子ＯＵＴ２に直流電源からの正極が与えられる。
このように、第１スイッチと第２スイッチとの充電回路の時定数や、第３スイッチと第４スイッチの充電回路の時定数には、抵抗Ｒ１〜Ｒ４、寄生容量Ｃ１〜Ｃ４のばらつきにより、差が生じることが予想されるため、その差異によって、直流電源の正極を第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２との何れか一方へ優先的に割り当てることが可能である。しかしながら、本実施形態においては、一貫した安定動作を与える意味で、Ｒ１＜Ｒ２とするか、或いは、Ｒ１＝Ｒ２でＲ３＞Ｒ４（Ｒ３＝２ＫΩ、Ｒ４＝１ｋΩ）として、第１出力端子ＯＵＴ１に直流電源の正極を出力するようにしている。勿論、Ｒ１＞Ｒ２或いは、Ｒ１＝Ｒ２でＲ３＜Ｒ４として、第２出力端子ＯＵＴ２に直流電源の正極を出力するようにしてもよい。
図４〜図６は、上述の極性切換回路の変更態様を示すもので、図４の変更態様では、第１スイッチＳＷ１及び第２スイッチＳＷ２のみに、抵抗Ｒ１、Ｒ２を接続して充電回路を形成して、Ｒ１とＲ２の値を異なえた例を示し、図５及び図６の変更態様では、第３スイッチＳＷ３と第４スイッチＳＷ４のみに、抵抗Ｒ３、Ｒ４を接続して充電回路を形成して、Ｒ３とＲ４の値を異なえた例を示す。
尚、上記の実施形態及び変更態様では、スイッチング素子の寄生容量を利用して対応するスイッチへ充電回路を付加した例を示したが、本発明は必ずしもこれのみに限定されるものではなく、例えば、インダクタと抵抗との組み合わせで充電回路を形成するようにしてもよい。
図７は、上述の実施形態の極性切換回路の更に他の変更態様を示す。この変更態様では、各充電回路を構成する抵抗R1〜R4に対してそれぞれ、分圧抵抗をR11、R21、R３１、R４１を接続して、各スイッチング素子のゲートに印加される電圧を低く抑えている。この構成は、直流電源１０の出力電圧が、例えば、２４Vであり、スイッチング素子として使用するMOSFETでの許容ゲート・ソース電圧を超える場合に、スイッチング素子を保護するために有用である。
以下、各分圧抵抗の具体的な接続関係を説明する。第１スイッチSW1では、第１分圧抵抗R11が、正入力端子ＩＮ＋と第２出力端子OUT2との間で、第１抵抗R1と直列に接続され、第１分圧抵抗R１１と第１抵抗R1の間の接続点にスイッチング素子のゲートGが接続される。第２スイッチSW２では、第２分圧抵抗R２１が、正入力端子ＩＮ＋と第１出力端子OUT１との間で、第２抵抗R２と直列に接続され、第２分圧抵抗R２１と第２抵抗R２の間の接続点にスイッチング素子のゲートGが接続される。第３スイッチSW３では、第３分圧抵抗R３1が、負入力端子ＩＮ−と第２出力端子OUT2との間で、第３抵抗R３と直列に接続され、第３分圧抵抗R３１と第３抵抗R３の間の接続点にスイッチング素子のゲートGが接続される。第４スイッチSW４では、第４分圧抵抗R４1が、負入力端子ＩＮ−と第１出力端子OUT１との間で、第４抵抗R４と直列に接続され、第４分圧抵抗R４１と第４抵抗R４の間の接続点にスイッチング素子のゲートGが接続される。
更に、この変更態様では、第１出力端子OUT1と第２出力端子OUT２の間で短絡が生じた場合に、各スイッチング素子に流れる電流を制限してスイッチング素子を破壊から保護するために、各分圧抵抗R11、R21、R31、R41にそれぞれ、ツェナーダイオードZD１、ZD2、ZD3、ZD4を直列に接続している。即ち、第１ツェナーダイオードZD1が、第１分圧抵抗R11と正入力端子IN+との間に挿入され、第２ツェナーダイオードZD２が、第２分圧抵抗R２１と正入力端子IN+との間に挿入され、第３ツェナーダイオードZD３が、第３分圧抵抗R３１と負入力端子IN―との間に挿入され、第４ツェナーダイオードZD４が、第４分圧抵抗R４１と負入力端子IN−との間に挿入される。
＜第２の実施形態＞
図８は、本発明の第２の実施形態に係る極性切換回路を示す。この実施形態では各スイッチSW1〜SW4として、バイポーラトランジスタを使用し、第１出力端子OUT1及び第２出力端子OUT2の電位を検出して各スイッチを制御する制御回路１００を備える。
第１スイッチSW1はＮＰＮ型バイポーラトランジスタであり、コレクタが正入力端IN+に結合されると共にエミッタが第１出力端子OUT1に接続され、ベース電圧が閾値以上となった時に導通して、正入力端子IN＋を第１出力端子OUT1に接続する。第２スイッチSW２はＮＰＮ型バイポーラトランジスタであり、コレクタが正入力端IN+に結合されると共にエミッタが第２出力端子OUT2に接続され、ベース電圧が閾値以上となった時に導通して、正入力端子IN+を上記第２出力端子OUT2に接続する。第３スイッチSW３はＰＮＰ型バイポーラトランジスタであり、コレクタが負入力端IN-に結合されると共にエミッタが第１出力端子OUT１に接続され、ベース電圧が閾値未満となった時に導通して、負入力端子IN-を第１出力端子OUT1に接続する。第４スイッチSW4はＰＮＰ型バイポーラトランジスタであり、コレクタが負入力端に結合されると共にエミッタが第２出力端子OUT2に接続され、ベース電圧が閾値未満となった時に導通して、負入力端子IN-を第２出力端子に接続する。
制御回路１００は、第1出力端子ＯＵＴ１に印加される第１電位と、第2出力端子ＯＵＴ２に印加される第２電位とを検出して各スイッチSW1〜SW4を制御する様に構成され、以下の機能を達成する。
i)第１電位が第2電位よりも大きい場合に、第１スイッチSW1と第３スイッチSW３の各 ベースに閾値以上の制御電圧を与えるとともに、第２スイッチSW２と第4スイッチSW 4の各ベースに閾値未満の制御電圧を与える。
ii)第1電位が第2電位よりも小さい場合に、第１スイッチSW1と第３スイッチSW３の 各ベースに閾値未満の制御電圧を与えると共に、第２スイッチSW2と第4スイッチSW 4の各ベースに閾値以上の制御電圧を与える。
iii)第１電位と第2電位とが同電位の場合に、第１スイッチSW1と第３スイッチSW３の 各ベースに閾値未満の制御電圧を与えるとともに、第２スイッチSW２と第4スイッチ ングSW4の各ベースに閾値未満の制御電圧を与える。
この機能を実現するため、制御回路１００は、第1出力端子ＯＵＴ１に印加される第１電位を検出して、第１電位が所定値以上の場合は、第１検知信号を出力する第１検知手段（コンパレータ）１０１と、第２出力端子ＯＵＴ２に印加される第２電位を検出して、第２電位が所定値以上の場合は、第２検知信号を出力する第２検知手段（コンパレータ）１０２と、第１検知信号と第2検知信号の両方が同時に存在しない時のみに、所定の制御電圧を判定手段（ORゲート）１３０に与える論理手段（NORゲート）１１０とを備える。第2検知電圧は、第２スイッチSW２と第4スイッチSW4の各ベースへ共通して与えられるもので、上記の閾値以上と設定される。
判定手段１３０は、上記の制御電圧と第１検知電圧との少なくも一方を受けた時に、ベース電圧の閾値を超える駆動電圧を上記第１スイッチSW1と第３スイッチSW３のベースに与えるように構成される。
この制御回路１００には、抵抗R5、コンデンサC5、コンパレータ１２１で構成され遅延手段１２０が設けられ、論理手段（NORゲート）１１０から出力される制御電圧を遅延させた後に、これを判定手段１３０へ出力する。
本実施形態に係る極性切換回路の動作を以下に説明する。この説明では、理解を容易とするために、便宜上、直流電源の出力電圧及び給電システムでの動作電圧を１２Vとし、第１検知手段１０１や第２検知手段１０２や論理手段１１０や判定手段１３０からの出力を、１２Vまたは０Vとするものであり、実際は回路設計の観点から異なる値とすることができる。
１）第１出力端子ＯＵＴ１が、正極の給電導体１Ａに接続され、第２出力端子ＯＵＴ２が負極の給電導体１Ｂに接続された場合
第１出力端子OUT1に印加される電圧が１２V、第２出力端子OUT2に印加される電圧が０Vであり、第１検知手段１０１、第２検知手段１０２での基準値が１２V未満とすると、第１検知手段１０１は、第１検知信号として１２Vの電圧信号を出力し、第２検知手段１０２の出力が０Vとなり第２検知信号を出力しない。この結果、論理手段１１０の出力が０Vとなり、制御電圧を出力しない。このため、遅延手段１２０は動作せず、０Vの出力が判定手段１３０に入力される。判定手段１３０は、第１検知手段１０１からの１２Vの第１検知信号を受けて、１２Vの駆動電圧を第１スイッチSW1と第３スイッチSW３のベースに与える。これによって、第１スイッチSW1がオンし、第３スイッチSW３がオフされる。一方、第２スイッチSW２と第４スイッチSW4のベースには、第２検知手段１０２からの出力が０Vであるため、第２検知信号が与えられず、第２スイッチSW２がオフし、第４スイッチSW4がオンとなる。この結果、第１スイッチSW１と第４スイッチSW4のみがオンとなり、正入力端子ＩＮ+が第１出力端子OUT1に接続され、負入力端子ＩＮ-が第2出力端子OUT2に接続され、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
２）第１出力端子ＯＵＴ１が、負極の給電導体１Ｂに接続され、第２出力端子ＯＵＴ２が正極の給電導体１Ｂに接続された場合
第1検知手段１０１の出力が０Vで第1検知信号を出力せず、第2検知手段１０２は１２Vの第2検知信号を出力する。この場合、論理手段１１０の出力は０Vであり、制御電圧が出力されず、遅延回路１２０が動作せず、判定手段１３０の一方の入力は０Vである。判定手段１３０の他方の入力には、第1検知手段１０１から出力される０Vが入力されているため、判定手段１３０は０Ｖを出力して、駆動電圧を第1スイッチSW1と第３スイッチSW３のベースに与えない。この結果、第1スイッチSW1がオフし、第３スイッチSW３がオンされる。一方、第2検知手段１０２からの１２Vの第2検知信号が第２スイッチSW２と第4スイッチSW4のベースに与えられ、第２スイッチSW２がオンし、第4スイッチSW4がオフする。この結果、第２スイッチSW２と第３スイッチSW３のみがオンとなり、正入力端子ＩＮ+が第２出力端子OUT２に接続され、負入力端子ＩＮ-が第１出力端子OUT１に接続され、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
３）最初に給電ユニットを給電システムに接続する場合
この場合、給電導体１Ａ、１Ｂは共に０Ｖであり、この状態で給電ユニット４０の第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２を給電導体に接続すると、第１出力端子ＯＵＴ１及び第２出力端子ＯＵＴ２は共に０Vの電圧となり、第１検知手段101と第2検知手段１０２は共に０Vを出力し、第1検知信号と第2検知信号を出力しない。その結果、論理手段１１０は１２Vの制御電圧を出力し、この出力が遅延回路１２０を介して、判定手段１３０に送られる。遅延手段１２０は１２Vの制御電圧を遅延させて判定手段１３０に出力する結果、判定手段１３０には、最初、遅延手段１２０から０Vの出力と、第1検知手段１０１から０Vが入力され、判定手段１３０は０Vを出力して駆動電圧を与えないが、その後に、遅延手段１２０から１２Vの制御電圧が判定手段１３０に入力されると、判定手段１３０は１２Vの駆動電圧を出力する。その結果、第1スイッチSW1がオンされ、第３スイッチSW３がオフされる。一方、第2検知手段１０２からの０V出力により、第３スイッチSW３がオフされ、第4スイッチSW4がオンとされる。従って、始めて給電ユニットを給電システムに接続する場合は、第1スイッチSW1と第4スイッチSW4のみがオンとされて、第１出力端子ＯＵＴ１へ優先的に直流電源の正極１２Vが印加されることになる。
＜第３の実施形態＞
図９は、本発明の第３の実施形態に係る極性切換回路を示す。この実施形態では各スイッチSW1〜SW4として、電磁リレーを使用し、第2の実施形態と同様の制御回路１００を備える。
各スイッチを構成するスイッチング素子は、それぞれ、ゲート・ソース間に寄生容量C１〜C4を本来的に有するもので、第１スイッチSW1及び第２スイッチSW2での寄生容量C1、C2はそれぞれ１０００ｐF、第３スイッチ素子SW3及び第４スイッチSW4での寄生容量C３、C4はそれぞれ３００ｐFである。この値は、単なる例示に過ぎず、必要に応じて変更することが可能であり、C1、C２とC３、C4の間の大小関係もP型とN型のスイッチの間で逆転する場合もある。
各スイッチング素子には、それぞれ抵抗Ｒ１〜Ｒ４が寄生容量Ｃ１〜Ｃ４と直列に接続されて、遅延回路を形成し、抵抗と寄生容量との接続点が各スイッチング素子のゲートに接続される。各遅延回路は、寄生容量への充電速度を調整することで、各スイッチング素子が導通するタイミングを変化させるものであり、後述するように、給電システムへ最初に給電ユニットを接続する際に、給電導体１Ａ、１Ｂの極性を決定するために、第１スイッチＳＷ１と第２スイッチの一方を優先的に動作させるように設定されている。
本発明の極性切換回路２０は、既に稼働している給電システムに、給電ユニットを追加する場合に、第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２に出力する電圧を、給電導体１Ａ、１Ｂの極性に応じた電圧に合致させるものであり、作業者が給電導体の極性を予め調べる必要を無くして、給電ユニット４０の追加接続作業を容易にするものである。
以下に、既に稼働している給電システムに給電ユニットを追加した場合の極性切換回路の動作について説明する。この説明では、給電導体１Ａが＋１２Vの電圧が印加されている正極であり、給電導体１Ｂが０Ｖの電圧が印加されている負極であり、直流電源が１２Vの直流電圧を供給するものとする。
１）第１出力端子ＯＵＴ１が、正極の給電導体１Ａに接続され、第２出力端子ＯＵＴ２が負極の給電導体１Ｂに接続された場合
この場合、第１スイッチＳＷ１と第２スイッチＳＷ２のソースＳには、共に、直流電源からの正極電圧１２Vが印加され、第３スイッチＳＷ３と第４スイッチのソースＳには、共に直流電源からの０Ｖが印加される。一方、給電システムからは、第１出力端子ＯＵＴ１に１２Vが印加され、第２出力端子ＯＵＴ２に０Ｖが印加される。
このため、第１スイッチＳＷ１では、第２出力端子ＯＵＴ２からの０Ｖがゲート電圧となって、ゲート電圧（０Ｖ）＜ソース電圧（１２V）の関係が満たされ、第１スイッチＳＷ１がオンし、第２スイッチＳＷ２では、ゲート電圧とソース電圧が共に１２Vとなり、オン条件（ゲート電圧＜ソース電圧）が満たされずにオフとなり、第２スイッチＳＷ２がオフとなる。また、第３スイッチＳＷ３では、ソース電圧とゲート電圧が共に０Ｖとなり、オン条件である（ゲート電圧＞ソース電圧）が満たされずに、オフとなり、第４スイッチＳＷ４では、ゲート電圧（１２V）＞ソース電圧（０Ｖ）となって、第４スイッチＳＷ４がオンする。従って、第１スイッチＳＷ１と第４スイッチＳＷ４だけがオンされて、直流電源の正極電圧１２Vが第１出力端子ＯＵＴ１に印加され、直流電源の負極電圧０Ｖが第２出力端子ＯＵＴ２に印加されることになり、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
２）第１出力端子ＯＵＴ１が、負極の給電導体１Ｂに接続され、第２出力端子ＯＵＴ２が正極の給電導体１Ｂに接続された場合
この場合、第１スイッチＳＷ１と第２スイッチＳＷ２のソースＳには、共に、直流電源からの正極電圧１２Vが印加され、第３スイッチＳＷ３と第４スイッチのソースＳには、共に直流電源からの０Ｖが印加される。一方、給電システムからは第１出力端子ＯＵＴ１には０Ｖが印加され、第２出力端子ＯＵＴ２には１２Vが印加される。
このため、第１スイッチＳＷ１では、第２出力端子ＯＵＴ２からの１２Vがゲート電圧となり、オン条件（ゲート電圧＜ソース電圧）が満たされずに、オフする。第２スイッチＳＷ２では、ゲート電圧（０Ｖ）＜ソース電圧（１２V）となって、オンする。また、第３スイッチＳＷ３では、ゲート電圧（１２V）＞ソース電圧（０Ｖ）となってオンする。第４スイッチＳＷ４では、ゲート電圧とソース電圧が共に０Ｖとなって、オン条件（ゲート電圧＞ソース電圧）が満たされずに、オフする。従って、第２スイッチＳＷ２と第３スイッチＳＷ３だけがオンされて、直流電源の正極電圧１２Vが第２出力端子ＯＵＴ２に印加され、直流電源の負極電圧０Ｖが第１出力端子ＯＵＴ２に印加されることになり、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
３）最初に給電ユニットを給電システムに接続する場合
この場合、給電導体１Ａ、１Ｂは共に０Ｖであり、この状態で給電ユニット４０の第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２を給電導体に接続すると、第１出力端子ＯＵＴ１及び第２出力端子ＯＵＴ２には、実質的な電圧が印加されない。接続直後は、第１スイッチＳＷ１、第２スイッチＳＷ２の各ゲートＧへ、正極入力端子ＩＮ＋から寄生容量Ｃ１、Ｃ２を介して１２Vが印加され、各寄生容量Ｃ１、Ｃ２の充電が開始される。接続直後においては、第１スイッチＳＷ１及び第２スイッチＳＷ２は共にゲート電圧が１２V及びソース電圧が１２Vとなるため、共にオフされているが、寄生容量Ｃ１、Ｃ２への充電に伴って、ゲート電圧が１２Vよりも低くなると、オンされる。ここで、各スイッチにおける各充電回路は、寄生容量Ｃ１、Ｃ２とこれに接続される抵抗Ｒ１、Ｒ２とで構成されており、Ｒ１＝１ｋΩ、Ｒ２を２ｋΩとして第１スイッチの充電回路の時定数を第２スイッチよりも早くしている。このため、第１スイッチＳＷのゲート電圧の低下が第２スイッチよりも早くなることで、第１スイッチが早くオンする。この結果、第１出力端子ＯＵＴ１には直流電源からの１２Vが印加されることになり、これに伴って、第２スイッチＳＷ２のゲートが１２Vに固定され、第２スイッチＳＷのオフが確定される。第３スイッチＳＷ３は接続直後からゲート電圧及びソース電圧が共に０Ｖに固定されるため、オフが維持される。一方、第４スイッチＳＷ４は、接続直後ではゲート電圧及びソース電圧が共に０Ｖであるため、オフしているが、第１スイッチＳＷ１がオンして第１出力端子ＯＵＴ１の電圧が１２Vとなることに伴って、ゲート電圧が１２Vとなることで、オン条件（ゲート電圧＜ソース電圧）が満たされて、オンされる。従って、始めて給電ユニットを給電システムに接続する場合は、第１出力端子ＯＵＴ１が優先的に直流電源の正極１２Vが印加されることになる。
尚、抵抗Ｒ１、Ｒ２の関係をＲ１＜Ｒ２であれば、接続直後で第２スイッチＳＷ２が先にオンし、第２スイッチＳＷ２と第３スイッチＳＷ３がオンし、第１スイッチＳＷ１と第４スイッチＳＷ４がオフして、第２出力端子ＯＵＴ２に１２Vの正極を与え、第１出力端子ＯＵＴ１に０Ｖの負極が与えられることになる。
この実施形態では、抵抗Ｒ１とＲ２との抵抗値に明白な差を付けて、第１スイッチＳＷ１を第２スイッチＳＷ２よりも早くオンさせるように設定しているが、各スイッチの充電回路の間には、抵抗や寄生容量のばらつきにより、時定数の差があることが予想されるため、このようなばらつきを利用して、第１スイッチＳＷ１と第４スイッチＳＷ４の組と、第２スイッチＳＷ２と第３スイッチＳＷ３との組との何れか一方が優先的にオンされて、給電導体１Ａ、１Ｂのどちらか一方を正極とすることが決定される。その後に、給電ユニット４０を追加する場合は、上述したように、給電導体１Ａ、１Ｂの極性が判断されて、追加する給電ユニットの出力極性が既存の給電システムの極性に合致される。
ところで、第１スイッチＳＷ１と第２スイッチＳＷ２の充電回路の時定数は、抵抗Ｒ１、Ｒ２、寄生容量Ｃ１、Ｃ２のばらつきによって、異なることが予想されるが、万一、両方の時定数が一致する場合は、第３スイッチＳＷ３と第４スイッチＳＷ４での充電回路の時定数が同様に、抵抗と寄生容量のばらつきによって、異なることで、第１スイッチＳＷ１と第４スイッチＳＷ４の組と、第２スイッチＳＷ２と第３スイッチＳＷ３との組との何れか一方が優先的にオンされて、給電導体１Ａ、１Ｂのどちらか一方を正極とすることが決定される。
即ち、給電ユニットの接続後に、第１スイッチＳＷ１と第２スイッチＳＷ２が一時的に何れもオン状態となって、第１出力端子ＯＵＴ１及び第２出力端子ＯＵＴ２とに１２Vの電圧が印加されるような場合は、この電圧がそれぞれ、抵抗Ｒ３、Ｒ４と寄生容量Ｃ３、Ｃ４とへ負入力端子ＩＮ―（０Ｖ）との間で印加されて、各充電回路の寄生容量Ｃ３、Ｃ４を充電することになる。この場合、第３スイッチＳＷ３及び第４スイッチＳＷ４のソース電圧は負入力端子と同電位の０Ｖであることから、第４スイッチＳＷ４の充電回路の時定数が第３スイッチＳＷ３の充電回路の時定数よりも小さければければ、寄生容量Ｃ３、Ｃ４への充電速度が異なり、第４スイッチＳＷ４のゲート電圧が０Ｖからの上昇速度が第３スイッチＳＷ３よりも早くなることで、第４スイッチＳＷ４が先にオンとなり、第２出力端子ＯＵＴ２を負極に決定する。この結果、第３スイッチＳＷ３のゲート電圧が０Ｖに固定され、ソース電圧（０Ｖ）と等しくなることで、第３スイッチＳＷ３がオフされる。同時に第１スイッチＳＷ１のゲート電圧が０Ｖに固定されることで、第１スイッチＳＷ１のオンが確定され、これに伴って第１出力端子ＯＵＴ１が１２Vに固定されることで、第２スイッチＳＷ２のゲート電圧が１２Vに固定されて、第２スイッチＳＷ２のオフが確定する。これにより、第１出力端子ＯＵＴ１へは直流電源からの正極が与えられる。同様に、第３スイッチＳＷ３の充電回路の時定数が第４スイッチＳＷ４の充電回路の時定数よりも小さければければ、寄生容量Ｃ３、Ｃ４への充電速度が異なることで、第３スイッチＳＷ３がオンとなり、これに伴って、第４スイッチＳＷ４と第１スイッチＳＷ１がオフされ、第２スイッチＳＷ２がオンとなって、第２出力端子ＯＵＴ２に直流電源からの正極が与えられる。
このように、第１スイッチと第２スイッチとの充電回路の時定数や、第３スイッチと第４スイッチの充電回路の時定数には、抵抗Ｒ１〜Ｒ４、寄生容量Ｃ１〜Ｃ４のばらつきにより、差が生じることが予想されるため、その差異によって、直流電源の正極を第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２との何れか一方へ優先的に割り当てることが可能である。しかしながら、本実施形態においては、一貫した安定動作を与える意味で、Ｒ１＜Ｒ２とするか、或いは、Ｒ１＝Ｒ２でＲ３＞Ｒ４（Ｒ３＝２ＫΩ、Ｒ４＝１ｋΩ）として、第１出力端子ＯＵＴ１に直流電源の正極を出力するようにしている。勿論、Ｒ１＞Ｒ２或いは、Ｒ１＝Ｒ２でＲ３＜Ｒ４として、第２出力端子ＯＵＴ２に直流電源の正極を出力するようにしてもよい。
図４〜図６は、上述の極性切換回路の変更態様を示すもので、図４の変更態様では、第１スイッチＳＷ１及び第２スイッチＳＷ２のみに、抵抗Ｒ１、Ｒ２を接続して充電回路を形成して、Ｒ１とＲ２の値を異なえた例を示し、図５及び図６の変更態様では、第３スイッチＳＷ３と第４スイッチＳＷ４のみに、抵抗Ｒ３、Ｒ４を接続して充電回路を形成して、Ｒ３とＲ４の値を異なえた例を示す。
尚、上記の実施形態及び変更態様では、スイッチング素子の寄生容量を利用して対応するスイッチへ充電回路を付加した例を示したが、本発明は必ずしもこれのみに限定されるものではなく、例えば、インダクタと抵抗との組み合わせで充電回路を形成するようにしてもよい。
図７は、上述の実施形態の極性切換回路の更に他の変更態様を示す。この変更態様では、各充電回路を構成する抵抗R1〜R4に対してそれぞれ、分圧抵抗をR11、R21、R３１、R４１を接続して、各スイッチング素子のゲートに印加される電圧を低く抑えている。この構成は、直流電源１０の出力電圧が、例えば、２４Vであり、スイッチング素子として使用するMOSFETでの許容ゲート・ソース電圧を超える場合に、スイッチング素子を保護するために有用である。
以下、各分圧抵抗の具体的な接続関係を説明する。第１スイッチSW1では、第１分圧抵抗R11が、正入力端子ＩＮ＋と第２出力端子OUT2との間で、第１抵抗R1と直列に接続され、第１分圧抵抗R１１と第１抵抗R1の間の接続点にスイッチング素子のゲートGが接続される。第２スイッチSW２では、第２分圧抵抗R２１が、正入力端子ＩＮ＋と第１出力端子OUT１との間で、第２抵抗R２と直列に接続され、第２分圧抵抗R２１と第２抵抗R２の間の接続点にスイッチング素子のゲートGが接続される。第３スイッチSW３では、第３分圧抵抗R３1が、負入力端子ＩＮ−と第２出力端子OUT2との間で、第３抵抗R３と直列に接続され、第３分圧抵抗R３１と第３抵抗R３の間の接続点にスイッチング素子のゲートGが接続される。第４スイッチSW４では、第４分圧抵抗R４1が、負入力端子ＩＮ−と第１出力端子OUT１との間で、第４抵抗R４と直列に接続され、第４分圧抵抗R４１と第４抵抗R４の間の接続点にスイッチング素子のゲートGが接続される。
更に、この変更態様では、第１出力端子OUT1と第２出力端子OUT２の間で短絡が生じた場合に、各スイッチング素子に流れる電流を制限してスイッチング素子を破壊から保護するために、各分圧抵抗R11、R21、R31、R41にそれぞれ、ツェナーダイオードZD１、ZD2、ZD3、ZD4を直列に接続している。即ち、第１ツェナーダイオードZD1が、第１分圧抵抗R11と正入力端子IN+との間に挿入され、第２ツェナーダイオードZD２が、第２分圧抵抗R２１と正入力端子IN+との間に挿入され、第３ツェナーダイオードZD３が、第３分圧抵抗R３１と負入力端子IN―との間に挿入され、第４ツェナーダイオードZD４が、第４分圧抵抗R４１と負入力端子IN−との間に挿入される。
＜第２の実施形態＞
図８は、本発明の第２の実施形態に係る極性切換回路を示す。この実施形態では各スイッチSW1〜SW4として、バイポーラトランジスタを使用し、第１出力端子OUT1及び第２出力端子OUT2の電位を検出して各スイッチを制御する制御回路１００を備える。
第１スイッチSW1はＮＰＮ型バイポーラトランジスタであり、コレクタが正入力端IN+に結合されると共にエミッタが第１出力端子OUT1に接続され、ベース電圧が閾値以上となった時に導通して、正入力端子IN＋を第１出力端子OUT1に接続する。第２スイッチSW２はＮＰＮ型バイポーラトランジスタであり、コレクタが正入力端IN+に結合されると共にエミッタが第２出力端子OUT2に接続され、ベース電圧が閾値以上となった時に導通して、正入力端子IN+を上記第２出力端子OUT2に接続する。第３スイッチSW３はＰＮＰ型バイポーラトランジスタであり、コレクタが負入力端IN-に結合されると共にエミッタが第１出力端子OUT１に接続され、ベース電圧が閾値未満となった時に導通して、負入力端子IN-を第１出力端子OUT1に接続する。第４スイッチSW4はＰＮＰ型バイポーラトランジスタであり、コレクタが負入力端に結合されると共にエミッタが第２出力端子OUT2に接続され、ベース電圧が閾値未満となった時に導通して、負入力端子IN-を第２出力端子に接続する。
制御回路１００は、第1出力端子ＯＵＴ１に印加される第１電位と、第2出力端子ＯＵＴ２に印加される第２電位とを検出して各スイッチSW1〜SW4を制御する様に構成され、以下の機能を達成する。
i)第１電位が第2電位よりも大きい場合に、第１スイッチSW1と第３スイッチSW３の各 ベースに閾値以上の制御電圧を与えるとともに、第２スイッチSW２と第4スイッチSW 4の各ベースに閾値未満の制御電圧を与える。
ii)第1電位が第2電位よりも小さい場合に、第１スイッチSW1と第３スイッチSW３の 各ベースに閾値未満の制御電圧を与えると共に、第２スイッチSW2と第4スイッチSW 4の各ベースに閾値以上の制御電圧を与える。
iii)第１電位と第2電位とが同電位の場合に、第１スイッチSW1と第３スイッチSW３の 各ベースに閾値未満の制御電圧を与えるとともに、第２スイッチSW２と第4スイッチ ングSW4の各ベースに閾値未満の制御電圧を与える。
この機能を実現するため、制御回路１００は、第1出力端子ＯＵＴ１に印加される第１電位を検出して、第１電位が所定値以上の場合は、第１検知信号を出力する第１検知手段（コンパレータ）１０１と、第２出力端子ＯＵＴ２に印加される第２電位を検出して、第２電位が所定値以上の場合は、第２検知信号を出力する第２検知手段（コンパレータ）１０２と、第１検知信号と第2検知信号の両方が同時に存在しない時のみに、所定の制御電圧を判定手段（ORゲート）１３０に与える論理手段（NORゲート）１１０とを備える。第2検知電圧は、第２スイッチSW２と第4スイッチSW4の各ベースへ共通して与えられるもので、上記の閾値以上と設定される。
判定手段１３０は、上記の制御電圧と第１検知電圧との少なくも一方を受けた時に、ベース電圧の閾値を超える駆動電圧を上記第１スイッチSW1と第３スイッチSW３のベースに与えるように構成される。
この制御回路１００には、抵抗R5、コンデンサC5、コンパレータ１２１で構成され遅延手段１２０が設けられ、論理手段（NORゲート）１１０から出力される制御電圧を遅延させた後に、これを判定手段１３０へ出力する。
本実施形態に係る極性切換回路の動作を以下に説明する。この説明では、理解を容易とするために、便宜上、直流電源の出力電圧及び給電システムでの動作電圧を１２Vとし、第１検知手段１０１や第２検知手段１０２や論理手段１１０や判定手段１３０からの出力を、１２Vまたは０Vとするものであり、実際は回路設計の観点から異なる値とすることができる。
１）第１出力端子ＯＵＴ１が、正極の給電導体１Ａに接続され、第２出力端子ＯＵＴ２が負極の給電導体１Ｂに接続された場合
第１出力端子OUT1に印加される電圧が１２V、第２出力端子OUT2に印加される電圧が０Vであり、第１検知手段１０１、第２検知手段１０２での基準値が１２V未満とすると、第１検知手段１０１は、第１検知信号として１２Vの電圧信号を出力し、第２検知手段１０２の出力が０Vとなり第２検知信号を出力しない。この結果、論理手段１１０の出力が０Vとなり、制御電圧を出力しない。このため、遅延手段１２０は動作せず、０Vの出力が判定手段１３０に入力される。判定手段１３０は、第１検知手段１０１からの１２Vの第１検知信号を受けて、１２Vの駆動電圧を第１スイッチSW1と第３スイッチSW３のベースに与える。これによって、第１スイッチSW1がオンし、第３スイッチSW３がオフされる。一方、第２スイッチSW２と第４スイッチSW4のベースには、第２検知手段１０２からの出力が０Vであるため、第２検知信号が与えられず、第２スイッチSW２がオフし、第４スイッチSW4がオンとなる。この結果、第１スイッチSW１と第４スイッチSW4のみがオンとなり、正入力端子ＩＮ+が第１出力端子OUT1に接続され、負入力端子ＩＮ-が第2出力端子OUT2に接続され、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
２）第１出力端子ＯＵＴ１が、負極の給電導体１Ｂに接続され、第２出力端子ＯＵＴ２が正極の給電導体１Ｂに接続された場合
第1検知手段１０１の出力が０Vで第1検知信号を出力せず、第2検知手段１０２は１２Vの第2検知信号を出力する。この場合、論理手段１１０の出力は０Vであり、制御電圧が出力されず、遅延回路１２０が動作せず、判定手段１３０の一方の入力は０Vである。判定手段１３０の他方の入力には、第1検知手段１０１から出力される０Vが入力されているため、判定手段１３０は０Ｖを出力して、駆動電圧を第1スイッチSW1と第３スイッチSW３のベースに与えない。この結果、第1スイッチSW1がオフし、第３スイッチSW３がオンされる。一方、第2検知手段１０２からの１２Vの第2検知信号が第２スイッチSW２と第4スイッチSW4のベースに与えられ、第２スイッチSW２がオンし、第4スイッチSW4がオフする。この結果、第２スイッチSW２と第３スイッチSW３のみがオンとなり、正入力端子ＩＮ+が第２出力端子OUT２に接続され、負入力端子ＩＮ-が第１出力端子OUT１に接続され、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
３）最初に給電ユニットを給電システムに接続する場合
この場合、給電導体１Ａ、１Ｂは共に０Ｖであり、この状態で給電ユニット４０の第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２を給電導体に接続すると、第１出力端子ＯＵＴ１及び第２出力端子ＯＵＴ２は共に０Vの電圧となり、第１検知手段101と第2検知手段１０２は共に０Vを出力し、第1検知信号と第2検知信号を出力しない。その結果、論理手段１１０は１２Vの制御電圧を出力し、この出力が遅延回路１２０を介して、判定手段１３０に送られる。遅延手段１２０は１２Vの制御電圧を遅延させて判定手段１３０に出力する結果、判定手段１３０には、最初、遅延手段１２０から０Vの出力と、第1検知手段１０１から０Vが入力され、判定手段１３０は０Vを出力して駆動電圧を与えないが、その後に、遅延手段１２０から１２Vの制御電圧が判定手段１３０に入力されると、判定手段１３０は１２Vの駆動電圧を出力する。その結果、第1スイッチSW1がオンされ、第３スイッチSW３がオフされる。一方、第2検知手段１０２からの０V出力により、第３スイッチSW３がオフされ、第4スイッチSW4がオンとされる。従って、始めて給電ユニットを給電システムに接続する場合は、第1スイッチSW1と第4スイッチSW4のみがオンとされて、第１出力端子ＯＵＴ１へ優先的に直流電源の正極１２Vが印加されることになる。
＜第３の実施形態＞
図９は、本発明の第３の実施形態に係る極性切換回路を示す。この実施形態では各スイッチSW1〜SW4として、電磁リレーを使用し、第2の実施形態と同様の制御回路１００を備える。
第1スイッチSW1は駆動コイルを有する常開のリレーであり、共通端子（COM）が上記の正入力端子ＩＮ＋に接続され、ＮＯ接点が上記の第1出力端子に接続され、駆動コイルが励磁された時に、NO接点が閉じて、正入力端子ＩＮ+を第1出力端子OUT1に接続する。第２スイッチSW２は駆動コイルを有する常開のリレーであり、共通端子（COM）が正入力端子ＩＮ＋に接続され、ＮＯ接点が第２出力端子OUT2に接続され、駆動コイルが励磁された時に、NO接点が閉じて、正入力端子ＩＮ+を第２出力端子OUT2に接続する。第３スイッチSW３は駆動コイルを有する常閉のリレーであり、共通端子（COM）が負入力端子ＩＮ−に接続され、ＮＣ接点が第1出力端子OUT1に接続され、駆動コイルが励磁された時に、NC接点が開いて負入力端子ＩＮ-を第1出力端子OUT1から切断する。第４スイッチSW4は駆動コイルを有する常閉のリレーであり、共通端子（COM）が負入力端子ＩＮ−に接続され、ＮＣ接点が第２出力端子OUT2に接続され、駆動コイルが励磁された時に、NC接点が開いて、正入力端子ＩＮ+を第２出力端子OUT2から切断する。
制御回路１００は、第2の実施形態と同様に、第1出力端子OUT1に印加される第１電位を検出して、第１電位が所定以上の場合は、第１検知電圧を出力する第１検知手段１０１と、第２出力端子OUT2に印加される第２電位を検出して、第２電位が所定以上の場合は、第２の検知電圧を出力する第２の検知手段１０２と、第１検知信号と第2の検知信号の両方が同時に存在しない時のみに、所定の制御電圧を判定手段１３０に与える論理手段とを備える。この制御回路１００は、第1電位が第2電位よりも大きい場合に、第１スイッチSW1と第３スイッチSW３の駆動コイルを励磁し、第１電位より第2電位が大きい場合に、第２スイッチSW２と第４スイッチSW4の駆動コイルを励磁する。更に、この制御回路１００には、第１電位と第2電位とが同電位の場合に、第1出力端子OUT1及び第2出力端子OUT2をそれぞれ給電導体１A、１Bに接続した時点より所定の時間遅延させて、第１スイッチSW1と第３スイッチSW３の駆動コイルを励磁する遅延手段１２０が設けられる。第2の検知手段１０２からの第2の検知電圧は、第２スイッチSW２と第4スイッチSW4の励磁コイルに印加され、判定手段１３０は、制御電圧と上記の第１検知電圧との少なくも一方を受けた時に、第１スイッチSW1及び第３スイッチSW３の励磁コイルを励磁させる駆動電圧を与えるように構成され、遅延手段１２０は、この制御電圧を遅延させて判定手段１３０に与える回路（Ｒ５、Ｃ５）を備える。
本実施形態に係る極性切換回路の動作を以下に説明する。この説明では、理解を容易とするために、便宜上、直流電源の出力電圧及び給電システムでの動作電圧を１２Vとし、第１検知手段１０１や第２検知手段１０２や論理手段１１０や判定手段１３０からの出力を、１２Vまたは０Vとするものであり、実際は回路設計の観点から異なる値とすることができる。
１）第１出力端子ＯＵＴ１が、正極の給電導体１Ａに接続され、第２出力端子ＯＵＴ２が負極の給電導体１Ｂに接続された場合
第１出力端子OUT1に印加される電圧が１２V、第２出力端子OUT2に印加される電圧が０Vであり、第１検知手段１０１、第２検知手段１０２での基準値が１２V未満とすると、第１検知手段１０１は、第１検知信号として１２Vの電圧を出力し、第２検知手段１０２は出力が０Vとなって、第２検知信号を出力しない。この結果、論理手段１１０は０Vを出力し、遅延手段１２０は動作しない。判定手段１３０は、第１検知手段１０１からの０Vの入力と遅延手段１２０からの０Vの出力を受けて１２Vの駆動電圧を第１スイッチSW1と第３スイッチSW３の駆動コイルに与える。これによって、第1スイッチSW１のNO接点が閉じると共に、第３スイッチSW３のNC接点が開いて、正入力端子ＩＮ+が第1出力端子OUT1に接続され、負入力端子ＩＮ-が第1出力端子OUT１から切断される。一方、第２スイッチSW２と第３スイッチSW３の各駆動コイルは、第2検知手段１０２からの出力が０Vであるため、励磁されず、第２スイッチSW２のNO接点は開いたまま、第４スイッチSW4のNC接点は閉じた状態に維持され、負入力端子ＩＮ-が第2出力端子OUT2に接続される。この結果、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
２）第１出力端子ＯＵＴ１が、負極の給電導体１Ｂに接続され、第２出力端子ＯＵＴ２が正極の給電導体１Ｂに接続された場合
第1検知手段１０１は０Vを出力して、第1検知信号を出力せず、第2検知手段１０２は１２Vの第2検知信号を出力する。これに伴って、論理手段１１０は０Vを出力し、制御電圧を与えないため、遅延回路１２０が動作しない。従って、判定手段１３０は０Ｖを出力して、第1スイッチSW1と第3スイッチSW3の駆動コイルが励磁されない。
この結果、第1スイッチSW1及び第3スイッチSW3は動作せず、第1出力端子OUT1が正入力端子ＩＮ+が切断され、負入力端子ＩＮ−が第1出力端子OUT1に接続される。一方、第2検知手段１０２からの１２Vの第2検知信号によって、第2スイッチSW2と第4スイッチSW4の駆動コイルが励磁され、第２スイッチSW２のNO接点が閉じ、第4スイッチSW4のNC接点が開くことで、正入力端子ＩＮ＋が第2出力端子OUT2に接続され、負入力端子ＩＮ-が第2出力端子OUT2から切断される。この結果、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
３）最初に給電ユニットを給電システムに接続する場合
この場合、給電導体１Ａ、１Ｂは共に０Ｖであり、この状態で給電ユニット４０の第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２を給電導体に接続すると、第１出力端子ＯＵＴ１及び第２出力端子ＯＵＴ２は共に０Vの電圧となり、第１検知手段101と第2検知手段１０２は第1検知信号と第2検知信号を出力しない。その結果、論理手段１１０は１２Vの制御電圧を出力し、この出力が遅延回路１２０を介して、判定手段１３０に送られる。遅延手段１２０は１２Vの制御電圧を遅延させて判定手段１３０に出力する結果、判定手段１３０には、最初、遅延手段１２０から０V出力と、第1検知手段１０１から０Vの第１検知信号とが入力され、判定手段１３０の出力は０Ｖで駆動電圧を出力しないが、その後に、遅延手段１２０から１２Vの制御電圧が判定手段１３０に入力されて、判定手段１３０は１２Vの駆動電圧を出力する。その結果、第1スイッチSW1と第３スイッチSW３の駆動コイルが励磁され、第1スイッチSW１のNO接点が閉じ、第３スイッチSW３のNC接点が開き、正入力端子ＩＮ+が第1出力端子OUT1に接続され、負入力端子ＩＮ-が第1出力端子OUT2から切断される。
一方、第2検知手段１０２からの０Vの出力によって、第２スイッチSW２と第4スイッチSW4の駆動コイルは励磁されず、第２スイッチSW２のNO接点は開いたまま、第４スイッチSW4のNC接点は閉じた状態に維持され、負入力端子ＩＮ-が第2出力端子OUT2に接続される。従って、始めて給電ユニットを給電システムに接続する場合は、正入力端子ＩＮ＋が第1出力端子OUT1に接続されると共に、負入力端子ＩＮ-が第2出力端子OUT2に接続され、第１出力端子ＯＵＴ１へ優先的に直流電源の正極１２Vが印加されることになる。
制御回路１００は、第2の実施形態と同様に、第1出力端子OUT1に印加される第１電位を検出して、第１電位が所定以上の場合は、第１検知電圧を出力する第１検知手段１０１と、第２出力端子OUT2に印加される第２電位を検出して、第２電位が所定以上の場合は、第２の検知電圧を出力する第２の検知手段１０２と、第１検知信号と第2の検知信号の両方が同時に存在しない時のみに、所定の制御電圧を判定手段１３０に与える論理手段とを備える。この制御回路１００は、第1電位が第2電位よりも大きい場合に、第１スイッチSW1と第３スイッチSW３の駆動コイルを励磁し、第１電位より第2電位が大きい場合に、第２スイッチSW２と第４スイッチSW4の駆動コイルを励磁する。更に、この制御回路１００には、第１電位と第2電位とが同電位の場合に、第1出力端子OUT1及び第2出力端子OUT2をそれぞれ給電導体１A、１Bに接続した時点より所定の時間遅延させて、第１スイッチSW1と第３スイッチSW３の駆動コイルを励磁する遅延手段１２０が設けられる。第2の検知手段１０２からの第2の検知電圧は、第２スイッチSW２と第4スイッチSW4の励磁コイルに印加され、判定手段１３０は、制御電圧と上記の第１検知電圧との少なくも一方を受けた時に、第１スイッチSW1及び第３スイッチSW３の励磁コイルを励磁させる駆動電圧を与えるように構成され、遅延手段１２０は、この制御電圧を遅延させて判定手段１３０に与える回路（Ｒ５、Ｃ５）を備える。
本実施形態に係る極性切換回路の動作を以下に説明する。この説明では、理解を容易とするために、便宜上、直流電源の出力電圧及び給電システムでの動作電圧を１２Vとし、第１検知手段１０１や第２検知手段１０２や論理手段１１０や判定手段１３０からの出力を、１２Vまたは０Vとするものであり、実際は回路設計の観点から異なる値とすることができる。
１）第１出力端子ＯＵＴ１が、正極の給電導体１Ａに接続され、第２出力端子ＯＵＴ２が負極の給電導体１Ｂに接続された場合
第１出力端子OUT1に印加される電圧が１２V、第２出力端子OUT2に印加される電圧が０Vであり、第１検知手段１０１、第２検知手段１０２での基準値が１２V未満とすると、第１検知手段１０１は、第１検知信号として１２Vの電圧を出力し、第２検知手段１０２は出力が０Vとなって、第２検知信号を出力しない。この結果、論理手段１１０は０Vを出力し、遅延手段１２０は動作しない。判定手段１３０は、第１検知手段１０１からの０Vの入力と遅延手段１２０からの０Vの出力を受けて１２Vの駆動電圧を第１スイッチSW1と第３スイッチSW３の駆動コイルに与える。これによって、第1スイッチSW１のNO接点が閉じると共に、第３スイッチSW３のNC接点が開いて、正入力端子ＩＮ+が第1出力端子OUT1に接続され、負入力端子ＩＮ-が第1出力端子OUT１から切断される。一方、第２スイッチSW２と第３スイッチSW３の各駆動コイルは、第2検知手段１０２からの出力が０Vであるため、励磁されず、第２スイッチSW２のNO接点は開いたまま、第４スイッチSW4のNC接点は閉じた状態に維持され、負入力端子ＩＮ-が第2出力端子OUT2に接続される。この結果、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
２）第１出力端子ＯＵＴ１が、負極の給電導体１Ｂに接続され、第２出力端子ＯＵＴ２が正極の給電導体１Ｂに接続された場合
第1検知手段１０１は０Vを出力して、第1検知信号を出力せず、第2検知手段１０２は１２Vの第2検知信号を出力する。これに伴って、論理手段１１０は０Vを出力し、制御電圧を与えないため、遅延回路１２０が動作しない。従って、判定手段１３０は０Ｖを出力して、第1スイッチSW1と第3スイッチSW3の駆動コイルが励磁されない。
この結果、第1スイッチSW1及び第3スイッチSW3は動作せず、第1出力端子OUT1が正入力端子ＩＮ+が切断され、負入力端子ＩＮ−が第1出力端子OUT1に接続される。一方、第2検知手段１０２からの１２Vの第2検知信号によって、第2スイッチSW2と第4スイッチSW4の駆動コイルが励磁され、第２スイッチSW２のNO接点が閉じ、第4スイッチSW4のNC接点が開くことで、正入力端子ＩＮ＋が第2出力端子OUT2に接続され、負入力端子ＩＮ-が第2出力端子OUT2から切断される。この結果、既に稼働している給電システムの極性に応じた極性で直流電源が給電システムに追加される。
３）最初に給電ユニットを給電システムに接続する場合
この場合、給電導体１Ａ、１Ｂは共に０Ｖであり、この状態で給電ユニット４０の第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２を給電導体に接続すると、第１出力端子ＯＵＴ１及び第２出力端子ＯＵＴ２は共に０Vの電圧となり、第１検知手段101と第2検知手段１０２は第1検知信号と第2検知信号を出力しない。その結果、論理手段１１０は１２Vの制御電圧を出力し、この出力が遅延回路１２０を介して、判定手段１３０に送られる。遅延手段１２０は１２Vの制御電圧を遅延させて判定手段１３０に出力する結果、判定手段１３０には、最初、遅延手段１２０から０V出力と、第1検知手段１０１から０Vの第１検知信号とが入力され、判定手段１３０の出力は０Ｖで駆動電圧を出力しないが、その後に、遅延手段１２０から１２Vの制御電圧が判定手段１３０に入力されて、判定手段１３０は１２Vの駆動電圧を出力する。その結果、第1スイッチSW1と第３スイッチSW３の駆動コイルが励磁され、第1スイッチSW１のNO接点が閉じ、第３スイッチSW３のNC接点が開き、正入力端子ＩＮ+が第1出力端子OUT1に接続され、負入力端子ＩＮ-が第1出力端子OUT2から切断される。
一方、第2検知手段１０２からの０Vの出力によって、第２スイッチSW２と第4スイッチSW4の駆動コイルは励磁されず、第２スイッチSW２のNO接点は開いたまま、第４スイッチSW4のNC接点は閉じた状態に維持され、負入力端子ＩＮ-が第2出力端子OUT2に接続される。従って、始めて給電ユニットを給電システムに接続する場合は、正入力端子ＩＮ＋が第1出力端子OUT1に接続されると共に、負入力端子ＩＮ-が第2出力端子OUT2に接続され、第１出力端子ＯＵＴ１へ優先的に直流電源の正極１２Vが印加されることになる。
Claims (7)
- 直流電源と負荷との間に介在して、負荷に繋がる２本の給電導体へ直流電源を接続するための極性切換回路であって、
上記直流電源の正極に接続される正入力端子ＩＮ＋と、
上記直流電源の負極に接続される負入力端子ＩＮ−と、
上記2本の給電導体の一方に接続される第1出力端子OUT1と、
上記2本の給電導体の他方に接続される第２出力端子OUT２と、
上記正入力端子と上記第1出力端子との間に挿入した第1スイッチＳＷ１と、
上記正入力端子と上記第2出力端子との間に挿入した第2スイッチＳＷ2と、
上記負入力端子と上記第1出力端子との間に挿入した第3スイッチＳＷ3と
上記負入力端子と上記第２出力端子との間に挿入した第4スイッチＳＷ4と、
で構成され、
上記第１スイッチＳＷ１と第4スイッチＳＷ４は、上記第1出力端子ＯＵＴ１に印加される電圧が上記第2出力端子に印加される電圧よりも高い場合に導通して、上記正入力端子IN＋を上記第1出力端子ＯＵＴ１に接続すると共に、上記負入力端子IN-を上記第2出力端子ＯＵＴ２に接続するように構成され、
上記第2スイッチＳＷ２と上記第3スイッチＳＷ３は、上記第1出力端子ＯＵＴ１に印加される電圧が上記第2出力端子ＯＵＴ２に印加される電圧よりも小さい場合に導通して、上記正入力端子IN＋を上記第1出力端子に接続すると共に、上記負入力端子IN-を上記第2出力端子に接続するように構成されたことを特徴とする極性切換回路。
- 上記第1スイッチは、制御端Ｇを有する第1スイッチング素子を備え、この第1スイッチング素子はこの制御端と上記正入力端子との間に所定値未満の電圧が印加された時に導通し、
上記第2スイッチは、制御端Ｇを有する第２スイッチング素子を備え、この第２スイッチング素子はこの制御端と上記正入力端子との間に所定値未満の電圧が印加された時に導通し、
上記第３スイッチは、制御端Ｇを有する第３スイッチング素子を備え、この第３スイッチング素子はこの制御端と上記正入力端子との間に所定値を超える電圧が印加された時に導通し、
上記第４スイッチは、制御端Ｇを有する第４スイッチング素子を備え、この第４スイッチング素子はこの制御端と上記正入力端子との間に所定値を超える電圧が印加された時に導通し、
上記第1スイッチング素子の制御端と上記第3スイッチング素子の制御端が共に上記第2出力端子ＯＵＴ２に接続され、
上記第２スイッチング素子の制御端と上記第４スイッチング素子の制御端が共に上記第１出力端子ＯＵＴ１に接続され、
上記第1スイッチは、上記の第1スイッチング素子の制御端に上記正極からの上記所定値以上の制御電圧を与えた後に所定時間遅延させて、この制御端に上記所定値未満の電圧を与える第1遅延回路（Ｒ１、Ｃ１）を備え、
上記第2スイッチは、上記の第２スイッチング素子の制御端に上記正極からの上記所定値以上の制御電圧を与えた後に所定時間遅延させて、この制御端に上記所定値未満の電圧を与える第2遅延回路（Ｒ２、Ｃ２）を備え、
上記第1出力端子に印加される電圧が上記第2出力端子に印加される電圧よりも大きい時に、上記第1遅延回路が動作して、上記第2遅延回路は動作せず、
上記第1出力端子に印加される電圧が上記第2出力端子に印加される電圧よりも小さい時に、上記第2遅延回路が動作して、上記第1遅延回路は動作せず、
上記第1出力端子と上記第2出力端子にそれぞれ印加される電圧が等しい時に、
上記第1遅延回路と上記第2遅延回路が共に動作するが、上記第1遅延回路による遅延よりも上記第2遅延回路による遅延時間が長くなるように構成されたことを特徴とする請求項１に記載の極性切換回路。
- 上記第1スイッチング素子はゲート・ソース間に寄生容量を有するＦＥＴであり、ソースが上記正入力端に結合されると共にドレインが第1出力端子に接続され、ソース電圧がゲート電圧よりも所定値以上の時に導通して、上記の正入力端子を上記第1出力端子に接続し、
上記第1遅延回路は、上記寄生容量Ｃ１と、この寄生容量と直列に上記正入力端子と上記第2出力端子との間に挿入された第1抵抗Ｒ１とで構成されて、第1抵抗Ｒ１と寄生容量Ｃ１との間の接続点がゲートＧに接続され、
上記第２スイッチング素子はゲート・ソース間に寄生容量を有するＦＥＴであり、ソースが上記正入力端に結合されると共にドレインが第２出力端子に接続され、ソース電圧がゲート電圧よりも所定値以上の時に導通して、上記の正入力端子ＩＮ＋を上記第２出力端子ＯＵＴ２に接続し、
上記第２遅延回路（Ｒ２、Ｃ２）は、上記寄生容量Ｃ２と、この寄生容量と直列に上記正入力端子ＩＮ＋と上記第１出力端子ＯＵＴ１との間に挿入された第２抵抗Ｒ２とで構成されて、第２抵抗と寄生容量との間の接続点がゲートＧに接続され、
上記第1抵抗Ｒ１の抵抗値が第2抵抗Ｒ２の抵抗値よりも小さくて、第1遅延回路の時定数を第2遅延回路の時定数よりも小さくしたことを特徴とする請求項２に記載の極性切換回路。
- 上記正入力端子IN+と上記第2出力端子との間で上記第1抵抗R1と直列に第1分圧抵抗が接続され、第1抵抗R1と上記第1分圧抵抗R１１との間の接続点に上記第1スイッチング素子のゲートが接続され、
上記正入力端子IN+と上記第１出力端子との間で上記第２抵抗R２と直列に第２分圧抵抗が接続され、第２抵抗R２と上記第２分圧抵抗R21との間の接続点に上記第２スイッチング素子のゲートが接続されたことを特徴とする請求項３に記載の極性切換回路。
- 上記第1分圧抵抗R11と上記正入力端子IN+との間に第1ツェナーダイオードが挿入され、
上記第２分圧抵抗R２１と上記正入力端子IN+との間に第2ツェナーダイオードが挿入されたことを特徴とする請求項４に記載の極性切換回路。
- 請求項１〜５の何れかに記載の極性切換回路と、上記の直流電源とを備えた直流電圧給電ユニット。
- 上記直流電源は、交流電源に接続されて交流電力を直流電力に変換するように構成され、交流電源との接続をオン・オフする電源スイッチが備えられたことを特徴とする請求項６に記載の直流電圧給電ユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008522467A JP4925363B2 (ja) | 2006-06-27 | 2007-06-19 | 極性切換回路及び給電ユニット |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006176654 | 2006-06-27 | ||
| JP2006176654 | 2006-06-27 | ||
| JP2008522467A JP4925363B2 (ja) | 2006-06-27 | 2007-06-19 | 極性切換回路及び給電ユニット |
| PCT/JP2007/062283 WO2008001644A1 (fr) | 2006-06-27 | 2007-06-19 | Circuit de commutation de polarité et unité d'alimentation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008001644A1 true JPWO2008001644A1 (ja) | 2009-11-26 |
| JP4925363B2 JP4925363B2 (ja) | 2012-04-25 |
Family
ID=38845412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008522467A Expired - Fee Related JP4925363B2 (ja) | 2006-06-27 | 2007-06-19 | 極性切換回路及び給電ユニット |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4925363B2 (ja) |
| CN (1) | CN101479907B (ja) |
| WO (1) | WO2008001644A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201214923A (en) * | 2010-09-29 | 2012-04-01 | Fortune Semiconductor Corp | Polarity switch circuit in charger |
| KR101861728B1 (ko) * | 2012-02-03 | 2018-05-30 | 삼성전자주식회사 | 직류 전원 장치 |
| US9300129B2 (en) * | 2013-03-12 | 2016-03-29 | Ascensia Diabetes Care Holding Ag | Reverse battery protection for battery-powered devices |
| CN106329963B (zh) * | 2016-07-05 | 2019-05-28 | 濮阳市立圆汽车电器有限公司 | 一种电源用桥式切换装置 |
| CN109088391B (zh) * | 2018-09-18 | 2023-10-17 | 罗格朗智能电气(惠州)有限公司 | 短路保护电路及非标poe供电器 |
| CN109910650B (zh) * | 2019-04-03 | 2021-09-17 | 上海歌尔泰克机器人有限公司 | 一种接触式充电装置及无人机 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104410U (ja) * | 1980-12-18 | 1982-06-28 | ||
| JPH02125551A (ja) * | 1988-11-04 | 1990-05-14 | Sony Corp | データパケツト伝送方法 |
| JPH0530641A (ja) * | 1991-07-22 | 1993-02-05 | Fujitsu General Ltd | 電源電圧の極性切替回路 |
| JPH0739076A (ja) * | 1993-07-22 | 1995-02-07 | Brother Ind Ltd | 無極性充電器 |
| JPH07271460A (ja) * | 1994-03-31 | 1995-10-20 | Aiphone Co Ltd | 直流電源給電回路 |
| JP3259611B2 (ja) * | 1995-11-08 | 2002-02-25 | 日本電信電話株式会社 | 直流電源システム |
| JPH11127178A (ja) * | 1997-10-24 | 1999-05-11 | Matsushita Electric Works Ltd | 信号伝送システムの給電装置 |
| JP3313324B2 (ja) * | 1998-05-08 | 2002-08-12 | 株式会社エーシーティー・エルエスアイ | 電源の接続極性に関わりなく正規の極性で負荷に電源を印加するための自動スイッチ回路 |
| JP2007174812A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | 給電システム、給電装置及び終端装置 |
-
2007
- 2007-06-19 WO PCT/JP2007/062283 patent/WO2008001644A1/ja active Application Filing
- 2007-06-19 CN CN2007800243001A patent/CN101479907B/zh not_active Expired - Fee Related
- 2007-06-19 JP JP2008522467A patent/JP4925363B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4925363B2 (ja) | 2012-04-25 |
| WO2008001644A1 (fr) | 2008-01-03 |
| CN101479907B (zh) | 2011-07-13 |
| CN101479907A (zh) | 2009-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102519118B1 (ko) | 배터리 보호 회로 | |
| US11646569B2 (en) | Secondary battery protection circuit, secondary battery protection apparatus and battery pack | |
| KR101292138B1 (ko) | 단락 회로 보호를 위한 장치 | |
| JP5315026B2 (ja) | 半導体装置 | |
| JP6607927B2 (ja) | 高側ゲートドライバのための電力供給電圧の制御 | |
| US11881566B2 (en) | Battery pack monitoring system | |
| JP4925363B2 (ja) | 極性切換回路及び給電ユニット | |
| JP5901636B2 (ja) | Ａｃ電源のための過電圧保護 | |
| KR101784740B1 (ko) | 배터리 보호 회로 및 이를 포함하는 배터리 팩 | |
| US6819149B2 (en) | Gate drive device for reducing a surge voltage and switching loss | |
| US20030090158A1 (en) | System and method for redundant power supply connection | |
| US20060164778A1 (en) | Inrush current limiting circuit | |
| US6172485B1 (en) | Power supply monitoring integrated circuit device and battery pack | |
| CN101202466A (zh) | 充电装置 | |
| KR101733740B1 (ko) | 배터리 보호 회로 | |
| WO2007049597A1 (ja) | 電流検出回路 | |
| US6326819B1 (en) | Current buffer for gate drive | |
| KR20210060209A (ko) | 게이트 구동회로 및 이를 포함하는 배터리 시스템 | |
| CN111971564A (zh) | 车载用的电压检测电路 | |
| CN112671053A (zh) | 具有双电压供应电路的电子电路 | |
| JPH08272464A (ja) | 直流電源装置 | |
| US12105546B2 (en) | Control circuit and control unit for a vehicle | |
| CN113960462B (zh) | 开关应用的过电流感测方案 | |
| EP4152616A1 (en) | Relay drive circuit and battery system comprising same | |
| EP4120567A1 (en) | Cascaded gate driver outputs for power conversion circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |