JPWO2007049789A1

JPWO2007049789A1 - 非可逆回路素子

Info

Publication number: JPWO2007049789A1
Application number: JP2007542737A
Authority: JP
Inventors: 岸本　靖; 靖岸本; 寺脇　武文; 武文寺脇
Original assignee: Hitachi Metals Ltd
Current assignee: Proterial Ltd
Priority date: 2005-10-28
Filing date: 2006-10-30
Publication date: 2009-04-30
Anticipated expiration: 2026-10-30
Also published as: US7626471B2; EP1942550A4; US20090045884A1; EP1942550A1; CN101300712A; KR20080060273A; JP4849269B2; EP1942550B1; CN101300712B; WO2007049789A1; KR101372979B1

Abstract

第一入出力ポートP1と第二入出力ポートP2との間に配置された第一インダクタンス素子L1と、前記第一インダクタンス素子L1と並列に接続して第一共振回路を構成する第一キャパシタンス素子Ciと、前記第一並列共振回路に並列に接続された抵抗素子Rと、前記第一共振回路の第二入出力ポートP2とアースとの間に配置された第二インダクタンス素子L2と、前記第二インダクタンス素子L2と並列に接続して第二共振回路を構成する第二キャパシタンス素子Cfaと、前記第二共振回路とアースとの間に配置された第三インダクタンス素子Lgと、前記第一共振回路の第二入出力ポートP2とアースとの間に配置された第三キャパシタンス素子Cfbとを備えた非可逆回路素子。

Description

本発明は、高周波信号に対して非可逆伝送特性を有する非可逆回路素子に関し、特に携帯電話等の移動体通信システムに好適な非可逆回路素子に関する。

数100 MHzから数10 GHzの周波数帯を利用した移動体通信機器、例えば携帯電話の基地局や端末機等には、アイソレータ等の非可逆回路素子が用いられている。アイソレータは、例えば移動体通信機器の送信段において電力増幅器とアンテナとの間に配置され、電力増幅器への不要信号の逆流を防ぎ、また電力増幅器の負荷側のインピーダンスを安定させる。そのため、アイソレータは挿入損失特性、反射損失特性及びアイソレーション特性に優れていることが要求される。

このようなアイソレータとして、従来から図26に示す三端子アイソレータが良く知られている。このアイソレータは、フェリ磁性体であるマイクロ波フェライト38の一主面に、3つの中心導体31，32，33が互いに電気的絶縁状態で、かつ120°の角度で交差するように配置されており、各中心導体31，32，33の一端はアースに接続され、他端には整合コンデンサC1〜C3が接続され、各中心導体31，32，33のいずれか1つのポート（例えばP3）に終端抵抗Rtが接続されている。フェライト38には、永久磁石（図示せず）から直流磁界Hdcが軸方向に印加される。このアイソレータは、ポートP1から入力した高周波信号をポートP2に伝送するが、ポートP2から進入する反射波を終端抵抗Rtで吸収してポートP1へ伝送するのを阻止し、もってアンテナのインピーダンス変動に伴う不要な反射波が電力増幅器等に逆進入するのを防止する。

最近、2つの中心導体を有し、挿入損失特性及び反射特性に優れた二端子対アイソレータが注目されるようになった（特開2004-88743号）。図27は二端子対アイソレータの等価回路を示し、図28はその構造を示す。

この二端子対アイソレータ1は、第一入出力ポートP1と第二入出力ポートP2との間に、電気的に接続された中心電極L1（第一インダクタンス素子）と、中心電極L1と電気的絶縁状態で交差して配置され、第二入出力ポートP2とアースとの間に電気的に接続された中心電極L2（第二インダクタンス素子）と、第一入出力ポートP1と第二入出力ポートP2の間に電気的に接続され、中心電極L1と第一並列共振回路を構成するキャパシタンス素子C1と、抵抗素子Rと、第二入出力ポートP2とアースの間に電気的に接続され、中心電極L2と第二並列共振回路を構成するキャパシタンス素子C2とを有する。第一並列共振回路でアイソレーション特性（逆方向減衰特性）が最大となる周波数が設定され、第二並列共振回路で挿入損失特性が最小となる周波数が設定される。第一入出力ポートP1から第二入出力ポートP2に高周波信号が伝搬する場合、第一入出力ポートP1と第二入出力ポートP2間の第一並列共振回路は共振しないが、第二並列共振回路が共振するため、伝送損失が少なく挿入損失特性が良い。一方、第一入出力ポートP1と第二入出力ポートP2の間に接続された抵抗素子Rにより、第二入出力ポートP2から第一入出力ポートP1に逆流する電流は吸収される。

図28に示すように、二端子対アイソレータ1は、軟鉄等の強磁性体からなり磁気回路を構成する金属ケース（上側ケース4、下側ケース8）と、永久磁石9と、マイクロ波フェライト20及び中心導体21，22からなる中心導体組立体30と、中心導体組立体30を搭載する積層基板50とを備えている。各ケース4，8にはAg，Cu等の導電性金属がめっきされている。

中心導体組立体30は、円板状のマイクロ波フェライト20と、その表面に絶縁層（図示せず）を介して直交するように配置された中心導体21，22とからなる。中心導体21，22は交差部で電磁気的に結合している。各中心導体21，22は二本の線路で構成され、その両端部は相互に分離された状態でマイクロ波フェライト20の下面に延在している。

図29に示すように、積層基板50は、中心導体21，22の端部と接続する接続電極51〜54と、裏面にコンデンサ電極55，56及び抵抗27を有する誘電体シート41と、裏面にコンデンサ電極57を有する誘電体シート42と、裏面にグランド電極58を有する誘電体シート43と、入力外部電極14、出力外部電極15及びアース外部電極16を有する誘電体シート45とを具備する。接続電極51は第一入出力ポートP1となり、接続電極53，54は第二入出力ポートP2となる。

中心導体21の一端部は第一入出力ポートP1（接続電極51）を介して入力外部電極14に電気的に接続されており、他端部は第二入出力ポートP2（接続電極54）を介して出力外部電極15に電気的に接続されている。中心導体22の一端部は第二入出力ポートP2（接続電極53）を介して出力外部電極15に電気的に接続されており、他端部はアース外部電極16に電気的に接続されている。キャパシタンス素子C1は第一入出力ポートP1と第二入出力ポートP2の間に電気的に接続され、中心導体L1とともに第一並列共振回路を形成する。キャパシタンス素子C2は、第二入出力ポートP2とアースの間に電気的に接続され、中心導体L2とともに第二並列共振回路を形成する。

ところで携帯電話においては、増大する加入者数に対応するため、周波数帯域が広くなるなるとともに（ワイドバンド化）、複数の送受信系（WCDMA、PDC、PHS、GSM等）を扱うようになり（マルチバンド化、マルチシステム化等）、これに応じて非可逆回路素子にも動作周波数の広帯域化が要求されている。例えば、GSM方式及びTDMA方式の携帯電話網を使ったデータ伝送技術の一つとして、EDGE（Enhanced Data GSM Environment）がある。GSM850/900の2バンドを使用する場合、非可逆回路素子に要求される通過周波数帯域は824〜915 MHzである。

広帯域した非可逆回路素子を得るには、リアクタンス素子を接続する接続線路により生じるインダクタンスや、電極パターン間の干渉により生じる浮遊キャパシタンス等、製造上の様々なばらつき要因を考慮する必要がある。しかし、前記二端子対アイソレータでは、不要なリアクタンス成分が、第一及び第二の並列共振回路に接続するため、二端子対アイソレータの入力インピーダンスが所望値からずれる。その結果、二端子対アイソレータと接続する他の回路とのインピーダンス不整合が生じ、挿入損失特性及びアイソレーション特性が劣化する。

不要なリアクタンス成分を考慮して、第一及び第二の並列共振回路を構成するインダクタンス及びキャパシタンスを決定することは不可能ではないが、単純に中心導体21，22を構成する線路の幅や間隔等を変更しても、中心導体21，22が相互に結合しているために、第一及び第二のインダクタンス素子L1，L2のインダクタンスも変化し、第一及び第二の入出力ポートP1， P2の入力インピーダンスを独立に調整するのが難しく、外部回路との最適な整合条件を得るのは事実上不可能であった。特に第一入出力ポートP1の入力インピーダンスのずれは挿入損失の増加を招くために避けなければならない。

従って、本発明の第一の目的は、動作周波数を広帯域化した非可逆回路素子を得ることである。

本発明の第二の目的は、入力インピーダンスの調整が容易で、かつ挿入損失特性及び反射特性に優れているとともに高調波抑制にも優れた非可逆回路素子を提供することである。

本発明の非可逆回路素子は、第一入出力ポートP1と第二入出力ポートP2との間に配置された第一インダクタンス素子L1と、前記第一インダクタンス素子L1と並列に接続して第一共振回路を構成する第一キャパシタンス素子Ciと、前記第一並列共振回路に並列に接続された抵抗素子Rと、前記第一共振回路の第二入出力ポートP2側とアースとの間に配置された第二インダクタンス素子L2と、前記第二インダクタンス素子L2と並列に接続して第二共振回路を構成する第二キャパシタンス素子Cfaと、前記第二並列共振回路とアースとの間に配置された第三インダクタンス素子Lgと、前記第一並列共振回路の第二入出力ポートP2側とアースとの間に配置された第三キャパシタンス素子Cfbとを備えたことを特徴とする。

前記第一インダクタンス素子L1のインダクタンスは前記第二インダクタンス素子L2のインダクタンスより小さいのが好ましい。

第一共振回路の第一入出力ポートP1側に、インピーダンス調整手段を具備するのが好ましい。前記インピーダンス調整手段は、インダクタンス素子及び／又はキャパシタンス素子で構成され、ローパスフィルタ又はハイパスフィルタであるのが好ましい。

第一キャパシタンス素子Ci、第二キャパシタンス素子Cfa、及び第三キャパシタンス素子Cfbの少なくとも一つは、並列に接続した複数のコンデンサからなるのが好ましい。複数のコンデンサの少なくとも一つをチップコンデンサとすると、チップコンデンサの選択により、所望のキャパシタンスとの差ができるだけ小さくなるように各キャパシタンス素子のキャパシタンスを補正するのが容易となる。

優れた電気的特性を得るには、第一〜第三のキャパシタンス素子Ci，Cfa、Cfbのばらつきを少なく、精度良く形成することが重要である。この観点から、図7に示す等価回路のように、各キャパシタンス素子の少なくとも一つを並列に接続した複数のコンデンサにより構成するのが好ましい。

本発明の非可逆回路素子では、第一インダクタンス素子L1及び第一キャパシタンス素子Ciを調整することによりアイソレーションが最大となる共振周波数（「ピーク周波数」とも言う）を決定し、第二インダクタンス素子L2、第三インダクタンス素子Lｇ及び第三キャパシタンス素子Cfbを調整することにより挿入損失が最小となるピーク周波数を決定する。このように、通信機器の通信システムの周波数に応じて、第一〜第三のインダクタンス素子L1，L2，Lgと、第一及び第三のキャパシタンス素子Ci，Cfbとを調整することにより、非可逆回路素子の主な電気的特性を決定することができる。

第二のキャパシタンス素子Cfaのキャパシタンスの選定により、ピーク周波数にほとんど影響を与えずに、通過帯域外の高周波側に形成される減衰極の位置を調整することができる。本発明者等の検討によれば、キャパシタンスが小さければ高周波側に、大きければ低周波側に減衰極は移動する。この挙動を上手く利用することにより、比較的容易に高調波、特に2倍波の減衰を得ることができる。

前記第一インダクタンス素子L1及び前記第二インダクタンス素子L2は、フェリ磁性体（マイクロ波フェライト）10に配置された第一中心導体21及び第二中心導体22で構成するのが好ましい。前記第三インダクタンス素子Lgは、積層基板内の電極パターン、積層基板に実装したチップインダクタ、又は空芯コイルにより形成するのが好ましく、前記第一インダクタンス素子L1との電磁気的な結合を生じないようにしている。

前記第一又は第二のキャパシタンス素子の少なくとも一部は、積層基板内の電極パターンにより形成するのが好ましい。前記第一又は第二のキャパシタンス素子の少なくとも一部をチップコンデンサ又は単板コンデンサにより構成しても良い。ここで「単板コンデンサ」は、誘電体基板の対向する主面に電極パターンを形成してなるコンデンサである。

前記第三キャパシタンス素子Cfbは、積層基板内の電極パターン、チップコンデンサ、又は単板コンデンサにより構成するのが好ましい。

前記インピーダンス調整手段用のインダクタンス素子及び／又はキャパシタンス素子は、積層基板内の電極パターン、又は前記積層基板に搭載した部品により構成するのが好ましい。

本発明の非可逆回路素子は、動作周波数帯域（通過帯域）が広く、挿入損失特性及び反射特性に優れ、入力インピーダンスの調整が容易である。このため、移動体通信機器の送信部において電力増幅器とアンテナの間に配置した場合、電力増幅器への不要信号の逆流を防ぐのみならず、電力増幅器の負荷側のインピーダンスを安定させる。従って、本発明の非可逆回路素子を用いると、携帯電話等の電池寿命が伸びる。

本発明の一実施態様による非可逆回路素子の等価回路を示す図である。本発明の一実施態様による非可逆回路素子の別の等価回路を示す図である。本発明の別の実施態様による非可逆回路素子の等価回路を示す図である。本発明の非可逆回路素子に用いるインピーダンス調整手段の一例の等価回路を示す図である。本発明の非可逆回路素子に用いるインピーダンス調整手段の別の例の等価回路を示す図である。本発明の非可逆回路素子に用いるインピーダンス調整手段のさらに別の例の等価回路を示す図である。本発明の非可逆回路素子に用いるインピーダンス調整手段のさらに別の例の等価回路を示す図である。本発明の非可逆回路素子に用いるインピーダンス調整手段のさらに別の例の等価回路を示す図である。本発明の非可逆回路素子に用いるインピーダンス調整手段のさらに別の例の等価回路を示す図である。本発明の非可逆回路素子に用いるインピーダンス調整手段のさらに別の例の等価回路を示す図である。本発明の非可逆回路素子に用いるインピーダンス調整手段のさらに別の例の等価回路を示す図である。本発明の非可逆回路素子に用いるインピーダンス調整手段のさらに別の例の等価回路を示す図である。本発明の非可逆回路素子に用いるインピーダンス調整手段のさらに別の例の等価回路を示す図である。本発明の非可逆回路素子に用いるインピーダンス調整手段のさらに別の例の等価回路を示す図である。本発明の非可逆回路素子に用いるインピーダンス調整手段のさらに別の例の等価回路を示す図である。本発明の非可逆回路素子に用いるインピーダンス調整手段のさらに別の例の等価回路を示す図である。本発明の一実施態様による非可逆回路素子の詳細な等価回路を示す図である。本発明の第一の実施態様による非可逆回路素子の等価回路を示す図である。本発明の第一の実施態様による非可逆回路素子を示す斜視図である。図9の非可逆回路素子の内部構造を示す分解斜視図である。本発明の第一の実施態様による非可逆回路素子に用いる中心導体を示す展開図である。本発明の第一の実施態様による非可逆回路素子に用いる中心導体組立体を示す斜視図である。本発明の第一の実施態様による非可逆回路素子に用いる積層基板の内部構造を示す分解斜視図である。本発明の第一の実施態様による非可逆回路素子に用いる樹脂ケースを示す平面図である。実施例1及び比較例1の非可逆回路素子の帯域外減衰特性を示すグラフである。実施例1及び比較例1の非可逆回路素子の挿入損失特性を示すグラフである。実施例1及び比較例1の非可逆回路素子のアイソレーション特性を示すグラフである。実施例1及び比較例1の非可逆回路素子の入力側VSWR特性を示すグラフである。実施例1及び比較例1の非可逆回路素子の出力側VSWR特性を示すグラフである。本発明の第二の実施態様による非可逆回路素子を示す斜視図である。本発明の第二の実施態様による非可逆回路素子の内部構造を示す平面図である。本発明の第二の実施態様による非可逆回路素子の内部構造を示す分解斜視図である。本発明の第二の実施態様による非可逆回路素子に用いる積層基板の内部構造を示す分解斜視図である。本発明の第二の実施態様による非可逆回路素子に用いる中心導体を示す上面図である。本発明の第二の実施態様による非可逆回路素子に用いる中心導体を示す底面図である。図24に示す中心導体の断面図である。従来の非可逆回路素子の等価回路を示す図である。従来の非可逆回路素子の別の等価回路を示す図である。従来の非可逆回路素子の内部構造を示す分解斜視図である。従来の非可逆回路素子に使用される積層基板の内部構造を示す分解斜視図である。

図1は本発明の一実施態様による広帯域な非可逆回路素子の等価回路を示す。この非可逆回路素子は、第一及び第二の入出力ポートP1，P2を備えた二端子対アイソレータであって、第一入出力ポートP1と第二入出力ポートP2との間に配置された第一インダクタンス素子L1と、第二入出力ポートP2とアースとの間に配置された第二インダクタンス素子L2と、第一インダクタンス素子L1と第一共振回路を構成する第一キャパシタンス素子Ciと、第二インダクタンス素子L2と第二共振回路を構成する第二キャパシタンス素子Cfaと、第一共振回路に並列に接続された抵抗素子Rと、第二共振回路とアースとの間に配置された第三インダクタンス素子Lgと、第一共振回路の第二入出力ポートP2側とアースとの間に配置された第三キャパシタンス素子Cfbとを具備する。図2の等価回路は、第一及び第二のインダクタンス素子L1，L2を構成する中心導体部30が、フェリ磁性体10の表面に配置された第一中心導体21及び第二中心導体22により構成されていることを模式的に示す。

本発明の最大の特徴は、第二共振回路とアースとの間に配置された第三インダクタンス素子Lgと、第一共振回路の第二入出力ポートP2とアースとの間に配置された第三キャパシタンス素子Cfbとを有する点である。

従来の非可逆回路素子は、等価回路的に第一入出力ポートP1と第二入出力ポートP2との間に配置された第一共振回路がハイパスフィルタとして機能し、第二入出力ポートP2とアースとの間に配置された第二共振回路がローパスフィルタとして機能するので、帯域通過フィルタのような特性を示し、通過帯域外で減衰量が比較的大きい。これに対して、本発明の非可逆回路素子は、帯域通過フィルタのような特性を示す点では従来の非可逆回路素子と同じであるが、第二インダクタンス素子L2と直列に第三インダクタンス素子Lgを接続し、これらのインダクタと並列に第三キャパシタンス素子Cfbが接続されているので、広帯域な伝送特性を有する。

本発明の非可逆回路素子は、図3に示すように、第一入出力ポートP1とポートPTとの間にインピーダンス調整手段90を有するのが好ましい。インピーダンス調整手段90は第四インダクタンス素子及び／又は第四キャパシタンス素子からなるのが好ましく、これらはポートPTの入力インピーダンスが誘導性を示すか容量性を示すかにより適宜選択される。例えば、ポートPTから見た非可逆回路素子の入力インピーダンスが誘導性を示す場合には入力インピーダンスが容量性を示すインピーダンス調整手段90を用い、逆に前記入力インピーダンスが容量性を示す場合には入力インピーダンスが誘導性を示すインピーダンス調整手段90を用い、所望のインピーダンスに整合する。

図4〜図6はインピーダンス調整手段90の各種の例を示す。インピーダンス調整手段90を構成するインダクタンス素子及び／又はキャパシタンス素子自体は特に限定されず、取り扱いが容易で定数の変更が比較的容易なチップ部品であるのが好ましいが、多層基板内に電極パターンで構成しても良い。

インピーダンス調整手段90がローパスフィルタで構成されている場合、インピーダンスの調整が容易である上に、第二キャパシタンス素子Cfaとインダクタンス素子L2との減衰極により2倍波を減衰させ、ローパスフィルタで3倍波を減衰させることにより、優れた高調波減衰を実現できる。

非可逆回路素子が接続される電力増幅器には、高周波電力用トランジスタの出力端（ドレイン電極）にオープンスタブやショートスタブ等の高調波制御回路が接続される。この高調波制御回路は、基本波周波数でオープン、基本波の偶数倍の周波数を有する高調波成分（例えば2倍波）に対してはショートとなる。このような構成により、増幅器内部で発生する高調波成分を、高調波制御回路の接続点からの反射波で打ち消し、高効率で動作するようにしている。

他方、非可逆回路素子の入力インピーダンス特性を見ると、2倍波において実質的にショートとなる場合がある。このようなインピーダンス条件では、電力増幅器が不安定動作となり、発振等を起こしてしまうことがある。そこで、インピーダンス調整手段90を位相回路として利用し、位相θを移動させることにより電力増幅器と非可逆回路素子を非共役整合とし、電力増幅器の発振を抑制する。例えば、インピーダンス調整手段90のインダクタンス素子が第一入出力ポートP1とポートPTとの間に直列に接続した分布定数線路の場合、その線路長及び形状を調整することにより、2次高調波に対する入力インピーダンスを所望の範囲の値に調整することができる。

[1] 第一の実施態様
図8は本発明の第一の実施態様による非可逆回路素子の等価回路を示す。本実施態様では、インピーダンス調整手段90はシャント接続されたキャパシタンス素子Czにより構成され、第一入出力ポートP1と第一インダクタンス素子L1との間に配置されている。この等価回路の他の構成は図1及び図7に示すのと同じであるので、説明を省略する。

図9は非可逆回路素子1の外観を示し、図10はその構造を示す。非可逆回路素子1は、マイクロ波フェライト10、及びその上に電気的絶縁状態で交差するように配置された第一中心導体21及び第二中心導体22からなる中心導体組立体30と、第一中心導体21及び第二中心導体22と共振回路を構成する第一キャパシタンス素子Ciの一部、第二キャパシタンス素子Cfa、及び第三キャパシタンス素子Cfbを有する積層基板50と、積層基板50に実装されたチップ部品（抵抗素子R、キャパシタンス素子Cz、第一キャパシタンス素子Ciの一部を構成するキャパシタンス素子Ci1）と、積層基板50と電気的に接続する入力端子82a、出力端子83a、及び金属フレーム81を有する樹脂ケース80と、マイクロ波フェライト10に直流磁界を印加する永久磁石40と、上ケース70とを具備し、樹脂ケース80と上ケース70とにより形成された空間に、永久磁石40、中心導体組立体30及び積層基板50が収容される。

中心導体組立体30では、例えば矩形状のマイクロ波フェライト10の表面に、第一中心導体21及び第二中心導体22が絶縁層（図示せず）を介して交差するように配置されている。本実施態様では第一中心導体21及び第二中心導体22が直交する（交差角が90°）が、本発明の非可逆回路素子はそれに限定されず、第一中心導体21及び第二中心導体22は80〜110°の角度で交差しても良い。なお交差角により非可逆回路素子の入力インピーダンスが変化するので、最適なインピーダンス整合条件となるように、インピーダンス調整手段90とともに第一中心導体21と第二中心導体22の交差角を適宜調整するのが好ましい。

図11は中心導体組立体30を構成する中心導体20を示し、図12はマイクロ波フェライト10に組み立てた中心導体20を示す。なお図12では、中心導体20の共通部23が見えるように、マイクロ波フェライト10を破線で示す。中心導体20は、第一中心導体21及び第二中心導体22が共通部23から二方向に一体的に延在するL字状の銅板である。この銅板は例えば30μmと薄く、1〜4μmの半光沢銀メッキが施されているのが好ましい。このような中心導体20は、高周波における表皮効果により低損失である。

第一中心導体21は3本の並列導体（線路）211〜213で形成され、第二中心導体22は2本の導体（線路）221，222で形成されている。このように構造により、第一中心導体21のインダクタンスは第二中心導体22のインダクタンスより小さい。

第一中心導体21及び第二中心導体22がマイクロ波フェライト10を包み込むことにより、単にマイクロ波フェライト10の一主面に中心導体20を配置する場合より大きなインダクタンスが得られる。このため、十分なインダクタンスを確保しながら中心導体20を小型化することができ、非可逆回路素子の小型化（従ってマイクロ波フェライト10の小型化）に対応できる。

本実施態様では第一中心導体21及び第二中心導体22は一体的な銅板からなるが、第一中心導体21及び第二中心導体22を別の導体で形成しても良い。また第一中心導体21及び第二中心導体22は、(a) ポリイミド等の可撓性の耐熱性絶縁シートの両面に印刷又はエッチングする方法、(b) 特開2004-88743号に記載されているように、マイクロ波フェライト10上に印刷により直接形成する方法、(c) LTCC（Low Temperature Co-Fired Ceramics）法により、それぞれ第一中心導体21及び第二中心導体22となる電極パターンをAg，Cu等の導電ペーストの印刷により形成したグリーンシートを、マイクロ波フェライト10となるグリーンシートに積層し、一体的に焼結する方法等により形成しても良い。

本実施態様では、マイクロ波フェライト10は矩形状であるが、これに限定されるものではなく、円板状でも良い。ただし矩形状マイクロ波フェライト10には、円板状マイクロ波フェライト10より巻き付ける第一及び第二の中心導体21，22を長くすることができ、もって第一及び第二の中心導体21，22のインダクタンスを大きくできるという利点がある。

マイクロ波フェライト10は、永久磁石40からの直流磁界に対して非可逆回路素子としての機能を果たす磁性体材料であれば良い。マイクロ波フェライト10は好ましくはガーネット構造を有し、YIG（イットリウム・鉄・ガーネット）等からなる。YIGのYの一部をGd，Ca，Ｖ等で置換しても良く、Feの一部をAl，Ga等で置換しても良い。また使用周波数によっては、Ni系フェライトでも良い。

中心導体組立体30に直流磁界を印加する永久磁石40は、ほぼ箱形状の上ケース70の内壁面に接着剤等により固定される。永久磁石40は、安価でマイクロ波フェライト10との温度特性の相性が良いフェライト磁石（SrO・nFe₂O₃）により形成するのが好ましい。特にSr及び／又はBaの一部をR元素（Yを含む希土類元素の少なくとも1種）で置換し、Feの一部をM元素（Co、Mn、Ni及びZnからなる群から選ばれた少なくとも1種）で置換したマグネトプランバイト型結晶構造を有し、R元素及び／又はM元素が化合物の状態で仮焼後の粉砕工程で添加されたフェライト磁石は、一般のフェライト磁石（SrO・nFe₂O₃）より高い磁束密度を有し、非可逆回路素子の小型、薄型化を可能にするので好ましい。フェライト磁石は、420 mT以上の残留磁束密度Br、及び300 kA/m以上の保持力iHcを有するのが好ましい。なおSm-Co系磁石、Sm-Fe-N系磁石、Nd-Fe-B系磁石等の希土類磁石も使用できる。

図13は積層基板50の構造を示す。積層基板50は5層の誘電体シートS1〜S5からなる。誘電体シートS1〜S5に用いるセラミックは、Ag等の導電ペーストと同時焼成できる低温焼結セラミックス（LTCC）が好ましい。環境上の観点から、低温焼結セラミックスは鉛を含有しないのが好ましい。このような低温焼結セラミックスの組成は、10〜60質量％（Al₂O₃換算）のAl、25〜60質量％（SiO₂換算）のSi、7.5〜50質量％（SrO換算）のSr、及び0質量％超で20質量％以下（TiO₂換算）のTiからなる主成分100質量％に対して、副成分として0.1〜10質量％（Bi₂O₃換算）のBi、0.1〜5質量％（Na₂O換算）のNa、0.1〜5質量％（K₂O換算）のK、及び0.1〜5質量％（CoO換算）のCoからなる群から選ばれた少なくとも一種と、0.01〜5質量％（CuO換算）のCu、0.01〜5質量％（MnO₂換算）のMn、及び0.01〜5質量％のAgからなる群から選ばれた少なくとも一種とを含有するのが好ましい。積層基板50が高いＱ値を有する低温焼結セラミックスからなる場合、Ag，Cu、Au等の高導電率の金属を電極パターンに使用できるきで、極めて低損失の非可逆回路素子を構成できる。

上記組成を有するセラミック混合物を700〜850℃で仮焼し、平均粒径0.6〜2μmに微粉砕し、エチルセルロース、オレフィン系熱可塑性エラストマー、ポリビニルブチラール（PVB）等のバインダ、ブチルフタリルブチルグリコレート（BPBG）等の可塑剤である及び溶剤と混合してスラリーとし、ドクターブレード法等により誘電体グリーンシートを作製する。各グリーンシートにビアホールを形成し、導電ペーストを印刷して電極パターンを形成するとともに、ビアホールにも同じ導電ペーストを充填する。その後、グリーンシートを積層し、焼成することにより積層基板50を作製する。

多層基板50の表面の電極パターンには、Niメッキを下地としてAuメッキを施こすのが好ましい。Auメッキは高導電率で半田濡れ性が良いので、非可逆回路素子を低損失にできる。Niメッキは、Ag，Cu，Ag-Pd等の電極パターンとAuメッキとの固着強度を向上させる。めっき含めた電極パターンの厚さは通常5〜20μm程度であり、表皮効果が得られる厚さの2倍以上であるのが好ましい。

積層基板50は約3 mm角以下と小さいので、まず複数の積層基板50が分割溝を介して連結したマザー積層基板を作製し、分割溝に沿って折って個々の積層基板50に分離するのが好ましい。勿論、マザー積層基板に分割溝を設けず、ダイサーやレーザで切断しても良い。

また積層基板50の両側に、その焼成条件（特に焼成温度1000℃以下）では焼成しない収縮抑制シートを積層し、積層基板50の面方向（X-Y方向）の焼成収縮を抑制しながら焼成した後に、超音波洗浄法、湿式ホーニング法、ブラスト法等により収縮抑制シートを除去すると、焼成歪が小さい積層基板50が得られる。この場合、焼成時にZ方向に加圧しながら焼結するのが好ましい。収縮抑制シートはアルミナ粉末、アルミナ粉末と安定化ジルコニア粉末の混合物等により形成される。

各誘電体シートS1〜S5に導電ペーストを印刷して電極パターンを形成する。誘電体シートS1に電極パターン501〜506、520を形成し、誘電体シートS2に電極パターン510を形成し、誘電体シートS3に電極パターン511を形成し、誘電体シートS4に電極パターン512を形成し、誘電体シートS5に電極パターン513を形成する。誘電体シートS1〜S5上の電極パターンは、導電ペーストを充填したビアホール（図中黒丸で表示）で電気的に接続する。ビアホールにより、電極パターン505、506を裏面のグランド電極514に接続し、電極パターン504を電極パターン510に接続し、電極パターン503を入力端子INに接続し、電極パターン502を電極パターン512に接続し、電極パターン501、511、513を出力端子OUTに接続する。このようにして、電極パターン501、511と電極パターン510で第二キャパシタンス素子Cfaを構成し、電極パターン511、513と電極パターン512で第一キャパシタンス素子Ciの一部であるコンデンサCi2を構成し、電極パターン513とグランド電極514で第三キャパシタンス素子Cfbを構成する。

本実施態様では、第一及び第二のキャパシタンス素子Ci，Cfaを構成する電極パターンを複数の層に配置し、ビアホールで並列に接続したので、積層基板50の一層当りの電極パターンの面積率を最大化でき、大きなキャパシタンスが得られる。

誘電体シートS1に設けられた複数の電極パターンは積層基板50の主面に現れる。電極パターン503、506間にインピーダンス調整手段90として働くチップコンデンサCzを半田付けし、電極パターン501、502間にチップ抵抗Rを半田付けし、電極パターン502、520間に第一キャパシタンス素子Ciを構成するチップコンデンサCi1を半田付けし、電極パターン504、505間に第三インダクタンス素子を構成するチップインダクタLgを半田付けする。電極パターン501に中心導体20の共通部23を半田付け等により接続し、電極パターン503に第一中心導体21の端部21aを半田付け等により接続し、電極パターン504に第二中心導体22の端部22aを半田付け等により接続する。

積層基板50を裏面に、入力電極IN及び出力電極OUTをグランド電極514を挟んで配設する。グランド電極514は、樹脂ケース80の底部にインサート成形された金属フレーム81の底部81bに半田付け等で電気的に接続する。入力電極INは樹脂ケース80の内側に配設された入力端子の一部82bに、出力電極OUTは樹脂ケース80の内側に配設された出力端子の一部83bにそれぞれ半田付け等で電気的に接続する。

本実施態様では、インピーダンス調整手段90を構成するキャパシタンス素子Czが積層基板50の主面に実装したチップコンデンサであるので、チップコンデンサの選択により入力インピーダンスの調整が容易である。またインピーダンス調整手段90のキャパシタンス素子Czを積層基板50の内部に電極パターンで形成しても良く、チップコンデンサの実装と積層基板内のキャパシタンス素子とを組み合わせても良い。これにより、積層基板50内部のインピーダンス調整手段の容量をチップコンデンサにより調整することができる。

インピーダンス調整手段は、インダクタンス素子、又はインダクタンス素子とキャパシタンス素子との組合せでも構成できる。インダクタンス素子は、チップインダクタでも、誘電体シートに導電ペーストを印刷して形成した電極パターン（ラインパターン）でも良い。インピーダンス調整手段として用いるインダクタンス素子及びキャパシタンス素子を電極パターンで形成する場合、トリミング加工によりキャパシタンス及びインダクタンスを調整する。これに対して、チップコンデンサ及びチップインダクタを用いる場合、キャパシタンス及びインダクタンスを細かく設定でき、良好なインピーダンス整合が自在に取れる。

第三キャパシタンス素子Cfbは積層基板50の内部に電極パターンで形成するが、他のキャパシタンス素子と同様に、積層基板50の主面に実装したチップコンデンサとすることも当然可能であり、チップコンデンサと積層基板内のキャパシタンス素子とを組み合わせても良い。チップコンデンサを用いる場合、キャパシタンスの調整が容易である。

構成部品を収納するほぼ箱形状の上ケース70は、フレーム81と同様に、磁気回路を形成するため軟鉄等の強磁性金属で形成され、表面にAg，Cu等がメッキされる。上ケース70を、樹脂ケース80にインサート成形された金属フレーム81の側壁81a，81cと接合すると、永久磁石40、中心導体組立体30及び積層基板50を囲む磁路を形成する磁気ヨークとして機能する。

上ケース70には、Ag、Cu、Au、Al又はこれらの合金からなる高導電性メッキを形成するのが好ましい。メッキ層の厚さは0.5〜25μm、好ましくは0.5〜10μm、より好ましくは1〜8μmであり、電気抵抗率は5.5μΩcm以下、好ましくは3.0μΩcm以下、より好ましくは1.8μΩcm以下である。このような高導電性メッキにより、外部との相互干渉を抑制し、損失を低減することができる。

図14は樹脂ケース80を示す。樹脂ケース80は、0.1 mm程度の導体薄板からなる入力端子82a (IN)（等価回路の第一入出力ポートP1）、出力端子83a (OUT)（等価回路の第二入出力ポートP2）、及びフレーム81をインサート成形したものである。本実施態様では、フレーム81、入力端子82a (IN)及び出力端子83a (OUT)を一枚の金属板の打ち抜き、エッチング等により形成する。フレーム81は、底部81bと、その両端から垂直に延びる2つの側壁81a，81cとを一体的に有する。端子部81d〜81gもフレーム81と一体的であり、グランド端子として使用する。金属板は、例えば厚さ0.15 mm程度のSPCCの表面に1〜3μmのCuメッキ及び厚さ2〜4μmのAgメッキを施したものが好ましい。めっき処理により高周波特性が改善される。

フレーム底部81bは、グランドとして機能するように入力端子IN及び出力端子OUTから電気的に絶縁されている。そのため、底部81bは入力端子INの一部82b及び出力端子OUTの一部83bから0.3 mm程度離隔している。フレーム側壁81a、81cを上ケース70の側壁と係合させると、永久磁石70の磁束は中心導体組立体30に均一に印加される。

樹脂ケース80内に積層基板50を収容し、積層基板50の入力端子IN及び樹脂ケース80の入力端子の一部82bを、積層基板50の出力端子OUT及び樹脂ケース80の出力端子の一部83bをそれぞれ半田付により電気的に接続する。積層基板50の底部のグランドGNDは、樹脂ケース80のフレーム底部81bに半田付により電気的に接続する。

図14に示す樹脂ケース80は4つのグランド端子GNDを有し、アース電位を確実かつ安定に得ることができる。さらに入力端子IN及び出力端子OUTを含めて6箇所を半田付けするので、非可逆回路素子の実装強度が高い。

樹脂ケース80内のフレーム81の側壁81a，81cの一方だけ上ケース70と半田接合し、他方を接着剤で接合するか、両方とも接着剤で接合するのが好ましい。フレーム81の側壁81a，81cを両方とも上ケース70と半田接合すると、上ケース70に形成される高周波電流のループから生じる高周波磁界が中心導体組立体30に影響するため、挿入損失が悪化するおそれがある。

実施例1、比較例1
50質量％（Al₂O₃換算）のAl、36質量％（SiO₂換算）のSi、10質量％（SrO換算）のSr、及び4質量％（TiO₂換算）のTiからなる主成分100質量％に対して、副成分として2.5質量％（Bi₂O₃換算）のBi、2.0質量％（Na₂O換算）のNa、0.5質量％（K₂O換算）のK、0.3質量％（CuO換算）のCuを含有する組成を有するセラミック混合物を800℃で仮焼し、平均粒径1.2μmに微粉砕し、ポリビニルブチラール（PVB）からなるバインダ、ブチルフタリルブチルグリコレート（BPBG）からなる可塑剤及び水と混合してスラリーとし、ドクターブレード法等により厚さ30μmの誘電体のグリーンシートを作製した。各グリーンシートにビアホールを形成し、Ag系導電ペースト（Ag粉の平均粒径：2μm、Ag粉の含有量：75質量％、エチルセルロース：25質量％）を印刷して電極パターンを形成するとともに、ビアホールにも同じ導電ペーストを充填した。その後、グリーンシートを積層し、焼成して、積層基板50を作製した。

上記積層基板50を用いて、図8〜図14に示す周波数824〜915 MHz用の3.2 mm×3.2 mm×1.6 mmの実施例1の非可逆回路素子を作製した。この非可逆回路素子に用いた部品の寸法を以下に示す。この非可逆回路素子の回路定数等を表1に示す。
マイクロ波フェライト10：1.9 mm×1.9 mm×0.35 mmのガーネット。
永久磁石40：2.8 mm×2.5 mm×0.4 mmの矩形状La-Coフェライト永久磁石。
中心導体20：エッチングにより形成した図11に示すL字状で厚さ30μmの銅板からなり、厚さ1〜4μmの半光沢Agメッキを施した。

また図27に示す等価回路を有し、インピーダンス調整手段90としてシャント接続されたキャパシタンス素子Czを備えた比較例1の非可逆回路素子を作製した。この非可逆回路素子は、実施例1の電極パターン512，513を有さず、誘電体シートS1に一つの電極パターンを形成した積層基板を用いた。第一キャパシタンス素子C1（Ciに相当）をチップコンデンサのみで形成し、第二キャパシタンス素子Cfa、第三インダクタンス素子Lgを設けなかった。その他の構成は実施例1と同じである。この非可逆回路素子の回路定数等を表２に示す。

実施例1及び比較例1の非可逆回路素子について、帯域外減衰特性、入力側反射損失、出力側反射損失、挿入損失及びアイソレーションをネットワーク・アナライザにより測定した。

図15は帯域外減衰特性を示し、図16は挿入損失特性を示し、図17はアイソレーション特性を示し、図18は第一入出力ポートP1のVSWR（Voltage Standing Wave Ratio：電圧定在波比）の周波数特性を示し、図19は第二入出力ポートP2のVSWRの周波数特性を示す。表3は上記特性の測定値を示す。実施例1の非可逆回路素子は、VSWR（P1側）及びアイソレーション特性については比較例1と同等であるが、挿入損失及びVSWR（P2側）については著しく向上していた。

図15に示すように、実施例1の非可逆回路素子では1.5 GHz付近に減衰極（図中三角で示す。）が現れた。第二キャパシタンス素子Cfaを4〜18 pFとし、他の回路定数を表1に示すのと同じにして、帯域外減衰特性を評価したところ、キャパシタンスの増加に伴い、およそ50 MHz/pFで減衰極が低周波側に移動し、アイソレーション特性が向上した。挿入損失及びそのピーク周波数は実質的に変化しなかった。なお第二キャパシタンス素子Cfaが18 pFを超えると、減衰極が通過帯域に近くなり、ピーク周波数における挿入損失特性が劣化する。また、第二キャパシタンス素子Cfaを5 pFとして減衰極が生じる周波数を約1.72 GHz（通過周波数の約２倍）とすることにより、高調波を選択的に減衰できた。

[2] 第二の実施態様
図20は本発明の第二の実施態様による非可逆回路素子1の外観を示し、図21及び図22はその内部構造を示す。本実施態様の等価回路は第一の実施態様と同じであるので、説明を省略する。また第一の実施態様と同じ部分の説明も省略する。従って、特に断りがなければ第一の実施態様の説明は本実施態様に適用できる。

非可逆回路素子1は、フェリ磁性体のマイクロ波フェライト20と、その上に電気的絶縁状態で交差するように配置された第一中心導体21及び第二中心導体22を有する中心導体組立体30と、第一中心導体21及び第二中心導体22と共振回路を構成する第一キャパシタンス素子Ci、第二キャパシタンス素子Cfa、及び第三キャパシタンス素子Cfbが形成された積層基板60と、磁気回路を構成する上側ヨーク70及び下側ヨーク80と、マイクロ波フェライト20に直流磁界を印加する永久磁石40とを備える。

中心導体組立体30は、例えば矩形状のマイクロ波フェライト20の表面に第一中心導体21及び第二中心導体22を絶縁層（絶縁性基板）KBを介して交差するように配置したものである。第一及び第二の中心導体21，22はフレキシブル配線板FKで構成しても良い。図24(a) はフレキシブル配線板FKの上面を示し、図24(b) はその裏面を示し、図25はその断面を示す。第一中心導体21及び第二中心導体22は、絶縁性基板KBを介して互いにほぼ90°の角度で交差する帯状導体パターン（薄板状金属箔）で構成される。第一中心導体21は3本の並列なライン部211，212，213が端部21a，21bで接続されたもので、第二中心導体22は両端部22a，22bを有する1本のライン部からなる。このため、第一中心導体21のインダクタンスは第二中心導体22のインダクタンスより小さい。各中心導体21，22の端部21a，21b，22a，22bは絶縁性基板KBの端より延出している。

帯状導体パターンを形成する薄板状金属箔は銅箔、アルミ箔、銀箔等であるが、中でも銅箔が好ましい。銅箔は屈曲性が良く、低抵抗率であるので、2ポートアイソレータとした時の損失が小さい。

帯状導体パターンの厚さは10〜50μmが好ましい。帯状導体パターンが10μmより薄いと、フレキシブル配線板FKの折り曲げの際に破断するおそれがある。また50μmを超えるとフレキシブル配線板FKが厚くなるとともに、屈曲性も低下する。帯状導体パターンの幅及び間隔は、インダクタンスの目標値により異なるが、それぞれ100〜300μmとするのが好ましい。帯状導体パターンの間隔は全て同じで良いが、部分的に変えても良い。

絶縁性基板KBは樹脂フィルム等の可撓性絶縁部材であるのが好ましい。樹脂フィルムは、ポリイミド、ポリエーテルイミド、ポリアミドイミド等のポリイミド類、ナイロン等のポリアミド類、ポリエチレンテレフタレート等のポリエステル類等からなるのが好ましい。中でも、耐熱性及び誘電損失の観点から、ポリアミド類及びポリイミド類が好ましい。

絶縁性基板KBの厚さは特に限定されないが、10〜50μmが好ましい。絶縁性基板KBが10μmより薄いと、絶縁性基板KBの耐屈曲性が不十分である。また絶縁性基板KBが50μmより厚いと、第一及び第二の中心導体21，22の結合が低く、フレキシブル配線板が厚くなりすぎる。

フレキシブル配線板FKはフォトリソグラフィ法により高精度に形成することができる。具体的には、絶縁性基板KBの両面に形成された金属箔上に感光性レジストを塗布した後パターニング露光し、第一及び第二の中心導体21，22を形成する部分以外のレジスト膜を除去し、ケミカルエッチングにより金属箔を除去することにより帯状導体パターンを形成する。残ったレジスト膜を除去した後、第一及び第二の中心導体21，22の端部21a，21b，22a，22bが絶縁性基板KBの縁より延出するように、絶縁性基板KBの不要部分をレーザ又はケミカルエッチング（ポリイミドエッチング）により除去する。その後必要に応じて、防錆、半田付け性、電気的特性等を向上させるため、帯状導体パターンに変色防止処理や、Ni、Au、Ag等の電気めっきを施す。

第一及び第二の中心導体21，22の交差角のばらつきは2ポートアイソレータの入出力インピーダンスのばらつきの原因になるが、フレキシブル配線板FKにより構成した第一及び第二の中心導体21，22は加工精度が良いので、交差角のばらつきがない。

フレキシブル配線板FKは、マイクロ波フェライト20側に接着剤層SKを有するのが好ましい。接着剤層SKによりフレキシブル配線板FKをマイクロ波フェライト20に貼り付けることができる。接着剤層SKは、熱硬化性樹脂及び熱可塑性樹脂のいずれでも良い。接着剤層SKは、例えばフレキシブル配線板FKの裏面［図24(b) に示す］に接着剤層SKを有するカバーレイフィルムを接着剤層SKを下にして重ね、上面［図24(a) に示す］に接着剤層を有さないカバーレイフィルムを重ね、約100〜180℃の温度及び約1〜5 MPaの圧力で約1時間プレスすることにより、フレキシブル配線板FKに一体的に形成することができる。接着剤層SKは、第一の中心導体21の全面、絶縁性基板KBの裏面のうち第一の中心導体21で覆われていない部分、及び第二の中心導体22の端部の全面に形成される。カバーレイは、フレキシブル配線板FKをフェライト板5に貼り付ける際に取り除く。またマイクロ波フェライト20に接着剤を塗布した後、フレキシブル配線板を張り付けることにより中心導体組立体30を構成しても良い。

2.5 mm角の非可逆回路素子に用いるフレキシブル配線板FKは、例えば平面視2 mm×2 mmの範囲に収まる大きさに形成する。このように小さなフレキシブル配線板FKを一枚毎形成するのは実用的ではないので、複数のフレキシブル配線板をフレームに連接した状態で形成するのが好ましい。絶縁性基板KBの周辺部は中心導体の端部を延出させるために取り除かれるので、フレームとの接続は帯状導体パターンの端部で行う。従って、まずフレームを介して連接された複数のフレキシブル配線板FKを形成し、帯状導体パターンをフレームから切り離すことにより個々のフレキシブル配線板FKとする。

図23は9層の誘電体シートS1〜S9からなる積層基板60を示す。誘電体シートS1〜S9に導電ペーストを印刷して、電極パターンを形成する。誘電体シートS1には、部品実装用のランドとして機能する電極パターン60a、60b、61a、61b、62a、62b、63a、63bが配設されている。誘電体シートS2には、電極パターン550 (GND1)と電極パターン551が形成されている。誘電体シートS3には電極パターン552が形成されており、誘電体シートS4には電極パターン553が形成されており、誘電体シートS5には電極パターン554が形成されており、誘電体シートS6には電極パターン555が形成されており、誘電体シートS7には電極パターン556が形成されており、誘電体シートS8には電極パターン557 (GND2)が形成されており、誘電体シートS9には電極パターン558（GND3）が形成されている。

誘電体シートS1〜S9上の電極パターンは、導電ペーストを充填したビアホール（図中黒丸で表示）で電気的に接続されている。その結果、電極パターン552，553，554，555，556は第一キャパシタンス素子Ciを構成し、電極パターン551，552は第二キャパシタンス素子Cfaを構成し、電極パターンGND1、552及び電極パターン556、557は第三キャパシタンス素子Cfbを構成する。

上側ヨーク70と同様に強磁性材からなる下側ヨーク80は、ほぼI字状の端部80a，80bと、中心導体組立体30を配置するために比較的大きな面積を有する中央部80cとを有する。上側ヨーク70の内側に下側ヨーク80を収め、永久磁石40及び中心導体組立体30を囲む磁気回路を形成する。

上側ヨーク70及び下側ヨーク80には、Ag、Cu、Au、Al又はこれらの合金からなる高導電性メッキを形成するのが好ましい。高導電性メッキの厚さ及び電気抵抗率は上記と同じで良い。このように構成により、電磁気的なノイズがヨーク内に侵入するのを抑制し、損失を低減することができる。

図21は上側ヨーク70及び永久磁石40を除いた非可逆回路素子を示す。積層基板60の主面には、誘電体シートS1に設けられた複数の電極パターンが現れる。電極パターン60a、60bの間に下側ヨーク80が配置され、下側ヨーク80の端部80a、80bはそれぞれ積層基板60の電極パターン60a、60bと半田接続されている。電極パターン62a、63aの間にはチップ抵抗Rが半田実装され、電極パターン62b、63bの間には第三インダクタンス素子を構成するチップインダクタLgが半田実装される。

下側ヨーク80の中心部80c上に中心導体組立体30が配置され、第一中心導体21の端部21aは電極パターン61bと半田接続し、端部21bは電極パターン62aと半田接続する。第二中心導体22の端部22aは電極パターン61aと半田接続し、端部22bは電極パターン62bと半田接続する。永久磁石40が接着された上側ヨーク70を積層基板60に被せた後、上側ヨーク70の側壁下端を電極パターン60a、60bに半田接続する。

積層基板60を裏面には、入力端子IN (P1)及び出力端子OUT (P2)がグランド端子GNDを挟んで配設されている。各端子IN (P1)，OUT (P2)は電極パターンによりLGA（Land Grid Array）として形成され、ビアホールを介して積層基板60内の電極パターン、中心導体、実装部品等と接続される。

実施例2
図20〜図24に示す周波数帯域830〜840 MHz用の2.5 mm×2.0 mm×1.2 mmの超小型非可逆回路素子を作製した。この非可逆回路素子で用いた部品の寸法を以下に示す。
マイクロ波フェライト20：1.0 mm×1.0 mm×0.15 mmのガーネット。
永久磁石：2.0 mm×1.5 mm×0.25 mmの矩形状La-Coフェライト磁石。
中心導体：厚さ20μmの耐熱性絶縁ポリイミドシートの両面に形成した厚さ15μmの銅めっき層をエッチングすることにより第一及び第二の銅製中心導体21，22を形成し、各中心導体21，22の表面に厚さ1〜4μmの半光沢Agメッキを施した。
積層基板60：2.5 mm×2.0 mm×0.3 mm（第一キャパシタンス素子Ciのキャパシタンスは32 pF、第二キャパシタンス素子のキャパシタンスは22 pF）。
チップ部品：0603サイズで60Ωの抵抗、及び0603サイズで1.2 nHのチップインダクタ。

この非可逆回路素子について、帯域外減衰特性、挿入損失及びアイソレーションをネットワーク・アナライザで測定したところ、VSWR（P1側）及びアイソレーション特性は従来と同等であったが、挿入損失及びVSWR（P2側）が向上され、優れた高周波特性を有することが分った。

Claims

第一入出力ポートP1と第二入出力ポートP2との間に配置された第一インダクタンス素子L1と、前記第一インダクタンス素子L1と並列に接続して第一共振回路を構成する第一キャパシタンス素子Ciと、前記第一並列共振回路に並列に接続された抵抗素子Rと、
前記第一共振回路の第二入出力ポートP2とアースとの間に配置された第二インダクタンス素子L2と、前記第二インダクタンス素子L2と並列に接続して第二共振回路を構成する第二キャパシタンス素子Cfaと、
前記第二共振回路とアースとの間に配置された第三インダクタンス素子Lgと、前記第一共振回路の第二入出力ポートP2とアースとの間に配置された第三キャパシタンス素子Cfbとを備えたことを特徴とする非可逆回路素子。
請求項1に記載の非可逆回路素子において、前記第一インダクタンス素子L1のインダクタンスが前記第二インダクタンス素子L2より小さいことを特徴とする非可逆回路素子。
請求項1又は2に記載の非可逆回路素子において、前記第一共振回路の第一入出力ポートP1側にインピーダンス調整手段を具備することを特徴とする非可逆回路素子。
請求項3に記載の非可逆回路素子において、前記インピーダンス調整手段がインダクタンス素子及び／又はキャパシタンス素子で構成されていることを特徴とする非可逆回路素子。
請求項4に記載の非可逆回路素子において、前記インピーダンス調整手段がローパスフィルタ又はハイパスフィルタであることを特徴とする非可逆回路素子。
請求項1〜5のいずれかに記載の非可逆回路素子において、第一キャパシタンス素子Ci、第二キャパシタンス素子Cfa、及び第三キャパシタンス素子Cfbの少なくとも一つが、並列に接続された複数のコンデンサからなることを特徴とする非可逆回路素子。
請求項1〜6のいずれかに記載の非可逆回路素子において、前記第一インダクタンス素子L1及び前記第二インダクタンス素子L2が、フェリ磁性体10に配置された第一中心導体21及び第二中心導体22により形成されていることを特徴とする非可逆回路素子。
請求項1〜7のいずれかに記載の非可逆回路素子において、前記第三インダクタンス素子Lgが、積層基板内の電極パターン、積層基板に実装されたチップインダクタ、又は空芯コイルにより形成されていることを特徴とする非可逆回路素子。
請求項7又は8に記載の非可逆回路素子において、前記第一又は第二のキャパシタンス素子Ci，Cfaの少なくとも一部が、前記積層基板内の電極パターン、チップコンデンサ、又は単板コンデンサにより構成されていることを特徴とする非可逆回路素子。
請求項7〜9のいずれかに記載の非可逆回路素子において、前記第三キャパシタンス素子Cfbが、前記積層基板内の電極パターン、チップコンデンサ、又は単板コンデンサにより構成されていることを特徴とする非可逆回路素子。
請求項7〜10のいずれかに記載の非可逆回路素子において、前記インピーダンス調整手段用のインダクタンス素子及び／又はキャパシタンス素子が、前記積層基板内の電極パターン、又は前記積層基板に搭載された部品により構成されていることを特徴とする非可逆回路素子。