JPWO2006129367A1 - 不揮発性メモリ - Google Patents
不揮発性メモリ Download PDFInfo
- Publication number
- JPWO2006129367A1 JPWO2006129367A1 JP2007518839A JP2007518839A JPWO2006129367A1 JP WO2006129367 A1 JPWO2006129367 A1 JP WO2006129367A1 JP 2007518839 A JP2007518839 A JP 2007518839A JP 2007518839 A JP2007518839 A JP 2007518839A JP WO2006129367 A1 JPWO2006129367 A1 JP WO2006129367A1
- Authority
- JP
- Japan
- Prior art keywords
- nanohole
- oxide film
- memory
- metal oxide
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000015654 memory Effects 0.000 title claims abstract description 123
- 238000005192 partition Methods 0.000 claims abstract description 48
- 230000004888 barrier function Effects 0.000 claims abstract description 44
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 42
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 238000007743 anodising Methods 0.000 claims abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 20
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 238000002048 anodisation reaction Methods 0.000 claims description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 5
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 18
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 238000007667 floating Methods 0.000 description 6
- 235000006408 oxalic acid Nutrition 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000008151 electrolyte solution Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000010407 anodic oxide Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- VLTRZXGMWDSKGL-UHFFFAOYSA-N perchloric acid Chemical compound OCl(=O)(=O)=O VLTRZXGMWDSKGL-UHFFFAOYSA-N 0.000 description 2
- 235000011007 phosphoric acid Nutrition 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- IKOKHHBZFDFMJW-UHFFFAOYSA-N 2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]-3-(2-morpholin-4-ylethoxy)pyrazol-1-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C=1C(=NN(C=1)CC(=O)N1CC2=C(CC1)NN=N2)OCCN1CCOCC1 IKOKHHBZFDFMJW-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000003915 cell function Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000005476 size effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8616—Charge trapping diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/34—Material includes an oxide or a nitride
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
フラッシュメモリと同様の不揮発性、SRAMと同等の高速アクセスを実現し、DRAMを超える集積化を可能にし、かつ小型電池駆動に耐えうる低電圧、低消費電力の不揮発性メモリを提供する。本発明は、（１）一対の金属電極の間に、ハニカム構造を有する膜厚０．０５〜５μｍのナノホール含有金属酸化膜をショットキー接合状態に配置することにより、該ナノホール含有金属酸化膜の隔壁に形成された界面準位を、メモリの電荷保持体として利用することを特徴とする不揮発性メモリ、及び（２）基板電極、該基板電極の表面を陽極酸化して形成したナノホール含有金属酸化膜、及び該ナノホール含有金属酸化膜の隔壁上端部にショットキー接合された金属電極からなり、該ナノホール含有金属酸化膜が、複数の二重ショットキー障壁が並行に形成された構造を有することを特徴とする不揮発性メモリである。
Description
本発明は、非シリコン系の不揮発性メモリに関する。詳しくは、本発明は、ナノホール含有金属酸化膜の隔壁に形成された界面準位を、メモリの電荷保持体として利用する不揮発性メモリに関する。
読み書き可能なメモリとして汎用的に利用されているのは、SRAM（Static RAM：記憶保持（リフレッシュ）動作が不要な随時読み出し書き込みメモリ）、DRAM（Dynamic RAM：リフレッシュ動作が必要な随時読み出し書き込みメモリ）、フラッシュメモリ（RAMの特長と、電源遮断後のデータが保持できるROMの特長を併せ持つ不揮発性半導体メモリ）である。
SRAMは揮発性であるという欠点に加えて、高集積化が困難なために大容量化ができないが、高速アクセスが可能であるため、キャッシュメモリなどに利用されている。DRAMも揮発性という欠点に加えて、データ破壊読出し型であるために読出し時にリフレッシュ動作が必要であるが、大容量化できるという特性を生かしてパソコンの主メモリに多用されている。
SRAMは揮発性であるという欠点に加えて、高集積化が困難なために大容量化ができないが、高速アクセスが可能であるため、キャッシュメモリなどに利用されている。DRAMも揮発性という欠点に加えて、データ破壊読出し型であるために読出し時にリフレッシュ動作が必要であるが、大容量化できるという特性を生かしてパソコンの主メモリに多用されている。
一方、電源を遮断しても記憶が消えない不揮発性メモリとして、フラッシュメモリが汎用されている。フラッシュメモリは、書込み時間が１０００ナノ秒とDRAM の２００倍長くかかるが、集積化と不揮発性の特性を生かして比較的小容量のデータ保存に利用されている。しかし、情報機器がパソコンのみでなくなったユビキタス・コンピューテイング時代、高速処理時代では、従来のメモリでは満足できず、SRAM、DRAM、フラッシュメモリのそれぞれの利点を併せ持つ、いわゆるユニバーサル・メモリの開発が待望されて久しい。
ユニバーサル・メモリの開発を目指して、FeRAM（Ferroelectric RAM：強誘電体メモリ）、MRAM（Magnetic RAM：磁気抵抗効果を示す記憶素子を用いたメモリ）、OUM（Ovonics Unified Memory：記憶素子に相変化膜を利用する半導体メモリ）等の不揮発性メモリの開発が進められている。
FeRAMは、DRAMの欠点である揮発性を強誘電体キャパシタの採用で解決し、書込み時間を５０ナノ秒にして、低電圧化も達成した。しかし、データ破壊読み出し型メモリなので、再書込み動作のために読み出し時間が長くなる。また、２トランジスタ２キャパシタ型のメモリセルが実用化されているが、構造が複雑なために大容量化に限界がある。
FeRAMは、DRAMの欠点である揮発性を強誘電体キャパシタの採用で解決し、書込み時間を５０ナノ秒にして、低電圧化も達成した。しかし、データ破壊読み出し型メモリなので、再書込み動作のために読み出し時間が長くなる。また、２トランジスタ２キャパシタ型のメモリセルが実用化されているが、構造が複雑なために大容量化に限界がある。
MRAMは、高速アクセスに適しているが、磁界の変化を利用しているため製造プロセスが特殊でコスト高となる。また、大容量化のためにはセンスアンプの小型化が必要で、そのためには書込み電流を低減する課題が残っている。
OUMは、新しい記憶媒体であるカルコゲニド合金を用いたもので、６００℃に電流加熱して結晶化すると電気抵抗が低下し、急冷して非結晶化すると高抵抗に戻る現象を利用しており、２極素子の単純構造なのでフラッシュメモリを代替しうる不揮発性メモリとして期待されている。しかし、電流加熱で書き込みを行うために信頼性が懸念されており、書き込み時の電圧印加時間が長いことが高速化の障害になり、実用化の時期は未定である。
このように、従来の不揮発性メモリは３者３様であり、いずれも決定的に優位な技術を提供するものではない。
OUMは、新しい記憶媒体であるカルコゲニド合金を用いたもので、６００℃に電流加熱して結晶化すると電気抵抗が低下し、急冷して非結晶化すると高抵抗に戻る現象を利用しており、２極素子の単純構造なのでフラッシュメモリを代替しうる不揮発性メモリとして期待されている。しかし、電流加熱で書き込みを行うために信頼性が懸念されており、書き込み時の電圧印加時間が長いことが高速化の障害になり、実用化の時期は未定である。
このように、従来の不揮発性メモリは３者３様であり、いずれも決定的に優位な技術を提供するものではない。
不揮発性メモリとしては、従来から一般的にフラッシュメモリとして使われているものにMOSFET（Metal-Oxide-Semiconductor Field Effect Transistor：MOS電界効果トランジスタ）型メモリがある。従来のMOSFET型メモリを図１に示す。MOSFET型メモリは、ゲート電極２１とソース電極２９、ドレイン電極２５の３電極を有している。順次積層されたフローティングゲート２４、酸化膜２３、コントロールゲート２２と、基板２７に設けられたドレイン接合領域２６とソース接合領域２８とは、トンネル酸化膜３０を介して、接続されている。そして、トンネル酸化膜３０を介して、フローティングゲート２４内に電子を捕捉したり電子を抽出したりすることで、ゲート電極に電圧を印加した際に、基板２７の上表面部に導通チャンネルを形成したり、導通チャンネルを解消したりして、ドレイン電極２５とソース電極２９の間の導通をオン・オフさせて情報を記憶させている。すなわち、従来のMOSFET型メモリは、２段階制御方式であり、フローティングゲートに電子を出し入れするためにトンネル効果を利用しているだけで、メモリ電流回路にトンネル効果を直接利用するものではないため、高速化、低電圧化に限界がある。
最近は低消費電力と高速化を狙ったトンネル・メモリが研究開発されている。トンネル型メモリの例では、富士通研究所が「ダイレクト・トンネルメモリ」という携帯通信機器用メモリを開発したと発表している。低消費電力と多量のデータ記憶の観点から、ロジックＬＳＩ用極薄ゲート絶縁膜のダイレクトトンネル現象を利用したものである。その用途としては、待機中消費電力がDRAMの１/10000以下の次世代G-bitRAMを目指している。ただし、この素子もコントロールゲートとフローティングゲートの2種類のゲートが必要である。
特許文献には、不揮発性メモリにショットキー障壁やトンネル効果を利用した種々の提案がなされている。例えば、ショットキー障壁を利用した不揮発性メモリとして、シリコン膜とショットキー障壁ダイオードを構成する金属シリサイド膜を設けたもの（特許文献１参照）、トンネル効果を利用した不揮発性メモリとして、量子力学的に電子が直接トンネルすることが可能な絶縁層を設けたもの（特許文献２参照）、さらに、トンネル効果を利用した不揮発性メモリとして、トラップに捕獲された電子が絶縁膜を介してトンネル放出される構成のもの（特許文献３参照）が提案されている。
しかし、特許文献１〜３は、MOSFET型不揮発性メモリのフローティングゲートへ絶縁膜を通して電子を出し入れするためにトンネル効果を利用する技術であり、いずれもメモリ電流の制御については反転チャンネル形成を利用している。すなわち、メモリ電流のオン・オフに直接にトンネル効果を利用するものではないため、電流のオン・オフ比を大幅に改善できず、高速化と低電圧化に限界があった。
本発明は、このような状況下で、SRAMと同等の高速アクセスを実現し、DRAMを超える集積化を可能にし、かつ小型電池駆動ができる低電圧、低消費電力の不揮発性メモリを提供することを目的とするものである。
本発明者らは、前記目的を達成するために鋭意研究した結果、ナノホール含有金属酸化膜をハニカム型に形成すると、その隔壁には界面準位が高密度で存在するため、その金属酸化膜をショットキー接合状態に配置すれば、界面準位にトラップした電子によるトラップ電荷は、メモリ電流をダイレクトにオン・オフする制御電荷になると同時に、記憶電荷として利用することができることを見出した。
すなわち、本発明は、ハニカム型のFET-RAM (Honeycomb-type FET- Random Access Memory; HoFET-RAM)というべきものであり、
（１）一対の金属電極の間に、ハニカム構造を有する膜厚０．０５〜５μｍのナノホール含有金属酸化膜をショットキー接合状態に配置することにより、該ナノホール含有金属酸化膜の隔壁に形成された界面準位を、メモリの電荷保持体として利用することを特徴とする不揮発性メモリ、及び
（２）基板電極、該基板電極の表面を陽極酸化して形成したナノホール含有金属酸化膜、及び該ナノホール含有金属酸化膜の隔壁上端部にショットキー接合された金属電極からなり、該ナノホール含有金属酸化膜が、複数の二重ショットキー障壁が並行に形成された構造を有することを特徴とする不揮発性メモリを提供するものである。
本発明者らは、前記目的を達成するために鋭意研究した結果、ナノホール含有金属酸化膜をハニカム型に形成すると、その隔壁には界面準位が高密度で存在するため、その金属酸化膜をショットキー接合状態に配置すれば、界面準位にトラップした電子によるトラップ電荷は、メモリ電流をダイレクトにオン・オフする制御電荷になると同時に、記憶電荷として利用することができることを見出した。
すなわち、本発明は、ハニカム型のFET-RAM (Honeycomb-type FET- Random Access Memory; HoFET-RAM)というべきものであり、
（１）一対の金属電極の間に、ハニカム構造を有する膜厚０．０５〜５μｍのナノホール含有金属酸化膜をショットキー接合状態に配置することにより、該ナノホール含有金属酸化膜の隔壁に形成された界面準位を、メモリの電荷保持体として利用することを特徴とする不揮発性メモリ、及び
（２）基板電極、該基板電極の表面を陽極酸化して形成したナノホール含有金属酸化膜、及び該ナノホール含有金属酸化膜の隔壁上端部にショットキー接合された金属電極からなり、該ナノホール含有金属酸化膜が、複数の二重ショットキー障壁が並行に形成された構造を有することを特徴とする不揮発性メモリを提供するものである。
本発明の不揮発性メモリは、トラップ電荷を利用して情報を記憶すると同時に、二重ショットキー障壁を消滅、復活させるので、電流のオン・オフ比が、例えば１０6以上と高い。メモリの動作電圧は使用するショットキー電極の金属の種類で変わるが、金を使用した場合には、読出し時の印加電圧は０．２Ｖ以下で、書込み時の印加電圧は、ファウラー・ノルドハイム・トンネル電流（以下、「ＦＮトンネル電流」という）が発生する１Ｖ程度、消去時の電圧は−１Ｖ程度である。このように、メモリの消費電力が少ないため、小型電池駆動が可能である。
さらに、本発明によれば、ＦＮトンネル電流のホットエレクトロンにより励起された電子を書込み時のトリガとして利用しているので、従来のキャパシタへの電子注入方式に比べて書込み速度が早く、高速スイッチングが可能である。
さらに、本発明によれば、ＦＮトンネル電流のホットエレクトロンにより励起された電子を書込み時のトリガとして利用しているので、従来のキャパシタへの電子注入方式に比べて書込み速度が早く、高速スイッチングが可能である。
１１、４１ リード電極
１２、４２ ショットキー接合された金属電極
１３、４３ ナノホール含有金属酸化膜
１４、４４ 基板電極
１５、４５ 絶縁材で埋められたナノホール
１６、４６ 絶縁膜
１７、４７ ナノホール隔壁
１８、４８ シリコン基板
２１ ゲート電極
２２ コントロールゲート
２３ 酸化膜
２４ フローティングゲート
２５ ドレイン電極
２６ ドレイン接合領域
２７ 基板
２８ ソース接合領域
２９ ソース電極
３０ トンネル酸化膜
４９ａ 二重ショットキー障壁
４９ｂ トラップ電荷により障壁厚さが減少してトンネル状態になった二重ショットキー障壁
５０ トラップ電子
１２、４２ ショットキー接合された金属電極
１３、４３ ナノホール含有金属酸化膜
１４、４４ 基板電極
１５、４５ 絶縁材で埋められたナノホール
１６、４６ 絶縁膜
１７、４７ ナノホール隔壁
１８、４８ シリコン基板
２１ ゲート電極
２２ コントロールゲート
２３ 酸化膜
２４ フローティングゲート
２５ ドレイン電極
２６ ドレイン接合領域
２７ 基板
２８ ソース接合領域
２９ ソース電極
３０ トンネル酸化膜
４９ａ 二重ショットキー障壁
４９ｂ トラップ電荷により障壁厚さが減少してトンネル状態になった二重ショットキー障壁
５０ トラップ電子
本発明は、一対の金属電極の間に、膜厚０．０５〜５μｍのハニカム構造を有するナノホール含有金属酸化膜をショットキー接合状態に配置することにより、該ナノホール含有金属酸化膜の隔壁に形成された界面準位を、メモリの電荷保持体として利用することを特徴とする不揮発性メモリである。また、本発明は、基板電極、該基板電極の表面を陽極酸化して形成したナノホール含有金属酸化膜、及び該ナノホール含有金属酸化膜の隔壁上端部にショットキー接合された金属電極からなり、該ナノホール含有金属酸化膜が、複数の二重ショットキー障壁が並行に形成された構造を有することを特徴とする不揮発性メモリである。
通常のショットキーダイオードは、ショットキー障壁により０．３Ｖ程度の印加電圧では非導通であるが、ショットキー障壁以上の電圧、例えば５Ｖを順方向に印加するとショットキー障壁を超えてサージ電流が流れて導通し、印加電圧が障壁以下に低下すると非導通に戻る。しかし、ショットキー接合部に界面準位が存在すると、それがトラップ準位や再結合中心として作用して正規の電流以外のリーク電流やヒステリシス等の異常現象が現れるので、界面準位の密度をできるだけ小さくすることが必要である。上記の例に限らず、半導体の常識として、界面準位は制御不能な外乱となるため、できるだけ無くすることが最良の方策と考えられており、界面準位を積極的に利用して電荷保持体にするという発明はなされていなかった。
通常のショットキーダイオードは、ショットキー障壁により０．３Ｖ程度の印加電圧では非導通であるが、ショットキー障壁以上の電圧、例えば５Ｖを順方向に印加するとショットキー障壁を超えてサージ電流が流れて導通し、印加電圧が障壁以下に低下すると非導通に戻る。しかし、ショットキー接合部に界面準位が存在すると、それがトラップ準位や再結合中心として作用して正規の電流以外のリーク電流やヒステリシス等の異常現象が現れるので、界面準位の密度をできるだけ小さくすることが必要である。上記の例に限らず、半導体の常識として、界面準位は制御不能な外乱となるため、できるだけ無くすることが最良の方策と考えられており、界面準位を積極的に利用して電荷保持体にするという発明はなされていなかった。
本発明においては、界面準位そのものを制御するのではなく、界面準位を立体的なナノ構造の中に押込めることにより、それが存在する場所を規制して実質的に界面準位を制御する。
つまり、本発明の不揮発性メモリは、従来（図１参照）のようにショットキー電極を平面的に接合するのでなく、ナノホールを有する金属酸化膜をハニカム構造にして、蜂の巣状の横断面形状を有する隔壁上端部と金属電極をショットキー接合状態に配置する（図２参照）。ナノホール含有金属酸化膜の隔壁（ｎ−型半導体に該当する）には陽極酸化の際に形成した１０16／ｃｍ3以上の格子欠陥に起因する界面準位が存在するが、電極はハニカム状の隔壁上端部の、例えば隔壁の上端凸部２０ｎｍ巾の部分で接合するので、ショットキー電極接合部に存在する界面準位は全体の約１／１０以下になる。残り約９／１０の界面準位は、電極に接することなく電極方向に垂直に積層して配向し、隔壁の両表面に対向して存在する。そのために、この垂直隔壁部分に存在する界面準位は、ショットキー電極を通って流れる電流を阻害しない。
つまり、本発明の不揮発性メモリは、従来（図１参照）のようにショットキー電極を平面的に接合するのでなく、ナノホールを有する金属酸化膜をハニカム構造にして、蜂の巣状の横断面形状を有する隔壁上端部と金属電極をショットキー接合状態に配置する（図２参照）。ナノホール含有金属酸化膜の隔壁（ｎ−型半導体に該当する）には陽極酸化の際に形成した１０16／ｃｍ3以上の格子欠陥に起因する界面準位が存在するが、電極はハニカム状の隔壁上端部の、例えば隔壁の上端凸部２０ｎｍ巾の部分で接合するので、ショットキー電極接合部に存在する界面準位は全体の約１／１０以下になる。残り約９／１０の界面準位は、電極に接することなく電極方向に垂直に積層して配向し、隔壁の両表面に対向して存在する。そのために、この垂直隔壁部分に存在する界面準位は、ショットキー電極を通って流れる電流を阻害しない。
また、隔壁の垂直部に存在する約９／１０に相当する界面準位にトラップされた電子は、お互いにクーロン力で反発し合って隔壁の両表面に偏在する。このため、ナノホール内にＳｉＯ2等の絶縁材を充填することによりナノホール内表面を絶縁化すれば準安定状態に保たれ、隔壁中央の酸化膜の両側を挟んだ準安定なトラップ電荷として機能する。この界面準位に電子がトラップされるとそのトラップ電荷によって、それに挟まれた隔壁中央層の電位が低下し、ポテンシャルが湾曲することでショトキー障壁が薄厚化してトンネル状態になって電極間が導通する。
これらのシーケンシャルな動作を要約すると、１Ｖ程度の電圧印加で二重ショトキー障壁を貫通してＦＮトンネル電流が流れ、そのホットエレクトロンによって励起された電子が、酸化膜・隔壁の界面準位にトラップされて準安定なトラップ電荷となり、その局所電界によって隔壁中央層の電位が下がり、二重ショトキー障壁（図４（ａ）の４９ａ）がトンネル状態（図４（ｂ）の４９ｂ）となって導通状態になる。
この導通状態は準安定状態であり、電源を遮断してもトラップ電子はそのまま界面準位に残留し、トラップ電子が逆電圧で下部電極に引き抜かれるまで導通状態は保持される。
つまり、本発明は、ナノホール含有金属酸化膜の隔壁に形成した界面準位にトラップ電子を出し入れすることで、ショトキー障壁を消滅させたり復活させて、導通状態と非導通状態を切り替えて、「０」と「１」の情報を記憶保持することを特徴とする。このように、本発明の不揮発性メモリは、トラップ電荷によってダイレクトにメモリ電流を制御するので、ゲート電極も付属キャパシタ構造も必要としない。すなわち、本発明は、２つの電極（基板電極４４とショットキー接合された金属電極４２）を有する極めてシンプルなトランジスタ１つで構成された不揮発性メモリを実現した。
つまり、本発明は、ナノホール含有金属酸化膜の隔壁に形成した界面準位にトラップ電子を出し入れすることで、ショトキー障壁を消滅させたり復活させて、導通状態と非導通状態を切り替えて、「０」と「１」の情報を記憶保持することを特徴とする。このように、本発明の不揮発性メモリは、トラップ電荷によってダイレクトにメモリ電流を制御するので、ゲート電極も付属キャパシタ構造も必要としない。すなわち、本発明は、２つの電極（基板電極４４とショットキー接合された金属電極４２）を有する極めてシンプルなトランジスタ１つで構成された不揮発性メモリを実現した。
本発明において、ナノホール含有金属酸化膜の隔壁の格子欠陥密度は、好ましくは１０16／ｃｍ3以上であり、更に好ましくは、１０18／ｃｍ3以上である。前記格子欠陥の密度が１０14／ｃｍ3未満になると、トラップ電荷が不足して、ショットキー障壁が十分に薄くならず導通状態にならないおそれがある。
ナノホール含有金属酸化膜の厚さは、０．０５〜５μｍの範囲であり、好ましくは０．１〜１μｍの範囲である。ナノホール含有金属酸化膜の厚さが０．０５μｍ未満になるとリーク電流が多くなり、５μｍ以上ではＦＮトンネル電流が発生し難くなるために、好ましくない。
ナノホール含有金属酸化膜の厚さは、０．０５〜５μｍの範囲であり、好ましくは０．１〜１μｍの範囲である。ナノホール含有金属酸化膜の厚さが０．０５μｍ未満になるとリーク電流が多くなり、５μｍ以上ではＦＮトンネル電流が発生し難くなるために、好ましくない。
ナノホール含有金属酸化膜は、アルミニウム、チタン等の金属の表面を陽極酸化処理することにより得ることができる。
陽極酸化処理の方法としては、公知の方法を採用することができ、特に制限はない。電解液として、例えば濃度１〜５％の酸の存在下で、温度を０℃〜５０℃に調整し、電圧を１０Ｖ〜１５０Ｖの範囲で一定値に制御して行うことが好ましい。酸としては、特に限定されないが、１〜５％のシュウ酸、硫酸、リン酸等を用いることが好ましく、特に〔濃度１〜５％のシュウ酸〕：〔濃度１〜５％の硫酸〕＝２〜４：１〜３の割合、特に３：２の割合で混合した混合液が好ましい。
また、規則的な微細構造を有するナノホール含有金属酸化膜を作製するためには、１０００系等の純度９９．０％以上、好ましくは９９．５％以上の高純度アルミニウムで表面が平滑なものを用いることが好ましい。
陽極酸化処理の方法としては、公知の方法を採用することができ、特に制限はない。電解液として、例えば濃度１〜５％の酸の存在下で、温度を０℃〜５０℃に調整し、電圧を１０Ｖ〜１５０Ｖの範囲で一定値に制御して行うことが好ましい。酸としては、特に限定されないが、１〜５％のシュウ酸、硫酸、リン酸等を用いることが好ましく、特に〔濃度１〜５％のシュウ酸〕：〔濃度１〜５％の硫酸〕＝２〜４：１〜３の割合、特に３：２の割合で混合した混合液が好ましい。
また、規則的な微細構造を有するナノホール含有金属酸化膜を作製するためには、１０００系等の純度９９．０％以上、好ましくは９９．５％以上の高純度アルミニウムで表面が平滑なものを用いることが好ましい。
金属酸化膜中に自己組織化により形成されるナノホールの直径は、１０〜１５０ｎｍが好ましく、３０〜６０ｎｍがより好ましい。その直径が１０ｎｍ以下になると、導通状態にすることが困難になる。この理由は、ナノホール直径に比例して隔壁厚さが薄くなるので、電荷保持体になる界面準位と隔壁中央のチャネル層が重なってチャネル層が薄くなり、チャネル電流が流れなくなるためと考えられる。一方、直径が１５０ｎｍ以上になると、それに比例して隔壁厚さが厚くなるので、界面準位の電荷保持層と隔壁中央のチャネル層が離れ過ぎて、局所電界のサイズ効果が不十分となる。つまり、界面準位のトラップ電荷で隔壁中央部の電位が十分に低下しないために、ショットキー障壁の薄厚化によるトンネル効果が発生し難くなって、導通状態にすることが困難になる。
ナノホールの直径の制御は、陽極酸化処理の電解液に使用する酸の種類を調整することによって行うことができる。電解液として硫酸を用いた場合は、ナノホールの直径が最も小さくなり、シュウ酸とリン酸の混合液、シュウ酸、リン酸の順にナノホールの直径が大きくなる。特に、シュウ酸の２〜４％電解液で作製したナノホールは直径が３０〜６０ｎｍで、表面に対して垂直になり好ましい。
ナノホールの直径の制御は、陽極酸化処理の電解液に使用する酸の種類を調整することによって行うことができる。電解液として硫酸を用いた場合は、ナノホールの直径が最も小さくなり、シュウ酸とリン酸の混合液、シュウ酸、リン酸の順にナノホールの直径が大きくなる。特に、シュウ酸の２〜４％電解液で作製したナノホールは直径が３０〜６０ｎｍで、表面に対して垂直になり好ましい。
本発明の不揮発性メモリにおいて、ナノホール含有金属酸化膜の隔壁上端部に、金、アルミニウム、ニッケル、チタン、スズ、タングステン等の金属を、蒸着またはスパッタリングによりショットキー接合させて一方の金属電極とし、アルミニウム、チタン等の地金金属をもう一方の電極とする。ショットキー接合する金属としては、金、アルミニウムが好ましい。このように構成することにより、動作電圧が安定するという利点がある。
本発明の不揮発性メモリにおいては、金属酸化膜中に形成されたナノホールの二次元配列を、２個又は３個以上毎に絶縁分割した溝で区切ってメモリの１セルとすることで、ナノホールの２次元配列をそのままメモリセル配列として利用することができる。
本発明の不揮発性メモリにおいては、金属酸化膜中に形成されたナノホールの二次元配列を、２個又は３個以上毎に絶縁分割した溝で区切ってメモリの１セルとすることで、ナノホールの２次元配列をそのままメモリセル配列として利用することができる。
ここで、本発明の不揮発性メモリの構造を、図を参照してより詳細に説明する。図２は、本発明の不揮発性メモリの構造を模式的に示す断面図である。図２は、ナノホール含有金属酸化膜に蜂の巣状に多数存在するナノホールの内、５つのナノホールで１つのメモリセルを構成した図である。
図２において、基板電極１４はアルミニウム等からなり、基板電極１４の他面には、基板電極１４を陽極酸化して形成したナノホール含有金属酸化膜１３があり、その隔壁上端部に蒸着、スパッタリング等により形成されたショットキー電極１２が設けてあり、ショットキー電極１２にはリード電極１１が接続されている。ナノホール含有金属酸化膜１３の隔壁と、ショットキー電極１２及び基板電極１４との間には各々、ショットキー障壁が存在するので、２重ショットキー障壁により電極間が遮断される。
図２において、基板電極１４はアルミニウム等からなり、基板電極１４の他面には、基板電極１４を陽極酸化して形成したナノホール含有金属酸化膜１３があり、その隔壁上端部に蒸着、スパッタリング等により形成されたショットキー電極１２が設けてあり、ショットキー電極１２にはリード電極１１が接続されている。ナノホール含有金属酸化膜１３の隔壁と、ショットキー電極１２及び基板電極１４との間には各々、ショットキー障壁が存在するので、２重ショットキー障壁により電極間が遮断される。
ショットキー電極に金を使用した場合には、ショットキー電極１２と、基板電極１４の間に低電圧、例えば０．２Ｖの電圧を印加した場合、ショットキー電極１２とナノホール含有金属酸化膜１３の隔壁との接合面に形成されたショットキー障壁のために、ショットキー電極１２と基板電極１４との電極間に電流は流れない。しかし、もう少し高い電圧、例えば１Ｖの電圧を印加すると、ショットキー障壁を貫通してＦＮトンネル電流が流れ、そのホットエレクトロンによって励起された電子がナノホール含有金属酸化膜・隔壁の界面準位にトラップされるとトラップ電荷により、ナノホール隔壁４７の電位が下がり、ショットキー電極１２と基板電極１４との電極間のショットキー障壁は、薄厚化してトンネル状態となって導通し、０．２Ｖの電圧で十数ｍＡの電流が流れる。この導通状態は準安定状態であり、印加電圧をゼロにしても保持される。
一方、ショットキー電極１２と基板電極１４との電極間に−１Ｖを印加すると、トラップされていた電子が下部電極側に引き抜かれて、ショットキー障壁が復活して、ショットキー電極１２と基板電極１４の電極間は元の非導通状態に戻る。
一方、ショットキー電極１２と基板電極１４との電極間に−１Ｖを印加すると、トラップされていた電子が下部電極側に引き抜かれて、ショットキー障壁が復活して、ショットキー電極１２と基板電極１４の電極間は元の非導通状態に戻る。
図３は、本発明の不揮発性メモリの電流−電圧特性の変化を示す図である。ショットキー接合金属として金を使用した場合は、図３に示すように、ショットキー電極１２と基板電極１４との電極間に１Ｖを印加することで記憶を書き込み（Ｂ点）、同じ電極間に−１Ｖを印加することで記憶を消去する（Ｅ点）。同じ電極間に０．２Ｖを印加して１７ｍＡ程度の電流が流れる状態を「０」オン状態（Ｃ点）とし、電流が流れない状態を「１」オフ状態（Ａ点）とすることで記憶内容を読み出すことができる。
なお、金属電極に用いる金属としてアルミニウムを使用した場合も基本的には同様の特性を示す。
このように、本発明は、トラップ電子の出し入れのみで、電極間の二重ショットキー障壁を消滅又は復活させることで、ダイレクトにメモリ電流をオン・オフさせると同時に、情報を記憶させる１段階制御であるので、制御要因が少なく、応答が速い。
また、ダイレクトにメモリ電流経路の二重ショットキー障壁をオン・オフ制御しているので、電流のオン・オフ比が１０6以上と非常に高く、読み出し時の印加電圧を大幅に低下してもメモリ電流を十分確保できる。つまり、本発明は、原理的に低電圧駆動を可能にするものである。なお、外部からのノイズなどの衝撃電波によってトラップ電子が発生して誤動作することを防止するためにメモリセル全体を電磁シールドすることが好ましい。
なお、金属電極に用いる金属としてアルミニウムを使用した場合も基本的には同様の特性を示す。
このように、本発明は、トラップ電子の出し入れのみで、電極間の二重ショットキー障壁を消滅又は復活させることで、ダイレクトにメモリ電流をオン・オフさせると同時に、情報を記憶させる１段階制御であるので、制御要因が少なく、応答が速い。
また、ダイレクトにメモリ電流経路の二重ショットキー障壁をオン・オフ制御しているので、電流のオン・オフ比が１０6以上と非常に高く、読み出し時の印加電圧を大幅に低下してもメモリ電流を十分確保できる。つまり、本発明は、原理的に低電圧駆動を可能にするものである。なお、外部からのノイズなどの衝撃電波によってトラップ電子が発生して誤動作することを防止するためにメモリセル全体を電磁シールドすることが好ましい。
図４は、１つのメモリセルを２つのナノホールで構成した場合の断面模式図、及びトラップ電子とショットキー障壁の変化を示す模式図である。以下に、図４と図３を用いて、本発明の動作原理を説明する。
図４（ａ）は、図３のＡ点におけるメモリ素子の状態（「１」オフ状態）を示す。ナノホール含有金属酸化膜４３には、直径１０〜１５０ｎｍ、好ましくは３０〜６０ｎｍのナノホール４５が上部電極に対してほぼ垂直に配置されている。その結果、電子をトラップする界面準位が形成されたナノホール隔壁４７は、電極方向に平行に並び、あたかもナノホール隔壁４７ごとに微細な２つのキャパシタが対向して配置されたのと同様な状態になる。ナノホール隔壁４７の先端凸部とショットキー電極４２とは、ショットキー障壁により非導通状態である。ナノホール含有金属酸化膜４３は、基板電極４４のアルミニウム等を陽極酸化して基板電極４４上に形成したもので、ナノホール隔壁４７と基板電極４４の間も同様にショットキー障壁により非導通状態である。つまり、電極４２と電極４４の間は、二重のショットキー障壁４９ａにより電気的に遮断されており、図３のＡ点は、０．２Ｖの印加電圧では電極４２と電極４４間は非導通状態であることを示している。なお、図４には、３組の二重ショットキー障壁を並列に形成した例が示されている。
本実施形態では、実施例１に示す方法で製作したアルミ陽極酸化膜は、図５に示すように、ナノホール４５の直径が４０ｎｍ程度で、全てのナノホール４５は基板電極４４に対してほぼ垂直に形成されている。同様に、ナノホール隔壁４７も、ほぼ垂直で均一の壁厚であり、ナノホール隔壁４７を電荷保持体とチャネルに利用するための微細構造的な必要条件が満たされていることを示している。
図４（ａ）は、図３のＡ点におけるメモリ素子の状態（「１」オフ状態）を示す。ナノホール含有金属酸化膜４３には、直径１０〜１５０ｎｍ、好ましくは３０〜６０ｎｍのナノホール４５が上部電極に対してほぼ垂直に配置されている。その結果、電子をトラップする界面準位が形成されたナノホール隔壁４７は、電極方向に平行に並び、あたかもナノホール隔壁４７ごとに微細な２つのキャパシタが対向して配置されたのと同様な状態になる。ナノホール隔壁４７の先端凸部とショットキー電極４２とは、ショットキー障壁により非導通状態である。ナノホール含有金属酸化膜４３は、基板電極４４のアルミニウム等を陽極酸化して基板電極４４上に形成したもので、ナノホール隔壁４７と基板電極４４の間も同様にショットキー障壁により非導通状態である。つまり、電極４２と電極４４の間は、二重のショットキー障壁４９ａにより電気的に遮断されており、図３のＡ点は、０．２Ｖの印加電圧では電極４２と電極４４間は非導通状態であることを示している。なお、図４には、３組の二重ショットキー障壁を並列に形成した例が示されている。
本実施形態では、実施例１に示す方法で製作したアルミ陽極酸化膜は、図５に示すように、ナノホール４５の直径が４０ｎｍ程度で、全てのナノホール４５は基板電極４４に対してほぼ垂直に形成されている。同様に、ナノホール隔壁４７も、ほぼ垂直で均一の壁厚であり、ナノホール隔壁４７を電荷保持体とチャネルに利用するための微細構造的な必要条件が満たされていることを示している。
次に、図３に示すように、電極間の書き込み印加電圧を１Ｖ程度に増加すると、Ａ点はヒステリシス曲線上のＢ点に移行する。この現象は、１Ｖの印加電圧が、ショットキー電極４２、基板電極４４とナノホール隔壁４７の間に存在するショットキー障壁をＦＮトンネル電流が流れる電圧に相当するので、ショットキー障壁を通ってＦＮトンネル電流が流れることを示す。ショットキー障壁を通過した電子は、余分なエネルギーを持つ、いわゆるホットエレクトロンであり、ナノホール隔壁４７の価電子帯電子を励起してそのエネルギーを放出する。ナノホール隔壁４７には高密度の界面準位が存在するので、励起された電子は界面準位にトラップされる。
その状態を図４（ｂ）（「０」オン状態）に模式的に示す。図４（ｂ）のようにナノホール隔壁４７にトラップされた電子によるトラップ電荷は、ショットキー接合面に直交する局所電界を形成してポテンシャル面を湾曲させる結果として、電極方向のショットキー障壁厚さが減少して、ショットキー障壁がトンネル状態になる。
その状態を図４（ｂ）（「０」オン状態）に模式的に示す。図４（ｂ）のようにナノホール隔壁４７にトラップされた電子によるトラップ電荷は、ショットキー接合面に直交する局所電界を形成してポテンシャル面を湾曲させる結果として、電極方向のショットキー障壁厚さが減少して、ショットキー障壁がトンネル状態になる。
つまり、図４（ｂ）のナノホール隔壁４７の中央層の部分で、ショットキー障壁の厚さが低下して、トンネル状態となって、導通（オン）状態になる。
図４（ｂ）の状態は準安定であり、印加電圧をゼロにしてもトラップ電子は界面準位に存在し続けるので、導通状態は保持される。つまり、図３のヒステリシス曲線のＣ点と原点を通ってＤ点をつなぐ準安定なライン上を移動する。
図４（ｂ）の状態は準安定であり、印加電圧をゼロにしてもトラップ電子は界面準位に存在し続けるので、導通状態は保持される。つまり、図３のヒステリシス曲線のＣ点と原点を通ってＤ点をつなぐ準安定なライン上を移動する。
図３のＣ点はトラップ電子の存在下で０．２Ｖ印加のオン状態であり、Ａ点とＣ点の電流値の違いでメモリ内容を判定する。Ｃ点では、０．２Ｖ程度で十数ｍＡの検知電流が流れ、０．２Ｖ程度の印加電圧ではトラップ電子は引き抜かれることはないので、読み出し動作によってオン状態は変わらない。 一方、Ａ点では、検知電流は数十ｐＡ以下のオフ状態であり、０．２Ｖ程度の印加電圧ではトラップ電子は発生しないので、読み出し動作によってオフ状態は変わらない。
メモリの消去は、図３のＥ点で行う。Ｅ点の電圧は、トラップ電子を引抜くのに十分な電圧にする。例えば−１Ｖを印加するとトラップ電子は下部電極に引き抜かれてトラップ電荷がなくなり、ショットキー障壁厚が元に戻って、オフ状態になる。この状態は安定状態である。
上記のように、本発明の不揮発性メモリは、簡単な動作原理でメモリに必要な全機能がシーケンシャルに動作し、図４の（ａ）：「１」オフ状態と（ｂ）：「０」オン状態が高速でスイッチングする。
メモリの消去は、図３のＥ点で行う。Ｅ点の電圧は、トラップ電子を引抜くのに十分な電圧にする。例えば−１Ｖを印加するとトラップ電子は下部電極に引き抜かれてトラップ電荷がなくなり、ショットキー障壁厚が元に戻って、オフ状態になる。この状態は安定状態である。
上記のように、本発明の不揮発性メモリは、簡単な動作原理でメモリに必要な全機能がシーケンシャルに動作し、図４の（ａ）：「１」オフ状態と（ｂ）：「０」オン状態が高速でスイッチングする。
本発明の不揮発性メモリは、一つのメモリセルを３個以上のナノホールで構成することも可能である。その場合には、一つのメモリセルのチャンネル数が増加し、それに比例してオン電流が大きくなる。
原理的には、一つのメモリセルは、一つのチャンネルがあれば機能するので、メモリセルの最小寸法はナノホールの間隔（０．１μｍ）の２倍になり、計算上の最小セル面積は０.０４μｍ2になる。
原理的には、一つのメモリセルは、一つのチャンネルがあれば機能するので、メモリセルの最小寸法はナノホールの間隔（０．１μｍ）の２倍になり、計算上の最小セル面積は０.０４μｍ2になる。
次に、本発明を実施例によりさらに詳細に説明するが、本発明はこの実施例によってなんら限定されるものではない。
実施例1
純度９９．９９％、２inφ、厚さ０．５ｍｍのアルミニウム表面をＣＭＰ（化学的機械研磨）または過塩素酸およびエタノールが１対４の混合浴中で、約４分間電解研磨した後、３％シュウ酸浴中で、試料の片面にカソードを配置し、浴液を攪拌しながら浴温２０℃、４０Ｖで定電圧陽極酸化を数時間行った後に純水、クロム酸、リン酸の混合浴温６０℃中で酸化膜を溶解した後に再度、上記条件にて陽極酸化を数分行い、直径約３５ｎｍの細孔が１００ｎｍの等間隔で配列した約０．３μｍ厚のナノホール含有アルミニウム酸化膜を作製した。
片面を、厚さ０．５ｍｍのシリコン基板に接着、乾燥した後、１００ｎｍピッチで並んだ細孔の２０列おきにアルミニウム基板の下面が完全に切り離れる深さまで、１μｍの幅のスリット（列方向のスリット）を入れた。
次にそのスリットに直交する方向に１００ｎｍピッチで並んだ細孔の２０列おきに、アルミ酸化膜が完全に切り離れる深さまで、1μｍの幅のスリット（行方向スリット）を入れ、格子状スリット溝にＳｉＯ2をスパッタリングにて成膜し絶縁膜を形成した。
アルミ酸化膜ナノホールの隔壁上端部が露出するようにＳｉＯ2絶縁膜を選択エッチングし、１００ｎｍ厚さの金をスパッタにて成膜し、セル毎に上部電極を形成した。以上の処理により、セルは列方向には基板電極で電気的に接続され、行方向には各々、絶縁されたメモリセルの２次元配列ができた。ワイヤボンディングで上部電極を行方向に接続し、２次元のメモリセルが完成した。図２に、上記で作製したメモリセルの１セル分の断面図を示す。
アルミ酸化膜ナノホールの厚さは０．３μｍで、ナノホール直径は３５ｎｍであった。また金電極の厚さは１００ｎｍで、セル面積は４μｍ2であった。
なお、アルミ酸化膜厚さ、電極の厚さ、ナノホールの配列ピッチ、直径、セル面積はＳＥＭ（走査型電子顕微鏡）、ＴＥＭ（透過型電子顕微鏡）により観察・測定した。図５は、実施例１で得られたアルミ酸化膜断面を透過型電子顕微鏡で観察した写真（倍率：３０万倍）である。図５から、規則的なナノホール隔壁を有することが分かる。
実施例1
純度９９．９９％、２inφ、厚さ０．５ｍｍのアルミニウム表面をＣＭＰ（化学的機械研磨）または過塩素酸およびエタノールが１対４の混合浴中で、約４分間電解研磨した後、３％シュウ酸浴中で、試料の片面にカソードを配置し、浴液を攪拌しながら浴温２０℃、４０Ｖで定電圧陽極酸化を数時間行った後に純水、クロム酸、リン酸の混合浴温６０℃中で酸化膜を溶解した後に再度、上記条件にて陽極酸化を数分行い、直径約３５ｎｍの細孔が１００ｎｍの等間隔で配列した約０．３μｍ厚のナノホール含有アルミニウム酸化膜を作製した。
片面を、厚さ０．５ｍｍのシリコン基板に接着、乾燥した後、１００ｎｍピッチで並んだ細孔の２０列おきにアルミニウム基板の下面が完全に切り離れる深さまで、１μｍの幅のスリット（列方向のスリット）を入れた。
次にそのスリットに直交する方向に１００ｎｍピッチで並んだ細孔の２０列おきに、アルミ酸化膜が完全に切り離れる深さまで、1μｍの幅のスリット（行方向スリット）を入れ、格子状スリット溝にＳｉＯ2をスパッタリングにて成膜し絶縁膜を形成した。
アルミ酸化膜ナノホールの隔壁上端部が露出するようにＳｉＯ2絶縁膜を選択エッチングし、１００ｎｍ厚さの金をスパッタにて成膜し、セル毎に上部電極を形成した。以上の処理により、セルは列方向には基板電極で電気的に接続され、行方向には各々、絶縁されたメモリセルの２次元配列ができた。ワイヤボンディングで上部電極を行方向に接続し、２次元のメモリセルが完成した。図２に、上記で作製したメモリセルの１セル分の断面図を示す。
アルミ酸化膜ナノホールの厚さは０．３μｍで、ナノホール直径は３５ｎｍであった。また金電極の厚さは１００ｎｍで、セル面積は４μｍ2であった。
なお、アルミ酸化膜厚さ、電極の厚さ、ナノホールの配列ピッチ、直径、セル面積はＳＥＭ（走査型電子顕微鏡）、ＴＥＭ（透過型電子顕微鏡）により観察・測定した。図５は、実施例１で得られたアルミ酸化膜断面を透過型電子顕微鏡で観察した写真（倍率：３０万倍）である。図５から、規則的なナノホール隔壁を有することが分かる。
実施例２
実施例1において、アルミニウム基板の代わりに、シリコン基板を熱酸化処理しＳｉＯ2膜を形成し、その上に２０μｍ厚さでアルミニウムをスパッタ成膜した基板（２inφ厚さ０．５ｍｍ）を用いて、実施例1と同様に行った。
実施例1において、アルミニウム基板の代わりに、シリコン基板を熱酸化処理しＳｉＯ2膜を形成し、その上に２０μｍ厚さでアルミニウムをスパッタ成膜した基板（２inφ厚さ０．５ｍｍ）を用いて、実施例1と同様に行った。
図６に示した抵抗値測定回路を用いて、実施例１で得られたメモリ素子の抵抗値変化を、高速オシロスコープで測定した。その抵抗値変化のデータを図７に示す。図７に示した通り、電極間に１Ｖを印加したときの高抵抗（２２ＭΩ）から低抵抗（２Ω）へのシフト時間が０．０２μｓ（２０ｎｓ）であったことから、タイムラグを考慮しても、書き込み時間は５０ｎｓ以下となることが分る。
図８は、本発明の不揮発性メモリを用いた４×４メモリ基本回路の一例である。
この基本回路は、メモリ素子が２電極型であるので、初期の計算機で使用されたコア・メモリと同じく、メモリアドレスの行と列を選択する２組のアドレス選択信号で、（４＋４）個のトランジスタ・スイッチを作動させる単純な回路になる。
書込み、読出し及び消去は、印加電圧を切替えるだけでよいので、各動作に対応した信号（書込み信号、読出し信号及び消去信号）で、１Ｖ、０．２Ｖ及び−１Ｖを切替えるためのトランジスタ・スイッチ３個で構成された単純な回路になる。
この基本回路は、メモリ素子が２電極型であるので、初期の計算機で使用されたコア・メモリと同じく、メモリアドレスの行と列を選択する２組のアドレス選択信号で、（４＋４）個のトランジスタ・スイッチを作動させる単純な回路になる。
書込み、読出し及び消去は、印加電圧を切替えるだけでよいので、各動作に対応した信号（書込み信号、読出し信号及び消去信号）で、１Ｖ、０．２Ｖ及び−１Ｖを切替えるためのトランジスタ・スイッチ３個で構成された単純な回路になる。
本発明の不揮発性メモリと従来のメモリ・デバイスとの特性比較を、表１に纏めて示す。表１から、本発明の不揮発性メモリは、ユニバーサルメモリに要求される上記課題を全て解決するものであることが分る。
本発明の不揮発性メモリは、メモリ電流を直接制御するので、高速スイッチングが可能であり、消費電力が少ない。その結果、本発明によれば、高速アクセス、高集積化、小型電池駆動ができ、低電圧、低消費電力の不揮発性メモリが提供できる。
また、本発明の不揮発性メモリは、ゲート電極がない単純な２極素子であり、アルミ基板をそのまま下部電極配線に利用できるのでメモリ配線が極めて単純になり、微細化が容易である。さらに、シリコン半導体プロセスで汎用的に使用されているアルミニウム素材を用いるので、従来の製造設備をそのまま利用できる。
更に、アルミニウムの陽極酸化皮膜に形成された等間隔で規則的に２次元配列したナノホール配列を、それが配列されたままの状態で、メモリセル配列として利用することができる。このため、本発明のメモリ製造は、複雑な微細加工の大半の部分を自己組織化形成に代替できるので、生産性を高くできる利点がある。
加えて、従来のシリコン半導体で必須であったドーピング技術が不要になり、素材はアルミニウムと汎用的な電極材、絶縁材、及び電波シールド材等であり、化合物半導体のような希少元素を必要としない利点がある。
また、本発明の不揮発性メモリは、ゲート電極がない単純な２極素子であり、アルミ基板をそのまま下部電極配線に利用できるのでメモリ配線が極めて単純になり、微細化が容易である。さらに、シリコン半導体プロセスで汎用的に使用されているアルミニウム素材を用いるので、従来の製造設備をそのまま利用できる。
更に、アルミニウムの陽極酸化皮膜に形成された等間隔で規則的に２次元配列したナノホール配列を、それが配列されたままの状態で、メモリセル配列として利用することができる。このため、本発明のメモリ製造は、複雑な微細加工の大半の部分を自己組織化形成に代替できるので、生産性を高くできる利点がある。
加えて、従来のシリコン半導体で必須であったドーピング技術が不要になり、素材はアルミニウムと汎用的な電極材、絶縁材、及び電波シールド材等であり、化合物半導体のような希少元素を必要としない利点がある。
Claims (6)
- 一対の金属電極の間に、ハニカム構造を有する膜厚０．０５〜５μｍのナノホール含有金属酸化膜をショットキー接合状態に配置することにより、該ナノホール含有金属酸化膜の隔壁に形成された界面準位を、メモリの電荷保持体として利用することを特徴とする不揮発性メモリ。
- 前記ナノホール含有金属酸化膜が、アルミニウムまたはチタンの表面を陽極酸化処理して、直径が１０〜１５０ｎｍのナノホールを形成したものである請求項１に記載の不揮発性メモリ。
- 前記ナノホール含有金属酸化膜が、陽極酸化処理により形成されたナノホールを、２個又は３個以上毎に絶縁された溝で区切ってメモリの１セルとしたものである請求項１又は２に記載の不揮発性メモリ。
- 前記一対の金属電極が、ナノホール含有金属酸化膜の隔壁上端部に金属を接合させて形成したショットキー電極と、アルミニウムまたはチタンの酸化膜の地金からなる基板電極である請求項１又は２のいずれかに記載の不揮発性メモリ。
- トラップ電荷の有無によりショットキー障壁を消滅又は復活させることにより、直接、メモリの電流制御を行う請求項１又は２に記載の不揮発性メモリ。
- 基板電極、該基板電極の表面を陽極酸化して形成したナノホール含有金属酸化膜、及び該ナノホール含有金属酸化膜の隔壁上端部にショットキー接合された金属電極からなり、該ナノホール含有金属酸化膜が、複数の二重ショットキー障壁が並行に形成された構造を有することを特徴とする不揮発性メモリ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2005/010190 WO2006129367A1 (ja) | 2005-06-02 | 2005-06-02 | 不揮発性メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2006129367A1 true JPWO2006129367A1 (ja) | 2008-12-25 |
Family
ID=37481304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007518839A Ceased JPWO2006129367A1 (ja) | 2005-06-02 | 2005-06-02 | 不揮発性メモリ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20080197440A1 (ja) |
| JP (1) | JPWO2006129367A1 (ja) |
| WO (1) | WO2006129367A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5604844B2 (ja) * | 2009-10-02 | 2014-10-15 | 日本電気株式会社 | 記憶装置、及び記憶装置の動作方法 |
| JP2013222784A (ja) * | 2012-04-16 | 2013-10-28 | Nihon Univ | 抵抗変化型不揮発性メモリおよびその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5303182A (en) * | 1991-11-08 | 1994-04-12 | Rohm Co., Ltd. | Nonvolatile semiconductor memory utilizing a ferroelectric film |
| US5731608A (en) * | 1997-03-07 | 1998-03-24 | Sharp Microelectronics Technology, Inc. | One transistor ferroelectric memory cell and method of making the same |
| US6461916B1 (en) * | 1997-03-28 | 2002-10-08 | Hitachi, Ltd. | Non-volatile semiconductor memory and method of making same, and semiconductor device and method of making the device |
| TWI292583B (en) * | 2000-08-22 | 2008-01-11 | Harvard College | Doped elongated semiconductor articles, growing such articles, devices including such articles and fabicating such devices |
| US6512263B1 (en) * | 2000-09-22 | 2003-01-28 | Sandisk Corporation | Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming |
| AU2003221347A1 (en) * | 2002-03-15 | 2003-09-29 | Canon Kabushiki Kaisha | Functional device and method of manufacturing the device, vertical magnetic recording medium, magnetic recording and reproducing device, and information processing device |
| US6858482B2 (en) * | 2002-04-10 | 2005-02-22 | Micron Technology, Inc. | Method of manufacture of programmable switching circuits and memory cells employing a glass layer |
| JP4020776B2 (ja) * | 2002-12-12 | 2007-12-12 | ニチコン株式会社 | 電解コンデンサの駆動用電解液 |
| JP4428921B2 (ja) * | 2002-12-13 | 2010-03-10 | キヤノン株式会社 | ナノ構造体、電子デバイス、及びその製造方法 |
| KR100763897B1 (ko) * | 2002-12-23 | 2007-10-05 | 삼성전자주식회사 | 나노도트를 가지는 메모리 제조방법 |
-
2005
- 2005-06-02 US US11/916,335 patent/US20080197440A1/en not_active Abandoned
- 2005-06-02 WO PCT/JP2005/010190 patent/WO2006129367A1/ja active Application Filing
- 2005-06-02 JP JP2007518839A patent/JPWO2006129367A1/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006129367A1 (ja) | 2006-12-07 |
| US20080197440A1 (en) | 2008-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10680171B2 (en) | Two-terminal reversibly switchable memory device | |
| US8492740B2 (en) | Memory element and memory device | |
| US11063047B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP5519790B2 (ja) | スイッチングが向上したｐｃｍｏ不揮発性抵抗メモリ | |
| US9595668B2 (en) | Self-rectifying RRAM element | |
| TWI453896B (zh) | 電阻式記憶胞及其操作方法，以及電阻式記憶體及其操作方法與製造方法 | |
| JP2005317976A (ja) | 段階的な抵抗値を有する多層構造を利用したメモリ素子 | |
| JP4731601B2 (ja) | データ保持および省電力が向上した抵抗メモリ装置 | |
| JP2006140489A (ja) | 一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ | |
| JP2009043873A (ja) | 記憶素子および記憶装置 | |
| JP2006210910A (ja) | カーボンナノチューブチャネルを用いたマルチビット不揮発性メモリ素子及びその動作方法 | |
| JPWO2016129306A1 (ja) | 選択素子およびメモリセルならびに記憶装置 | |
| JP2009076670A (ja) | 情報記憶素子 | |
| CN101237025B (zh) | 非易失性存储器件及其制造方法 | |
| JP6196623B2 (ja) | 抵抗変化メモリ素子 | |
| US9831290B2 (en) | Semiconductor memory device having local bit line with insulation layer formed therein | |
| JPWO2006129367A1 (ja) | 不揮発性メモリ | |
| US20170365641A1 (en) | Non-volatile double schottky barrier memory cell | |
| KR101974777B1 (ko) | 비휘발성 메모리 기능을 갖는 트랜지스터 및 이의 작동 방법 | |
| US20170365605A1 (en) | Non-volatile schottky barrier field effect transistor | |
| JP3897754B2 (ja) | ショットキー接合型不揮発性メモリ | |
| JP6092696B2 (ja) | 可変抵抗素子を用いたメモリセル | |
| KR20080026091A (ko) | 비휘발성 메모리 | |
| JP2009141151A (ja) | 記憶素子および記憶装置 | |
| JP2007158136A (ja) | 巨大電気抵抗メモリ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20120327 |