JPWO2006070452A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2006070452A1
JPWO2006070452A1 JP2006550520A JP2006550520A JPWO2006070452A1 JP WO2006070452 A1 JPWO2006070452 A1 JP WO2006070452A1 JP 2006550520 A JP2006550520 A JP 2006550520A JP 2006550520 A JP2006550520 A JP 2006550520A JP WO2006070452 A1 JPWO2006070452 A1 JP WO2006070452A1
Authority
JP
Japan
Prior art keywords
plating solution
plating
manufacturing
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006550520A
Other languages
English (en)
Inventor
金岡　卓
卓 金岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of JPWO2006070452A1 publication Critical patent/JPWO2006070452A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

ウェハ上に形成されるニッケル膜の膜厚変動を防止しながら、めっき液中に存在するスラッジを効率的に除去することができる技術を提供することを目的とする。この目的を達するため、めっき処理槽２０とは別に設けられためっき液貯蔵槽２１内に磁石３３ａ〜３３ｄを配置する。具体的には、めっき液貯蔵槽２１のうちめっき液２７の流入口に設けられた堰に磁石３３ａを設置する。また、貯蔵されているめっき液２７の表層部に磁石３３ｂを設け、さらに、めっき液２７の流出口近傍に磁石３３ｃを設ける。そして、めっき液２７の底部に磁石３３ｄを設ける。

Description

本発明は、半導体装置の製造技術に関し、特に、ウェハプロセスを応用してパッケージ工程を完了するＣＳＰ（Chip Size Package）技術に適用して有効な技術に関するものである。
日本特開平０９−１３７２９９号公報（特許文献１）には、めっき処理槽とめっき液貯蔵槽とを設けて、めっき液貯蔵槽に磁石を配置する技術が開示されている。具体的には、めっき液貯蔵槽を第１貯蔵槽と第２貯蔵槽に分け、めっき処理槽からのめっき液を第１貯蔵槽に設けた堰に流入させる。そして、第１貯蔵槽に磁性粒子を吸着する磁石を斜めに配置することにより、磁石の下部で１００μｍから数ｍｍの大きな磁性粒子を吸着する一方、磁石の上部で１μｍから数十μｍの小さな磁性粒子を吸着する。続いて、磁性粒子を除去しためっき液を第１貯蔵槽から第２貯蔵槽に通した後、めっき液を第２貯蔵槽からめっき処理槽に循環させる技術が開示されている。また、めっき液貯蔵槽にあるめっき液内にポリテトラフルオロエチレンなどの耐蝕性樹脂で被覆した磁石を沈めておき、めっき液中の磁性粒子を除去する技術が開示されている。
日本特開平０５−３０６５００号公報（特許文献２）には、めっき処理槽内の磁性スラッジをめっき処理槽内に設置した磁石により除去する装置、またはめっき処理槽の循環用配管部分に磁石を設置した装置について開示されている。
日本特開平０７−１３８７９９号公報（特許文献３）には、ニッケル膜を形成するめっき方法において、ニッケルペレットを充填した陽極棒のなかに磁石粒を入れておき、陽極棒から発生するスラッジを磁石粒に付着させて、スラッジが陽極棒の外部に出ないようにする技術が開示されている。
日本特開平０６−２２０６９８号公報（特許文献４）には、めっき液を輸送する輸送管の内部または外部に磁性粒子を吸着する磁石を設ける装置について開示されている。
日本特開平０９−００３６９４号公報（特許文献５）には、金属物をめっき処理槽の下部に設けられた磁石によってめっき処理槽の底部に付着させる装置について開示されている。
特開平０９−１３７２２９号公報 特開平０５−３０６５００号公報 特開平０７−１３８７９９号公報 特開平０６−２２０６９８号公報 特開平０９−００３６９４号公報
パッケージプロセス（後工程）とウェハプロセス（前工程）とを一体化し、ウェハ状態でパッケージングを完了する技術、いわゆるウェハレベル（Wafer Level）ＣＳＰと呼ばれる技術は、ウェハプロセスを応用してパッケージプロセスまで処理する技術である。このため、半導体ウェハ（以下、ウェハという）から切断した半導体チップ（以下、チップという）毎にパッケージプロセスを処理する従来の方法に比べて工程数を大幅に削減できるという利点がある。ウェハレベルＣＳＰは、ウェハプロセス・パッケージ（Wafer Process Package；ＷＰＰ）とも呼ばれる。
また、ウェハレベルＣＳＰは、ボンディングパッドのピッチをバンプ電極のピッチに変換するインターポーザと呼ばれるＣＳＰ内部の配線層を、ウェハ上に形成した再配線層によって代用できるため、工程数削減を図ることができるとともにＣＳＰの製造コストを低減することができる。
ウェハレベルＣＳＰでは、ボンディングパッドとバンプ電極とを接続する再配線が形成されるが、この再配線は例えば銅膜とニッケル膜の積層膜で構成される。銅膜およびニッケル膜の形成には例えば電解めっき法が使用される。
ニッケル膜を電解めっき法で形成するには、アノード電極（陽極）にニッケルよりなる電極を使用し、カソード電極（陰極）にウェハを設置する。そして、アノード電極とカソード電極との間をめっき液で満たす。このような構成のもとアノード電極とカソード電極との間に電圧を印加すると、アノード電極からニッケル原子がイオンとなってめっき液中に溶け出す。そして、溶け出したニッケルイオンは、カソード電極に接続しているウェハ上に付着してニッケル膜が形成される。このようにして、ウェハ上にニッケル膜が形成される。
アノード電極では、ニッケル原子がイオンとなって溶け出していくが、イオンの溶出はアノード電極の表面だけでなく内部からも生じる。このため、アノード電極を使用していくうちにアノード電極は軽石状になって崩れやすくなる。そして、めっき液の噴流の勢いや電流密度の変化などにより、微小なニッケル粒子（以下、スラッジという）がアノード電極から発生する。すなわち、アノード電極からはニッケル原子がイオンとして溶け出すだけでなく、スラッジも発生する。このスラッジがウェハに付着すると外観異常（外観不良）となるため、製品の歩留まり低下をもたらすという問題点がある。
ここで、日本特開平０９−１３７２９９号公報（特許文献１）では、第１貯蔵槽に磁石を配置してスラッジの除去を行なっている。しかし、ウェハレベルＣＳＰにおけるニッケル膜の形成では、めっき液の流量を大きくする必要がある。このため、第１貯蔵槽におけるめっき液の液面が高くなる現象が生ずる。この場合、磁石の上部においてスラッジの捕獲が充分に行なえなくなる問題点が生じる。
また、日本特開平０５−３０６５００号公報（特許文献２）では、めっき処理槽内に磁石を配置している。めっき処理槽ではウェハ上にニッケル膜の形成が行なわれるが、めっき処理槽内に磁石を配置すると、磁界の影響によりにウェハ上に形成されるニッケル膜の膜厚が変動する問題点がある。特に、めっき処理槽の大きさが小さい場合には磁界の影響を受け易い。
さらに、日本特開平０７−１３８７９９号公報（特許文献３）では、ニッケルペレットを充填した陽極棒に磁石粒を入れている。しかし、カソード電極に配置されるウェハと陽極棒との距離が近いため、磁石による磁界の影響を受けてウェハ上に形成されるニッケル膜の膜厚が変動する問題点がある。
また、日本特開平０６−２２０６９８号公報（特許文献４）では、めっき液を輸送する輸送管の内部または外部に磁性粒子を吸着する磁石を設けている。しかし、スラッジは微小なものがあるとともにウェハレベルＣＳＰにおいてはめっき液の流量も大きいため、輸送管の側壁に磁石を設ける構成では、充分に微小スラッジを捕獲できない。また、輸送管の内壁にスラッジが堆積して輸送管が詰るおそれがある。
さらに、日本特開平０９−００３６９４号公報（特許文献５）にはめっき処理槽の下部に磁石を配置している。しかし、スラッジは微小なものもあり、めっき処理槽の下部に設けた磁石によっては微小なスラッジを捕獲できない問題点がある。また、磁石の磁力を大きくすると、磁界の影響を受けてウェハ上に形成するニッケル膜の膜厚が変動するおそれがある。
本発明の目的は、ウェハ上に形成されるニッケル膜の膜厚変動を防止しながら、めっき液中に存在するスラッジを効率的に除去することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置の製造方法は、半導体ウェハの状態でパッケージングを完了する半導体装置の製造方法であって、（ａ）前記半導体ウェハに内部接続端子を形成する工程と、（ｂ）前記内部接続端子に一端部を接続する再配線を形成する工程と、（ｃ）前記再配線の他端部に接続する外部接続端子を形成する工程とを備え、前記（ｂ）工程は、（ｂ１）電解めっき法を使用してニッケル膜を形成する工程を含み、前記（ｂ１）工程は、前記半導体ウェハ上に前記ニッケル膜を形成するめっき処理槽とは別の槽であって前記めっき処理槽との間でめっき液を循環させるめっき液貯蔵槽のめっき液流入部、めっき液流出部およびめっき液の表層部に磁石を配置しながら、前記ニッケル膜を前記めっき処理槽で形成することを特徴とするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
めっき処理槽とは別の槽であって前記めっき処理槽との間でめっき液を循環させるめっき液貯蔵槽のめっき液流入部、めっき液流出部およびめっき液の表層部に磁石を配置するように構成したので、ウェハ上に形成されるニッケル膜の膜厚変動を防止しながら、めっき液中に存在するスラッジを効率的に除去することができる。
ウェハレベルＣＳＰ（ＷＰＰ）の製造工程を示したフローチャートである。 実施の形態における半導体装置の製造工程を示した断面図である。 図２に続く半導体装置の製造工程を示した断面図である。 図３に続く半導体装置の製造工程を示した断面図である。 図４に続く半導体装置の製造工程を示した断面図である。 図５に続く半導体装置の製造工程を示した断面図である。 実施の形態におけるめっき装置の構成を示した部分断面図である。 図６に続く半導体装置の製造工程を示した断面図である。 図８に続く半導体装置の製造工程を示した断面図である。 図９に続く半導体装置の製造工程を示した断面図である。 図１０に続く半導体装置の製造工程を示した断面図である。 図１１に続く半導体装置の製造工程を示した断面図である。 図１２に続く半導体装置の製造工程を示した断面図である。 図１３に続く半導体装置の製造工程を示した断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図１は、ウェハレベルＣＳＰ（ＷＰＰ）の製造工程を示したフローチャートである。図１を参照しながらウェハレベルＣＳＰの製造工程について簡単に説明する。まず、前工程での処理を実施する（Ｓ１０１）。前工程では、半導体基板上にＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子を形成した後、この半導体素子上に一層以上の配線を形成する。そして、最上層の配線を形成して、内部接続端子であるボンディングパッドを形成する。
続いて、ウェハテストを行なう（Ｓ１０２）。ウェハテストでは、例えば半導体基板に形成したＭＩＳＦＥＴのしきい値電圧の検査が実施される。
次に、ウェハレベルＣＳＰにおける再配線を形成する。再配線は、ボンディングパッドと後述するバンプ電極とを接続するための配線であり、例えば銅膜とニッケル膜の積層膜で形成される。本実施の形態の特徴はニッケル膜を電解めっき法で形成する工程にあるが、詳細は後述する。
続いて、プローブテストを実施する（Ｓ１０３）。プローブテストは再配線で形成されたバンプランドに探針を押し当てて半導体素子の電気的特性を検査するものである。
そして、外観検査が実施された後（Ｓ１０５）、半導体基板の裏面を研削する（Ｓ１０６）。次に、再配線で形成されたバンプランド上にバンプ電極を形成する（Ｓ１０７）。その後、再び外観検査が実施され（Ｓ１０８）、後工程の処理が実施される（Ｓ１０９）。後工程では、バンプ電極が形成された半導体基板の個々のチップ領域をダイシングにより個々のチップに切断する。そして、切断したチップの選別を行い、良品をトレーに収納して出荷する。
次に、本実施の形態における半導体装置の製造工程を詳細に説明する。まず、半導体基板（半導体ウェハ）１上にＭＩＳＦＥＴを形成し、このＭＩＳＦＥＴ上に一層以上の配線を形成する。そして、図２に示すように層間絶縁膜２を形成する。層間絶縁膜２は、例えば酸化シリコン膜から形成されており、例えばＣＶＤ（Chemical Vapor Deposition）法を使用して形成することができる。なお、図２では、半導体基板１上に形成されるＭＩＳＦＥＴおよび一層以上の配線の図示を省略している。
続いて、層間絶縁膜２上に窒化チタン膜およびアルミニウム膜よりなる積層膜を例えばスパッタリング法を使用して形成する。そして、フォトリソグラフィ技術およびエッチング技術を使用して積層膜をパターニングし、最上層配線を形成する。この最上層配線を形成する工程で内部接続端子であるボンディングパッド３も形成する。
次に、図３に示すように、ボンディングパッド３上を含む層間絶縁膜２上に窒化シリコン膜４を形成する。窒化シリコン膜４は、例えばＣＶＤ法を使用して形成することができる。そして、窒化シリコン膜４上に感光性ポリイミド樹脂膜５を塗布する。この窒化シリコン膜４および感光性ポリイミド樹脂膜５によりパッシベーション膜（第１絶縁膜）が形成される。パッシベーション膜は、内部に形成された半導体素子や配線を機械的応力や不純物の侵入から保護するために設けられる膜である。
続いて、感光性ポリイミド樹脂膜５に対して露光・現像処理を施すことにより、感光性ポリイミド樹脂膜５をパターニングする。パターニングは、ボンディングパッド３上を開口するように行なわれる。そして、パターニングした感光性ポリイミド樹脂膜５をマスクにして、下層にある窒化シリコン膜４をエッチングする。これにより、ボンディングパッド３上に開口部６が形成される。
次に、ウェハテストが実施された後、図４に示すように、シード層７を形成する。このシード層７は、ボンディングパッド３上を含む感光性ポリイミド樹脂膜５上に形成される。シード層７は、例えばクロム（Ｃｒ）膜と銅（Ｃｕ）膜との積層膜から形成され、例えばスパッタリング法を使用して形成することができる。シード層７は後述するめっき膜を成長させるための電極層としての機能を有するものである。
続いて、図５に示すように、シード層７上にレジスト膜８を形成した後、このレジスト膜８に対して露光・現像処理を施すことによりパターニングする。パターニングは、再配線を形成する領域にレジスト膜８が残らないように行なわれる。そして、図６に示すように、露出したシード層７上に電解めっき法を使用して銅膜９を形成する。
次に、電解めっき法を使用して銅膜９上にニッケル膜を形成するため、図７に示すめっき装置に半導体基板１が搬入される。図７は、半導体基板１にニッケル膜を形成するためのめっき装置の概略構成を示した部分断面図である。図７において、本実施の形態におけるめっき装置は、めっき処理槽２０とめっき液貯蔵槽２１とを有している。めっき処理槽２０とめっき液貯蔵槽２１とは別々に設けられた槽であり、互いにポンプ２２を設けた配管２３と配管２４によって接続されている。
めっき処理槽２０は、半導体基板１上にニッケル膜を形成するための槽であり、外枠体２６の内部にはめっき液２７が充填されている。外枠体２６の底部には、配管２３が設けられており、めっき液が配管２３からめっき処理槽２０内に流入するようになっている。また、外枠体２６の底部にはアノード電極（陽極）２８が設けられている。このアノード電極２８はニッケルを主成分として構成されている。一方、外枠体２６の上面にはカソード電極（陰極）２９が形成されており、このカソード電極２９に接続するように半導体基板１が設置される。半導体基板１は、アノード電極２８に対向するように配置されている。また、アノード電極２８の周囲にはアノードバック３０が設けられている。アノードバック３０は、アノード電極から出てくるニッケルの微細粒（スラッジ）がめっき液中に拡散するのを防止するために設けられている。めっき処理槽２０に流入しためっき液２７は配管２４によってめっき処理槽２０から流出するようになっている。
次に、めっき液貯蔵槽２１の外枠体３１内には、配管２４からめっき液２７が流入するようになっている。そして、めっき液貯蔵槽２１に貯蔵されているめっき液２７は、ポンプ２２が接続された配管２３を介してめっき液貯蔵槽２１から流出するようになっている。また、めっき液貯蔵槽２１のめっき液２７の流入口には堰３２が設けられている。この堰３２はめっき液貯蔵槽２１に貯蔵されているめっき液２７の内部に気泡が残らないようにするために設けられている。すなわち、めっき液貯蔵槽２１には、勢い良くめっき液２７が流入する。このとき、めっき液貯蔵槽２１に貯蔵されているめっき液２７の内部に気泡が取り込まれる。この内部に取り込まれた気泡がめっき液貯蔵槽２１から配管２３を介してめっき処理槽２０に移動すると、半導体基板１の表面に気泡が付着することになる。すると、気泡が付着した領域において、半導体基板１はめっき液２７と接しなくなるため、ニッケル膜が成長しなくなる。このような不都合を回避するため、めっき液貯蔵槽２１の流入口に堰３２を設けてめっき液２７の内部に気泡が残らないようにしている。
次に、めっき液貯蔵槽２１には複数の磁石３３ａ〜３３ｄが設置されている。このようにめっき液貯蔵槽２１内に磁石３３ａ〜３３ｄを設けたことが本実施の形態における特徴の一つである。めっき処理中においてめっき処理槽２０のアノード電極２８からはニッケルがイオンとして溶出するだけでなく、イオン化していないニッケルの微細粒（スラッジ）も放出される。このスラッジはアノードバック３０によってめっき液２７中に飛散することが防止されているが、アノードバック３０では微細なスラッジの飛散を防止することができない。このため、めっき液２７中にスラッジが放出される。このスラッジはめっき液２７とともにめっき処理槽２０およびめっき液貯蔵槽２１を循環する。そして、スラッジのうち一部はめっき処理槽２０に配置した半導体基板１に付着する。すると、付着したスラッジにより半導体基板１上に形成するニッケル膜に外観不良が発生する。また、再配線を構成するニッケル膜にスラッジが付着すると以下に示す不具合が発生する。すなわち、その後の工程で再配線上に保護膜を形成するが、再配線上にスラッジが付着していると保護膜が充分に形成されないおそれがある。保護膜が充分に形成されないと、水分などの異物が半導体基板１の内部に侵入する不具合が発生する。したがって、めっき液２７中に飛散したスラッジを除去する必要がある。
そこで、本実施の形態では、ニッケルよりなるスラッジが磁石に吸着する性質を利用してめっき液２７中に磁石３３ａ〜３３ｄを設置している。これにより、めっき液２７に放出されたスラッジを磁石３３ａ〜３３ｄで捕獲することができるので、めっき液２７中からスラッジを除去することができる。特に、本実施の形態では、磁石３３ａ〜３３ｄをめっき処理槽２０ではなくめっき処理槽２０から離れためっき液貯蔵槽２１に設けている。これにより、半導体基板１に形成するニッケル膜の磁界による膜厚の変動を防止できる。例えば、磁石３３ａ〜３３ｄをめっき処理槽２０内に設置するようにした場合、磁石３３ａ〜３３ｄとニッケル膜を形成する半導体基板１とが近接することになる。すると、磁石３３ａ〜３３ｄによる磁界の影響を受け易くなるので、半導体基板１に形成されるニッケル膜の膜厚が変動しやすくなる。これに対し、本実施の形態では、半導体基板１を設置するめっき処理槽２０から充分に離れためっき液貯蔵槽２１内に磁石３３ａ〜３３ｄを設けたので、半導体基板１に形成するニッケル膜の膜厚に変動を与えることなく、スラッジを除去することができる。
また、ウェハレベルＣＳＰにおいて、再配線のニッケル膜を形成するには、めっき液２７の流量を例えば毎分３０リットルから毎分５０リットルという大流量で流す必要がある。したがって、このような大流量でめっき液２７を循環させる場合、磁石の設置場所を充分に考慮しなければ、効率的にめっき液２７中のスラッジを除去することができない。このため、本実施の形態では、磁石３３ａ〜３３ｄを以下に示す場所に設置している。すなわち、まず、磁石３３ａはめっき液貯蔵槽２１の流入口（流入部）である堰３２に設けられている。これにより、めっき処理槽２０から流入するスラッジを充分に除去することができる。また、磁石３３ｂは、めっき液２７の表層部に設けられているので、めっき液２７の表層部を流れる微細なスラッジを捕獲することができる。さらに、めっき液貯蔵槽２１の流出口（流出部）付近に磁石３３ｃを設けることにより、磁石３３ａや磁石３３ｂで除去できなかったスラッジをめっき処理槽２０に戻る前に捕獲することができる。このように、磁石３３ａ〜３３ｃを上述した位置に設置することにより、効果的にスラッジを除去することができる。また、めっき液２７の底部のよどんだ領域に磁石３３ｄを設けることにより、比較的大きく沈み易いスラッジを捕獲することができる。本実施の形態によれば、磁石３３ａ〜３３ｄを設置することにより、めっき液２７が毎分３０リットルから毎分５０リットルの流量で流れている場合であっても充分にスラッジを除去することができる。
めっき液貯蔵槽２１に設置される磁石３３ａ〜３３ｄは、めっき液２７に接触することによる腐食などを防止するため、例えばフッ素樹脂で表面を覆っている。なお、図７では、めっき液貯蔵槽２１に接続されているめっき処理槽２０が一つであるが、一つである必要はなく複数のめっき処理槽２０に接続されていてもよい。めっき液貯蔵槽２１に複数のめっき処理槽２０を接続することにより、複数のめっき処理槽２０で発生するスラッジを一つのめっき液貯蔵槽２１に設けた磁石３３ａ〜３３ｄにより除去することができるので、複数のめっき処理槽２０にそれぞれ磁石３３ａ〜３３ｄを設置する場合に比べてコストを低減することができる。
本実施の形態におけるめっき装置は上記のように構成されており、以下に動作について説明する。図７に示すように、半導体基板１の再配線形成面をめっき液２７に接触させるようにして半導体基板１をカソード電極２９に設置する。続いて、アノード電極２８とカソード電極２９の間に所定の電圧を印加する。すると、アノード電極２９を構成するニッケルがイオン化して溶出する。溶出したニッケルイオンはめっき液２７を移動する。そして、カソード電極２９に接続された半導体基板１上に析出して図８に示すように、銅膜９上にニッケル膜１０が形成される。このとき、アノード電極２８は、ニッケルイオンの溶出により軽石状になっているため、ニッケルの微細粒であるスラッジも放出される。このスラッジの一部はアノードバック３０により飛散が防止されるが、一部はアノードバック３０を通り抜けてめっき液２７中に飛散する。飛散したスラッジはめっき処理槽２０からめっき液貯蔵槽２１へ運ばれるが、めっき液貯蔵槽２１の流入口に設けられている磁石３３ａに吸着して除去される。除去されなかったスラッジも磁石３３ｂ、３３ｃおよび３３ｄにより効果的に除去される。このようにして半導体基板１上にスラッジが付着することを防止できるので、再配線の外観不良を低減することができる。
続いて、図９に示すように、パターニングしたレジスト膜８を除去した後、レジスト膜８で覆われていたシード層７をウェットエッチングで除去する。ここで、レジスト膜８で覆われていたシード層７をエッチングする際、再配線の表面も同時にエッチングされるが、再配線の膜厚はシード層７の膜厚に比べて遥かに厚いので支障はない。
次に、図１０に示すように、銅膜９およびニッケル膜１０よりなる再配線の上部に感光性ポリイミド樹脂膜（第２絶縁膜）１１を形成する。そして、感光性ポリイミド樹脂膜１１に対して露光・現像処理を行なうことにより、バンプ電極形成領域に開口部（第２開口部）１２を形成する。
続いて、図１１に示すように、開口部１２から露出した再配線（バンプランド）上に無電解めっき法を使用して金（Ａｕ）膜１３を形成する。そして、開口部１２から露出した再配線上に探針（プローブ）を押し当ててプローブ検査を実施する。次に、外観検査が実施された後、図１２に示すように、半導体基板１の裏面を研削する。
そして、図１３に示すように、金膜１３上に半田印刷技術を使用して半田ペースト１４を印刷する。印刷直後の半田ペースト１４は、バンプランドよりも広い領域にほぼ平坦に印刷される。続いて、半導体基板１を加熱して半田ペースト１４をリフローさせることにより、金膜１９上に図１４に示すような半球状のバンプ電極１５を形成する。バンプ電極１５は、例えば錫（Ｓｎ）、銀（Ａｇ）および銅（Ｃｕ）からなる鉛（Ｐｂ）フリー半田から構成される。なお、バンプ電極１５は、上記した印刷法に代えてめっき法を使用して形成することもできる。また、あらかじめ球状に成形した半田ボールをバンプランド上に供給し、その後、半導体基板１を加熱して半田ボールをリフローすることによってもバンプ電極１５を形成することができる。このようにして、ボンディングパッド３に一端部が接続する一方、バンプ電極１５に他端部が接続する再配線を形成することができる。
続いて、半導体基板１をバーンイン検査に付して最終検査を行なった後、ダイシングブレードを使用して半導体基板１を個々のチップに切断する。このようにして、ウェハレベルＣＳＰが完成する。さらに必要に応じて性能、外観などの各種最終検査に付された後、トレー治具に収納されて出荷される。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、半導体装置を製造する製造業に幅広く利用することができる。

Claims (14)

  1. 半導体ウェハの状態でパッケージングを完了する半導体装置の製造方法であって、
    （ａ）前記半導体ウェハに内部接続端子を形成する工程と、
    （ｂ）前記内部接続端子に一端部を接続する再配線を形成する工程と、
    （ｃ）前記再配線の他端部に接続する外部接続端子を形成する工程とを備え、
    前記（ｂ）工程は、
    （ｂ１）電解めっき法を使用してニッケル膜を形成する工程を含み、
    前記（ｂ１）工程は、
    前記半導体ウェハ上に前記ニッケル膜を形成するめっき処理槽とは別の槽であって前記めっき処理槽との間でめっき液を循環させるめっき液貯蔵槽のめっき液流入部、めっき液流出部およびめっき液の表層部に磁石を配置しながら、前記ニッケル膜を前記めっき処理槽で形成することを特徴とする半導体装置の製造方法。
  2. 前記めっき液流入部には堰が設けられ、前記堰内に前記磁石が配置されていることを特徴とする請求項１記載の半導体装置の製造方法。
  3. さらに前記めっき液貯蔵槽にあるめっき液の底部にも磁石が配置されていることを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記めっき液は毎分３０リットル以上毎分５０リットル以下の流量で前記めっき処理槽と前記めっき液貯蔵槽とを循環していることを特徴とする請求項１記載の半導体装置の製造方法。
  5. 前記（ｂ）工程は、電解めっき法を使用して銅膜を形成した後、さらに電解めっき法を使用して前記銅膜上にニッケル膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
  6. 前記磁石は、フッ素樹脂で覆われていることを特徴とする請求項１記載の半導体装置の製造方法。
  7. 前記めっき液貯蔵槽は、複数の前記めっき液処理槽と接続されていることを特徴とする請求項１記載の半導体装置の製造方法。
  8. （ａ）半導体基板上に内部接続端子を形成する工程と、
    （ｂ）前記内部接続端子上に第１絶縁膜を形成した後、前記内部接続端子上の前記第１絶縁膜に第１開口部を形成する工程と、
    （ｃ）前記内部接続端子上を含む前記第１絶縁膜上に再配線を形成する工程と、
    （ｄ）前記再配線上に第２絶縁膜を形成する工程と、
    （ｅ）前記第２絶縁膜に第２開口部を形成して前記再配線の一部を露出する工程と、
    （ｆ）前記第２開口部上に外部接続端子を形成する工程とを備え、
    前記（ｃ）工程は、
    （ｃ１）電解めっき法を使用してニッケル膜を形成する工程を含み、
    前記（ｃ１）工程は、
    前記半導体基板上にニッケル膜を形成するめっき処理槽とは別の槽であって前記めっき処理槽との間でめっき液を循環させるめっき液貯蔵槽のめっき液流入部、めっき液流出部およびめっき液の表層部に磁石を配置しながら、前記ニッケル膜を前記めっき処理槽で形成することを特徴とする半導体装置の製造方法。
  9. 前記めっき液流入部には堰が設けられ、前記堰内に前記磁石が配置されていることを特徴とする請求項８記載の半導体装置の製造方法。
  10. さらに前記めっき液貯蔵槽にあるめっき液の底部にも磁石が配置されていることを特徴とする請求項８記載の半導体装置の製造方法。
  11. 前記めっき液は毎分３０リットル以上毎分５０リットル以下の流量で前記めっき処理槽と前記めっき液貯蔵槽とを循環していることを特徴とする請求項８記載の半導体装置の製造方法。
  12. 前記（ｃ）工程は、電解めっき法を使用して銅膜を形成した後、さらに電解めっき法を使用して前記銅膜上にニッケル膜を形成することを特徴とする請求項８記載の半導体装置の製造方法。
  13. 前記磁石は、フッ素樹脂で覆われていることを特徴とする請求項８記載の半導体装置の製造方法。
  14. 前記めっき液貯蔵槽は、複数の前記めっき液処理槽と接続されていることを特徴とする請求項８記載の半導体装置の製造方法。
JP2006550520A 2004-12-28 2004-12-28 半導体装置の製造方法 Pending JPWO2006070452A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/019602 WO2006070452A1 (ja) 2004-12-28 2004-12-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPWO2006070452A1 true JPWO2006070452A1 (ja) 2008-08-07

Family

ID=36614579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006550520A Pending JPWO2006070452A1 (ja) 2004-12-28 2004-12-28 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JPWO2006070452A1 (ja)
WO (1) WO2006070452A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887475B1 (ko) * 2007-02-26 2009-03-10 주식회사 네패스 반도체 패키지 및 그 제조방법
JP5157239B2 (ja) * 2007-05-02 2013-03-06 株式会社リコー 現像装置、プロセスカートリッジ、画像形成装置及び現像剤供給方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09137299A (ja) * 1995-11-08 1997-05-27 Kao Corp めっき液調整槽
JPH1088387A (ja) * 1996-09-18 1998-04-07 Yamaha Motor Co Ltd めっき装置
JPH10118634A (ja) * 1996-10-16 1998-05-12 Minamimachi Sangyo Kk 濾過装置
JP2003183896A (ja) * 2001-12-17 2003-07-03 Nec Electronics Corp めっき装置
JP2003227000A (ja) * 2002-02-05 2003-08-15 Tokushu Giken Kk クロム鍍金液中の鉄粉除去具、鉄粉除去装置および鉄粉除去方法
JP2004193211A (ja) * 2002-12-09 2004-07-08 Hitachi Ltd 電子部品およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09137299A (ja) * 1995-11-08 1997-05-27 Kao Corp めっき液調整槽
JPH1088387A (ja) * 1996-09-18 1998-04-07 Yamaha Motor Co Ltd めっき装置
JPH10118634A (ja) * 1996-10-16 1998-05-12 Minamimachi Sangyo Kk 濾過装置
JP2003183896A (ja) * 2001-12-17 2003-07-03 Nec Electronics Corp めっき装置
JP2003227000A (ja) * 2002-02-05 2003-08-15 Tokushu Giken Kk クロム鍍金液中の鉄粉除去具、鉄粉除去装置および鉄粉除去方法
JP2004193211A (ja) * 2002-12-09 2004-07-08 Hitachi Ltd 電子部品およびその製造方法

Also Published As

Publication number Publication date
WO2006070452A1 (ja) 2006-07-06

Similar Documents

Publication Publication Date Title
US8603861B2 (en) Alpha shielding techniques and configurations
US6235552B1 (en) Chip scale package and method for manufacturing the same using a redistribution substrate
JP4629667B2 (ja) 活性化プレートを用いる集積回路の無電解及び浸漬メッキ
US8980739B2 (en) Solder collapse free bumping process of semiconductor device
US20060214296A1 (en) Semiconductor device and semiconductor-device manufacturing method
JP5102726B2 (ja) 半導体装置の製造方法
US20110210443A1 (en) Semiconductor device having bucket-shaped under-bump metallization and method of forming same
KR20090120215A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
US20060164110A1 (en) Semiconductor device and method of fabricating the same
US10741513B2 (en) Conductive external connector structure and method of forming
US20050087885A1 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
JP2008502156A (ja) 接触抵抗が低減された半導体デバイス
JP2002170826A (ja) 半導体装置およびその製造方法
KR20100092497A (ko) 알루미늄이 함유되지 않은 솔더 범프 연결용 다이 영역 및 알루미늄이 함유되지 않은 와이어 본딩 용 테스트 구조를 포함하는 반도체 디바이스
JP2010040691A (ja) 鉛フリーバンプ形成方法
JP2007220959A (ja) 半導体装置及びその製造方法
JPWO2006070452A1 (ja) 半導体装置の製造方法
JP4503462B2 (ja) 半導体装置の製造方法
TW200408095A (en) Chip size semiconductor package structure
JP4264823B2 (ja) 半導体装置の製造方法
JP2016213254A (ja) 配線構造及びその製造方法、並びに半導体装置
JP2005109427A (ja) 半導体装置及びその製造方法
JPH09321049A (ja) バンプ構造体の製造方法
US7172966B2 (en) Method for fabricating metallic interconnects on electronic components
JP2009135345A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100506

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100907