JPWO2005076023A1

JPWO2005076023A1 - 試験装置

Info

Publication number: JPWO2005076023A1
Application number: JP2005517809A
Authority: JP
Inventors: 邦博松浦; 浩樹安藤; 田中　宏典; 宏典田中; 康弘浦部; 悟司小寺
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2004-02-10
Filing date: 2005-02-09
Publication date: 2007-10-11
Anticipated expiration: 2025-02-09
Also published as: JP4279840B2; WO2005076023A1; US20050174105A1; US7119547B2

Abstract

本発明の試験装置は、被試験デバイスに供給する電流を発生する電源ユニットと、電源ユニットが発生した電流を被試験デバイスに供給する第１同軸ケーブル及び第２同軸ケーブルとを備え、電源ユニットは、電源ユニットが発生する電流が所定の抵抗を通過した場合の電圧降下量を検出する電流検出部と、電流検出部が検出した電圧降下量に応じて、被試験デバイスに供給する電流を制御する電流制御部とを有し、第１同軸ケーブルは、電源ユニットから被試験デバイスの方向に電流を流す第１の内部導体と、第１の内部導体の周囲に絶縁体を介して設けられ、被試験デバイスから電源ユニットの方向に電流を流す第１の外部導体とを有し、第２同軸ケーブルは、被試験デバイスから電源ユニットの方向に電流を流す第２の内部導体と、第１の内部導体の周囲に絶縁体を介して設けられ、電源ユニットから被試験デバイスの方向に電流を流す第２の外部導体とを有する。

Description

本発明は、試験装置に関する。特に本発明は、被試験デバイスに電流を供給して試験を行う試験装置に関する。

近年の半導体デバイスの高集積化・高速化に伴い、低電圧化・大電流化が急速に進んでいる。そのため、半導体デバイスの試験を行う試験装置においても、高性能・高速負荷応答・高効率で動作し、低電圧・大電流に対応することが要求されている。

図１は、従来技術に係る試験装置１００の等価回路を示す。また、図２は、図１に示した試験装置１００における被試験デバイス１０４への印加電圧Ｖ_０の周波数応答特性を示す。試験装置１００は、電圧出力型アンプ１０２を採用し、被試験デバイス１０４に印加電圧Ｖ_０を印加することにより、被試験デバイス１０４の試験を行っている。

電圧出力型アンプ１０２の利得帯域幅（ＧＢＷ）積は、１／（２πＲＣ）［Ｈｚ］で算出されるので、高速化を実現するためには、抵抗Ｒを小さくすることが考えられる。しかしながら、試験装置１００において抵抗Ｒを十分に小さくすることは困難であり、そのため、電圧出力型アンプ１０２を採用した試験装置１００においては、高速化に限界があり、十分な高速負荷応答を実現させることができない。

そこで本発明は、上記の課題を解決することができる試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

即ち、本発明の第１の形態によると、被試験デバイスに電流を供給して試験を行う試験装置であって、被試験デバイスに供給する電流を発生する第１電源ユニットと、第１電源ユニットが発生した電流を被試験デバイスに供給する第１同軸ケーブル及び第２同軸ケーブルとを備える。第１電源ユニットは、第１電源ユニットが発生する電流が所定の抵抗を通過した場合の電圧降下量を検出する電流検出部と、電流検出部が検出した電圧降下量に応じて、被試験デバイスに供給する電流を制御する電流制御部とを有する。第１同軸ケーブルは、第１電源ユニットから被試験デバイスの方向に電流を流す第１の内部導体と、第１の内部導体の周囲に絶縁体を介して設けられ、被試験デバイスから第１電源ユニットの方向に電流を流す第１の外部導体とを有し、第２同軸ケーブルは、被試験デバイスから第１電源ユニットの方向に電流を流す第２の内部導体と、第１の内部導体の周囲に絶縁体を介して設けられ、第１電源ユニットから被試験デバイスの方向に電流を流す第２の外部導体とを有する。

電流制御部は、所定の抵抗による電圧降下量を打ち消すべく、被試験デバイスに供給する電流を制御してもよい。

被試験デバイスに印加すべき電圧と、被試験デバイスに実際に印加されている電圧とを比較し、比較結果を出力する電圧検出部をさらに備え、電流制御部は、電圧検出部が出力した比較結果にさらに基づいて、被試験デバイスに供給する電流を制御してもよい。

第１の内部導体及び第２の外部導体は、互いに並列に接続され、第１電源ユニットから被試験デバイスの方向に電流を流し、第１の外部導体及び第２の内部導体は、互いに並列に接続され、被試験デバイスから第１電源ユニットの方向に電流を流してもよい。

第１電源ユニットと同一の構成を有し、被試験デバイスに供給する電流を発生する第２電源ユニットと、第２電源ユニットが発生した電流を被試験デバイスに供給する第３同軸ケーブル及び第４同軸ケーブルと、第１電源ユニット及び第２電源ユニットが設けられた多層基板と、多層基板に形成され、第１電源ユニットと第１同軸ケーブル及び第２同軸ケーブルを電気的に接続する第１配線パターンと、多層基板に形成され、第２電源ユニットと第３同軸ケーブル及び第４同軸ケーブルを電気的に接続する第２配線パターンとをさらに備えてもよい。第３同軸ケーブルは、第２電源ユニットから被試験デバイスの方向に電流を流す第３の内部導体と、第３の内部導体の周囲に絶縁体を介して設けられ、被試験デバイスから第２電源ユニットの方向に電流を流す第３の外部導体とを有し、第４同軸ケーブルは、被試験デバイスから第２電源ユニットの方向に電流を流す第４の内部導体と、第４の内部導体の周囲に絶縁体を介して設けられ、第２電源ユニットから被試験デバイスの方向に電流を流す第４の外部導体とを有する。

第１配線パターンは、第１電源ユニットから第１の内部導体及び第２の外部導体に電流を流す第１給電パターンと、多層基板において第１給電パターンが形成された層に隣接する層の第１給電パターンに対向する位置に、第１給電パターンと同一の幅に形成され、第１の外部導体及び第２の内部導体から第１電源ユニットに電流を流す第１接地パターンとを有する。第２配線パターンは、第２電源ユニットから第３の内部導体及び第４の外部導体に電流を流す第２給電パターンと、多層基板において第２給電パターンが形成された層に隣接する層の第２給電パターンに対向する位置に、第２給電パターンと同一の幅に形成され、第３の外部導体及び第４の内部導体から第２電源ユニットに電流を流す第２接地パターンとを有する。

第１給電パターン及び第２給電パターンは、第１の層に形成され、第１接地パターン及び第２接地パターンは、絶縁層を介して第１の層に隣接する第２の層に形成されてもよい。

第１電源ユニット及び第２電源ユニットのそれぞれは、第１給電パターン及び第２給電パターンのそれぞれに同一の電圧を印加し、第１接地パターン及び第２接地パターンのそれぞれに同一の電圧を印加してもよい。

第１同軸ケーブル、第２同軸ケーブル、第３同軸ケーブル、及び第４同軸ケーブルを被試験デバイスと電気的に接続するパフォーマンスボードをさらに備えてもよい。パフォーマンスボードは、第１の内部導体及び第２の外部導体と第３の内部導体及び第４の外部導体とを電気的に接続し、第１の外部導体及び第２の内部導体と第３の外部導体及び第４の内部導体とを電気的に接続する。

また、本発明の第２の形態によると、被試験デバイスに電流を供給して試験を行う試験装置であって、被試験デバイスに供給する電流を発生する第１電源ユニット及び第２電源ユニットと、第１電源ユニット及び第２電源ユニットが設けられた多層基板と、多層基板に形成され、第１電源ユニットと被試験デバイスを電気的に接続する第１配線パターンと、多層基板に形成され、第２電源ユニットと被試験デバイスを電気的に接続する第２配線パターンとを備える。第１配線パターンは、第１電源ユニットから被試験デバイスの方向に電流を流す第１給電パターンと、多層基板において第１給電パターンが形成された層に隣接する層の第１給電パターンに対向する位置に、第１給電パターンと同一の幅に形成され、被試験デバイスから第１電源ユニットの方向に電流を流す第１接地パターンとを有し、第２配線パターンは、第２電源ユニットから被試験デバイスの方向に電流を流す第２給電パターンと、多層基板において第２給電パターンが形成された層に隣接する層の第２給電パターンに対向する位置に、第２給電パターンと同一の幅に形成され、被試験デバイスから第２電源ユニットの方向に電流を流す第２接地パターンとを有する。

第１電源ユニット及び第２電源ユニットは、第１電源ユニット又は第２電源ユニットが発生する電流が所定の抵抗を通過した場合の電圧降下量を検出する電流検出部と、電流検出部が検出した電圧降下量に応じて、被試験デバイスに供給する電流を制御する電流制御部とを有してもよい。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。

本発明によれば、複数の電源ユニットを並列に接続し、複数の電源ユニットによって発生された大電流を被試験デバイスに供給して試験を行うことができる。

従来技術に係る試験装置１００の等価回路を示す図である。試験装置１００による印加電圧Ｖ_０の周波数応答特性を示す図である。本発明の一実施形態に係る試験装置３００の構成の一例を示す図である。電流出力型アンプ３０８ａの構成の一例を示す図である。多層基板３０２の構成の一例を示す図である。試験装置３００の等価回路を示す図である。試験装置３００による印加電圧Ｖ_０の周波数応答特性を示す図である。試験装置３００の等価回路の共振周波数を考慮に入れた印加電圧Ｖ_０の周波数応答特性を示す図である。

符号の説明

１００試験装置
１０４被試験デバイス
３００試験装置
３０２多層基板
３０４ａ電源ユニット
３０４ｂ電源ユニット
３０６ａＤ／Ａ変換器
３０６ｂＤ／Ａ変換器
３０７ａオペアンプ
３０７ｂオペアンプ
３０８ａ電流出力型アンプ
３０８ｂ電流出力型アンプ
３１０ａ配線パターン
３１０ｂ配線パターン
３１２多層基板
３１２ａ給電パターン
３１２ｂ給電パターン
３１４ａ接地パターン
３１４ｂ接地パターン
３１６ａ同軸ケーブル
３１６ｂ同軸ケーブル
３１８ａ同軸ケーブル
３１８ｂ同軸ケーブル
３２０ａ内部導体
３２０ｂ内部導体
３２２ａ外部導体
３２２ｂ外部導体
３２４ａ外部導体
３２４ｂ外部導体
３２６ａ内部導体
３２６ｂ内部導体
３２８パフォーマンスボード
３５０被試験デバイス
４００電流制御部
４０２電界効果トランジスタ
４０３電界効果トランジスタ
４０４抵抗
４０６電流検出部

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲に係る発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図３は、本発明の一実施形態に係る試験装置３００の構成の一例を示す。試験装置３００は、電流の伝送路として同軸ケーブルを用いることにより、試験に必要な大電流を被試験デバイス３５０に供給する。試験装置３００は、電源ユニットが発生した電流が被試験デバイス３５０に供給された場合に被試験デバイス３５０に印加される電圧を検出し、検出された電圧に基づいて、被試験デバイス３５０の良否を判定する。また、試験装置３００は、電源ユニットが発生した電圧が被試験デバイス３５０に印加された場合に被試験デバイス３５０に供給される電流を検出し、検出された電流に基づいて、被試験デバイス３５０の良否を判定してもよい。

試験装置３００は、被試験デバイス３５０に供給する電流を発生する電源ユニット３０４ａ及び３０４ｂと、電源ユニット３０４ａ及び３０４ｂが設けられた多層基板３０２と、多層基板３０２に形成され、電源ユニット３０４ａと被試験デバイス３５０を電気的に接続する配線パターン３１０ａと、多層基板３０２に形成され、電源ユニット３０４ｂと被試験デバイス３５０を電気的に接続する配線パターン３１０ｂと、電源ユニット３０４ａが発生した電流を被試験デバイス３５０に供給する同軸ケーブル３１６ａ及び同軸ケーブル３１８ａと、電源ユニット３０４ｂが発生した電流を被試験デバイス３５０に供給する同軸ケーブル３１６ｂ及び同軸ケーブル３１８ｂと、同軸ケーブル３１６ａ、３１８ａ、３１６ｂ、及び３１８ｂを被試験デバイス３５０と電気的に接続するパフォーマンスボード３２８とを備える。

電源ユニット３０４ａは、Ｄ／Ａ変換器３０６ａ、オペアンプ３０７ａ、及び電流出力型アンプ３０８ａを有する。Ｄ／Ａ変換器３０６ａは、ワークステーション等の制御装置から供給されたデジタルデータをアナログ波形に変換し、被試験デバイス３５０に印加すべき電圧を発生する。オペアンプ３０７ａは、本発明の電圧検出部の一例であり、Ｄ／Ａ変換器３０６ａが発生した被試験デバイス３５０に印加すべき電圧と、被試験デバイス３５０に実際に印加されている電圧とを比較し、比較結果を出力する。具体的には、オペアンプ３０７ａは、Ｄ／Ａ変換器３０６ａが発生した被試験デバイス３５０に印加すべき電圧から、被試験デバイス３５０に実際に印加されている電圧を減算した電圧を電流出力型アンプ３０８ａに印加する。電流出力型アンプ３０８ａは、オペアンプ３０７ａによって印加された電圧に基づいて、被試験デバイス３５０に供給する電流を発生する。

電源ユニット３０４ｂは、電源ユニット３０４ａと同一の構成を有し、Ｄ／Ａ変換器３０６ｂ、オペアンプ３０７ｂ、及び電流出力型アンプ３０８ｂを有する。Ｄ／Ａ変換器３０６ｂ、オペアンプ３０７ｂ、及び電流出力型アンプ３０８ｂのそれぞれは、Ｄ／Ａ変換器３０６ａ、オペアンプ３０７ａ、及び電流出力型アンプ３０８ａのそれぞれと同一の構成及び機能を有してもよい。

配線パターン３１０ａは、給電パターン３１２ａ及び接地パターン３１４ａを有し、電源ユニット３０４ａと同軸ケーブル３１６ａ及び３１８ａを電気的に接続する。また、配線パターン３１０ｂは、給電パターン３１２ｂ及び接地パターン３１４ｂを有し、電源ユニット３０４ｂと同軸ケーブル３１６ｂ及び３１８ｂを電気的に接続する。

同軸ケーブル３１６ａは、内部導体３２０ａ及び外部導体３２２ａを有し、配線パターン３１０ａとパフォーマンスボード３２８を電気的に接続する。また、同軸ケーブル３１８ａは、内部導体３２６ａ及び外部導体３２４ａを有し、配線パターン３１０ａとパフォーマンスボード３２８を電気的に接続する。また、同軸ケーブル３１６ｂは、内部導体３２０ｂ及び外部導体３２２ｂを有し、配線パターン３１０ｂとパフォーマンスボード３２８を電気的に接続する。また、同軸ケーブル３１８ｂは、内部導体３２６ｂ及び外部導体３２４ｂを有し、配線パターン３１０ｂとパフォーマンスボード３２８を電気的に接続する。

給電パターン３１２ａは、電流出力型アンプ３０８ａが発生した電流を被試験デバイス３５０に供給すべく、電源ユニット３０４ａから内部導体３２０ａ及び外部導体３２４ａに電流を流す。また、接地パターン３１４ａは、外部導体３２２ａ及び内部導体３２６ａから電源ユニット３０４ａに電流を流す。また、給電パターン３１２ｂは、電流出力型アンプ３０８ｂが発生した電流を被試験デバイス３５０に供給すべく、電源ユニット３０４ｂから内部導体３２０ｂ及び外部導体３２４ｂに電流を流す。また、接地パターン３１４ｂは、外部導体３２２ｂ及び内部導体３２６ｂから電源ユニット３０４ｂに電流を流す。

内部導体３２０ａは、給電パターン３１２ａを介して供給された電流を、電源ユニット３０４ａから被試験デバイス３５０の方向に流す。また、外部導体３２２ａは、内部導体３２０ａの周囲に絶縁体を介して設けられ、被試験デバイス３５０から電源ユニット３０４ａの方向に電流を流す。また、内部導体３２６ａは、被試験デバイス３５０から電源ユニット３０４ａの方向に電流を流す。また、外部導体３２４ａは、内部導体３２６ａの周囲に絶縁体を介して設けられ、給電パターン３１２ａを介して供給された電流を、電源ユニット３０４ａから被試験デバイス３５０の方向に流す。即ち、内部導体３２０ａ及び外部導体３２４ａは、互いに並列に接続され、電源ユニット３０４ａから被試験デバイス３５０の方向に電流を流し、外部導体３２２ａ及び内部導体３２６ａは、互いに並列に接続され、被試験デバイス３５０から電源ユニット３０４ａの方向に電流を流す。

内部導体３２０ｂは、給電パターン３１２ｂを介して供給された電流を、電源ユニット３０４ｂから被試験デバイス３５０の方向に流す。また、外部導体３２２ｂは、内部導体３２０ｂの周囲に絶縁体を介して設けられ、被試験デバイス３５０から電源ユニット３０４ｂの方向に電流を流す。また、内部導体３２６ｂは、被試験デバイス３５０から電源ユニット３０４ｂの方向に電流を流す。また、外部導体３２４ｂは、内部導体３２６ｂの周囲に絶縁体を介して設けられ、給電パターン３１２ｂを介して供給された電流を、電源ユニット３０４ｂから被試験デバイス３５０の方向に流す。即ち、内部導体３２０ｂ及び外部導体３２４ｂは、互いに並列に接続され、電源ユニット３０４ｂから被試験デバイス３５０の方向に電流を流し、外部導体３２２ｂ及び内部導体３２６ｂは、互いに並列に接続され、被試験デバイス３５０から電源ユニット３０４ｂの方向に電流を流す。

パフォーマンスボード３２８は、内部導体３２０ａ及び外部導体３２４ａと内部導体３２０ｂ及び外部導体３２４ｂとを電気的に接続し、電源ユニット３０４ａ及び３０４ｂが発生した電流を被試験デバイス３５０に供給する。また、パフォーマンスボード３２８は、外部導体３２２ａ及び内部導体３２６ａと外部導体３２２ｂ及び内部導体３２６ｂとを電気的に接続し、被試験デバイス３５０が出力した電流を電源ユニット３０４ａ及び３０４ｂに供給する。

電源ユニット３０４ａが発生する電流が変化した場合、内部導体３２０ａを流れる電流が変化することにより、内部導体３２０ａから発生される磁束が変化する。これにより、内部導体３２０ａに自己誘導起電力が発生する。発生した自己誘導起電力は、被試験デバイス３５０から電源ユニット３０４ａへの方向、即ち内部導体３２０ａにおける電流の方向とは逆の方向に電流を流すべく作用する。また、電源ユニット３０４ａが発生する電流が変化した場合、外部導体３２２ａを流れる電流が変化することにより、外部導体３２２ａから発生される磁束が変化する。これにより、内部導体３２０ａに交差する磁束が変化して内部導体３２０ａに相互誘導起電力が発生する。発生した相互誘導起電力は、電源ユニット３０４ａから被試験デバイス３５０への方向、即ち内部導体３２０ａにおける電流の方向と同じ方向に電流を流すべく作用する。そのため、内部導体３２０ａに発生した相互誘導起電力は、内部導体３２０ａに発生した自己誘導起電力を相殺すべく作用する。つまり、内部導体３２０ａにおける自己インダクタンスは実質的に低減される。したがって、内部導体３２０ａにおける入力電流の変化に対する出力電流の応答性が向上する。

また、電源ユニット３０４ａが発生する電流が変化した場合、外部導体３２２ａを流れる電流が変化することにより、外部導体３２２ａから発生される磁束が変化する。これにより、外部導体３２２ａに自己誘導起電力が発生する。発生した自己誘導起電力は、電源ユニット３０４ａから被試験デバイス３５０への方向、即ち外部導体３２２ａにおける電流の方向とは逆の方向に電流を流すべく作用する。また、電源ユニット３０４ａが発生する電流が変化した場合、内部導体３２０ａを流れる電流が変化することにより、内部導体３２０ａから発生される磁束が変化する。これにより、外部導体３２２ａに交差する磁束が変化して外部導体３２２ａに相互誘導起電力が発生する。発生した相互誘導起電力は、被試験デバイス３５０から電源ユニット３０４ａへの方向、即ち外部導体３２２ａにおける電流の方向と同じ方向に電流を流すべく作用する。そのため、外部導体３２２ａに発生した相互誘導起電力は、外部導体３２２ａに発生した自己誘導起電力を相殺すべく作用する。つまり、外部導体３２２ａにおける自己インダクタンスは実質的に低減される。したがって、外部導体３２２ａにおける入力電流の変化に対する出力電流の応答性が向上する。

同様に、内部導体３２６ａ、外部導体３２４ａ、内部導体３２０ｂ、外部導体３２２ｂ、外部導体３２４ｂ、及び内部導体３２６ｂのそれぞれにおける自己インダクタンスは実質的に低減され、内部導体３２６ａ、外部導体３２４ａ、内部導体３２０ｂ、外部導体３２２ｂ、外部導体３２４ｂ、及び内部導体３２６ｂのそれぞれにおける入力電流の変化に対する出力電流の応答性が向上する。

以上のように、本実施形態に係る試験装置３００によれば、同軸ケーブルにおける入力電流の変化に対する出力電流の応答性が向上するができるので、例えば２μｓの立ち上がり時間で１００Ａの電流を発生させる等、急激な電流の変化が必要とされる場合であっても、被試験デバイス３５０を精度よく試験することができる。また、以上のように本実施形態に係る試験装置３００によれば、電源ユニット３０４ａ及び３０４ｂを含む複数の電源ユニットを並列に接続し、複数の電源ユニットによって発生された大電流を被試験デバイス３５０に供給して試験を行うことができる。

図４は、本実施形態に係る電流出力型アンプ３０８ａの構成の一例を示す。電流出力型アンプ３０８ａは、電流制御部４００、電界効果トランジスタ４０２及び４０３、抵抗４０４、及び電流検出部４０６を有する。

電流検出部４０６は、電流出力型アンプ３０８ａによって電源ユニット３０４ａが発生して給電パターン３１２ａに供給する電流が所定の抵抗４０４を通過した場合の電圧降下量を検出する。そして、電流制御部４００は、オペアンプ３０７ａが出力した比較結果、即ちオペアンプ３０７ａによって印加された電圧、及び電流検出部４０６が検出した電圧降下量に応じて、被試験デバイス３５０に供給する電流を制御する。具体的には、電流制御部４００は、オペアンプ３０７ａによって印加された電圧に、電流検出部４０６が検出した電圧降下量を加算した電圧を電界効果トランジスタ４０２及び４０３に入力することにより、電界効果トランジスタ４０２及び電界効果トランジスタ４０３によって出力される電流を制御する。即ち、電流制御部４００は、所定の抵抗４０４による電圧降下量を打ち消すべく、被試験デバイス３５０に供給する電流を制御する。これにより、電流出力型アンプ３０８ａは、所定の抵抗４０４に依存することなく、安定して所望の電流を発生することができる。

図５は、多層基板３０２の構成の一例を示す。多層基板３０２には、給電パターン３１２ａ及び接地パターン３１４ａを有する配線パターン３１０ａと、給電パターン３１２ｂ及び接地パターン３１４ｂを有する配線パターン３１０ｂとを含む複数の配線パターンが形成されている。給電パターン３１２ａと給電パターン３１２ｂとは、多層基板３０２の表面の層において絶縁されて形成されており、接地パターン３１４ａと接地パターン３１４ｂとは、多層基板３０２の内部の層において絶縁されて形成されている。他の例においては、給電パターン３１２ａと給電パターン３１２ｂとが、多層基板３０２の内部の層において絶縁されて形成され、接地パターン３１４ａと接地パターン３１４ｂとは、多層基板３０２の表面の層において絶縁されて形成されもよい。

給電パターン３１２ａは、電源ユニット３０４ａから内部導体３２０ａ及び外部導体３２４ａに電流を流し、接地パターン３１４ａは、外部導体３２２ａ及び内部導体３２６ａから電源ユニット３０４ａに電流を流す。また、給電パターン３１２ｂは、電源ユニット３０４ｂから内部導体３２０ｂ及び外部導体３２４ｂに電流を流し、接地パターン３１４ｂは、外部導体３２２ｂ及び内部導体３２６ｂから電源ユニット３０４ｂに電流を流す。

給電パターン３１２ａ及び３１２ｂは、第１の層に形成され、また、接地パターン３１４ａ及び３１４ｂとは、給電パターン３１２ａと給電パターン３１２ｂとが形成された第１の層に、絶縁層を介して隣接する第２の層に形成される。また、接地パターン３１４ａは、多層基板３０２において給電パターン３１２ａが形成された第１の層に隣接する第２の層の給電パターン３１２ａに対向する位置に、給電パターン３１２ａと同一の幅に形成される。また、接地パターン３１４ｂは、多層基板３１２において給電パターン３１２ｂが形成された第１の層に隣接する第２の層の給電パターン３１２ｂに対向する位置に、給電パターン３１２ｂと同一の幅に形成される。

なお、電源ユニット３０４ａ及び３０４ｂのそれぞれは、給電パターン３１２ａ及び３１２ｂのそれぞれに同一のコレクタ供給電圧を印加し、電源ユニット３０４ａ及び３０４ｂのそれぞれは、接地パターン３１４ａ及び３１４ｂのそれぞれに同一のドレイン供給電圧を印加することが望ましい。

電源ユニット３０４ａが発生する電流が変化した場合、給電パターン３１２ａを流れる電流が変化することにより、給電パターン３１２ａから発生される磁束が変化する。これにより、給電パターン３１２ａに自己誘導起電力が発生する。発生した自己誘導起電力は、被試験デバイス３５０から電源ユニット３０４ａへの方向、即ち給電パターン３１２ａにおける電流の方向とは逆の方向に電流を流すべく作用する。また、電源ユニット３０４ａが発生する電流が変化した場合、接地パターン３１４ａを流れる電流が変化することにより、接地パターン３１４ａから発生される磁束が変化する。これにより、給電パターン３１２ａに交差する磁束が変化して給電パターン３１２ａに相互誘導起電力が発生する。発生した相互誘導起電力は、電源ユニット３０４ａから被試験デバイス３５０への方向、即ち給電パターン３１２ａにおける電流の方向と同じ方向に電流を流すべく作用する。そのため、給電パターン３１２ａに発生した相互誘導起電力は、給電パターン３１２ａに発生した自己誘導起電力を相殺すべく作用する。つまり、給電パターン３１２ａと接地パターン３１４ａとが対向して同一の幅に形成されることによって、給電パターン３１２ａにおける自己インダクタンスは実質的に低減される。したがって、給電パターン３１２ａにおける入力電流の変化に対する出力電流の応答性が向上する。

また、電源ユニット３０４ａが発生する電流が変化した場合、接地パターン３１４ａを流れる電流が変化することにより、接地パターン３１４ａから発生される磁束が変化する。これにより、接地パターン３１４ａに自己誘導起電力が発生する。発生した自己誘導起電力は、電源ユニット３０４ａから被試験デバイス３５０への方向、即ち接地パターン３１４ａにおける電流の方向とは逆の方向に電流を流すべく作用する。また、電源ユニット３０４ａが発生する電流が変化した場合、給電パターン３１２ａを流れる電流が変化することにより、給電パターン３１２ａから発生される磁束が変化する。これにより、接地パターン３１４ａに交差する磁束が変化して接地パターン３１４ａに相互誘導起電力が発生する。発生した相互誘導起電力は、被試験デバイス３５０から電源ユニット３０４ａへの方向、即ち接地パターン３１４ａにおける電流の方向と同じ方向に電流を流すべく作用する。そのため、接地パターン３１４ａに発生した相互誘導起電力は、接地パターン３１４ａに発生した自己誘導起電力を相殺すべく作用する。つまり、給電パターン３１２ａと接地パターン３１４ａとが対向して同一の幅に形成されることによって、接地パターン３１４ａにおける自己インダクタンスは実質的に低減される。したがって、接地パターン３１４ａにおける入力電流の変化に対する出力電流の応答性が向上する。

同様に、給電パターン３１２ｂ及び接地パターン３１４ｂのそれぞれにおける自己インダクタンスは実質的に低減され、給電パターン３１２ｂ及び接地パターン３１４ｂのそれぞれにおける入力電流の変化に対する出力電流の応答性が向上する。

以上のように、本実施形態に係る多層基板３０２によれば、配線パターンにおける入力電流の変化に対する出力電流の応答性が向上するができるので、例えば２μｓの立ち上がり時間で１００Ａの電流を発生させる等、急激な電流の変化が必要とされる場合であっても、被試験デバイス３５０を精度よく試験することができる。

図６は、本実施形態に係る試験装置３００の等価回路を示す。また、図７は、図６に示した試験装置３００における被試験デバイス３５０への印加電圧Ｖ_０の周波数応答特性を示す。また、図８は、試験装置３００の等価回路の共振周波数を考慮に入れた印加電圧Ｖ_０の周波数応答特性を示す。

試験装置３００は、電流出力型アンプ３０８ａを採用し、被試験デバイス３５０に電流を供給して印加電圧Ｖ_０を印加することにより、被試験デバイス３５０の試験を行っている。ここで、図７に示すように、電流出力型アンプ３０８ａの相互コンダクタンスをｇｍとすると、電流出力型アンプ３０８ａの利得帯域幅（ＧＢＷ）積は、ｇｍ／（２πＣ）［Ｈｚ］で算出されるので、高速化を実現するためには、相互コンダクタンスｇｍを大きくすればよい。

図１及び図２を用いて説明したように、電圧出力型アンプ１０２を採用した試験装置１００では、抵抗Ｒを十分に小さくすることは困難であり、高速化に限界があったが、これに比べ、電流出力型アンプ３０８ａを採用した試験装置３００では、相互コンダクタンスｇｍを大きくすることが容易であるため、高速化が容易であり、十分な高速負荷応答を実現させることができる。

また、図８に示すように、試験装置３００の等価回路の共振周波数は、１／（２π√ＬＣ）［Ｈｚ］で算出され、被試験デバイス３５０の試験において使用する帯域に共振周波数が存在すると、被試験デバイス３５０に安定した電流を供給することができない。そのため、被試験デバイス３５０の試験において使用されない帯域にまで共振周波数を大きくするため、自己インダクタンスＬを小さくする必要がある。

本実施形態に係る試験装置３００においては、図３を用いて説明したように、同軸ケーブル３１６ａ、３１８ａ、３１６ｂ、及び３１８ｂにおける自己インダクタンスを十分に低減でき、また、図５を用いて説明したように、配線パターン３１０ａ及び３１０ｂにおける自己インダクタンスを十分に低減できる。したがって、被試験デバイス３５０の試験において使用されない帯域にまで共振周波数を大きくできるので、被試験デバイス３５０に安定した電流を供給することができ、被試験デバイス３５０を精度よく試験することができる。

以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

上記説明から明らかなように、本発明によれば、複数の電源ユニットを並列に接続し、複数の電源ユニットによって発生された大電流を被試験デバイスに供給して試験を行うことができる。

即ち、本発明の第１の形態によると、被試験デバイスに電流を供給して試験を行う試験装置であって、被試験デバイスに供給する電流を発生する第１電源ユニットと、第１電源ユニットが発生した電流を被試験デバイスに供給する第１同軸ケーブル及び第２同軸ケーブルとを備える。第１電源ユニットは、第１電源ユニットが発生する電流が所定の抵抗を通過した場合の電圧降下量を検出する電流検出部と、電流検出部が検出した電圧降下量に応じて、被試験デバイスに供給する電流を制御する電流制御部とを有する。第１同軸ケーブルは、第１電源ユニットから被試験デバイスの方向に電流を流す第１の内部導体と、第１の内部導体の周囲に絶縁体を介して設けられ、被試験デバイスから第１電源ユニットの方向に電流を流す第１の外部導体とを有し、第２同軸ケーブルは、被試験デバイスから第１電源ユニットの方向に電流を流す第２の内部導体と、第２の部導体の周囲に絶縁体を介して設けられ、第１電源ユニットから被試験デバイスの方向に電流を流す第２の外部導体とを有する。

Claims

被試験デバイスに電流を供給して試験を行う試験装置であって、
前記被試験デバイスに供給する電流を発生する第１電源ユニットと、
前記第１電源ユニットが発生した前記電流を前記被試験デバイスに供給する第１同軸ケーブル及び第２同軸ケーブルと
を備え、
前記第１電源ユニットは、
前記第１電源ユニットが発生する前記電流が所定の抵抗を通過した場合の電圧降下量を検出する電流検出部と、
前記電流検出部が検出した前記電圧降下量に応じて、前記被試験デバイスに供給する前記電流を制御する電流制御部と
を有し、
前記第１同軸ケーブルは、
前記第１電源ユニットから前記被試験デバイスの方向に電流を流す第１の内部導体と、
前記第１の内部導体の周囲に絶縁体を介して設けられ、前記被試験デバイスから前記第１電源ユニットの方向に電流を流す第１の外部導体と
を有し、
前記第２同軸ケーブルは、
前記被試験デバイスから前記第１電源ユニットの方向に電流を流す第２の内部導体と、
前記第１の内部導体の周囲に絶縁体を介して設けられ、前記第１電源ユニットから前記被試験デバイスの方向に電流を流す第２の外部導体と
を有する試験装置。
前記電流制御部は、前記所定の抵抗による前記電圧降下量を打ち消すべく、前記被試験デバイスに供給する前記電流を制御する請求項１に記載の試験装置。
前記被試験デバイスに印加すべき電圧と、前記被試験デバイスに実際に印加されている電圧とを比較し、比較結果を出力する電圧検出部をさらに備え、
前記電流制御部は、前記電圧検出部が出力した前記比較結果にさらに基づいて、前記被試験デバイスに供給する前記電流を制御する請求項１に記載の試験装置。
前記第１の内部導体及び前記第２の外部導体は、互いに並列に接続され、前記第１電源ユニットから前記被試験デバイスの方向に電流を流し、
前記第１の外部導体及び前記第２の内部導体は、互いに並列に接続され、前記被試験デバイスから前記第１電源ユニットの方向に電流を流す請求項１に記載の試験装置。
前記第１電源ユニットと同一の構成を有し、前記被試験デバイスに供給する電流を発生する第２電源ユニットと、
前記第２電源ユニットが発生した前記電流を前記被試験デバイスに供給する第３同軸ケーブル及び第４同軸ケーブルと、
前記第１電源ユニット及び前記第２電源ユニットが設けられた多層基板と、
前記多層基板に形成され、前記第１電源ユニットと前記第１同軸ケーブル及び第２同軸ケーブルを電気的に接続する第１配線パターンと、
前記多層基板に形成され、前記第２電源ユニットと前記第３同軸ケーブル及び前記第４同軸ケーブルを電気的に接続する第２配線パターンと
をさらに備え、
前記第３同軸ケーブルは、
前記第２電源ユニットから前記被試験デバイスの方向に電流を流す第３の内部導体と、
前記第３の内部導体の周囲に絶縁体を介して設けられ、前記被試験デバイスから前記第２電源ユニットの方向に電流を流す第３の外部導体と
を有し、
前記第４同軸ケーブルは、
前記被試験デバイスから前記第２電源ユニットの方向に電流を流す第４の内部導体と、
前記第４の内部導体の周囲に絶縁体を介して設けられ、前記第２電源ユニットから前記被試験デバイスの方向に電流を流す第４の外部導体と
を有し、
前記第１配線パターンは、
前記第１電源ユニットから前記第１の内部導体及び前記第２の外部導体に電流を流す第１給電パターンと、
前記多層基板において前記第１給電パターンが形成された層に隣接する層の前記第１給電パターンに対向する位置に、前記第１給電パターンと同一の幅に形成され、前記第１の外部導体及び前記第２の内部導体から前記第１電源ユニットに電流を流す第１接地パターンと
を有し、
前記第２配線パターンは、
前記第２電源ユニットから第３の内部導体及び第４の外部導体に電流を流す第２給電パターンと、
前記多層基板において前記第２給電パターンが形成された層に隣接する層の前記第２給電パターンに対向する位置に、前記第２給電パターンと同一の幅に形成され、第３の外部導体及び第４の内部導体から前記第２電源ユニットに電流を流す第２接地パターンと
を有する請求項１に記載の試験装置。
前記第１給電パターン及び前記第２給電パターンは、第１の層に形成され、
前記第１接地パターン及び第２接地パターンは、絶縁層を介して前記第１の層に隣接する第２の層に形成される請求項５に記載の試験装置。
前記第１電源ユニット及び前記第２電源ユニットのそれぞれは、前記第１給電パターン及び前記第２給電パターンのそれぞれに同一の電圧を印加し、前記第１接地パターン及び前記第２接地パターンのそれぞれに同一の電圧を印加する請求項５に記載の試験装置。
前記第１同軸ケーブル、前記第２同軸ケーブル、前記第３同軸ケーブル、及び前記第４同軸ケーブルを前記被試験デバイスと電気的に接続するパフォーマンスボード
をさらに備え、
前記パフォーマンスボードは、前記第１の内部導体及び前記第２の外部導体と前記第３の内部導体及び前記第４の外部導体とを電気的に接続し、前記第１の外部導体及び前記第２の内部導体と前記第３の外部導体及び前記第４の内部導体とを電気的に接続する請求項７に記載の試験装置。
被試験デバイスに電流を供給して試験を行う試験装置であって、
前記被試験デバイスに供給する電流を発生する第１電源ユニット及び第２電源ユニットと、
前記第１電源ユニット及び前記第２電源ユニットが設けられた多層基板と、
前記多層基板に形成され、前記第１電源ユニットと前記被試験デバイスを電気的に接続する第１配線パターンと、
前記多層基板に形成され、前記第２電源ユニットと前記被試験デバイスを電気的に接続する第２配線パターンと
を備え、
前記第１配線パターンは、
前記第１電源ユニットから前記被試験デバイスの方向に電流を流す第１給電パターンと、
前記多層基板において前記第１給電パターンが形成された層に隣接する層の前記第１給電パターンに対向する位置に、前記第１給電パターンと同一の幅に形成され、前記被試験デバイスから前記第１電源ユニットの方向に電流を流す第１接地パターンと
を有し、
前記第２配線パターンは、
前記第２電源ユニットから前記被試験デバイスの方向に電流を流す第２給電パターンと、
前記多層基板において前記第２給電パターンが形成された層に隣接する層の前記第２給電パターンに対向する位置に、前記第２給電パターンと同一の幅に形成され、前記被試験デバイスから前記第２電源ユニットの方向に電流を流す第２接地パターンと
を有する試験装置。
前記第１電源ユニット及び前記第２電源ユニットは、
前記第１電源ユニット又は前記第２電源ユニットが発生する前記電流が所定の抵抗を通過した場合の電圧降下量を検出する電流検出部と、
前記電流検出部が検出した前記電圧降下量に応じて、前記被試験デバイスに供給する前記電流を制御する電流制御部と
を有する請求項８に記載の試験装置。