JPWO2005062452A1 - キャパシタ絶縁電源装置 - Google Patents

Abstract

交流電源１から整流回路２を通して供給された直流、又は直流電源から直接供給された直流を導く線路の正側と負側に、スイッチング素子Ｍ１，Ｍ２，Ｍ３を直列に接続し、前記スイッチング素子Ｍ１，Ｍ２，Ｍ３を、高周波信号でオンオフ制御し、接続点ａと負荷端子ｃとの間にインダクタＬ１、キャパシタＣ１を挿入し、接続点ｂと負荷端子ｄとの間にインダクタＬ２、キャパシタＣ２を挿入した。スイッチング素子Ｍ１，Ｍ３をオンオフする位相が同じであり、スイッチング素子Ｍ２をオンオフする位相が、逆相になっている。変圧器を用いないでも、直流に対する絶縁だけでなく、交流に対する絶縁も十分に確保することができる。

Description

本発明は、電源と負荷との間を絶縁できるキャパシタ絶縁電源装置に関するものである。

電源装置には、所望の大きさの電圧を得るために、変圧器が内蔵されているものがある。この変圧器は、一次側と二次側とを絶縁するという役目も果たしている。
一方、変圧器は重くて大きいため、小型化・軽量化の目的のために、変圧器を用いないで済む電源装置が求められることがある。
この、変圧器のない電源装置は、変圧器を用いた電源装置と違って、電源側と負荷側との絶縁を保つことが一般に困難である。
従来では、この絶縁を保つため、電源側と負荷側との間でキャパシタを直列に結合させたタイプの電源装置が提案されている（米国特許第４，６３５，１７５号明細書、米国特許第６，１４４，５６５号明細書、特開平２００３−１１６２６８号公報参照）。
しかし、このタイプの電源装置は、直流に対する絶縁はできても、交流、すなわち商用周波数やスイッチング周波数の交流電圧や交流電流に対する十分な絶縁が確保されていないのが実状である。

そこで、本発明は、直流に対する絶縁のみならず、交流に対する絶縁も十分に確保することができる電源装置を実現することを目的とする。
本発明の電源装置は、交流電源から整流回路を通して供給された直流、又は直流電源から直接供給された直流を導く線路の正極と負極との間に、直列に接続された第一、第二及び第三のスイッチング素子と、前記第一、第二及び第三のスイッチング素子を所定周波数の信号でオンオフ制御するスイッチ制御回路と、前記第一のスイッチング素子と第二のスイッチング素子との接続点と負荷端子との間に挿入された第一のキャパシタと、前記第二のスイッチング素子と第三のスイッチング素子との接続点と負荷端子との間に挿入された第二のキャパシタとを有し、前記第一のキャパシタと第二のキャパシタとの容量値が等しく、前記スイッチ制御回路は、前記第一及び第三のスイッチング素子をオンオフする位相が同じであり、この第一及び第三のスイッチング素子をオンオフする位相と、前記第二のスイッチをオンオフング素子する位相とが、互いに逆相になっていることを特徴とする。
このブリッジ構成によれば、前記第一のキャパシタと第二のキャパシタとの容量値が等しく、回路の対称性を確保できるので、電源と負荷との間の絶縁が、直流に対しても、交流に対しても達成される。
前記第一のスイッチング素子と第二のスイッチング素子との接続点と負荷端子との間に、さらに第一のインダクタが直列に挿入され、前記第二のスイッチング素子と第三のスイッチング素子との接続点と負荷端子との間に、さらに第二のインダクタが直列に挿入されていることが好ましい。
この場合、前記第一のインダクタと第二のインダクタとの誘導値が等しければ、回路の対称性を確保できるので、交流の絶縁のためにはさらに好ましい。
前記第一及び第三のスイッチング素子をオンしている期間が、前記第二のスイッチをオフしている期間の中に含まれ、前者の期間が後者の期間よりも短ければ、第一から第三のスイッチング素子がすべてオフになる期間が存在するので、ゼロスイッチを実現するという意味で好ましい。
以上のように本発明のキャパシタ絶縁電源装置によれば、電源側と負荷側とが直流的にも交流的にも絶縁される。したがって、変圧器を用いないで、入出力間の絶縁を保つことができる。これにより、コンピュータ、各種通信機器などに最適な電源装置を提供することができる。
また、このキャパシタ絶縁電源装置によれば、簡単にゼロスイッチを実現することができるので、ノイズの少ない電源装置を提供することができる。

図１は、本発明のキャパシタ絶縁電源装置の回路図である。
図２は、スイッチ制御回路３の制御信号波形図である。
図３は、スイッチ制御回路３の制御信号波形図である。
図４は、本発明の効果を検証するために使用したキャパシタ絶縁電源装置のシミュレーション用の回路図である。
図５は、図４の回路における、入力オン後の、抵抗Ｒ７の両端電圧Ｖ７の電圧波形変化を示すグラフである。
図６は、第三のスイッチング素子Ｍ３を省略した、比較例にかかるキャパシタ絶縁電源装置の回路図である。
図７は、図６の回路における、入力オン後の、抵抗Ｒ７の両端電圧Ｖ７の電圧波形変化を示すグラフである。
図８は、インダクタＬ１，Ｌ２の値を非対称に設定した場合の入力オン後の、抵抗Ｒ７の両端電圧Ｖ７の電圧波形変化を示すグラフである。
図９は、キャパシタＣ１，Ｃ２の値を非対称に設定した場合の入力オン後の、抵抗Ｒ７の両端電圧Ｖ７の電圧波形変化を示すグラフである。
図１０は、共振条件を満たさない場合の直流入力オン後の、抵抗Ｒ７の両端電圧Ｖ７の電圧波形変化を示すグラフである。
図１１は、インダクタＬ１，Ｌ２がない場合のキャパシタ絶縁電源装置の回路図である。
図１２は、インダクタＬ１，Ｌ２がない場合の入力オン後の、抵抗Ｒ７の両端電圧Ｖ７の電圧波形変化を示すグラフである。

以下、本発明の実施の形態を、添付図面を参照しながら詳細に説明する。
図１は、本発明のキャパシタ絶縁電源装置の回路図である。
商用交流電源１の交流電圧は、整流回路２により直流電圧に変換される。図１では、整流回路２は全波整流回路であるが、半波整流回路を採用してもよい。
直流変換後の正側及び負側には、第一、第二及び第三のスイッチングトランジスタＭ１，Ｍ２，Ｍ３が直列に接続されている。
そして、前記第一、第二及び第三のスイッチングトランジスタＭ１，Ｍ２，Ｍ３を所定周波数、例えば１００ｋＨｚの信号でオンオフ制御するスイッチ制御回路３を備えている。スイッチ制御回路３は、スイッチングトランジスタＭ１，Ｍ２，Ｍ３のゲート電極に電圧信号を印加してスイッチングトランジスタＭ１，Ｍ２，Ｍ３をオンオフする。
前記第一のスイッチングトランジスタＭ１と第二のスイッチングトランジスタＭ２との接続点をａ、前記第二のスイッチングトランジスタＭ２と第三のスイッチングトランジスタＭ３との接続点をｂと表示する。また、負荷端子をｃ，ｄと表示する。
接続点ａと負荷端子ｃとの間には、第一のインダクタＬ１と第一のキャパシタＣ１とが直列に挿入され、接続点ｂと負荷端子ｄとの間には、第二のインダクタＬ２と第二のキャパシタＣ２とが直列に挿入されて、負荷端子ｃと負荷端子ｄには、負荷抵抗Ｒが接続されている。
図２は、スイッチ制御回路３の制御信号波形図である。図２に示すように、スイッチングトランジスタＭ１，Ｍ３を導通させる電圧信号Ｖ１，Ｖ３は同位相で、スイッチングトランジスタＭ２を導通させる電圧信号Ｖ２は逆位相である。
以上のキャパシタ絶縁電源装置の動作を説明すると、スイッチングトランジスタＭ１，Ｍ３が導通している時はキャパシタＣ１，Ｃ２が充電される。スイッチングトランジスタＭ２が導通している時は、前記キャパシタＣ１，Ｃ２に充電された電荷が放電されて負荷Ｒに電流ｉが流れる。これにより、負荷Ｒに直流電流を供給することができる。
なお、スイッチングトランジスタＭ１，Ｍ３の導通状態と、スイッチングトランジスタＭ２の導通状態とが瞬時に切り替わると、スイッチングトランジスタに過大な負荷をかける。そこで、切り替えの間に双方とも非導通の期間を設けることが好ましい。たとえば、図３に示すように、スイッチングトランジスタＭ１，Ｍ３を導通させる電圧信号Ｖ１，Ｖ３の導通期間を短くして、電圧信号Ｖ１，Ｖ２，Ｖ３が非導通となる期間を設けるとよい。
図３は、スイッチ制御回路３の制御信号波形図である。電圧Ｖ１，Ｖ２，Ｖ３の波形とともに、スイッチングトランジスタＭ１，Ｍ２，Ｍ３のドレイン−ソース間の電圧Ｅ１，Ｅ２，Ｅ３の波形を描いている。図３に示すように、電圧Ｖ１，Ｖ２，Ｖ３が非導通となる期間中に、電圧Ｅ１，Ｅ２，Ｅ３がゼロになってからスイッチングトランジスタがオンするので、スイッチングトランジスタに過大な負荷をかけることがない。
このように本発明のキャパシタ絶縁電源装置では、直流において負荷Ｒと商用交流電源１とを絶縁することができるのはもちろんであるが、商用交流電源１の周波数、スイッチング周波数などにおいても、負荷Ｒと商用交流電源１とを絶縁することができる。すなわち、電源と負荷との間で直流絶縁及び交流絶縁が達成される。
このことは、後に実施例に示すように、負荷Ｒと接地との間に抵抗を接続して、この抵抗に直流電流も交流電流も流れないか、または流れてもそれが人体に影響を与えない微小な電流であることを確認することによって、証明できる。
以上で、本発明の実施の形態を説明したが、本発明の実施は、前記の形態に限定されるものではない。例えば、図１において交流電源１、整流回路２がない、直流入力形の電源装置にも本発明は適用可能である。また整流回路２がなく、直接、交流電源１につながった交流入力形の電源装置にも本発明は適用可能である。その他、本発明の範囲内において種々の変更を施すことが可能である。

図４は、本発明の効果を検証するために使用した回路図である。この回路構成、回路定数をコンピュータに入力し、回路解析ソフトを用いて、各部の電圧・電流波形を算出した。
この回路は、交流入力・直流出力の形になっていて、図１のキャパシタ絶縁電源装置と同じ回路である。整流回路２とスイッチングトランジスタＭ１との間の抵抗Ｒ１，Ｒ２が入っているが、無視できるほど小さな値である。また、インダクタＬ１とキャパシタＣ１に、それぞれ並列抵抗Ｒ３，Ｒ４が入っているが、これは回路解析ソフトの設定に必要な定数であり、無視できるほど大きな値である。並列抵抗Ｒ５，Ｒ６も同様、無視できるほど大きな値である。
交流電源１の電圧は、ピーク値３５０Ｖ、周波数５０Ｈｚとした。
負荷抵抗Ｒは１Ωとした。ただし、負荷抵抗Ｒと接地との間に流れる電流を測定するために、負荷抵抗Ｒの両端と接地との間に、それぞれ人体を模擬する１０ｋＨｚの抵抗Ｒ７，Ｒ８を接続した。抵抗Ｒ７の電圧をＶ７とする。
インダクタＬ１，Ｌ２は、それぞれ２５０μＨのインダクタを使用し、キャパシタＣ１，Ｃ２は、それぞれ０．０１μＦのキャパシタを使用した。スイッチ制御回路のオンオフ周波数ｆは、１００ｋＨｚである。これらの定数は、条件
ｆ＞１／２π√（ＬＣ）
を満足している。ただし、この式では、Ｌ１＝Ｌ２＝Ｌ，Ｃ１＝Ｃ２＝Ｃと表記した。
交流入力オン後の、抵抗Ｒ７の両端の電圧Ｖ７の電圧波形を時間経過とともにグラフにしたものが、図５である。
図５の縦軸電圧の単位はボルト、横軸時間の単位はｍｓｅｃである。
図５のグラフによれば、電源立ち上がりから２ｍｓｅｃ後に、電圧Ｖ７は立ち上がっていくが、その電圧Ｖ７は高々１０Ｖ以下である。したがって、人間は感電せす、入出力間の絶縁は確保されているといえる。
このように、インダクタＬ１，Ｌ２、キャパシタＣ１，Ｃ２ともに対称性があり、電源と負荷との間の絶縁がほぼ完全に達成される。なお、この関係を満たさない場合でも、以下の実施例に示すように、電源と負荷との間の絶縁は、実用上十分なレベルで達成される。
＜比較例１＞
比較例として、図６に示すように、第三のスイッチングトランジスタＭ３が短絡されている回路を想定した。回路定数は、図４のものと同じである。
図７に、交流入力オン後の、抵抗Ｒ７の両端の電圧Ｖ７の電圧波形のグラフを示す。色の濃い部分は時間占有率の高い部分、色の薄い部分は時間占有率の低いサージ電圧の部分を示す。
図７のグラフによれば、電源立ち上がり後、電圧Ｖ７は急激に立ち上がり、しかも大きな電圧値を示す。入出力間の絶縁は確保されているといえず、負荷Ｒを触ると感電するおそれがある。
＜比較例２＞
インダクタＬ１，Ｌ２の値を非対称に設定したキャパシタ絶縁電源装置を想定して、抵抗Ｒ７の両端の電圧Ｖ７の電圧波形を算出した。
キャパシタＣ１，Ｃ２はそれぞれ０．０１μＦとし、インダクタＬ１を３５０μＨ，Ｌ２を１５０μＨとし，和（Ｌ１＋Ｌ２）を前例と変わらない値とした。
この回路の電圧Ｖ７のグラフを図８に示す。このグラフからわかるように、図５の実施例１と比べて、インダクタＬ１，Ｌ２の値を非対称に設定することによって、電圧Ｖ７は、１５０Ｖを超える大きな電圧値を示すようになる。入出力間の絶縁は確保されているといえず、負荷Ｒを触ると感電するおそれがある。
＜比較例３＞
キャパシタＣ１，Ｃ２の値を非対称に設定したキャパシタ絶縁電源装置を想定して、抵抗Ｒ７の両端の電圧Ｖ７の電圧波形を算出した。
インダクタＬ１，Ｌ２を２５０μＨとし、キャパシタＣ１，Ｃ２を、それぞれ０．０１３μＦ，０．００８μＦとしたとしたときの電圧Ｖ７のグラフを図９に示す。なお、キャパシタＣ１，Ｃ２の直列合成容量が、図２のキャパシタＣ１，Ｃ２の直列合成容量に等しくなるようにしてある。
図９のグラフからわかるように、実施例１と比べて、キャパシタＣ１，Ｃ２を非対称に設定することによって、電圧Ｖ７は、９０Ｖ近い大きな電圧値を示すようになる。入出力間の絶縁は確保されているといえず、負荷Ｒを触ると感電するおそれがある。

次に、ｆ＞＞１／２π√（ＬＣ）の場合のシミュレーション例を示す（＞＞は非常に大きいという意味である）。
インダクタＬ１，Ｌ２を、それぞれ５０μＨとし、キャパシタＣ１，Ｃ２を、それぞれ０．０１μＦとした。スイッチ制御回路のオンオフ周波数ｆは、いままでと同じ１００ｋＨｚである。
この場合の交流入力オン後の、電圧Ｖ７の電圧波形を図１０に示す。
図１０のグラフによれば、電源立ち上がり後、電圧Ｖ７は３０Ｖ以下である。したがって、図５と比べて、電圧値は大きいものの、比較的安全な値である。特に色の濃い部分（時間占有率の高い部分）の電圧値は低く、入出力間の絶縁は確保されているといえる。

インダクタＬ１，Ｌ２を外して、キャパシタＣ１，Ｃ２のみとした回路を図１１に示す。
その場合の計算結果を図１２に示す。Ｃ１，Ｃ２の値は、それぞれ０．０１μＦとした。
図１２は、直流入力オン後の、電圧Ｖ７の電圧波形の時間経過を示すグラフである。この図１２のグラフによれば、図１０と同様の傾向を示し、電源立ち上がり後、電圧Ｖ７は５０Ｖ以下である。したがって、図１０と比べて、電圧値は大きいものの、比較的安全な値である。特に色の濃い部分（時間占有率の高い部分）の電圧値は低く、入出力間の絶縁は確保されているといえる。

Claims (4)

1. 交流電源から整流回路を通して供給された直流、又は直流電源から直接供給された直流を導く線路の正極と負極との間に、直列に接続された第一、第二及び第三のスイッチング素子と、
   前記第一、第二及び第三のスイッチング素子を所定周波数の信号でオンオフ制御するスイッチ制御回路と、
   前記第一のスイッチング素子と第二のスイッチング素子との接続点と負荷端子との間に挿入された第一のキャパシタと、
   前記第二のスイッチング素子と第三のスイッチング素子との接続点と負荷端子との間に挿入された第二のキャパシタとを有し、
   前記第一のキャパシタと第二のキャパシタとの容量値が等しく、
   前記スイッチ制御回路は、前記第一及び第三のスイッチング素子をオンオフする位相が同じであり、
   この第一及び第三のスイッチング素子をオンオフする位相と、前記第二のスイッチをオンオフング素子する位相とが、互いに逆相になっていることを特徴とするキャパシタ絶縁電源装置。
2. 前記第一のスイッチング素子と第二のスイッチング素子との接続点と負荷端子との間に、さらに第一のインダクタが直列に挿入され、前記第二のスイッチング素子と第三のスイッチング素子との接続点と負荷端子との間に、さらに第二のインダクタが直列に挿入されている請求項１記載のキャパシタ絶縁電源装置。
3. 前記第一のキャパシタと第二のキャパシタとの容量値が等しく、前記第一のインダクタと第二のインダクタとの誘導値が等しい請求項２記載のキャパシタ絶縁電源装置。
4. 前記第一及び第三のスイッチング素子をオンしている期間が、前記第二のスイッチをオフしている期間の中に含まれ、前者の期間が後者の期間よりも短い請求項１から請求項３のいずれかに記載のキャパシタ絶縁電源装置。

Images