JPWO2005055419A1 - 電圧・電流変換を行う能動素子に流れる直流電流の変化分を補償する電流補償回路を有する利得可変電圧・電流変換回路 - Google Patents
電圧・電流変換を行う能動素子に流れる直流電流の変化分を補償する電流補償回路を有する利得可変電圧・電流変換回路 Download PDFInfo
- Publication number
- JPWO2005055419A1 JPWO2005055419A1 JP2005515876A JP2005515876A JPWO2005055419A1 JP WO2005055419 A1 JPWO2005055419 A1 JP WO2005055419A1 JP 2005515876 A JP2005515876 A JP 2005515876A JP 2005515876 A JP2005515876 A JP 2005515876A JP WO2005055419 A1 JPWO2005055419 A1 JP WO2005055419A1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- type mos
- mos transistor
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1217—Frequency selective two-port networks using amplifiers with feedback using a plurality of operational amplifiers
- H03H11/1243—Simulation of ladder networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/78—A comparator being used in a controlling circuit of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45641—Indexing scheme relating to differential amplifiers the LC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45648—Indexing scheme relating to differential amplifiers the LC comprising two current sources, which are not cascode current sources
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Networks Using Active Elements (AREA)
Abstract
Description
Current Mirror)回路G1またはG2(11または12)の内部構成を示す回路図である。図1A、Bにおいて、Q330、Q340、Q350、Q360はp型MOSトランジスタ、Q370、Q380、Q390、Q400、Q410、Q420、Q430、Q440、Q450、Q460はn型MOSトランジスタ、CS400、CS500、CS600は電流源、V1は電圧源、SW500、SW600、SW700はスイッチ回路である。出力電流信号Ioutは、並列配置されたn型MOSトランジスタQ410、Q420、Q430から供給される。n型MOSトランジスタQ410、Q420、Q430は、それぞれスイッチ回路SW500、SW600、SW700によって選択される構成になっている。
図3Aは、本発明の第1の実施形態を示す回路図であり、図3Bは、図3Aのp型MOSトランジスタQ2の動作図である。本実施形態では、電圧・電流変換を行う入力部能動素子としてn型MOSトランジスタQ1が用いられ、電位制御回路としてp型MOSトランジスタQ2が用いられる。また、電流補償回路として可変電流源CS11が用いられ、出力部電圧・電流変換回路としてp型MOSトランジスタQ3が用いられる。オペアンプOA1は入力部能動素子の出力端子に接続され、p型MOSトランジスタQ2のゲート端子はオペアンプOA1の出力端子に接続され、p型MOSトランジスタQ2のドレイン端子はn型MOSトランジスタQ1のドレイン端子に接続されている。p型MOSトランジスタQ3のゲート端子は、p型MOSトランジスタQ2のゲート端子に接続され、p型MOSトランジスタQ3とp型MOSトランジスタQ2は同じサイズパラメータを持つ。n型MOSトランジスタQ1のゲート端子に入力される電圧信号には、n型MOSトランジスタQ1の動作点を飽和領域にバイアスする直流電圧が含まれる。
図4は、図3の回路図をさらに具体的に示した、本発明の第1の実施例を示す回路図である。図4において、電圧比較器1に対応する回路には、n型MOSトランジスタQ1、p型MOSトランジスタQ2およびQ5、n型MOSトランジスタQ11、p型MOSトランジスタQ12およびQ15、オペアンプOA11が用いられている。オペアンプOA12のプラス(+)入力端子に参照電圧Vref1が入力され、マイナス(−)入力端子にp型MOSトランジスタQ12のゲート端子が接続され、オペアンプOA12の出力端子にはp型MOSトランジスタQ15のゲート端子が接続されている。オペアンプOA12の出力端子は、p型MOSトランジスタQ5のゲート端子に接続されている。
図5は、本発明の第2の実施形態を示す回路図である。n型MOSトランジスタQ1、p型MOSトランジスタQ2およびQ3、可変電流源CS21は、図3と同様の素子である。
図6は、図5の回路図をさらに具体的に示した、本発明の第2の実施例を示す回路図である。
図7は、本発明の第3の実施形態を示す回路図である。第3の実施形態を示す回路は、n型MOSトランジスタQ1およびQ4、p型MOSトランジスタQ2およびQ3、可変電流源CS31、定電流源CS32、利得GAが1より十分大きな増幅器Aを含む。
図8は、図7の回路図をさらに具体的に示した、本発明の第3の実施例を示す回路図である。
図9Aは、本発明の第4の実施形態を示す回路図である。n型MOSトランジスタQ1、p型MOSトランジスタQ2およびQ3、オペアンプOA1は、図3と同様の素子である。本実施形態では、電圧・電流変換を行う入力部能動素子としてn型MOSトランジスタQ1が用いられる。この入力部能動素子の出力端子に接続された電位制御回路として、オペアンプOA1とp型MOSトランジスタQ2が用いられる。p型MOSトランジスタQ2のゲート端子はオペアンプOA1の出力端子に接続され、p型MOSトランジスタQ2のドレイン端子はn型MOSトランジスタQ1のドレイン端子に接続される。また、出力部電圧・電流変換回路としてp型MOSトランジスタQ3が用いられる。p型MOSトランジスタQ3のゲート端子は、p型MOSトランジスタQ2のゲート端子に接続される。
図10は、図9Aの回路図をさらに具体的に示した、本発明の第4の実施例を示す回路図である。
図11は、本発明の第5の実施形態を示す回路図である。n型MOSトランジスタQ1、p型MOSトランジスタQ2およびQ3、オペアンプOA1は、図9の対応する番号の素子と同様の素子である。図11のp型MOSトランジスタQ51、Q52、Q53、Q54は、それぞれ図9のp型MOSトランジスタQ41、Q42、Q43、Q44と同様の素子である。
図12は、図11の回路図をさらに具体的に示した、本発明の第5の実施例を示す回路図である。
図13Aは、本発明の第6の実施形態を示す回路図であり、図13Bは、図13Aに示された利得可変電圧・電流変換回路gm1からgm4(131から134)の詳細な回路図である。第6の実施形態の利得可変電圧・電流変換回路には、図4に示した第1の実施例の利得可変電圧・電流変換回路を用い、これらと容量素子C1およびC2を用いることにより、広帯域幅可変2次ローパスフィルタ回路を構成した。このフィルタ回路の伝達関数を式(7)に示す。
Claims (7)
- 入力側端子と出力側端子と接地側端子を備え、電圧・電流変換を行う入力部能動素子と、
前記入力部能動素子の出力側端子の電位に基づいて、前記入力部能動素子の変換利得を制御する電位制御回路と、
前記電位制御回路から出力された電圧信号に対応した電流を出力する出力部電圧・電流変換回路と、
前記入力部能動素子の出力側端子から当該入力部能動素子に流れる直流電流量に応じて直流電流を出力する、当該入力部能動素子の出力側端子に接続された電流補償回路とを有する利得可変電圧・電流変換回路。 - 前記電位制御回路は、
第1の入力側端子に電位制御信号が入力され、第2の入力側端子に前記入力部能動素子の出力側端子が接続された電圧比較回路と、
入力側端子に前記電圧比較回路の出力側端子が接続され、出力側端子に前記入力部能動素子の出力側端子が接続された、電圧・電流変換を行う媒介能動素子とを有する、請求項1に記載の利得可変電圧・電流変換回路。 - 前記電圧比較回路は、オペアンプを含む、請求項2に記載の利得可変電圧・電流変換回路。
- 前記電流補償回路は、入力側端子に電流補償電圧信号が入力され、出力側端子に前記入力部能動素子の出力側端子が接続された能動素子を有する、請求項1から3のいずれか1項に記載の利得可変電圧・電流変換回路。
- 前記電流補償電圧信号の生成回路は、
第1の入力端子に参照電圧信号が入力され、第2の入力端子に前記媒介能動素子の複製回路の入力電圧信号が入力されたオペアンプと、
当該オペアンプの出力端子に入力端子が接続され、当該出力端子が前記入力部能動素子の複製回路の出力側端子に接続された能動素子とを有する、請求項2から4のいずれか1項に記載の利得可変電圧・電流変換回路。 - 前記利得可変電圧・電流変換回路を構成する能動素子は、電界効果トランジスタまたはバイポーラトランジスタを含む、請求項1から5のいずれか1項に記載の利得可変電圧・電流変換回路。
- 請求項1から6のいずれか1項に記載の利得可変電圧・電流変換回路と容量素子の組み合わせ回路と、
前記利得可変電圧・電流変換回路の利得を変化させることにより通過周波数帯域を調整する手段とを有するフィルタ回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003405601 | 2003-12-04 | ||
JP2003405601 | 2003-12-04 | ||
PCT/JP2004/013433 WO2005055419A1 (ja) | 2003-12-04 | 2004-09-15 | 電圧・電流変換を行う能動素子に流れる直流電流の変化分を補償する電流補償回路を有する利得可変電圧・電流変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005055419A1 true JPWO2005055419A1 (ja) | 2007-07-05 |
JP4400746B2 JP4400746B2 (ja) | 2010-01-20 |
Family
ID=34650227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005515876A Expired - Fee Related JP4400746B2 (ja) | 2003-12-04 | 2004-09-15 | 電圧・電流変換を行う能動素子に流れる直流電流の変化分を補償する電流補償回路を有する利得可変電圧・電流変換回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7420419B2 (ja) |
JP (1) | JP4400746B2 (ja) |
CN (1) | CN1890876B (ja) |
WO (1) | WO2005055419A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8812052B2 (en) * | 2007-02-27 | 2014-08-19 | Qualcomm Incorporated | SPS receiver with adjustable linearity |
JP4907395B2 (ja) * | 2007-03-09 | 2012-03-28 | 株式会社リコー | 可変利得増幅回路 |
JP5320841B2 (ja) * | 2008-06-17 | 2013-10-23 | 住友電気工業株式会社 | 増幅器および光モジュール |
US9231630B2 (en) | 2009-05-05 | 2016-01-05 | San Diego, CA | Radio device having dynamic intermediate frequency scaling |
KR101646760B1 (ko) * | 2013-12-26 | 2016-08-08 | 서경대학교 산학협력단 | 전압-전압 가변 이득 증폭기 |
EP3514951B1 (en) * | 2018-01-18 | 2024-03-13 | ams AG | Oscillator circuit arrangement |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5012139A (en) * | 1989-10-30 | 1991-04-30 | Motorola Inc. | Full wave rectifier/averaging circuit |
JP2806684B2 (ja) | 1992-03-31 | 1998-09-30 | 日本電気アイシーマイコンシステム株式会社 | 電圧制御型利得可変増幅回路 |
JP3499250B2 (ja) | 1992-08-10 | 2004-02-23 | 株式会社ルネサステクノロジ | 半導体集積回路装置及びa/d変換回路 |
JPH0832369A (ja) | 1994-07-11 | 1996-02-02 | Mitsumi Electric Co Ltd | 電流出力型増幅器及びこれを用いたアクティブフィルタ |
JP3402782B2 (ja) | 1994-09-08 | 2003-05-06 | カネボウ株式会社 | 電圧電流変換装置 |
JP2669389B2 (ja) * | 1995-03-24 | 1997-10-27 | 日本電気株式会社 | 電圧電流変換回路 |
WO1997008823A2 (en) * | 1995-08-29 | 1997-03-06 | Philips Electronics N.V. | Circuit arrangement provided with a voltage - current converter |
JP2000134045A (ja) | 1998-10-28 | 2000-05-12 | Texas Instr Japan Ltd | 電圧・電流変換回路 |
JP4206553B2 (ja) | 1999-03-15 | 2009-01-14 | ミツミ電機株式会社 | 電圧・電流変換回路 |
JP4045959B2 (ja) * | 2003-01-20 | 2008-02-13 | 日本電気株式会社 | 利得可変電圧・電流変換回路とこれを用いたフィルタ回路 |
-
2004
- 2004-09-15 CN CN2004800360872A patent/CN1890876B/zh not_active Expired - Fee Related
- 2004-09-15 JP JP2005515876A patent/JP4400746B2/ja not_active Expired - Fee Related
- 2004-09-15 WO PCT/JP2004/013433 patent/WO2005055419A1/ja active Application Filing
- 2004-09-15 US US10/581,555 patent/US7420419B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2005055419A1 (ja) | 2005-06-16 |
CN1890876A (zh) | 2007-01-03 |
US20070152744A1 (en) | 2007-07-05 |
JP4400746B2 (ja) | 2010-01-20 |
CN1890876B (zh) | 2010-11-10 |
US7420419B2 (en) | 2008-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5594383A (en) | Analog filter circuit and semiconductor integrated circuit device using the same | |
Castello et al. | Low-voltage analog filters | |
US7339435B2 (en) | Amplifier and device having amplifier, and mutual conductance control method | |
US20010026192A1 (en) | Differential amplifier and filter circuit using the same | |
DE102014106781A1 (de) | Verfahren für eine leistungsarme rauscharme eingangsruhestromkompensation | |
AU2021202432B2 (en) | High linearly wigig baseband amplifier with channel select filter | |
US11005428B2 (en) | Differential input circuit, amplification circuit, and display apparatus | |
US5321370A (en) | Operational amplifier with common-mode feedback amplifier circuit | |
JP4400746B2 (ja) | 電圧・電流変換を行う能動素子に流れる直流電流の変化分を補償する電流補償回路を有する利得可変電圧・電流変換回路 | |
JP4045959B2 (ja) | 利得可変電圧・電流変換回路とこれを用いたフィルタ回路 | |
KR100662517B1 (ko) | 전류싱크를 이용한 연산 트랜스컨덕턴스 증폭기 | |
US9729126B2 (en) | Method and implementation for accurate gain-bandwidth product tuning | |
EP0410295A2 (en) | Single-ended chopper stabilized operational amplifier | |
KR100499858B1 (ko) | 가변 이득 증폭기 | |
CN108964619B (zh) | 可提升负载电流与输入电压差间线性度的运算放大器电路 | |
US20180152157A1 (en) | Programmable gain amplifier | |
JP3081210B2 (ja) | 線形利得増幅回路 | |
US9847758B2 (en) | Low noise amplifier | |
US5576646A (en) | Transconductor circuit with high-linearity double input and active filter thereof | |
JP4141433B2 (ja) | 差動増幅回路 | |
US7622991B2 (en) | Transconductance signal capacity format | |
JP4238106B2 (ja) | 論理回路 | |
JP2007151124A (ja) | 増幅回路及びこれを用いた液晶ディスプレイ装置 | |
JP2022077288A (ja) | 利得可変差動増幅回路および半導体集積回路 | |
Tadić et al. | A low-voltage CMOS voltage-controlled resistor with wide resistance dynamic range |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090729 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4400746 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091020 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |