CN1890876B - 具有电流补偿电路的可变增益电压/电流转换器电路 - Google Patents

Abstract

本发明的可变增益电压/电流转换器电路包括：具有输入端、输出端和接地端的输入部分有源元件，用于执行电压/电流转换；电势控制电路，用于根据输入部分有源元件输出的端的电势来控制输入部分有源元件的转换增益；输出部分电压/电流转换器电路，用于产生与从电势控制电路产生的电压信号相对应的电流；以及连接到输入部分有源元件输出端的电流补偿电路，用于根据从输入部分有源元件的输出端流到输入部分有源元件的直流电流量来产生直流电流。电流补偿电路补偿当调节转换增益时发生的输入部分有源元件的直流电流变化。这使其它电源元件的工作点波动最小化。

Description

具有电流补偿电路的可变增益电压/电流转换器电路

技术领域

本发明涉及一种具有可变转换增益的电压/电流转换器电路(以下称为“互导(gm)放大器”)。

背景技术

近年来，出现了对开发支持多种无线电通信方案的接收机(以下称为“多模支持接收机”)的需求。为了配置这种接收机，要求信道选择滤波器电路支持相应的通信方案。于是，要求该滤波器具有在较宽范围内改变通带宽度的功能。一般，当在一个芯片上实现接收机时，把由互导(gm)放大器和电容C组成的所谓gm-C方案，用作信道选择滤波器。gm放大器必须在较宽范围内具有转换增益，以便具有通带宽度特性可变的功能。

具体地说，gm放大器包括有源元件，如双极晶体管、金属氧化物半导体(MOS)晶体管等。在实际设计中，常常使互导值(以下称为“Gm值”)在相对于设计值的-30％至+30％之间是电气可控的，以便应付工艺偏差。使用开关电路的开关系统一般用于在该范围之外进行调节。

图1A、1B是示出了第一现有技术示例的电路图(见IEEE JSSCvol.37，no.2，pp.125-136，Feb.2002)。图1A是示出了一般配置的电路图。图1B是示出了图1A中的可编程电流镜电路G1或G2(11或12)的内部配置的电路图。在图1A和1B中，Q330、Q340、Q350和Q360是p型MOS晶体管；Q370、Q380、Q390、Q400、Q410、Q420、Q430、Q440、Q450和Q460是n型MOS晶体管；CS400、CS500和CS600是电流源；V1是电压源；SW500、SW600和SW700是开关电路。输出电流信号Iout来自于并联设置的n型MOS晶体管Q410、Q420和Q430。n型MOS晶体管Q410、Q420和Q430被配置成分别通过开关电路SW500、SW600和SW700进行选择。

当差分输入电压信号Vin+被施加于MOS晶体管Q330和Q340的栅极端子，并且另一差分输入电压信号Vin-被施加于MOS晶体管Q350和Q360的栅极端子时，这4个MOS晶体管向两个可编程电流镜电路G1和G2提供具有与差分输入电压相对应的差分分量的电流。通过切换开关电路SW500、SW600和SW700，可编程电流镜电路G1和G2可以使具有差分分量的电流放大期望的倍数，以提供输出电流信号Iout。

在图1A和1B所示的电流镜电路G1和G2中，开关电路SW500和SW600连接到电源电压侧，并且n型MOS晶体管Q410和Q420处于工作状态。为了在该状态减小Gm值，必须将开关电路SW600切换到接地侧。这样，将n型MOS晶体管Q420带入不工作状态，由此使Gm值减小。为了在所示状态增大Gm值，必须将开关电路SW700切换到电源电压侧。这样，将n型MOS晶体管Q430带入工作状态，使Gm值增大。该电流镜电路的一个特征在于，开关电路的一端连接到MOS晶体管的栅极端子，由此减小开关电路寄生分量(电阻性和电容性分量)的影响。电流镜电路也具有以下特征：当更多的MOS晶体管并联时，可以在更宽的范围内改变Gm值。

图2是示出了第二现有技术示例的电路图(见Proc.ESSCIRC2002，pp.647-650，2002)。

第二现有技术示例包括n型MOS晶体管Q100和Q400、p型MOS晶体管Q200和Q300，以及稳定电流源(regulated current source)CS200。p型MOS晶体管Q200和Q300具有设置为彼此相等的尺寸参数(size parameter)。n型MOS晶体管Q100工作在三极管区，并且当输入电压信号Vin施加于栅极端子时，按照以下等式来产生电流信号Ids：

[等式1]

$I_{\mathrm{ds}}=\mathrm{\β}\·(V_{\mathrm{gs}}-V_{\mathrm{th}}-\frac{1}{2}{V}_{\mathrm{ds}})\·V_{\mathrm{ds}}---\left(1\right)$

Gm值是通过在等式(1)的两侧对Vgs进行微分，利用以下等式来得出的：

[等式2]

G_m＝β·V_ds                              (2)

其中β为常数，Vth为阈值，Vgs为栅极-源极电压，Vds为漏极-源极电压。图2中的Vin对应于等式(1)中的栅极-源极电压Vgs，并且节点N100处的电势VN100对应于漏极-源极电压Vds。

当控制电压Vt100施加于处于饱和区的n型MOS晶体管Q400的栅极端子时，按照以下等式的电流Ids在n型MOS晶体管Q400的漏极和源极之间流动：

[等式3]

$I_{\mathrm{ds}}=\frac{\mathrm{\β}}{2}{(V_{\mathrm{tune}}-V_N-V_{\mathrm{th}})}^2---\left(3\right)$

其中Vtune为Vt100，VN为节点N100的电势VN100，Vth为n型MOS晶体管Q400的阈值。因为Ids是来自于稳定电流源CS200的电流，所以电势VN100由等式(3)唯一确定。当n型MOS晶体管Q100的栅极电压波动而使电势VN100上升到较高电势时，n型MOS晶体管Q400的栅极-源极电压减小，由此使节点N200的电势VN200上升。因为电势VN200是p型MOS晶体管Q200的栅极电压，所以p型MOS晶体管Q200的逆放大(inversion amplification)作用使电势VN100从较高电势退回(draw back)到较低电势。

相反，当电势VN100下降到较低电势时，类似的原理相反地起作用，使得电势VN100从较低电势退回到较高电势。最终，电势VN100被固定为根据等式(3)和作为Vtune的Vt100而确定的值。换句话说，等式(2)中的Vds相对于n型MOS晶体管Q100的栅极输入电压是固定的。因此，n型MOS晶体管Q100表现出高度线性电压/电流转换特性。此外，因为可以通过控制电压Vt100来调节电势VN100，所以可以根据其中用电势VN100代替源极-漏极电压Vds的等式(2)，来调节n型MOS晶体管Q100的Gm值。

在电势VN100固定的状态下，根据等式(1)将施加于n型MOS晶体管Q100栅极的电压信号转换为n型MOS晶体管Q100的电流信号。n型MOS晶体管Q100的电流信号被转换为由p型MOS晶体管Q200和Q400组成的反馈电路中的节点N200处的电压信号VN200，然后作为p型MOS晶体管Q300的电流信号Iout被输出。因为p型MOS晶体管Q200和Q300的尺寸参数相同，所以n型MOS晶体管Q100的电流信号等于Iout。因而，该现有技术示例的电压/电流转换特性等于n型MOS晶体管Q100的电压/电流转换特性，并且具有高度线性。此外，因为可以通过控制电压Vt100来调节n型MOS晶体管Q100的Gm值，所以也可以通过Vt100来调节该现有技术示例的Gm值。

此外，因为该现有技术示例只包括设置在电源和地之间的两个或三个MOS晶体管，所以即使利用低压电源也可以向每个MOS晶体管施加足够的偏压。因此，该电路提供大输入动态范围。

然而，上述第一现有技术示例和第二现有技术示例隐含以下问题。

在第一现有技术示例中，gm放大器可以拥有宽增益可变范围。然而，因为必须使用开关电路，所以需要数字电路来控制开关电路，由此导致供MOS晶体管之用的模拟电路和数字电路混合的复杂电路配置。结果，存在必须增大芯片面积的问题。

在第二现有技术示例中，因为没有使用开关电路，所以不需要数字电路来控制开关电路。因此，芯片面积减小了。然而，当试图在宽范围内调节增益时，困难在于把MOS晶体管的工作点维持在期望的区域，由此存在以下问题：如果发生电压/电流转换，则线性大大降级。

发明内容

本发明的目的是解决上述现有技术示例的问题，以及提供一种可变增益电压/电流转换器电路，该可变增益电压/电流转换器电路能够通过向单个控制端施加调节电压以便在宽范围内改变增益来维持电压/电流转换的高度线性，而无需数字控制电路。

为实现以上目的，本发明的可变增益电压/电流转换器电路具有：具有输入端、输出端和接地端的输入部分有源元件，用于执行电压/电流转换；电势控制电路，用于根据输入部分有源元件输出端的电势来控制输入部分有源元件的转换增益；输出部分电压/电流转换器电路，用于产生与从电势控制电路产生的电压信号相对应的电流；以及连接到输入部分有源元件输出端的电流补偿电路，用于根据从输入部分有源元件的输出端流到输入部分有源元件的直流电流量来产生直流电流。

如上所述，电流补偿电路连接到用于执行电压/电流转换的有源元件的输出端。电流补偿电路补偿当调节转换增益时发生的输入部分有源元件直流电流变化。这可使其它电源元件的工作点波动最小化。因此，即使调节增益，每个电路元件也都可以工作在基本上类似于增益调节之前的状态，由此使在宽范围内稳定地改变增益成为可能。

附图说明

图1A是示出了可变增益gm放大器的第一现有技术示例的图。

图1B是示出了图1A中可编程电流镜电路的内部配置的图。

图2是示出了可变增益gm放大器的第二现有技术示例的图。

图3A是示出了本发明第一实施方式的电路图。

图3B是用于描述图3A中p型MOS晶体管Q2操作的图。

图4是示出了本发明第一示例的电路图。

图5是示出了本发明第二实施方式的电路图。

图6是示出了本发明第二示范性实施方式的电路图。

图7是示出了本发明第三实施方式的电路图。

图8是示出了本发明第三示例的电路图。

图9A是示出了本发明第四实施方式的电路图。

图9B是示出了图9A中由偏置电流I2b在节点N42产生的电压VN42和控制电压Vt40之间的关系的图。

图10是示出了本发明第四示例的电路图。

图11是示出了本发明第五实施方式的电路图。

图12是示出了本发明第五示例的电路图。

图13A是示出了本发明第六实施方式的电路图。

图13B是图13A中可变增益电压/电流转换器电路gm1至gm4的详细电路图。

图14是用于描述本发明第六实施方式操作的电路。

具体实施方式

(第一实施方式)

图3A是示出了本发明第一实施方式的电路图，图3B是图3A中p型MOS晶体管Q2的操作图。在该实施方式中，n型MOS晶体管Q1用作执行电压/电流转换的输入部分有源元件，并且p型MOS晶体管Q2用作电势控制电路。此外，可变电流源CS11用作电流补偿电路，并且p型MOS晶体管Q3用作输出部分电压/电流转换器电路。运算放大器OA1连接到输入部分有源元件的输出端；p型MOS晶体管Q2的栅极端子连接到运算放大器OA1的输出端；以及p型MOS晶体管Q2的漏极端子连接到n型MOS晶体管Q1的漏极端子。p型MOS晶体管Q3的栅极端子连接到p型MOS晶体管Q2的栅极端子，并且p型MOS晶体管Q3和p型MOS晶体管Q2具有相同的尺寸参数。施加于n型MOS晶体管Q1栅极端子的电压信号包括直流(DC)电压，用于使n型MOS晶体管Q1工作点偏置在饱和区中。

以下将描述图3A中的可变增益电压/电流转换器电路的工作原理。

根据以下原理，通过由运算放大器OA1和p型MOS晶体管Q2组成的反馈电路来将节点N1处的电势VN1固定为控制电压Vt。当电势VN1上升到比控制电压Vt10高的值时，运算放大器OA1产生高电平电压。当该电压被施加于p型MOS晶体管Q的栅极端子时，p型MOS晶体管Q2的逆放大作用使电势VN1从高电压退回到较低电压。相反，当电势VN1下降到比控制电压Vt10低的值时，运算放大器OA1产生所谓的低电平电压。当该电压被施加于p型MOS晶体管Q2的栅极端子时，p型MOS晶体管Q2的逆放大作用使电势VN1从低电压退回到较高电压。因此，节点N1处的电势VN1被固定为等于控制电压Vt10的状态。

因为施加于n型MOS晶体管Q1栅极端子的电压信号Vin包括用于使n型MOS晶体管Q1的工作点偏置在三极管区的DC电压分量，所以施加于栅极端子的电压信号Vin按照等式(1)被转换为电流信号。因为电势VN1被固定为和控制电压Vt10相同的值，所以等式(2)中的n型MOS晶体管Q1的漏极-源极电压Vds具有固定值。因而，Gm值有固定值。因此，n型MOS晶体管Q1在其电压/电流转换特性的线性方面得到改善。该电流信号被转换为由运算放大器OA1和p型MOS晶体管Q2组成的反馈电路中的节点N2处的电压信号，然后作为p型MOS晶体管Q3的电流信号Iout被输出。此外，因为p型MOS晶体管Q2和Q3具有相同的MOS晶体管尺寸参数，所以p型MOS晶体管Q2的电流信号IQ2等于p型MOS晶体管Q3的电流信号Iout。因为n型MOS晶体管Q1展示出电压/电流转换特性的高度线性，所以输入电压信号Vin到输出信号Iout的转换特性也表现出高度线性。

此外，当控制电压Vt10改变时，节点N1处的电势VN1与此相应地改变。因为电势VN1等于等式(2)中的Vds，所以可以通过改变控制电压Vt10来调节等式(2)中的n型MOS晶体管Q1的Gm值。具体地说，当增大控制电压Vt10以使Gm值升高时，电势VN1上升。因为等式(1)中的漏极-源极电压Vds对应于电势VN1，所以应该理解，用VN1代替漏极-源极电压Vds将导致与等式(1)中的漏极-源极电流Ids相对应的n型MOS晶体管Q1的偏置电流IQ1增大。当控制电压Vt10增大时，作为运算放大器OA1输出端的节点N2处的DC电压分量VN2减小，由此使p型MOS晶体管Q2的栅极电势也降低。这导致p型MOS晶体管Q2的栅极-源极电压VG2gs绝对值增大，由此造成p型MOS晶体管Q2的偏置电流IQ2增大。当DC电压分量VN2减小到等于外部参考电压Vref时，电压比较器1(31)提供信号给可变电流源CS11，以致由可变电流源CS11来提供n型MOS晶体管Q1的偏置电流IQ1的后续增加。利用该配置，即使Gm值被调节为高值，节点N2处的DC电压分量VN2也不会降到外部参考电压Vref之下，使得p型MOS晶体管Q2的工作点在宽的控制电压Vt10调节范围内，都被维持在饱和区中。换一种方式说，在该实施方式中，可以在宽的Gm值调节范围内，将每个元件的工作点维持在期望的工作区内，由此维持高度线性。

在图3B中，将在可变电流源CS11未连接到Q2漏极端子的情况和可变电流源CS11连接到Q2漏极端子的情况之间，对调节Gm值时的p型MOS晶体管Q2的工作点移动进行比较。

当可变电流源CS11未连接到p型MOS晶体管Q2漏极端子时，当控制电压Vt10从足够小的值增大，Q2的工作点从S5移到S1。然后，当节点N1处的DC电压VN1变得等于Vref时，Q2的工作点到达S1。当控制电压Vt从该状态进一步增大时，Q2的工作点移向S9，并进入三极管区。这意味Q2的工作点移出期望区，由此造成电压/电流转换线性的降级。

当可变电流源CS11连接到p型MOS晶体管Q2的漏极端子时，当控制电压Vt10从足够小的值增大，Q2的工作点从S5移到S1。然后，当节点N1处的DC电压VN1变得等于Vref时，Q2的工作点到达S1。当控制电压Vt10进一步增大时，因为CS11向Q1提供偏置电流，所以Q2的偏置电流不会接着增大，并保持不变。这意味，Q2的工作点在移到饱和区内的S1之后移向S4。这意味，在宽的Gm值调节范围内，Q2的工作点都维持在饱和区中，从而维持电压/电流转换的高度线性。

由上，该实施方式的可变增益电压/电流转换器电路能够在宽Gm值调节范围内进行高度线性的操作。

(第一示例)

图4是示出了本发明第一示例的电路图，它更具体地示出了图3的电路图。在图4中，与电压比较器1相对应的电路采用n型MOS晶体管Q1、p型MOS晶体管Q2和Q5、n型MOS晶体管Q11、p型MOS晶体管Q12和Q15、以及运算放大器OA11。参考电压Vref1被施加于运算放大器OA12的正(+)输入端，p型MOS晶体管Q12的栅极端子连接到运算放大器OA12的负(-)输入端，并且p型MOS晶体管Q15的栅极端子连接到运算放大器OA12的输出端。运算放大器OA12的输出端连接到p型MOS晶体管Q5的栅极端子。

当节点N12处的偏置电势VN12超过参考电压Vref时，运算放大器OA12的输出端产生高电平信号。结果，连接到运算放大器OA12输出端的p型MOS晶体管Q5和Q15被断开。另一方面，当节点N12处的电势VN12低于参考电压Vref1的值时，运算放大器OA12输出端向p型MOS晶体管Q15的栅极端子产生一电压信号，以致电势VN12变得等于参考电压Vref1，由此调节n型MOS晶体管Q11的偏置电流。运算放大器OA12输出端的该电压信号也被施加于p型MOS晶体管Q5的栅极端子，由此使节点N2处的偏置电势VN2变得等于偏置电势VN12。因此，即使通过控制电压Vt来调节Gm值，偏置电势VN2也不会降到参考电压Vref1之下，使得p型MOS晶体管Q2可以在宽控制电压Vt10调节范围内工作在饱和区中。由上，该示例的可变增益电压/电流转换器电路能够在宽的Gm值调节范围内进行高度线性操作。

(第二实施方式)

图5是示出了本发明第二实施方式的电路图。n型MOS晶体管Q1、p型MOS晶体管Q2和Q3以及可变电流源CS12是和图3中类似的元件。

在该实施方式中，n型MOS晶体管Q1用作执行电压/电流转换的输入部分有源元件，并且n型MOS晶体管Q4、可变电流源CS21和p型MOS晶体管Q2用作电势控制电路。

n型MOS晶体管Q4的源极端子连接到n型MOS晶体管Q1的漏极端子，n型MOS晶体管Q4的漏极端子连接到稳定电流源CS22，并且p型MOS晶体管Q2的栅极端子连接到n型MOS晶体管Q4的漏极端子。可变电流源CS21用作电流补偿电路。p型MOS晶体管Q3用作输出部分有源元件。p型MOS晶体管Q3的栅极端子连接到Q2的栅极端子，并且p型MOS晶体管Q3和p型MOS晶体管Q2具有相同的尺寸参数。施加于n型MOS晶体管Q1栅极端子的输入电压包括DC电压分量，用于使n型MOS晶体管Q1工作点偏置到三极管区。

当控制电压Vt20施加于处于饱和区的n型MOS晶体管Q4的栅极端子时，n型MOS晶体管Q4的漏极-源极电流Ids是从稳定电流源CS22提供的电流I，使得电势VN21由等式(3)唯一确定。当n型MOS晶体管Q1的栅极电压波动而使电势VN21上升到比通过等式(3)计算的值高的值时，n型MOS晶体管Q4的栅极-源极电压变低，从而n型MOS晶体管Q4的逆放大作用使得节点N22处的电势VN22上升。因为电势VN22是p型MOS晶体管Q2的栅极电压，所以p型MOS晶体管Q2的逆放大作用使得VN21退回到较低电势。

相反，当电势VN21降低到比通过等式(3)计算的值低的值时，相似的原理相反地起作用，由此使电势VN21上升到较高电势。最终，电势VN21被固定为由等式(3)和Vt20确定的值。因此，等式(2)所代表的n型MOS晶体管Q1的漏极-源极电压Vds对应于n型MOS晶体管Q1的栅极输入电压，使得n型MOS晶体管Q1的电压/电流转换特性具有高度线性。此外，因为可以通过控制电压Vt20来调节电势VN21，所以可以根据其中用电势VN21代替Vds的等式(2)，来调节n型MOS晶体管Q1的Gm值。

在电势VN21保持固定的情况下，施加于n型MOS晶体管Q1栅极端子的电压信号根据等式(1)被转换为n型MOS晶体管Q1的电流信号。n型MOS晶体管Q1的电流信号被转换为由p型MOS晶体管Q2和n型MOS晶体管Q4组成的反馈电路中的节点N22处的电压信号，然后作为p型MOS晶体管Q3的电流信号Iout被输出。因为p型MOS晶体管Q2和Q3具有相等的MOS晶体管尺寸参数，所以n型MOS晶体管Q1的电流信号等于电流信号Iout。因此，该实施方式的电压/电流转换特性具有高度线性，等于n型MOS晶体管Q1的电压/电流转换特性。

此外，因为可以通过改变控制电压Vt20来控制电势VN21，所以可以相对n型MOS晶体管Q1来调节Gm值。另外，n型MOS晶体管Q1的电流信号等于电流信号Iout。因此，可以通过控制电压Vt20来调节该实施方式的Gm值。

当增大Vt20以将Gm值设置为高时，电势VN21上升。当用电势VN21代替等式(1)中的Vds时，n型MOS晶体管Q1的偏置电流增大了。为了应付该偏置电流的增大，由p型MOS晶体管Q2和n型MOS晶体管Q4组成的反馈电路减小内部节点N22处的DC电压分量VN22的电压，以增大p型MOS晶体管Q2的偏置电流。当节点N22处的DC电压分量VN22减小到等于外部参考电压Vref2时，电压比较器2(51)提供信号给可变电流源CS21，使得由可变电流源CS21向n型MOS晶体管Q1提供p型MOS晶体管Q2的偏置电流的后续增加。利用该电路，即使Gm值被调高，内部节点N22处的DC电压分量VN22的电压也不会低于Vref2。

因此，n型MOS晶体管Q4的工作点在宽的控制电压Vt20调节范围内都被维持在饱和区中。这意味，该实施方式能够避免由于n型MOS晶体管Q4的工作点转移到三极管区而造成的线性降级现象。由上，可变增益电压/电流转换器电路能够在宽Gm值调节范围内进行高度线性操作。

(第二示例)

图6是示出了本发明第二示例的电路图，它更具体地示出了图5的电路图。

在图6中，与图5中比较器2对应的电路采用n型MOS晶体管Q21、p型MOS晶体管Q22、n型MOS晶体管Q24、p型MOS晶体管Q25等。

参考电压Vref2被施加于运算放大器OA21的正(+)输入端，p型MOS晶体管Q25的栅极端子连接到运算放大器OA21的负(-)输入端，并且p型MOS晶体管Q25的栅极端子连接到运算放大器OA21的输出端。运算放大器OA21的输出端是电压比较器2的输出端，并且连接到p型MOS晶体管Q5的栅极端子。此外，p型MOS晶体管Q6用作对应于图5中稳定电流源CS22的元件。偏置电压Vb21被施加于p型MOS晶体管Q6的栅极端子。在电压比较器2的电路内，使用了与p型MOS晶体管Q6对应的p型MOS晶体管Q26。

当节点N24处的电势VN24超过Vref2时，运算放大器OA21的输出端产生高电平信号，以断开p型MOS晶体管Q5和Q25。另一方面，当n型MOS晶体管Q21的偏置电流值减小而造成电势VN24低于参考电压Vref2时，运算放大器OA21的输出端输出电压信号给p型MOS晶体管Q25的栅极端子，以致电势VN24变得等于参考电压Vref2。来自运算放大器OA21输出端的该电压信号也被施加于p型MOS晶体管Q5的栅极端子，使得节点21处的偏置电势VN21等于电势VN24。换句话说，即使利用控制电压Vt20来调节Gm值，电势VN21的偏置电势也不会降到参考电压Vref2之下。因此，n型MOS晶体管Q4可以在宽的控制电压Vt20调节范围内工作在饱和区中。根据上述内容，该示例能够在宽Gm值调节范围内进行高度线性的电压/电流转换操作。

(第三实施方式)

图7是示出了本发明第三实施方式的电路图。示出第三实施方式的电路包括n型MOS晶体管Q1和Q4、p型MOS晶体管Q2和Q3、可变电流源CS31、稳定电流源CS32、以及具有大于1的增益GA的放大器A。

在该实施方式中，n型MOS晶体管Q1用作执行电压/电流转换的输入部分有源元件。此外，电势控制电路采用n型MOS晶体管Q1、稳定电流源CS32、放大器A和p型MOS晶体管Q2。

n型MOS晶体管Q4的源极连接到n型MOS晶体管Q1的漏极端子，稳定电流源CS32连接到n型MOS晶体管Q4的漏极端子以及放大器A的输入端，p型MOS晶体管Q2的栅极端子连接到放大器A的输出端，并且p型MOS晶体管Q2的漏极端子连接到n型MOS晶体管Q1的漏极端子。

可变电流源CS31用作电流补偿电路，并且p型MOS晶体管Q3用作输出部分有源元件。p型MOS晶体管Q3的栅极端子连接到p型MOS晶体管Q2的栅极端子。p型MOS晶体管Q2和Q3具有相同的尺寸参数。施加于n型MOS晶体管Q1栅极端子的外部信号包括DC电压分量，用于使Q1的工作点偏置在三极管区。

在节点N32处的交流(AC)电压信号分量VN32_AC和节点N33处的AC电压信号分量VN33_AC之间，建立以下等式，其中放大器A的增益为GA：

[等式4]

$V_{N33\_\mathrm{AC}}=\frac{V_{N32\_A}C}{G_A}---\left(4\right)$

根据该等式，当放大器A的增益GA为1时，VN32_AC等于VN33_AC，使得在这种情况下该实施方式等效于第二实施方式。然而，如果在该实施方式中放大器A的增益GA大大高于1，则因为电压VN33_AC被压缩得较小，所以n型MOS晶体管Q4所产生的信号失真小于第二实施方式的信号失真。因此，与第二实施方式相比，该实施方式可以减小n型MOS晶体管Q4所产生的失真，并且能够在宽Gm值调节范围内进行高度线性电压/电流转换操作。

(第三示例)

图8是示出了本发明第三示例的电路图，它更具体地显示了图7的电路图。

在图8中，和图6中相同的部件用相同的附图标记表示。在图6所示的第二实施方式中，p型MOS晶体管Q2和Q3的栅极端子连接到n型MOS晶体管Q4的漏极端子。另一方面，在该实施方式中，p型MOS晶体管Q2和Q3的栅极端子连接到反相器电路单元INV-B的输出端，该反相器电路单元INV-B是通过将p型MOS晶体管Q9的漏极端子连接到n型MOS晶体管Q10的漏极端子而构成的。作为反相器电路单元INV-B输入端的n型MOS晶体管Q10栅极端子连接到反相器电路单元INV-A的输出端，该反相器电路单元INV-A是通过将p型MOS晶体管Q7的漏极端子连接到n型MOS晶体管QS的漏极端子而构成的。作为反相器电路单元INV-A输入端的p型MOS晶体管Q7栅极端子连接到n型MOS晶体管Q4的漏极端子。

两个反相器电路单元INV-A和INV-B向n型MOS晶体管Q8的栅极端子施加一电压，该电压是图8所示偏置电路中n型MOS晶体管Q38的栅极端子和漏极端子的连接节点处的电压，并且INV-A和INV-B向p型MOS晶体管Q9的栅极端子施加一电压，该电压是p型MOS晶体管Q39的栅极端子和漏极端子的连接节点处的电压，由此INV-A和INV-B起放大器的作用。假定GA表示由反相器电路单元INV-A和反相器电路单元INV-B组成的放大器的增益，则与第二实施方式相比，施加于n型MOS晶体管Q1的电压信号的幅度在作为n型MOS晶体管Q4漏极端子的节点N33处被衰减到1/GA。因而，即使将大电压信号Vin施加于n型MOS晶体管Q1，节点N33处的电压VN33的幅值也减小到1/GA。因此，有可能使n型MOS晶体管Q4和p型MOS晶体管Q6稳定地工作在饱和区中，以保持该示例的电压/电流转换器电路的高度线性。

(第四实施方式)

图9A所示为本发明第四实施方式的电路图。运算放大器OA1、p型MOS晶体管Q2和Q3以及运算放大器OA1是和图3中相似的元件。在该实施方式中，n型MOS晶体管Q1用作执行电压/电流转换的输入部分有源元件。运算放大器OA1和p型MOS晶体管Q2用作连接到该输入部分有源元件输出端的电势控制电路。p型MOS晶体管Q2的栅极端子连接到运算放大器OA1的输出端，并且p型MOS晶体管Q2的漏极端子连接到n型MOS晶体管Q1的漏极端子。此外，p型MOS晶体管Q3用作输出部分电压/电流转换器电路。p型MOS晶体管Q3的栅极端子连接到p型MOS晶体管Q2的栅极端子。

p型MOS晶体管Q41和Q42的栅极端子连接到p型MOS晶体管Q2的栅极端子。开关电路SW1的输入/输出端T11连接到p型MOS晶体管Q41的漏极端子，并且开关电路SW2的输入/输出端连接到p型MOS晶体管Q42的漏极端子。

p型MOS晶体管Q42和Q44的栅极端子连接到p型MOS晶体管Q3的栅极端子。开关电路SW3的输入/输出端T31连接到p型MOS晶体管Q43的漏极端子，并且开关电路SW4的输入/输出端T41连接到p型MOS晶体管Q44的漏极端子。

控制电路1(91)连接到开关电路SW1的控制端T13以及开关电路SW3的控制端T33。控制电路2(92)连接到开关电路SW4的控制端T43和开关电路SW2的控制端T23。

当n型MOS晶体管Q1的偏置电流I1b等于或小于控制电流IA时，控制信号电路1向开关电路SW1的控制端T13和开关电路SW3的控制端T33提供开关电路断开信号。当n型MOS晶体管Q1的偏置电流I1b等于或大于控制电流IA时，控制信号电路1向开关电路SW1的控制端T13和开关电路SW3的控制端T33提供开关电路接通信号。

同样，当n型MOS晶体管Q1的偏置电流I1b等于或小于控制电流IB时，控制信号电路2向开关电路SW2的控制端T23和开关电路SW4的控制端T43提供开关电路断开信号。当n型MOS晶体管Q1的偏置电流I1b等于或大于控制电流IB时，控制信号电路2向开关电路SW2的控制端T23和开关电路SW4的控制端T43提供开关电路接通信号。

在该实施方式中，当所有开关电路SW1至SW4都保持断开状态时，以类似于第二现有技术示例的电路的方式来执行操作。具体地说，通过调节控制电压Vt40来调节节点N41处的电势VN41，由此调节Gm值。

接着，将描述控制电压Vt40改变时的电路操作。当控制电压Vt40足够低，即接近地电压时，如果偏置电流I1b小于控制电流IA，则所有开关SW1至SW4都断开。在这种情况下，以类似于第二现有技术示例的方式，施加于n型MOS晶体管Q1的电压信号Vin按n型MOS晶体管Q1的电流信号、p型MOS晶体管Q2的栅极电压信号和p型MOS晶体管Q3的电流信号Iout的顺序，进行传输。

当增大控制电压Vt40以便在控制电流IA和IB之间调节偏置电流I1b时，开关SW1和开关SW3导通，从而p型MOS晶体管Q2和Q41使它们的栅极端子、源极端子及漏极端子相互连接，由此执行并行操作。而且，因为p型MOS晶体管Q3和Q43使它们的栅极端子、源极端子及漏极端子相互连接，所以它们执行并行操作。

当进一步增大控制电压Vt40、以致偏置电流I1b变得大于控制电流IB时，所有开关电路SW1至SW4都导通，从而p型MOS晶体管Q2、Q41和Q42使它们的栅极端子、源极端子及漏极端子相互连接，并执行并行操作。而且，p型MOS晶体管Q3、Q43和Q44使它们的栅极端子、源极端子及漏极端子相互连接，并执行并行操作。

针对分别流入n型MOS晶体管Q1和p型MOS晶体管Q2、Q41和Q42的偏置电流I1b、I2b、I41b和I42b建立以下等式：

[等式5]

I_1b＝I_2b+I_41b+I_42b             (5)

在偏置电流I1小于控制电流IA的状态下，所有开关电路SW1至SW4都保持为断开状态，由此使偏置电流I1b变得等于偏置电流I2b。当偏置电流I1b在控制电流IA和IB之间时，开关电路SW1变为接通状态，使得偏置电流I2b变得等于通过从偏置电流I1b减去偏置电流I41b而得到的值。当偏置电流I1b增大到大于偏置电流IB的值时，开关电路SW1和SW3接通，使得偏置电流I2b变得等于通过从偏置电流I1b减去偏置电流I41b和I42b而得到的值。图9B示出了由偏置电流I2b在节点N42产生的电压VN42与控制电压Vt40之间的关系。可以看到，节点N42处的电压VN42具有以下特征：在宽的控制电压Vt40调节范围内，电压VN42的电压值有限地减小。

具体地说，p型MOS晶体管Q2的栅极-源极电压的绝对值被保持较小，从而使p型MOS晶体管Q2的工作点维持在饱和区中。因此，该实施方式能够在宽Gm值调节范围内、对电压信号Vin和输出电流Iout进行高度线性操作。

(第四示例)

图10是示出了本发明第四示例的电路图，它更具体地显示了图9A的电路图。

在图10中，和图4中相同的部件用相同的附图标记表示。在该实施方式中，第四实施方式中的开关电路SW1、SW2、SW3和SW4分别用n型MOS晶体管QS1、QS2、QS3和QS4来代替。运算放大器OA43的输出端连接到作为n型MOS晶体管QS1和QS3控制端的栅极端子。运算放大器OA44的输出端连接到作为n型MOS晶体管QS2和QS4控制端的栅极端子。参考电压Vref41被施加于运算放大器OA43的负(-)输入端和运算放大器OA44的负(-)输入端。p型MOS晶体管Q47的栅极端子连接到运算放大器OA43的正(+)输入端。p型MOS晶体管Q48的栅极端子连接到运算放大器OA44的正(+)输入端。n型MOS晶体管Q45、p型MOS晶体管Q47和运算放大器OA45分别与n型MOS晶体管Q1、p型MOS晶体管Q2及运算放大器OA1相对应。n型MOS晶体管Q46、p型MOS晶体管Q48、p型MOS晶体管Q49、n型MOS晶体管QS41及运算放大器OA46，分别与n型MOS晶体管Q1、p型MOS晶体管Q2、p型MOS晶体管Q41、n型MOS晶体管QS1及运算放大器OA1相对应。

控制电压Vt40连接到运算放大器OA1、OA45和OA46的正(+)输入端。DC电压信号Vinb41被施加于n型MOS晶体管Q45和Q46的栅极端子。作为高电平信号的DC电压信号VDD被施加于n型MOS晶体管QS41的栅极端子。

使控制电压Vt40从地电压开始增大。当控制电压Vt40具有足够小的值时，所有n型MOS晶体管QS1、QS2、QS3和QS4都保持为截止状态，使得节点N42处的DC电压分量VN42的值等于DC电压分量VN43。此外，节点N44处的DC电压分量VN44是高于DC电压分量VN42和VN43的电压。当控制电压Vt40进一步增大时，DC电压分量VN42和VN43同时降到参考电压Vref41之下。在这种情况下，因为n型MOS晶体管QS1和QS3转变到导通状态，所以节点N42处的DC电压分量VN42增大到等于DC电压分量VN44的值。当控制电压Vt40进一步增大时，DC电压分量VN42和VN44接着同时降到参考电压Vref41之下。在这种情况下，n型MOS晶体管QS2和QS4转变到导通状态，并且DC电压分量VN42增大。因此，在宽的控制电压Vt40调节范围内，DC电压分量VN42具有等于或高于参考电压Vref41的值。因此，因为p型MOS晶体管Q2的工作点被保持在饱和区中，所以在该示例中可以保持电压/电流转换的线性。

(第五实施方式)

图11是示出了本发明第五实施方式的电路图。n型MOS晶体管Q1、p型MOS晶体管Q2和Q3以及运算放大器OA1类似于图9中用相应附图标记表示的元件。图11中的p型MOS晶体管Q51、Q52、Q53和Q54是分别类似于p型MOS晶体管Q41、Q42、Q43和Q44的元件。

在该实施方式中，运算放大器OA1用作执行电压/电流转换的输入部分有源元件，并且p型MOS晶体管Q2用作电势控制电路。p型MOS晶体管Q2的栅极端子连接到运算放大器OA1的输出端，并且p型MOS晶体管Q2的漏极端子连接到n型MOS晶体管Q1的漏极端子。

p型MOS晶体管Q3用作输出部分电压/电流转换器电路。p型MOS晶体管Q3的栅极端子连接到p型MOS晶体管Q2的栅极端子。p型MOS晶体管Q2的漏极端子连接到p型MOS晶体管Q51和Q52的漏极端子。p型MOS晶体管Q3的漏极端子连接到p型MOS晶体管Q53和Q54的漏极端子。开关电路SW51的输入/输出端1连接到p型MOS晶体管Q51的栅极端子和p型MOS晶体管Q53的栅极端子。开关电路SW51的输入/输出端2连接到p型MOS晶体管Q2的栅极端子，并且输入/输出端3连接到电源电压V。开关电路SW52的输入/输出端4连接到p型MOS晶体管Q52的栅极端子和p型MOS晶体管Q54的栅极端子。开关电路SW52的输入/输出端5连接到p型MOS晶体管Q2的栅极端子，并且输入/输出端6连接到电源电压V。

控制电路3(111)的输出端连接到开关电路SW51的控制端7，并且控制电路4(112)的输出端连接到开关电路SW52的控制端8。

当n型MOS晶体管Q1的偏置电流I1b等于或小于施加于控制电路3的电流IA5时，控制电路3向开关电路SW51的控制端7提供控制信号VC3，以连接输入/输出端2和3。当n型MOS晶体管Q1的偏置电流I1b增大到施加于控制电路3的电流IA5或更大时，控制信号电路3向开关电路SW51的控制端7提供控制信号VC3，以连接输入/输出端1和2。

当n型MOS晶体管Q1的偏置电流I1b等于或小于施加于控制电路4的电流IB5时，控制电路4向开关电路SW52的控制端8提供控制信号VC4，以连接输入/输出端5和6。当n型MOS晶体管Q1的偏置电流I1b增大到施加于控制电路4的电流IB5或更大时，控制电路4向开关电路SW52的控制端8提供控制信号VC4，以连接输入/输出端4和5。

在该实施方式中，当所有开关电路都处于断开状态时，以类似于图2中第二现有技术示例的电路的方式执行操作。具体地说，通过调节控制电压Vt50来调节节点N51处的电势VN51，由此调节Gm值。

当控制电压Vt50足够小，并且n型MOS晶体管Q1的偏置电流I1b小于施加于控制电路3的电流IA5时，所有开关电路Q51至Q54都断开，使得施加于n型MOS晶体管Q1的电压信号Vin按n型MOS晶体管Q1的源极-漏极电流信号、p型MOS晶体管Q2的栅极电压信号和p型MOS晶体管Q3的电流信号Iout的顺序，进行传输。

当增大控制电压Vt50以便在电流IA5和电流IB5之间调节n型MOS晶体管Q1的偏置电流I1b时，输入/输出端1和2连接，并且p型MOS晶体管Q2和Q51使它们的栅极端子、源极端子及漏极端子相互连接，以执行并行操作。此外，p型MOS晶体管Q3和Q53使它们的栅极端子、源极端子及漏极端子相互连接，以执行并行操作。

当进一步增大控制电压Vt50以便将n型MOS晶体管Q1的偏置电流I1b调节为高于电流IB5的值时，开关电路SW52的输入/输出端4和5连接。结果，p型MOS晶体管Q2、Q51和Q52也使它们的栅极端子、源极端子及漏极端子相互连接，由此执行并行操作。此外，p型MOS晶体管Q3、Q53和Q54使它们的栅极端子、源极端子及漏极端子相互连接，以执行并行操作。

针对流入n型MOS晶体管Q1和p型MOS晶体管Q2、Q51和Q52的偏置电流建立以下等式(6)：

[等式6]

I_1b＝I_2b+I_51b+I_52b                     (6)

在n型MOS晶体管Q1的偏置电流I1b小于电流IA5的状态下，开关电路SW51和SW52保持为断开状态，从而使p型MOS晶体管Q2的偏置电流I2b变得等于n型MOS晶体管Q1的偏置电流I1b。

当在电流IA5和电流IB5之间调节n型MOS晶体管Q1的偏置电流I1b时，开关电路SW51的输入/输出端1和2连接，使得p型MOS晶体管Q2的偏置电流I2b变得，等于通过从n型MOS晶体管Q1的偏置电流I1b减去n型MOS晶体管Q51的偏置电流I51b而得到的值。

当n型MOS晶体管Q1的偏置电流I1b增大到电流IB5或更高时，开关电路SW52的输入/输出端4和5进一步连接，使得p型MOS晶体管Q2的偏置电流I2b变得，等于通过从n型MOS晶体管Q1的偏置电流I1b减去n型MOS晶体管Q51的偏置电流I51b和p型MOS晶体管Q52的偏置电流I52b而得到的值。

p型MOS晶体管Q2的偏置电流I2b所关联的节点N51的电势VN51与控制电压Vt50之间的关系，以类似于第四实施方式的图9B所示的电势VN42与控制电压Vt40之间的关系变化。和节点N51的电势VN51关联的p型MOS晶体管Q2的偏置电流I2b的特征在于：在宽的控制电压Vt50调节范围内，其增大受到抑制。这意味，p型MOS晶体管Q2的栅极-源极电压的绝对值被保持得较小，从而将p型MOS晶体管Q2的工作点维持在饱和区中。因此，在宽的控制电压Vt50调节范围内，由p型MOS晶体管Q2的工作点从饱和区转移到三极管区而造成的线性降级不会发生，从而，根据该实施方式可以在宽Gm值调节范围内保持电压/电流转换的线性。

(第五示例)

图12是示出了本发明第五示例的电路图，它更具体地显示了图11的电路图。

在图12中，和图10中相同的部件用相同的附图标记表示。

在该实施方式中，和图11中开关电路SW51对应的元件由n型MOS晶体管QS5和p型MOS晶体管QS6组成。n型MOS晶体管QS5的栅极端子连接到p型MOS晶体管QS6的栅极端子，以便用作控制端SWC3；n型MOS晶体管QS5的漏极端子连接到p型MOS晶体管QS6的漏极端子，以便用作输入/输出端SWT31；并且n型MOS晶体管QS5的源极端子用作输入/输出端SWT32。而p型MOS晶体管QS6的源极端子连接到电源电压V。

此外，和图11中开关电路SW52对应的元件由n型MOS晶体管QS7和p型MOS晶体管QS8组成。n型MOS晶体管QS7的栅极端子连接到p型MOS晶体管QS8的栅极端子，以便用作控制端SWC4；n型MOS晶体管QS7的漏极端子连接到p型MOS晶体管QS8的漏极端子，以便用作输入/输出端SWT41；并且n型MOS晶体管QS7的源极端子用作输入/输出端SWT42。而p型MOS晶体管QS8的源极端子连接到电源电压V。

n型MOS晶体管QS5的栅极端子和p型MOS晶体管QS6的栅极端子连接到运算放大器OA53的输出端，并且n型MOS晶体管QS7的栅极端子和p型MOS晶体管QS8的栅极端子连接到运算放大器OA54的输出端。

参考电压Vref51被施加于运算放大器OA53和运算放大器OA54的负(-)输入端，并且p型MOS晶体管Q57的栅极端子连接到运算放大器OA53的正(+)输入端。n型MOS晶体管Q55、p型MOS晶体管Q57和运算放大器OA55分别对应于n型MOS晶体管Q1、p型MOS晶体管Q2和运算放大器OA1，并组成复本电路(duplicationcircuit)。

p型MOS晶体管Q57的栅极端子连接到运算放大器OA54的正(+)输入端。n型MOS晶体管Q56和Q58、p型MOS晶体管Q58和Q59以及运算放大器OA56分别对应于n型MOS晶体管Q1和QS5、p型MOS晶体管Q2和Q51以及运算放大器OA1。控制电压Vt50被施加于运算放大器OA1、OA55和OA56的正(+)输入端。

DC信号Vinb51被施加于n型MOS晶体管Q55和Q56的栅极端子。

当控制电压Vt50接近地电压并且足够小时，节点N55和N56处的电势VN55和VN56高于Vref51，使得运算放大器OA53和运算放大器OA54的输出电压为低电平输出。结果，n型MOS晶体管QS5和QS7截止，而p型MOS晶体管QS6和QS8导通。结果，因为p型MOS晶体管Q51、Q52、Q53和Q54的各自栅极端子都连接到电源电压V，所以p型MOS晶体管Q51、Q52、Q53和Q54截止。仅供参考，节点N52处的DC电压VN52等于节点N55处的DC电压VN55，并且节点N56处的DC电压分量VN56具有大大高于VN52和VN55的电压值。

当控制电压Vt50进一步增大时，VN52和VN55同时降到参考电压Vref51之下，同时它们保持相等值。在这种情况下，运算放大器OA53的输出电势变为高电平。结果，n型MOS晶体管QS5导通，而p型MOS晶体管QS6截止，由此使VN52增大到等于VN56的值。

当控制电压Vt50进一步增大时，VN52和VN56同时降到参考电压Vref51之下。在这种情况下，n型MOS晶体管QS7导通，而p型MOS晶体管QS8截止，从而使VN52增大。因此，因为在宽的控制电压Vt50调节范围内、VN52都等于或高于参考电压Vref51，所以p型MOS晶体管Q2的工作点被保持在饱和区中，由此保持该示例的电压/电流转换器电路的高度线性。

(第六实施方式)

图13A是示出了本发明第六实施方式的电路图，并且图13B是图13A所示的可变增益电压/电流转换器电路gm1至gm4(131至134)的详细电路图。图4所示第一实施方式的可变增益电压/电流转换器电路用于第六实施方式的可变增益电压/电流转换器电路，并且这些电路和电容性元件C1和C2用于组成宽带宽可变次级低通滤波器电路。等式(7)示出了该滤波器电路的传输函数：

[等式7]

$F\left(S\right)=\frac{\frac{{\mathrm{gm}}_1\·{\mathrm{gm}}_3}{C_1\·C_2}}{S^2+\frac{{\mathrm{gm}}_2}{C_1}S+\frac{{\mathrm{gm}}_3\·{\mathrm{gm}}_4}{C_1\·C_2}}\left(7\right)$

当通过控制控制电压Vt60而使4个放大器(gm1至gm4)的增益增大A倍时，传递函数由以下等式给出：

[等式8]

$\frac{\frac{A\·{\mathrm{gm}}_1\·A\·{\mathrm{gm}}_3}{C_1\·C_2}}{S^2+\frac{A\·{\mathrm{gm}}_2}{C_1}S+\frac{A\·{\mathrm{gm}}_3\·A\·{\mathrm{gm}}_4}{C_1\·C_2}}=\frac{\frac{{\mathrm{gm}}_1\·{\mathrm{gm}}_3}{C_1\·C_2}}{{\left(\frac{S}{A}\right)}^2+\frac{{\mathrm{gm}}_2}{C_1}\·\frac{S}{A}+\frac{{\mathrm{gm}}_3\·{\mathrm{gm}}_4}{C_1\·C_2}}=F\left(\frac{S}{A}\right)---\left(8\right)$

应该理解，相对于频率轴使新传递函数比原始传输函数增大A倍。换句话说，应该理解，新传递函数的频带宽度比原始传递函数的频带宽度增大了A倍。图14显示了该特性。

在上述实施方式和示例中，所有n型MOS晶体管都可以用p型MOS晶体管来代替，并且所有p型MOS晶体管都可以用n型MOS晶体管来代替。进一步，可以用任意有源元件如双极晶体管、MES(金属半导体)型场效应晶体管(FET)等，来代替这些元件。

Claims (7)

1.一种可变增益电压/电流转换器电路，包括：

具有输入端、输出端和接地端的输入部分有源元件，用于执行电压/电流转换；

电势控制电路，用于对所述输入部分有源元件的电压/电流转换增益进行控制，所述电势控制电路利用反馈电路拓扑结构，根据所述输入部分有源元件的期望电压/电流转换增益，来将所述输入部分有源元件的输出端的电势固定至期望值，在反馈电路拓扑结构中，反馈回路包括所述输入部分有源元件；

输出部分电压/电流转换器电路，用于产生与从所述电势控制电路产生的电压信号相对应的电流；以及

与所述输入部分有源元件的输出端相连的电流补偿电路，用于根据从所述输入部分有源元件的输出端流出的直流电流量来产生到所述输入部分有源元件的直流电流。

2.根据权利要求1所述的可变增益电压/电流转换器电路，其中：

所述电势控制电路包括：

电压比较器电路，具有被施以电势控制信号的第一输入端，和连接到所述输入部分有源元件的输出端的第二输入端；以及

中间有源元件，用于执行电压/电流转换，并且具有与所述电压比较器电路的输出端相连的输入端和与所述输入部分有源元件的输出端相连的输出端。

3.根据权利要求2所述的可变增益电压/电流转换器电路，其中所述电压比较器电路包括运算放大器。

4.根据权利要求2或3所述的可变增益电压/电流转换器电路，其中所述电流补偿电路包括：补偿有源元件，所述补偿有源元件具有被施以电流补偿电压信号的输入端和与所述输入部分有源元件的输出端相连的输出端；以及由具有相同连接的所述输入部分有源元件、所述电势控制电路和所述补偿有源元件的复制构成的复制电路，所述电流补偿电路内部具有反馈回路，所述反馈回路通过给所述补偿有源元件的复制的输入端提供电压信号而形成，所述电压信号是通过对所述电压比较器的复制的输出信号进行放大产生的，并且被用作所述电流补偿信号。

5.根据权利要求4所述的可变增益电压/电流转换器电路，其中，所述电流补偿电路还包括：

运算放大器，所述运算放大器在第一输入端被施以参考电压信号，并在第二输入端被施以所述电压比较器的复制的输出电压信号。

6.根据权利要求1所述的可变增益电压/电流转换器电路，其中形成所述可变增益电压/电流转换器电路一部分的所述有源元件包括场效应晶体管或双极晶体管。

7.一种滤波器电路，包括：

根据权利要求1至6任一权利要求所述的可变增益电压/电流转换器电路和电容性元件的组合电路；以及

用于通过改变所述可变增益电压/电流转换器电路的增益来调节通频带的装置。

Images