JPWO2005029702A1 - 半導体スイッチ回路 - Google Patents
半導体スイッチ回路 Download PDFInfo
- Publication number
- JPWO2005029702A1 JPWO2005029702A1 JP2005514044A JP2005514044A JPWO2005029702A1 JP WO2005029702 A1 JPWO2005029702 A1 JP WO2005029702A1 JP 2005514044 A JP2005514044 A JP 2005514044A JP 2005514044 A JP2005514044 A JP 2005514044A JP WO2005029702 A1 JPWO2005029702 A1 JP WO2005029702A1
- Authority
- JP
- Japan
- Prior art keywords
- switch
- semiconductor switch
- semiconductor
- voltage
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Electronic Switches (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
図7に周知のマトリクス回路を用いた半導体デバイス試験装置の構成を示す。電圧・電流発生器群10は各種の電圧V1、V2、V3、V4を出力し、マトリックス回路20の入力端子IN1〜IN4にこれらの電圧V1〜V4を印加する。マトリックス回路20はスイッチSをマトリクス状に配置し、いずれか1つのスイッチSを選択的にオンの状態に制御し、出力端子OUT1〜OUT4の内の1つに電圧V1〜V4の内の1つを選択的に出力する。
つまり、マトリックス回路20の存在により各ピンP1〜P4の何れにも電圧V1〜V4のどの電圧も印加することができる構造とされ、各電圧V1〜V4の印加状態における電流を測定し、その電流が予め予定した値の範囲に入っているか否かを試験する電圧印加電流測定試験と、各ピンP1〜P4に所定の電流を流し、その電流の印加状態で各ピンP1〜P4に所定の電圧が発生するか否かを試験する電流印加電圧測定試験が行われる。
図8Aに示すリーク電流IR及び図8Bに示すリーク電流IR1、IR2は共に入力端子IN又は出力端子OUTを通じて外部に流れ出すか、又は外部から吸い込むことによって半導体スイッチS3又はS1、S2を流れる。従って、図8に示す従来の半導体スイッチ回路を図7に示したマトリックス回路20に適用した場合には半導体スイッチ回路を流れるリーク電流が測定誤差を発生させる不都合が生じる。
従来はリーク電流の影響を回避するために機械式接点リレーを使わざるを得なかった。更に、実際にはリレー接点の寿命から水銀リレーを用いることになっていた。然し乍ら、水銀リレーは環境問題で今後使用が制限されることと、水銀リレーは取り付け姿勢に制限があるために、マトリックス回路20を被試験半導体デバイス30の近くに配置されるテストヘッドに実装することは難しく、試験装置本体側に設置しなければならないため、マトリックス回路20とテストヘッドとの間を長いケーブルで接続しなければならなかった。
この発明の第4の観点によれば、前記第1又は第2の観点で得られた半導体スイッチ回路において、上記電圧印加手段を利得が約+1の状態に設定された直流増幅器と、この直流増幅器の出力端子と電圧印加点との間に接続された抵抗器とによって構成する。
この発明の第6の観点によれば、前記第1乃至第5の観点による半導体スイッチを交点スイッチとして用いて、マトリクス回路を構成する。
この発明の第7の観点によれば、前記第6の観点によるマトリクス回路を用いて、半導体デバイス試験装置を構成する。
また、この改良されたマトリクス回路を、図7に示した半導体デバイス試験装置のマトリックス回路に適用した場合、斯かる改良されたマトリクス回路は、被試験半導体デバイス30を試験装置に接続するために設けられているテストヘッドに直接搭載することができ、被試験半導体デバイスとマトリックス回路20との間のケーブル長を短くでき、またマトリックス回路からリーク電流が流れ出ることはなく、測定に誤差を発生させない改良された半導体デバイス試験装置が得られる。
入力端子INと出力端子OUTの間に第1半導体スイッチSW1と、第2半導体スイッチSW2及び第3半導体スイッチSW3(以下単に第1スイッチ、第2スイッチ、第3スイッチと称す)を直列に接続する。これらの第1スイッチSW1、第2スイッチSW2、第3スイッチSW3はそれぞれFET或は発光素子と受光素子とによって構成されるフォトモスリレー或はその他の型式の半導体スイッチで構成される。第1スイッチSW1の一端は入力端子INに接続され、他端は第2スイッチSW2の一端に接続され、第2スイッチSW2の他端は第3スイッチSW3の一端に接続され、第3スイッチSW3の他端が出力端子OUTに接続される。
電圧印加手段M1とM2は、その入力端子が入力端子INまたは出力端子OUTに接続され、利得が約+1に設定され、入力インピーダンスが高い直流増幅器A1及びA2と、この直流増幅器A1及びA2の出力端子と接続点JまたはKとの間に接続された電圧印加手段用半導体スイッチSW4とSW5とによって構成することができる。
SCONはスイッチ制御手段を示す。このスイッチ制御手段SCONは第1スイッチSW1、第2スイッチSW2、第3スイッチSW3のそれぞれを連動させてオン、オフ制御すると共に、電圧印加手段M1とM2を構成するスイッチSW4とSW5を連動させてオン、オフ制御する。スイッチSW4とSW5のオン、オフ動作は第1スイッチSW1、第2スイッチSW2、第3スイッチSW3のオン、オフ動作と逆モードで動作する。
この結果、第1スイッチSW1と第3スイッチSW3の各両端は同一電位に保持されこれら第1スイッチSW1と第3スイッチSW3にリーク電流は流れない。但し、ここで第2スイッチSW2の両端に入力端子INと出力端子OUTとの間に掛かる電位差が与えられ、この電位差に対応して第2スイッチSW2にリーク電流が流れることになる。
図2Bは入力端子INが負電位−Vで、出力端子OUTが0Vである場合のリーク電流I2の電流通路を示す。この場合は直流増幅器A2がリーク電流I2に相当する電流を出力し、直流増幅器A1がその電流を吸い込む動作を実行する。このように入力端子INの電位が正電位と負電位に変化する場合には直流増幅器A1とA2は正と負の2電源で動作させる必要がある。但し、入力端子INに与えられる電圧の範囲が正電位のみ、或は負電位のみである場合はその必要はなく、正電圧のみで動作する増幅器、又は負電圧のみで動作する増幅器でよい。
スイッチ制御手段SCONにより第2スイッチSW2がオンの状態に制御され、同時にスイッチSW4とSW5がオフの状態に制御された場合(図3A)には、第1スイッチSW1、第2スイッチSW2と第3スイッチSW3の直列接続回路に入力端子INと出力端子OUTとの間に印加されている電圧が掛かる。この電圧の極性が入力端子IN側が正電位である場合は第1スイッチSW1と第3スイッチSW3を構成するダイオードD1が導通し、この導通により入力端子INに与えている電圧が出力端子OUTに出力される。また入力端子IN側が負電位である場合はダイオードD2が導通し、ダイオードD2の導通により出力端子OUTに負電位が伝達される。尚このとき半導体スイッチSW4とSW5はオフの状態にあるが、この状態では電圧印加手段M1とM2の両端は第1スイッチSW1と第3スイッチSW3のダイオードで短絡されており、同電位に維持されているからスイッチSW4とSW5にリーク電流は流れない。
この実施例でもスイッチ制御手段SCONにより第1スイッチSW1〜第3スイッチSW3が全てオンの状態に制御された場合(図4A)では、前述の実施例と同様に入力端子INに与えた電圧は出力端子OUTに出力される。また、電圧印加手段M1とM2の両端は第1スイッチSW1と第3スイッチSW3で短絡されており、同電位に維持されているからスイッチSW4とSW5にリーク電流は流れない。
唯一問題なのは、このリーク電流が抵抗器Rを流れ、抵抗器Rにおいて電圧降下が発生する。この電圧降下による影響が考えられる。
この実施例でも、スイッチ制御手段SCONにより第2スイッチSW2と第3スイッチSW3がオン、スイッチSW5がオフの状態に制御された場合では、入力端子INと出力端子OUTとの間が導通し、入力端子INと出力端子OUTは同電位に維持される。このとき、電圧印加手段M2の両端は第3スイッチSW3で短絡されているから、スイッチSW5にリーク電流は流れない。
この実施例でも、スイッチ制御手段SCONにより第1スイッチSW1と第2スイッチSW2がオン、スイッチSW4がオフの状態に制御された場合では、入力端子INと出力端子OUTとの間が導通し、入力端子INと出力端子OUTは同一電位に維持される。このとき、電圧印加手段M1の両端は第1スイッチSW1で短絡されているから、スイッチSW4にリーク電流は流れない。
また、実施例4及び5で説明した半導体スイッチ回路は、入力端子IN側又は出力端子OUT側の何れか一方でリーク電流が流れることを許容できる装置に適用することができる。
この発明の第6の観点によれば、前記第1乃至第5の観点による半導体スイッチ回路を交点スイッチとして用いて、マトリクス回路を構成する。
この発明の第7の観点によれば、前記第6の観点によるマトリクス回路を用いて、半導体デバイス試験装置を構成する。
一方、スイッチ制御手段SCONにより第2スイッチSW2と第3スイッチSW3がオフ、スイッチSW5がオンの状態に制御された場合(図5)には、入力端子INと出力端子OUTの間は開放され、接続点Kは電圧印加手段M2の動作により出力端子OUTの電位が印加される。従って、このとき第2スイッチSW2の両端に、入力端子INと出力端子OUTとの間に印加されている電圧(+Vと0)又は(−Vと0)が印加され、この電圧によって第2スイッチSW2にリーク電流(I1又はI2)が流れるが、このリーク電流は電圧印加手段M2を構成する直流増幅器A2から出力されるか又は直流増幅器A2を通って流入する。従って、このリーク電流は入力端子IN側には流れるが、出力端子OUT側には流れない。(図5に電流経路を図2Aと2Bに準じて記入してあるので参照)
【実施例5】
Claims (7)
- 入力端子と出力端子との間に挿入され、直列接続された第1半導体スイッチ、第2半導体スイッチ、第3半導体スイッチと、
一端が上記入力端子に接続され、他端が第2半導体スイッチの一端に接続された第1半導体スイッチ及び一端が第2半導体スイッチの他端と接続され、他端が上記出力端子に接続された第3半導体スイッチのそれぞれに並列接続された、第1及び第2電圧印加手段と、
上記第1半導体スイッチ、第2半導体スイッチ、第3半導体スイッチを連動させてオン及びオフの状態に制御し、同時に逆モードで第1及び第2電圧印加手段を連動させてオフ及びオンの状態に制御するスイッチ制御手段と、
を具え、
スイッチ制御手段によって上記第1半導体スイッチ、第2半導体スイッチ、第3半導体スイッチが連動されてオフの状態に制御されたときに、上記第1及び第2電圧印加手段がそれぞれオン状態に制御されて、第1電圧印加手段が入力端子の電位を上記第1半導体スイッチと第2半導体スイッチとの接続点である第1電圧印加点に印加し、第2電圧印加手段が出力端子の電位を上記第2半導体スイッチと第3半導体スイッチとの接続点である第2電圧印加点に印加する、
ように構成した半導体スイッチ回路。 - 入力端子と出力端子との間に挿入され、互いに直列接続された少なくとも2個の半導体スイッチと、
上記2個の半導体スイッチのいずれか一方に並列接続された電圧印加手段と、
上記2個の半導体スイッチを連動させてオンの状態とオフの状態に制御し、同時に逆モードで上記電圧印加手段オフ及びオンの状態に制御するスイッチ制御手段と、
を具え、
スイッチ制御手段によって上記2個の半導体スイッチが連動されてオフの状態に制御されたときに、上記電圧印加手段が、オン状態に制御されて、当該電圧印加手段が並列接続した一方の半導体スイッチが接続している入力端子又は出力端子の電位を上記2個の半導体スイッチの接続点である電圧印加点に印加する、
ように構成した半導体スイッチ回路。 - 上記電圧印加手段は
利得が約+1の状態に設定された直流増幅器と、
この直流増幅器の出力端子と電圧印加点との間に接続され、上記半導体スイッチと逆モードで動作する電圧印加手段用半導体スイッチとによって構成した請求項1又は2記載の半導体スイッチ回路。 - 上記電圧印加手段は
利得が約+1の状態に設定された直流増幅器と、
この直流増幅器の出力端子と電圧印加点との間に接続された抵抗器とによって構成した請求項1又は2記載の半導体スイッチ回路。 - 上記電圧印加手段は、並列接続された半導体スイッチをダイオードの逆並列接続素子で構成した請求項1又は2記載の半導体スイッチ回路。
- 複数個の入力端子と、
複数個の出力端子と、
これら一方の入力端子と他方の出力端子間にマトリクス状に配置された半導体スイッチとを具え、上記マトリクス状に配置された半導体スイッチとして、請求項1乃至5のいずれかに記載の半導体スイッチを用いて構成したマトリクス回路。 - 請求項1乃至5のいずれかに記載の半導体スイッチを用いたマトリクス回路によって複数個の電圧・電流発生器を被試験半導体デバイスの複数個の端子ピンに接続可能に構成した半導体デバイス試験装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003326549 | 2003-09-18 | ||
JP2003326549 | 2003-09-18 | ||
PCT/JP2004/013460 WO2005029702A1 (ja) | 2003-09-18 | 2004-09-15 | 半導体スイッチ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3986538B2 JP3986538B2 (ja) | 2007-10-03 |
JPWO2005029702A1 true JPWO2005029702A1 (ja) | 2007-11-15 |
Family
ID=34372826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005514044A Expired - Fee Related JP3986538B2 (ja) | 2003-09-18 | 2004-09-15 | 半導体スイッチ回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7271600B2 (ja) |
JP (1) | JP3986538B2 (ja) |
KR (1) | KR100777027B1 (ja) |
DE (1) | DE112004001739B4 (ja) |
WO (1) | WO2005029702A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8253474B2 (en) * | 2011-01-25 | 2012-08-28 | Advantest Corporation | Leakage compensated electronic switch |
JP2020155177A (ja) * | 2019-03-19 | 2020-09-24 | キオクシア株式会社 | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0329512A (ja) * | 1989-06-27 | 1991-02-07 | Nec Kansai Ltd | 半導体アナログスイッチ回路 |
JP2802381B2 (ja) * | 1995-06-22 | 1998-09-24 | 株式会社メルコ | 保護装置 |
WO2004038919A1 (ja) * | 2002-10-24 | 2004-05-06 | Matsushita Electric Industrial Co., Ltd. | 電圧発生回路、電圧発生装置及びこれを用いた半導体装置、並びにその駆動方法 |
-
2004
- 2004-09-15 WO PCT/JP2004/013460 patent/WO2005029702A1/ja active Application Filing
- 2004-09-15 US US10/572,185 patent/US7271600B2/en not_active Expired - Fee Related
- 2004-09-15 JP JP2005514044A patent/JP3986538B2/ja not_active Expired - Fee Related
- 2004-09-15 KR KR1020067004590A patent/KR100777027B1/ko not_active IP Right Cessation
- 2004-09-15 DE DE112004001739T patent/DE112004001739B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3986538B2 (ja) | 2007-10-03 |
US20070120573A1 (en) | 2007-05-31 |
WO2005029702A1 (ja) | 2005-03-31 |
KR20060060034A (ko) | 2006-06-02 |
US7271600B2 (en) | 2007-09-18 |
KR100777027B1 (ko) | 2007-11-16 |
DE112004001739B4 (de) | 2008-12-18 |
DE112004001739T5 (de) | 2006-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8589139B2 (en) | Method and circuit configuration for simulating fault states in a control unit | |
KR100238744B1 (ko) | 기판상에 집적된 테스트 시스템,동 테스트 시스템이 제공된 기판 및 동 테스트 시스템의 사용 방법 | |
JP4290370B2 (ja) | ディスプレイを駆動する駆動デバイス及び駆動デバイスを含むディスプレイ装置 | |
JP4887280B2 (ja) | 半導体素子試験用の2チャンネルソース測定ユニット | |
JP4405242B2 (ja) | センサの異常検出装置及びセンサの異常検出方法 | |
CN108512516B (zh) | 运算放大器、对应的电路、设备以及方法 | |
KR100903405B1 (ko) | 전압인가 전류측정 장치 및 그것에 사용되는 스위치부착 전류 버퍼 | |
US20150226783A1 (en) | Probe card and wafer test system including the same | |
JPS59122123A (ja) | 高電圧アナログ・ソリツドステイト・スイツチ | |
JP3986538B2 (ja) | 半導体スイッチ回路 | |
KR101332072B1 (ko) | 전원장치에 사용되는 ic 회로 | |
CN111971564B (zh) | 车载用的电压检测电路 | |
US11733299B2 (en) | Test apparatus and method for synthetically testing at least one switch device for a high-voltage battery of a vehicle | |
JP2022022686A (ja) | 故障診断装置 | |
US5994947A (en) | Low leakage solid state switch | |
JP2002168914A (ja) | 安定化電源装置 | |
JPH0329512A (ja) | 半導体アナログスイッチ回路 | |
JP2002185033A (ja) | 多チャンネル型の半導体リレー及びフォトカプラ | |
EP0995997A1 (en) | Apparatus for detecting trouble with solenoid-operated device | |
JP2008541589A (ja) | 集積ドライバ回路構造 | |
JP2001133519A (ja) | Ic試験装置 | |
JP4097447B2 (ja) | 試験回路 | |
JP2009300300A (ja) | 回路検査方法および検査回路 | |
JP2023116361A (ja) | 発光装置の検査方法および発光装置の検査装置 | |
JP4893962B2 (ja) | 半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070710 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070821 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |