JP3986538B2 - 半導体スイッチ回路 - Google Patents

Description

【技術分野】
【０００１】
この発明は例えば半導体デバイス試験装置等に利用して好適な半導体スイッチ回路に関し、特にリーク電流が外部に洩れることがない半導体スイッチ回路に関する。
【背景技術】
【０００２】
半導体デバイス試験装置では半導体デバイスの各端子（以下ピンと称す）の直流特性を試験するために電圧値の異なる電圧・電流発生器を多数用意し、この多数の電圧、電流発生器の出力をマトリックス回路を通じて被試験デバイスの各ピンに選択的に印加し、各ピンに任意の電圧を印加して直流試験を行う方法を採っている。
図７に周知のマトリクス回路を用いた半導体デバイス試験装置の構成を示す。電圧・電流発生器群１０は各種の電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４を出力し、マトリックス回路２０の入力端子ＩＮ１〜ＩＮ４にこれらの電圧Ｖ１〜Ｖ４を印加する。マトリックス回路２０はスイッチＳをマトリクス状に配置し、いずれか１つのスイッチＳを選択的にオンの状態に制御し、出力端子ＯＵＴ１〜ＯＵＴ４の内の１つに電圧Ｖ１〜Ｖ４の内の１つを選択的に出力する。
【０００３】
マトリックス回路２０の出力端子ＯＵＴ１〜ＯＵＴ４には被試験半導体デバイス３０の各ピンＰ１〜Ｐ４が接続され、各ピンＰ１〜Ｐ４に電圧Ｖ１〜Ｖ４の任意の電圧を印加し、各ピンの直流特性を測定する。
つまり、マトリックス回路２０の存在により各ピンＰ１〜Ｐ４の何れにも電圧Ｖ１〜Ｖ４のどの電圧も印加することができる構造とされ、各電圧Ｖ１〜Ｖ４の印加状態における電流を測定し、その電流が予め予定した値の範囲に入っているか否かを試験する電圧印加電流測定試験と、各ピンＰ１〜Ｐ４に所定の電流を流し、その電流の印加状態で各ピンＰ１〜Ｐ４に所定の電圧が発生するか否かを試験する電流印加電圧測定試験が行われる。
【０００４】
図７に示したマトリックス回路２０において、スイッチＳがオンになっている線同士は同電位に保持されるが、オフの状態にあるスイッチＳには各電圧Ｖ１〜Ｖ４に相当する電位差が与えられる。このため、例えばＦＥＴ（電界効果トランジスタ）、或は発光素子と受光素子とによって構成されるフォトモスリレー等で構成される半導体スイッチをマトリックス回路２０を構成するスイッチＳに適用したとすると、電位差が与えられている交点部分の半導体スイッチにはリーク電流が発生し、そのリーク電流が測定誤差を与える不都合が生じる。
【０００５】
図８に従来の半導体スイッチ回路の構成を示す。図８Ａは入力端子ＩＮと出力端子ＯＵＴとの間が導通している状態、図８Ｂは入力端子ＩＮと出力端子ＯＵＴとの間が非導通の状態を示している。半導体スイッチＳ１、Ｓ２、Ｓ３はそれぞれＦＥＴ或は発光素子と受光素子とで構成されるフォトモスリレーなどの半導体スイッチが用いられる。図８Ａに示すスイッチＳ１、Ｓ２がオン、スイッチＳ３がオフの状態では、オフの状態にある半導体スイッチＳ３に入力端子ＩＮに印加される電圧ＶＭが印加され、この電圧ＶＭの印加により半導体スイッチＳ３にリーク電流ＩＲが流れる。
【０００６】
一方、図８Ｂに示す半導体スイッチＳ１とＳ２がオフ、スイッチＳ３がオンの状態では、入力端子ＩＮと出力端子ＯＵＴとの間は開放され、入力端子ＩＮに供給される電圧は出力端子に出力されない。この場合半導体スイッチＳ１とＳ２に入力端子ＩＮに与えられている電圧ＶＭが２分割されて与えられるから、この２分割された電圧により半導体スイッチＳ１、Ｓ２にリーク電流ＩＲ１、ＩＲ２が流れる。
図８Ａに示すリーク電流ＩＲ及び図８Ｂに示すリーク電流ＩＲ１、ＩＲ２は共に入力端子ＩＮ又は出力端子ＯＵＴを通じて外部に流れ出すか、又は外部から吸い込むことによって半導体スイッチＳ３又はＳ１、Ｓ２を流れる。従って、図８に示す従来の半導体スイッチ回路を図７に示したマトリックス回路２０に適用した場合には半導体スイッチ回路を流れるリーク電流が測定誤差を発生させる不都合が生じる。
【０００７】
特に、図７では４入力端子と４ピン分の出力端子を持ったマトリクス回路構造を示したが、現実の半導体デバイス試験装置には４個以上の電圧・電流発生器群に連なる入力端子と、被試験半導体デバイス３０のピン数分の出力端子とを具備したマトリックス回路を必要とし、マトリックス回路の規模は大きい。つまり、実際のマトリックス回路に使われるスイッチＳの数は多く、これに伴ってオフの状態にあるスイッチの、それぞれにリーク電流が発生すると、そのリーク電流の和の量は大きくなり、大きな誤差となる。
従来はリーク電流の影響を回避するために機械式接点リレーを使わざるを得なかった。更に、実際にはリレー接点の寿命から水銀リレーを用いることになっていた。然し乍ら、水銀リレーは環境問題で今後使用が制限されることと、水銀リレーは取り付け姿勢に制限があるために、マトリックス回路２０を被試験半導体デバイス３０の近くに配置されるテストヘッドに実装することは難しく、試験装置本体側に設置しなければならないため、マトリックス回路２０とテストヘッドとの間を長いケーブルで接続しなければならなかった。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
解決しようとする課題は、水銀リレーの使用を止め、リーク電流が不可避の半導体スイッチを用いて、斯かるリーク電流の影響を小さくすることができ、然も実装位置に制限を受けないマトリックス回路を構成することができる半導体スイッチ回路を提供することである。
【課題を解決するための手段】
【０００９】
この発明の第１の観点によれば、入力端子と出力端子との間に、直列接続された第１半導体スイッチ、第２半導体スイッチ、第３半導体スイッチを挿入し、一端が上記入力端子に接続され他端が第２半導体スイッチの一端に接続された第１半導体スイッチ及び一端が第２半導体スイッチの他端に接続され、他端が上記出力端子に接続された第３半導体スイッチのそれぞれに、並列に、第１電圧印加手段及び第２電圧印加手段を接続し、スイッチ制御手段が、上記第１、第２、第３半導体スイッチを連動させてオン及びオフの状態に制御し、同時に逆モードで第１及び第２電圧印加手段を連動させてオフ及びオンの状態に制御し、スイッチ制御手段によって上記第１、第２、第３半導体スイッチが連動してオフの状態に制御されたときに、第１電圧印加手段が入力端子の電位を第１半導体スイッチと第２半導体スイッチとの接続点に印加し、第２電圧印加手段が出力端子の電位を第２半導体スイッチと第３半導体スイッチとの接続点に印加するように構成した半導体スイッチ回路を提供する。
【００１０】
この発明の第２の観点によれば、入力端子と出力端子との間に、直列接続された少なくとも２個の半導体スイッチを挿入し、上記２個の半導体スイッチのいずれか一方に並列に電圧印加手段を接続し、スイッチ制御手段がこれらの半導体スイッチを連動してオン及びオフ状態に制御し、同時に逆モードで上記電圧印加手段をオフ及びオンの状態に制御し、スイッチ制御手段によって２個の半導体スイッチが連動してオフの状態に制御されたときに、電圧印加手段が入力端子の電位又は出力端子の電位を２個の半導体スイッチの接続点に印加するように構成した半導体スイッチ回路を提供する。
【００１１】
この発明の第３の観点によれば、前記第１又は第２の観点で得られた半導体スイッチ回路において、上記電圧印加手段を利得が約＋１の状態に設定された直流増幅器と、この直流増幅器の出力端子と電圧印加点との間に接続され、上記半導体スイッチと逆モードで動作する電圧印加手段用半導体スイッチとによって構成する。
この発明の第４の観点によれば、前記第１又は第２の観点で得られた半導体スイッチ回路において、上記電圧印加手段を利得が約＋１の状態に設定された直流増幅器と、この直流増幅器の出力端子と電圧印加点との間に接続された抵抗器とによって構成する。
【００１２】
この発明の第５の観点によれば、前記第１又は第２の観点で得られた半導体スイッチ回路において、上記電圧印加手段が並列接続された半導体スイッチを、ダイオードの逆並列接続素子で構成する。
この発明の第６の観点によれば、前記第１乃至第５の観点による半導体スイッチ回路を交点スイッチとして用いて、マトリクス回路を構成する。
この発明の第７の観点によれば、前記第６の観点によるマトリクス回路を用いて、半導体デバイス試験装置を構成する。
【００１３】
この発明によれば、半導体スイッチと並列に電位印加手段を接続し、この電位印加手段により入力端子の電位及び出力端子の電位を直列接続した半導体スイッチの接続点に印加する。この電圧印加手段の電圧印加動作によりオフの状態にある半導体スイッチの両端に電位差が与えられない。この結果オフの状態で然も本来であれば電位差が与えられるはずの半導体スイッチでもその電位差が与えられないため、リーク電流の発生は抑えられる。従って、半導体スイッチを用いながらリーク電流の発生量が少ない半導体スイッチ回路を提供することができる。
【００１４】
この結果、この発明による半導体スイッチ回路を図７に示した半導体デバイス試験装置の従来のマトリックス回路２０に適用した場合、スイッチを全て半導体スイッチで構成できるから、従来使用せざるを得なかった水銀リレーによる制限が解消され、リーク電流による悪影響の発生を回避することができる改良されたマトリクス回路が得られる。
また、この改良されたマトリクス回路を、図７に示した半導体デバイス試験装置のマトリックス回路に適用した場合、斯かる改良されたマトリクス回路は、被試験半導体デバイス３０を試験装置に接続するために設けられているテストヘッドに直接搭載することができ、被試験半導体デバイスとマトリックス回路２０との間のケーブル長を短くでき、またマトリックス回路からリーク電流が流れ出ることはなく、測定に誤差を発生させない改良された半導体デバイス試験装置が得られる。
【図面の簡単な説明】
【００１５】
【図１】この発明に係る半導体スイッチの実施例１を示し、図１Ａはこの実施例１のオン状態時の接続図、図１Ｂはオフ状態時の接続図。
【図２】図２Ａ、２Ｂは、図１に示した実施例１のオフ状態時の動作の説明図。
【図３】図３Ａは、この発明の実施例２のオン状態時の接続図、図３Ｂは、オフ状態時の接続図。
【図４】図４Ａは、この発明の実施例３のオン状態時の接続図、図４Ｂは、オフ状態時の接続図。
【図５】この発明の実施例４のオフ状態時の接続図。
【図６】この発明の実施例５のオフ状態時の接続図。
【図７】従来のマトリックス回路を備える半導体デバイス試験装置の接続図。
【図８】図８Ａは、従来の半導体スイッチ回路のオン状態時の動作の説明図、図８Ｂは、オフ状態時の動作の説明図。
【発明を実施するための最良の形態】
【００１６】
以下本発明の実施の形態を図面を参照して実施例により説明する。
【実施例１】
【００１７】
図１にこの発明の実施例１を示す。図１に示すスイッチ回路は図７で説明した一つのスイッチＳに相当する。図１ＡはスイッチＳがオンの状態、図１ＢはスイッチＳがオフの状態を示す。
入力端子ＩＮと出力端子ＯＵＴの間に第１半導体スイッチＳＷ１と、第２半導体スイッチＳＷ２及び第３半導体スイッチＳＷ３（以下単に第１スイッチ、第２スイッチ、第３スイッチと称す）を直列に接続する。これらの第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３はそれぞれＦＥＴ或は発光素子と受光素子とによって構成されるフォトモスリレー或はその他の型式の半導体スイッチで構成される。第１スイッチＳＷ１の一端は入力端子ＩＮに接続され、他端は第２スイッチＳＷ２の一端に接続され、第２スイッチＳＷ２の他端は第３スイッチＳＷ３の一端に接続され、第３スイッチＳＷ３の他端が出力端子ＯＵＴに接続される。
【００１８】
第１スイッチＳＷ１には並列に入力端子ＩＮの電位を第１スイッチＳＷ１と第２スイッチＳＷ２との接続点Ｊに印加する第１電圧印加手段Ｍ１を接続する。第３スイッチＳＷ３には並列に出力端子ＯＵＴの電位を第２スイッチＳＷ２と第３スイッチＳＷ３との接続点Ｋに印加する第２電圧印加手段Ｍ２を接続する。
電圧印加手段Ｍ１とＭ２は、その入力端子が入力端子ＩＮまたは出力端子ＯＵＴに接続され、利得が約＋１に設定され、入力インピーダンスが高い直流増幅器Ａ１及びＡ２と、この直流増幅器Ａ１及びＡ２の出力端子と接続点ＪまたはＫとの間に接続された電圧印加手段用半導体スイッチＳＷ４とＳＷ５とによって構成することができる。
【００１９】
これらの電圧印加手段用半導体スイッチＳＷ４とＳＷ５もＦＥＴ或いはその他型式の半導体スイッチ素子を用いることができる。以下これらの電圧印加手段用半導体スイッチＳＷ４とＳＷ５も単にスイッチＳＷ４、ＳＷ５と称することにする。利得が＋１に設定された直流増幅器としては例えば反転入力端子と非反転入力端子とを有する演算増幅器の出力端子を反転入力端子に直結した構造で実現することができる。この場合、演算増幅器としては入力インピーダンスは可及的に高い増幅器を用いることが望ましい。
ＳＣＯＮはスイッチ制御手段を示す。このスイッチ制御手段ＳＣＯＮは第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３のそれぞれを連動させてオン、オフ制御すると共に、電圧印加手段Ｍ１とＭ２を構成するスイッチＳＷ４とＳＷ５を連動させてオン、オフ制御する。スイッチＳＷ４とＳＷ５のオン、オフ動作は第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３のオン、オフ動作と逆モードで動作する。
【００２０】
従って、スイッチ制御手段ＳＣＯＮにより第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３が連動して全てオンの状態に制御され、同時にスイッチＳＷ４とＳＷ５は連動してオフの状態に制御された場合（図１Ａ）には、入力端子ＩＮと出力端子ＯＵＴの間は第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３の直列接続回路で短絡され、入力端子ＩＮに与えられる電圧はそのまま出力端子ＯＵＴに出力される。尚このとき半導体スイッチＳＷ４とＳＷ５はオフの状態にあるが、この状態では電圧印加手段Ｍ１とＭ２の両端は第１スイッチＳＷ１と第３スイッチＳＷ３で短絡されており、同電位に維持されているからスイッチＳＷ４とＳＷ５にリーク電流は流れない。
【００２１】
一方、第１スイッチＳＷ１と、第２スイッチＳＷ２と、第３スイッチＳＷ３がオフの状態に制御され、同時にスイッチＳＷ４とＳＷ５がオンの状態に制御された場合（図１Ｂ）には、第１電圧印加手段Ｍ１は接続点Ｊに入力端子ＩＮの電位を印加し、第２電圧印加手段Ｍ２は接続点Ｋに出力端子ＯＵＴの電位を印加する。
この結果、第１スイッチＳＷ１と第３スイッチＳＷ３の各両端は同一電位に保持されこれら第１スイッチＳＷ１と第３スイッチＳＷ３にリーク電流は流れない。但し、ここで第２スイッチＳＷ２の両端に入力端子ＩＮと出力端子ＯＵＴとの間に掛かる電位差が与えられ、この電位差に対応して第２スイッチＳＷ２にリーク電流が流れることになる。
【００２２】
図２Ａは入力端子ＩＮが正電位＋Ｖで、出力端子ＯＵＴが０Ｖである場合のリーク電流Ｉ１の電流通路を示す。この場合は直流増幅器Ａ１がリーク電流Ｉ１に相当する電流を出力し、直流増幅器Ａ２はその電流Ｉ１を吸い込む動作を実行する。
図２Ｂは入力端子ＩＮが負電位−Ｖで、出力端子ＯＵＴが０Ｖである場合のリーク電流Ｉ２の電流通路を示す。この場合は直流増幅器Ａ２がリーク電流Ｉ２に相当する電流を出力し、直流増幅器Ａ１がその電流を吸い込む動作を実行する。このように入力端子ＩＮの電位が正電位と負電位に変化する場合には直流増幅器Ａ１とＡ２は正と負の２電源で動作させる必要がある。但し、入力端子ＩＮに与えられる電圧の範囲が正電位のみ、或は負電位のみである場合はその必要はなく、正電圧のみで動作する増幅器、又は負電圧のみで動作する増幅器でよい。
【００２３】
このように、この実施例１によれば入力端子ＩＮと出力端子ＯＵＴの間に電位差が与えられた状態で第１スイッチＳＷ１〜第３スイッチＳＷ３がオフの状態に制御されて、第２スイッチＳＷ２をリーク電流Ｉ１とＩ２が流れても、これらのリーク電流Ｉ１とＩ２は図２Ａと図２Ｂに示すように、電圧印加手段Ｍ１とＭ２を構成する直流増幅器Ａ１とＡ２の間で授受され、入力端子ＩＮと出力端子ＯＵＴを通じて外部に流れ出るか又は外部から流入することはない。つまり、測定系に誤差を与えることはない。尚、入力端子ＩＮと出力端子ＯＵＴには電圧印加手段Ｍ１とＭ２を構成する直流増幅器Ａ１とＡ２の入力端子に流れるリーク電流が流れるが、直流増幅器Ａ１とＡ２を入力インピーダンスの高い増幅器を用いることによりそのリーク電流は微少にすることができ、誤差を与えるに至ることはない。
【実施例２】
【００２４】
図３にこの発明の実施例２を示す。この実施例では第１スイッチＳＷ１と第３スイッチＳＷ３をダイオードＤ１とＤ２の逆並列接続で構成した場合を示す。
スイッチ制御手段ＳＣＯＮにより第２スイッチＳＷ２がオンの状態に制御され、同時にスイッチＳＷ４とＳＷ５がオフの状態に制御された場合（図３Ａ）には、第１スイッチＳＷ１、第２スイッチＳＷ２と第３スイッチＳＷ３の直列接続回路に入力端子ＩＮと出力端子ＯＵＴとの間に印加されている電圧が掛かる。この電圧の極性が入力端子ＩＮ側が正電位である場合は第１スイッチＳＷ１と第３スイッチＳＷ３を構成するダイオードＤ１が導通し、この導通により入力端子ＩＮに与えている電圧が出力端子ＯＵＴに出力される。また入力端子ＩＮ側が負電位である場合はダイオードＤ２が導通し、ダイオードＤ２の導通により出力端子ＯＵＴに負電位が伝達される。尚このとき半導体スイッチＳＷ４とＳＷ５はオフの状態にあるが、この状態では電圧印加手段Ｍ１とＭ２の両端は第１スイッチＳＷ１と第３スイッチＳＷ３のダイオードで短絡されており、同電位に維持されているからスイッチＳＷ４とＳＷ５にリーク電流は流れない。
【００２５】
一方、スイッチ制御手段ＳＣＯＮによりスイッチＳＷ２がオフの状態に制御され、同時にスイッチＳＷ４とＳＷ５がオンの状態に制御された場合（図３Ｂ）には、第１スイッチＳＷ１と第３スイッチＳＷ３を構成するダイオードＤ１とＤ２の並列接続回路は共にその両端間の電位が電圧印加手段によって同電位にされるので、オフの状態にされて、これら第１スイッチＳＷ１と第３スイッチＳＷ３にリーク電流は流れない。そして、第２スイッチＳＷ２によって入力端子ＩＮと出力端子ＯＵＴの間は切り離された状態となり、入力端子ＩＮに与えられている電圧が出力端子ＯＵＴに出力されることはない。
【００２６】
この実施例２の場合も、第１スイッチＳＷ１〜第３スイッチＳＷ３がオフの状態（図３Ｂ）では図１Ｂの場合と同様に第２スイッチＳＷ２の両端間に入力端子ＩＮと出力端子ＯＵＴの間に印加されている電圧（＋Ｖと０）又は（−Ｖと０）が与えられ、この電圧により第２スイッチＳＷ２にリーク電流（Ｉ１又はＩ２）が流れるが、このリーク電流は上述したように電圧印加手段Ｍ１とＭ２を構成する直流増幅器Ａ１とＡ２の間で授受され、外部に流れ出ることはない。（図３Ｂに電流経路を図２Ａと２Ｂに準じて記入してあるので参照）
【実施例３】
【００２７】
図４にこの発明の実施例３を示す。この実施例では電位印加手段Ｍ１とＭ２を構成するスイッチＳＷ４とＳＷ５を抵抗器Ｒで置き換えて構成した場合を示す。
この実施例でもスイッチ制御手段ＳＣＯＮにより第１スイッチＳＷ１〜第３スイッチＳＷ３が全てオンの状態に制御された場合（図４Ａ）では、前述の実施例と同様に入力端子ＩＮに与えた電圧は出力端子ＯＵＴに出力される。また、電圧印加手段Ｍ１とＭ２の両端は第１スイッチＳＷ１と第３スイッチＳＷ３で短絡されており、同電位に維持されているからスイッチＳＷ４とＳＷ５にリーク電流は流れない。
【００２８】
一方、スイッチ制御手段ＳＣＯＮにより第１スイッチＳＷ１〜第３スイッチＳＷ３がオフの状態に制御された場合（図４Ｂ）では、電圧印加手段Ｍ１とＭ２は接続点Ｊ値とＫに入力端子ＩＮの電位と出力端子ＯＵＴの電位を印加し、第１スイッチＳＷ１と第３スイッチＳＷ３の両端を同電位に維持する。従って、第１スイッチＳＷ１と第３スイッチＳＷ３にリーク電流が流れることはない。そして、第２スイッチＳＷ２によって入力端子ＩＮと出力端子ＯＵＴの間は切り離された状態となり、入力端子ＩＮに与えられている電圧が出力端子ＯＵＴに出力されることはない。
【００２９】
スイッチＳＷ４とＳＷ５を抵抗器Ｒに置き換えたことによる影響は第１スイッチＳＷ１〜第３スイッチＳＷ３がオフの状態に制御された場合（図４Ｂ）では、第２スイッチＳＷ２の両端に、入力端子ＩＮと出力端子ＯＵＴの間に印加されている電圧（＋Ｖと０）又は（−Ｖと０）が印加され、この電圧に対応したリーク電流（Ｉ１又はＩ２）が第２スイッチＳＷ２を流れるが、このリーク電流は上述したように電圧印加手段Ｍ１とＭ２を構成する直流増幅器Ａ１とＡ２の間で授受され、外部に流れ出ることはない。（図４Ｂに電流経路を図２Ａと２Ｂに準じて記入してあるので参照）
唯一問題なのは、このリーク電流が抵抗器Ｒを流れ、抵抗器Ｒにおいて電圧降下が発生する。この電圧降下による影響が考えられる。
【００３０】
然し乍ら、この電圧降下は第２スイッチＳＷ２を流れるリーク電流が微少値であることから、わずかな電圧であるため、そのわずかな電圧が第１スイッチＳＷ１及び第３スイッチＳＷ３の両端に印加されても、これら第１スイッチＳＷ１と第３スイッチＳＷ３に流れるリーク電流は更に小さい値となり、入力端子ＩＮ及び出力端子ＯＵＴへのその影響は微少である。
【実施例４】
【００３１】
図５はこの発明の実施例４を示す。この実施例は、請求項２で提案する半導体スイッチ回路の一例であり、入力端子ＩＮ側にリーク電流が流れても許容できる場合の実施例を示す。つまり、この場合には図１Ａの構成において、第１スイッチＳＷ１とこれに並列接続した第１電圧印加手段Ｍ１を省略し、第２スイッチＳＷ２と第３スイッチＳＷ３を直列接続し、この直列接続回路を入力端子ＩＮと出力端子ＯＵＴとの間に挿入し、第３スイッチＳＷ３のみに並列に電圧印加手段Ｍ２を接続した場合を示す。
この実施例でも、スイッチ制御手段ＳＣＯＮにより第２スイッチＳＷ２と第３スイッチＳＷ３がオン、スイッチＳＷ５がオフの状態に制御された場合では、入力端子ＩＮと出力端子ＯＵＴとの間が導通し、入力端子ＩＮと出力端子ＯＵＴは同電位に維持される。このとき、電圧印加手段Ｍ２の両端は第３スイッチＳＷ３で短絡されているから、スイッチＳＷ５にリーク電流は流れない。
【００３２】
一方、スイッチ制御手段ＳＣＯＮにより第２スイッチＳＷ２と第３スイッチＳＷ３がオフ、スイッチＳＷ５がオンの状態に制御された場合（図５）には、入力端子ＩＮと出力端子ＯＵＴの間は開放され、接続点Ｋは電圧印加手段Ｍ２の動作により出力端子ＯＵＴの電位が印加される。従って、このとき第２スイッチＳＷ２の両端に、入力端子ＩＮと出力端子ＯＵＴとの間に印加されている電圧（＋Ｖと０）又は（−Ｖと０）が印加され、この電圧によって第２スイッチＳＷ２にリーク電流（Ｉ１又はＩ２）が流れるが、このリーク電流は電圧印加手段Ｍ２を構成する直流増幅器Ａ２から出力されるか又は直流増幅器Ａ２を通って流入する。従って、このリーク電流は入力端子ＩＮ側には流れるが、出力端子ＯＵＴ側には流れない。（図５に電流経路を図２Ａと２Ｂに準じて記入してあるので参照）
【実施例５】
【００３３】
図６はこの発明の実施例５を示す。この実施例は請求項２で提案する半導体スイッチ回路の他の一例であり、出力端子ＯＵＴ側にリーク電流が流れても良い場合の実施例を示す。従ってこの場合には図１Ａの構成において、第３スイッチＳＷ３とこれに並列接続した第２電圧印加手段Ｍ２を省略し、第１スイッチＳＷ１と第２スイッチＳＷ２を直列接続し、この直列接続回路を入力端子ＩＮと出力端子ＯＵＴとの間に挿入し、第１スイッチＳＷ１のみに並列に電圧印加手段Ｍ１を接続する。
この実施例でも、スイッチ制御手段ＳＣＯＮにより第１スイッチＳＷ１と第２スイッチＳＷ２がオン、スイッチＳＷ４がオフの状態に制御された場合では、入力端子ＩＮと出力端子ＯＵＴとの間が導通し、入力端子ＩＮと出力端子ＯＵＴは同一電位に維持される。このとき、電圧印加手段Ｍ１の両端は第１スイッチＳＷ１で短絡されているから、スイッチＳＷ４にリーク電流は流れない。
【００３４】
一方、スイッチ制御手段ＳＣＯＮにより第１スイッチＳＷ１と第２スイッチＳＷ２がオフ、スイッチＳＷ４がオンの状態に制御された場合（図６）には、入力端子ＩＮと出力端子ＯＵＴの間は開放され、接続点Ｊには電圧印加手段Ｍ１の動作により入力端子ＩＮの電位が印加される。従って、このとき第２スイッチＳＷ２の両端に、入力端子ＩＮと出力端子ＯＵＴとの間に印加されている電圧（＋Ｖと０）又は（−Ｖと０）が印加され、この電圧によって第２スイッチＳＷ２にリーク電流（Ｉ１又はＩ２）が流れるが、このリーク電流は電圧印加手段Ｍ１を構成する直流増幅器Ａ１から出力されるか、又は直流増幅器Ａ１に吸引される。従って、このリーク電流は出力端子ＯＵＴ側には流れるが、入力端子ＩＮ側には流れない。（図６に電流経路を図２Ａと２Ｂに準じて記入してあるので参照）
【産業上の利用可能性】
【００３５】
上述した実施例１乃至３で説明した半導体スイッチ回路によれば入力端子ＩＮと出力端子ＯＵＴの何れにもリーク電流が流れ出ないから、例えば図７で説明した半導体デバイス試験装置のマトリックス回路用のスイッチＳに用いることができる。
また、実施例４及び５で説明した半導体スイッチ回路は、入力端子ＩＮ側又は出力端子ＯＵＴ側の何れか一方でリーク電流が流れることを許容できる装置に適用することができる。

Claims (6)

1. 入力端子と出力端子との間に挿入され、直列に接続された第１半導体スイッチ、第２半導体スイッチ、第３半導体スイッチと、
   上記入力端子と第２半導体スイッチとの間に接続された第１半導体スイッチに、並列に接続された第１電圧印加手段と、
   第２半導体スイッチと上記出力端子との間に接続された第３半導体スイッチに、並列に接続された第２電圧印加手段と、
   上記第１半導体スイッチ、第２半導体スイッチ、第３半導体スイッチを連動させてオン及びオフの状態に制御するスイッチ制御手段と、
   を具え、
   各上記電圧印加手段は、直流増幅器と抵抗器との直列接続からなり、
   第１電圧印加手段が入力端子の電位を上記第１半導体スイッチと第２半導体スイッチとの接続点である第１電圧印加点に印加し、第２電圧印加手段が出力端子の電位を上記第２半導体スイッチと第３半導体スイッチとの接続点である第２電圧印加点に印加するように構成した半導体スイッチ回路。
2. 入力端子と出力端子との間に挿入され、互いに直列接続された少なくとも２個の半導体スイッチと、
   上記２個の半導体スイッチのいずれか一方に並列接続された電圧印加手段と、
   上記２個の半導体スイッチを連動させてオンの状態とオフの状態に制御するスイッチ制御手段と、
   を具え、
   上記電圧印加手段は、直流増幅器と抵抗器との直列接続であり、
   上記電圧印加手段は、上記一方の半導体スイッチが接続している入力端子又は出力端子の電位を上記２個の半導体スイッチの接続点である電圧印加点に印加するように構成した半導体スイッチ回路。
3. 各上記第１及び第３半導体スイッチを、ダイオードの逆並列接続素子で構成した請求項１記載の半導体スイッチ回路。
4. 上記一方の半導体スイッチを、ダイオードの逆並列接続素子で構成した請求項２記載の半導体スイッチ回路。
5. 複数個の入力端子と、
   複数個の出力端子と、
   これら一方の入力端子と他方の出力端子間にマトリクス状に配置された半導体スイッチとを具え、上記マトリクス状に配置された半導体スイッチとして、請求項１乃至４のいずれかに記載の半導体スイッチ回路を用いて構成したマトリクス回路。
6. 請求項５に記載のマトリクス回路によって複数個の電圧・電流発生器を被試験半導体デバイスの複数個の端子ピンに接続可能に構成した半導体デバイス試験装置。

Images