JPWO2004061809A1 - 半導体装置、発光表示装置およびそれらの駆動方法 - Google Patents
半導体装置、発光表示装置およびそれらの駆動方法 Download PDFInfo
- Publication number
- JPWO2004061809A1 JPWO2004061809A1 JP2004536355A JP2004536355A JPWO2004061809A1 JP WO2004061809 A1 JPWO2004061809 A1 JP WO2004061809A1 JP 2004536355 A JP2004536355 A JP 2004536355A JP 2004536355 A JP2004536355 A JP 2004536355A JP WO2004061809 A1 JPWO2004061809 A1 JP WO2004061809A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- latch
- pulse
- register circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000000034 method Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims description 20
- 239000011159 matrix material Substances 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
- G09G2310/0227—Details of interlacing related to multiple interlacing, i.e. involving more fields than just one odd field and one even field
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
シフトレジスタ回路の各段の出力端にラッチ回路を設け、出力を出したい段にパルスがシフトした段階でラッチパルスを入力し、次にラッチパルスが入力されるまでこの状態を保持し、次に出力を出したい段にパルスがシフトした段階で、ラッチパルスを入力すると、出力段を切り替えることができる。このようにすることで、クロック周波数を変えずラッチパルスを変化させるだけで選択する期間や選択する段を任意に選択することができる。
Description
本発明は、平面ディスプレイとして用いられる、薄膜トランジスタ（ＴＦＴ）を使用したアクティブマトリクス型の半導体装置、発光表示装置及びそれらの駆動方法に関する。
近年、基板上に薄膜トランジスタ（以下、「ＴＦＴ」と表記する。）を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、ポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう。）が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成された駆動回路で行うことが可能となっている。
このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作りこむことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
そしてさらに、自発光型素子としてエレクトロルミネッセンス素子（ＥＬ素子）を有した、アクティブマトリクス型のＥＬ表示装置の研究が活発化している。
一般に、ＥＬ素子に流す電流値とＥＬ素子の輝度は比例関係にある。そのため、電圧値で輝度を制御するＬＣＤとは異なる画素構成、特に電流値で輝度を制御する画素構成が提案されている（特許文献１参照）。
また同時に、電流値で輝度を制御するためには、画素だけではなく駆動回路にも工夫が必要であり、様々な駆動回路の構成が提案されている（特許文献２参照）。
駆動回路の例として、図９（Ａ）に挙げられるように、ＤＦＦから構成されるシフトレジスタ部、ＮＡＮＤ回路、インバータから構成されるバッファ回路より成り立っている。図９（Ｂ）にこの駆動回路のタイミングチャートの一般例を示す。この回路構成では、パルスはＣＬＫ同期信号に応じて、シフトしていく。
国際公開第０１／０６４８４号パンフレット 国際公開第０２／３９４２０号パンフレット
このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作りこむことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
そしてさらに、自発光型素子としてエレクトロルミネッセンス素子（ＥＬ素子）を有した、アクティブマトリクス型のＥＬ表示装置の研究が活発化している。
一般に、ＥＬ素子に流す電流値とＥＬ素子の輝度は比例関係にある。そのため、電圧値で輝度を制御するＬＣＤとは異なる画素構成、特に電流値で輝度を制御する画素構成が提案されている（特許文献１参照）。
また同時に、電流値で輝度を制御するためには、画素だけではなく駆動回路にも工夫が必要であり、様々な駆動回路の構成が提案されている（特許文献２参照）。
駆動回路の例として、図９（Ａ）に挙げられるように、ＤＦＦから構成されるシフトレジスタ部、ＮＡＮＤ回路、インバータから構成されるバッファ回路より成り立っている。図９（Ｂ）にこの駆動回路のタイミングチャートの一般例を示す。この回路構成では、パルスはＣＬＫ同期信号に応じて、シフトしていく。
従来、電流値で輝度を制御するために各画素に電流源回路を設けた構成では、画素の外部からのパルスを電流源回路に出力することによって、常に一定の電流を出力できるように電流値を設定するタイミングを決定していた。この設定の開始と終了のタイミングは、駆動回路の出力パルス幅によって決定される。このとき、設定に要する時間は、一般に駆動回路のクロック周期よりも長い。
ところが、従来の方法では、クロック周波数を変えずに出力パルス幅を任意に変更することや、数段おきに任意に出力段を選択することができなかった。
このことを解決するための方法として、デコーダを用いる方法が考えられる。デコーダを用いた場合には、任意な出力段を選択することができ、出力パルス幅も外部信号によって自由に変えることができる。
しかし、デコーダを用いる場合には、出力したい段数が増えるに従って、外部から入力する信号数が増え必要な入力端子数が増えると同時に、外部回路に負担が増える。また、デコーダを構成する回路自体も、段数が増えるに従って複雑になり、大きなものになってしまう。
ここで、本発明では、出力パルス幅を任意に変更することができ、数段おきに任意に行を選択することができ、かつ回路構成が簡易で外部回路への負担が小さい駆動回路を提供することを課題とする。
ところが、従来の方法では、クロック周波数を変えずに出力パルス幅を任意に変更することや、数段おきに任意に出力段を選択することができなかった。
このことを解決するための方法として、デコーダを用いる方法が考えられる。デコーダを用いた場合には、任意な出力段を選択することができ、出力パルス幅も外部信号によって自由に変えることができる。
しかし、デコーダを用いる場合には、出力したい段数が増えるに従って、外部から入力する信号数が増え必要な入力端子数が増えると同時に、外部回路に負担が増える。また、デコーダを構成する回路自体も、段数が増えるに従って複雑になり、大きなものになってしまう。
ここで、本発明では、出力パルス幅を任意に変更することができ、数段おきに任意に行を選択することができ、かつ回路構成が簡易で外部回路への負担が小さい駆動回路を提供することを課題とする。
パルスを順次シフトさせていくシフトレジスタ回路の各段の出力端にラッチ回路を設け、出力を出したい段にパルスがシフトした段階で、ラッチパルスを入力し、次にラッチパルスが入力されるまで、保持し、次に出力したい段にシフトした段階で、また、ラッチパルスを入力し、出力段を切り替える。このように、駆動回路内にラッチ回路を設け、任意のタイミングでラッチパルスを出力する回路（以下、「ラッチパルス生成回路」という。）を設けることで、出力パルス幅を任意に変更することができ、数段おきに任意に行を選択することが可能な駆動回路を提供することができる。
本発明は、レジスタ回路を有するシフトレジスタ回路と、ラッチ回路を有するラッチ回路アレイと、ラッチ回路を動作させるラッチパルスを生成するラッチパルス生成回路と、を有することを特徴とするドライバ回路において、前記シフトレジスタ回路にスタートパルスが入力され、前記スタートパルスがクロック信号に応じて、前記レジスタ回路を順にシフトし、前記ラッチ回路には、対応する前記レジスタ回路からのパルスの出力が入力されることを特徴とする半導体装置及び発光表示装置を提供する。
本発明は、レジスタ回路を有するシフトレジスタ回路と、ラッチ回路を有するラッチ回路アレイと、ラッチ回路を動作させるためのラッチパルスを生成する回路を有する半導体装置及び発光表示装置において、前記シフトレジスタ回路にスタートパルスを入力し、前記レジスタ回路に、クロック信号に基づいて前記スタートパルスを順にシフトさせ、前記レジスタ回路から出力されたパルス及び前記ラッチパルスを生成する回路から出力されたラッチパルスを前記ラッチ回路に入力し、前記ラッチ回路は、前記ラッチパルスの入力に基づいて電流源回路に前記パルスを出力することを特徴とする半導体装置及び発光表示装置の駆動方法を提供する。
本発明において、前記ラッチパルス生成回路は、前記シフトレジスタ回路や前記ラッチ回路アレイと異なる基板上にあってもよいし、同一の基板上にあってもよい。
また、上記の発明において、ラッチパルス生成回路は、前記スタートパルスおよび前記クロック信号からラッチパルスを生成してもよい。
また、上記の発明において、ラッチパルス生成回路は、前記スタートパルスに同期してシフトする第一のレジスタ回路からなる第一のシフトレジスタ回路と、前記クロック信号に同期してシフトする第二のレジスタ回路からなる第二のシフトレジスタ回路を有していることを特徴としてもよい。
また、上記の発明において、複数の前記ラッチ回路の出力端子のそれぞれが、１つあるいは複数の電流源回路の制御端子に接続されていることを特徴としてもよい。
また、上記の発明において、前記電流源回路が、画素に入力する電流値を制御する駆動回路内にあることを特徴としてもよい。
また、上記の発明において、前記電流源回路が、マトリクス状に配置された複数の画素内にあることを特徴としてもよい。
本発明は、レジスタ回路を有するシフトレジスタ回路と、ラッチ回路を有するラッチ回路アレイと、ラッチ回路を動作させるラッチパルスを生成するラッチパルス生成回路と、を有することを特徴とするドライバ回路において、前記シフトレジスタ回路にスタートパルスが入力され、前記スタートパルスがクロック信号に応じて、前記レジスタ回路を順にシフトし、前記ラッチ回路には、対応する前記レジスタ回路からのパルスの出力が入力されることを特徴とする半導体装置及び発光表示装置を提供する。
本発明は、レジスタ回路を有するシフトレジスタ回路と、ラッチ回路を有するラッチ回路アレイと、ラッチ回路を動作させるためのラッチパルスを生成する回路を有する半導体装置及び発光表示装置において、前記シフトレジスタ回路にスタートパルスを入力し、前記レジスタ回路に、クロック信号に基づいて前記スタートパルスを順にシフトさせ、前記レジスタ回路から出力されたパルス及び前記ラッチパルスを生成する回路から出力されたラッチパルスを前記ラッチ回路に入力し、前記ラッチ回路は、前記ラッチパルスの入力に基づいて電流源回路に前記パルスを出力することを特徴とする半導体装置及び発光表示装置の駆動方法を提供する。
本発明において、前記ラッチパルス生成回路は、前記シフトレジスタ回路や前記ラッチ回路アレイと異なる基板上にあってもよいし、同一の基板上にあってもよい。
また、上記の発明において、ラッチパルス生成回路は、前記スタートパルスおよび前記クロック信号からラッチパルスを生成してもよい。
また、上記の発明において、ラッチパルス生成回路は、前記スタートパルスに同期してシフトする第一のレジスタ回路からなる第一のシフトレジスタ回路と、前記クロック信号に同期してシフトする第二のレジスタ回路からなる第二のシフトレジスタ回路を有していることを特徴としてもよい。
また、上記の発明において、複数の前記ラッチ回路の出力端子のそれぞれが、１つあるいは複数の電流源回路の制御端子に接続されていることを特徴としてもよい。
また、上記の発明において、前記電流源回路が、画素に入力する電流値を制御する駆動回路内にあることを特徴としてもよい。
また、上記の発明において、前記電流源回路が、マトリクス状に配置された複数の画素内にあることを特徴としてもよい。
本発明の半導体装置を用いると、クロック周波数を変えることなく、容易にドライバの出力のパルス幅を変化させることができ、電流源回路の保持容量に電流値を記憶させるのに十分な時間をとることができ、高品質表示が可能な表示装置を提供することができる。
第１図は、本発明の実施の形態１の半導体装置の回路構成を示す図である。
第２図は、本発明の実施の形態１のタイミングチャートを示す図である。
第３図は、本発明の実施の形態１のタイミングチャートを示す図である。
第４図は、本発明の実施の形態２の半導体装置の回路構成を示す図である。
第５図は、本発明の実施の形態２の半導体装置の回路構成、およびタイミングチャートを示す図である。
第６図は、本発明の実施の形態３の半導体装置の回路構成を示す図である。
第７図は、本発明の実施の形態４の半導体装置の回路構成を示す図である。
第８図は、本発明の実施の形態４の半導体装置に用いることのできる画素部の回路構成を示す図である。
第９図は、従来技術の構成、およびタイミングチャートを示す図である。
第１０図は、本発明の実施例１を示す図である。
第１１図は、本発明の実施例１を示す図である。
第１２図は、本発明の実施例１の駆動回路の上面図を示す図である。
第１３図は、本発明の実施例１の駆動回路の上面図の等価回路を示す図である。
第１４図は、本発明が適用可能な電子機器の例を示す図である。
第２図は、本発明の実施の形態１のタイミングチャートを示す図である。
第３図は、本発明の実施の形態１のタイミングチャートを示す図である。
第４図は、本発明の実施の形態２の半導体装置の回路構成を示す図である。
第５図は、本発明の実施の形態２の半導体装置の回路構成、およびタイミングチャートを示す図である。
第６図は、本発明の実施の形態３の半導体装置の回路構成を示す図である。
第７図は、本発明の実施の形態４の半導体装置の回路構成を示す図である。
第８図は、本発明の実施の形態４の半導体装置に用いることのできる画素部の回路構成を示す図である。
第９図は、従来技術の構成、およびタイミングチャートを示す図である。
第１０図は、本発明の実施例１を示す図である。
第１１図は、本発明の実施例１を示す図である。
第１２図は、本発明の実施例１の駆動回路の上面図を示す図である。
第１３図は、本発明の実施例１の駆動回路の上面図の等価回路を示す図である。
第１４図は、本発明が適用可能な電子機器の例を示す図である。
以下、本発明の実施の形態を、図面を参照して説明する。
（実施の形態１）
図１は本発明の実施の形態１を示す図である。レジスタ回路１０１で構成されるシフトレジスタ回路１０２、ラッチ回路１０３で構成されるラッチ回路アレイ１０４、ラッチパルス生成回路１０５で構成される。ラッチパルス生成回路１０５は、シフトレジスタ回路１０２やラッチ回路アレイ１０４と同一基板上に作られてもよいし、異なる基板上に作られてもよい。
図２および図３に、本実施の形態のタイミングチャートの例を示す。シフトレジスタ回路に、スタートパルス信号ＳＰとクロック信号ＣＫを入力したときに、シフトレジスタ回路はクロック信号に同期してパルスをシフトしていく。シフトレジスタ回路の出力タイミングに合わせて、ラッチパルス信号ＬＰを入力すると、ラッチパルス信号ＬＰがＨレベルの時のシフトレジスタ回路の出力レベルがラッチされ、次にラッチパルスＬＰがＨレベルになるまで、その状態が保持される。
例えば、図２のタイミングでラッチパルス信号ＬＰを入力すると、最初のラッチのタイミングでは、Ａ１はＨレベル、他の全ての段はＬレベルがラッチされ、次のラッチのタイミングまで状態が保持され出力される。２回目のラッチのタイミングではＡ５はＨレベル、他の全ての段はＬレベルがラッチされ、同様に次のラッチのタイミングまで状態が保持される。図２では、１、５、９、１３段目が、順次パルスを出力していき、パルスの幅はシフトレジスタの出力幅の４倍になっている。
図３は、ラッチパルス信号のタイミングが図２と異なっているときの動作を示している。このときは、２，６，１０段目が、順次パルスを出力しており、パルス幅は図２と同様にシフトレジスタの出力幅の４倍になっている。
このように、ラッチパルスＬＰのタイミングを工夫することで、出力する段を任意に選ぶことができ、また、パルスの幅も任意に変化させることができる。
（実施の形態２）
図４は本発明の実施の形態２を示す図である。レジスタ回路４０１で構成されるシフトレジスタ回路４０２、ラッチ回路４０３で構成されるラッチ回路アレイ４０４、ラッチパルス生成回路４０５で構成される。ラッチパルス生成回路４０５は、シフトレジスタ回路４０２やラッチ回路アレイ４０５と同一基板上に作られてもよいし、異なる基板上に作られてもよい。図４では、ラッチパルス生成回路にスタートパルス信号ＳＰとクロック信号ＣＬＫが入力され、ラッチパルス生成回路がラッチパルスＬＰを出力している。
シフトレジスタ回路およびラッチアレイ回路の動作は、実施の形態１の時と同様であるため省略する。
図５（Ａ）は、実施の形態２の時のラッチパルス生成回路の一例である。第一のレジスタ回路５０１、第一のスイッチ５０２、ＯＲ回路５０３、第二のスイッチ５０４、第二のレジスタ回路５０５、ＮＡＮＤ回路５０６、インバータ５０７で構成される。
ここで、第一のレジスタ回路はスタートパルス信号ＳＰを同期信号としてパルスをシフトし、第二のレジスタ回路はクロツク信号ＣＬＫを同期信号としてパルスをシフトする。また、第一のスイッチは、制御信号がＬレベルのときＯＮし、ＨレベルのときＯＦＦする。逆に、第二のスイッチは、制御信号がＨレベルのときＯＮし、ＬレベルのときＯＦＦする。
また、ラッチパルス信号が出力される間隔は、第二のレジスタ回路の段数に応じて決定される。ここで、第１のレジスタ回路をｍ段、第２のレジスタ回路をｎ段とすると、ｍ＝２（ｎ−１）の関係となる。図５は、その一例として、ｍ＝６、ｎ＝４の場合を示す図である。第１のレジスタ回路はスタートパルス信号ＳＰをノードａに取り込んでから、スタートパルス信号ＳＰを同期信号としてｎ個の状態を繰り返す。ここで、前期状態がｎ番目となった次のタイミングで第１のスイッチ５０２が全てＯＮし、スタートパルス信号ＳＰを取り込むことにより、前期状態は１番目にリセットされる。また、スタートパルス信号ＳＰがＨレベルになるたびに、第１のレジスタ回路の状態が第２のレジスタ回路に伝達される。第２のレジスタ回路は、クロック信号ＣＬＫを同期信号としてｎ個の状態を繰り返し、ある状態、ここではノードｅとｆがＨレベルの状態でラッチパルス信号を出力する。
図５（Ａ）のラッチパルス生成回路の動作のタイミングチャートを図５（Ｂ）に示す。図５（Ａ）の構成のときは、クロック信号ＣＬＫの２分の１周期を１カウントとすると、４カウントごとにラッチパルス信号が出力される。また、ラッチパルス信号が出力されるタイミングが、スタートパルス信号ＳＰが入力されるごとに１カウント分ずつシフトし、スタートパルス信号ＳＰが４回入力されるたびに初期状態に戻る。
図５（Ｂ）では、ラッチパルス信号が４カウントごとに出力される構成を示したが、レジスタ回路の段数ｍ、ｎを変化させることで、ラッチパルス信号が出力される間隔を変化させることができる。以上に示したラッチパルス生成回路を用いることで、ラッチパルス信号を外部から入力する必要がなくなる。
本実施の形態のラッチパルス生成回路は、スタートパルスが入力された回数をカウントし、ラッチパルスを出力するタイミングを決定する第一のレジスタ回路と、一定周期ごとにラッチパルスを出力する第二のレジスタ回路で構成されることを特徴としている。図５（Ａ）はその一例を示したものに過ぎず、回路構成はこれに限定されるものではない。
（実施の形態３）
図６（Ａ）は本発明の実施の形態３を示す図である。レジスタ回路６０１で構成されるシフトレジスタ回路６０２、ラッチ回路６０３で構成されるラッチ回路アレイ６０４、電流源回路６０６で構成される電流源回路群６０７、ラッチパルス生成回路６０５で構成される。ラッチパルス生成回路６０５は、シフトレジスタ回路６０２やラッチ回路アレイ６０４と同一基板上に作られてもよいし、異なる基板上に作られてもよい。
シフトレジスタ回路やラッチ回路アレイの動作については、実施の形態１と同様であるため、省略する。
図６（Ｂ）は実施の形態３の電流源回路の一例である。この電流源回路は、電流駆動用トランジスタ６１１、容量素子６１２、第一のスイッチ用トランジスタ６１３、第二のスイッチ用トランジスタ６１４、第三のスイッチ用トランジスタ６１５、インバータ６１６、参照電流源６１７、電流線６１８、電源供給線６１９、制御信号入力端子（図中ではＩＮと表記）、電流出力端子（図中ではＯＵＴと表記）で構成される。
前記第一のスイッチ用トランジスタのゲート端子に前記制御信号入力端子が接続され、前記第一のスイッチ用トランジスタのソース端子に前記電流線が接続され、前記第一のスイッチ用トランジスタのドレイン端子に前記電流駆動用トランジスタのドレイン端子が接続され、前記第二のスイッチ用トランジスタのゲート端子に前記制御信号入力端子が接続され、前記第二のスイッチ用トランジスタのソース端子に前記電流駆動用トランジスタのゲート端子が接続され、前記第二のスイッチ用トランジスタのドレイン端子に、前記電流駆動用トランジスタのドレイン端子が接続され、前記電流駆動用トランジスタのソース端子に電源供給線が接続され、前記電流駆動用トランジスタのゲート端子と前記電源供給線の間に前記容量素子が接続され、前記インバータの入力端子に制御信号入力端子が接続され、前記インバータの出力端子に第三のスイッチ用トランジスタのゲート端子が接続され、前記第三のスイッチ用トランジスタのドレイン端子に、前記第一のスイッチ用トランジスタのドレイン端子が接続され、前記第三のスイッチ用トランジスタのソース端子に前記電流出力端子が接続され、前記電流線の先には前記参照電流源が接続されている。
次に、この図６（Ｂ）に示す電流源回路の動作について説明する。制御信号入力端子にＨレベルの信号が入力されると、第一のスイッチ用トランジスタおよび、第二のスイッチ用トランジスタはＯＮし、第三のスイッチ用トランジスタは、ゲート端子に入力される信号がインバータで反転され、Ｌレベルが入力されるためＯＦＦする。
このとき、電流駆動用トランジスタのドレイン端子とゲート端子が導通しているため、電流駆動用トランジスタは飽和領域で動作し、電流線の先には参照電流源が接続されており、電源供給線から電流線の方向へ一定の電流が流れるように電流駆動用トランジスタのゲート電圧が変化し、このときの電流駆動用トランジスタのソース・ゲート間の電位差が容量素子に保持される。
次に、制御信号入力端子にＬレベルの信号が入力されたとき、第一のスイッチ用トランジスタ、および第二のスイッチ用トランジスタはＯＦＦし、第三のスイッチ用トランジスタはＯＮする。このとき、容量素子に電流駆動用トランジスタのソース・ゲート間の電位差が保持されているため、電流駆動用トランジスタが飽和領域で動作した場合、参照電流と同じ大きさの電流が電流出力端子から出力される。
図６（Ａ）の電流源回路に、図６（Ｂ）の電流源回路を用いると、制御信号入力端子にラッチ回路からの出力が接続され、出力する段を数段おきに任意に選べると同時に、制御信号のパルスの幅も任意に変えることができるため、容量素子に必要な電荷を蓄えるのに必要な時間に応じて、パルス幅を調整すればよい。
図６（Ｂ）は、電流源回路の一つの例を示したものであり、電流源回路はこの構成のみに限らない。例えば、カレントミラー型の電流源回路を用いてもよい。
（実施の形態４）
図７は、本発明の実施の形態４を示す図である。レジスタ回路７０１で構成されるシフトレジスタ回路７０２、ラッチ回路７０３で構成されるラッチ回路アレイ７０４、電流源回路７０９を有する画素回路７０６で構成される画素部７０７、ラッチパルス生成回路７０５、参照電流源７０８、電流線７１０、電流源制御信号線７１１で構成される。ラッチパルス生成回路７０５は、シフトレジスタ回路７０２やラッチ回路アレイ７０４と同一基板上に作られてもよいし、異なる基板上に作られてもよい。なお、ラッチ回路の出力端子に接続される電流源制御信号線は、それぞれ、複数の画素回路内の電流源回路に接続されている。また、複数の参照電流源に接続された電流線が、ラッチ回路の出力の配線と交差するように配置され、それぞれ、複数の画素回路内の電流源回路に接続されている。
シフトレジスタ回路、およびラッチ回路アレイの部分の動作については、実施の形態１と同様であるため、省略する。
図８（Ａ）は、本実施の形態のときに用いることができる画素回路の一例である。各画素は電流源回路８０１、電源供給線８０２、発光素子駆動用トランジスタ８０３、ビデオ信号保持用容量素子８０４、発光素子８０５、ソース信号線８０６、スイッチング用トランジスタ８０７、ゲート信号線８０８で構成される。
スイッチング用トランジスタ８０７のゲート端子にゲート信号線８０８が接続され、スイッチング用トランジスタ８０８のソース・ドレイン端子の一方の端子にソース信号線が接続され、他方の端子に発光素子駆動用トランジスタ８０３のゲート端子が接続され、発光素子駆動用トランジスタ８０３のゲート端子と電源供給線８０２の間にビデオ信号保持用容量素子８０４が接続され、発光素子駆動用トランジスタのソース・ドレイン端子の一方の端子に発光素子が接続され、他方の端子と電源供給線との間に電流源回路が接続されている。
図８（Ａ）に示す画素回路の動作について、説明する。ゲート信号線８０８にＨレベルの信号を入力すると、スイッチング用トランジスタ８０７のゲート端子にＨレベルの信号が入力され、スイッチング用トランジスタ８０７が○Ｎする。このとき、ソース信号線からビデオ信号が入力され、そのときの電位がビデオ信号保持用容量素子に保持される。次に、ゲート信号線８０８にＬレベルの信号が入力され、スイッチング用トランジスタ８０８がＯＦＦする。このとき、ビデオ信号保持用容量素子に保持されている電位によって、発光素子駆動用トランジスタ８０３のＯＮ、ＯＦＦが決められ、発光素子への電流源回路からの電流の供給を制御し、発光、非発光が選択される。
ただし、図８（Ａ）に示す画素構成は、電流源回路を画素内に有する画素の一例を示したものであり、この構成には限らない。本実施の形態の画素構成は、画素内に電流源回路を持つものであれば、どのような構成でもよい。
また、図８（Ｂ）に、図８（Ａ）の画素構成のときの、電流源回路の一例を示す。この電流源回路は、電流駆動用トランジスタ８１１、第一のスイッチ用トランジスタ８１２、第二のスイッチ用トランジスタ８１３、電流源用容量素子８１４、電流源制御信号線８１５、電流線８１６、第三のスイッチ用トランジスタ８１７、端子Ａ、端子Ｂで構成される。
第一のスイッチ用トランジスタ８１２、第二のスイッチ用トランジスタ８１３、第三のスイッチ用トランジスタ８１７のそれぞれのゲート端子に電流源制御信号線８１５が接続され、第一のスイッチ用トランジスタ８１２のソース・ドレイン端子のうち、一方の端子に電流線８１６が接続され、他方の端子に第三のスイッチ用トランジスタ８１７のソース・ドレイン端子のうちの一方の端子が接続され、他方の端子に端子Ａが接続され、第二のスイッチ用トランジスタ８１３のソース・ドレイン端子のうち一方の端子に、電流線８１６が接続され、他方の端子に、電流駆動用トランジスタ８１１のゲート端子が接続され、電流駆動用トランジスタのソース・ドレイン端子のうち、一方の端子に端子Ｂが接続され、他方の端子に、第一のスイッチ用トランジスタ８１２のソース・ドレイン端子の一方と第三のスイッチ用トランジスタのソース・ドレイン端子の一方との接続部分が接続され、電流駆動用トランジスタ８１１のゲート端子と端子Ｂの間に電流源用容量素子が接続される。
端子Ｂには電源供給線が接続され、端子Ａには、発光素子駆動用トランジスタを介して、発光素子が接続される。なお、この電流源回路の動作は、接続関係および構成が少し異なるが、実施の形態３で説明したものと同様であるため省略する。
図８（Ｂ）は本実施の形態で用いることができる電流源回路の一例を示したもので、電流源回路の構成はどのようなものでもよい。例えば、接続関係等が異なってもよいし、カレントミラー型の電流源回路を用いてもよい。
また、ラッチ回路からの出力信号の電圧を変化させるレベルシフタ回路や駆動能力を増大させるバッファ回路等を、ラッチ回路と画素回路の間に挿入してもよい。
（実施の形態１）
図１は本発明の実施の形態１を示す図である。レジスタ回路１０１で構成されるシフトレジスタ回路１０２、ラッチ回路１０３で構成されるラッチ回路アレイ１０４、ラッチパルス生成回路１０５で構成される。ラッチパルス生成回路１０５は、シフトレジスタ回路１０２やラッチ回路アレイ１０４と同一基板上に作られてもよいし、異なる基板上に作られてもよい。
図２および図３に、本実施の形態のタイミングチャートの例を示す。シフトレジスタ回路に、スタートパルス信号ＳＰとクロック信号ＣＫを入力したときに、シフトレジスタ回路はクロック信号に同期してパルスをシフトしていく。シフトレジスタ回路の出力タイミングに合わせて、ラッチパルス信号ＬＰを入力すると、ラッチパルス信号ＬＰがＨレベルの時のシフトレジスタ回路の出力レベルがラッチされ、次にラッチパルスＬＰがＨレベルになるまで、その状態が保持される。
例えば、図２のタイミングでラッチパルス信号ＬＰを入力すると、最初のラッチのタイミングでは、Ａ１はＨレベル、他の全ての段はＬレベルがラッチされ、次のラッチのタイミングまで状態が保持され出力される。２回目のラッチのタイミングではＡ５はＨレベル、他の全ての段はＬレベルがラッチされ、同様に次のラッチのタイミングまで状態が保持される。図２では、１、５、９、１３段目が、順次パルスを出力していき、パルスの幅はシフトレジスタの出力幅の４倍になっている。
図３は、ラッチパルス信号のタイミングが図２と異なっているときの動作を示している。このときは、２，６，１０段目が、順次パルスを出力しており、パルス幅は図２と同様にシフトレジスタの出力幅の４倍になっている。
このように、ラッチパルスＬＰのタイミングを工夫することで、出力する段を任意に選ぶことができ、また、パルスの幅も任意に変化させることができる。
（実施の形態２）
図４は本発明の実施の形態２を示す図である。レジスタ回路４０１で構成されるシフトレジスタ回路４０２、ラッチ回路４０３で構成されるラッチ回路アレイ４０４、ラッチパルス生成回路４０５で構成される。ラッチパルス生成回路４０５は、シフトレジスタ回路４０２やラッチ回路アレイ４０５と同一基板上に作られてもよいし、異なる基板上に作られてもよい。図４では、ラッチパルス生成回路にスタートパルス信号ＳＰとクロック信号ＣＬＫが入力され、ラッチパルス生成回路がラッチパルスＬＰを出力している。
シフトレジスタ回路およびラッチアレイ回路の動作は、実施の形態１の時と同様であるため省略する。
図５（Ａ）は、実施の形態２の時のラッチパルス生成回路の一例である。第一のレジスタ回路５０１、第一のスイッチ５０２、ＯＲ回路５０３、第二のスイッチ５０４、第二のレジスタ回路５０５、ＮＡＮＤ回路５０６、インバータ５０７で構成される。
ここで、第一のレジスタ回路はスタートパルス信号ＳＰを同期信号としてパルスをシフトし、第二のレジスタ回路はクロツク信号ＣＬＫを同期信号としてパルスをシフトする。また、第一のスイッチは、制御信号がＬレベルのときＯＮし、ＨレベルのときＯＦＦする。逆に、第二のスイッチは、制御信号がＨレベルのときＯＮし、ＬレベルのときＯＦＦする。
また、ラッチパルス信号が出力される間隔は、第二のレジスタ回路の段数に応じて決定される。ここで、第１のレジスタ回路をｍ段、第２のレジスタ回路をｎ段とすると、ｍ＝２（ｎ−１）の関係となる。図５は、その一例として、ｍ＝６、ｎ＝４の場合を示す図である。第１のレジスタ回路はスタートパルス信号ＳＰをノードａに取り込んでから、スタートパルス信号ＳＰを同期信号としてｎ個の状態を繰り返す。ここで、前期状態がｎ番目となった次のタイミングで第１のスイッチ５０２が全てＯＮし、スタートパルス信号ＳＰを取り込むことにより、前期状態は１番目にリセットされる。また、スタートパルス信号ＳＰがＨレベルになるたびに、第１のレジスタ回路の状態が第２のレジスタ回路に伝達される。第２のレジスタ回路は、クロック信号ＣＬＫを同期信号としてｎ個の状態を繰り返し、ある状態、ここではノードｅとｆがＨレベルの状態でラッチパルス信号を出力する。
図５（Ａ）のラッチパルス生成回路の動作のタイミングチャートを図５（Ｂ）に示す。図５（Ａ）の構成のときは、クロック信号ＣＬＫの２分の１周期を１カウントとすると、４カウントごとにラッチパルス信号が出力される。また、ラッチパルス信号が出力されるタイミングが、スタートパルス信号ＳＰが入力されるごとに１カウント分ずつシフトし、スタートパルス信号ＳＰが４回入力されるたびに初期状態に戻る。
図５（Ｂ）では、ラッチパルス信号が４カウントごとに出力される構成を示したが、レジスタ回路の段数ｍ、ｎを変化させることで、ラッチパルス信号が出力される間隔を変化させることができる。以上に示したラッチパルス生成回路を用いることで、ラッチパルス信号を外部から入力する必要がなくなる。
本実施の形態のラッチパルス生成回路は、スタートパルスが入力された回数をカウントし、ラッチパルスを出力するタイミングを決定する第一のレジスタ回路と、一定周期ごとにラッチパルスを出力する第二のレジスタ回路で構成されることを特徴としている。図５（Ａ）はその一例を示したものに過ぎず、回路構成はこれに限定されるものではない。
（実施の形態３）
図６（Ａ）は本発明の実施の形態３を示す図である。レジスタ回路６０１で構成されるシフトレジスタ回路６０２、ラッチ回路６０３で構成されるラッチ回路アレイ６０４、電流源回路６０６で構成される電流源回路群６０７、ラッチパルス生成回路６０５で構成される。ラッチパルス生成回路６０５は、シフトレジスタ回路６０２やラッチ回路アレイ６０４と同一基板上に作られてもよいし、異なる基板上に作られてもよい。
シフトレジスタ回路やラッチ回路アレイの動作については、実施の形態１と同様であるため、省略する。
図６（Ｂ）は実施の形態３の電流源回路の一例である。この電流源回路は、電流駆動用トランジスタ６１１、容量素子６１２、第一のスイッチ用トランジスタ６１３、第二のスイッチ用トランジスタ６１４、第三のスイッチ用トランジスタ６１５、インバータ６１６、参照電流源６１７、電流線６１８、電源供給線６１９、制御信号入力端子（図中ではＩＮと表記）、電流出力端子（図中ではＯＵＴと表記）で構成される。
前記第一のスイッチ用トランジスタのゲート端子に前記制御信号入力端子が接続され、前記第一のスイッチ用トランジスタのソース端子に前記電流線が接続され、前記第一のスイッチ用トランジスタのドレイン端子に前記電流駆動用トランジスタのドレイン端子が接続され、前記第二のスイッチ用トランジスタのゲート端子に前記制御信号入力端子が接続され、前記第二のスイッチ用トランジスタのソース端子に前記電流駆動用トランジスタのゲート端子が接続され、前記第二のスイッチ用トランジスタのドレイン端子に、前記電流駆動用トランジスタのドレイン端子が接続され、前記電流駆動用トランジスタのソース端子に電源供給線が接続され、前記電流駆動用トランジスタのゲート端子と前記電源供給線の間に前記容量素子が接続され、前記インバータの入力端子に制御信号入力端子が接続され、前記インバータの出力端子に第三のスイッチ用トランジスタのゲート端子が接続され、前記第三のスイッチ用トランジスタのドレイン端子に、前記第一のスイッチ用トランジスタのドレイン端子が接続され、前記第三のスイッチ用トランジスタのソース端子に前記電流出力端子が接続され、前記電流線の先には前記参照電流源が接続されている。
次に、この図６（Ｂ）に示す電流源回路の動作について説明する。制御信号入力端子にＨレベルの信号が入力されると、第一のスイッチ用トランジスタおよび、第二のスイッチ用トランジスタはＯＮし、第三のスイッチ用トランジスタは、ゲート端子に入力される信号がインバータで反転され、Ｌレベルが入力されるためＯＦＦする。
このとき、電流駆動用トランジスタのドレイン端子とゲート端子が導通しているため、電流駆動用トランジスタは飽和領域で動作し、電流線の先には参照電流源が接続されており、電源供給線から電流線の方向へ一定の電流が流れるように電流駆動用トランジスタのゲート電圧が変化し、このときの電流駆動用トランジスタのソース・ゲート間の電位差が容量素子に保持される。
次に、制御信号入力端子にＬレベルの信号が入力されたとき、第一のスイッチ用トランジスタ、および第二のスイッチ用トランジスタはＯＦＦし、第三のスイッチ用トランジスタはＯＮする。このとき、容量素子に電流駆動用トランジスタのソース・ゲート間の電位差が保持されているため、電流駆動用トランジスタが飽和領域で動作した場合、参照電流と同じ大きさの電流が電流出力端子から出力される。
図６（Ａ）の電流源回路に、図６（Ｂ）の電流源回路を用いると、制御信号入力端子にラッチ回路からの出力が接続され、出力する段を数段おきに任意に選べると同時に、制御信号のパルスの幅も任意に変えることができるため、容量素子に必要な電荷を蓄えるのに必要な時間に応じて、パルス幅を調整すればよい。
図６（Ｂ）は、電流源回路の一つの例を示したものであり、電流源回路はこの構成のみに限らない。例えば、カレントミラー型の電流源回路を用いてもよい。
（実施の形態４）
図７は、本発明の実施の形態４を示す図である。レジスタ回路７０１で構成されるシフトレジスタ回路７０２、ラッチ回路７０３で構成されるラッチ回路アレイ７０４、電流源回路７０９を有する画素回路７０６で構成される画素部７０７、ラッチパルス生成回路７０５、参照電流源７０８、電流線７１０、電流源制御信号線７１１で構成される。ラッチパルス生成回路７０５は、シフトレジスタ回路７０２やラッチ回路アレイ７０４と同一基板上に作られてもよいし、異なる基板上に作られてもよい。なお、ラッチ回路の出力端子に接続される電流源制御信号線は、それぞれ、複数の画素回路内の電流源回路に接続されている。また、複数の参照電流源に接続された電流線が、ラッチ回路の出力の配線と交差するように配置され、それぞれ、複数の画素回路内の電流源回路に接続されている。
シフトレジスタ回路、およびラッチ回路アレイの部分の動作については、実施の形態１と同様であるため、省略する。
図８（Ａ）は、本実施の形態のときに用いることができる画素回路の一例である。各画素は電流源回路８０１、電源供給線８０２、発光素子駆動用トランジスタ８０３、ビデオ信号保持用容量素子８０４、発光素子８０５、ソース信号線８０６、スイッチング用トランジスタ８０７、ゲート信号線８０８で構成される。
スイッチング用トランジスタ８０７のゲート端子にゲート信号線８０８が接続され、スイッチング用トランジスタ８０８のソース・ドレイン端子の一方の端子にソース信号線が接続され、他方の端子に発光素子駆動用トランジスタ８０３のゲート端子が接続され、発光素子駆動用トランジスタ８０３のゲート端子と電源供給線８０２の間にビデオ信号保持用容量素子８０４が接続され、発光素子駆動用トランジスタのソース・ドレイン端子の一方の端子に発光素子が接続され、他方の端子と電源供給線との間に電流源回路が接続されている。
図８（Ａ）に示す画素回路の動作について、説明する。ゲート信号線８０８にＨレベルの信号を入力すると、スイッチング用トランジスタ８０７のゲート端子にＨレベルの信号が入力され、スイッチング用トランジスタ８０７が○Ｎする。このとき、ソース信号線からビデオ信号が入力され、そのときの電位がビデオ信号保持用容量素子に保持される。次に、ゲート信号線８０８にＬレベルの信号が入力され、スイッチング用トランジスタ８０８がＯＦＦする。このとき、ビデオ信号保持用容量素子に保持されている電位によって、発光素子駆動用トランジスタ８０３のＯＮ、ＯＦＦが決められ、発光素子への電流源回路からの電流の供給を制御し、発光、非発光が選択される。
ただし、図８（Ａ）に示す画素構成は、電流源回路を画素内に有する画素の一例を示したものであり、この構成には限らない。本実施の形態の画素構成は、画素内に電流源回路を持つものであれば、どのような構成でもよい。
また、図８（Ｂ）に、図８（Ａ）の画素構成のときの、電流源回路の一例を示す。この電流源回路は、電流駆動用トランジスタ８１１、第一のスイッチ用トランジスタ８１２、第二のスイッチ用トランジスタ８１３、電流源用容量素子８１４、電流源制御信号線８１５、電流線８１６、第三のスイッチ用トランジスタ８１７、端子Ａ、端子Ｂで構成される。
第一のスイッチ用トランジスタ８１２、第二のスイッチ用トランジスタ８１３、第三のスイッチ用トランジスタ８１７のそれぞれのゲート端子に電流源制御信号線８１５が接続され、第一のスイッチ用トランジスタ８１２のソース・ドレイン端子のうち、一方の端子に電流線８１６が接続され、他方の端子に第三のスイッチ用トランジスタ８１７のソース・ドレイン端子のうちの一方の端子が接続され、他方の端子に端子Ａが接続され、第二のスイッチ用トランジスタ８１３のソース・ドレイン端子のうち一方の端子に、電流線８１６が接続され、他方の端子に、電流駆動用トランジスタ８１１のゲート端子が接続され、電流駆動用トランジスタのソース・ドレイン端子のうち、一方の端子に端子Ｂが接続され、他方の端子に、第一のスイッチ用トランジスタ８１２のソース・ドレイン端子の一方と第三のスイッチ用トランジスタのソース・ドレイン端子の一方との接続部分が接続され、電流駆動用トランジスタ８１１のゲート端子と端子Ｂの間に電流源用容量素子が接続される。
端子Ｂには電源供給線が接続され、端子Ａには、発光素子駆動用トランジスタを介して、発光素子が接続される。なお、この電流源回路の動作は、接続関係および構成が少し異なるが、実施の形態３で説明したものと同様であるため省略する。
図８（Ｂ）は本実施の形態で用いることができる電流源回路の一例を示したもので、電流源回路の構成はどのようなものでもよい。例えば、接続関係等が異なってもよいし、カレントミラー型の電流源回路を用いてもよい。
また、ラッチ回路からの出力信号の電圧を変化させるレベルシフタ回路や駆動能力を増大させるバッファ回路等を、ラッチ回路と画素回路の間に挿入してもよい。
以下に、本発明の実施例について図面を参照して説明する。
図１０に本発明の実施例１を示す。本実施例において、実施の形態で示した半導体装置を用いた表示装置の構成について説明する。複数の画素１０００がｍ行ｎ列のマトリクス状に配置された表示部１００５を有し、表示部１００５の周辺には、ソース信号線駆動回路１００３、書込用ゲート信号線駆動回路１００４、電流源制御用ゲート信号線駆動回路１００７、電流出力駆動回路を有している。Ｓ１〜Ｓｎで表記されたソース信号線１００１およびＩ１〜Ｉｎで表記された電流線１００８は画素１０００と列に対応して接続されており、Ｇ１〜Ｇｍで表記された書込用ゲート信号線およびＣ１〜Ｃｍで表記された電流源制御用ゲート信号線１００６はともに画素１０００と行に対応して接続されている。実際には他に電源供給線などが画素に接続されているがここでは省略する。
ここで、電流出力駆動回路には、本発明の実施の形態３で説明した回路構成を用い、画素に一定電流を供給し、電流源制御用ゲート信号線駆動回路には、本発明の実施の形態４で説明した回路構成を用いればよい。 また、ソース信号線駆動回路、および書込み用ゲート信号線駆動回路の構成は、公知なものをもちいればよい。
図１１に、上記の構成でモジュール化した場合の例を示す。ＴＦＴ基板１１０８上に、画素回路が並べられた表示部、ソース信号線駆動回路１１０１、書込用ゲート信号線駆動回路１１０３、電流制御用ゲート信号線駆動回路１１０５、電流出力駆動回路が作製され、その後、発光素子および、対向電極を成膜し、対向基板１１０４を用い封止する。そののち、ＦＰＣを貼り付け、ＦＰＣを介して外部から信号および電源を供給し、駆動回路を動作させ、画像を表示する。
図１２に、実施例１の電流源制御用ゲート信号線駆動回路の一部分の上面図を示し、図１３（Ａ）にこの上面図の等価回路を示す。図１３（Ａ）の一段分が上面図に該当する。また、図１３（Ｂ）には、ラッチ回路の構成を示す。
ここで、電流出力駆動回路には、本発明の実施の形態３で説明した回路構成を用い、画素に一定電流を供給し、電流源制御用ゲート信号線駆動回路には、本発明の実施の形態４で説明した回路構成を用いればよい。 また、ソース信号線駆動回路、および書込み用ゲート信号線駆動回路の構成は、公知なものをもちいればよい。
図１１に、上記の構成でモジュール化した場合の例を示す。ＴＦＴ基板１１０８上に、画素回路が並べられた表示部、ソース信号線駆動回路１１０１、書込用ゲート信号線駆動回路１１０３、電流制御用ゲート信号線駆動回路１１０５、電流出力駆動回路が作製され、その後、発光素子および、対向電極を成膜し、対向基板１１０４を用い封止する。そののち、ＦＰＣを貼り付け、ＦＰＣを介して外部から信号および電源を供給し、駆動回路を動作させ、画像を表示する。
図１２に、実施例１の電流源制御用ゲート信号線駆動回路の一部分の上面図を示し、図１３（Ａ）にこの上面図の等価回路を示す。図１３（Ａ）の一段分が上面図に該当する。また、図１３（Ｂ）には、ラッチ回路の構成を示す。
本発明の半導体装置を用いた表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、自発光型の表示装置を用いることが望ましい。
電子機器の具体例を図１４に示す。なお、本実施例で示す電子装置はごく一部の例であり、これらの用途に限定されるものではない。
図１４（Ａ）はディスプレイであり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の半導体装置を用いた表示装置は表示部２００３に用いることが出来る。また本発明により、図１４（Ａ）に示すディスプレイが完成される。本発明の半導体装置を用いた表示装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることが出来る。なお、ディスプレイは、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図１４（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の半導体装置を用いた表示装置は表示部２１０２に用いることが出来る。また本発明により、図１４（Ｂ）に示すデジタルスチルカメラが完成される。
図１４（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の半導体装置を用いた表示装置は表示部２２０３に用いることが出来る。また本発明により、図１４（Ｃ）に示すノート型パーソナルコンピュータが完成される。
図１４（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の半導体装置を用いた表示装置は表示部２３０２に用いることが出来る。また本発明により、図１４（Ｄ）に示すモバイルコンピュータが完成される。
図１４（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の半導体装置を用いた表示装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることが出来る。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図１４（Ｅ）に示すＤＶＤ再生装置が完成される。
図１４（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の半導体装置を用いた表示装置は表示部２５０２に用いることが出来る。また本発明により、図１４（Ｆ）に示すゴーグル型ディスプレイが完成される。
図１４（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の半導体装置を用いた表示装置は表示部２６０２に用いることが出来る。また本発明により、図１４（Ｇ）に示すビデオカメラが完成される。
ここで図１４（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の半導体装置を用いた表示装置は表示部２７０３に用いることが出来る。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることが出来る。また本発明により、図１４（Ｈ）に示す携帯電話が完成される。
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、本発明の半導体装置を用いた表示装置は動画表示に好ましい。
また、本発明の半導体装置を用いた表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に表示装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
電子機器の具体例を図１４に示す。なお、本実施例で示す電子装置はごく一部の例であり、これらの用途に限定されるものではない。
図１４（Ａ）はディスプレイであり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の半導体装置を用いた表示装置は表示部２００３に用いることが出来る。また本発明により、図１４（Ａ）に示すディスプレイが完成される。本発明の半導体装置を用いた表示装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることが出来る。なお、ディスプレイは、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図１４（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の半導体装置を用いた表示装置は表示部２１０２に用いることが出来る。また本発明により、図１４（Ｂ）に示すデジタルスチルカメラが完成される。
図１４（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の半導体装置を用いた表示装置は表示部２２０３に用いることが出来る。また本発明により、図１４（Ｃ）に示すノート型パーソナルコンピュータが完成される。
図１４（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の半導体装置を用いた表示装置は表示部２３０２に用いることが出来る。また本発明により、図１４（Ｄ）に示すモバイルコンピュータが完成される。
図１４（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の半導体装置を用いた表示装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることが出来る。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図１４（Ｅ）に示すＤＶＤ再生装置が完成される。
図１４（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の半導体装置を用いた表示装置は表示部２５０２に用いることが出来る。また本発明により、図１４（Ｆ）に示すゴーグル型ディスプレイが完成される。
図１４（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の半導体装置を用いた表示装置は表示部２６０２に用いることが出来る。また本発明により、図１４（Ｇ）に示すビデオカメラが完成される。
ここで図１４（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の半導体装置を用いた表示装置は表示部２７０３に用いることが出来る。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることが出来る。また本発明により、図１４（Ｈ）に示す携帯電話が完成される。
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、本発明の半導体装置を用いた表示装置は動画表示に好ましい。
また、本発明の半導体装置を用いた表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に表示装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
以上のように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、実施例２の電子機器は、実施例１に示した構成を用いることが出来る。
Claims (32)
- レジスタ回路を有するシフトレジスタ回路と、ラッチ回路を有するラッチ回路アレイと、ラッチ回路を動作させるためのラッチパルスを生成する回路を有し、
前記シフトレジスタ回路にスタートパルスが入力され、
前記レジスタ回路に、クロック信号に基づいて前記スタートパルスが順にシフトされ、
前記ラッチ回路に、前記レジスタ回路から出力されたパルス及び前記ラッチパルスを生成する回路から出力されたラッチパルスが入力され、
前記ラッチ回路は、前記ラッチパルスの入力に基づいて電流源回路に前記パルスを出力することを特徴とする半導体装置。 - 請求の範囲第１項において、前記ラッチパルスを生成する回路は、前記シフトレジスタ回路や前記ラッチ回路アレイと同一基板上にあることを特徴とする半導体装置。
- 請求の範囲第１項において、前記ラッチパルスを生成する回路は、前記スタートパルスおよび前記クロック信号からラッチパルスを生成することを特徴とする半導体装置。
- 請求の範囲第１項において、前記ラッチパルスを生成する回路は、前記スタートパルスに同期してシフトする第一のレジスタ回路からなる第一のシフトレジスタ回路と、前記クロック信号に同期してシフトする第二のレジスタ回路からなる第二のシフトレジスタ回路を有していることを特徴とする半導体装置。
- 請求の範囲第１項において、前記ラッチ回路の出力端子は、前記電流源回路の制御端子に接続されていることを特徴とする半導体装置。
- 請求の範囲第１項において、前記電流源回路は、画素に入力する電流値を制御する駆動回路内に設けられていることを特徴とする半導体装置。
- 請求の範囲第１項において、前記電流源回路は、マトリクス状に配置された複数の画素内に設けられていることを特徴とする半導体装置。
- 請求の範囲第１項において、前記半導体装置をビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末、及び記録媒体を備えた画像再生装置のいずれか一の電子機器に用いることを特徴とする半導体装置。
- レジスタ回路を有するシフトレジスタ回路と、ラッチ回路を有するラッチ回路アレイと、ラッチ回路を動作させるためのラッチパルスを生成する回路を有する半導体装置において、
前記シフトレジスタ回路にスタートパルスを入力し、
前記レジスタ回路に、クロック信号に基づいて前記スタートパルスを順にシフトさせ、
前記レジスタ回路から出力されたパルス及び前記ラッチパルスを生成する回路から出力されたラッチパルスを前記ラッチ回路に入力し、
前記ラッチ回路は、前記ラッチパルスの入力に基づいて電流源回路に前記パルスを出力することを特徴とする半導体装置の駆動方法。 - 請求の範囲第９項において、前記ラッチパルスを生成する回路は、前記シフトレジスタ回路や前記ラッチ回路アレイと同一基板上にあることを特徴とする半導体装置の駆動方法。
- 請求の範囲第９項において、前記ラッチパルスを生成する回路は、前記スタートパルスおよび前記クロック信号からラッチパルスを生成することを特徴とする半導体装置の駆動方法。
- 請求の範囲第９項において、前記ラッチパルスを生成する回路は、前記スタートパルスに同期してシフトする第一のレジスタ回路からなる第一のシフトレジスタ回路と、前記クロック信号に同期してシフトする第二のレジスタ回路からなる第二のシフトレジスタ回路を有していることを特徴とする半導体装置の駆動方法。
- 請求の範囲第９項において、前記ラッチ回路の出力端子は、前記電流源回路の制御端子に接続されていることを特徴とする半導体装置の駆動方法。
- 請求の範囲第９項において、前記電流源回路は、画素に入力する電流値を制御する駆動回路内に設けられていることを特徴とする半導体装置の駆動方法。
- 請求の範囲第９項において、前記電流源回路は、マトリクス状に配置された複数の画素内に設けられていることを特徴とする半導体装置の駆動方法。
- 請求の範囲第９項において、前記半導体装置をビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末、及び記録媒体を備えた画像再生装置のいずれか一の電子機器に用いることを特徴とする半導体装置の駆動方法。
- レジスタ回路を有するシフトレジスタ回路と、ラッチ回路を有するラッチ回路アレイと、ラッチ回路を動作させるためのラッチパルスを生成する回路を有し、
前記シフトレジスタ回路にスタートパルスが入力され、
前記レジスタ回路に、クロック信号に基づいて前記スタートパルスが順にシフトされ、
前記ラッチ回路に、前記レジスタ回路から出力されたパルス及び前記ラッチパルスを生成する回路から出力されたラッチパルスが入力され、
前記ラッチ回路は、前記ラッチパルスの入力に基づいて電流源回路に前記パルスを出力することを特徴とする発光表示装置。 - 請求の範囲第１７項において、前記ラッチパルスを生成する回路は、前記シフトレジスタ回路や前記ラッチ回路アレイと同一基板上にあることを特徴とする発光表示装置。
- 請求の範囲第１７項において、前記ラッチパルスを生成する回路は、前記スタートパルスおよび前記クロック信号からラッチパルスを生成することを特徴とする発光表示装置。
- 請求の範囲第１７項において、前記ラッチパルスを生成する回路は、前記スタートパルスに同期してシフトする第一のレジスタ回路からなる第一のシフトレジスタ回路と、前記クロック信号に同期してシフトする第二のレジスタ回路からなる第二のシフトレジスタ回路を有していることを特徴とする発光表示装置。
- 請求の範囲第１７項において、前記ラッチ回路の出力端子は、前記電流源回路の制御端子に接続されていることを特徴とする発光表示装置。
- 請求の範囲第１７項において、前記電流源回路は、画素に入力する電流値を制御する駆動回路内に設けられていることを特徴とする発光表示装置。
- 請求の範囲第１７項において、前記電流源回路は、マトリクス状に配置された複数の画素内に設けられていることを特徴とする発光表示装置。
- 請求の範囲第１７項において、前記発光表示装置をビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末、及び記録媒体を備えた画像再生装置のいずれか一の電子機器に用いることを特徴とする発光表示装置。
- レジスタ回路を有するシフトレジスタ回路と、ラッチ回路を有するラッチ回路アレイと、ラッチ回路を動作させるためのラッチパルスを生成する回路を有する発光表示装置において、
前記シフトレジスタ回路にスタートパルスを入力し、
前記レジスタ回路に、クロック信号に基づいて前記スタートパルスを順にシフトさせ、
前記レジスタ回路から出力されたパルス及び前記ラッチパルスを生成する回路から出力されたラッチパルスを前記ラッチ回路に入力し、
前記ラッチ回路は、前記ラッチパルスの入力に基づいて電流源回路に前記パルスを出力することを特徴とする発光表示装置の駆動方法。 - 請求の範囲第２５項において、前記ラッチパルスを生成する回路は、前記シフトレジスタ回路や前記ラッチ回路アレイと同一基板上にあることを特徴とする発光表示装置の駆動方法。
- 請求の範囲第２５項において、前記ラッチパルスを生成する回路は、前記スタートパルスおよび前記クロック信号からラッチパルスを生成することを特徴とする発光表示装置の駆動方法。
- 請求の範囲第２５項において、前記ラッチパルスを生成する回路は、前記スタートパルスに同期してシフトする第一のレジスタ回路からなる第一のシフトレジスタ回路と、前記クロック信号に同期してシフトする第二のレジスタ回路からなる第二のシフトレジスタ回路を有していることを特徴とする発光表示装置の駆動方法。
- 請求の範囲第２５項において、前記ラッチ回路の出力端子は、前記電流源回路の制御端子に接続されていることを特徴とする発光表示装置の駆動方法。
- 請求の範囲第２５項において、前記電流源回路は、画素に入力する電流値を制御する駆動回路内に設けられていることを特徴とする発光表示装置の駆動方法。
- 請求の範囲第２５項において、前記電流源回路は、マトリクス状に配置された複数の画素内に設けられていることを特徴とする発光表示装置の駆動方法。
- 請求の範囲第２５項において、前記半導体装置をビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末、及び記録媒体を備えた画像再生装置のいずれか一の電子機器に用いることを特徴とする発光表示装置の駆動方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002378896 | 2002-12-27 | ||
| JP2002378896 | 2002-12-27 | ||
| PCT/JP2003/016357 WO2004061809A1 (ja) | 2002-12-27 | 2003-12-19 | 半導体装置、発光表示装置およびそれらの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004061809A1 true JPWO2004061809A1 (ja) | 2006-05-18 |
| JP4397811B2 JP4397811B2 (ja) | 2010-01-13 |
Family
ID=32708355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004536355A Expired - Fee Related JP4397811B2 (ja) | 2002-12-27 | 2003-12-19 | 半導体装置、ｅｌ表示装置、及び電子機器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7307604B2 (ja) |
| EP (1) | EP1577864B1 (ja) |
| JP (1) | JP4397811B2 (ja) |
| KR (1) | KR101060172B1 (ja) |
| CN (1) | CN100483484C (ja) |
| AU (1) | AU2003289450A1 (ja) |
| WO (1) | WO2004061809A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006106664A (ja) * | 2004-09-08 | 2006-04-20 | Fuji Electric Holdings Co Ltd | 有機ｅｌ発光装置 |
| KR100599657B1 (ko) | 2005-01-05 | 2006-07-12 | 삼성에스디아이 주식회사 | 표시 장치 및 그 구동 방법 |
| EP1856685A2 (en) * | 2005-03-02 | 2007-11-21 | Koninklijke Philips Electronics N.V. | Active matrix display devices and methods of driving the same |
| TWI327720B (en) * | 2005-03-11 | 2010-07-21 | Sanyo Electric Co | Active matrix type display device and driving method thereof |
| JP4986468B2 (ja) * | 2005-03-11 | 2012-07-25 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
| JP2006251453A (ja) * | 2005-03-11 | 2006-09-21 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置及びその駆動方法 |
| KR100667075B1 (ko) * | 2005-07-22 | 2007-01-10 | 삼성에스디아이 주식회사 | 주사 구동부 및 이를 포함하는 유기 전계발광 표시장치 |
| KR101277975B1 (ko) * | 2006-09-07 | 2013-06-27 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 이를 구비한 데이터 드라이버,액정표시장치 |
| JP5852855B2 (ja) | 2010-11-24 | 2016-02-03 | 株式会社半導体エネルギー研究所 | 発光素子、発光装置、照明装置、及び電子機器 |
| US20160260392A1 (en) * | 2015-03-03 | 2016-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for driving semiconductor device, and program |
| US10008167B2 (en) * | 2015-03-03 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for driving semiconductor device, and program |
| CN107993606B (zh) * | 2018-01-22 | 2021-02-26 | 京东方科技集团股份有限公司 | 驱动电路及其驱动方法、电子装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW277129B (ja) * | 1993-12-24 | 1996-06-01 | Sharp Kk | |
| JPH08137443A (ja) * | 1994-11-09 | 1996-05-31 | Sharp Corp | 画像表示装置 |
| JPH07261151A (ja) | 1994-03-18 | 1995-10-13 | G T C:Kk | 液晶パネル周辺駆動回路 |
| JP4251377B2 (ja) * | 1997-04-23 | 2009-04-08 | 宇東科技股▲ふん▼有限公司 | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
| US6229506B1 (en) * | 1997-04-23 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
| JP3252897B2 (ja) * | 1998-03-31 | 2002-02-04 | 日本電気株式会社 | 素子駆動装置および方法、画像表示装置 |
| JP2000276108A (ja) * | 1999-03-24 | 2000-10-06 | Sanyo Electric Co Ltd | アクティブ型ｅｌ表示装置 |
| JP2001083923A (ja) | 1999-07-12 | 2001-03-30 | Semiconductor Energy Lab Co Ltd | デジタルドライバおよび表示装置 |
| KR100888004B1 (ko) | 1999-07-14 | 2009-03-09 | 소니 가부시끼 가이샤 | 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법 |
| JP2003195815A (ja) | 2000-11-07 | 2003-07-09 | Sony Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置 |
| US7015882B2 (en) * | 2000-11-07 | 2006-03-21 | Sony Corporation | Active matrix display and active matrix organic electroluminescence display |
| JP3950988B2 (ja) * | 2000-12-15 | 2007-08-01 | エルジー フィリップス エルシーディー カンパニー リミテッド | アクティブマトリックス電界発光素子の駆動回路 |
| US6568828B2 (en) | 2001-03-16 | 2003-05-27 | Martin Rudoy | Illuminating packaging material |
| TWI276031B (en) * | 2002-03-01 | 2007-03-11 | Semiconductor Energy Lab | Display device, light emitting device, and electronic equipment |
| TWI360098B (en) * | 2002-05-17 | 2012-03-11 | Semiconductor Energy Lab | Display apparatus and driving method thereof |
-
2003
- 2003-12-19 EP EP03780933.2A patent/EP1577864B1/en not_active Expired - Lifetime
- 2003-12-19 KR KR1020057010968A patent/KR101060172B1/ko active IP Right Grant
- 2003-12-19 WO PCT/JP2003/016357 patent/WO2004061809A1/ja active Application Filing
- 2003-12-19 CN CNB200380107614XA patent/CN100483484C/zh not_active Expired - Fee Related
- 2003-12-19 AU AU2003289450A patent/AU2003289450A1/en not_active Abandoned
- 2003-12-19 JP JP2004536355A patent/JP4397811B2/ja not_active Expired - Fee Related
- 2003-12-24 US US10/744,066 patent/US7307604B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100483484C (zh) | 2009-04-29 |
| CN1732498A (zh) | 2006-02-08 |
| EP1577864A4 (en) | 2009-01-21 |
| US7307604B2 (en) | 2007-12-11 |
| WO2004061809A1 (ja) | 2004-07-22 |
| EP1577864B1 (en) | 2013-08-14 |
| KR101060172B1 (ko) | 2011-08-29 |
| EP1577864A1 (en) | 2005-09-21 |
| KR20050093775A (ko) | 2005-09-23 |
| AU2003289450A1 (en) | 2004-07-29 |
| JP4397811B2 (ja) | 2010-01-13 |
| US20040252084A1 (en) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8786533B2 (en) | Pulse output circuit, shift register and display device | |
| US8242971B2 (en) | Display device and method of driving the same | |
| US6909243B2 (en) | Light-emitting device and method of driving the same | |
| US9620060B2 (en) | Semiconductor device including transistors, switches and capacitor, and electronic device utilizing the same | |
| US9626913B2 (en) | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device | |
| US8274458B2 (en) | Method of driving light-emitting device | |
| JP4397811B2 (ja) | 半導体装置、ｅｌ表示装置、及び電子機器 | |
| JP4798874B2 (ja) | Ｅｌ表示装置及びそれを用いた電気器具 | |
| JP4503250B2 (ja) | マルチウィンドウ表示装置 | |
| JP2007256934A (ja) | 表示装置及び当該表示装置を具備する電子機器 | |
| JP4574128B2 (ja) | 発光装置 | |
| JP2007114346A (ja) | 電気光学装置及び電子機器 | |
| JP2006154781A (ja) | ビデオデータ補正回路及び表示装置、電子機器 | |
| JP2004004638A (ja) | 発光装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091021 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4397811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |