JPWO2003063349A1 - フローティングゲートｍｏｓｆｅｔを用いた非線形抵抗回路 - Google Patents
フローティングゲートｍｏｓｆｅｔを用いた非線形抵抗回路 Download PDFInfo
- Publication number
- JPWO2003063349A1 JPWO2003063349A1 JP2003563092A JP2003563092A JPWO2003063349A1 JP WO2003063349 A1 JPWO2003063349 A1 JP WO2003063349A1 JP 2003563092 A JP2003563092 A JP 2003563092A JP 2003563092 A JP2003563092 A JP 2003563092A JP WO2003063349 A1 JPWO2003063349 A1 JP WO2003063349A1
- Authority
- JP
- Japan
- Prior art keywords
- resistance circuit
- voltage
- nonlinear resistance
- shaped
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/53—One-port networks simulating resistances; simulating resistance multipliers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/52—One-port networks simulating negative resistances
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
３次から７次までの区分線形関数で近似できるような、様々なＮ字型特性を実現でき、さらにそれらの特性を外部電圧により多様に変化させることができる、Ｎ字型のＶ−Ｉ特性を実現するフローティングゲートＭＯＳＦＥＴを用いたＮ字型非線形抵抗回路を提供する。多入力フローティングゲートＭＯＳＦＥＴを用いたΛ字型の非線形抵抗回路（１）とＶ字型の非線形抵抗回路（２）を並列に接続し、前記Λ字型の非線形抵抗回路の電流と前記Ｖ字型の非線形抵抗回路の電流を加算することにより、多様なＮ字型電圧−電流特性を合成する。
Description
技術分野
本発明は、フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路に係り、特に、多様なＮ字型電圧−電流特性を実現する回路に関するものである。
背景技術
従来、このような分野の参考文献としては、以下に開示されるようなものがあった。
参考文献（１）：特許第３００７３２７号：Ｙ．Ｈｏｒｉｏ，Ｋ．Ｗａｔａｒａｉ，ａｎｄ Ｋ．Ａｉｈａｒａ，“Ｎｏｎｌｉｎｅａｒ ｒｅｓｉｓｔｏｒ ｃｉｒｃｕｉｔｓ ｕｓｉｎｇ ｃａｐａｃｉｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｍｕｌｔｉ−ｉｎｐｕｔ ＭＯＳＦＥＴｓ，”ＩＥＩＣＥ Ｔｒａｎｓ．Ｆｕｎｄａｍｅｎｔａｌｓ，ｖｏｌ．Ｅ８２−Ａ，ｎｏ．９，ｐｐ．１９２６−１９３６，１９９９．
参考文献（２）：Ｋ．Ｍａｔｓｕｄａ，Ｙ．Ｈｏｒｉｏ，ａｎｄ Ｋ．Ａｉｈａｒａ，“Ａ ｓｉｍｕｌａｔｅｄ ＬＣ ｏｓｃｉｌｌａｔｏｒ ｕｓｉｎｇ ｍｕｌｔｉ−ｉｎｐｕｔ ｆｌｏａｔｉｎｇ−ｇａｔｅ ＭＯＳＦＥＴｓ”ｉｎ Ｐｒｏｃ．ＩＥＥＥ Ｉｎｔ．Ｓｙｍｐ．ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔ，．ｖｏｌ．ＩＩＩ，ｐｐ．７６３−７６６，２００１．
参考文献（３）：松田欣也、天野智紀、堀尾喜彦、合原一幸、“容量性結合多入力ＭＯＳＦＥＴを用いたＬＣ発振回路，”電子情報通信学会 第１３回 回路とシステム（軽井沢）ワークショップ論文集、ｐｐ．３５−４０，２０００．
参考文献（４）：松田欣也、堀尾喜彦、合原一幸、“アクティブインダクタ回路の高Ｑ化の一手法、”信学技報 ｖｏｌ．ＮＬＰ２００１−３９，ｐｐ．３７−４１，２００１．
参考文献（５）：Ｔ．Ｍａｔｓｕｍｏｔｏ，Ｌ．Ｏ．Ｃｈｕａ，ａｎｄ Ｍ．Ｋｏｍｕｒｏ，“Ｔｈｅ ｄｏｕｂｌｅ ｓｃｒｏｌｌ，”ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔ．，ｖｏｌ．ＣＡＳ−３２，ｎｏ．８，ｐｐ．７９８−８１７，１９８５．
参考文献（６）：Ｊ．Ｍ．Ｃｒｕｚ ａｎｄ Ｌ．Ｏ．Ｃｈｕａ，“Ａ ＣＭＯＳ ＩＣ ｎｏｎｌｉｎｅａｒ ｒｅｓｉｓｔｏｒ ｆｏｒ Ｃｈｕａ’ｓ ｃｉｒｃｕｉｔ，”ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｃｉｒｃｕｉｔ ａｎｄ Ｓｙｓｔ．，１，ｖｏｌ．３９，ｎｏ．１２，ｐｐ．９８５−９９５，１９９２．
従来、負の電圧−電流（Ｖ−Ｉ）特性領域を持つ回路の１つとして、多入力フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路が本願発明者らによって提案されており〔上記参考文献（１）〕、インダクタシミュレーションや正弦波発振回路に応用されている〔上記参考文献（２）〜（４）〕。これらの回路によれば、Λ字型およびＶ字型の非線形抵抗特性が実現でき、さらに、それらの特性は外部電圧により変更可能である。
また、Ｎ字型の非線形抵抗特性は、中央付近に負性抵抗領域があるため、発振回路やニューロン素子等に広く応用されている。特に、３次や５次の区分線形特性で近似できるものは、ＬやＣ等と組み合わせることで、正弦波発振回路やカオス発生回路等が構成できる〔上記参考文献（５），（６）〕。
発明の開示
本発明は、上記状況に鑑み、上記した多入力フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路を応用し、３次から７次までの区分線形関数で近似できるような、様々なＮ字型特性を実現でき、さらにそれらの特性を外部電圧により多様に変化させることができる、Ｎ字型のＶ−Ｉ特性を実現するフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路を提供することを目的とする。
本発明は、上記目的を達成するために、
〔１〕フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、多入力フローティングゲートＭＯＳＦＥＴを用いたΛ字型の非線形抵抗回路とＶ字型の非線形抵抗回路を並列に接続し、前記Λ字型の非線形抵抗回路の電流と前記Ｖ字型の非線形抵抗回路の電流を加算することにより、多様なＮ字型電圧−電流特性を合成することを特徴とする。
〔２〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記Ｎ字型電圧−電流特性を連続的に変化させることを特徴とする。
〔３〕上記〔２〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、３次から７次までの各次数の区分線形特性で近似できる電圧−電流特性を実現することを特徴とする。
〔４〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記３次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の負性抵抗部をできるだけ線形にし、その両方の特性を、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔５〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記３次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の負性抵抗部をできるだけ線形にし、その両方の特性を、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔６〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記４次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔７〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記４次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔８〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記５次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔９〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記５次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔１０〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記６次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とする。
〔１１〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記６次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とする。
〔１２〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記７次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とする。
〔１３〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記７次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とする。
発明を実施するための最良の形態
以下、本発明の実施の形態について詳細に説明する。
まず、Ｎ字型非線形抵抗回路について説明する。ここで、Λのサフィクスは表示の都合上、 Ａ として表示することにする。
第１図は本発明にかかるフローティングゲートＭＯＳＦＥＴを用いたＮ字型非線形抵抗回路図、第２図は第１図中の各種のＶｘｙ−Ｉ Ａ 特性（数値シミュレーション）図であり、第２図（ａ）はＶ ｘＡ 、第２図（ｂ）はＶ ｙＡ 、第２図（ｃ）はＶ ｎＡ 、第２図（ｄ）はＶ ｐＡ をパラメータとしたときの特性図、第３図は第１図中の各種のＶｘｙ−ＩＶ特性（数値シミュレーション）図であり、第３図（ａ）はＶｘＶ、第３図（ｂ）はＶｙＶ、第３図（ｃ）はＶｎＶ、第３図（ｄ）はＶｐＶをパラメータとしたときの特性図である。
第１図に示すように、この回路は多入力フローティングゲートＭＯＳＦＥＴを用いたΛ字型の非線形抵抗回路１とＶ字型の非線形抵抗回路２〔参考文献（１）〕を並列に接続した構成である。第２図および第３図に、第１図中のＩ Ａ およびＩＶのＶｘｙに対する非線形抵抗特性をそれぞれ示している。
まず、Λ字型の非線形抵抗回路１について説明する。
第１図に示すように、多入力フローティングゲートＰ−チャネルＭＯＳＦＥＴであるＭ ｐＡ は、通常のＰ−チャネルＭＯＳＦＥＴのゲート端子に、キャパシタＣ ｐ２Ａ とＣ ｐ１Ａ を結合し、それらを入力端子とする。このようにキャパシタＣ ｐ２Ａ とＣ ｐ１Ａ を介して入力を加えることにより、Ｐ−チャネルＭＯＳＦＥＴ・Ｍ ｐＡ のゲート端子は等価的にフローティングとなる。また、このＭ ｐＡ には直列にＮ−チャネルＭＯＳＦＥＴであるＭ ｎＡ が接続されている。
次に、Ｖ字型の非線形抵抗回路２について説明する。
第１図に示すように、多入力フローティングゲートＮ−チャネルＭＯＳＦＥＴであるＭｎＶは、通常のＮ−チャネルＭＯＳＦＥＴのゲート端子に、キャパシタＣｎ１ＶとＣｎ２Ｖを結合し、それらを入力端子とする。このようにキャパシタＣｎ１ＶとＣｎ２Ｖを介して入力を加えることにより、Ｎ−チャネルＭＯＳＦＥＴ・ＭｎＶのゲート端子は等価的にフローティングとなる。また、このＭｎＶには直列にＰ−チャネルＭＯＳＦＥＴであるＭｐＶが接続されている。
これらの第１図および第２図に示すように、第１図中の各電圧により、様々なＶｘｙ−Ｉ Ａ およびＶｘｙ−ＩＶ特性が得られることが分かる〔参考文献（１）〕。第１図に示す回路ではＩ Ａ とＩＶを加算することにより、多様なＮ字型Ｖｘｙ−ＩＮ特性を合成することができる。
第１図中のＩ Ａ およびＩＶの各制御電圧に対する特性を記述する理論式は、参考文献（１）中に示されている。ここではそれらの特性を簡単に
Ｉ Ａ ＝ｆ Ａ （Ｖｘｙ，Ｖ ｘＡ ，Ｖ ｙＡ ，Ｖ ｎＡ ，Ｖ ｐＡ ）， …（１）
ＩＶ＝ｆＶ（Ｖｘｙ，ＶｘＶ，ＶｙＶ，ＶｎＶ，ＶｐＶ）， …（２）
と表すことにする。この時、第１図より
ＩＮ＝Ｉ Ａ ＋ＩＶ
＝ｆ Ａ （Ｖｘｙ，Ｖ ｘＡ ，Ｖ ｙＡ ，Ｖ ｎＡ ，Ｖ ｐＡ ）
＋ｆＶ（Ｖｘｙ，ＶｘＶ，ＶｙＶ，ＶｎＶ，ＶｐＶ） …（３）
と表すことができる。
第４図は本発明にかかる区分線形に近似したＶ−Ｉ特性図であり、第４図（ａ）は３次特性、第４図（ｂ）は４次特性、第４図（ｃ）は５次特性、第４図（ｄ）は６次特性、第４図（ｅ）は７次特性を示している。
第１図で得られるＶｘｙ−ＩＮ特性は、連続的に変化できるが、以下ではこの特性を第４図に示すような３次から７次までの区分線形の特性に近似して説明する。ここで、線形区間の数を次数と呼ぶ。また、各線形区間の端点をブレイクポイントと呼ぶ。
ここで、第４図中の各次数の特性を実現する方法を簡単に定性的に述べる。
まず、第４図（ａ）に示す３次特性は、第２図および第３図のＶｘｙ−Ｉ Ａ およびＶｘｙ−Ｉｖ特性を、第１図中のＶ ｘＡ またはＶ ｙＡ 、およびＶｘＶまたはＶｙｖによりそれぞれ左と右方向に並行移動させて合成することで得られる。この際、Ｖｘｙ−ＩＮ特性の中央付近が全体として１つの線形区分になるようにすればよい。このためにはΛ字型およびＶ字型の特性の負性部分ができるだけ線形であることが望ましい。すなわち、Ｖ ｎＡ ，Ｖ ｐＡ ，ＶｎＶ，ＶｐＶの設定が重要である。この様子を第５図に示す。
これと同様に４次から７次の特性が実現できる。これらの特性は３次特性とは異なり、特性の中央部分にもブレイクポイントが必要となる。これは、特に第１図中のＶ ｐＡ およびＶｎＶを調整することで実現可能である。４次特性はＶｘｙ−Ｉ Ａ またはＶｘｙ−ＩＶのどちらかの特性の負性部分の傾きを調節することにより実現でき、５次特性はΛ字型およびＶ字型の特性の両方を同時にそのようにすることにより実現できる。また、６次特性は、４次特性で用いたΛ字型およびＶ字型の特性を、第１図中のＶ ｘＡ またはＶ ｙＡ 、およびＶｘＶまたはＶｙｖによりそれぞれ横軸方向に並行移動して実現する。さらに、７次特性は、５次特性を元に、同様の方法で得られる。
これら３次から７次の全ての特性において、各ブレイクポイントおよび区分線形部分の傾きを変化させることができる。このことを、通常よく用いられる３次と５次の特性を例に挙げて以下に詳しく説明する。
（１）３次特性
以下の方法で、第４図（ａ）中のブレイクポイントの電流軸座標ＩＢＰ−およびＩＢＰ＋を固定し、電圧軸座標ＶＢＰ−およびＶＢＰ＋を変えることで傾きｍ０のみを変化させることができる。まず、ＶＢＰ−およびＶＢＰ＋をＶ ｘＡ またはＶ ｙＡ 、およびＶｘＶまたはＶｙｖにより決定しておく。次いで、これらを変化させないようにしながらＶ ｎＡ ，Ｖ ｐＡ ，ＶｎＶ，ＶｐＶの各電圧によりＩＢＰ−およびＩＢＰ＋を調整しｍ０を決定する。この場合、ＩＢＰ−とＩＢＰ＋を固定しておくことが必要であるため、特にＶ ｐＡ とＶｎＶが重要なパラメータとなる。
次に、傾きｍ０を固定してブレイクポイントＢＰ−，ＢＰ＋を調整する方法を示す。まず、ＶＢＰ−，ＶＢＰ＋をＶ ｘＡ またはＶ ｙＡ 、およびＶｘＶまたはＶｙｖにより決定し、次に、これを主にＶ ｎＡ およびＶｐＶにより、電圧軸方向に拡大あるいは縮小してブレイクポイントを移動させる。
（２）５次特性
５次特性でも、第４図（ｃ）中のＢＰ１−，ＢＰ１＋，ＢＰ２−およびＢＰ２＋の４つのブレイクポイントを固定し、傾きｍ０およびｍ１のそれぞれを調整可能である。ｍ０のみの変化では、Λ字型およびＶ字型特性の負性抵抗部分の傾きの変化を利用するため、Ｖ ｐＡ ，ＶｎＶが重要なパラメータになる。ｍ１の調整は、Ｖ ｙＡ およびＶｙＶで可能であり、その後、他の電圧によりブレイクポイントを調整する。
また、次のようにして傾きｍ０およびｍ１を固定しながら、各ブレイクポイントを変化できる。ＢＰ１−あるいはＢＰ１＋の変化は、Ｖ ｎＡ およびＶｐＶにより特性を縦軸方向に拡大しながら、ｍ１の区分線形部分の長さを変化させることにより実現できる。ＢＰ２−あるいはＢＰ２＋の調整は、３次特性のブレイクポイントの変化と同様にＶ ｐＡ 、Ｖ ｘＡ またはＶ ｙＡ 、およびＶｎＶ、ＶｘＶまたはＶｙｖにより電圧軸方向および電流軸方向の拡大あるいは縮小で可能である。この際、他の制御電圧による微調整を要する。
〔数値シミュレーション〕
以下、参考文献（１）で導出された簡単なＭＯＳＦＥＴモデルによるＶ−Ｉ特性式を用いたコンピュータシミュレーションにより、上記した３次から７次のＮ字型非線形抵抗特性を確認する。特に、３次および５次の特性については、ブレイクポイントおよび傾きそれぞれの調整の様子を詳しく示す。シミュレーション実験では、第１図中の各Ｎ−チャネルＭＯＳＦＥＴおよびＰ−チャネルＭＯＳＦＥＴのトランスコンダクタンスパラメータ：Ｋｎ＝Ｋｐ＝３００μＡ／Ｖ２、Ｎ−チャネルＭＯＳＦＥＴの閾値電圧：Ｖｔｎ＝０．５５Ｖ、Ｐ−チャネルＭＯＳＦＥＴの閾値電圧：Ｖｔｐ＝−０．８Ｖとした。さらに、第１図でＣ ｐ１Ａ ＝Ｃ ｐ２Ａ ＝Ｃｎ１ｖ＝Ｃｎ２ｖ＝０．１ｐＦとした。
（１）３次非線形抵抗特性
第６図に表１中の各電圧値を用いた場合に得られる３次区分線形近似が可能な特性を示す。第６図中のＡの特性とＣの特性は、ｍ０が同じでブレイクポイントのみ異なる。これに対し、Ｂの特性は、ＩＢＰ−およびＩＢＰ＋をＣと同じに設定し、傾きｍ０を変えたものである。これらより、第４図（ａ）に示したブレイクポイントＢＰ−，ＢＰ＋，および傾きｍ０をそれぞれ変化できることが分かる。
また、第６図と表１を見ると、ブレイクポイントはＶ ｎＡ およびＶｐＶに依存し、傾きｍ０はＶ ｐＡ およびＶｎＶにより大きく変化することが分かる。
（２）５次非線形抵抗特性
第７図、第８図および第９図にシミュレーションで得られた、５次の区分線形特性で近似可能なＶｘｙ−ＩＮ特性の例を示す。また、これらの図中の各特性に対応する制御電圧の値を表２から表４にそれぞれ示す。
第７図中の曲線ＢとＣは第４図（ｃ）中の４つのブレイクポイントの電圧座標を固定したまま傾きｍ０を変化させた例である。同様に、曲線ＡとＢは傾きｍ１を変化させた例である。これらと表２より、傾きｍ０を調整する際はＶ ｎＡ とＶｐＶをほぼ一定に保ちながらＶ ｐＡ とＶｎＶを変化させればよいことが分かる。さらに傾きｍ１については、Ｖ ｙＡ とＶｙＶで特性の概略を決定し、さらにＶ ｐＡ とＶｎＶを用いて調整すればよい。
一方、第８図と表３は、第４図（ｃ）中の傾きｍ０とｍ１を固定してブレイクポイントＢＰ１−とＢＰ１＋を調整した例、第９図と表４は、ＢＰ２＋とＢＰ２−を調整した例である。これらのシミュレーション実験より、ＢＰ１＋はＶｐＶに、ＢＰ１−はＶ ｎＡ にそれぞれ依存していること、および、ＢＰ２＋はＶｘＶとＶｎＶ、ＢＰ２−はＶ ｘＡ とＶ ｐＡ でそれぞれ決定できることが分かる。
（３）４次、６次および７次非線形抵抗特性
第１０図は４次、第１１図は６次、第１２図は７次の非線形抵抗特性をそれぞれ示している。これらの特性で使用した第１図中の各電圧を表５、表６および表７にそれぞれ示す。
表１Ｃおよび表５より４次の特性は、３次特性を元にＶ ｎＡ ，Ｖ ｐＡ ，ＶｎＶおよびＶｐＶを変化させることで得られることが分かる。さらに、表５と表６および表２Ｂと表７より、６次および７次の特性はそれぞれ４次および５次の特性を元にし、さらにＶ ｘＡ とＶｘＶを変化させることで得られることが分かる。
〔ＨＳＰＩＣＥシミュレーション〕
ＭＯＳＩＳ ＴＳＭＣ０．３５μｍＣＭＯＳプロセスパラメータを使用し、第１図中のＭ ｎＡ ，ＭｎＶのサイズを共にＷ＝２０μｍ、Ｌ＝０．４μｍ、Ｍ ｐＡ ，ＭｐＶのそれを共にＷ＝６０μｍ、Ｌ＝０．４μｍとした。またキャパシタの値をＣ ｐ１Ａ ＝Ｃ ｐ２Ａ ＝Ｃｎ１ｖ＝Ｃｎ２ｖ＝０．１ｐＦとした場合のＨＳＰＩＣＥによる回路シミュレーションの結果を第１３図および第１４図に示す。これらの特性は、上記した３次から７次までのシミュレーション特性にそれぞれ対応している。
上記したように、多入力フローティングゲートＭＯＳＦＥＴを用いたＮ字型非線形抵抗回路を提供することができる。さらに、数値計算とＨＳＰＩＣＥシミュレーションによりＶ−Ｉ特性の例を示し、どの様に各特性を実現するかについて定性的に説明した。
〔個別部品による実験〕
この実施例では、第１５図の回路を個別部品により構成し、Ｖｘｙ−ＩＮ特性を測定した。回路は第１５図に示す構成とした。回路中のＭ ｎＡ １１，ＭｎＶ１２は共に２ＳＫ６１２、Ｍ ｐＡ １３，ＭｐＶ１４は共に２ＳＪ１３３を使用した。さらに、キャパシタＣ ｐ１Ａ １５，Ｃ ｐ２Ａ １６，Ｃｎ１Ｖ１７，Ｃｎ２Ｖ１８の値を０．１μＦとしたときの実験結果を、第１６図から第２０図に示し、それぞれの特性を実現する第１５図中の各電圧値を表８から表１２に示す。
すなわち、第１６図には、この３次Ｖｘｙ−ＩＮ特性の個別部品による実験結果が示されており、第１５図における各電圧の値は、表８に示されるように、Ｖ Ａ は−０．７Ｖ、Ｖ ｎＡ は１．５５Ｖ、Ｖ ｐＡ は−４．６９Ｖ、ＶＶは０．７Ｖ、ＶｎＶは３．２３Ｖ、ＶｐＶは−２．３２Ｖである。
また、第１７図には、この４次Ｖｘｙ−ＩＮ特性の個別部品による実験結果が示されており、第１５図における各電圧の値は、表９に示されるように、Ｖ Ａ は−１．６Ｖ、Ｖ ｎＡ は１．４６Ｖ、Ｖ ｐＡ は−５．６５Ｖ、ＶＶは１Ｖ、ＶｎＶは３．４３Ｖ、ＶｐＶは−２．２８Ｖである。
また、第１８図には、この５次Ｖｘｙ−ＩＮ特性の個別部品による実験結果が示されており、第１５図における各電圧の値は、表１０に示されるように、Ｖ Ａ は−１．５Ｖ、Ｖ ｎＡ は１．４６Ｖ、Ｖ ｐＡ は−５．６５Ｖ、ＶＶは１．５Ｖ、ＶｎＶは４．２３Ｖ、ＶｐＶは−２．１８Ｖである。
また、第１９図には、この６次Ｖｘｙ−ＩＮ特性の個別部品による実験結果が示されており、第１５図における各電圧の値は、表１１に示されるように、Ｖ Ａ は−２．１Ｖ、Ｖ ｎＡ は１．４６Ｖ、Ｖ ｐＡ は−５．６５Ｖ、ＶＶは１．６Ｖ、ＶｎＶは３．４３Ｖ、ＶｐＶは−２．２８Ｖである。
更に、第２０図には、この７次Ｖｘｙ−ＩＮ特性の個別部品による実験結果が示されており、第１５図における各電圧の値は、表１２に示されるように、Ｖ Ａ は−２．１Ｖ、Ｖ ｎＡ は１．４６Ｖ、Ｖ ｐＡ は−５．６５Ｖ、ＶＶは２．１Ｖ、ＶｎＶは４．２３Ｖ、ＶｐＶは−２．１８Ｖである。
また、電流ＩＮは第１５図のノードＡとノードＢ間（上記した非線形抵抗回路の電源側）間に抵抗Ｒ（１９）を挿入し、その電圧降下を計測アンプ（ＩＮＡ１１４）２０で増幅し、その増幅された出力電圧から以下の式（４）〜（６）により求めた。ここで、ＲＧは計測アンプ２０のゲインＧを決定する抵抗であり、ＲＧ＝１０ｋΩとした。また、Ｒ＝３３Ω、出力抵抗ＲＯ＝１０ｋΩとした。
ＶＯ＝Ｇ・（ＶＩＮ ＋−ＶＩＮ −） …（４）
Ｇ ＝１＋（５０ｋΩ／ＲＧ） …（５）
ＩＮ＝ＶＯ／Ｇ・Ｒ …（６）
次に、集積回路化の例について説明する。
第１５図に示す回路をＭＯＳＩＳ ＴＳＭＣ０．３５μｍＣＭＯＳ半導体プロセスで集積回路化した。ただし、第１５図中に示した抵抗１９および計測アンプ２０からなるＶｘｙ−ＩＮ特性測定回路は集積化せず、個別部品によりチップ外に実装した。第１５図の回路を含むＩＣチップの顕微鏡写真を第２１図に示す。
第１５図中のＭ ｎＡ 、ＭｎＶのサイズは共にＷ＝１８μｍ、Ｌ＝０．６μｍ、Ｍ ｐＡ 、ＭｐＶのそれらは共に、Ｗ＝５４μｍ、Ｌ＝０．６μｍとした。さらに、キャパシタの値はＣ ｐ１Ａ ＝Ｃ ｐ２Ａ ＝Ｃｎ１Ｖ＝Ｃｎ２Ｖ＝０．３ｐＦである。
第２２図から第２８図にチップから測定したＶｘｙ−ＩＮ特性を示す。また、これらの各特性に対する第１５図の回路中の各電圧値を表１３から表１９にそれぞれ示す。これらの特性は、前記した３次から７次までの数値シミュレーションおよびＨＳＰＩＣＥシミュレーション特性に対応している。ここで、ＩＮは個別部品による実験と同様に計算式（４），（５）および（６）により求めた。ここで計算式（４），（５）および（６）式中の各抵抗値はそれぞれＲＧ＝２４０Ω、Ｒ＝１０Ω、ＲＯ＝１０ｋΩである。
なお、他の実施例として、Λ字型およびＶ字型の特性を、第１図中の
（１）Ｖ ｘＡ およびＶｙＶ
（２）Ｖ ｙＡ およびＶｘＶ
（３）Ｖ ｘＡ ，Ｖ ｙＡ ，ＶｘＶおよびＶｙＶ
によりそれぞれ横軸方向に平行移動させるさせて実現するようにしてもよい。
本発明によれば、回路中の制御電圧を調整することで、３次から７次までの区分線形近似が可能な様々な形状のＶ−Ｉ特性を得ることができる。さらに、これを集積回路化し、発振回路やカオス発生回路等に応用することができる。
より詳細には、上記した本発明のＮ字型非線形抵抗回路のＮ字型の非線形抵抗特性は、中央付近に負性抵抗領域があるため、発振回路やニューロン素子等に広く応用されている。特に、３次や５次の区分線形特性で近似できるものは、ＬやＣ等と組み合わせることで、正弦波発振回路やカオス発生回路等が構成できる。
また、上記したように、３次から７次までの各次数の区分線形特性で近似できるＶ−Ｉ特性が実現可能であり、さらに、これらのＶ−Ｉ特性は、外部電圧により容易に、かつ、多様に変化させることができる。また、４次や６次の特性はあまり広く応用されていないが、これらをも容易に実現できるため、新しく発振回路等への応用が期待される。
さらに、本発明のフローティングゲートＭＯＳＦＥＴを用いたＮ字型非線形抵抗回路は、標準的なＣＭＯＳ半導体プロセスで実装可能であり、各種応用回路の集積回路化を可能にすることができる。
また、Ｎ字型の電圧−電流特性を持つ回路は、正弦波発振回路やダブルスクロール型のカオス発振回路、ニューロン素子に広く使用することができる。この回路構成は集積回路化が容易であるため、正弦波あるいはカオス発振波形が必要な多種の集積回路に応用可能である。また、従来あまり利用されていない４次や６次の非線形特性も実現できるため、新しい回路への応用も期待できる。
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
（１）３次から７次までの区分線形関数で近似できるような、様々なＮ字型Ｖ−Ｉ特性を実現でき、さらにそれらの特性を外部電圧により多様に変化させることができる。
（２）標準的なＣＭＯＳ半導体プロセスで実装可能であり、各種応用回路の集積回路化を可能にすることができる。
産業上の利用可能性
本発明のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路は、発振回路やカオス発生回路、ニューロン回路などの基本構成要素として重要なＮ字型の電圧−電流特性を示すデバイスとして好適であり、電圧制御正弦波発振回路、電圧制御カオス発振回路、ダイナミックニューロン回路、メモリ回路等への応用が期待される。
【図面の簡単な説明】
第１図は、本発明にかかるフローティングゲートＭＯＳＦＥＴを用いたＮ字型非線形抵抗回路図である。
第２図は、第１図中の各種のＶｘｙ−Ｉ Ａ 特性（数値シミュレーション）図である。
第３図は、第１図中の各種のＶｘｙ−ＩＶ特性（数値シミュレーション）図である。
第４図は、本発明にかかる区分線形に近似したＶ−Ｉ特性図である。
第５図は、本発明にかかる３次Ｎ字型Ｖ−Ｉ特性の合成原理図である。
第６図は、本発明にかかる３次の区分線形近似が可能な非線形抵抗特性の例（数値シミュレーション）を示す図である。
第７図は、本発明にかかる５次の非線形抵抗特性の例（ブレイクポイントの電圧座標を固定し傾きｍ０あるいはｍ１を変化させた例）を示す図である。
第８図は、本発明にかかる５次の非線形抵抗特性の例（傾きｍ０とｍ１及びブレイクポイントＢＰ２−とＢＰ２＋を固定し、ＢＰ１−とＢＰ１＋を変化させた例）を示す図である。
第９図は、本発明にかかる５次の非線形抵抗特性の例（傾きｍ０とｍ１及びブレイクポイントＢＰ１−とＢＰ１＋を固定し、ＢＰ２−とＢＰ２＋を変化させた例）を示す図である。
第１０図は、本発明にかかる４次の非線形抵抗特性の例を示す図である。
第１１図は、本発明にかかる６次の非線形抵抗特性の例を示す図である。
第１２図は、本発明にかかる７次の非線形抵抗特性の例を示す図である。
第１３図は、ＨＳＰＩＣＥによる回路シミュレーションの結果を示す図（その１）である。
第１４図は、ＨＳＰＩＣＥによる回路シミュレーションの結果を示す図（その２）である。
第１５図は、個別部品による実験回路を示す図である。
第１６図は、個別部品による実験により得られた３次Ｖｘｙ−ＩＮ特性図である。
第１７図は、個別部品による実験により得られた４次Ｖｘｙ−ＩＮ特性図である。
第１８図は、個別部品による実験により得られた５次Ｖｘｙ−ＩＮ特性図である。
第１９図は、個別部品による実験により得られた６次Ｖｘｙ−ＩＮ特性図である。
第２０図は、個別部品による実験により得られた７次Ｖｘｙ−ＩＮ特性図である。
第２１図は、第１５図の回路を含むＩＣチップを示す代用図面としての顕微鏡写真である。
第２２図は、チップから測定したＶｘｙ−ＩＮ特性を示す図（その１）である。
第２３図は、チップから測定したＶｘｙ−ＩＮ特性を示す図（その２）である。
第２４図は、チップから測定したＶｘｙ−ＩＮ特性を示す図（その３）である。
第２５図は、チップから測定したＶｘｙ−ＩＮ特性を示す図（その４）である。
第２６図は、チップから測定したＶｘｙ−ＩＮ特性を示す図（その５）である。
第２７図は、チップから測定したＶｘｙ−ＩＮ特性を示す図（その６）である。
第２８図は、チップから測定したＶｘｙ−ＩＮ特性を示す図（その７）である。
本発明は、フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路に係り、特に、多様なＮ字型電圧−電流特性を実現する回路に関するものである。
背景技術
従来、このような分野の参考文献としては、以下に開示されるようなものがあった。
参考文献（１）：特許第３００７３２７号：Ｙ．Ｈｏｒｉｏ，Ｋ．Ｗａｔａｒａｉ，ａｎｄ Ｋ．Ａｉｈａｒａ，“Ｎｏｎｌｉｎｅａｒ ｒｅｓｉｓｔｏｒ ｃｉｒｃｕｉｔｓ ｕｓｉｎｇ ｃａｐａｃｉｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｍｕｌｔｉ−ｉｎｐｕｔ ＭＯＳＦＥＴｓ，”ＩＥＩＣＥ Ｔｒａｎｓ．Ｆｕｎｄａｍｅｎｔａｌｓ，ｖｏｌ．Ｅ８２−Ａ，ｎｏ．９，ｐｐ．１９２６−１９３６，１９９９．
参考文献（２）：Ｋ．Ｍａｔｓｕｄａ，Ｙ．Ｈｏｒｉｏ，ａｎｄ Ｋ．Ａｉｈａｒａ，“Ａ ｓｉｍｕｌａｔｅｄ ＬＣ ｏｓｃｉｌｌａｔｏｒ ｕｓｉｎｇ ｍｕｌｔｉ−ｉｎｐｕｔ ｆｌｏａｔｉｎｇ−ｇａｔｅ ＭＯＳＦＥＴｓ”ｉｎ Ｐｒｏｃ．ＩＥＥＥ Ｉｎｔ．Ｓｙｍｐ．ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔ，．ｖｏｌ．ＩＩＩ，ｐｐ．７６３−７６６，２００１．
参考文献（３）：松田欣也、天野智紀、堀尾喜彦、合原一幸、“容量性結合多入力ＭＯＳＦＥＴを用いたＬＣ発振回路，”電子情報通信学会 第１３回 回路とシステム（軽井沢）ワークショップ論文集、ｐｐ．３５−４０，２０００．
参考文献（４）：松田欣也、堀尾喜彦、合原一幸、“アクティブインダクタ回路の高Ｑ化の一手法、”信学技報 ｖｏｌ．ＮＬＰ２００１−３９，ｐｐ．３７−４１，２００１．
参考文献（５）：Ｔ．Ｍａｔｓｕｍｏｔｏ，Ｌ．Ｏ．Ｃｈｕａ，ａｎｄ Ｍ．Ｋｏｍｕｒｏ，“Ｔｈｅ ｄｏｕｂｌｅ ｓｃｒｏｌｌ，”ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔ．，ｖｏｌ．ＣＡＳ−３２，ｎｏ．８，ｐｐ．７９８−８１７，１９８５．
参考文献（６）：Ｊ．Ｍ．Ｃｒｕｚ ａｎｄ Ｌ．Ｏ．Ｃｈｕａ，“Ａ ＣＭＯＳ ＩＣ ｎｏｎｌｉｎｅａｒ ｒｅｓｉｓｔｏｒ ｆｏｒ Ｃｈｕａ’ｓ ｃｉｒｃｕｉｔ，”ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｃｉｒｃｕｉｔ ａｎｄ Ｓｙｓｔ．，１，ｖｏｌ．３９，ｎｏ．１２，ｐｐ．９８５−９９５，１９９２．
従来、負の電圧−電流（Ｖ−Ｉ）特性領域を持つ回路の１つとして、多入力フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路が本願発明者らによって提案されており〔上記参考文献（１）〕、インダクタシミュレーションや正弦波発振回路に応用されている〔上記参考文献（２）〜（４）〕。これらの回路によれば、Λ字型およびＶ字型の非線形抵抗特性が実現でき、さらに、それらの特性は外部電圧により変更可能である。
また、Ｎ字型の非線形抵抗特性は、中央付近に負性抵抗領域があるため、発振回路やニューロン素子等に広く応用されている。特に、３次や５次の区分線形特性で近似できるものは、ＬやＣ等と組み合わせることで、正弦波発振回路やカオス発生回路等が構成できる〔上記参考文献（５），（６）〕。
発明の開示
本発明は、上記状況に鑑み、上記した多入力フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路を応用し、３次から７次までの区分線形関数で近似できるような、様々なＮ字型特性を実現でき、さらにそれらの特性を外部電圧により多様に変化させることができる、Ｎ字型のＶ−Ｉ特性を実現するフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路を提供することを目的とする。
本発明は、上記目的を達成するために、
〔１〕フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、多入力フローティングゲートＭＯＳＦＥＴを用いたΛ字型の非線形抵抗回路とＶ字型の非線形抵抗回路を並列に接続し、前記Λ字型の非線形抵抗回路の電流と前記Ｖ字型の非線形抵抗回路の電流を加算することにより、多様なＮ字型電圧−電流特性を合成することを特徴とする。
〔２〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記Ｎ字型電圧−電流特性を連続的に変化させることを特徴とする。
〔３〕上記〔２〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、３次から７次までの各次数の区分線形特性で近似できる電圧−電流特性を実現することを特徴とする。
〔４〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記３次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の負性抵抗部をできるだけ線形にし、その両方の特性を、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔５〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記３次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の負性抵抗部をできるだけ線形にし、その両方の特性を、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔６〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記４次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔７〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記４次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔８〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記５次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔９〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記５次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔１０〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記６次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とする。
〔１１〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記６次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とする。
〔１２〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記７次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とする。
〔１３〕上記〔３〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記７次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とする。
発明を実施するための最良の形態
以下、本発明の実施の形態について詳細に説明する。
まず、Ｎ字型非線形抵抗回路について説明する。ここで、Λのサフィクスは表示の都合上、 Ａ として表示することにする。
第１図は本発明にかかるフローティングゲートＭＯＳＦＥＴを用いたＮ字型非線形抵抗回路図、第２図は第１図中の各種のＶｘｙ−Ｉ Ａ 特性（数値シミュレーション）図であり、第２図（ａ）はＶ ｘＡ 、第２図（ｂ）はＶ ｙＡ 、第２図（ｃ）はＶ ｎＡ 、第２図（ｄ）はＶ ｐＡ をパラメータとしたときの特性図、第３図は第１図中の各種のＶｘｙ−ＩＶ特性（数値シミュレーション）図であり、第３図（ａ）はＶｘＶ、第３図（ｂ）はＶｙＶ、第３図（ｃ）はＶｎＶ、第３図（ｄ）はＶｐＶをパラメータとしたときの特性図である。
第１図に示すように、この回路は多入力フローティングゲートＭＯＳＦＥＴを用いたΛ字型の非線形抵抗回路１とＶ字型の非線形抵抗回路２〔参考文献（１）〕を並列に接続した構成である。第２図および第３図に、第１図中のＩ Ａ およびＩＶのＶｘｙに対する非線形抵抗特性をそれぞれ示している。
まず、Λ字型の非線形抵抗回路１について説明する。
第１図に示すように、多入力フローティングゲートＰ−チャネルＭＯＳＦＥＴであるＭ ｐＡ は、通常のＰ−チャネルＭＯＳＦＥＴのゲート端子に、キャパシタＣ ｐ２Ａ とＣ ｐ１Ａ を結合し、それらを入力端子とする。このようにキャパシタＣ ｐ２Ａ とＣ ｐ１Ａ を介して入力を加えることにより、Ｐ−チャネルＭＯＳＦＥＴ・Ｍ ｐＡ のゲート端子は等価的にフローティングとなる。また、このＭ ｐＡ には直列にＮ−チャネルＭＯＳＦＥＴであるＭ ｎＡ が接続されている。
次に、Ｖ字型の非線形抵抗回路２について説明する。
第１図に示すように、多入力フローティングゲートＮ−チャネルＭＯＳＦＥＴであるＭｎＶは、通常のＮ−チャネルＭＯＳＦＥＴのゲート端子に、キャパシタＣｎ１ＶとＣｎ２Ｖを結合し、それらを入力端子とする。このようにキャパシタＣｎ１ＶとＣｎ２Ｖを介して入力を加えることにより、Ｎ−チャネルＭＯＳＦＥＴ・ＭｎＶのゲート端子は等価的にフローティングとなる。また、このＭｎＶには直列にＰ−チャネルＭＯＳＦＥＴであるＭｐＶが接続されている。
これらの第１図および第２図に示すように、第１図中の各電圧により、様々なＶｘｙ−Ｉ Ａ およびＶｘｙ−ＩＶ特性が得られることが分かる〔参考文献（１）〕。第１図に示す回路ではＩ Ａ とＩＶを加算することにより、多様なＮ字型Ｖｘｙ−ＩＮ特性を合成することができる。
第１図中のＩ Ａ およびＩＶの各制御電圧に対する特性を記述する理論式は、参考文献（１）中に示されている。ここではそれらの特性を簡単に
Ｉ Ａ ＝ｆ Ａ （Ｖｘｙ，Ｖ ｘＡ ，Ｖ ｙＡ ，Ｖ ｎＡ ，Ｖ ｐＡ ）， …（１）
ＩＶ＝ｆＶ（Ｖｘｙ，ＶｘＶ，ＶｙＶ，ＶｎＶ，ＶｐＶ）， …（２）
と表すことにする。この時、第１図より
ＩＮ＝Ｉ Ａ ＋ＩＶ
＝ｆ Ａ （Ｖｘｙ，Ｖ ｘＡ ，Ｖ ｙＡ ，Ｖ ｎＡ ，Ｖ ｐＡ ）
＋ｆＶ（Ｖｘｙ，ＶｘＶ，ＶｙＶ，ＶｎＶ，ＶｐＶ） …（３）
と表すことができる。
第４図は本発明にかかる区分線形に近似したＶ−Ｉ特性図であり、第４図（ａ）は３次特性、第４図（ｂ）は４次特性、第４図（ｃ）は５次特性、第４図（ｄ）は６次特性、第４図（ｅ）は７次特性を示している。
第１図で得られるＶｘｙ−ＩＮ特性は、連続的に変化できるが、以下ではこの特性を第４図に示すような３次から７次までの区分線形の特性に近似して説明する。ここで、線形区間の数を次数と呼ぶ。また、各線形区間の端点をブレイクポイントと呼ぶ。
ここで、第４図中の各次数の特性を実現する方法を簡単に定性的に述べる。
まず、第４図（ａ）に示す３次特性は、第２図および第３図のＶｘｙ−Ｉ Ａ およびＶｘｙ−Ｉｖ特性を、第１図中のＶ ｘＡ またはＶ ｙＡ 、およびＶｘＶまたはＶｙｖによりそれぞれ左と右方向に並行移動させて合成することで得られる。この際、Ｖｘｙ−ＩＮ特性の中央付近が全体として１つの線形区分になるようにすればよい。このためにはΛ字型およびＶ字型の特性の負性部分ができるだけ線形であることが望ましい。すなわち、Ｖ ｎＡ ，Ｖ ｐＡ ，ＶｎＶ，ＶｐＶの設定が重要である。この様子を第５図に示す。
これと同様に４次から７次の特性が実現できる。これらの特性は３次特性とは異なり、特性の中央部分にもブレイクポイントが必要となる。これは、特に第１図中のＶ ｐＡ およびＶｎＶを調整することで実現可能である。４次特性はＶｘｙ−Ｉ Ａ またはＶｘｙ−ＩＶのどちらかの特性の負性部分の傾きを調節することにより実現でき、５次特性はΛ字型およびＶ字型の特性の両方を同時にそのようにすることにより実現できる。また、６次特性は、４次特性で用いたΛ字型およびＶ字型の特性を、第１図中のＶ ｘＡ またはＶ ｙＡ 、およびＶｘＶまたはＶｙｖによりそれぞれ横軸方向に並行移動して実現する。さらに、７次特性は、５次特性を元に、同様の方法で得られる。
これら３次から７次の全ての特性において、各ブレイクポイントおよび区分線形部分の傾きを変化させることができる。このことを、通常よく用いられる３次と５次の特性を例に挙げて以下に詳しく説明する。
（１）３次特性
以下の方法で、第４図（ａ）中のブレイクポイントの電流軸座標ＩＢＰ−およびＩＢＰ＋を固定し、電圧軸座標ＶＢＰ−およびＶＢＰ＋を変えることで傾きｍ０のみを変化させることができる。まず、ＶＢＰ−およびＶＢＰ＋をＶ ｘＡ またはＶ ｙＡ 、およびＶｘＶまたはＶｙｖにより決定しておく。次いで、これらを変化させないようにしながらＶ ｎＡ ，Ｖ ｐＡ ，ＶｎＶ，ＶｐＶの各電圧によりＩＢＰ−およびＩＢＰ＋を調整しｍ０を決定する。この場合、ＩＢＰ−とＩＢＰ＋を固定しておくことが必要であるため、特にＶ ｐＡ とＶｎＶが重要なパラメータとなる。
次に、傾きｍ０を固定してブレイクポイントＢＰ−，ＢＰ＋を調整する方法を示す。まず、ＶＢＰ−，ＶＢＰ＋をＶ ｘＡ またはＶ ｙＡ 、およびＶｘＶまたはＶｙｖにより決定し、次に、これを主にＶ ｎＡ およびＶｐＶにより、電圧軸方向に拡大あるいは縮小してブレイクポイントを移動させる。
（２）５次特性
５次特性でも、第４図（ｃ）中のＢＰ１−，ＢＰ１＋，ＢＰ２−およびＢＰ２＋の４つのブレイクポイントを固定し、傾きｍ０およびｍ１のそれぞれを調整可能である。ｍ０のみの変化では、Λ字型およびＶ字型特性の負性抵抗部分の傾きの変化を利用するため、Ｖ ｐＡ ，ＶｎＶが重要なパラメータになる。ｍ１の調整は、Ｖ ｙＡ およびＶｙＶで可能であり、その後、他の電圧によりブレイクポイントを調整する。
また、次のようにして傾きｍ０およびｍ１を固定しながら、各ブレイクポイントを変化できる。ＢＰ１−あるいはＢＰ１＋の変化は、Ｖ ｎＡ およびＶｐＶにより特性を縦軸方向に拡大しながら、ｍ１の区分線形部分の長さを変化させることにより実現できる。ＢＰ２−あるいはＢＰ２＋の調整は、３次特性のブレイクポイントの変化と同様にＶ ｐＡ 、Ｖ ｘＡ またはＶ ｙＡ 、およびＶｎＶ、ＶｘＶまたはＶｙｖにより電圧軸方向および電流軸方向の拡大あるいは縮小で可能である。この際、他の制御電圧による微調整を要する。
〔数値シミュレーション〕
以下、参考文献（１）で導出された簡単なＭＯＳＦＥＴモデルによるＶ−Ｉ特性式を用いたコンピュータシミュレーションにより、上記した３次から７次のＮ字型非線形抵抗特性を確認する。特に、３次および５次の特性については、ブレイクポイントおよび傾きそれぞれの調整の様子を詳しく示す。シミュレーション実験では、第１図中の各Ｎ−チャネルＭＯＳＦＥＴおよびＰ−チャネルＭＯＳＦＥＴのトランスコンダクタンスパラメータ：Ｋｎ＝Ｋｐ＝３００μＡ／Ｖ２、Ｎ−チャネルＭＯＳＦＥＴの閾値電圧：Ｖｔｎ＝０．５５Ｖ、Ｐ−チャネルＭＯＳＦＥＴの閾値電圧：Ｖｔｐ＝−０．８Ｖとした。さらに、第１図でＣ ｐ１Ａ ＝Ｃ ｐ２Ａ ＝Ｃｎ１ｖ＝Ｃｎ２ｖ＝０．１ｐＦとした。
（１）３次非線形抵抗特性
第６図に表１中の各電圧値を用いた場合に得られる３次区分線形近似が可能な特性を示す。第６図中のＡの特性とＣの特性は、ｍ０が同じでブレイクポイントのみ異なる。これに対し、Ｂの特性は、ＩＢＰ−およびＩＢＰ＋をＣと同じに設定し、傾きｍ０を変えたものである。これらより、第４図（ａ）に示したブレイクポイントＢＰ−，ＢＰ＋，および傾きｍ０をそれぞれ変化できることが分かる。
（２）５次非線形抵抗特性
第７図、第８図および第９図にシミュレーションで得られた、５次の区分線形特性で近似可能なＶｘｙ−ＩＮ特性の例を示す。また、これらの図中の各特性に対応する制御電圧の値を表２から表４にそれぞれ示す。
一方、第８図と表３は、第４図（ｃ）中の傾きｍ０とｍ１を固定してブレイクポイントＢＰ１−とＢＰ１＋を調整した例、第９図と表４は、ＢＰ２＋とＢＰ２−を調整した例である。これらのシミュレーション実験より、ＢＰ１＋はＶｐＶに、ＢＰ１−はＶ ｎＡ にそれぞれ依存していること、および、ＢＰ２＋はＶｘＶとＶｎＶ、ＢＰ２−はＶ ｘＡ とＶ ｐＡ でそれぞれ決定できることが分かる。
（３）４次、６次および７次非線形抵抗特性
第１０図は４次、第１１図は６次、第１２図は７次の非線形抵抗特性をそれぞれ示している。これらの特性で使用した第１図中の各電圧を表５、表６および表７にそれぞれ示す。
〔ＨＳＰＩＣＥシミュレーション〕
ＭＯＳＩＳ ＴＳＭＣ０．３５μｍＣＭＯＳプロセスパラメータを使用し、第１図中のＭ ｎＡ ，ＭｎＶのサイズを共にＷ＝２０μｍ、Ｌ＝０．４μｍ、Ｍ ｐＡ ，ＭｐＶのそれを共にＷ＝６０μｍ、Ｌ＝０．４μｍとした。またキャパシタの値をＣ ｐ１Ａ ＝Ｃ ｐ２Ａ ＝Ｃｎ１ｖ＝Ｃｎ２ｖ＝０．１ｐＦとした場合のＨＳＰＩＣＥによる回路シミュレーションの結果を第１３図および第１４図に示す。これらの特性は、上記した３次から７次までのシミュレーション特性にそれぞれ対応している。
上記したように、多入力フローティングゲートＭＯＳＦＥＴを用いたＮ字型非線形抵抗回路を提供することができる。さらに、数値計算とＨＳＰＩＣＥシミュレーションによりＶ−Ｉ特性の例を示し、どの様に各特性を実現するかについて定性的に説明した。
〔個別部品による実験〕
この実施例では、第１５図の回路を個別部品により構成し、Ｖｘｙ−ＩＮ特性を測定した。回路は第１５図に示す構成とした。回路中のＭ ｎＡ １１，ＭｎＶ１２は共に２ＳＫ６１２、Ｍ ｐＡ １３，ＭｐＶ１４は共に２ＳＪ１３３を使用した。さらに、キャパシタＣ ｐ１Ａ １５，Ｃ ｐ２Ａ １６，Ｃｎ１Ｖ１７，Ｃｎ２Ｖ１８の値を０．１μＦとしたときの実験結果を、第１６図から第２０図に示し、それぞれの特性を実現する第１５図中の各電圧値を表８から表１２に示す。
すなわち、第１６図には、この３次Ｖｘｙ−ＩＮ特性の個別部品による実験結果が示されており、第１５図における各電圧の値は、表８に示されるように、Ｖ Ａ は−０．７Ｖ、Ｖ ｎＡ は１．５５Ｖ、Ｖ ｐＡ は−４．６９Ｖ、ＶＶは０．７Ｖ、ＶｎＶは３．２３Ｖ、ＶｐＶは−２．３２Ｖである。
ＶＯ＝Ｇ・（ＶＩＮ ＋−ＶＩＮ −） …（４）
Ｇ ＝１＋（５０ｋΩ／ＲＧ） …（５）
ＩＮ＝ＶＯ／Ｇ・Ｒ …（６）
次に、集積回路化の例について説明する。
第１５図に示す回路をＭＯＳＩＳ ＴＳＭＣ０．３５μｍＣＭＯＳ半導体プロセスで集積回路化した。ただし、第１５図中に示した抵抗１９および計測アンプ２０からなるＶｘｙ−ＩＮ特性測定回路は集積化せず、個別部品によりチップ外に実装した。第１５図の回路を含むＩＣチップの顕微鏡写真を第２１図に示す。
第１５図中のＭ ｎＡ 、ＭｎＶのサイズは共にＷ＝１８μｍ、Ｌ＝０．６μｍ、Ｍ ｐＡ 、ＭｐＶのそれらは共に、Ｗ＝５４μｍ、Ｌ＝０．６μｍとした。さらに、キャパシタの値はＣ ｐ１Ａ ＝Ｃ ｐ２Ａ ＝Ｃｎ１Ｖ＝Ｃｎ２Ｖ＝０．３ｐＦである。
第２２図から第２８図にチップから測定したＶｘｙ−ＩＮ特性を示す。また、これらの各特性に対する第１５図の回路中の各電圧値を表１３から表１９にそれぞれ示す。これらの特性は、前記した３次から７次までの数値シミュレーションおよびＨＳＰＩＣＥシミュレーション特性に対応している。ここで、ＩＮは個別部品による実験と同様に計算式（４），（５）および（６）により求めた。ここで計算式（４），（５）および（６）式中の各抵抗値はそれぞれＲＧ＝２４０Ω、Ｒ＝１０Ω、ＲＯ＝１０ｋΩである。
（１）Ｖ ｘＡ およびＶｙＶ
（２）Ｖ ｙＡ およびＶｘＶ
（３）Ｖ ｘＡ ，Ｖ ｙＡ ，ＶｘＶおよびＶｙＶ
によりそれぞれ横軸方向に平行移動させるさせて実現するようにしてもよい。
本発明によれば、回路中の制御電圧を調整することで、３次から７次までの区分線形近似が可能な様々な形状のＶ−Ｉ特性を得ることができる。さらに、これを集積回路化し、発振回路やカオス発生回路等に応用することができる。
より詳細には、上記した本発明のＮ字型非線形抵抗回路のＮ字型の非線形抵抗特性は、中央付近に負性抵抗領域があるため、発振回路やニューロン素子等に広く応用されている。特に、３次や５次の区分線形特性で近似できるものは、ＬやＣ等と組み合わせることで、正弦波発振回路やカオス発生回路等が構成できる。
また、上記したように、３次から７次までの各次数の区分線形特性で近似できるＶ−Ｉ特性が実現可能であり、さらに、これらのＶ−Ｉ特性は、外部電圧により容易に、かつ、多様に変化させることができる。また、４次や６次の特性はあまり広く応用されていないが、これらをも容易に実現できるため、新しく発振回路等への応用が期待される。
さらに、本発明のフローティングゲートＭＯＳＦＥＴを用いたＮ字型非線形抵抗回路は、標準的なＣＭＯＳ半導体プロセスで実装可能であり、各種応用回路の集積回路化を可能にすることができる。
また、Ｎ字型の電圧−電流特性を持つ回路は、正弦波発振回路やダブルスクロール型のカオス発振回路、ニューロン素子に広く使用することができる。この回路構成は集積回路化が容易であるため、正弦波あるいはカオス発振波形が必要な多種の集積回路に応用可能である。また、従来あまり利用されていない４次や６次の非線形特性も実現できるため、新しい回路への応用も期待できる。
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
（１）３次から７次までの区分線形関数で近似できるような、様々なＮ字型Ｖ−Ｉ特性を実現でき、さらにそれらの特性を外部電圧により多様に変化させることができる。
（２）標準的なＣＭＯＳ半導体プロセスで実装可能であり、各種応用回路の集積回路化を可能にすることができる。
産業上の利用可能性
本発明のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路は、発振回路やカオス発生回路、ニューロン回路などの基本構成要素として重要なＮ字型の電圧−電流特性を示すデバイスとして好適であり、電圧制御正弦波発振回路、電圧制御カオス発振回路、ダイナミックニューロン回路、メモリ回路等への応用が期待される。
【図面の簡単な説明】
第１図は、本発明にかかるフローティングゲートＭＯＳＦＥＴを用いたＮ字型非線形抵抗回路図である。
第２図は、第１図中の各種のＶｘｙ−Ｉ Ａ 特性（数値シミュレーション）図である。
第３図は、第１図中の各種のＶｘｙ−ＩＶ特性（数値シミュレーション）図である。
第４図は、本発明にかかる区分線形に近似したＶ−Ｉ特性図である。
第５図は、本発明にかかる３次Ｎ字型Ｖ−Ｉ特性の合成原理図である。
第６図は、本発明にかかる３次の区分線形近似が可能な非線形抵抗特性の例（数値シミュレーション）を示す図である。
第７図は、本発明にかかる５次の非線形抵抗特性の例（ブレイクポイントの電圧座標を固定し傾きｍ０あるいはｍ１を変化させた例）を示す図である。
第８図は、本発明にかかる５次の非線形抵抗特性の例（傾きｍ０とｍ１及びブレイクポイントＢＰ２−とＢＰ２＋を固定し、ＢＰ１−とＢＰ１＋を変化させた例）を示す図である。
第９図は、本発明にかかる５次の非線形抵抗特性の例（傾きｍ０とｍ１及びブレイクポイントＢＰ１−とＢＰ１＋を固定し、ＢＰ２−とＢＰ２＋を変化させた例）を示す図である。
第１０図は、本発明にかかる４次の非線形抵抗特性の例を示す図である。
第１１図は、本発明にかかる６次の非線形抵抗特性の例を示す図である。
第１２図は、本発明にかかる７次の非線形抵抗特性の例を示す図である。
第１３図は、ＨＳＰＩＣＥによる回路シミュレーションの結果を示す図（その１）である。
第１４図は、ＨＳＰＩＣＥによる回路シミュレーションの結果を示す図（その２）である。
第１５図は、個別部品による実験回路を示す図である。
第１６図は、個別部品による実験により得られた３次Ｖｘｙ−ＩＮ特性図である。
第１７図は、個別部品による実験により得られた４次Ｖｘｙ−ＩＮ特性図である。
第１８図は、個別部品による実験により得られた５次Ｖｘｙ−ＩＮ特性図である。
第１９図は、個別部品による実験により得られた６次Ｖｘｙ−ＩＮ特性図である。
第２０図は、個別部品による実験により得られた７次Ｖｘｙ−ＩＮ特性図である。
第２１図は、第１５図の回路を含むＩＣチップを示す代用図面としての顕微鏡写真である。
第２２図は、チップから測定したＶｘｙ−ＩＮ特性を示す図（その１）である。
第２３図は、チップから測定したＶｘｙ−ＩＮ特性を示す図（その２）である。
第２４図は、チップから測定したＶｘｙ−ＩＮ特性を示す図（その３）である。
第２５図は、チップから測定したＶｘｙ−ＩＮ特性を示す図（その４）である。
第２６図は、チップから測定したＶｘｙ−ＩＮ特性を示す図（その５）である。
第２７図は、チップから測定したＶｘｙ−ＩＮ特性を示す図（その６）である。
第２８図は、チップから測定したＶｘｙ−ＩＮ特性を示す図（その７）である。
【０００３】
流特性を合成するとともに、前記Ｎ字型電圧−電流特性を連続的に変化させ、３次から７次までの各次数の区分線形特性で近似できる電圧−電流特性を実現することを特徴とする。
〔２〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記３次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の負性抵抗部をできるだけ線形にし、その両方の特性を、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔３〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記３次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の負性抵抗部をできるだけ線形にし、その両方の特性を、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔４〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記４次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特
流特性を合成するとともに、前記Ｎ字型電圧−電流特性を連続的に変化させ、３次から７次までの各次数の区分線形特性で近似できる電圧−電流特性を実現することを特徴とする。
〔２〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記３次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の負性抵抗部をできるだけ線形にし、その両方の特性を、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔３〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記３次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の負性抵抗部をできるだけ線形にし、その両方の特性を、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔４〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記４次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特
【０００４】
徴とする。
〔５〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記４次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔６〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記５次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔７〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記５次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔８〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記６次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型
徴とする。
〔５〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記４次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔６〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記５次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔７〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記５次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とする。
〔８〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記６次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型
【０００５】
の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とする。
〔９〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記６次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とする。
〔１０〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記７次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とする。
〔１１〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記７次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネ
の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とする。
〔９〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記６次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とする。
〔１０〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記７次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とする。
〔１１〕上記〔１〕記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記７次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネ
Claims (13)
- 多入力フローティングゲートＭＯＳＦＥＴを用いたΛ字型の非線形抵抗回路とＶ字型の非線形抵抗回路を並列に接続し、前記Λ字型の非線形抵抗回路の電流と前記Ｖ字型の非線形抵抗回路の電流を加算することにより、多様なＮ字型電圧−電流特性を合成することを特徴とするフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路。
- 請求項１記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記Ｎ字型電圧−電流特性を連続的に変化させることを特徴とするフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路。
- 請求項２記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、３次から７次までの各次数の区分線形特性で近似できる電圧−電流特性を実現することを特徴とするフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路。
- 請求項３記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記３次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の負性抵抗部をできるだけ線形にし、その両方の特性を、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とするフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路。
- 請求項３記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記３次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の負性抵抗部をできるだけ線形にし、その両方の特性を、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とするフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路。
- 請求項３記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記４次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とするフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路。
- 請求項３記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記４次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とするフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路。
- 請求項３記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記５次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とするフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路。
- 請求項３記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記５次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ左と右方向に並行移動させて合成することを特徴とするフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路。
- 請求項３記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記６次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とするフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路。
- 請求項３記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記６次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性又はＶ字型の非線形抵抗回路の電圧−電流特性のどちらかの特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とするフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路。
- 請求項３記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記７次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路の入力端子とＮ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧及び前記Ｖ字型の非線形抵抗回路の入力端子とＰ−チャネルＭＯＳＦＥＴのドレイン端子間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とするフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路。
- 請求項３記載のフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路において、前記７次特性は、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性の負性部分の傾きを調整することにより、その特性自身に傾きの変化を持たせ、前記Λ字型の非線形抵抗回路の電圧−電流特性及びＶ字型の非線形抵抗回路の電圧−電流特性の両方の特性を、前記Λ字型の非線形抵抗回路のフローティングゲートＰ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧及び前記Ｖ字型の非線形抵抗回路のフローティングゲートＮ−チャネルＭＯＳＦＥＴのドレイン端子と接地間の電圧によりそれぞれ横軸方向に並行移動させて合成することを特徴とするフローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002014989 | 2002-01-24 | ||
| JP2002014989 | 2002-01-24 | ||
| PCT/JP2003/000513 WO2003063349A1 (fr) | 2002-01-24 | 2003-01-22 | Circuit de resistance non lineaire utilisant des transistors a effet de champ a portee isolee a grille flottante |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2003063349A1 true JPWO2003063349A1 (ja) | 2005-05-26 |
| JP4662115B2 JP4662115B2 (ja) | 2011-03-30 |
Family
ID=27606102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003563092A Expired - Fee Related JP4662115B2 (ja) | 2002-01-24 | 2003-01-22 | フローティングゲートｍｏｓｆｅｔを用いた非線形抵抗回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7023264B2 (ja) |
| EP (1) | EP1469600B1 (ja) |
| JP (1) | JP4662115B2 (ja) |
| DE (1) | DE60314595T2 (ja) |
| WO (1) | WO2003063349A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7132504B2 (en) * | 2003-11-12 | 2006-11-07 | Bristol-Myers Squibb Company | Hepatitis C virus inhibitors |
| JP4800657B2 (ja) * | 2005-03-08 | 2011-10-26 | 利康 鈴木 | 多値記憶手段と多安定回路 |
| US7522024B2 (en) * | 2007-04-06 | 2009-04-21 | Mediatek Inc. | Negative gm circuit, a filter and low noise amplifier including such a filter |
| CN111626421B (zh) * | 2020-05-29 | 2022-08-05 | 郑州轻工业大学 | 一种四阶复值超混沌系统的实现电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE556365A (ja) * | 1954-12-03 | |||
| JPS393222B1 (ja) * | 1959-06-06 | 1964-03-28 | ||
| US3252005A (en) * | 1963-07-03 | 1966-05-17 | Rca Corp | Negative resistance circuits utilizing tunnel resistor |
| DE1263080B (de) * | 1966-06-09 | 1968-03-14 | Euratom | Schaltungsanordnung zur Amplituden-Diskriminierung von Impulsen mit Hilfe einer Tunneldiode |
| JP3007327B1 (ja) * | 1998-08-26 | 2000-02-07 | 科学技術振興事業団 | 容量結合多入力ｍｏｓｆｅｔを用いた非線形抵抗回路 |
-
2003
- 2003-01-22 US US10/500,858 patent/US7023264B2/en not_active Expired - Fee Related
- 2003-01-22 WO PCT/JP2003/000513 patent/WO2003063349A1/ja active IP Right Grant
- 2003-01-22 EP EP03701832A patent/EP1469600B1/en not_active Expired - Lifetime
- 2003-01-22 DE DE60314595T patent/DE60314595T2/de not_active Expired - Lifetime
- 2003-01-22 JP JP2003563092A patent/JP4662115B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1469600A1 (en) | 2004-10-20 |
| US7023264B2 (en) | 2006-04-04 |
| EP1469600A4 (en) | 2005-05-18 |
| DE60314595D1 (de) | 2007-08-09 |
| DE60314595T2 (de) | 2008-03-06 |
| EP1469600B1 (en) | 2007-06-27 |
| WO2003063349A1 (fr) | 2003-07-31 |
| US20050121723A1 (en) | 2005-06-09 |
| JP4662115B2 (ja) | 2011-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Minaei et al. | A new CMOS electronically tunable current conveyor and its application to current-mode filters | |
| JP2003017954A (ja) | 高周波電力増幅回路 | |
| EP1446884A2 (de) | Temperaturstabilisierter oszillator-schaltkreis | |
| CN107565928B (zh) | 一种高倍增系数的电容倍增器 | |
| US6784725B1 (en) | Switched capacitor current reference circuit | |
| JP4662115B2 (ja) | フローティングゲートｍｏｓｆｅｔを用いた非線形抵抗回路 | |
| Padilla-Cantoya et al. | Capacitance multiplier with large multiplication factor, high accuracy, and low power and silicon area for floating applications | |
| Mrković et al. | The simple CMOS negative capacitance with improved frequency response | |
| KR101764659B1 (ko) | 넓은 튜닝 범위를 갖는 고선형 전압-전류 컨버터 및 이를 이용한 전압제어발진기 | |
| Rivera-Escobar et al. | Multiple stage capacitor multiplier using dual-output differential amplifiers | |
| Bonteanu | A review of capacitance multiplication techniques | |
| TW587335B (en) | Method for reducing area in continuous-time filter for low frequency applications | |
| EP1994637A1 (de) | Oszillatoranordnung und verfahren zum betrieb eines schwingquarzes | |
| KR100668364B1 (ko) | 가변 이득 증폭기 | |
| Bansal et al. | Resistively compensated and SSF based VDBA offering high GBW and its application as a biquad filter | |
| Sharan et al. | Low-voltage CCII+ Cells-based Tunable, Variable Gain Instrumentation Amplifier for Sub-Audio Frequency Signal Processing | |
| JP2594541Y2 (ja) | 増幅器回路 | |
| Lopez-Martin et al. | A 1.5 V CMOS square-root domain filter | |
| Senapati | Design of a High Performance Stabilised Offset CMOS OPAMP | |
| JP2003298349A (ja) | 電圧制御型発振回路 | |
| Lopez-Martin et al. | A novel design technique for very low voltage MOS translinear circuits | |
| de la Cruz-Alejo | Follower voltage flipped with FGMOS transistors for low-voltage and low-power applications | |
| Gupta et al. | Low Supply QFGMOS CCCII with Low-pass and High-pass Filter Applications | |
| Sotner et al. | Study of small-signal model of simple CMOS amplifier with instability compensation of positive feedback loop | |
| Agrawal et al. | Electronically tunable configurable analog block using a single EX-CCCII |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070927 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080226 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |