CN111626421B - 一种四阶复值超混沌系统的实现电路 - Google Patents

Abstract

本发明提出了一种四阶复值超混沌系统的数学模型及实现电路，所述数学模型由4个非线性微分方程组成，其中每个微分方程中均包含1个非线性乘积项；数学模型构建的复值超混沌系统具有三个正的李亚普诺夫指数，具有非常丰富的混沌动力学行为。所述实现电路由23个运算放大器、6个乘法器、54个电阻和7个电容构建七条通道电路，6个模拟乘法器用于实现复值系统中的四个二次乘积项；23个运算放大器、54个电阻和7个电容分别用于完成加、减、电压反转和积分功能。该实现电路实现简单，集成方便，为复值超混沌系统在信息科学和保密通信等领域中的应用奠定了基础。

Description

一种四阶复值超混沌系统的实现电路

技术领域

本发明涉及保密通信技术领域，特别是指一种四阶复值超混沌系统的数学模型及实现电路。

背景技术

混沌是指确定的非线性系统在一定条件下所呈现的不确定的或不可预测的随机现象，它体现了确定性与不确定性、有序性与无序性或规则性与无规则性的有机统一。混沌的长期不可预测性、遍历性以及对初始条件的极度敏感性，预示着混沌将在密码学中得到广泛的应用。

复混沌系统是混沌系统的研究域从实数域到复数域上的推广和延伸，具有极其深厚的物理研究背景，在物理学领域起了重要的作用。复混沌系统中存在复变量，复变量经过虚实部分离后具有双倍的变量数，产生的混沌信号具有更加不可预测性和随机性。由于它产生的序列是一个安全的伪随机序列，是不能被成功预测的。假设入侵者知道了形成伪随机序列的计算方法，也不能成功的推算出下一个随机数，使攻击者从信息传输过程中截取有价值的信息更是难上加难。因此，在安全通信领域，它的价值是不可估量的。

与混沌系统相比，超混沌系统具有两个及以上的正Lyapunov指数，且系统维数最低是四维，超混沌系统的动力学特性更加复杂，且系统轨道变化更复杂无序。由于超混沌系统良好的随机性和初值敏感性，使其产生的伪随机序列在一定程度上能够增强加密的质量，增大破译的难度，在密码学和信息安全等领域进行应用时体现了其独特的优越性。此外，超混沌系统相对于低维混沌系统其输出序列存在多个正的李雅普诺夫指数，其相空间在重构中更加困难。当超混沌系统的动力学模型已知时，基于超混沌同步实现的保密通信的安全性由超混沌系统对系统参数和初始值的极端敏感性来决定，敏感性越高说明该超混沌系统具有越强的抗破译能力。因此，对超混沌系统进行有效操控可以实现多通道和多模态的输出，使得密钥生成和加密算法具有很好的可操作性。

混沌理论的日益完善，给复值超混沌的应用研究提供了保障，也对新型复值超混沌系统的设计提出了更高的要求。通过设计新型的复值超混沌系统，深入了解其原理并在理论上研究其应用才能在未来利用复值超混沌和抑制超混沌。因此，设计新的复值超混沌系统并分析其动力学行为将为混沌系统在保密通信等领域中的应用开拓新的研究基础和发展前景。

发明内容

本发明提出了一种四阶复值超混沌系统的数学模型及实现电路，具有三个正的Lyapunov指数，能够产生丰富的动力学行为，且实现电路实现简单，易于集成。

本发明的技术方案是这样实现的：

一种四阶复值超混沌系统的数学模型为：

其中，x,y,z,w均为系统状态复数变量，a,b,c,d,r,e均为系统参数，

均表示系统状态复数变量对时间的导数；

令x＝x₁+jx₂，y＝x₃+jx₄，z＝x₅+jx₆，

w＝x₇，将数学模型中的系统状态复数变量的实部和虚部进行分离得系统模型：

一种四阶复值超混沌系统的实现电路，包括第一通道电路、第二通道电路、第三通道电路、第四通道电路、第五通道电路、第六通道电路和第七通道电路；第一通道电路的输出端输出的信号为x₁，第二通道电路的输出端输出的信号为x₂，第三通道电路的输出端输出的信号为x₃，第四通道电路的输出端输出的信号为x₄，第五通道电路的输出端输出的信号为x₅，第六通道电路的输出端输出的信号为x₆，第七通道电路的输出端输出的信号为x₇；第一通道电路的输入由输出信号x₁、x₃和x₅复合构成，第二通道电路的输入由输出信号x₂、x₄和x₆复合构成，第三通道电路的输入由输出信号x₁、x₃、x₅和x₇复合构成，第四通道电路的输入由输出信号x₂、x₄、x₆和x₇复合构成，第五通道电路的输入由输出信号x₁、x₃和x₅复合构成，第六通道电路的输入由输出信号x₂、x₄和x₆复合构成，第七通道电路的输入由输出信号x₃、x₅和x₇复合构成。

所述第一通道电路包括依次串联连接的第一减法器、第一反相加法器和第一反相积分器；所述第一减法器包括运算放大器U11、电阻R11、电阻R12、电阻R13和电阻R14，电阻R11的一端与信号x₁相连接，电阻R11的另一端分别与运算放大器U11的反相输入端、电阻R14相连接，电阻R12的一端与信号x₃相连接，电阻R12的另一端、电阻R13均与运算放大器U11的正相输入端相连接，电阻R13接地，电阻R14与运算放大器U11的输出端相连接；所述第一反相加法器包括运算放大器U12、电阻R15、电阻R16和电阻R17，电阻R15的一端与运算放大器U11的输出端相连接，电阻R15的另一端、电阻R16均与运算放大器U12的反相输入端相连接，运算放大器U12的反相输入端与输出端之间连接有电阻R17，运算放大器U12的正相输入端接地；所述第一反相积分器包括运算放大器U13、电阻R18和电容C1，电阻R18的一端端与运算放大器U12的输出端相连接，电阻R18的另一端分别与运算放大器U13的反相输入端、电容C1相连接，电容C1与运算放大器U13的输出端相连接，运算放大器U13的正相输入端接地；信号x₃和信号x₅均与第一乘法器A1相连接，第一乘法器A1与电阻R16相连接。

所述第二通道电路包括依次串联连接的第二减法器、第二反相加法器和第二反相积分器；所述第二减法器包括运算放大器U21、电阻R21、电阻R22、电阻R23和电阻R24，电阻R21的一端与信号x₂相连接，电阻R21的另一端分别与运算放大器U21的反相输入端、电阻R24相连接，电阻R22的一端与信号x₄相连接，电阻R22的另一端、电阻R23均与运算放大器U21的正相输入端相连接，电阻R23接地，电阻R24与运算放大器U21的输出端相连接；所述第二反相加法器包括运算放大器U22、电阻R25、电阻R26和电阻R27，电阻R25的一端与运算放大器U21的输出端相连接，电阻R25的另一端、电阻R26均与运算放大器U22的反相输入端相连接，运算放大器U22的反相输入端与输出端之间连接有电阻R27，运算放大器U22的正相输入端接地；所述第二反相积分器包括运算放大器U23、电阻R28和电容C2，电阻R28的一端与运算放大器U22的输出端相连接，电阻R28的另一端分别与运算放大器U23的反相输入端、电容C2相连接，电容C2与运算放大器U23的输出端相连接，运算放大器U23的正相输入端接地；信号x₄和信号x₆均与第二乘法器A2相连接，第二乘法器A2与电阻R26相连接。

所述第三通道电路包括依次串联连接的第三乘法器A3、第一反相器、第三反相加法器和第三反相积分器；所述第三乘法器A3分别与信号x₁、x₅相连接；所述第一反相器包括运算放大器U31、电阻R31和电阻R33，电阻R31的一端与第三乘法器A3的输出端相连接，电阻R31的另一端分别与运算放大器U31的反相输入端、电阻R33相连接，电阻R33与运算放大器U31的输出端相连接，运算放大器U31的正相输入端接地；所述第三反相加法器包括运算放大器U32、电阻R34、电阻R36、电阻R37、电阻R38和电阻R39，电阻R34的一端与运算放大器U31的输出端相连接，电阻R34的另一端、电阻R36、电阻R37的另一端、电阻R38的另一端均与运算放大器U32的反相输入端相连接，电阻R36与第二反相器相连接，电阻R37的一端与信号x₁相连接，电阻R38的一端与信号x₇相连接，运算放大器U32的反相输入端与输出端之间连接有电阻R39，运算放大器U32的正相输入端接地；所述第三反相积分器包括运算放大器U33、电阻R3X和电容C3，电阻R3X的一端与运算放大器U32的输出端相连接，电阻R3X的另一端分别与运算放大器U33的反相输入端、电容C3相连接，电容C3与运算放大器U33的输出端相连接，运算放大器U33的正相输入端接地；所述第三通道电路还包括第二反相器，第二反相器包括运算放大器U34、电阻R32和电阻R35，电阻R32的一端与信号x₃相连接，电阻R32的另一端分别与运算放大器U34的反相输入端、电阻R35相连接，电阻R35与运算放大器U34的输出端相连接，运算放大器U34的输出端与电阻R36相连接，运算放大器U34的正相输入端接地。

所述第四通道电路包括依次串联连接的第四乘法器A4、第三反相器、第四反相加法器和第四反相积分器；所述第四乘法器A4分别与信号x₂、x₆相连接；所述第三反相器包括运算放大器U41、电阻R41和电阻R42，电阻R41的一端与第四乘法器A4的输出端相连接，电阻R41的另一端分别与运算放大器U41的反相输入端、电阻R42相连接，电阻R42与运算放大器U41的输出端相连接，运算放大器U41的正相输入端接地；所述第四反相加法器包括运算放大器U42、电阻R43、电阻R46、电阻R47、电阻R48和电阻R49，电阻R43的一端与运算放大器U41的输出端相连接，电阻R43的另一端、电阻R46、电阻R47的另一端、电阻R48的另一端均与运算放大器U42的反相输入端相连接，电阻R46与第四反相器相连接，电阻R47的一端与信号x₂相连接，电阻R48的一端与信号x₇相连接，运算放大器U42的反相输入端与输出端之间连接有电阻R49，运算放大器U42的正相输入端接地；所述第四反相积分器包括运算放大器U43、电阻R4X和电容C4，电阻R4X的一端与运算放大器U42的输出端相连接，电阻R4X的另一端分别与运算放大器U43的反相输入端、电容C4相连接，电容C4与运算放大器U43的输出端相连接，运算放大器U43的正相输入端接地；所述第四通道电路还包括第四反相器，第四反相器包括运算放大器U44、电阻R44和电阻R45，电阻R44的一端与信号x₄相连接，电阻R44的另一端分别与运算放大器U44的反相输入端、电阻R45相连接，电阻R45与运算放大器U44的输出端相连接，运算放大器U44的输出端与电阻R46相连接，运算放大器U44的正相输入端接地。

所述第五通道电路包括依次串联连接的第五反相器、第五反相加法器和第五反相积分器；所述第五反相器包括运算放大器U51、电阻R51、电阻R52，电阻R51的一端与信号x₅相连接，电阻R51的另一端分别与运算放大器U51的反相输入端、电阻R52相连接，电阻R52与运算放大器U51的输出端相连接，运算放大器U51的正相输入端接地；所述第五反相加法器包括运算放大器U52、电阻R53、电阻R54和电阻R55，电阻R53的一端与运算放大器U51的输出端相连接，电阻R53的另一端、电阻R54均与运算放大器U52的反相输入端相连接，运算放大器U52的反相输入端与输出端之间连接有电阻R55，运算放大器U52的正相输入端接地；所述第五反相积分器包括运算放大器U53、电阻R56和电容C5，电阻R56的一端与运算放大器U52的输出端相连接，电阻R56的另一端分别与运算放大器U53的反相输入端、电容C5相连接，电容C5与运算放大器U53的输出端相连接，运算放大器U53的正相输入端接地；信号x₃和信号x₁均与第五乘法器A2相连接，第五乘法器A5与电阻R54相连接。

所述第六通道电路包括依次串联连接的第六反相器、第六反相加法器和第六反相积分器；所述第六反相器包括运算放大器U61、电阻R61和电阻R62，电阻R61的一端与信号x₆相连接，电阻R61的另一端分别与运算放大器U61的反相输入端、电阻R62相连接，电阻R62与运算放大器U61的输出端相连接，运算放大器U61的正相输入端接地；所述第六反相加法器包括运算放大器U62、电阻R63、电阻R64和电阻R65，电阻R63的一端与运算放大器U61的输出端相连接，电阻R63的另一端、电阻R64均与运算放大器U62的反相输入端相连接，运算放大器U62的反相输入端与输出端之间连接有电阻R65，运算放大器U62的正相输入端接地；所述第六反相积分器包括运算放大器U63、电阻R66和电容C6，电阻R66的一端与运算放大器U62的输出端相连接，电阻R66的另一端分别与运算放大器U63的反相输入端、电容C6相连接，电容C6与运算放大器U63的输出端相连接，运算放大器U63的正相输入端接地；信号x₂和信号x₄均与第六乘法器A6相连接，第六乘法器A6与电阻R64相连接。

所述第七通道电路包括依次串联连接的第七反相器、第七反相加法器和第七反相积分器；所述第七反相器包括运算放大器U71、电阻R71和电阻R72，电阻R71的一端与第一乘法器A1的输出端相连接，电阻R71的另一端分别与运算放大器U71的反相输入端、电阻R72相连接，电阻R72与运算放大器U71的输出端相连接，运算放大器U71的正相输入端接地；所述第七反相加法器包括运算放大器U72、电阻R73、电阻R74和电阻R75，电阻R73的一端与运算放大器U71的输出端相连接，电阻R74的一端与信号x₇相连接，电阻R73的另一端、电阻R74的另一端均与运算放大器U72的反相输入端相连接，运算放大器U72的反相输入端与输出端之间连接有电阻R75，运算放大器U72的正相输入端接地；所述第七反相积分器包括运算放大器U73、电阻R76和电容C7，电阻R76的一端与运算放大器U72的输出端相连接，电阻R76的另一端分别与运算放大器U73的反相输入端、电容C7相连接，电容C7与运算放大器U73的输出端相连接，运算放大器U73的正相输入端接地。

与现有的混沌技术相比，本技术方案能产生的有益效果：

(1)本发明具有三个正的Lyapunov指数，是一个复值超混沌系统，具有丰富的复杂动力学行为；

(2)本发明的电路结构简单，便于集成，对混沌系统在保密通信和信息处理等领域中的发展有很大的促进作用。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明的电路图；

图2是本发明的各通道电路图，(a)为第一通道电路图，(b)为第二通道电路图，(c)为第三通道电路图，(d)为第四通道电路图，(e)为第五通道电路图，(f)为第六通道电路图，(g)为第七通道电路图；

图3是本发明的Lyapunov指数图；

图4是本发明的复值超混沌吸引子在x1-x3-x7三维空间上相图的计算机模拟结果；

图5是本发明的复值超混沌吸引子在x2-x5-x7三维空间上相图的计算机模拟结果；

图6是本发明的复值超混沌吸引子在x1-x3-x4三维空间上相图的计算机模拟结果；

图7是本发明的复值超混沌吸引子在x5-x6-x7三维空间上相图的计算机模拟结果；

图8是本发明的复值超混沌吸引子在x3-x4平面上相图的计算机模拟结果；

图9是本发明的复值超混沌吸引子在x3-x4平面上相图的电路仿真结果；

图10是本发明的复值超混沌吸引子在x1-x3平面上相图的计算机模拟结果；

图11是本发明的复值超混沌吸引子在x1-x3平面上相图的电路仿真结果；

图12是本发明的复值超混沌吸引子在x3-x6平面上相图的计算机模拟结果；

图13是本发明的复值超混沌吸引子在x3-x6平面上相图的电路仿真结果；

图14是本发明的复值超混沌吸引子在x2-x7平面上相图的计算机模拟结果；

图15是本发明的复值超混沌吸引子在x2-x7平面上相图的电路仿真结果。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供了一种四阶复值超混沌系统的数学模型为：

其中，x,y,z,w均为系统状态复数变量，a,b,c,d,r,e均为系统参数；

均表示系统状态复数变量对时间的导数。

令x＝x₁+jx₂，y＝x₃+jx₄，z＝x₅+jx₆，

w＝x₇，将数学模型中的复变量实部和虚部进行分离得系统模型：

当参数a＝15，b＝1.5，c＝5，d＝43，r＝0.5，e＝3.5时，系统出现超混沌行为。

利用Wolf方法对系统模型进行仿真可得到数学模型的Lyapunov指数分别为：3.945771、0.001854、0.000554、-1.289807、-4.019445、-9.318841、-19.702222，即具有三个正的Lyapunov指数，如图3所示。

考虑到状态变量处于一个较大的动力学变化范围，超出了合理的电压提供范围，可以通过变量转换来解决。令：x₁＝x₁/50，x₂＝x₂/50，x₃＝x₃/50，x₄＝x₄/50，x₅＝x₅/50，x₆＝x₆/50，x₇＝x₇/50。在这个尺度变换下，系统模型可转化为式：

转化后的系统中的状态变量具有类似的动力学变化范围，并且没有超出典型的电压提供极限，容易用电路实现。转化后的系统中的电路如图1所示。

如图1所示，一种四阶复值超混沌系统的实现电路，所述实现电路包括第一通道电路、第二通道电路、第三通道电路、第四通道电路、第五通道电路、第六通道电路和第七通道电路；第一通道电路的输出端输出的信号为x₁，第二通道电路的输出端输出的信号为x₂，第三通道电路的输出端输出的信号为x₃，第四通道电路的输出端输出的信号为x₄，第五通道电路的输出端输出的信号为x₅，第六通道电路的输出端输出的信号为x₆，第七通道电路的输出端输出的信号为x₇；第一通道电路的输入由输出信号x₁、x₃和x₅复合构成，第二通道电路的输入由输出信号x₂、x₄和x₆复合构成，第三通道电路的输入由输出信号x₁、x₃、x₅和x₇复合构成，第四通道电路的输入由输出信号x₂、x₄、x₆和x₇复合构成，第五通道电路的输入由输出信号x₁、x₃和x₅复合构成，第六通道电路的输入由输出信号x₂、x₄和x₆复合构成，第七通道电路的输入由输出信号x₃、x₅和x₇复合构成。

如图2(a)所示，所述第一通道电路包括依次串联连接的第一减法器、第一反相加法器和第一反相积分器；所述第一减法器包括运算放大器U11、电阻R11、电阻R12、电阻R13和电阻R14，电阻R11的一端与信号x₁相连接，电阻R11的另一端分别与运算放大器U11的反相输入端、电阻R14相连接，电阻R12的一端与信号x₃相连接，电阻R12的另一端、电阻R13均与运算放大器U11的正相输入端相连接，电阻R13接地，电阻R14与运算放大器U11的输出端相连接；所述第一反相加法器包括运算放大器U12、电阻R15、电阻R16和电阻R17，电阻R15的一端与运算放大器U11的输出端相连接，电阻R15的另一端、电阻R16均与运算放大器U12的反相输入端相连接，运算放大器U12的反相输入端与输出端之间连接有电阻R17，运算放大器U12的正相输入端接地；所述第一反相积分器包括运算放大器U13、电阻R18和电容C1，电阻R18的一端与运算放大器U12的输出端相连接，电阻R18的另一端分别与运算放大器U13的反相输入端、电容C1相连接，电容C1与运算放大器U13的输出端相连接，运算放大器U13的正相输入端接地；信号x₃和信号x₅均与第一乘法器A1相连接，第一乘法器A1与电阻R16相连接。所述运算放大器U13的输出端输出的信号x₁分别与电阻R11的一端、第三乘法器A3、电阻R37的一端、第五乘法器A5相连接。

如图2(b)所示，所述第二通道电路包括依次串联连接的第二减法器、第二反相加法器和第二反相积分器；所述第二减法器包括运算放大器U21、电阻R21、电阻R22、电阻R23和电阻R24，电阻R21的一端与信号x₂相连接，电阻R21的另一端分别与运算放大器U21的反相输入端、电阻R24相连接，电阻R22的一端与信号x₄相连接，电阻R22的另一端、电阻R23均与运算放大器U21的正相输入端相连接，电阻R23接地，电阻R24与运算放大器U21的输出端相连接；所述第二反相加法器包括运算放大器U22、电阻R25、电阻R26和电阻R27，电阻R25的一端与运算放大器U21的输出端相连接，电阻R25的另一端、电阻R26均与运算放大器U22的反相输入端相连接，运算放大器U22的反相输入端与输出端之间连接有电阻R27，运算放大器U22的正相输入端接地；所述第二反相积分器包括运算放大器U23、电阻R28和电容C2，电阻R28的一端与运算放大器U22的输出端相连接，电阻R28的另一端分别与运算放大器U23的反相输入端、电容C2相连接，电容C2与运算放大器U23的输出端相连接，运算放大器U23的正相输入端接地；信号x₄和信号x₆均与第二乘法器A2相连接，第二乘法器A2与电阻R26相连接。所述运算放大器U23的输出端输出的信号x₂分别与电阻R21的一端、第四乘法器A4、电阻R47的一端、第六乘法器A6相连接。

如图2(c)所示，所述第三通道电路包括依次串联连接的第三乘法器A3、第一反相器、第三反相加法器和第三反相积分器；所述第三乘法器A3分别与信号x₁、x₅相连接；所述第一反相器包括运算放大器U31、电阻R31和电阻R33，电阻R31的一端与第三乘法器A3的输出端相连接，电阻R31的另一端分别与运算放大器U31的反相输入端、电阻R33相连接，电阻R33与运算放大器U31的输出端相连接，运算放大器U31的正相输入端接地；所述第三反相加法器包括运算放大器U32、电阻R34、电阻R36、电阻R37、电阻R38和电阻R39，电阻R34的一端与运算放大器U31的输出端相连接，电阻R34的另一端、电阻R36、电阻R37的另一端、电阻R38的另一端均与运算放大器U32的反相输入端相连接，电阻R36与第二反相器相连接，电阻R37的一端与信号x₁相连接，电阻R38的一端与信号x₇相连接，运算放大器U32的反相输入端与输出端之间连接有电阻R39，运算放大器U32的正相输入端接地；所述第三反相积分器包括运算放大器U33、电阻R3X和电容C3，电阻R3X的一端与运算放大器U32的输出端相连接，电阻R3X的另一端分别与运算放大器U33的反相输入端、电容C3相连接，电容C3与运算放大器U33的输出端相连接，运算放大器U33的正相输入端接地；所述第三通道电路还包括第二反相器，第二反相器包括运算放大器U34、电阻R32和电阻R35，电阻R32的一端与信号x₃相连接，电阻R32的另一端分别与运算放大器U34的反相输入端、电阻R35相连接，电阻R35与运算放大器U34的输出端相连接，运算放大器U34的输出端与电阻R36相连接，运算放大器U34的正相输入端接地。所述运算放大器U33的输出端输出的信号x₃分别与电阻R12的一端、第一乘法器A1、电阻R32的一端、第五乘法器A5相连接。

如图2(d)所示，所述第四通道电路包括依次串联连接的第四乘法器A4、第三反相器、第四反相加法器和第四反相积分器；所述第四乘法器A4分别与信号x₂、x₆相连接；所述第三反相器包括运算放大器U41、电阻R41和电阻R42，电阻R41的一端与第四乘法器A4的输出端相连接，电阻R41的另一端分别与运算放大器U41的反相输入端、电阻R42相连接，电阻R42与运算放大器U41的输出端相连接，运算放大器U41的正相输入端接地；所述第四反相加法器包括运算放大器U42、电阻R43、电阻R46、电阻R47、电阻R48和电阻R49，电阻R43的一端与运算放大器U41的输出端相连接，电阻R43的另一端、电阻R46、电阻R47的另一端、电阻R48的另一端均与运算放大器U42的反相输入端相连接，电阻R46与第四反相器相连接，电阻R47的一端与信号x₂相连接，电阻R48的一端与信号x₇相连接，运算放大器U42的反相输入端与输出端之间连接有电阻R49，运算放大器U42的正相输入端接地；所述第四反相积分器包括运算放大器U43、电阻R4X和电容C4，电阻R4X的一端与运算放大器U42的输出端相连接，电阻R4X的另一端分别与运算放大器U43的反相输入端、电容C4相连接，电容C4与运算放大器U43的输出端相连接，运算放大器U43的正相输入端接地；所述第四通道电路还包括第四反相器，第四反相器包括运算放大器U44、电阻R44和电阻R45，电阻R44的一端与信号x₄相连接，电阻R44的另一端分别与运算放大器U44的反相输入端、电阻R45相连接，电阻R45与运算放大器U44的输出端相连接，运算放大器U44的输出端与电阻R46相连接，运算放大器U44的正相输入端接地。所述运算放大器U43的输出端输出的信号x₄分别与电阻R22的一端、第二乘法器A2、电阻R44的一端、第六乘法器A6相连接。

如图2(e)所示，所述第五通道电路包括依次串联连接的第五反相器、第五反相加法器和第五反相积分器；所述第五反相器包括运算放大器U51、电阻R51、电阻R52，电阻R51的一端与信号x₅相连接，电阻R51的另一端分别与运算放大器U51的反相输入端、电阻R52相连接，电阻R52与运算放大器U51的输出端相连接，运算放大器U51的正相输入端接地；所述第五反相加法器包括运算放大器U52、电阻R53、电阻R54和电阻R55，电阻R53的一端与运算放大器U51的输出端相连接，电阻R53的另一端、电阻R54均与运算放大器U52的反相输入端相连接，运算放大器U52的反相输入端与输出端之间连接有电阻R55，运算放大器U52的正相输入端接地；所述第五反相积分器包括运算放大器U53、电阻R56和电容C5，电阻R56的一端与运算放大器U52的输出端相连接，电阻R56的另一端分别与运算放大器U53的反相输入端、电容C5相连接，电容C5与运算放大器U53的输出端相连接，运算放大器U53的正相输入端接地；信号x₃和信号x₁均与第五乘法器A2相连接，第五乘法器A5与电阻R54相连接。所述运算放大器U53的输出端输出的信号x₅分别与电阻R51的一端、第一乘法器A1、第三乘法器A3相连接。

如图2(f)所示，所述第六通道电路包括依次串联连接的第六反相器、第六反相加法器和第六反相积分器；所述第六反相器包括运算放大器U61、电阻R61和电阻R62，电阻R61的一端与信号x₆相连接，电阻R61的另一端分别与运算放大器U61的反相输入端、电阻R62相连接，电阻R62与运算放大器U61的输出端相连接，运算放大器U61的正相输入端接地；所述第六反相加法器包括运算放大器U62、电阻R63、电阻R64和电阻R65，电阻R63的一端与运算放大器U61的输出端相连接，电阻R63的另一端、电阻R64均与运算放大器U62的反相输入端相连接，运算放大器U62的反相输入端与输出端之间连接有电阻R65，运算放大器U62的正相输入端接地；所述第六反相积分器包括运算放大器U63、电阻R66和电容C6，电阻R66的一端与运算放大器U62的输出端相连接，电阻R66的另一端分别与运算放大器U63的反相输入端、电容C6相连接，电容C6与运算放大器U63的输出端相连接，运算放大器U63的正相输入端接地；信号x₂和信号x₄均与第六乘法器A6相连接，第六乘法器A6与电阻R64相连接。所述运算放大器U63的输出端输出的信号x₆分别与电阻R61的一端、第二乘法器A2、第四乘法器A4相连接。

如图2(g)所示，所述第七通道电路包括依次串联连接的第七反相器、第七反相加法器和第七反相积分器；所述第七反相器包括运算放大器U71、电阻R71和电阻R72，电阻R71的一端与第一乘法器A1的输出端相连接，电阻R71的另一端分别与运算放大器U71的反相输入端、电阻R72相连接，电阻R72与运算放大器U71的输出端相连接，运算放大器U71的正相输入端接地；所述第七反相加法器包括运算放大器U72、电阻R73、电阻R74和电阻R75，电阻R73的一端与运算放大器U71的输出端相连接，电阻R74的一端与信号x₇相连接，电阻R73的另一端、电阻R74的另一端均与运算放大器U72的反相输入端相连接，运算放大器U72的反相输入端与输出端之间连接有电阻R75，运算放大器U72的正相输入端接地；所述第七反相积分器包括运算放大器U73、电阻R76和电容C7，电阻R76的一端与运算放大器U72的输出端相连接，电阻R76的另一端分别与运算放大器U73的反相输入端、电容C7相连接，电容C7与运算放大器U73的输出端相连接，运算放大器U73的正相输入端接地。所述运算放大器U73的输出端输出的信号x₇分别与电阻R38的一端、电阻R48的一端、电阻R74的一端相连接。

运算放大器U11-U13、U21-U23、U31-U34、U41-U44、U51-U53、U61-U63、U71-U73的供电电源正相输入端均与电源VCC相连接，运算放大器U11-U13、U21-U23、U31-U34、U41-U44、U51-U53、U61-U63、U71-U73的供电电源反相输入端均与电源VEE相连接。

为了便于数学模型应用于工程实际，设计了所述实现电路。该实现电路的第一、第二减法器(U11，U21)，第一、第二、第三、第四、第五、第六、第七反相加法器(U12,U22,U32,U42,U52,U62,U72)，第一、第二、第三、第四、第五、第六、第七反相积分器(U13,U23,U33,U43,U53,U63,U73)，第一、第二、第三、第四、第五、第六、第七反相器((U31,U34,U41,U44,U51,U61,U71)型号相同，均选择为LM741运算放大器。第一、第二、第三、第四、第五、第六模拟乘法器(A1,A2,A3,A4,A5,A6)均选择为AD633乘法器，AD633的输出比例系数为1，电源供电电压为±15V。电路中的电阻参数选择为：

R₁₁＝R₁₂＝R₁₃＝R₁₄＝R₂₁＝R₂₂＝R₂₃＝R₂₄＝1kΩ,R₂₇＝17kΩ，

R₃₁＝R₃₂＝R₃₃＝R₃₅＝R₄₁＝R₄₂＝R₄₄＝R₄₅＝1kΩ，R₅₁＝R₅₂＝R₆₁＝R₆₂＝R₇₁＝R₇₂＝1kΩ，

R₁₇＝R₃₉＝R₄₉＝R₅₅＝R₆₅＝R₇₅＝30kΩ,R₁₆＝R₂₆＝R₃₄＝R₄₃＝R₅₄＝R₆₄＝R₇₃＝0.6kΩ,

R₁₈＝R₂₈＝R_3X＝R_4X＝R₅₆＝R₆₆＝R₇₆＝10kΩ,R₁₅＝R₂₅＝1.111kΩ,R₃₆＝R₄₆＝6kΩ,

R₃₇＝R₄₇＝0.698kΩ,R₃₈＝R₄₈＝8.57kΩ,R₅₃＝R₆₃＝20kΩ,R₇₄＝60kΩ。

电容值为：C1＝C2＝C3＝C4＝C5＝C6＝C7＝1μF。

在所述实现电路中，第一通道电路的输入为x1、x3和x3*x5，输出为x1；所述第二通道电路的输入为x2、x4和x4*x6，输出为x2；所述第三通道电路的输入为x1、x3、x1*x5和x7，输出为x3；所述第四通道电路的输入为x2、x4、x2*x6和x7，输出为x4；所述第五通道电路的输入为x1*x3和x5，输出为x5；所述第六通道电路的输入为x2*x4和x6，输出为x6；所述第七通道电路的输入为x3*x5和x7，输出为x7。七组电路实现所述数学模型构建的四阶复值自治超混沌系统，硬件实现电路结构简单，便于集成。电路的时间响应频率可以通过按相同比例调节电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、电容C7的电容值得以实现。

图4、图5、图6、图7均为所述复值超混沌系统在三维相空间上的计算机模拟图形。图8、图10、图12、图14均为所述复值超混沌系统在两维相平面上的计算机模拟图形。图9、图11、图13、图15均为所述超混沌系统在两维相平面上的电路仿真图形。其中，图11的纵轴坐标为100mv/div，横轴坐标均为200mv/div，图13纵轴和横轴坐标均为100mv/div，图9、图15的纵轴坐标均为500mv/div，横轴坐标均为100mv/div。相比较所述复值超混沌系统计算机模拟图形与电路仿真图形，两者图形一致，说明由本发明电路产生的复值超混沌吸引子满足要求。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种四阶复值超混沌系统的实现电路，其特征在于，包括第一通道电路、第二通道电路、第三通道电路、第四通道电路、第五通道电路、第六通道电路和第七通道电路；第一通道电路的输出端输出的信号为x₁，第二通道电路的输出端输出的信号为x₂，第三通道电路的输出端输出的信号为x₃，第四通道电路的输出端输出的信号为x₄，第五通道电路的输出端输出的信号为x₅，第六通道电路的输出端输出的信号为x₆，第七通道电路的输出端输出的信号为x₇；第一通道电路的输入由输出信号x₁、x₃和x₅复合构成，第二通道电路的输入由输出信号x₂、x₄和x₆复合构成，第三通道电路的输入由输出信号x₁、x₃、x₅和x₇复合构成，第四通道电路的输入由输出信号x₂、x₄、x₆和x₇复合构成，第五通道电路的输入由输出信号x₁、x₃和x₅复合构成，第六通道电路的输入由输出信号x₂、x₄和x₆复合构成，第七通道电路的输入由输出信号x₃、x₅和x₇复合构成；

所述第一通道电路包括依次串联连接的第一减法器、第一反相加法器和第一反相积分器；所述第一减法器包括运算放大器U11、电阻R11、电阻R12、电阻R13和电阻R14，电阻R11的一端与信号x₁相连接，电阻R11的另一端分别与运算放大器U11的反相输入端、电阻R14相连接，电阻R12的一端与信号x₃相连接，电阻R12的另一端、电阻R13均与运算放大器U11的正相输入端相连接，电阻R13接地，电阻R14与运算放大器U11的输出端相连接；所述第一反相加法器包括运算放大器U12、电阻R15、电阻R16和电阻R17，电阻R15的一端与运算放大器U11的输出端相连接，电阻R15的另一端、电阻R16均与运算放大器U12的反相输入端相连接，运算放大器U12的反相输入端与输出端之间连接有电阻R17，运算放大器U12的正相输入端接地；所述第一反相积分器包括运算放大器U13、电阻R18和电容C1，电阻R18的一端与运算放大器U12的输出端相连接，电阻R18的另一端分别与运算放大器U13的反相输入端、电容C1相连接，电容C1与运算放大器U13的输出端相连接，运算放大器U13的正相输入端接地；信号x₃和信号x₅均与第一乘法器A1相连接，第一乘法器A1与电阻R16相连接；

所述第二通道电路包括依次串联连接的第二减法器、第二反相加法器和第二反相积分器；所述第二减法器包括运算放大器U21、电阻R21、电阻R22、电阻R23和电阻R24，电阻R21的一端与信号x₂相连接，电阻R21的另一端分别与运算放大器U21的反相输入端、电阻R24相连接，电阻R22的一端与信号x₄相连接，电阻R22的另一端、电阻R23均与运算放大器U21的正相输入端相连接，电阻R23接地，电阻R24与运算放大器U21的输出端相连接；所述第二反相加法器包括运算放大器U22、电阻R25、电阻R26和电阻R27，电阻R25的一端与运算放大器U21的输出端相连接，电阻R25的另一端、电阻R26均与运算放大器U22的反相输入端相连接，运算放大器U22的反相输入端与输出端之间连接有电阻R27，运算放大器U22的正相输入端接地；所述第二反相积分器包括运算放大器U23、电阻R28和电容C2，电阻R28的一端与运算放大器U22的输出端相连接，电阻R28的另一端分别与运算放大器U23的反相输入端、电容C2相连接，电容C2与运算放大器U23的输出端相连接，运算放大器U23的正相输入端接地；信号x₄和信号x₆均与第二乘法器A2相连接，第二乘法器A2与电阻R26相连接；

所述第三通道电路包括依次串联连接的第三乘法器A3、第一反相器、第三反相加法器和第三反相积分器；所述第三乘法器A3分别与信号x₁、x₅相连接；所述第一反相器包括运算放大器U31、电阻R31和电阻R33，电阻R31的一端与第三乘法器A3的输出端相连接，电阻R31的另一端分别与运算放大器U31的反相输入端、电阻R33相连接，电阻R33与运算放大器U31的输出端相连接，运算放大器U31的正相输入端接地；所述第三反相加法器包括运算放大器U32、电阻R34、电阻R36、电阻R37、电阻R38和电阻R39，电阻R34的一端与运算放大器U31的输出端相连接，电阻R34的另一端、电阻R36、电阻R37的另一端、电阻R38的另一端均与运算放大器U32的反相输入端相连接，电阻R36与第二反相器相连接，电阻R37的一端与信号x₁相连接，电阻R38的一端与信号x₇相连接，运算放大器U32的反相输入端与输出端之间连接有电阻R39，运算放大器U32的正相输入端接地；所述第三反相积分器包括运算放大器U33、电阻R3X和电容C3，电阻R3X的一端与运算放大器U32的输出端相连接，电阻R3X的另一端分别与运算放大器U33的反相输入端、电容C3相连接，电容C3与运算放大器U33的输出端相连接，运算放大器U33的正相输入端接地；所述第三通道电路还包括第二反相器，第二反相器包括运算放大器U34、电阻R32和电阻R35，电阻R32的一端与信号x₃相连接，电阻R32的另一端分别与运算放大器U34的反相输入端、电阻R35相连接，电阻R35与运算放大器U34的输出端相连接，运算放大器U34的输出端与电阻R36相连接，运算放大器U34的正相输入端接地；

所述第四通道电路包括依次串联连接的第四乘法器A4、第三反相器、第四反相加法器和第四反相积分器；所述第四乘法器A4分别与信号x₂、x₆相连接；所述第三反相器包括运算放大器U41、电阻R41和电阻R42，电阻R41的一端与第四乘法器A4的输出端相连接，电阻R41的另一端分别与运算放大器U41的反相输入端、电阻R42相连接，电阻R42与运算放大器U41的输出端相连接，运算放大器U41的正相输入端接地；所述第四反相加法器包括运算放大器U42、电阻R43、电阻R46、电阻R47、电阻R48和电阻R49，电阻R43的一端与运算放大器U41的输出端相连接，电阻R43的另一端、电阻R46、电阻R47的另一端、电阻R48的另一端均与运算放大器U42的反相输入端相连接，电阻R46与第四反相器相连接，电阻R47的一端与信号x₂相连接，电阻R48的一端与信号x₇相连接，运算放大器U42的反相输入端与输出端之间连接有电阻R49，运算放大器U42的正相输入端接地；所述第四反相积分器包括运算放大器U43、电阻R4X和电容C4，电阻R4X的一端与运算放大器U42的输出端相连接，电阻R4X的另一端分别与运算放大器U43的反相输入端、电容C4相连接，电容C4与运算放大器U43的输出端相连接，运算放大器U43的正相输入端接地；所述第四通道电路还包括第四反相器，第四反相器包括运算放大器U44、电阻R44和电阻R45，电阻R44的一端与信号x₄相连接，电阻R44的另一端分别与运算放大器U44的反相输入端、电阻R45相连接，电阻R45与运算放大器U44的输出端相连接，运算放大器U44的输出端与电阻R46相连接，运算放大器U44的正相输入端接地；

所述第五通道电路包括依次串联连接的第五反相器、第五反相加法器和第五反相积分器；所述第五反相器包括运算放大器U51、电阻R51、电阻R52，电阻R51的一端与信号x₅相连接，电阻R51的另一端分别与运算放大器U51的反相输入端、电阻R52相连接，电阻R52与运算放大器U51的输出端相连接，运算放大器U51的正相输入端接地；所述第五反相加法器包括运算放大器U52、电阻R53、电阻R54和电阻R55，电阻R53的一端与运算放大器U51的输出端相连接，电阻R53的另一端、电阻R54均与运算放大器U52的反相输入端相连接，运算放大器U52的反相输入端与输出端之间连接有电阻R55，运算放大器U52的正相输入端接地；所述第五反相积分器包括运算放大器U53、电阻R56和电容C5，电阻R56的一端与运算放大器U52的输出端相连接，电阻R56的另一端分别与运算放大器U53的反相输入端、电容C5相连接，电容C5与运算放大器U53的输出端相连接，运算放大器U53的正相输入端接地；信号x₃和信号x₁均与第五乘法器A2相连接，第五乘法器A5与电阻R54相连接；

所述第六通道电路包括依次串联连接的第六反相器、第六反相加法器和第六反相积分器；所述第六反相器包括运算放大器U61、电阻R61和电阻R62，电阻R61的一端与信号x₆相连接，电阻R61的另一端分别与运算放大器U61的反相输入端、电阻R62相连接，电阻R62与运算放大器U61的输出端相连接，运算放大器U61的正相输入端接地；所述第六反相加法器包括运算放大器U62、电阻R63、电阻R64和电阻R65，电阻R63的一端与运算放大器U61的输出端相连接，电阻R63的另一端、电阻R64均与运算放大器U62的反相输入端相连接，运算放大器U62的反相输入端与输出端之间连接有电阻R65，运算放大器U62的正相输入端接地；所述第六反相积分器包括运算放大器U63、电阻R66和电容C6，电阻R66的一端与运算放大器U62的输出端相连接，电阻R66的另一端分别与运算放大器U63的反相输入端、电容C6相连接，电容C6与运算放大器U63的输出端相连接，运算放大器U63的正相输入端接地；信号x₂和信号x₄均与第六乘法器A6相连接，第六乘法器A6与电阻R64相连接；

所述第七通道电路包括依次串联连接的第七反相器、第七反相加法器和第七反相积分器；所述第七反相器包括运算放大器U71、电阻R71和电阻R72，电阻R71的一端与第一乘法器A1的输出端相连接，电阻R71的另一端分别与运算放大器U71的反相输入端、电阻R72相连接，电阻R72与运算放大器U71的输出端相连接，运算放大器U71的正相输入端接地；所述第七反相加法器包括运算放大器U72、电阻R73、电阻R74和电阻R75，电阻R73的一端与运算放大器U71的输出端相连接，电阻R74的一端与信号x₇相连接，电阻R73的另一端、电阻R74的另一端均与运算放大器U72的反相输入端相连接，运算放大器U72的反相输入端与输出端之间连接有电阻R75，运算放大器U72的正相输入端接地；所述第七反相积分器包括运算放大器U73、电阻R76和电容C7，电阻R76的一端与运算放大器U72的输出端相连接，电阻R76的另一端分别与运算放大器U73的反相输入端、电容C7相连接，电容C7与运算放大器U73的输出端相连接，运算放大器U73的正相输入端接地。

Images