CN209402524U - 七维分数阶混沌系统同步通信保密电路 - Google Patents

Abstract

本实用新型公开了一种七维分数阶混沌系统同步通信保密电路，包括复杂信号产生器、驱动电路、响应电路、加密电路、解密电路，复杂信号产生器的输出端与加密电路的第一输入端相连，驱动电路的第一输出端与响应电路的输入端相连，驱动电路的第二输出端与加密电路的第二输入端相连，响应电路的输出端与解密电路的第二输入端相连，加密电路的输出端与解密电路的第一输入端相连。本实用新型是高维分数阶混沌保密通信电路，具有更高阶、更不寻常的吸引子和更多的不可预测性，混沌序列信号具有更宽的频率范围，可以增强基于分数阶混沌的数字音频与图像加密的安全性。

Description

七维分数阶混沌系统同步通信保密电路

技术领域

本实用新型涉及通信领域，特别涉及一种七维分数阶混沌系统同步通信保密电路。

背景技术

由于混沌对初始条件的敏感依懒性，即使是两个完全相同的混沌系统从几乎相同的初始条件开始演化，经过一段时间后，它们的轨道也很快变得互不相关，这使得混沌信号具有长期不可预测性和抗截获的能力；同时混沌系统本身又是确定性的，它由非线性系统的方程、参数和初始条件所完全确定，因此混沌信号易于产生和复制。混沌信号的高度随机性、不可预测性、高度复杂性、宽带特性和系统方程、参数及初始条件的确定性，以及易于实现性，使得它在保密通信中具有极好的应用前景，成为混沌应用研究的热点课题。随着对分数阶微积分研究的不断深入，混沌系统动力学特性的特点几乎都能在在分数阶混沌系统中适用，加上分数阶混沌系统的动力学特性和系统阶次密切相关等特性，使得非线性混沌系统往往要比一般整数阶系统具有更加复杂的动力学特性，在科学技术的众多领域都有很好的应用前景。

17世纪，整数阶微积分提出不久，即出现了相对的分数阶微积分的概念，因其物理意义不明确使之发展缓慢，同时分数阶微积分没有被众多科学工作者给予关注与研究。分数阶微分方程在许多应用科学领域更能准确地描述自然现象，如材料记忆、电力分形网络、机器人与机械阻尼特性等。近年来，随着混沌动力学理论的深入研究与完善，以及因分数阶混沌系统的复杂性不仅与系统参数有关，且与微积分的阶数相关，从而使得分数阶混沌系统的探讨与研究已经成为热门的研究领域。在分数阶混沌系统研究领域中，主要以经典的混沌系统为研究对象，重新引入分数阶微积分算子。现如今，数据通信迅速发展的同时也带来了数据失密的问题，信息被非法截取和数据库资料被窃的事例经常发生。数据失密会造成严重后果(如金融信息、军事情报等)，所以数据保密成为十分重要的问题。传统的现代保密通信存在软件上的漏洞，即使再大的随机数也有周期性，或者十分费时，需要成本较高。而现有的混沌保密通讯又大都采用整数阶混沌系统或低维分数阶混沌系统，其混沌信号带很窄，很容易被数字滤波器分离，失去加密保护功能。

发明内容

为了解决上述技术问题，本实用新型提供一种结构简单、保密效果好、信号带宽的七维分数阶混沌系统同步通信保密电路。

本实用新型解决上述问题的技术方案是：一种七维分数阶混沌系统同步通信保密电路，包括电源、复杂信号产生器、驱动电路、响应电路、加密电路、解密电路，所述电源与复杂信号产生器、驱动电路、响应电路、加密电路、解密电路相连，为整个电路提供工作电源，复杂信号产生器的输出端与加密电路的第一输入端相连，驱动电路的第一输出端与响应电路的输入端相连，驱动电路的第二输出端与加密电路的第二输入端相连，响应电路的输出端与解密电路的第二输入端相连，加密电路的输出端与解密电路的第一输入端相连，加密电路的输出端输出加密后信号，解密电路的输出端输出解密后信号；复杂信号产生器为整个保密通讯电路提供需要保密的信号Q，信号Q为方波的电压信号，驱动电路为加密电路提供高维混沌信号X，Q和X两个信号经过加密电路进行叠加，使得驱动电路产生的高维分数阶混沌信号X遮掩住需要保密的信号Q，加密电路输出加密后信号Q₁至解密电路，响应电路为解密电路提供高维混沌信号X’，Q₁和X’两个信号经过解密电路进行叠加，使得响应电路产生的高维混沌信号X’抵消掉加密后信号Q₁中的信号X，解密电路的输出端输出解密后信号Q₂，解密后得到的信号Q₂与加密前的原始信号Q波形一致。

上述七维分数阶混沌系统同步通信保密电路，所述驱动电路包括第十五至第二十七运算放大器、第五十一至第一百零一电阻、第十九至第三十九电容、第五至第九模拟乘法器；第五十一至第五十八电阻与第十五运算放大器、第十九至第二十一电容构成第一反向加法积分器，第五十九至第六十电阻与第十六运算放大器构成第一反向器，第一反向加法积分器和第一反相器构成第一维电路；第六十一至第六十七电阻与第十七运算放大器、第二十二至第二十四电容、第五模拟乘法器构成第二反向加法积分器，第六十八至第六十九电阻与第十八运算放大器构成第二反向器，第二反向加法积分器和第二反相器构成第二维电路；第七十至第七十四电阻与第十九运算放大器、第二十五至二十七电容、第六模拟乘法器构成第三反向加法积分器，第七十五至第七十六电阻与第二十运算放大器构成第三反向器，第三反向加法积分器和第三反相器构成第三维电路；第七十七至第八十一电阻与第二十一运算放大器、第二十八至第三十电容、第七模拟乘法器构成第四反向加法积分器，第八十二至第八十三电阻与第二十二运算放大器构成第四反向器，第四反向加法积分器和第四反相器构成第四维电路；第八十四至第八十八电阻与第二十三算放大器、第三十一至第三十三电容、第八模拟乘法器构成第五反向加法积分器，第八十九至第九十电阻与第二十四运算放大器构成第五反向器，第五反向加法积分器和第五反相器构成第五维电路；第九十一至第九十四电阻与第二十五运算放大器、第三十四至三十六电容构成第六反向加法积分器，第九十五至第九十六电阻与第二十六运算放大器构成第六反向器，第六反向加法积分器和第六反相器构成第六维电路；第九十七至一百零一电阻与第二十七运算放大器、第三十七至三十九电容、第九模拟乘法器构成第七反向加法积分器，第七反向加法积分器构成第七维电路。

上述七维分数阶混沌系统同步通信保密电路，所述第一维电路中，第五十一电阻的一端、第五十二电阻的一端、第五十三电阻的一端、第五十四电阻的一端、第五十五电阻的一端连接在一起并接至第十五运算放大器的反相输入端，第五十一电阻的另一端连接第二维电路中的第五模拟乘法器的其中一个输入端，第五十二电阻的另一端连接第二维电路中的第十八运算放大器的输出端，第五十三电阻的另一端连接第四维电路中的第二十二运算放大器的输出端，第五十四电阻的另一端连接第五维电路中的第二十三运算放大器的输出端，第五十五电阻的另一端连接第六维电路中的第二十五运算放大器的输出端，第十五运算放大器的同相输入端接地，第五十六电阻与第十九电容的并联串联上第五十七电阻与第二十电容的并联再串联上第五十八电阻与第二十一电容的并联构成第一维分数阶系统等效电路；所述第一维分数阶系统等效电路跨接在第十五运算放大器的反相输入端与输出端之间，第十五运算放大器的输出端经第五十九电阻后接至第十六运算放大器的反相输入端，第十六运算放大器的同相输入端接地，所述第六十电阻跨接在第十六运算放大器的反相输入端与输出端之间，第十六运算放大器的输出端连接第二维电路中的第六十一电阻的另一端、第三维电路中的第六模拟乘法器的其中一个输入端、第六维电路中的第九十一电阻的另一端、第七维电路中的第九十八电阻的另一端；

所述第二维电路中，第六十一电阻的一端、第六十二电阻的一端、第六十三电阻的一端、第六十四电阻的一端连接在一起并接至第十七运算放大器的反相输入端，第六十一电阻的另一端与第十六运算放大器的输出端相连，第六十二电阻的另一端连接第十七运算放大器的输出端，第六十三电阻的另一端与第五模拟乘法器的输出端相连，第六十四电阻的另一端连接第二十七运算放大器的输出端，第五模拟乘法器的其中一个输入端与第五十一电阻的另一端相连，第五模拟乘法器的另一个输入端连接第三维电路中的第十九运算放大器的输出端，所述第十七运算放大器的同相输入端接地，第六十五电阻与第二十二电容的并联串联上第六十六电阻与第二十三电容的并联再串联上第六十七电阻与第二十四电容的并联构成第二维分数阶系统等效电路；所述第二维分数阶系统等效电路跨接在第十七运算放大器的反相输入端与输出端之间，第十七运算放大器的输出端经第六十八电阻后接至第十八运算放大器的反相输入端，第十八运算放大器的同相输入端接地，第六十九电阻跨接在第十八运算放大器的反相输入端与输出端之间，第十八运算放大器的输出端与第五十二电阻的另一端、第五维电路中的第八模拟乘法器的其中一个输入端相连。

上述七维分数阶混沌系统同步通信保密电路，所述第三维电路中，第七十电阻的一端、第七十一电阻的一端连接在一起并接至第十九运算放大器的反相输入端，第七十电阻的另一端与第五模拟乘法器的另一个输入端、第十九运算放大器的输出端连接，第七十一电阻的另一端与第六模拟乘法器的输出端相连，第六模拟乘法器的其中一个输入端与第十六运算放大器的输出端相连，第六模拟乘法器的另一个输入端与第十七运算放大器的输出端连接，所述第十九运算放大器的同相输入端接地，第七十二电阻与第二十五电容的并联串联上第七十三电阻与第二十六电容的并联再串联上第七十四电阻与第二十七电容的并联构成第三维分数阶系统等效电路；所述第三维分数阶系统等效电路跨接在第十九运算放大器的反相输入端与输出端之间，第十九运算放大器的输出端经第七十五电阻后接至第二十运算放大器的反相输入端，第二十运算放大器的同相输入端接地，第七十六电阻跨接在第二十运算放大器的反相输入端与输出端之间；

所述第四维电路中，第七十七电阻的一端、第七十八电阻的一端连接在一起并接至第二十一运算放大器的反相输入端，第七十七电阻的另一端与第二十一运算放大器的输出端连接，第七十八电阻的另一端与第七模拟乘法器的输出端连接，第七模拟乘法器的其中一个输入端与第十七运算放大器的输出端连接，第七模拟乘法器的另一个输入端与第十九运算放大器的输出端相连，第二十一运算放大器的同相输入端接地，第七十九电阻与第二十八电容的并联串联上第八十电阻与第二十九电容的并联再串联上第八十一电阻与第三十电容的并联构成第四维分数阶系统等效电路；所述第四维分数阶系统等效电路跨接在第二十一运算放大器的反相输入端与输出端之间，第二十一运算放大器的输出端经第八十二电阻后接至第二十二运算放大器的反相输入端，第二十二运算放大器的同相输入端接地，第八十三电阻跨接在第二十二运算放大器的反相输入端与输出端之间，第二十二运算放大器的输出端与第五十三电阻的另一端相连。

上述七维分数阶混沌系统同步通信保密电路，所述第五维电路中，第八十四电阻的一端、第八十五电阻的一端连接在一起并接至第二十三运算放大器的反相输入端，第八十四电阻的另一端连接第六维电路中的第二十六运算放大器的输出端，第八十五电阻的另一端与第八模拟乘法器的输出端相连，第八模拟乘法器的其中一个输入端与第十八运算放大器的输出端连接，第八模拟乘法器的另一个输入端与第十九运算放大器的输出端连接，第二十三运算放大器的同相输入端接地，第八十六电阻与第三十一电容的并联串联上第八十七电阻与第三十二电容的并联再串联上第八十八电阻与第三十三电容的并联构成第五维分数阶系统等效电路；所述第五维分数阶系统等效电路跨接在第二十三运算放大器的反相输入端与输出端之间，第二十三运算放大器的输出端与第五十四电阻的另一端相连，第八十九电阻的一端连接第二十三运算放大器的输出端，第八十九电阻的另一端连接第二十四运算放大器的反相输入端，第二十四运算放大器的同相输入端接地，第九十电阻跨接在第二十四运算放大器的反相输入端与输出端之间；

所述第六维电路中，第九十一电阻的一端连接第二十五运算放大器的反相输入端，第九十一电阻的另一端与第十六运算放大器的输出端相连，第二十五运算放大器的同相输入端接地，第九十二电阻与第三十四电容的并联串联上第九十三电阻与第三十五电容的并联再串联上第九十四电阻与第二十一电容的并联构成第六维分数阶系统等效电路；所述第六维分数阶系统等效电路跨接在第二十五运算放大器的反相输入端与输出端之间，第二十五运算放大器的输出端与第五十五电阻的另一端相连，第九十五电阻的一端与第二十五运算放大器的输出端相连，第九十五电阻的另一端连接第二十六运算放大器的反相输入端，第二十六运算放大器的同相输入端接地，第九十六电阻跨接在第二十六运算放大器的反相输入端与输出端之间，第二十六运算放大器的输出端与第八十四电阻的另一端相连；

所述第七维电路中，第九十七电阻的一端、第九十八电阻的一端连接在一起并接至第二十七运算放大器的反相输入端，第九十八电阻的另一端连接第一维电路中的第十六运算放大器的输出端，第九十七电阻的另一端与第九模拟乘法器的输出端相连，第九模拟乘法器的其中一个输入端与第十八运算放大器的输出端连接，第九模拟乘法器的另一个输入端与第十九运算放大器的输出端连接，第二十七运算放大器的同相输入端接地，第九十九电阻与第三十七电容的并联串联上第一百电阻与第三十八电容的并联再串联上第一百零一电阻与第三十九电容的并联构成第七维分数阶系统等效电路；所述第七维分数阶系统等效电路跨接在第二十七运算放大器的反相输入端与输出端之间，第二十七运算放大器的输出端与第六十四电阻的另一端相连。

上述七维分数阶混沌系统同步通信保密电路，所述驱动电路中，第十七运算放大器的输出端引出并作为驱动电路的第一输出端，第十五运算放大器的输出端引出并作为驱动电路的第二输出端。

上述七维分数阶混沌系统同步通信保密电路，所述响应电路包括与驱动电路中的第十五至第二十七运算放大器、第五十一至第一百零一电阻、第十九至第三十九电容、第五至第九模拟乘法器一一相对应的第三至第十四运算放大器、第七至第五十电阻、第一至第十八电容、第一至第四模拟乘法器，且响应电路中各元器件之间的连接关系与驱动电路中各元器件之间的连接关系的区别在于：去掉了第二维电路的第二反向加法积分器；所述响应电路的第一模拟乘法器的其中一个输入端与响应电路的第二模拟乘法器的其中一个输入端、响应电路的第十七电阻相连并引出作为响应电路的输入端，响应电路的第三运算放大器的输出端引出作为响应电路的输出端。

上述七维分数阶混沌系统同步通信保密电路，所述加密电路包括第一至第三电阻、第一运算放大器，第一电阻的一端引出作为加密电路的第二输入端，第一电阻的另一端与第一运算放大器的反相输入端连接，第二电阻的一端引出作为加密电路的第一输入端，第二电阻的另一端与第一运算放大器的反相输入端连接，第一运算放大器的同相输入端接地，第三电阻跨接在第一运算放大器的反相输入端与输出端之间，第一运算放大器的输出端作为加密电路的输出端。

上述七维分数阶混沌系统同步通信保密电路，所述解密电路包括第四至第六电阻、第二运算放大器，第四电阻的一端引出作为解密电路的第一输入端，第四电阻的另一端与第二运算放大器的反相输入端连接，第五电阻的一端引出作为解密电路的第二输入端，第五电阻的另一端与第二运算放大器的反相输入端连接，第二运算放大器的同相输入端接地，第六电阻跨接在第二运算放大器的反相输入端与输出端之间，第二运算放大器的输出端作为解密电路的输出端。

上述七维分数阶混沌系统同步通信保密电路，所述复杂信号产生器包括方波信号产生器，方波信号产生器的一端经一个电阻后接地，方波信号产生器的另一端作为复杂信号产生器的输出端。

本实用新型的有益效果在于：本实用新型的复杂信号产生器为整个保密通讯电路提供需要保密的信号Q，信号Q为方波的电压信号，能够代表生活中常见的电压信号。驱动电路为加密电路提供高维混沌信号X，Q和X两个信号经过加密电路进行叠加，使得驱动电路产生的高维混沌信号X遮掩住需要保密的信号Q，加密电路输出加密后信号Q₁至解密电路，响应电路为解密电路提供高维混沌信号X’，Q₁和X’两个信号经过解密电路进行叠加，使得响应电路产生的高维混沌信号X’抵消掉加密后信号Q₁中的信号X，解密电路的输出端输出解密后信号Q₂，解密后的信号Q₂与加密前的原始信号Q波形一致，说明本实用新型能够对常见的信号通信达到保密的效果。本实用新型是高维分数阶混沌保密通信电路，具有更复杂的特征，包括更高阶、更不寻常的吸引子和更多的不可预测性，混沌序列信号具有更宽的频率范围，并且更难以被滤波器过滤。因此，本实用新型可以增强基于分数阶混沌的数字音频与图像加密的安全性。

附图说明

图1为本实用新型的结构框图。

图2为本实用新型的总电路图。

图3为图2中驱动电路的电路图。

图4为图2中响应电路的电路图。

图5为图2中加密电路的电路图。

图6为图2中解密电路的电路图。

图7为图2中复杂信号产生器的电路图。

图8为本实用新型的模拟乘法器的内部接线图。

图9为图2中辅助电源的电路图。

图10为当a＝10,b＝8/3,c＝28,n＝-1,e＝8,f＝1,r＝5，α＝β＝δ＝ε＝γ＝λ＝η＝0.9时，吸引子x-y的相位图。

图11为当a＝10,b＝8/3,c＝28,n＝-1,e＝8,f＝1,r＝5，α＝β＝δ＝ε＝γ＝λ＝η＝0.9时，吸引子x-z的相位图。

图12为当a＝10,b＝8/3,c＝28,n＝-1,e＝8,f＝1,r＝5，α＝β＝δ＝ε＝γ＝λ＝η＝0.9时，吸引子x-w的相位图。

图13为当a＝10,b＝8/3,c＝28,n＝-1,e＝8,f＝1,r＝5，α＝β＝δ＝ε＝γ＝λ＝η＝0.9时，吸引子y-z的相位图。

图14为c-Kc图。

图15为测试的n-M图。

图16为七维分数阶混沌系统相图对应的p_c(n)-q_c(n)图。

图17为本实用新型产生混沌吸引子的电路仿真图形x-y的相位图。

图18为本实用新型产生混沌吸引子的电路仿真图形x-z的相位图。

图19为本实用新型产生混沌吸引子的电路仿真图形x-w的相位图。

图20为本实用新型产生混沌吸引子的电路仿真图形y-z的相位图。

图21为方波信号发生器处的电压信号随时间变化图。

图22为发送端经过加密后的电压信号随时间变化图。

图23是接收端解密后的电压信号随时间变化图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的说明。

如图1所示，一种七维分数阶混沌系统同步通信保密电路，包括电源、复杂信号产生器、驱动电路、响应电路、加密电路、解密电路，所述电源与驱动电路、响应电路、加密电路、解密电路相连，为整个电路提供工作电源，复杂信号产生器的输出端与加密电路的第一输入端相连，驱动电路的第一输出端与响应电路的输入端相连，驱动电路的第二输出端与加密电路的第二输入端相连，响应电路的输出端与解密电路的第二输入端相连，加密电路的输出端与解密电路的第一输入端相连，加密电路的输出端输出加密后信号，解密电路的输出端输出解密后信号。

如图3所示，所述驱动电路包括第十五运算放大器U15、第十六运算放大器U16、第十七运算放大器U17、第十八运算放大器U18、第十九运算放大器U19、第二十运算放大器U20、第二十一运算放大器U21、第二十二运算放大器U22、第二十三运算放大器U23、第二十四运算放大器U24、第二十五运算放大器U25、第二十六运算放大器U26、第二十七运算放大器U27、第五十一电阻R51、第五十二电阻R52、第五十三电阻R53、第五十四电阻R54、第五十五电阻R55、第五十六电阻R56、第五十七电阻R57、第五十八电阻R58、第五十九电阻R59、第六十电阻R60、第六十一电阻R61、第六十二电阻R62、第六十三电阻R63、第六十四电阻R64、第六十五电阻R65、第六十六电阻R66、第六十七电阻R67、第六十八电阻R68、第六十九电阻R69、第七十电阻R70、第七十一电阻R71、第七十二电阻R72、第七十三电阻R73、第七十四电阻R74、第七十五电阻R75、第七十六电阻R76、第七十七电阻R77、第七十八电阻R78、第七十九电阻R79、第八十电阻R80、第八十一电阻R81、第八十二电阻R82、第六十三电阻R83、第八十四电阻R84、第八十五电阻R85、第八十六电阻R86、第八十七电阻R87、第八十八电阻R88、第八十九电阻R89、第九十电阻R90、第九十一电阻R91、第九十二电阻R92、第九十三电阻R93、第九十四电阻R94、第九十五电阻R95、第九十六电阻R96、第九十七电阻R97、第九十八电阻R98、第九十九电阻R99、第一百电阻R100、第一百零一电阻R101、第十九电容C19、第二十电容C20、第二十一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电容C30、第三十一电容C31、第三十二电容C32、第三十三电容C33、第三十四电容C34、第三十五电容C35、第三十六电容C36、第三十七电容C37、第三十八电容C38、第三十九电容C39、第五模拟乘法器A5、第六模拟乘法器A6、第七模拟乘法器A7、第八模拟乘法器A8、第九模拟乘法器A9；第五十一电阻R51、第五十二电阻R52、第五十三电阻R53、第五十四电阻R54、第五十五电阻R55、第五十六电阻R56、第五十七电阻R57、第五十八电阻R58与第十五运算放大器U15、第十九电容C19、第二十电容C20、第二十一电容C21构成第一反向加法积分器，第五十九电阻R59、第六十电阻R60与第十六运算放大器U16构成第一反向器，第一反向加法积分器和第一反相器构成第一维电路；第六十一电阻R61、第六十二电阻R62、第六十三电阻R63、第六十四电阻R64、第六十五电阻R65、第六十六电阻R66、第六十七电阻R67与第十七运算放大器U17、第二十二电容C22、第二十三电容C23、第二十四电容C24、第五模拟乘法器A5构成第二反向加法积分器，第六十八电阻R68、第六十九电阻R69与第十八运算放大器U18构成第二反向器，第二反向加法积分器和第二反相器构成第二维电路；第七十电阻R70、第七十一电阻R71、第七十二电阻R72、第七十三电阻R73、第七十四电阻R74与第十九运算放大器U19、第二十五电容C25、第二十六电容C26、第二十七电容C27、第六模拟乘法器A6构成第三反向加法积分器第七十五电阻R75、第七十六电阻R76与第二十运算放大器U20构成第三反向器，第三反向加法积分器和第三反相器构成第三维电路；第七十七电阻R77、第七十八电阻R78、第七十九电阻R79、第八十电阻R80、第八十一电阻R81与第二十一运算放大器U21、第二十八电容C28、第二十九电容C29、第三十电容C30、第七模拟乘法器A7构成第四反向加法积分器，第八十二电阻R82、第八十三电阻R83与第二十二运算放大器U22构成第四反向器，第四反向加法积分器和第四反相器构成第四维电路；第八十四电阻R84、第八十五电阻R85、第八十六电阻R86、第八十七电阻R87、第八十八电阻R88与第二十三算放大器U23、第三十一电容C31、第三十二电容C32、第三十三电容C33、第八模拟乘法器A8构成第五反向加法积分器，第八十九电阻R89、第九十电阻R90与第二十八运算放大器U28构成第五反向器，第五反向加法积分器和第五反相器构成第五维电路；第九十一电阻R91、第九十二电阻R92、第九十三电阻R93、第九十四电阻R94与第二十五运算放大器U25、第三十四电容C34、第三十五电容C35、第三十六电容C36构成第六反向加法积分器，第九十五电阻R95、第九十六电阻R96与第二十六运算放大器U26构成第六反向器，第六反向加法积分器和第六反相器构成第六维电路；第九十七电阻R97、第九十八电阻R98、第九十九电阻R99、第一百电阻R100、第一百零一电阻R101与第二十七运算放大器U27、第三十七电容C37、第三十八电容C38、第三十九电容C39、第九模拟乘法器A9构成第七反向加法积分器，第七反向加法积分器构成第七维电路。第五十六电阻R56与第十九电容C19的并联串联上第五十七电阻R57与第二十电容C20的并联再串联上第五十八电阻R58与第二十一电容C21的并联构成第一维分数阶系统等效电路；第六十五电阻R65与第二十二电容C22的并联串联上第六十六电阻R66与第二十三电容C23的并联再串联上第六十七电阻R67与第二十四电容C24的并联构成第二维分数阶系统等效电路；第七十二电阻R72与第二十五电容C25的并联串联上第七十三电阻R73与第二十六电容C26的并联再串联上第七十四电阻R74与第二十七电容C27的并联构成第三维分数阶系统等效电路；第七十九电阻R79与第二十八电容C28的并联串联上第八十电阻R80与第二十九电容C29的并联再串联上第八十一电阻C81与第三十电容C30的并联构成第四维分数阶系统等效电路；第八十六电阻R86与第三十一电容C31的并联串联上第八十七电阻R87与第三十二电容C32的并联再串联上第八十八电阻R88与第三十三电容C33的并联构成第五维分数阶系统等效电路；第九十二电阻R92与第三十四电容C34的并联串联上第九十三电阻R93与第三十五电容C35的并联再串联上第九十四电阻R94与第二十一电容C21的并联构成第六维分数阶系统等效电路；第九十九电阻R99与第三十七电容C37的并联串联上第一百电阻R100与第三十八电容C38的并联再串联上第一百零一电阻R101与第三十九电容C39的并联构成第七维分数阶系统等效电路。

所述第一维电路中，第五十一电阻R51的一端、第五十二电阻R52的一端、第五十三电阻R53的一端、第五十四电阻R54的一端、第五十五电阻R55的一端连接在一起并接至第十五运算放大器U15的反相输入端，第五十一电阻R51的另一端连接第二维电路中的第五模拟乘法器A5的其中一个输入端，第五十二电阻R52的另一端连接第二维电路中的第十八运算放大器U18的输出端，第五十三电阻R53的另一端连接第四维电路中的第二十二运算放大器U22的输出端，第五十四电阻R54的另一端连接第五维电路中的第二十三运算放大器U23的输出端，第五十一电阻R51的另一端连接第七维电路中的第二十五运算放大器U25的输出端，第十九运算放大器U19的同相输入端接地，所述第四维分数阶系统等效电路跨接在第十五运算放大器U15的反相输入端与输出端之间，第十五运算放大器U15的输出端经第五十九电阻R59后接至第十六运算放大器U16的反相输入端，第十六运算放大器U16的同相输入端接地，所述第六十电阻R60跨接在第十六运算放大器U16的反相输入端与输出端之间，第十六运算放大器U16的输出端连接第二维电路中的第六十一电阻R61的另一端、第三维电路中的第六模拟乘法器A6的其中一个输入端、第六维电路中的第九十一电阻R91的另一输出端、第七维电路中的第九十八电阻R98的另一输出端；

所述第二维电路中，第六十一电阻R61的一端、第六十二电阻R62的一端、第六十三电阻R63的一端、第六十四电阻R64的一端连接在一起并接至第十七运算放大器U17的反相输入端，第六十一电阻R61的另一端与第十六运算放大器U16的输出端相连，第六十二电阻R62的另一端连接第十七运算放大器U17的输出端，第六十三电阻R63的另一端与第五模拟乘法器A5的输出端相连，第六十四电阻R64的另一端连接第二十七运算放大器U27的输出端，第五模拟乘法器A5的其中一个输入端与第五十一电阻R51的另一端相连，第五模拟乘法器A5的另一个输入端连接第三维电路中的第十九运算放大器U19的输出端，所述第十七运算放大器U17的同相输入端接地，所述第二维分数阶系统等效电路跨接在第十七运算放大器U17的反相输入端与输出端之间，第十七运算放大器U17的输出端经第六十八电阻R68后接至第十八运算放大器U18的反相输入端，第十八运算放大器U18的同相输入端接地，第六十九电阻R69跨接在第十八运算放大器U18的反相输入端与输出端之间，第十八运算放大器U18的输出端与第五十二电阻R52的另一端、第五维电路中的第八模拟乘法器A8的其中一个输入端相连。

所述第三维电路中，第七十电阻R70的一端、第七十一电阻R71的一端连接在一起并接至第十九运算放大器U19的反相输入端，第七十电阻R70的另一端与第五模拟乘法器A5的另一个输入端、第十九运算放大器U19的输出端连接，第七十一电阻R71的另一端与第六模拟乘法器A6的输出端相连，第六模拟乘法器A6的其中一个输入端与第十六运算放大器U16的输出端相连，第六模拟乘法器A6的另一个输入端与第十七运算放大器U17的输出端连接，所述第十九运算放大器U19的同相输入端接地，所述第三维分数阶系统等效电路跨接在第十九运算放大器U19的反相输入端与输出端之间，第十九运算放大器U19的输出端经第七十五电阻R75后接至第二十运算放大器U20的反相输入端，第二十运算放大器U20的同相输入端接地，第七十六电阻R76跨接在第二十运算放大器U20的反相输入端与输出端之间；

所述第四维电路中，第七十七电阻R77的一端、第七十八电阻R78的一端连接在一起并接至第二十一运算放大器U21的反相输入端，第七十七电阻R77的另一端与第二十一运算放大器U21的输出端连接，第七十八电阻R78的另一端与第七模拟乘法器A7的输出端连接，第七模拟乘法器A7的其中一个输入端与第十七运算放大器U17的输出端连接，第七模拟乘法器A7的另一个输入端与第十九运算放大器U19的输出端相连，第二十一运算放大器U21的同相输入端接地，所述第四维分数阶系统等效电路跨接在第二十一运算放大器U21的反相输入端与输出端之间，第二十一运算放大器U21的输出端经第八十二电阻R82后接至第二十二运算放大器U22的反相输入端，第二十二运算放大器U22的同相输入端接地，第八十三电阻R83跨接在第二十二运算放大器U22的反相输入端与输出端之间，第二十二运算放大器U22的输出端与第五十三电阻R53的另一端相连。

所述第五维电路中，第八十四电阻R84的一端、第八十五电阻R85的一端连接在一起并接至第二十三运算放大器U23的反相输入端，第八十四电阻R84的另一端连接第六维电路中的第二十六运算放大器U26的输出端，第八十五电阻R85的另一端与第八模拟乘法器A8的输出端相连，第八模拟乘法器A8的其中一个输入端与第十八运算放大器U18的输出端连接，第八模拟乘法器A8的另一个输入端与第十九运算放大器U19的输出端连接，第二十三运算放大器U23的同相输入端接地，所述第五维分数阶系统等效电路跨接在第二十三运算放大器U23的反相输入端与输出端之间，第二十三运算放大器U23的输出端与第五十四电阻R54的另一端相连，第八十九电阻R89的一端连接第二十三运算放大器U23的输出端，第八十九电阻R89的另一端连接第二十四运算放大器U24的反相输入端，第二十四运算放大器U24的同相输入端接地，第九十电阻R90跨接在第二十四运算放大器U24的反相输入端与输出端之间；

所述第六维电路中，第九十一电阻R91的一端连接第二十五运算放大器U25的反相输入端，第九十一电阻R91的另一端与第十六运算放大器U16的输出端相连，第二十五运算放大器U25的同相输入端接地，所述第六维分数阶系统等效电路跨接在第二十五运算放大器U25的反相输入端与输出端之间，第二十五运算放大器U25的输出端与第五十五电阻R55的另一端相连，第九十五电阻R95的一端与第二十五运算放大器U25的输出端相连，第九十五电阻R95的另一端连接第二十六运算放大器U26的反相输入端，第二十六运算放大器U26的同相输入端接地，第九十六电阻R96跨接在第二十六运算放大器U26的反相输入端与输出端之间，第二十六运算放大器U26的输出端与第八十四电阻R84的另一端相连；

所述第七维电路中，第九十七电阻R97的一端、第九十八电阻R98的一端连接在一起并接至第二十七运算放大器U27的反相输入端，第九十八电阻R98的另一端连接第一维电路中的第十六运算放大器U26的输出端，第九十七电阻R97的另一端与第九模拟乘法器A9的输出端相连，第九模拟乘法器A9的其中一个输入端与第十八运算放大器U18的输出端连接，第九模拟乘法器A9的另一个输入端与第十九运算放大器U19的输出端连接，第二十七运算放大器U27的同相输入端接地，所述第七维分数阶系统等效电路跨接在第二十七运算放大器U27的反相输入端与输出端之间，第二十七运算放大器U27的输出端与第六十四电阻R64的另一端相连。

所述驱动电路中，第十七运算放大器U17的输出端引出并作为驱动电路的第一输出端，第十五运算放大器U15的输出端引出并作为驱动电路的第二输出端。

如图4所示，所述响应电路包括与驱动电路中的第十五至第二十七运算放大器、第五十一至第一百零一电阻、第十九至第三十九电容、第五至第九模拟乘法器一一相对应的第三至第十四运算放大器、第七至第五十电阻、第一至第十八电容、第一至第四模拟乘法器，且响应电路中各元器件之间的连接关系与驱动电路中各元器件之间的连接关系的区别在于：去掉了第二维的第二反向加法积分器；所述响应电路的第一模拟乘法器A1的其中一个输入端与响应电路的第二模拟乘法器A2的其中一个输入端、响应电路的第十七电阻R17相连并引出作为响应电路的输入端，响应电路的第三运算放大器U3的输出端引出作为响应电路的输出端。

如图5所示，所述加密电路包括第一电阻R1、第二电阻R2、第三电阻R3、第一运算放大器U1，第一电阻R1的一端引出作为加密电路的第二输入端，第一电阻R1的另一端与第一运算放大器U1的反相输入端连接，第二电阻R2的一端引出作为加密电路的第一输入端，第二电阻R2的另一端与第一运算放大器U1的反相输入端连接，第一运算放大器U1的同相输入端接地，第三电阻R3跨接在第一运算放大器U1的反相输入端与输出端之间，第一运算放大器U1的输出端作为加密电路的输出端。

如图6所示，所述解密电路包括第四电阻R4、第五电阻R5、第六电阻R6、第二运算放大器U2，第四电阻R4的一端引出作为解密电路的第一输入端，第四电阻R4的另一端与第二运算放大器U2的反相输入端连接，第五电阻R5的一端引出作为解密电路的第二输入端，第五电阻R5的另一端与第二运算放大器U2的反相输入端连接，第二运算放大器U2的同相输入端接地，第六电阻R6跨接在第二运算放大器U2的反相输入端与输出端之间，第二运算放大器U2的输出端作为解密电路的输出端。

如图7所示，所述复杂信号产生器包括方波信号产生器V1，方波信号产生器V1的一端经一电阻后接地，方波信号产生器V1的另一端作为复杂信号产生器的输出端。

如图1、图5、图6、图7所示，复杂信号产生器为整个保密通讯电路提供需要保密的信号Q，驱动电路为加密电路提供高维分数阶混沌信号X，Q和X两个信号经过加密电路进行叠加，使得驱动电路产生的高维混沌信号X遮掩住需要保密的信号Q，加密电路输出加密后信号Q₁至解密电路，响应电路为解密电路提供高维混沌信号X’，Q₁和X’两个信号经过解密电路进行叠加，使得响应电路产生的高维混沌信号X’抵消掉加密后信号Q₁中的信号X，解密电路的输出端输出解密后信号Q₂，解密后得到的信号Q₂与加密前的原始信号Q波形一致。

所述第一至第二十七运算放大器均采用AD712AH，第一至第九模拟乘法器均采用AD633AN。

本实用新型的工作原理如下：首先在复杂信号产生器的输出端，使用驱动电路经过自激振荡产生混沌信号X、Y，采用混沌遮掩法，在加密电路中实现混沌信号X和复杂信号产生器产生信号Q的叠加，生成加密信号Q₁，将信号Y、Q₁传送到接收端(需要注意的是原始信号的电压幅值需小于或远小于混沌信号电压幅值)。在接收端中，将Y信号输入到响应电路中，响应电路会生成与X相应的混沌信号X’，将信号X’和加密信号Q₁输入到解密电路中，去除加密信号Q₁里的混沌信号X，得到需要传送的信号Q。其中通过辅助电路，将220V交流电压转换成需要的±35V直流电压，为电路中的运算放大器TL085和模拟乘法器AD633AN供电。

本实用新型所涉及的系统无量纲数学模型如下：

当参数a＝10,b＝8/3,c＝28,n＝-1,e＝8,f＝1,r＝5，α＝β＝δ＝ε＝γ＝λ＝η＝0.9时，系统(1)处于混沌状态。此时得到的混沌系统的相关图形如图10、图11、图12和图13分别对应数值仿真时吸引子x-y、x-z、x-w、y-z的相位图。

迄今为止，测试一个系统是否混沌，用得最多的方法是计算系统的最大Lyapunov指数，该方法普遍应用于系统方程已知的整数阶系统。但是，当系统为分数阶系统时，必须根据嵌入理论，在系统完成相空间重构后，由时间序列计算最大的Lyapunov指数。最近由Gottwald G A和Melbourne I提出了一种可靠且有效的检验系统是否混沌的二进制测试方法，被称为0-1测试。该系统就是使用0-1测试证明。

采用0-1测试方法，选定任意正数c∈[π/5,4π/5]>0，基于数值仿真数据组成离散集合{Φ(j)}(j＝1,2,···,N)，一般取n不超过离散集合长度N的0.1倍，定义如下形式的转换变量：

为量化表征函数p_c(n)和q_c(n)的生长特性(如扩散行为)，定义p_c(n)和q_c(n)的均方位移[Mean Square Displacement，MSD,Mc(n)]如下式：

函数p_c(n)和q_c(n)的敛散性可由Mc(n)衡量。Mc(n)的渐进生长率Kc即动力系统的混沌特征指数可由logMc(n)与logn线性回归拟合得到，也可由两者的相关系数代替。本实用新型采用相关系数法，比回归方法更显著。由MATLAB官网下载该算法的计算代码，结合本专利自行编程进行后续计算。算法步骤如下：(1)采用不同分数阶混沌系统的前10020个数据点，作为离散集合Φ(N)；(2)每隔8个的数据点取一个数据点，代替离散集合Φ(N)；(3)将Φ(N)带入转换变量得p_c(n)和q_c(n)，并显示为p_c(n)-q_c(n)的轨迹图像；(4)由p_c(n)和q_c(n)得出均方位移Mc(n)随n变化的图像及Mc(n)的渐进生长率Kc；(5)取所有Kc的中位数作为Kc中值，Kc趋于1则离散集合Φ(N)表现出混沌特性，Kc趋于0则离散集合Φ(N)表现出非混沌特性。

判断规则，可知如果p_c(n)-q_c(n)图呈现随机Brownian运动形态、Mc(n)随时间演化线性增长，Kc接近1，则判定为混沌时间序列；如果p_c(n)-q_c(n)图呈现有界的周期环、Mc(n)有界，Kc接近0，则判定为非混沌时间序列(周期的或倍周期的).由于计算过程中c可能与时间序列的Fourier分解产生频率共振，因此限定c为π/5与4π/5之间的100个随机数，最终返回值为Kc的中位数。

经0-1测试可得本分数阶混沌系统的7维异步增长率K分别为0.8232(判为“1”)、0.9021(判为“1”)、0.9227(判为“1”)、0.7081(判为“1”)、0.5634(判为“1”)、0.6719(判为“1”)、0.7137(判为“1”)，此时系统为混沌状态，可见图14和图15分别对应0-1测试的c-Kc图和n-M图。

p(t)仅仅与观测数据集有关，充分表明了该测试方法的普遍性。图16为七维分数阶混沌系统相图对应的(p,s)图即p_c(n)-q_c(n)图。由图16可知的p(t)运动是类似于布朗运动的无界运动，可证明系统是混沌的。

本发明所涉及的分数阶混沌电路产生混沌吸引子的电路仿真图形x-y、x-z、x-w、y-z的相位图分别对应图17、图18、图19和图20。通过对比，电路仿真结果与数值仿真结果相吻合，从而验证了理论分析和数值仿真的正确性也进一步说明本发明所构建的混沌电路具有科学的理论依据和物理可实现性，在一定意义上对分数阶混沌电路的工程实际应用起到证明作用。

为了方便测试，仿真时选取初始信号为方波形式，驱动系统的初值和同步系统初值任意选取，若输入信号S＝5mV，频率为8Hz，电路仿真结果如图21、图22、图23所示。其中图21是方波信号发生器处的电压信号随时间变化图，图22是发送端经过七维分数阶混沌加密后的电压信号随时间变化图，图23是接收端解密后的电压信号随时间变化图。本发明的通讯七维分数阶混沌加密、解密电路实物图如图21-23所示。

由图21-23对比发现解密信号与原有信号基本完全一致，由于电路中有大量电容会使电压滞后电流引起解压出来的电压信号有点小毛刺，但在加密0-1信号时可以除去这点小误差，依旧能说明新混沌电路系统成功完成了对一个方波电压信号的加密和解密过程。

Claims (10)

1.一种七维分数阶混沌系统同步通信保密电路，其特征在于：包括电源、复杂信号产生器、驱动电路、响应电路、加密电路、解密电路，所述电源与复杂信号产生器、驱动电路、响应电路、加密电路、解密电路相连，为整个电路提供工作电源，复杂信号产生器的输出端与加密电路的第一输入端相连，驱动电路的第一输出端与响应电路的输入端相连，驱动电路的第二输出端与加密电路的第二输入端相连，响应电路的输出端与解密电路的第二输入端相连，加密电路的输出端与解密电路的第一输入端相连，加密电路的输出端输出加密后信号，解密电路的输出端输出解密后信号；复杂信号产生器为整个保密通讯电路提供需要保密的信号Q，信号Q为方波的电压信号，驱动电路为加密电路提供高维混沌信号X，Q和X两个信号经过加密电路进行叠加，使得驱动电路产生的高维分数阶混沌信号X遮掩住需要保密的信号Q，加密电路输出加密后信号Q₁至解密电路，响应电路为解密电路提供高维混沌信号X’，Q₁和X’两个信号经过解密电路进行叠加，使得响应电路产生的高维混沌信号X’抵消掉加密后信号Q₁中的信号X，解密电路的输出端输出解密后信号Q₂，解密后得到的信号Q₂与加密前的原始信号Q波形一致。

2.根据权利要求1所述的七维分数阶混沌系统同步通信保密电路，其特征在于：所述驱动电路包括第十五至第二十七运算放大器、第五十一至第一百零一电阻、第十九至第三十九电容、第五至第九模拟乘法器；第五十一至第五十八电阻与第十五运算放大器、第十九至第二十一电容构成第一反向加法积分器，第五十九至第六十电阻与第十六运算放大器构成第一反向器，第一反向加法积分器和第一反相器构成第一维电路；第六十一至第六十七电阻与第十七运算放大器、第二十二至第二十四电容、第五模拟乘法器构成第二反向加法积分器，第六十八至第六十九电阻与第十八运算放大器构成第二反向器，第二反向加法积分器和第二反相器构成第二维电路；第七十至第七十四电阻与第十九运算放大器、第二十五至二十七电容、第六模拟乘法器构成第三反向加法积分器，第七十五至第七十六电阻与第二十运算放大器构成第三反向器，第三反向加法积分器和第三反相器构成第三维电路；第七十七至第八十一电阻与第二十一运算放大器、第二十八至第三十电容、第七模拟乘法器构成第四反向加法积分器，第八十二至第八十三电阻与第二十二运算放大器构成第四反向器，第四反向加法积分器和第四反相器构成第四维电路；第八十四至第八十八电阻与第二十三算放大器、第三十一至第三十三电容、第八模拟乘法器构成第五反向加法积分器，第八十九至第九十电阻与第二十四运算放大器构成第五反向器，第五反向加法积分器和第五反相器构成第五维电路；第九十一至第九十四电阻与第二十五运算放大器、第三十四至三十六电容构成第六反向加法积分器，第九十五至第九十六电阻与第二十六运算放大器构成第六反向器，第六反向加法积分器和第六反相器构成第六维电路；第九十七至一百零一电阻与第二十七运算放大器、第三十七至三十九电容、第九模拟乘法器构成第七反向加法积分器，第七反向加法积分器构成第七维电路。

3.根据权利要求2所述的七维分数阶混沌系统同步通信保密电路，其特征在于：所述第一维电路中，第五十一电阻的一端、第五十二电阻的一端、第五十三电阻的一端、第五十四电阻的一端、第五十五电阻的一端连接在一起并接至第十五运算放大器的反相输入端，第五十一电阻的另一端连接第二维电路中的第五模拟乘法器的其中一个输入端，第五十二电阻的另一端连接第二维电路中的第十八运算放大器的输出端，第五十三电阻的另一端连接第四维电路中的第二十二运算放大器的输出端，第五十四电阻的另一端连接第五维电路中的第二十三运算放大器的输出端，第五十五电阻的另一端连接第六维电路中的第二十五运算放大器的输出端，第十五运算放大器的同相输入端接地，第五十六电阻与第十九电容的并联串联上第五十七电阻与第二十电容的并联再串联上第五十八电阻与第二十一电容的并联构成第一维分数阶系统等效电路；所述第一维分数阶系统等效电路跨接在第十五运算放大器的反相输入端与输出端之间，第十五运算放大器的输出端经第五十九电阻后接至第十六运算放大器的反相输入端，第十六运算放大器的同相输入端接地，所述第六十电阻跨接在第十六运算放大器的反相输入端与输出端之间，第十六运算放大器的输出端连接第二维电路中的第六十一电阻的另一端、第三维电路中的第六模拟乘法器的其中一个输入端、第六维电路中的第九十一电阻的另一端、第七维电路中的第九十八电阻的另一端；

所述第二维电路中，第六十一电阻的一端、第六十二电阻的一端、第六十三电阻的一端、第六十四电阻的一端连接在一起并接至第十七运算放大器的反相输入端，第六十一电阻的另一端与第十六运算放大器的输出端相连，第六十二电阻的另一端连接第十七运算放大器的输出端，第六十三电阻的另一端与第五模拟乘法器的输出端相连，第六十四电阻的另一端连接第二十七运算放大器的输出端，第五模拟乘法器的其中一个输入端与第五十一电阻的另一端相连，第五模拟乘法器的另一个输入端连接第三维电路中的第十九运算放大器的输出端，所述第十七运算放大器的同相输入端接地，第六十五电阻与第二十二电容的并联串联上第六十六电阻与第二十三电容的并联再串联上第六十七电阻与第二十四电容的并联构成第二维分数阶系统等效电路；所述第二维分数阶系统等效电路跨接在第十七运算放大器的反相输入端与输出端之间，第十七运算放大器的输出端经第六十八电阻后接至第十八运算放大器的反相输入端，第十八运算放大器的同相输入端接地，第六十九电阻跨接在第十八运算放大器的反相输入端与输出端之间，第十八运算放大器的输出端与第五十二电阻的另一端、第五维电路中的第八模拟乘法器的其中一个输入端相连。

4.根据权利要求3所述的七维分数阶混沌系统同步通信保密电路，其特征在于：所述第三维电路中，第七十电阻的一端、第七十一电阻的一端连接在一起并接至第十九运算放大器的反相输入端，第七十电阻的另一端与第五模拟乘法器的另一个输入端、第十九运算放大器的输出端连接，第七十一电阻的另一端与第六模拟乘法器的输出端相连，第六模拟乘法器的其中一个输入端与第十六运算放大器的输出端相连，第六模拟乘法器的另一个输入端与第十七运算放大器的输出端连接，所述第十九运算放大器的同相输入端接地，第七十二电阻与第二十五电容的并联串联上第七十三电阻与第二十六电容的并联再串联上第七十四电阻与第二十七电容的并联构成第三维分数阶系统等效电路；所述第三维分数阶系统等效电路跨接在第十九运算放大器的反相输入端与输出端之间，第十九运算放大器的输出端经第七十五电阻后接至第二十运算放大器的反相输入端，第二十运算放大器的同相输入端接地，第七十六电阻跨接在第二十运算放大器的反相输入端与输出端之间；

所述第四维电路中，第七十七电阻的一端、第七十八电阻的一端连接在一起并接至第二十一运算放大器的反相输入端，第七十七电阻的另一端与第二十一运算放大器的输出端连接，第七十八电阻的另一端与第七模拟乘法器的输出端连接，第七模拟乘法器的其中一个输入端与第十七运算放大器的输出端连接，第七模拟乘法器的另一个输入端与第十九运算放大器的输出端相连，第二十一运算放大器的同相输入端接地，第七十九电阻与第二十八电容的并联串联上第八十电阻与第二十九电容的并联再串联上第八十一电阻与第三十电容的并联构成第四维分数阶系统等效电路；所述第四维分数阶系统等效电路跨接在第二十一运算放大器的反相输入端与输出端之间，第二十一运算放大器的输出端经第八十二电阻后接至第二十二运算放大器的反相输入端，第二十二运算放大器的同相输入端接地，第八十三电阻跨接在第二十二运算放大器的反相输入端与输出端之间，第二十二运算放大器的输出端与第五十三电阻的另一端相连。

5.根据权利要求4所述的七维分数阶混沌系统同步通信保密电路，其特征在于：所述第五维电路中，第八十四电阻的一端、第八十五电阻的一端连接在一起并接至第二十三运算放大器的反相输入端，第八十四电阻的另一端连接第六维电路中的第二十六运算放大器的输出端，第八十五电阻的另一端与第八模拟乘法器的输出端相连，第八模拟乘法器的其中一个输入端与第十八运算放大器的输出端连接，第八模拟乘法器的另一个输入端与第十九运算放大器的输出端连接，第二十三运算放大器的同相输入端接地，第八十六电阻与第三十一电容的并联串联上第八十七电阻与第三十二电容的并联再串联上第八十八电阻与第三十三电容的并联构成第五维分数阶系统等效电路；所述第五维分数阶系统等效电路跨接在第二十三运算放大器的反相输入端与输出端之间，第二十三运算放大器的输出端与第五十四电阻的另一端相连，第八十九电阻的一端连接第二十三运算放大器的输出端，第八十九电阻的另一端连接第二十四运算放大器的反相输入端，第二十四运算放大器的同相输入端接地，第九十电阻跨接在第二十四运算放大器的反相输入端与输出端之间；

所述第六维电路中，第九十一电阻的一端连接第二十五运算放大器的反相输入端，第九十一电阻的另一端与第十六运算放大器的输出端相连，第二十五运算放大器的同相输入端接地，第九十二电阻与第三十四电容的并联串联上第九十三电阻与第三十五电容的并联再串联上第九十四电阻与第二十一电容的并联构成第六维分数阶系统等效电路；所述第六维分数阶系统等效电路跨接在第二十五运算放大器的反相输入端与输出端之间，第二十五运算放大器的输出端与第五十五电阻的另一端相连，第九十五电阻的一端与第二十五运算放大器的输出端相连，第九十五电阻的另一端连接第二十六运算放大器的反相输入端，第二十六运算放大器的同相输入端接地，第九十六电阻跨接在第二十六运算放大器的反相输入端与输出端之间，第二十六运算放大器的输出端与第八十四电阻的另一端相连；

所述第七维电路中，第九十七电阻的一端、第九十八电阻的一端连接在一起并接至第二十七运算放大器的反相输入端，第九十八电阻的另一端连接第一维电路中的第十六运算放大器的输出端，第九十七电阻的另一端与第九模拟乘法器的输出端相连，第九模拟乘法器的其中一个输入端与第十八运算放大器的输出端连接，第九模拟乘法器的另一个输入端与第十九运算放大器的输出端连接，第二十七运算放大器的同相输入端接地，第九十九电阻与第三十七电容的并联串联上第一百电阻与第三十八电容的并联再串联上第一百零一电阻与第三十九电容的并联构成第七维分数阶系统等效电路；所述第七维分数阶系统等效电路跨接在第二十七运算放大器的反相输入端与输出端之间，第二十七运算放大器的输出端与第六十四电阻的另一端相连。

6.根据权利要求5所述的七维分数阶混沌系统同步通信保密电路，其特征在于：所述驱动电路中，第十七运算放大器的输出端引出并作为驱动电路的第一输出端，第十五运算放大器的输出端引出并作为驱动电路的第二输出端。

7.根据权利要求6所述的七维分数阶混沌系统同步通信保密电路，其特征在于：所述响应电路包括与驱动电路中的第十五至第二十七运算放大器、第五十一至第一百零一电阻、第十九至第三十九电容、第五至第九模拟乘法器一一相对应的第三至第十四运算放大器、第七至第五十电阻、第一至第十八电容、第一至第四模拟乘法器，且响应电路中各元器件之间的连接关系与驱动电路中各元器件之间的连接关系的区别在于：去掉了第二维电路的第二反向加法积分器；所述响应电路的第一模拟乘法器的其中一个输入端与响应电路的第二模拟乘法器的其中一个输入端、响应电路的第十七电阻相连并引出作为响应电路的输入端，响应电路的第三运算放大器的输出端引出作为响应电路的输出端。

8.根据权利要求7所述的七维分数阶混沌系统同步通信保密电路，其特征在于：所述加密电路包括第一至第三电阻、第一运算放大器，第一电阻的一端引出作为加密电路的第二输入端，第一电阻的另一端与第一运算放大器的反相输入端连接，第二电阻的一端引出作为加密电路的第一输入端，第二电阻的另一端与第一运算放大器的反相输入端连接，第一运算放大器的同相输入端接地，第三电阻跨接在第一运算放大器的反相输入端与输出端之间，第一运算放大器的输出端作为加密电路的输出端。

9.根据权利要求8所述的七维分数阶混沌系统同步通信保密电路，其特征在于：所述解密电路包括第四至第六电阻、第二运算放大器，第四电阻的一端引出作为解密电路的第一输入端，第四电阻的另一端与第二运算放大器的反相输入端连接，第五电阻的一端引出作为解密电路的第二输入端，第五电阻的另一端与第二运算放大器的反相输入端连接，第二运算放大器的同相输入端接地，第六电阻跨接在第二运算放大器的反相输入端与输出端之间，第二运算放大器的输出端作为解密电路的输出端。

10.根据权利要求9所述的七维分数阶混沌系统同步通信保密电路，其特征在于：所述复杂信号产生器包括方波信号产生器，方波信号产生器的一端经一个电阻后接地，方波信号产生器的另一端作为复杂信号产生器的输出端。