CN109951270A - 一种基于驱动-响应同步的七维超混沌遮掩保密通信电路 - Google Patents

Abstract

本发明公开了一种基于驱动‑响应同步的七维超混沌遮掩保密通信电路，包括复杂信号产生器、驱动电路、响应电路、加密电路、解密电路、反相器，复杂信号产生器的输出端与加密电路的第一输入端相连，驱动电路的第一输出端与反相器的输入端、响应电路的第一输入端相连，驱动电路的第二输出端与加密电路的第二输入端相连，反相器的输出端与响应电路的第二输入端相连，响应电路的输出端与解密电路的第二输入端相连，加密电路的输出端与解密电路的第一输入端相连，加密电路的输出端输出加密后信号，解密电路的输出端输出解密后信号。本发明是高维超混沌保密通信电路，具有更复杂的特征，可以增强基于混沌的数字音频加密的安全性。

Description

一种基于驱动-响应同步的七维超混沌遮掩保密通信电路

技术领域

本发明涉及通信领域，特别涉及一种基于驱动-响应同步的七维超混沌遮掩保密通信电路。

背景技术

由于混沌对初始条件的敏感依懒性，即使是两个完全相同的混沌系统从几乎相同的初始条件开始演化，经过一段时间后，它们的轨道也很快变得互不相关，这使得混沌信号具有长期不可预测性和抗截获的能力；同时混沌系统本身又是确定性的，它由非线性系统的方程、参数和初始条件所完全确定，因此混沌信号易于产生和复制。混沌信号的高度随机性、不可预测性、高度复杂性、宽带特性和系统方程、参数及初始条件的确定性，以及易于实现性，使得它在保密通信中具有极好的应用前景，成为混沌应用研究的热点课题。

20世纪90年代初，国际上开始将混沌系统与保密通信联系在一起，现已经历快30年的时间，从保密通信的角度来研究混沌系统的特性与应用也已成为信息科学界关注和研究热点之一。1990年，美国海军实验室的Pecora和Carroll 发现混沌可以被同步，并且可以用电路实现混沌同步；同年，美国马里兰大学的Ott，Grebogi及Worke首次实现了对混沌吸引子不稳定周期轨道的控制；1994 年，Chua等人给出了一个动态系统同步的框架，它统一了动态系统同步和控制的许多结果，将同步与控制问题合并成一个问题。这些工作极大的激起人们对混沌机理应用研究的兴趣，混沌同步和混沌控制的理论得以迅速发展。

现如今，数据通信迅速发展的同时也带来了数据失密的问题，信息被非法截取和数据库资料被窃的事例经常发生。数据失密会造成严重后果(如金融信息、军事情报等)，所以数据保密成为十分重要的问题。传统的现代保密通信存在软件上的漏洞，即使再大的随机数也有周期性，或者十分费时，需要成本较高。而现有的混沌保密通讯又大都采用低维混沌系统，其混沌信号带很窄，很容易被数字滤波器分离，失去加密保护功能。

发明内容

为了解决上述技术问题，本专利提供一种结构简单、保密效果好、信号带宽的基于驱动-响应同步的七维超混沌遮掩保密通信电路。

本发明解决上述问题的技术方案是：一种基于驱动-响应同步的七维超混沌遮掩保密通信电路，包括电源、复杂信号产生器、驱动电路、响应电路、加密电路、解密电路、反相器，所述电源与复杂信号产生器、驱动电路、响应电路、加密电路、解密电路、反相器相连，为整个电路提供工作电源；复杂信号产生器的输出端与加密电路的第一输入端相连，驱动电路的第一输出端与反相器的输入端、响应电路的第一输入端相连，驱动电路的第二输出端与加密电路的第二输入端相连，反相器的输出端与响应电路的第二输入端相连，响应电路的输出端与解密电路的第二输入端相连，加密电路的输出端与解密电路的第一输入端相连，加密电路的输出端输出加密后信号，解密电路的输出端输出解密后信号；复杂信号产生器为整个保密通讯电路提供需要保密的信号Q，驱动电路为加密电路提供高维超混沌信号W，Q和W两个信号经过加密电路进行叠加，使得驱动电路产生的高维超混沌信号W遮掩住需要保密的信号Q，加密电路输出加密后信号Q₁至解密电路，其中Q₁＝-(Q+W)，响应电路为解密电路提供高维超混沌信号W’，Q₁和W’两个信号经过解密电路进行叠加，使得响应电路产生的高维超混沌信号W’抵消掉加密后信号Q₁中的信号W，解密电路的输出端输出解密后信号Q₂，Q₂＝-(Q₁+W’)，解密后得到的信号Q₂与加密前的原始信号Q波形一致。

上述基于驱动-响应同步的七维超混沌遮掩保密通信电路，所述复杂信号产生器包括第一电阻、第二电阻、第五电阻、第七电阻、第一运算放大器、正弦信号产生器、方波信号产生器、CHIRP信号产生器，第一电阻的一端、第五电阻的一端、第七电阻的一端连接在一起并接至第一运算放大器的反相输入端，第一电阻的另一端连接CHIRP信号产生器，第五电阻的另一端连接正弦信号产生器，第七电阻的另一端连接方波信号产生器，第一运算放大器的同相输入端接地，第二电阻跨接在第一运算放大器的反相输入端与输出端之间，第一运算放大器的输出端作为复杂信号产生器的输出端。

上述基于驱动-响应同步的七维超混沌遮掩保密通信电路，所述解密电路包括第三至第四电阻、第六电阻、第二运算放大器，第三电阻的一端引出作为解密电路的第一输入端，第三电阻的另一端与第二运算放大器的反相输入端连接，第六电阻的一端引出作为解密电路的第二输入端，第六电阻的另一端与第二运算放大器的反相输入端连接，第二运算放大器的同相输入端接地，第四电阻跨接在第二运算放大器的反相输入端与输出端之间，第二运算放大器的输出端作为解密电路的输出端。

上述基于驱动-响应同步的七维超混沌遮掩保密通信电路，所述加密电路包括第八至第九电阻、第十六电阻、第四运算放大器，第八电阻的一端引出作为加密电路的第一输入端，第八电阻的另一端与第四运算放大器的反相输入端连接，第十六电阻的一端引出作为加密电路的第二输入端，第十六电阻的另一端与第四运算放大器的反相输入端连接，第四运算放大器的同相输入端接地，第九电阻跨接在第四运算放大器的反相输入端与输出端之间，第四运算放大器的输出端作为加密电路的输出端。

上述基于驱动-响应同步的七维超混沌遮掩保密通信电路，所述反相器包括第十电阻、第十一电阻、第三运算放大器，第十电阻的一端作为反相器的输入端，第十电阻的另一端连接第三运算放大器的反相输入端，第三运算放大器的同相输入端接地，第十一电阻跨接在第三运算放大器的反相输入端与输出端之间，第三运算放大器的输出端作为反相器的输出端。

上述基于驱动-响应同步的七维超混沌遮掩保密通信电路，所述驱动电路包括第十九至第三十二运算放大器、第四十五至第七十六电阻、第八至第十四电容、第六至第十模拟乘法器；第四十七至第五十一电阻、第十九运算放大器、第八电容构成第一反向加法积分器，第四十五至第四十六电阻、第二十运算放大器构成第一反向器，第一反向加法积分器和第一反相器构成第一维电路；第五十二电阻、第五十八电阻、第六十至第六十一电阻、第二十一运算放大器、第九电容、第六模拟乘法器构成第二反向加法积分器，第五十三至第五十四电阻、第二十二运算放大器构成第二反向器，第二反向加法积分器和第二反相器构成第二维电路；第五十五电阻、第五十九电阻、第二十三运算放大器、第十电容、第七模拟乘法器构成第三反向加法积分器，第五十六至第五十七电阻、第二十四运算放大器构成第三反向器，第三反向加法积分器和第三反相器构成第三维电路；第六十二电阻、第六十八电阻、第二十五运算放大器、第十一电容、第八模拟乘法器构成第四反向加法积分器，第六十三至第六十四电阻、第二十六运算放大器构成第四反向器，第四反向加法积分器和第四反相器构成第四维电路；第六十五电阻、第六十九电阻、第二十七算放大器、第十二电容、第九模拟乘法器构成第五反向加法积分器，第六十六至第六十七电阻、第二十八运算放大器构成第五反向器，第五反向加法积分器和第五反相器构成第五维电路；第七十电阻、第七十五电阻、第二十九运算放大器、第十三电容、第十模拟乘法器构成第六反向加法积分器，第七十一至第七十二电阻、第三十运算放大器构成第六反向器，第六反向加法积分器和第六反相器构成第六维电路；第七十六电阻、第三十一运算放大器、第十四电容构成第七反向加法积分器，第七十三至第七十四电阻、第三十二运算放大器构成第七反向器，第七反向加法积分器和七反相器构成第七维电路。

上述基于驱动-响应同步的七维超混沌遮掩保密通信电路，所述第一维电路中，第四十七电阻的一端、第四十八电阻的一端、第四十九电阻的一端、第五十电阻的一端、第五十一电阻的一端连接在一起并接至第十九运算放大器的反相输入端，第四十七电阻的另一端连接第二维电路中的第六模拟乘法器的其中一个输入端，第四十八电阻的另一端连接第二维电路中的第二十二运算放大器的输出端，第四十九电阻的另一端连接第四维电路中的第二十六运算放大器的输出端，第五十电阻的另一端连接第五维电路中的第二十七运算放大器的输出端，第五十一电阻的另一端连接第七维电路中的第三十一运算放大器的输出端，第十九运算放大器的同相输入端接地，所述第八电容跨接在第十九运算放大器的反相输入端与输出端之间，第十九运算放大器的输出端经第四十五电阻后接至第二十运算放大器的反相输入端，第二十运算放大器的同相输入端接地，所述第四十六电阻跨接在第二十运算放大器的反相输入端与输出端之间，第二十运算放大器的输出端连接第二维电路中的第五十二电阻的另一端、第三维电路中的第七模拟乘法器的其中一个输入端、第七维电路中的第七十六电阻的另一端；

所述第二维电路中，第五十二电阻的一端、第五十八电阻的一端、第六十电阻的一端、第六十一电阻的一端连接在一起并接至第二十一运算放大器的反相输入端，第五十二电阻的另一端与第二十运算放大器的输出端相连，第五十八电阻的另一端连接第二十一运算放大器的输出端，第六十电阻的另一端与第六模拟乘法器的输出端相连，第六十一电阻的另一端连接第二十九运算放大器的输出端，第六模拟乘法器的其中一个输入端与第四十七电阻的另一端相连，第六模拟乘法器的另一个输入端连接第三维电路中的第二十三运算放大器的输出端，所述第二十一运算放大器的同相输入端接地，第九电容跨接在第二十一运算放大器的反相输入端与输出端之间，第二十一运算放大器的输出端经第五十三电阻后接至第二十二运算放大器的反相输入端，第二十二运算放大器的同相输入端接地，第五十四电阻跨接在第二十二运算放大器的反相输入端与输出端之间，第二十二运算放大器的输出端与第四十八电阻的另一端、第五维电路中的第九模拟乘法器的其中一个输入端相连；

所述第三维电路中，第五十五电阻的一端、第五十九电阻的一端连接在一起并接至第二十三运算放大器的反相输入端，第五十五电阻的另一端与第六模拟乘法器的另一个输入端、第二十三运算放大器的输出端连接，第五十九电阻的另一端与第七模拟乘法器的输出端相连，第七模拟乘法器的其中一个输入端与第二十运算放大器的输出端相连，第七模拟乘法器的另一个输入端与第二十一运算放大器的输出端连接，所述第二十三运算放大器的同相输入端接地，第十电容跨接在第二十三运算放大器的反相输入端与输出端之间，第二十三运算放大器的输出端经第五十六电阻后接至第二十四运算放大器的反相输入端，第二十四运算放大器的同相输入端接地，第五十七电阻跨接在第二十四运算放大器的反相输入端与输出端之间；

所述第四维电路中，第六十二电阻的一端、第六十八电阻的一端连接在一起并接至第二十五运算放大器的反相输入端，第六十二电阻的另一端与第二十五运算放大器的输出端连接，第六十八电阻的另一端与第八模拟乘法器的输出端连接，第八模拟乘法器的其中一个输入端与第二十一运算放大器的输出端连接，第八模拟乘法器的另一个输入端与第二十三运算放大器的输出端相连，第二十五运算放大器的同相输入端接地，第十一电容跨接在第二十五运算放大器的反相输入端与输出端之间，第二十五运算放大器的输出端经第六十三电阻后接至第二十六运算放大器的反相输入端，第二十六运算放大器的同相输入端接地，第六十四电阻跨接在第二十六运算放大器的反相输入端与输出端之间，第二十六运算放大器的输出端与第四十九电阻的另一端相连。

上述基于驱动-响应同步的七维超混沌遮掩保密通信电路，所述第五维电路中，第六十五电阻的一端、第六十九电阻的一端连接在一起并接至第二十七运算放大器的反相输入端，第六十五电阻的另一端连接第七维电路中的第三十二运算放大器的输出端，第六十九电阻的另一端与第九模拟乘法器的输出端相连，第九模拟乘法器的其中一个输入端与第二十二运算放大器的输出端连接，第九模拟乘法器的另一个输入端与第二十三运算放大器的输出端连接，第二十七运算放大器的同相输入端接地，第十二电容跨接在第二十七运算放大器的反相输入端与输出端之间，第二十七运算放大器的输出端与第五十电阻的另一端相连，第六十六电阻的一端连接第二十七运算放大器的输出端，第六十六电阻的另一端连接第二十八运算放大器的反相输入端，第二十八运算放大器的同相输入端接地，第六十七电阻跨接在第二十八运算放大器的反相输入端与输出端之间；

所述第六维电路中，第七十电阻的一端、第七十五电阻的一端连接在一起并接至第二十九运算放大器的反相输入端，第七十电阻的另一端连接第一维电路中的第二十运算放大器的输出端，第七十五电阻的另一端与第十模拟乘法器的输出端相连，第十模拟乘法器的其中一个输入端与第二十二运算放大器的输出端连接，第十模拟乘法器的另一个输入端与第二十三运算放大器的输出端连接，第二十九运算放大器的同相输入端接地，第十三电容跨接在第二十九运算放大器的反相输入端与输出端之间，第二十九运算放大器的输出端与第六十一电阻的另一端相连，第七十一电阻的一端连接第二十九运算放大器的输出端，第七十一电阻的另一端连接第三十运算放大器的反相输入端，第三十运算放大器的同相输入端接地，第七十二电阻跨接在第三十运算放大器的反相输入端与输出端之间；

所述第七维电路中，第七十六电阻的一端连接第三十一运算放大器的反相输入端，第七十六电阻的另一端与第二十运算放大器的输出端相连，第三十一运算放大器的同相输入端接地，第十四电容跨接在第三十一运算放大器的反相输入端与输出端之间，第三十一运算放大器的输出端与第五十一电阻的另一端相连，第七十三电阻的一端与第三十一运算放大器的输出端相连，第七十三电阻的另一端连接第三十二运算放大器的反相输入端，第三十二运算放大器的同相输入端接地，第七十四电阻跨接在第三十二运算放大器的反相输入端与输出端之间，第三十二运算放大器的输出端与第六十五电阻的另一端相连。

上述基于驱动-响应同步的七维超混沌遮掩保密通信电路，所述驱动电路中，第十九运算放大器的输出端引出并作为驱动电路的第一输出端，第二十一运算放大器的输出端引出并作为驱动电路的第二输出端。

上述基于驱动-响应同步的七维超混沌遮掩保密通信电路，所述响应电路包括与驱动电路中的第十九至第三十二运算放大器、第四十五至第七十六电阻、第八至第十四电容、第六至第十模拟乘法器一一相对应的第五至第十八运算放大器、第十二至第四十四电阻、第一至第七电容、第一至第五模拟乘法器，且响应电路中各元器件之间的连接关系与驱动电路中各元器件之间的连接关系的区别仅在于：去掉了第十四电阻与第五运算放大器的输出端之间的连线，去掉了第六运算放大器的输出端与第二十电阻的另一端、第二模拟乘法器的其中一个输出端、第四十四电阻的另一端之间的连线；所述响应电路的第十四电阻的另一端引出作为响应电路的第一输入端，响应电路的第二十电阻的另一端与响应电路的第二模拟乘法器的其中一个输入端、响应电路的第四十四电阻的另一端相连并引出作为响应电路的第二输入端，响应电路的第七运算放大器的输出端引出作为响应电路的输出端。

本发明的有益效果在于：本发明的复杂信号产生器为整个保密通讯电路提供需要保密的信号Q，信号Q是电压幅值、频率都随时间变化的电压信号，能够代表生活中常见的电压信号。驱动电路为加密电路提供高维超混沌信号W，Q 和W两个信号经过加密电路进行叠加，使得驱动电路产生的高维超混沌信号W 遮掩住需要保密的信号Q，加密电路输出加密后信号Q₁至解密电路，其中Q₁＝- (Q+W)，响应电路为解密电路提供高维超混沌信号W’，Q₁和W’两个信号经过解密电路进行叠加，使得响应电路产生的高维超混沌信号W’抵消掉加密后信号Q₁中的信号W，解密电路的输出端输出解密后信号Q₂，此时Q₂＝-(Q₁+W’) ＝Q，解密后的信号Q₂与加密前的原始信号Q波形一致，说明本发明能够对常见的信号通信达到保密的效果。本发明是高维超混沌保密通信电路，具有更复杂的特征，包括更高阶、更不寻常的吸引子和更多的不可预测性，混沌序列信号具有更宽的频率范围，并且更难以被滤波器过滤。因此，本发明可以增强基于混沌的数字音频加密的安全性。

附图说明

图1为本发明的结构框图。

图2为本发明的总电路图。

图3为图1中复杂信号产生器的电路图。

图4为图1中解密电路的电路图。

图5为图1中加密电路的电路图。

图6为图1中反相器的电路图。

图7为图1中驱动电路的电路图。

图8为图1中响应电路的电路图。

图9为本发明中模拟乘法器的内部接线图。

图10为图1中电源的电路图。

图11为电路仿真时原始信号Q和加密后信号Q1的示波器波形。

图12为电路仿真时原始信号Q1和解密后信号Q2的示波器波形。

具体实施方式

下面结合附图和实施例对本发明作进一步的说明。

如图1所示，一种基于驱动-响应同步的七维超混沌遮掩保密通信电路，包括电源、复杂信号产生器、驱动电路、响应电路、加密电路、解密电路、反相器，所述电源与驱动电路、响应电路、加密电路、解密电路、反相器相连，为整个电路提供工作电源，复杂信号产生器的输出端与加密电路的第一输入端相连，驱动电路的第一输出端与反相器的输入端、响应电路的第一输入端相连，驱动电路的第二输出端与加密电路的第二输入端相连，反相器的输出端与响应电路的第二输入端相连，响应电路的输出端与解密电路的第二输入端相连，加密电路的输出端与解密电路的第一输入端相连，加密电路的输出端输出加密后信号，解密电路的输出端输出解密后信号。复杂信号产生器为整个保密通讯电路提供需要保密的信号Q，驱动电路为加密电路提供高维超混沌信号W，Q和 W两个信号经过加密电路进行叠加，使得驱动电路产生的高维超混沌信号W遮掩住需要保密的信号Q，加密电路输出加密后信号Q₁至解密电路，其中Q₁＝- (Q+W)，响应电路为解密电路提供高维超混沌信号W’，Q₁和W’两个信号经过解密电路进行叠加，使得响应电路产生的高维超混沌信号W’抵消掉加密后信号Q₁中的信号W，解密电路的输出端输出解密后信号Q₂，此时Q₂＝-(Q₁+W’) ＝Q，解密后得到的信号Q₂与加密前的原始信号Q波形一致。

发送端的驱动电路可以产生混沌系统，并将其中两维电路信号引出，第一维信号X通过信道传送到驱动电路，第二维信号W通过信道传送出去；加密电路将第一维信号W和需要加密的信号Q叠加起来，加密后信号Q₁通过信道传送出去。接收端的响应电路主体电路与驱动电路相同，它通过接收到的信号X 和-X，实现驱动-响应同步，从而可以产生和加密电路一样的混沌系统，其第二维信号W’和驱动电路产生的信号W几乎一样。反相器是对信号X进行处理，产生信号-X，为驱动电路的使用作准备；解密电路的电路结构与加密电路原理一致，将加密后信号与响应电路产生的信号W’进行叠加，从而抵消掉混沌信号W，得到需保密信号。

如图3所示，所述复杂信号产生器包括第一电阻R1、第二电阻R2、第五电阻R5、第七电阻R7、第一运算放大器U1、CHIRP信号产生器V1、正弦信号产生器V2、方波信号产生器V3，第一电阻R1的一端、第五电阻R5的一端、第七电阻R7的一端连接在一起并接至第一运算放大器U1的反相输入端，第一电阻 R1的另一端连接CHIRP信号产生器V1，第五电阻R5的另一端连接正弦信号产生器V2，第七电阻R7的另一端连接方波信号产生器V3，第一运算放大器U1 的同相输入端接地，第二电阻R2跨接在第一运算放大器U1的反相输入端与输出端之间，第一运算放大器U1的输出端作为复杂信号产生器的输出端。

如图4所示，所述解密电路包括第三电阻R3、第四电阻R4、第六电阻R6、第二运算放大器U2，第三电阻R3的一端引出作为解密电路的第一输入端，第三电阻R3的另一端与第二运算放大器U2的反相输入端连接，第六电阻R6的一端引出作为解密电路的第二输入端，第六电阻R6的另一端与第二运算放大器 U2的反相输入端连接，第二运算放大器U2的同相输入端接地，第四电阻R4跨接在第二运算放大器U2的反相输入端与输出端之间，第二运算放大器U2的输出端作为解密电路的输出端。

如图5所示，所述加密电路包括第八电阻R8、第九电阻R9、第十六电阻 R16、第四运算放大器U4，第八电阻R8的一端引出作为加密电路的第一输入端，第八电阻R8的另一端与第四运算放大器U4的反相输入端连接，第十六电阻R16 的一端引出作为加密电路的第二输入端，第十六电阻R16的另一端与第四运算放大器U4的反相输入端连接，第四运算放大器U4的同相输入端接地，第九电阻R9跨接在第四运算放大器U4的反相输入端与输出端之间，第四运算放大器 U4的输出端作为加密电路的输出端。

如图6所示，所述反相器包括第十电阻R10、第十一电阻R11、第三运算放大器，第十电阻R10的一端作为反相器的输入端，第十电阻R10的另一端连接第三运算放大器U3的反相输入端，第三运算放大器U3的同相输入端接地，第十一电阻R11跨接在第三运算放大器U3的反相输入端与输出端之间，第三运算放大器U3的输出端作为反相器的输出端。

如图7所示，所述驱动电路包括第十九运算放大器U19、第二十运算放大器U20、第二十一运算放大器U21、第二十二运算放大器U22、第二十三运算放大器U23、第二十四运算放大器U24、第二十五运算放大器U25、第二十六运算放大器U26、第二十七运算放大器U27、第二十八运算放大器U28、第二十九运算放大器U29、第三十运算放大器U30、第三十一运算放大器U31、第三十二运算放大器U32、第四十五电阻R45、第四十六电阻R46、第四十七电阻R47、第四十八电阻R48、第四十九电阻R49、第五十电阻R50、第五十一电阻R51、第五十二电阻R52、第五十三电阻R53、第五十四电阻R54、第五十五电阻R55、第五十六电阻R56、第五十七电阻R57、第五十八电阻R58、第五十九电阻R59、第六十电阻R60、第六十一电阻R61、第六十二电阻R62、第六十三电阻R63、第六十四电阻R64、第六十五电阻R65、第六十六电阻R66、第六十七电阻R67、第六十八电阻R68、第六十九电阻R69、第七十电阻R70、第七十一电阻R71、第七十二电阻R72、第七十三电阻R73、第七十四电阻R74、第七十五电阻R75、第七十六电阻R76、第八电容C8、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12、第十三电容C13、第十四电容C14、第六模拟乘法器A6、第七模拟乘法器A7、第八模拟乘法器A8、第九模拟乘法器A9、第十模拟乘法器A10；第四十七电阻R47、第四十八电阻R48、第四十九电阻R49、第五十电阻R50、第五十一电阻R51与第十九运算放大器U19、第八电容C8构成第一反向加法积分器，第四十五电阻R45、第四十六电阻R46与第二十运算放大器U20构成第一反向器，第一反向加法积分器和第一反相器构成第一维电路；第五十二电阻 R52、第五十八电阻R58、第六十电阻R60、第六十一电阻R61与第二十一运算放大器U21、第九电容C9、第六模拟乘法器A6构成第二反向加法积分器，第五十三电阻R53、第五十四电阻R54与第二十二运算放大器U22构成第二反向器，第二反向加法积分器和第二反相器构成第二维电路；第五十五电阻R55和第五十九电阻R59与第二十三运算放大器U23、第十电容C10、第七模拟乘法器A7构成第三反向加法积分器第五十六电阻R56、第五十七电阻R57与第二十四运算放大器U24构成第三反向器，第三反向加法积分器和第三反相器构成第三维电路；第六十二电阻R62和第六十八电阻R68与第二十五运算放大器U25、第十一电容C11、第八模拟乘法器A8构成第四反向加法积分器，第六十三电阻R63、第六十四电阻R64与第二十六运算放大器U26构成第四反向器，第四反向加法积分器和第四反相器构成第四维电路；第六十五电阻R65和第六十九电阻R69 与第二十七算放大器U27、第十二电容C12、第九模拟乘法器A9构成第五反向加法积分器，第六十六电阻R66、第六十七电阻R67与第二十八运算放大器U28 构成第五反向器，第五反向加法积分器和第五反相器构成第五维电路；第七十电阻R70、第七十五电阻R75与第二十九运算放大器U29、第十三电容C13、第十模拟乘法器A10构成第六反向加法积分器，第七十一电阻R71、第七十二电阻 R72与第三十运算放大器U30构成第六反向器，第六反向加法积分器和第六反相器构成第六维电路；第七十六电阻R76与第三十一运算放大器U31、第十四电容C14构成第七反向加法积分器，第七十三电阻R73、第七十四电阻R74与第三十二运算放大器U32构成第七反向器，第七反向加法积分器和七反相器构成第七维电路。

所述第一维电路中，第四十七电阻R47的一端、第四十八电阻R48的一端、第四十九电阻R49的一端、第五十电阻R50的一端、第五十一电阻R51的一端连接在一起并接至第十九运算放大器U19的反相输入端，第四十七电阻R47的另一端连接第二维电路中的第六模拟乘法器A6的其中一个输入端，第四十八电阻R48的另一端连接第二维电路中的第二十二运算放大器U22的输出端，第四十九电阻R49的另一端连接第四维电路中的第二十六运算放大器U26的输出端，第五十电阻R50的另一端连接第五维电路中的第二十七运算放大器U27的输出端，第五十一电阻R51的另一端连接第七维电路中的第三十一运算放大器U31 的输出端，第十九运算放大器U19的同相输入端接地，所述第八电容C8跨接在第十九运算放大器U19的反相输入端与输出端之间，第十九运算放大器U19的输出端经第四十五电阻R45后接至第二十运算放大器U20的反相输入端，第二十运算放大器U20的同相输入端接地，所述第四十六电阻R46跨接在第二十运算放大器U20的反相输入端与输出端之间，第二十运算放大器U20的输出端连接第二维电路中的第五十二电阻R52的另一端、第三维电路中的第七模拟乘法器A7的其中一个输入端、第七维电路中的第七十六电阻R76的另一输出端；

所述第二维电路中，第五十二电阻R52的一端、第五十八电阻R58的一端、第六十电阻R60的一端、第六十一电阻R61的一端连接在一起并接至第二十一运算放大器U21的反相输入端，第五十二电阻R52的另一端与第二十运算放大器U20的输出端相连，第五十八电阻R58的另一端连接第二十一运算放大器U21 的输出端，第六十电阻R60的另一端与第六模拟乘法器A6的输出端相连，第六十一电阻R61的另一端连接第二十九运算放大器U29的输出端，第六模拟乘法器A6的其中一个输入端与第四十七电阻R47的另一端相连，第六模拟乘法器 A6的另一个输入端连接第三维电路中的第二十三运算放大器U23的输出端，所述第二十一运算放大器U21的同相输入端接地，第九电容C9跨接在第二十一运算放大器U21的反相输入端与输出端之间，第二十一运算放大器U21的输出端经第五十三电阻R53后接至第二十二运算放大器U22的反相输入端，第二十二运算放大器U22的同相输入端接地，第五十四电阻R54跨接在第二十二运算放大器U22的反相输入端与输出端之间，第二十二运算放大器U22的输出端与第四十八电阻R48的另一端、第五维电路中的第九模拟乘法器A9的其中一个输入端相连。

所述第三维电路中，第五十五电阻R55的一端、第五十九电阻R59的一端连接在一起并接至第二十三运算放大器U23的反相输入端，第五十五电阻R55 的另一端与第六模拟乘法器A6的另一个输入端、第二十三运算放大器U23的输出端连接，第五十九电阻R59的另一端与第七模拟乘法器A7的输出端相连，第七模拟乘法器A7的其中一个输入端与第二十运算放大器U20的输出端相连，第七模拟乘法器A7的另一个输入端与第二十一运算放大器U21的输出端连接，所述第二十三运算放大器U23的同相输入端接地，第十电容C10跨接在第二十三运算放大器U23的反相输入端与输出端之间，第二十三运算放大器U23的输出端经第五十六电阻R56后接至第二十四运算放大器U24的反相输入端，第二十四运算放大器U24的同相输入端接地，第五十七电阻R57跨接在第二十四运算放大器U24的反相输入端与输出端之间；

所述第四维电路中，第六十二电阻R62的一端、第六十八R68电阻的一端连接在一起并接至第二十五运算放大器U25的反相输入端，第六十二电阻R62 的另一端与第二十五运算放大器U25的输出端连接，第六十八电阻R68的另一端与第八模拟乘法器A8的输出端连接，第八模拟乘法器A8的其中一个输入端与第二十一运算放大器U21的输出端连接，第八模拟乘法器A8的另一个输入端与第二十三运算放大器U23的输出端相连，第二十五运算放大器U25的同相输入端接地，第十一电容C11跨接在第二十五运算放大器U25的反相输入端与输出端之间，第二十五运算放大器U25的输出端经第六十三电阻R63后接至第二十六运算放大器U26的反相输入端，第二十六运算放大器U26的同相输入端接地，第六十四电阻R64跨接在第二十六运算放大器U26的反相输入端与输出端之间，第二十六运算放大器U26的输出端与第四十九电阻R49的另一端相连。

所述第五维电路中，第六十五R65电阻的一端、第六十九电阻R69的一端连接在一起并接至第二十七运算放大器U27的反相输入端，第六十五电阻R65 的另一端连接第七维电路中的第三十二运算放大器U32的输出端，第六十九电阻R69的另一端与第九模拟乘法器A9的输出端相连，第九模拟乘法器A9的其中一个输入端与第二十二运算放大器U22的输出端连接，第九模拟乘法器A9的另一个输入端与第二十三运算放大器U23的输出端连接，第二十七运算放大器U27的同相输入端接地，第十二电容C12跨接在第二十七运算放大器U27的反相输入端与输出端之间，第二十七运算放大器U27的输出端与第五十电阻R50 的另一端相连，第六十六电阻R66的一端连接第二十七运算放大器U27的输出端，第六十六电阻R66的另一端连接第二十八运算放大器U28的反相输入端，第二十八运算放大器U28的同相输入端接地，第六十七电阻R67跨接在第二十八运算放大器U28的反相输入端与输出端之间；

所述第六维电路中，第七十电阻R70的一端、第七十五电阻R75的一端连接在一起并接至第二十九运算放大器U29的反相输入端，第七十电阻R70的另一端连接第一维电路中的第二十运算放大器U20的输出端，第七十五电阻R75 的另一端与第十模拟乘法器A10的输出端相连，第十模拟乘法器A10的其中一个输入端与第二十二运算放大器U22的输出端连接，第十模拟乘法器A10的另一个输入端与第二十三运算放大器U23的输出端连接，第二十九运算放大器U29 的同相输入端接地，第十三电容C13跨接在第二十九运算放大器U29的反相输入端与输出端之间，第二十九运算放大器U29的输出端与第六十一电阻R61的另一端相连，第七十一电阻R71的一端连接第二十九运算放大器U29的输出端，第七十一电阻R71的另一端连接第三十运算放大器U30的反相输入端，第三十运算放大器U30的同相输入端接地，第七十二电阻R72跨接在第三十运算放大器U30的反相输入端与输出端之间；

所述第七维电路中，第七十六电阻R76的一端连接第三十一运算放大器U31 的反相输入端，第七十六电阻R76的另一端与第二十运算放大器U20的输出端相连，第三十一运算放大器U31的同相输入端接地，第十四电容C14跨接在第三十一运算放大器U31的反相输入端与输出端之间，第三十一运算放大器U31 的输出端与第五十一电阻R51的另一端相连，第七十三电阻R73的一端与第三十一运算放大器U31的输出端相连，第七十三电阻R73的另一端连接第三十二运算放大器U32的反相输入端，第三十二运算放大器U32的同相输入端接地，第七十四电阻R74跨接在第三十二运算放大器U32的反相输入端与输出端之间，第三十二运算放大器U32的输出端与第六十五电阻R65的另一端相连。

所述驱动电路中，第十九运算放大器U19的输出端引出并作为驱动电路的第一输出端，第二十一运算放大器U21的输出端引出并作为驱动电路的第二输出端。

如图8所示，所述响应电路包括与驱动电路中的第十九至第三十二运算放大器、第四十五至第七十六电阻、第八至第十四电容、第六至第十模拟乘法器一一相对应的第五至第十八运算放大器、第十二至第四十四电阻、第一至第七电容、第一至第五模拟乘法器，且响应电路中各元器件之间的连接关系与驱动电路中各元器件之间的连接关系的区别在于：去掉了第十四电阻R14与第五运算放大器U5的输出端之间的连线，去掉了第六运算放大器U6的输出端与第二十电阻R20的另一端、第二模拟乘法器A2的其中一个输出端、第四十四电阻 R44的另一输出端之间的连线；所述响应电路的第十四电阻R14的另一端引出作为响应电路的第一输入端，响应电路的第二十电阻R20的另一端与响应电路的第二模拟乘法器A2的其中一个输入端、响应电路的第四十四电阻R44的另一输出端相连并引出作为响应电路的第二输入端，响应电路的第七运算放大器U7的输出端引出作为响应电路的输出端。

本发明所涉及的系统无量纲数学模型如下：

式(1)中，x,y,z,w,u,p,v为系统状态变量，a,b,c,d,e,f,r为系统参数。

在a＝10,b＝8/3,c＝28,d＝-1,e＝8,f＝1,r＝5时式(1)中的混沌系统处于超混沌状态。由于此时变量的动态范围超出了集成电路允许工作的电压范围±13.5V,故需要作变量等比例压缩变换，对混沌系统均匀压缩10倍。为了使仿真结果更精确，提出改进型混沌电路，并将其应用于驱动电路与响应电路。基于基尔霍夫定律、欧姆定律、虚拟短路、虚拟断路和反向积分电路等原理，可以得到驱动电路的电路方程为：

其中，当电容取C₈＝C₉＝C₁₀＝C₁₁＝C₁₂＝C₁₃＝C₁₄＝10uF时，R₄₇＝100kΩ,R₄₈＝100kΩ,R₄₉＝1000kΩ,R₅₀＝1000kΩ,R₅₁＝1000kΩ,R₄₅＝100kΩ, R₄₆＝100kΩ,R₅₂≈35.712kΩ,R₅₈＝1000kΩ,R₆₀＝10kΩ,R₆₁＝1000kΩ,R₅₃＝100kΩ, R₅₄＝100kΩ,R₅₅＝375kΩ,R₅₉＝10kΩ,R₅₆＝100kΩ,R₅₇＝100kΩ,R₆₂＝1000kΩ, R₆₈＝10kΩ,R₆₃＝100kΩ,R₆₄＝100kΩ,R₆₅＝125kΩ,R₆₉＝10kΩ,R₆₆＝100kΩ, R₆₇＝100kΩ,R₇₀＝1000kΩ,R₇₅＝10kΩ,R₇₁＝100kΩ,R₇₂＝100kΩ,R₇₆＝200kΩ, R₇₃＝100kΩ,R₇₄＝100kΩ.

响应电路的电路方程与驱动电路的电路方程一致。

所述第一至第三十二运算放大器均采用TL085，第一至第十模拟乘法器均采用AD633AN。

本发明的工作原理如下：首先在复杂信号产生器的输出端，使用驱动电路经过自激振荡产生超混沌信号X、W，采用混沌遮掩法，在加密电路中实现超混沌信号W和复杂信号产生器产生信号Q的叠加，生成加密信号Q₁，其中Q₁＝- (Q+W)，将信号X、Q₁传送到接收端(需要注意的是原始信号的电压幅值需小于或远小于混沌信号电压幅值)。在接收端中，先用反相器处理X信号生成-X信号，将X信号和-X信号两者输入到响应电路中，响应电路会生成与W相应的超混沌信号W’，将信号W’和加密信号Q₁输入到解密电路中，去除加密信号Q₁里的超混沌信号W，得到需要传送的信号Q₂，此时Q₂＝-(Q₁+W’)＝Q，解密后得到的信号Q₂与加密前的原始信号Q波形一致。如图10所示，通过辅助电路，将220V交流电压转换成需要的±15V直流电压，为电路中的运算放大器TL085和模拟乘法器AD633AN供电。

Claims (10)

1.一种基于驱动-响应同步的七维超混沌遮掩保密通信电路，其特征在于：包括电源、复杂信号产生器、驱动电路、响应电路、加密电路、解密电路、反相器，所述电源与复杂信号产生器、驱动电路、响应电路、加密电路、解密电路、反相器相连，为整个电路提供工作电源；复杂信号产生器的输出端与加密电路的第一输入端相连，驱动电路的第一输出端与反相器的输入端、响应电路的第一输入端相连，驱动电路的第二输出端与加密电路的第二输入端相连，反相器的输出端与响应电路的第二输入端相连，响应电路的输出端与解密电路的第二输入端相连，加密电路的输出端与解密电路的第一输入端相连，加密电路的输出端输出加密后信号，解密电路的输出端输出解密后信号；复杂信号产生器为整个保密通讯电路提供需要保密的信号Q，驱动电路为加密电路提供高维超混沌信号W，Q和W两个信号经过加密电路进行叠加，使得驱动电路产生的高维超混沌信号W遮掩住需要保密的信号Q，加密电路输出加密后信号Q₁至解密电路，其中Q₁=-（Q+W），响应电路为解密电路提供高维超混沌信号W’，Q₁和W’两个信号经过解密电路进行叠加，使得响应电路产生的高维超混沌信号W’抵消掉加密后信号Q₁中的信号W，解密电路的输出端输出解密后信号Q₂，Q₂=-（Q₁+W’），解密后得到的信号Q₂与加密前的原始信号Q波形一致。

2.根据权利要求1所述的基于驱动-响应同步的七维超混沌遮掩保密通信电路，其特征在于：所述复杂信号产生器包括第一电阻、第二电阻、第五电阻、第七电阻、第一运算放大器、正弦信号产生器、方波信号产生器、CHIRP信号产生器，第一电阻的一端、第五电阻的一端、第七电阻的一端连接在一起并接至第一运算放大器的反相输入端，第一电阻的另一端连接CHIRP信号产生器，第五电阻的另一端连接正弦信号产生器，第七电阻的另一端连接方波信号产生器，第一运算放大器的同相输入端接地，第二电阻跨接在第一运算放大器的反相输入端与输出端之间，第一运算放大器的输出端作为复杂信号产生器的输出端。

3.根据权利要求1所述的基于驱动-响应同步的七维超混沌遮掩保密通信电路，其特征在于：所述解密电路包括第三至第四电阻、第六电阻、第二运算放大器，第三电阻的一端引出作为解密电路的第一输入端，第三电阻的另一端与第二运算放大器的反相输入端连接，第六电阻的一端引出作为解密电路的第二输入端，第六电阻的另一端与第二运算放大器的反相输入端连接，第二运算放大器的同相输入端接地，第四电阻跨接在第二运算放大器的反相输入端与输出端之间，第二运算放大器的输出端作为解密电路的输出端。

4.根据权利要求1所述的基于驱动-响应同步的七维超混沌遮掩保密通信电路，其特征在于：所述加密电路包括第八至第九电阻、第十六电阻、第四运算放大器，第八电阻的一端引出作为加密电路的第一输入端，第八电阻的另一端与第四运算放大器的反相输入端连接，第十六电阻的一端引出作为加密电路的第二输入端，第十六电阻的另一端与第四运算放大器的反相输入端连接，第四运算放大器的同相输入端接地，第九电阻跨接在第四运算放大器的反相输入端与输出端之间，第四运算放大器的输出端作为加密电路的输出端。

5.根据权利要求1所述的基于驱动-响应同步的七维超混沌遮掩保密通信电路，其特征在于：所述反相器包括第十电阻、第十一电阻、第三运算放大器，第十电阻的一端作为反相器的输入端，第十电阻的另一端连接第三运算放大器的反相输入端，第三运算放大器的同相输入端接地，第十一电阻跨接在第三运算放大器的反相输入端与输出端之间，第三运算放大器的输出端作为反相器的输出端。

6.根据权利要求1所述的基于驱动-响应同步的七维超混沌遮掩保密通信电路，其特征在于：所述驱动电路包括第十九至第三十二运算放大器、第四十五至第七十六电阻、第八至第十四电容、第六至第十模拟乘法器；第四十七至第五十一电阻、第十九运算放大器、第八电容构成第一反向加法积分器，第四十五至第四十六电阻、第二十运算放大器构成第一反向器，第一反向加法积分器和第一反相器构成第一维电路；第五十二电阻、第五十八电阻、第六十至第六十一电阻、第二十一运算放大器、第九电容、第六模拟乘法器构成第二反向加法积分器，第五十三至第五十四电阻、第二十二运算放大器构成第二反向器，第二反向加法积分器和第二反相器构成第二维电路；第五十五电阻、第五十九电阻、第二十三运算放大器、第十电容、第七模拟乘法器构成第三反向加法积分器，第五十六至第五十七电阻、第二十四运算放大器构成第三反向器，第三反向加法积分器和第三反相器构成第三维电路；第六十二电阻、第六十八电阻、第二十五运算放大器、第十一电容、第八模拟乘法器构成第四反向加法积分器，第六十三至第六十四电阻、第二十六运算放大器构成第四反向器，第四反向加法积分器和第四反相器构成第四维电路；第六十五电阻、第六十九电阻、第二十七算放大器、第十二电容、第九模拟乘法器构成第五反向加法积分器，第六十六至第六十七电阻、第二十八运算放大器构成第五反向器，第五反向加法积分器和第五反相器构成第五维电路；第七十电阻、第七十五电阻、第二十九运算放大器、第十三电容、第十模拟乘法器构成第六反向加法积分器，第七十一至第七十二电阻、第三十运算放大器构成第六反向器，第六反向加法积分器和第六反相器构成第六维电路；第七十六电阻、第三十一运算放大器、第十四电容构成第七反向加法积分器，第七十三至第七十四电阻、第三十二运算放大器构成第七反向器，第七反向加法积分器和七反相器构成第七维电路。

7.根据权利要求6所述的基于驱动-响应同步的七维超混沌遮掩保密通信电路，其特征在于：所述第一维电路中，第四十七电阻的一端、第四十八电阻的一端、第四十九电阻的一端、第五十电阻的一端、第五十一电阻的一端连接在一起并接至第十九运算放大器的反相输入端，第四十七电阻的另一端连接第二维电路中的第六模拟乘法器的其中一个输入端，第四十八电阻的另一端连接第二维电路中的第二十二运算放大器的输出端，第四十九电阻的另一端连接第四维电路中的第二十六运算放大器的输出端，第五十电阻的另一端连接第五维电路中的第二十七运算放大器的输出端，第五十一电阻的另一端连接第七维电路中的第三十一运算放大器的输出端，第十九运算放大器的同相输入端接地，所述第八电容跨接在第十九运算放大器的反相输入端与输出端之间，第十九运算放大器的输出端经第四十五电阻后接至第二十运算放大器的反相输入端，第二十运算放大器的同相输入端接地，所述第四十六电阻跨接在第二十运算放大器的反相输入端与输出端之间，第二十运算放大器的输出端连接第二维电路中的第五十二电阻的另一端、第三维电路中的第七模拟乘法器的其中一个输入端、第七维电路中的第七十六电阻的另一端；

所述第二维电路中，第五十二电阻的一端、第五十八电阻的一端、第六十电阻的一端、第六十一电阻的一端连接在一起并接至第二十一运算放大器的反相输入端，第五十二电阻的另一端与第二十运算放大器的输出端相连，第五十八电阻的另一端连接第二十一运算放大器的输出端，第六十电阻的另一端与第六模拟乘法器的输出端相连，第六十一电阻的另一端连接第二十九运算放大器的输出端，第六模拟乘法器的其中一个输入端与第四十七电阻的另一端相连，第六模拟乘法器的另一个输入端连接第三维电路中的第二十三运算放大器的输出端，所述第二十一运算放大器的同相输入端接地，第九电容跨接在第二十一运算放大器的反相输入端与输出端之间，第二十一运算放大器的输出端经第五十三电阻后接至第二十二运算放大器的反相输入端，第二十二运算放大器的同相输入端接地，第五十四电阻跨接在第二十二运算放大器的反相输入端与输出端之间，第二十二运算放大器的输出端与第四十八电阻的另一端、第五维电路中的第九模拟乘法器的其中一个输入端相连；

所述第三维电路中，第五十五电阻的一端、第五十九电阻的一端连接在一起并接至第二十三运算放大器的反相输入端，第五十五电阻的另一端与第六模拟乘法器的另一个输入端、第二十三运算放大器的输出端连接，第五十九电阻的另一端与第七模拟乘法器的输出端相连，第七模拟乘法器的其中一个输入端与第二十运算放大器的输出端相连，第七模拟乘法器的另一个输入端与第二十一运算放大器的输出端连接，所述第二十三运算放大器的同相输入端接地，第十电容跨接在第二十三运算放大器的反相输入端与输出端之间，第二十三运算放大器的输出端经第五十六电阻后接至第二十四运算放大器的反相输入端，第二十四运算放大器的同相输入端接地，第五十七电阻跨接在第二十四运算放大器的反相输入端与输出端之间；

所述第四维电路中，第六十二电阻的一端、第六十八电阻的一端连接在一起并接至第二十五运算放大器的反相输入端，第六十二电阻的另一端与第二十五运算放大器的输出端连接，第六十八电阻的另一端与第八模拟乘法器的输出端连接，第八模拟乘法器的其中一个输入端与第二十一运算放大器的输出端连接，第八模拟乘法器的另一个输入端与第二十三运算放大器的输出端相连，第二十五运算放大器的同相输入端接地，第十一电容跨接在第二十五运算放大器的反相输入端与输出端之间，第二十五运算放大器的输出端经第六十三电阻后接至第二十六运算放大器的反相输入端，第二十六运算放大器的同相输入端接地，第六十四电阻跨接在第二十六运算放大器的反相输入端与输出端之间，第二十六运算放大器的输出端与第四十九电阻的另一端相连。

8.根据权利要求7所述的基于驱动-响应同步的七维超混沌遮掩保密通信电路，其特征在于：所述第五维电路中，第六十五电阻的一端、第六十九电阻的一端连接在一起并接至第二十七运算放大器的反相输入端，第六十五电阻的另一端连接第七维电路中的第三十二运算放大器的输出端，第六十九电阻的另一端与第九模拟乘法器的输出端相连，第九模拟乘法器的其中一个输入端与第二十二运算放大器的输出端连接，第九模拟乘法器的另一个输入端与第二十三运算放大器的输出端连接，第二十七运算放大器的同相输入端接地，第十二电容跨接在第二十七运算放大器的反相输入端与输出端之间，第二十七运算放大器的输出端与第五十电阻的另一端相连，第六十六电阻的一端连接第二十七运算放大器的输出端，第六十六电阻的另一端连接第二十八运算放大器的反相输入端，第二十八运算放大器的同相输入端接地，第六十七电阻跨接在第二十八运算放大器的反相输入端与输出端之间；

所述第六维电路中，第七十电阻的一端、第七十五电阻的一端连接在一起并接至第二十九运算放大器的反相输入端，第七十电阻的另一端连接第一维电路中的第二十运算放大器的输出端，第七十五电阻的另一端与第十模拟乘法器的输出端相连，第十模拟乘法器的其中一个输入端与第二十二运算放大器的输出端连接，第十模拟乘法器的另一个输入端与第二十三运算放大器的输出端连接，第二十九运算放大器的同相输入端接地，第十三电容跨接在第二十九运算放大器的反相输入端与输出端之间，第二十九运算放大器的输出端与第六十一电阻的另一端相连，第七十一电阻的一端连接第二十九运算放大器的输出端，第七十一电阻的另一端连接第三十运算放大器的反相输入端，第三十运算放大器的同相输入端接地，第七十二电阻跨接在第三十运算放大器的反相输入端与输出端之间；

所述第七维电路中，第七十六电阻的一端连接第三十一运算放大器的反相输入端，第七十六电阻的另一端与第二十运算放大器的输出端相连，第三十一运算放大器的同相输入端接地，第十四电容跨接在第三十一运算放大器的反相输入端与输出端之间，第三十一运算放大器的输出端与第五十一电阻的另一端相连，第七十三电阻的一端与第三十一运算放大器的输出端相连，第七十三电阻的另一端连接第三十二运算放大器的反相输入端，第三十二运算放大器的同相输入端接地，第七十四电阻跨接在第三十二运算放大器的反相输入端与输出端之间，第三十二运算放大器的输出端与第六十五电阻的另一端相连。

9.根据权利要求8所述的基于驱动-响应同步的七维超混沌遮掩保密通信电路，其特征在于：所述驱动电路中，第十九运算放大器的输出端引出并作为驱动电路的第一输出端，第二十一运算放大器的输出端引出并作为驱动电路的第二输出端。

10.根据权利要求8所述的基于驱动-响应同步的七维超混沌遮掩保密通信电路，其特征在于：所述响应电路包括与驱动电路中的第十九至第三十二运算放大器、第四十五至第七十六电阻、第八至第十四电容、第六至第十模拟乘法器一一相对应的第五至第十八运算放大器、第十二至第四十四电阻、第一至第七电容、第一至第五模拟乘法器，且响应电路中各元器件之间的连接关系与驱动电路中各元器件之间的连接关系的区别仅在于：去掉了第十四电阻与第五运算放大器的输出端之间的连线，去掉了第六运算放大器的输出端与第二十电阻的另一端、第二模拟乘法器的其中一个输出端、第四十四电阻的另一端之间的连线；所述响应电路的第十四电阻的另一端引出作为响应电路的第一输入端，响应电路的第二十电阻的另一端与响应电路的第二模拟乘法器的其中一个输入端、响应电路的第四十四电阻的另一端相连并引出作为响应电路的第二输入端，响应电路的第七运算放大器的输出端引出作为响应电路的输出端。