CN207010694U - 应用于AES与Camellia密码算法的可重构S盒电路结构 - Google Patents

Abstract

本实用新型提供的应用于AES与Camellia密码算法的可重构S盒电路结构，包括：合成矩阵乘法单元1、合成矩阵乘法单元2、常数加单元1、常数加单元2、常数加单元3、常数加单元4、复合域乘法逆单元、选择器1、选择器2、字节数据输入端口、字节数据输出端口和控制信号输入端口，所述选择器1和所述选择器2均为三选一选择器。本实用新型通过复用复合域乘法逆单元方式，实现AES加密S盒运算、AES解密S盒运算和Camellia S盒运算的可重构功能。复合域乘法逆的复用可以大大减少了电路面积，同时合成矩阵结构有利于电路优化效率的提高，从而进一步减少电路面积。

Description

应用于AES与Camellia密码算法的可重构S盒电路结构

技术领域

本实用新型涉及密码电路技术领域，尤其涉及一种应用于AES与Camellia密码算法的可重构S盒电路结构。

背景技术

1.AES密码算法和Camellia密码算法

AES(Advanced Encryption Standard,高级加密标准)是由美国国家标准与技术研究院2001年制定的新一代分组对称密码算法，用于取代原来的DES(Data EncryptionStandard，数据加密标准)。AES密码算法的数据分组长度为128比特，密钥长度有128，192和256比特三种。AES密码算法被多个国际标准组织所采用，是目前使用最广泛的分组密码算法。

Camellia算法是由日本电报电话公司和三菱公司于2000年共同设计，Camellia算法的数据分组长度也是128比特，密钥长度为128比特、192比特和256比特三种。Camellia已被许多组织选为标准算法，包括欧洲的NESSIE标准、日本的CRYPTREC标准、以及国际标准化组织与国际电工委员会制定的ISO/IEC 18033-3标准。

密码算法可以通过硬件实现，也可以通过软件实现。软件加密技术具有灵活性高、可扩展性强和可移植性好等优点，但是加密速度较低，并且由于软件运行环境的开放性，密码算法和加密信息容易被篡改和窃取。与软件加密技术相比，硬件加密技术具有更高的物理安全性和加密速度，具有更广阔的应用前景。分组密码标准的多样性为密码系统实现带来巨大挑战，为了满足不同地区和不同行业的应用需求，往往需要将不同的算法集成到一个硬件平台中。因此将Camellia密码算法和AES密码算法集成到一个硬件平台中，可以满足不同应用场合的加密需求。

2.AES S盒运算和Camellia S盒运算

在AES密码算法和Camellia密码算法中，字节替换运算(通常称为S盒运算)是唯一的非线性运算，运算复杂度最高。因此在AES密码算法电路和Camellia密码算法电路中，S盒运算电路均是最主要的运算部件，且分别在这两个密码算法电路中分别占据了大部分逻辑资源。

2.1 AES S盒运算

AES密码算法的S盒和Camellia密码算法的S盒都是字节运算单元，即输入和输出都是一个字节。在AES密码算法中，加密过程和解密过程采用不同的S盒运算，在加密S盒运算中，输入字节首先进行一个有限域GF(2⁸)域上乘法逆运算，然后进行一个仿射运算，其表达式为：

其中x为输入字节，(x)_A ^–1为有限域GF(2⁸)域上的乘法逆运算，M_A为8×8bit常数矩阵，c_A为8bit常数向量，M_A和c_A用于完成加密S盒中的仿射运算。AES密码算法中所指定的GF(2⁸)域的不可约多项式为

f(x)＝x⁸+x⁴+x³+x+1

常数矩阵M_A和常数向量c_A分别为：

解密S盒运算是加密S盒运算的逆运算，其表达式为：

其中M'_A为M_A矩阵的逆矩阵，M'_A和c_A用于完成解密S盒中的仿射运算，其它运算与公式(1)运算相同。

2.2 Camellia S盒运算

Camellia密码算法加密过程采用了4个不同的S盒运算，分别为：

其中x为输入字节，(M_cf×(x+c_cf))_C ^–1为有限域GF((2⁴)²)上的乘法逆运算，M_Cf和M_Ch为8×8bit常数矩阵，c_Cf和c_Ch为8bit常数向量，M_Cf和c_Cf用于完成仿射运算f，M_Ch和c_Ch用于完成仿射运算h，<<<1为循环左移一位运算，>>>1为循环右移一位运算。

由公式(3)可知，S盒S_C1的输出循环左移一位构成了S盒S_C2，S盒S_C1的输出循环右移一位构成了S盒S_C3，S盒S_C1的输入循环左移一位构成了S盒S_C4。由于在硬件电路实现中，循环左移和循环右移不需要任何电路逻辑，只需要将总线顺序进行调换，因此，在硬件实现时，只需要实现S_C1电路即可。S盒S_C1首先对输入字节进行一个仿射运算(仿射运算f)，然后再进行一个GF((2⁴)²)域乘法逆运算，最后再进行一个仿射运算(仿射运算h)。Camellia密码算法中所指定的GF((2⁴)²)域的不可约多项式为

其中ω＝{1001}₂，常数矩阵M_Cf和常数矩阵M_Ch分别为：

常数向量c_Cf和常数向量c_Ch分别为：

Camellia密码算法的解密运算采用与加密运算相同的4个S盒运算。

3.AES S盒运算和Camellia S盒运算的同构映射

3.1 AES加密S盒的复合域映射

基于复合域的AES加密S盒运算表达式为：

其中(D_A×x)_M ^–1为目标复合域上的乘法逆运算，所述的目标复合域为任意与GF(2⁸)域同构的复合域，D_A为8×8bit映射矩阵，其作用是将输入字节x从AES指定的GF(2⁸)域上映射到目标复合域上，D'_A为D_A逆矩阵，其作用是将运算结果从目标复合域映射回到AES密码算法所指定的GF(2⁸)域。在公式(4)中，M_A和D'_A都为8×8bit矩阵，因此可以合并成一个8×8bit矩阵，合并之后的AES加密S盒运算表达式为：

其中常数矩阵Q_A为M_A和D'_A合并矩阵，即Q_A＝M_A×D'_A，常数矩阵Q_A也为8×8bit常数矩阵。

3.2 AES解密S盒的复合域映射

基于复合域的AES解密S盒运算表达式为：

上式中的相关运算与公式(4)相同。同样，映射矩阵D_A和常数矩阵M'_A可以合并成一个矩阵，合并之后的AES解密S盒运算表达式为：

其中常数矩阵Q'_A＝D_A×M'_A，常数向量d_A＝Q'_A×c_A。

3.3 Camellia S盒的同构映射

为了与AES S盒复用有限域乘法逆运算单元，Camellia S盒的有限域乘法逆(M_cf×(x+c_cf))_C ^–1也需要映射到目标复合域上。映射之后的Camellia S盒运算表达式为：

其中(D_c×(M_cf×x+c_cf))_M ^–1为目标复合域上的乘法逆运算，D_C为8×8bit映射矩阵，其作用是将输入字节x从Camellia指定的GF((2⁴)²)域映射到目标复合域上，D'_C为逆映射矩阵，其作用是将运算结果从目标复合域映射回Camellia指定的GF((2⁴)²)域上。同样，将公式(8)中的相关矩阵进行合并，合并之后的Camellia S盒运算表达式为：

其中常数矩阵Q_Ch＝M_Ch×D'_C，常数矩阵Q_Cf＝D_C×M_Cf，常数向量d_Cf＝D_C×c_Cf。

由于现有技术中，AES密码算法中的S盒运算与Camellia密码算法中的S盒运算分别是通过两个不同的电路实现，造成整体的密码算法的电路面积较大，从而使得应用该加密方法的装置体积较大，不符合人们对于电子装置轻、薄、短、小的要求。

实用新型内容

本实用新型提供一种应用于AES与Camellia密码算法的可重构S盒电路结构，用以减少密码算法实现的电路面积。

为了解决上述问题，本实用新型提供了一种应用于AES与Camellia密码算法的可重构S盒电路结构，其特征在于，包括：合成矩阵乘法单元1、合成矩阵乘法单元2、常数加单元1、常数加单元2、常数加单元3、常数加单元4、复合域乘法逆单元、选择器1、选择器2、字节数据输入端口、字节数据输出端口和控制信号输入端口，所述选择器1和所述选择器2均为三选一选择器；

所述合成矩阵乘法单元1的输入端口与字节数据输入端口相连接；合成矩阵乘法单元1的输出端P_A、输出端P_V、输出端P_C分别与选择器1输入端、常数加单元1的输入端、常数加单元2的输入端一一对应连接；所述常数加单元1的输出端和常数加单元2的输出端均与选择器1的输入端连接；所述选择器1的输出端与复合域乘法逆单元的输入端相连接；所述复合域乘法逆单元的输出端与合成矩阵乘法单元2的输入端相连接；所述合成矩阵乘法单元2的输出端P_A、输出端P_V、输出端P_C分别与常数加单元3的输入端、选择器2的输入端、常数加单元4的输入端一一对应连接；所述常数加单元3的输出端和常数加单元4的输出端均与选择器2的输入端连接；所述选择器2的输出端与字节数据输出端口相连接；所述选择器1和选择器2的选择端均与控制信号输入端口相连接；

所述应用于AES与Camellia密码算法的可重构S盒电路结构有三个工作模式：AES加密S盒工作模式、AES解密S盒工作模式和Camellia S盒工作模式；在选择信号的控制下，选择器1和选择器2分别选择不同的信号通道，从而实现不同的工作模式；在AES加密S盒工作模式下，选择器1输出合成矩阵乘法单元1的输出端P_A上的运算结果，选择器2输出常数加单元3的运算结果；在AES解密S盒工作模式下，选择器1输出常数加单元1的运算结果，选择器2输出合成矩阵乘法单元2的输出端P_V上的运算结果；在Camellia S盒工作模式下，选择器1输出常数加单元2的运算结果，选择器2输出常数加单元4的运算结果；所述的选择信号由控制信号输入端口输入。

优选的，所述合成矩阵乘法单元1实现合成矩阵乘法运算Φ×；所述合成矩阵Φ由AES加密S盒中的常数矩阵D_A、AES解密S盒中的常数矩阵Q'_A、Camellia S盒中的常数矩阵Q_Cf组合而成；合成矩阵乘法单元1的输出端P_A、输出端P_V、输出端P_C一一对应输出常数矩阵乘法D_A×的运算结果、常数矩阵乘法Q'_A×的运算结果和常数矩阵乘法Q_Cf×的运算结果；

所述合成矩阵乘法单元2实现合成矩阵乘法运算Ψ×；所述合成矩阵Ψ由AES加密S盒中的常数矩阵Q_A、AES解密S盒中的常数矩阵D'_A、Camellia S盒中的常数矩阵Q_Ch组合而成；合成矩阵乘法单元2的输出端P_A、输出端P_V、输出端P_C一一对应输出常数矩阵乘法Q_A×的运算结果、常数矩阵乘法D'_A×的运算结果和常数矩阵乘法Q_Ch×的运算结果；

所述常数加单元1实现AES解密S盒中的加常数d_A运算；

所述常数加单元2实现Camellia S盒中的加常数d_Cf运算；

所述常数加单元3实现AES加密S盒中的加常数c_A运算；

所述常数加单元4实现Camellia S盒中的加常数c_Ch运算；

所述复合域乘法逆单元实现输入字节在复合域上乘法逆运算。

优选的，所述的常数d_A为常数矩阵Q'_A与常数c_A的乘积；

所述常数d_Cf为常数矩阵D_C与常数c_Cf的乘积；

所述常数c_A为AES密码算法中指定的仿射运算中的常数向量；

所述常数c_Cf为Camellia密码算法中指定的仿射运算f中的常数向量；

所述常数c_Ch为Camellia密码算法中指定的仿射运算h中的常数向量；

所述常数矩阵Q'_A为常数矩阵D_A与常数矩阵M'_A的乘积；

所述常数矩阵Q_Cf为常数矩阵D_C与常数矩阵M_Cf的乘积；

所述常数矩阵Q_A为常数矩阵M_A与常数矩阵D'_A的乘积；

所述常数矩阵Q_Ch为常数矩阵M_Ch与常数矩阵D'_C的乘积；

所述常数矩阵D_A为映射矩阵，其作用是将AES密码算法中指定的GF(2⁸)域上的元素映射到目标复合域上；

所述常数矩阵D'_A为映射矩阵，其作用是将目标复合域上的元素映射到AES密码算法中指定的GF(2⁸)域上；

所述常数矩阵D_C为映射矩阵，其作用是将Camellia密码算法中指定的GF((2⁴)²)域上的元素映射到目标复合域上；

所述常数矩阵D'_C为映射矩阵，其作用是将目标复合域上的元素映射到Camellia密码算法中指定的GF((2⁴)²)域上；

所述常数矩阵M_A为AES密码算法中指定的加密流程仿射运算中的常数矩阵；

所述常数矩阵M'_A为AES密码算法中指定的解密流程仿射运算中的常数矩阵；

所述常数矩阵M_Cf为Camellia密码算法中指定的仿射运算f中的常数矩阵；

所述常数矩阵M_Ch为Camellia密码算法中指定的仿射运算h中的常数矩阵；

所述复合域为任意与GF(2⁸)域同构的复合域。

本实用新型提供的应用于AES与Camellia密码算法的可重构S盒电路结构，基于复合域实现有限域乘法逆，并通过复用有限域乘法逆单元方式，实现AES加密S盒运算、AES解密S盒运算和Camellia S盒运算的可重构功能，可以大大减少了电路面积，同时可重构S盒中的合成矩阵结构有利于电路优化效率的提高，从而进一步减少电路面积。

附图说明

附图1是本实用新型具体实施方式的应用于AES与Camellia密码算法的可重构S盒电路结构示意图；

附图2是本实用新型具体实施方式的应用于AES与Camellia密码算法的可重构S盒电路结构在AES加密S盒工作模式下的示意图；

附图3是本实用新型具体实施方式的应用于AES与Camellia密码算法的可重构S盒电路结构在AES解密S盒工作模式下的示意图；

附图4是本实用新型具体实施方式的应用于AES与Camellia密码算法的可重构S盒电路结构在Camellia S盒工作模式下的示意图。

具体实施方式

下面结合附图对本实用新型提供的应用于AES与Camellia密码算法的可重构S盒电路结构的具体实施方式做详细说明。

本具体实施方式提供了一种应用于AES与Camellia密码算法的可重构S盒电路结构。附图1是本实用新型具体实施方式的应用于AES与Camellia密码算法的可重构S盒电路结构示意图。

如图1所示，本具体实施方式提出的应用于AES与Camellia密码算法的可重构S盒电路结构包括：合成矩阵乘法单元1、合成矩阵乘法单元2、常数加单元1、常数加单元2、常数加单元3、常数加单元4、复合域乘法逆单元、选择器1、选择器2、字节数据输入端口、字节数据输出端口和控制信号输入端口，所述选择器1和所述选择器2均为三选一选择器。

所述合成矩阵乘法单元1的输入端口与字节数据输入端口相连接；合成矩阵乘法单元1的输出端P_A、输出端P_V、输出端P_C分别与选择器1输入端、常数加单元1的输入端、常数加单元2的输入端一一对应连接；所述常数加单元1的输出端和常数加单元2的输出端均与选择器1的输入端连接；所述选择器1的输出端与复合域乘法逆单元的输入端相连接；所述复合域乘法逆单元的输出端与合成矩阵乘法单元2的输入端相连接；所述合成矩阵乘法单元2的输出端P_A、输出端P_V、输出端P_C分别与常数加单元3的输入端、选择器2的输入端、常数加单元4的输入端一一对应连接；所述常数加单元3的输出端和常数加单元4的输出端均与选择器2的输入端连接；所述选择器2的输出端与字节数据输出端口相连接；所述选择器1和选择器2的选择端均与控制信号输入端口相连接。

合成矩阵乘法单元1实现合成矩阵乘法运算Φ×，合成矩阵Φ由AES加密S盒中的常数矩阵D_A、AES解密S盒中的常数矩阵Q'_A、Camellia S盒中的常数矩阵Q_Cf组合而成，即

合成矩阵乘法单元1的输出端P_A、输出端P_V、输出端P_C一一对应输出常数矩阵乘法D_A×的运算结果、常数矩阵乘法Q'_A×的运算结果和常数矩阵乘法Q_Cf×的运算结果。

所述合成矩阵乘法单元2实现合成矩阵乘法运算Ψ×；所述合成矩阵Ψ由AES加密S盒中的常数矩阵Q_A、AES解密S盒中的常数矩阵D'_A、Camellia S盒中的常数矩阵Q_Ch组合而成，即

合成矩阵乘法单元2的输出端P_A、输出端P_V、输出端P_C一一对应输出常数矩阵乘法Q_A×的运算结果、常数矩阵乘法D'_A×的运算结果和常数矩阵乘法Q_Ch×的运算结果。

所述常数加单元1实现AES解密S盒中的加常数d_A运算；所述常数加单元2实现Camellia S盒中的加常数d_Cf运算；所述常数加单元3实现AES加密S盒中的加常数c_A运算；所述常数加单元4实现Camellia S盒中的加常数c_Ch运算；所述复合域乘法逆单元实现输入字节在复合域上乘法逆运算。

本具体实施方式所述的应用于AES与Camellia密码算法的可重构S盒电路结构有三个工作模式：AES加密S盒工作模式、AES解密S盒工作模式和Camellia S盒工作模式。

AES S盒运算和Camellia S盒运算都是由有限域乘法逆运算和仿射运算构成，但是AES S盒运算和Camellia S盒运算是定义在不同的有限域上。有限域GF(2⁸)域和有限域GF((2⁴)²)域为同构域，本具体实施方式通过同构映射可以将这两个域映射到同一个有限域中。因此，当AES密码算法和Camellia密码算法在同一硬件平台实现时，可以通过运算单元复用方式对有限域乘法逆进行复用，这样可以大大降低电路面积。

由于基于复合域GF((2⁴)²)域或基于复合域GF(((2²)²)²)域的有限域乘法逆电路的硬件复杂度要远远小于基于GF(2⁸)域的有限域乘法逆电路，因此本具体实施方式进一步将AES S盒中的有限域乘法逆运算和Camellia S盒中的有限域乘法逆运算映射到同一个复合域中实现，并通过复用有限域乘法逆的方式，降低密码算法实现的电路面积。

AES加密S盒工作模式

附图2是本实用新型具体实施方式的应用于AES与Camellia密码算法的可重构S盒电路结构在AES加密S盒工作模式下的示意图。如图2所示，在AES加密S盒工作模式下，可重构S盒输入一个字节向量x，输入的字节向量x首先进入合成矩阵乘法单元1进行合成矩阵乘法运算，即

运算结果D_A×x从合成矩阵乘法单元1的输出端P_A输出，运算结果Q'_A×x从合成矩阵乘法单元1的输出端P_V输出，运算结果Q_Cf×x从合成矩阵乘法单元1的输出端P_C输出。选择器1在选择信号控制下选择合成矩阵乘法单元1的输出端P_A上的运算结果D_A×x输出到复合域乘法逆单元，经过复合域乘法逆单元后输出运算结果运算结果进一步输入到合成矩阵乘法单元2中进行合成矩阵乘法运算，即

运算结果从合成矩阵乘法单元2的输出端P_A输出，运算结果从合成矩阵乘法单元2的输出端P_V输出，运算结果从合成矩阵乘法单元2的输出端P_C输出。其中合成矩阵乘法单元2的输出端P_A上的运算结果进一步进入常数加单元3中进行加常数c_A运算，运算结果为选择器2在选择信号控制下将运算结果从字节数据输出端口输出。对比公式(5)可知，该运算结果即为AES加密S盒运算结果S_A(x)。选择器1和选择器2的选择信号从控制信号输入端口输入。

AES解密S盒工作模式

附图3是本实用新型具体实施方式的应用于AES与Camellia密码算法的可重构S盒电路结构在AES解密S盒工作模式下的示意图。如图3所示，在AES解密S盒工作模式下，可重构S盒输入一个字节向量x，输入的字节向量x首先进入合成矩阵乘法单元1进行合成矩阵乘法运算，即

运算结果D_A×x从合成矩阵乘法单元1的输出端P_A输出，运算结果Q'_A×x从合成矩阵乘法单元1的输出端P_V输出，运算结果Q_Cf×x从合成矩阵乘法单元1的输出端P_C输出。其中合成矩阵乘法单元1的输出端P_V上的运算结果Q'_A×x进一步输入到常数加单元1中进行加常数d_A运算，运算结果为Q'_A×x+d_A。选择器1在选择信号控制下选择常数加单元1的运算结果Q'_A×x+d_A输出到复合域乘法逆单元，经过复合域乘法逆单元后输出运算结果运算结果进一步输入到合成矩阵乘法单元2中进行合成矩阵乘法运算，即

运算结果从合成矩阵乘法单元2的输出端P_A输出，运算结果从合成矩阵乘法单元2的输出端P_V输出，运算结果从合成矩阵乘法单元2的输出端P_C输出。选择器2在选择信号控制下将合成矩阵乘法单元2的输出端P_V上的运算结果从字节数据输出端口输出。对比公式(7)可知，该运算结果即为AES解密S盒运算结果S'_A(x)。选择器1和选择器2的选择信号从控制信号输入端口输入。

Camellia S盒工作模式

附图4是本实用新型具体实施方式的应用于AES与Camellia密码算法的可重构S盒电路结构在Camellia S盒工作模式下的示意图。如图4所示，在Camellia S盒工作模式下，可重构S盒输入一个字节向量x，输入的字节向量x首先进入合成矩阵乘法单元1进行合成矩阵乘法运算，即

运算结果D_A×x从合成矩阵乘法单元1的输出端P_A输出，运算结果Q'_A×x从合成矩阵乘法单元1的输出端P_V输出，运算结果Q_Cf×x从合成矩阵乘法单元1的输出端P_C输出。其中合成矩阵乘法单元1的输出端P_C端口上的运算结果Q_Cf×x进一步输入到常数加单元2中进行加常数d_Cf运算，运算结果为Q_Cf×x+d_Cf。选择器1在选择信号控制下选择常数加单元2的运算结果Q_Cf×x+d_Cf输出到复合域乘法逆单元，经过复合域乘法逆单元后输出运算结果运算结果进一步输入到合成矩阵乘法单元2中进行合成矩阵乘法运算，即

运算结果从合成矩阵乘法单元2的输出端P_A输出，运算结果从合成矩阵乘法单元2的输出端口P_V输出，运算结果从合成矩阵乘法单元2的输出端口P_C输出。其中合成矩阵乘法单元2的输出端P_C上的运算结果进一步输入到常数加单元4中进行加常数c_Ch运算，运算结果为选择器2在选择信号控制下将常数加单元4的运算结果从字节数据输出端口输出。对比公式(9)可知，该运算结果即为AES解密S盒运算结果S_C1(x)。选择器1和选择器2的选择信号从控制信号输入端口输入。

本具体实施方式提供的应用于AES与Camellia密码算法的可重构S盒电路结构，基于复合域实现有限域乘法逆，并通过复用有限域乘法逆单元方式，实现AES加密S盒运算、AES解密S盒运算和Camellia S盒运算的可重构功能，可以大大减少了电路面积，同时可重构S盒中的合成矩阵结构有利于电路优化效率的提高，从而进一步减少电路面积。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (3)

1.一种应用于AES与Camellia密码算法的可重构S盒电路结构，其特征在于，包括：合成矩阵乘法单元1、合成矩阵乘法单元2、常数加单元1、常数加单元2、常数加单元3、常数加单元4、复合域乘法逆单元、选择器1、选择器2、字节数据输入端口、字节数据输出端口和控制信号输入端口，所述选择器1和所述选择器2均为三选一选择器；

所述合成矩阵乘法单元1的输入端口与字节数据输入端口相连接；合成矩阵乘法单元1的输出端P_A、输出端P_V、输出端P_C分别与选择器1输入端、常数加单元1的输入端、常数加单元2的输入端一一对应连接；所述常数加单元1的输出端和常数加单元2的输出端均与选择器1的输入端连接；所述选择器1的输出端与复合域乘法逆单元的输入端相连接；所述复合域乘法逆单元的输出端与合成矩阵乘法单元2的输入端相连接；所述合成矩阵乘法单元2的输出端P_A、输出端P_V、输出端P_C分别与常数加单元3的输入端、选择器2的输入端、常数加单元4的输入端一一对应连接；所述常数加单元3的输出端和常数加单元4的输出端均与选择器2的输入端连接；所述选择器2的输出端与字节数据输出端口相连接；所述选择器1和选择器2的选择端均与控制信号输入端口相连接；

所述应用于AES与Camellia密码算法的可重构S盒电路结构有三个工作模式：AES加密S盒工作模式、AES解密S盒工作模式和Camellia S盒工作模式；在选择信号的控制下，选择器1和选择器2分别选择不同的信号通道，从而实现不同的工作模式；在AES加密S盒工作模式下，选择器1输出合成矩阵乘法单元1的输出端P_A上的运算结果，选择器2输出常数加单元3的运算结果；在AES解密S盒工作模式下，选择器1输出常数加单元1的运算结果，选择器2输出合成矩阵乘法单元2的输出端P_V上的运算结果；在Camellia S盒工作模式下，选择器1输出常数加单元2的运算结果，选择器2输出常数加单元4的运算结果；所述的选择信号由控制信号输入端口输入。

2.根据权利要求1所述的应用于AES与Camellia密码算法的可重构S盒电路结构，其特征在于，所述合成矩阵乘法单元1实现合成矩阵乘法运算Φ×；

所述合成矩阵Φ由AES加密S盒中的常数矩阵D_A、AES解密S盒中的常数矩阵Q′_A、Camellia S盒中的常数矩阵Q_Cf组合而成；合成矩阵乘法单元1的输出端P_A、输出端P_V、输出端P_C一一对应输出常数矩阵乘法D_A×的运算结果、常数矩阵乘法Q′_A×的运算结果和常数矩阵乘法Q_Cf×的运算结果；

所述合成矩阵乘法单元2实现合成矩阵乘法运算Ψ×；所述合成矩阵Ψ由AES加密S盒中的常数矩阵Q_A、AES解密S盒中的常数矩阵D′_A、Camellia S盒中的常数矩阵Q_Ch组合而成；合成矩阵乘法单元2的输出端P_A、输出端P_V、输出端P_C一一对应输出常数矩阵乘法Q_A×的运算结果、常数矩阵乘法D′_A×的运算结果和常数矩阵乘法Q_Ch×的运算结果；

所述常数加单元1实现AES解密S盒中的加常数d_A运算；

所述常数加单元2实现Camellia S盒中的加常数d_Cf运算；

所述常数加单元3实现AES加密S盒中的加常数c_A运算；

所述常数加单元4实现Camellia S盒中的加常数c_Ch运算；

所述复合域乘法逆单元实现输入字节在复合域上乘法逆运算。

3.根据权利要求2所述的应用于AES与Camellia密码算法的可重构S盒电路结构，其特征在于，所述的常数d_A为常数矩阵Q′_A与常数c_A的乘积；

所述常数d_Cf为常数矩阵D_C与常数c_Cf的乘积；

所述常数c_A为AES密码算法中指定的仿射运算中的常数向量；

所述常数c_Cf为Camellia密码算法中指定的仿射运算f中的常数向量；

所述常数c_Ch为Camellia密码算法中指定的仿射运算h中的常数向量；

所述常数矩阵Q′_A为常数矩阵D_A与常数矩阵M′_A的乘积；

所述常数矩阵Q_Cf为常数矩阵D_C与常数矩阵M_Cf的乘积；

所述常数矩阵Q_A为常数矩阵M_A与常数矩阵D′_A的乘积；

所述常数矩阵Q_Ch为常数矩阵M_Ch与常数矩阵D′_C的乘积；

所述常数矩阵D_A为映射矩阵，其作用是将AES密码算法中指定的GF(2⁸)域上的元素映射到目标复合域上；

所述常数矩阵D′_A为映射矩阵，其作用是将目标复合域上的元素映射到AES密码算法中指定的GF(2⁸)域上；

所述常数矩阵D_C为映射矩阵，其作用是将Camellia密码算法中指定的GF((2⁴)²)域上的元素映射到目标复合域上；

所述常数矩阵D′_C为映射矩阵，其作用是将目标复合域上的元素映射到Camellia密码算法中指定的GF((2⁴)²)域上；

所述常数矩阵M_A为AES密码算法中指定的加密流程仿射运算中的常数矩阵；

所述常数矩阵M′_A为AES密码算法中指定的解密流程仿射运算中的常数矩阵；

所述常数矩阵M_Cf为Camellia密码算法中指定的仿射运算f中的常数矩阵；

所述常数矩阵M_Ch为Camellia密码算法中指定的仿射运算h中的常数矩阵；

所述复合域为任意与GF(2⁸)域同构的复合域。