CN109039583A - 复用轮变换电路、aes加密电路及加密方法 - Google Patents

Abstract

本发明适用于加密技术领域，提供了一种复用轮变换电路、AES加密电路及加密方法，本发明提出的AES加密轮变换复用电路通过常数矩阵的合并与合成运算，将AES密码算法中的所有线性变换运算组合成两个合成矩阵，合成矩阵Δ与合成矩阵Λ，从而缩短AES加密轮变换电路的关键路径，同时降低电路实现面积，并通过复用合成矩阵乘法运算单元1、复合域乘法逆运算单元及合成矩阵乘法运算单元2实现普通轮变换及末轮变换，从而节省大量电路资源。

Description

复用轮变换电路、AES加密电路及加密方法

技术领域

本发明属于加密技术领域，提供了一种复用轮变换电路、AES加密电路及其加密方法。

背景技术

AES(Advanced Encryption Standard，高级加密标准)是由美国国家标准与技术研究院2001年制定的新一代分组对称密码算法，用于取代原来的DES (Data EncryptionStandard，数据加密标准)。目前，AES密码算法已经被多个国际标准组织所采用，是目前使用最广泛的分组密码算法。

AES密码算法的数据分组长度为128比特，密钥长度有128，192和256 比特三种，分别称为AES-128，AES-192，AES-256，AES算法是一个迭代算法，每一个迭代可以称为轮变换，密钥长度不同，轮变换数量也不同，AES-128， AES-192，AES-256的轮变换数量N_r分别为10，12，14。AES加密流程如附图 1所示，输入的明文数据首先进行密钥加运算；然后经过N_r-1轮普通轮变换，在每个普通轮变换中按顺序进行字节替换、行移位、列混合和密钥加四个子运算；最后经过一轮末轮变换，末轮变换按顺序进行字节替换、行移位和密钥加三个子运算。

T盒实现方式是目前轮变换电路实现中最常用的运算单元合并实现方式。T 盒实现通过预计算方式将S盒、行移位和列混合等运算的运算结果预存一个存储运算单元中，以查询表的方式实现S盒、行移位和列混合合并运算功能。T 盒实现减少了整个轮变换电路的关键路径，因此T盒实现方式主要应用在高速 AES电路设计中。T盒实现方式虽然可以加快数据处理速度，但也大大增加了电路面积，Rach等人将基于复合域S盒/逆S盒中最后一级GF(24)乘法器、映射矩阵/逆映射运算、仿射/逆仿射运算、列混合/逆列混合运算和密钥加运算等五个运算合并成一个运算单元，合并运算单元缩短了电路关键路径，但同时也大大增加了电路面积。在已有的公开文献中，所提出的基于合并运算的AES轮变换电路，都是以增加电路面积为代价对关键路径长度进行了优化。

发明内容

本发明实施例提供一种AES加密电路，旨在解决现有的基于合并运算的 AES轮变换电路，都是以增加电路面积为代价对关键路径长度进行优化的问题。

本发明是这样实现的，一种复用轮变换电路，所述复用轮变换电路用于实现首轮变换、普通轮变换或末轮变换，所述复用轮变换电路包括：

合成矩阵乘法运算单元1、复合域乘法逆运算单元、二选一选择器1、合成矩阵乘法运算单元2、常数加运算单元1、常数加运算单元2及二选一选择器2；

合成矩阵乘法运算单元1的输入端与反馈数据输入端连接的，输出端与复合域乘法逆运算单元的输入端连接，复合域乘法逆运算单元的输出端与选择器 1的一输入端连接，选择器1的另一输入端与初始数据输入端口连接，选择器1 的输出端及密钥输入端均与合成矩阵乘法运算单元2的输入端连接，合成矩阵乘法运算单元2的三个输出端分别与选择器2、常数加运算单元1及常数加运算单元2的输入端连接，常数加运算单元1的输出端与选择器2的另一输入端连接，常数加运算单元2的输出端与密文数据输出端连接，选择器2的输出端与反馈数据输出端连接；

其中，合成矩阵乘法运算单元1，将合成矩阵Δ与从反馈数据输入端输入的列向量D_v＝[d₀,d₁,d₂,d₃]^T进行乘法运算，将运算后的矩阵L_v＝[l₀,l₁,l₂,l₃]^T输出到复合域乘法逆运算单元，其中，合成矩阵Δ的表达式如下：

复合域乘法逆运算单元，将数据向量L_v＝[l₀,l₁,l₂,l₃]^T中的每个节进行复合域乘法逆运算，并将运算后的矩阵I_v＝[i₀,i₁,i₂,i₃]^T输出到选择器1；

在进行首轮变换运算时，选择器1将从明文数据输入端输入的列向量 T_v＝[t₀,t₁,t₂,t₃]^T输出到合成矩阵乘法运算单元2，在进行普通轮变换运算及末轮变换运算时，选择器1将从复合域乘法逆运算单元输出的列向量号I_v＝[i₀,i₁,i₂,i₃]^T输出到合成矩阵乘法运算单元2；

合成矩阵乘法运算单元2，将选择器1输出的数据矩阵N_v＝[n₀,n₁,n₂,n₃]^T和密钥向量K_v＝[k₀,k₁,k₂,k₃]^T组合成一个列向量P_v＝[n₀,n₁,n₂,n₃,k₁,k₂,k₃,k₄]^T，并将合成矩阵Λ与列向量P_v进行乘法运算，将乘法运算结果的第一行至第四行组成的向量 Q_f＝[q_f0,q_f1,q_f2,q_f3,]^T输出到选择器2；乘法运算结果的第五行至第八行组成的向量Q_n＝[q_n0,q_n1,q_n2,q_n3,]^T输出至常数加运算单元1，乘法运算结果第九行至第十二行组成的向量Q_l＝[q_l0,q_l1,q_l2,q_l3,]^T输出常数加运算单元2，合成矩阵Λ表达式如下：

常数加运算单元1，将合成矩阵乘法运算单元2输出的向量 Q_n＝[q_n0,q_n1,q_n2,q_n3]^T与常数向量Ω_v＝[ω₀,ω₁,ω₂,ω₃]^T相加运算，运算后的矩阵 R_n＝[r_n0,r_n1,r_n2,r_n3]^T输出到二选一选择器2，其中常数ω为AES S盒中仿射运算所指定的字节常数，；

常数加运算单元2，将合成矩阵乘法运算单元2输出的向量 Q_l＝[q_l0,q_l1,q_l2,q_l3]^T与常数向量Ω_v＝[ω₀,ω₁,ω₂,ω₃]^T相加运算，运算后的矩阵 R_l＝[r_l0,r_l1,r_l2,r_l3]^T从密文数据输出端口输出；

二选一选择器2，在进行第一轮运算时，将合成矩阵乘法运算单元2输出的向量Q_f＝[q_f0,q_f1,q_f2,q_f3]^T通过反馈数据输出端反馈至反馈数据输入端，在进行第二轮至Nr轮运算时，选择器2将常数加运算单元1输出的向量 R_n＝[r_n0,r_n1,r_n2,r_n3]^T通过反馈数据输出端反馈至反馈数据输入端。

本发明还提供一种AES加密电路，所述AES加密电路包括：

一个复用轮变换电路，寄存器1及寄存器2，寄存器1的输入端与复用轮变换电路的反馈数据输出端连接，输入端与寄存器2的输入端连接，寄存器2 的输出端与复用轮变换电路的反馈数据输入端连接；

寄存器1及寄存器2的数据位宽均为16字节。

本发明还提供一种AES加密电路，所述AES加密电路包括：

两个复用轮变换电路，寄存器1及寄存器2，其中，寄存器1的输入端与两个复用轮变换电路的反馈数据输出端连接，输入端与寄存器2的输入端连接，寄存器2的输出端与两个复用轮变换电路的反馈数据输入端连接；

寄存器1及寄存器2的数据位宽均为16字节。

本发明还提供一种AES加密电路，所述AES加密电路包括：

四个复用轮变换电路及寄存器，其中，寄存器的输入端分别与四个复用轮变换电路的反馈数据输出端连接，输出端分别与四个复用轮变换电路的反馈数据输入端连接；

寄存器的数据位宽均为16字节。

本发明还提供一种基于AES加密电路的AES加密方法，所述方法包括如下步骤：

S1、AES加密电路的前4循环进行首轮变换，数据从明文数据输入端口输入，经复用轮变换电路的运算，将运算结果Q_f输出至寄存器1，复用轮变换电路运算四次后，寄存器1将存储的数据输入寄存器2，即完成首轮变换；

S2、AES加密电路的第5～4N_r次循环进行普通轮变换，普通轮变换是指寄存器2将一组4字节的数据经反馈数据输入端输入复用轮变换电路，经复用轮变换电路的运算，将运算结果R_n输出至寄存器1，复用轮变换电路每循环四次，寄存器1将存储的数据输入寄存器2，即完成一轮普通轮变换，进行下轮普通轮变换，直至完成N_r-1轮普通轮变换；

S3、AES加密电路的第(4N_r+1)～4(N_r+1)次循环进行末轮变换，寄存器2每次将一组4字节的数据经反馈数据输入端输入复用轮变换电路，经复用轮变换电路的4次运算，从密文数据输出端输出的数据向量R_l即为密文。

本发明还提供一种基于AES加密电路的AES加密方法，方法包括如下步骤：

S1、AES加密电路的前2循环进行首轮变换，两个复用轮变换电路同时进行首轮变换运算，在首轮变换运算中，数据从明文数据输入端口输入，经复用轮变换电路的运算，将运算结果Q_f输出至寄存器1，两个复用轮变换电路在运算两次后，寄存器1将存储的数据输入寄存器2，即完成首轮变换；

S2、AES加密电路的第3～2N_r次循环进行普通轮变换，两个复用轮变换电路同时进行普通轮变换运算，在普通轮变换运算中，寄存器2每次将两组4字节的数据经两反馈数据输入端分别输入两个复用轮变换电路，经两个复用轮变换电路的运算，将运算结果R_n输出至寄存器1，两个复用轮变换电路在循环两次后，寄存器1将存储的数据输入寄存器2，即完成一轮普通轮变换，进行下轮普通轮变换，直至完成N_r-1轮普通轮变换；

S3、AES加密电路的第(2N_r+1)～2(N_r+1)次循环进行末轮变换，四个复用轮变换电路同时进行末轮变换运算，在末轮变换运算中，寄存器2每次将两组4 字节的数据经两反馈数据输入端分别输入两个复用轮变换电路，两个复用轮变换电路在运算2次后，从密文数据输出端输出的数据向量R_l即为密文。

本发明还提供一种基于AES加密电路的AES加密方法，所述方法包括如下步骤：

S1、AES加密电路的第一次运算进行首轮变换，四个复用轮变换电路同时进行首轮变换运算，在首轮变换运算中，数据从明文数据输入端口输入，经复用轮变换电路的运算，将运算结果Q_f输出至寄存器；

S2、AES加密电路的第2～N_r次循环进行普通轮变换，四个复用轮变换电路同时进行普通轮变换运算，在普通轮变换运算中，寄存器将四组4字节的数据经四反馈数据输入端分别输入四个复用轮变换电路，经四个复用轮变换电路的运算，将运算结果R_n输出至寄存器，即完成一轮普通轮变换，进行下轮普通轮变换，直至完成N_r-1轮普通轮变换；

S3、AES加密电路的第N_r+1次循环进行末轮变换，四个复用轮变换电路同时进行末轮变换运算，在末轮变换运算中，寄存器2每次四组将4字节的数据经反馈数据输入端分别输入四个复用轮变换电路，四个复用轮变换电路在运算完毕后，从密文数据输出端输出的数据向量R_l即为密文。

本发明提出的AES加密轮变换复用电路通过常数矩阵的合并与合成运算，将AES密码算法中的所有线性变换运算组合成两个合成矩阵，合成矩阵Δ与合成矩阵Λ，从而缩短AES加密轮变换电路的关键路径，同时降低电路实现面积，并通过复用合成矩阵乘法运算单元1、复合域乘法逆运算单元及合成矩阵乘法运算单元2实现首轮变换、普通轮变换及末轮变换，从而节省大量电路资源。

附图说明

图1为本发明实施例提供的标准AES加密流程图；

图2为本发明实施例提供的复用轮变换电路的结构示意图；

图3为本发明实施例一提供AES加密电路的结构示意图；

图4为本发明实施例二提供AES加密电路的结构示意图；

图5为本发明实施例三提供AES加密电路的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

现有的运算单元包括：字节替换运算单元、行移位运算单元、列混合运算单元和密钥加运算单元，上述运算单元的运算公式具体如下

假设轮变换运算的输入状态矩阵为：

1.字节替换运算单元

字节替换运算单元进行字节替换运算，通常称为S盒运算，S盒运算是将状态矩阵中的每个字节根据字节替换表进行替换操作。假设经过S盒运算后的状态矩阵为：

则S盒运算可以表达为：

其中S()为S盒运算函数。S盒运算是轮变换四个运算中唯一的非线性运算，也是运算复杂度最高的运算，因此S盒电路占据了整个AES电路的绝大部分面积和功耗。

AES S盒运算中，输入字节首先进行一个有限域GF(2⁸)域上乘法逆运算，然后进行一个仿射运算，其表达式为：

其中x为输入字节，()_A ^-1为GF(2⁸)域上的乘法逆运算，τ为8×8bit常数矩阵，ω为字节常数，τ和ω用于完成S盒中的仿射运算。

本发明所涉及的GF(2⁸)域为AES密码算法中所指定的GF(2⁸)域，不可约多项式为

f(x)＝x⁸+x⁴+x³+x+1

常数矩阵τ和字节常数ω分别为：

在众多S盒实现方式中，基于复合域的S盒实现具有最小的电路面积。复合域S盒通过数学变换将S盒中的主要运算单元—GF(2⁸)域乘法逆运算单元映射到复合域中实现。复合域乘法逆运算的计算复杂度要远远小于GF(2⁸)域乘法逆的计算复杂度，因而可以大大减少S盒电路实现的硬件复杂度。

基于复合域的AES S盒运算表达式为：

其中()_C ^-1为复合域上的乘法逆运算，复合域为任意与GF(2⁸)域同构的复合域，δ为8×8bit映射矩阵，其作用是将输入字节x从GF(2⁸)域映射到复合域，δ′为δ逆矩阵，其作用是将复合域乘法逆运算结果从复合域映射回到GF(2⁸)域。

在有限域中，加法运算为位异或逻辑运算。根据 因此，常数加运算+ω在硬件实现时，加0运算可以直接省略掉，加1运算可以用两种方法代替异或逻辑运算：1.任意两个变量的异或逻辑采用同或逻辑代替；2.任意两个变量的采用异或逻辑+取反逻辑实现。由于同或逻辑门与异或逻辑门的电路面积和延时几乎相同，同时相比于异或逻辑门，反向逻辑门的电路面积和延时可以忽略，因此，在S盒硬件实现时，常数加运算+ω电路面积和延时可以忽略不计。

2.行移位运算单元

行移位运算单元进行行移位运算，行移位运算是一个简单的运算，在这个运算中，状态矩阵的第一行不变换，第二，三，四行分别向左移位一个字节，二个字节，和三个字节。假设经过行移位运算后的状态矩阵为：

行移位之后的状态矩阵可以表达为：

在硬件实现中，行移位运算不需要消耗任何逻辑电路资源，只需调整总线位置即可实现行移位运算。

3.列混合运算单元

列混合运算单元进行混合列运算，在列混合运算中，状态矩阵的每一列可以视为环R上的一个三次多项式，则列混合运算定义为状态矩阵的各个列多项式与一个常数多项式在环R上的乘积。假设经过列混合运算后的状态矩阵为：

列混合运算的表达式为：

其中矩阵Φ为列混合常数矩阵，常数矩阵Φ中的分别为GF(2⁸) 域上乘常数×{03}₁₆、×{02}₁₆、×{01}₁₆的矩阵形式，本发明中{}₁₆表示常数的十六进制形式。

4.密钥加运算单元

密钥加运算单元进行密钥加运算，密钥加运算也是一个很简单的运算，密钥加运算定义为状态矩阵加上子密钥矩阵，这里的加法运算为GF(2)域加法运算，即位异或运算。假设经过密钥加运算后的状态矩阵为：

密钥加运算表达式为：

其中矩阵K为子密钥矩阵，子密钥矩阵由输入的原始密钥通过密钥扩展算法产生，子密钥矩阵也为4×4字节矩阵。

普轮变换中的四个运算单元可以单独实现，也可以将相邻的几个运算单元合并成一个运算单元进行实现。运算单元单独实现的轮变换电路不仅浪费电路资源，且关键路径较长。本发明根据轮变换公式，通过常数矩阵的合并与合成运算，对轮变换中的线性运算进行合并。根据上述中轮变换中的各个子运算公式，可以得出轮变换中的普通轮变换公式为：

将上述公式中具有相同输入的输出变量r_x,y划分一组，则每一列输出变量可以组成一组，上述公式共可以划分成四个分组。这四个分组具有相同运算操作，并在硬件实现时具有相同的电路运算单元。每一分组输出变量都可以表达为线性方程形式：

上式中的输入变量和输出变量在每一分组中对应的变量为：

组I:组II:

组III:组IV:

为了减少电路实现面积，本发明进一步将S盒中的GF(28)乘法逆映射到复合域中，映射后的普通轮变换分组公式为：

根据上述各个运算公式，同样可以得出末轮变换公式为：

按照普通轮变换分组，将上述末轮变换公式也可以分成四个分组，末轮变换分组公式为：

分组公式中的输入变量和输出变量在每一分组中对应的变量与普通轮变换相同。将末轮变换中的S盒运算映射到复合域中，则末轮变换分组公式为：

首轮变换只有一个密钥加运算，因此首轮变换的表达式为：

首轮变换同样可以分成四个分组，分组与普通轮变换、末轮变换略有不同：

组I:组II:

组III:组IV:

与普通轮变换/末轮变换分组相比，轮变换的数据输入状态矩阵D的分组有所不同，数据输出状态矩阵R和密钥输入状态矩阵K的分组相同。首轮变换分组公式为：

图2为本发明实施例提供的复用轮变换电路的结构示意图，为了便于说明，仅示出与本发明实施例相关的部分。

该复用轮变换电路包括：

合成矩阵乘法运算单元1、复合域乘法逆运算单元、二选一选择器1、合成矩阵乘法运算单元2、常数加运算单元1、常数加运算单元2及二选一选择器2；

合成矩阵乘法运算单元1的输入端与反馈数据输入端连接的，输出端与复合域乘法逆运算单元的输入端连接，复合域乘法逆运算单元的输出端与选择器 1的一输入端连接，选择器1的另一输入端与初始数据输入端口连接，选择器1 的输出端及密钥输入端均与合成矩阵乘法运算单元2的输入端连接，合成矩阵乘法运算单元2的三个输出端分别与选择器2、常数加运算单元1及常数加运算单元2的输入端连接，常数加运算单元1的输出端与选择器2的另一输入端连接，常数加运算单元2的输出端与密文数据输出端连接，选择器2的输出端与反馈数据输出端连接。

合成矩阵乘法运算单元1，其数据位宽为4字节，将合成矩阵Δ与列向量D_v进行乘法运算，列向量D_v是从反馈数据输入端输入的，合成矩阵Δ由四个常数矩阵δ组合而成，常数矩阵δ为映射矩阵，其作用是将GF(2⁸)域上的元素映射到复合域上，本发明实施例中的GF(2⁸)域为AES密码算法中指定的GF(2⁸)域，合成矩阵Δ的表达式如下：

合成矩阵乘法运算单元1表达式为：

将运算结果L_v＝[l₀,l₁,l₂,l₃]^T进一步输出到复合域乘法逆运算单元；

复合域乘法逆运算单元，其数据位宽为4字节，对数据向量L_v＝[l₀,l₁,l₂,l₃]^T中的每个字节进行复合域上的乘法逆运算，这里的复合域为任意与GF(2⁸)域同构的复合域，复合域乘法逆运算单元的具体表达形式为：

运算结果I_v＝[i₀,i₁,i₂,i₃]^T进一步输出到选择器1；

二选一选择器1，在进行首轮变换运算时，选择器1将从明文数据输入端输入的列向量T_v＝[t₀,t₁,t₂,t₃]^T输出到合成矩阵乘法运算单元2，在进行普通轮变换运算及末轮变换运算时，选择器1将从复合域乘法逆运算单元输出的列向量号 I_v＝[i₀,i₁,i₂,i₃]^T输出到合成矩阵乘法运算单元2，二选一选择器1的输出信号为 N_v＝[n₀,n₁,n₂,n₃]^T，二选一选择器1的具体表达形式为：

合成矩阵乘法运算单元2，其数据位宽为4字节，将数据向量 N_v＝[n₀,n₁,n₂,n₃]^T和密钥向量K_v＝[k₀,k₁,k₂,k₃]^T组合成一个列向量 P_v＝[n₀,n₁,n₂,n₃,k₁,k₂,k₃,k₄]^T，并将合成矩阵Λ与列向量P_v进行乘法运算，合成矩阵Λ由常数矩阵λ₃、λ₂、λ₁、组合而成，其中常数矩阵λ₃为常数矩阵常数矩阵τ和常数矩阵δ′的乘积，即常数矩阵λ₂为常数矩阵常数矩阵τ和常数矩阵δ′的乘积，即常数矩阵λ₁为常数矩阵常数矩阵τ和常数矩阵δ′的乘积，即常数矩阵分别为GF(2⁸)域上乘常数×{03}₁₆、×{02}₁₆、×{01}₁₆的矩阵形式；常数矩阵τ为AES S盒中仿射运算所指定的常数矩阵；常数矩阵δ′为映射矩阵，其作用是将复合域上的元素映射到GF(2⁸)域上，合成矩阵Λ的表达式具体如下：

合成矩阵乘法运算单元2可以用具体公式进行表达为：

将乘法运算结果的第一行至第四行组成的向量Q_f＝[q_f0,q_f1,q_f2,q_f3,]^T输出到选择器2；乘法运算结果的第五行至第八行组成的向量Q_n＝[q_n0,q_n1,q_n2,q_n3,]^T输出至常数加运算单元1，乘法运算结果第九行至第十二行组成的向量 Q_l＝[q_l0,q_l1,q_l2,q_l3,]^T输出常数加运算单元2。

常数加运算单元1，其数据位宽为4字节，将合成矩阵乘法运算单元2输出的向量Q_n＝[q_n0,q_n1,q_n2,q_n3,]^T与常数向量Ω_v＝[ω,ω,ω,ω]^T相加运算，其中常数ω为 AES S盒中仿射运算所指定的字节常数，常数加运算单元1的具体表达形式为：

运算结果R_n＝[r_n0,r_n1,r_n2,r_n3,]^T输出到二选一选择器2中；

常数加运算单元2，其数据位宽为4字节，常数加运算单元2将合成矩阵乘法运算单元2输出的向量Q_l＝[q_l0,q_l1,q_l2,q_l3,]^T与常数向量Ω_v＝[ω,ω,ω,ω]^T相加运算，其中常数ω为AES S盒中仿射运算所指定的字节常数，常数加运算单元2 的具体表达形式为：

运算结果R_l＝[r_l0,r_l1,r_l2,r_l3,]^T从密文数据输出端口输出；

二选一选择器2，在进行首轮变换运算时，将合成矩阵乘法运算单元2输出的向量Q_f＝[q_f0,q_f1,q_f2,q_f3]^T通过反馈数据输出端反馈至反馈数据输入端，在进行普通轮变换运算时，选择器2将常数加运算单元1输出的向量 R_n＝[r_n0,r_n1,r_n2,r_n3]^T通过反馈数据输出端反馈至反馈数据输入端，选择器2输出信号为F_v＝[f₀,f₁,f₂,f₃]^T，二选一选择器2的具体表达形式为：

本发明提出的AES加密轮变换复用电路通过常数矩阵的合并与合成运算，将AES密码算法中的所有线性变换运算组合成两个合成矩阵，合成矩阵Δ与合成矩阵Λ，从而缩短AES加密轮变换电路的关键路径，同时降低电路实现面积，并通过复用合成矩阵乘法运算单元1、复合域乘法逆运算单元及合成矩阵乘法运算单元2实现首轮变换、普通轮变换及末轮变换，从而节省大量电路资源。

图3为本发明实施例一提供AES加密电路的结构示意图，为了便于说明，仅示出与本发明实施例相关的部分。

该AES加密电路包括：一个复用轮变换电路，寄存器1及寄存器2，寄存器1的输入端与复用轮变换电路的反馈数据输出端连接，输入端与寄存器2的输入端连接，寄存器2的输出端与复用轮变换电路的反馈数据输入端连接，其中，寄存器1及寄存器2的数据位宽均为16字节；

基于实施例一提供的AES加密电路的加密方法包括如下步骤：

S1、AES加密电路的前4循环进行首轮变换，数据从明文数据输入端口输入，经复用轮变换电路的运算，将运算结果Q_f输出至寄存器1，复用轮变换电路运算四次后，寄存器1将存储的数据输入寄存器2，即完成首轮变换；

S2、AES加密电路的第5～4N_r次循环进行普通轮变换，普通轮变换是指寄存器2将一组4字节的数据经反馈数据输入端输入复用轮变换电路，经复用轮变换电路的运算，将运算结果R_n输出至寄存器1，复用轮变换电路每循环四次，寄存器1将存储的数据输入寄存器2，即完成一轮普通轮变换，进行下轮普通轮变换，直至完成N_r-1轮普通轮变换；

S3、AES加密电路的第(4N_r+1)～4(N_r+1)次循环进行末轮变换，寄存器2每次将一组4字节的数据经反馈数据输入端输入复用轮变换电路，经复用轮变换电路的4次运算，从密文数据输出端输出的数据向量R_l即为密文。

图4为本发明实施例二提供AES加密电路的结构示意图，为了便于说明，仅示出与本发明实施例相关的部分。

该AES加密电路包括：

两个复用轮变换电路，寄存器1及寄存器2，寄存器1的输入端与两个复用轮变换电路的反馈数据输出端连接，输入端与寄存器2的输入端连接，寄存器2的输出端与两个复用轮变换电路的反馈数据输入端连接，其中，寄存器1 及寄存器2的数据位宽均为16字节；

基于实施例二提供的AES加密电路的加密方法包括如下步骤：

S1、AES加密电路的前2循环进行首轮变换，两个复用轮变换电路同时进行首轮变换运算，在首轮变换运算中，数据从明文数据输入端口输入，经复用轮变换电路的运算，将运算结果Q_f输出至寄存器1，两个复用轮变换电路在运算两次后，寄存器1将存储的数据输入寄存器2，即完成首轮变换；

S2、AES加密电路的第3～2N_r次循环进行普通轮变换，两个复用轮变换电路同时进行普通轮变换运算，在普通轮变换运算中，寄存器2每次将两组4字节的数据经两反馈数据输入端分别输入两个复用轮变换电路，经两个复用轮变换电路的运算，将运算结果R_n输出至寄存器1，两个复用轮变换电路在循环两次后，寄存器1将存储的数据输入寄存器2，即完成一轮普通轮变换，进行下轮普通轮变换，直至完成N_r-1轮普通轮变换；

S3、AES加密电路的第(2N_r+1)～2(N_r+1)次循环进行末轮变换，四个复用轮变换电路同时进行末轮变换运算，在末轮变换运算中，寄存器2每次将两组4 字节的数据经两反馈数据输入端分别输入两个复用轮变换电路，两个复用轮变换电路在运算2次后，从密文数据输出端输出的数据向量R_l即为密文。

图5为本发明实施例三提供AES加密电路的结构示意图，为了便于说明，仅示出与本发明实施例相关的部分。

该AES加密电路包括：

四个复用轮变换电路及寄存器，其中，寄存器的输入端分别与四个复用轮变换电路的反馈数据输出端连接，输出端分别与四个复用轮变换电路的反馈数据输入端连接，其中，寄存器的数据位宽均为16字节；

基于实施例三提供的AES加密电路的加密方法包括如下步骤：

S1、AES加密电路的第一次运算进行首轮变换，四个复用轮变换电路同时进行首轮变换运算，在首轮变换运算中，数据从明文数据输入端口输入，经复用轮变换电路的运算，将运算结果Q_f输出至寄存器；

S2、AES加密电路的第2～N_r次循环进行普通轮变换，四个复用轮变换电路同时进行普通轮变换运算，在普通轮变换运算中，寄存器将四组4字节的数据经四反馈数据输入端分别输入四个复用轮变换电路，经四个复用轮变换电路的运算，将运算结果R_n输出至寄存器，即完成一轮普通轮变换，进行下轮普通轮变换，直至完成N_r-1轮普通轮变换；

S3、AES加密电路的第N_r+1次循环进行末轮变换，四个复用轮变换电路同时进行末轮变换运算，在末轮变换运算中，寄存器2每次四组将4字节的数据经反馈数据输入端分别输入四个复用轮变换电路，四个复用轮变换电路在运算完毕后，从密文数据输出端输出的数据向量R_l即为密文。

本发明实施例一、实施例二及实施例三提供的AES加密电路通过矩阵合并与合成运算将复合域映射运算、仿射运算、列混合运算与密钥加运算合并成两个合成矩阵，矩阵Δ与矩阵Λ，基于两合成矩阵的AES加密电路大大减少AES 加密电路的关键路径长度。公共项消除算法是线性运算单元最有效的电路优化方法，研究表明电路规模越大，电路效率越高，因此本发明提供的AES加密电路通过矩阵合并与合成将若干小规模线性运算单元组合成大规模的线性运算，有利于电路优化效率的提高，减少AES加密电路的实现面积。

此外，本发明实施例一、实施例二及实施例三提供的AES加密电路是对复用轮变换电路进行循环来实现首轮变换、普通轮变换或末轮变换，这种循环结构的ASE加密电路进一步节省大量的电路资源；此外，通过对合成矩阵乘法运算单元1、复合域乘法逆运算单元及合成矩阵乘法运算单元2的复用，来构建首轮变换/普通轮变换/末轮变换的复用轮变换运算单元，因此可以进一步节省电路面积和电路资源。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种复用轮变换电路，所述复用轮变换电路用于实现首轮变换、普通轮变换或末轮变换，其特征在于，所述复用轮变换电路包括：

合成矩阵乘法运算单元1、复合域乘法逆运算单元、二选一选择器1、合成矩阵乘法运算单元2、常数加运算单元1、常数加运算单元2及二选一选择器2；

合成矩阵乘法运算单元1的输入端与反馈数据输入端连接的，输出端与复合域乘法逆运算单元的输入端连接，复合域乘法逆运算单元的输出端与选择器1的一输入端连接，选择器1的另一输入端与初始数据输入端口连接，选择器1的输出端及密钥输入端均与合成矩阵乘法运算单元2的输入端连接，合成矩阵乘法运算单元2的三个输出端分别与选择器2、常数加运算单元1及常数加运算单元2的输入端连接，常数加运算单元1的输出端与选择器2的另一输入端连接，常数加运算单元2的输出端与密文数据输出端连接，选择器2的输出端与反馈数据输出端连接；

其中，合成矩阵乘法运算单元1，将合成矩阵Δ与从反馈数据输入端输入的列向量D_v＝[d₀,d₁,d₂,d₃]^T进行乘法运算，将运算后的矩阵L_v＝[l₀,l₁,l₂,l₃]^T输出到复合域乘法逆运算单元，合成矩阵Δ由四个常数矩阵δ组合而成，常数矩阵δ为将GF(2⁸)域上的元素映射到复合域上的映射矩阵，其中，合成矩阵Δ的表达式如下：

复合域乘法逆运算单元，将数据向量L_v＝[l₀,l₁,l₂,l₃]^T中的每个节进行复合域乘法逆运算，复合域为任意与GF(2⁸)域同构的复合域，并将运算后的矩阵I_v＝[i₀,i₁,i₂,i₃]^T输出到选择器1；

二选一选择器1，在进行首轮变换运算时，选择器1将从明文数据输入端输入的列向量T_v＝[t₀,t₁,t₂,t₃]^T输出到合成矩阵乘法运算单元2，在进行普通轮变换运算及末轮变换运算时，选择器1将从复合域乘法逆运算单元输出的列向量号I_v＝[i₀,i₁,i₂,i₃]^T输出到合成矩阵乘法运算单元2，二选一选择器1的输出信号为N_v＝[n₀,n₁,n₂,n₃]^T；

合成矩阵乘法运算单元2，将数据矩阵N_v＝[n₀,n₁,n₂,n₃]^T和密钥向量K_v＝[k₀,k₁,k₂,k₃]^T组合成一个列向量P_v＝[n₀,n₁,n₂,n₃,k₁,k₂,k₃,k₄]^T，并将合成矩阵Λ与列向量P_v进行乘法运算，将乘法运算结果的第一行至第四行组成的向量Q_f＝[q_f0,q_f1,q_f2,q_f3,]^T输出到选择器2；乘法运算结果的第五行至第八行组成的向量Q_n＝[q_n0,q_n1,q_n2,q_n3,]^T输出至常数加运算单元1，乘法运算结果第九行至第十二行组成的向量Q_l＝[q_l0,q_l1,q_l2,q_l3,]^T输出常数加运算单元2，其中，合成矩阵Λ由常数矩阵λ₃、λ₂、λ₁、组合而成，其中，常数矩阵λ₃为常数矩阵常数矩阵τ和常数矩阵δ′的乘积，即常数矩阵λ₂为常数矩阵常数矩阵τ和常数矩阵δ′的乘积，即常数矩阵λ₁为常数矩阵常数矩阵τ和常数矩阵δ′的乘积，即常数矩阵分别为GF(2⁸)域上乘常数×{03}₁₆、×{02}₁₆、×{01}₁₆的矩阵形式，常数矩阵τ为AES S盒中仿射运算所指定的常数矩阵，常数矩阵δ′为将复合域上的元素映射到GF(2⁸)域上的映射矩阵，合成矩阵Λ表达式如下：

常数加运算单元1，将合成矩阵乘法运算单元2输出的向量Q_n＝[q_n0,q_n1,q_n2,q_n3]^T与常数向量Ω_v＝[ω₀,ω₁,ω₂,ω₃]^T相加运算，运算后的矩阵R_n＝[r_n0,r_n1,r_n2,r_n3]^T输出到二选一选择器2，其中常数ω为AES S盒中仿射运算所指定的字节常数，；

常数加运算单元2，将合成矩阵乘法运算单元2输出的向量Q_l＝[q_l0,q_l1,q_l2,q_l3]^T与常数向量Ω_v＝[ω₀,ω₁,ω₂,ω₃]^T相加运算，运算后的矩阵R_l＝[r_l0,r_l1,r_l2,r_l3]^T从密文数据输出端口输出；

二选一选择器2，在进行首轮变换运算时，将合成矩阵乘法运算单元2输出的向量Q_f＝[q_f0,q_f1,q_f2,q_f3]^T通过反馈数据输出端反馈至反馈数据输入端，在进行普通轮变换运算时，选择器2将常数加运算单元1输出的向量R_n＝[r_n0,r_n1,r_n2,r_n3]^T通过反馈数据输出端反馈至反馈数据输入端；

合成矩阵乘法运算单元1、复合域乘法逆运算单元、二选一选择器1、合成矩阵乘法运算单元2、常数加运算单元1、常数加运算单元2、及二选一选择器2的数据输入端及数据输出端的数据位宽均为4个字节。

2.一种AES加密电路，其特征在于，所述AES加密电路包括：

一个如权利要求1所述复用轮变换电路，寄存器1及寄存器2，寄存器1的输入端与复用轮变换电路的反馈数据输出端连接，输入端与寄存器2的输入端连接，寄存器2的输出端与复用轮变换电路的反馈数据输入端连接；

寄存器1及寄存器2的数据位宽均为16字节。

3.根据权利要求1所述的AES加密电路，其特征在于，所述AES加密电路包括：

两个如权利要求1所述复用轮变换电路，寄存器1及寄存器2，其中，寄存器1的输入端与两个复用轮变换电路的反馈数据输出端连接，输入端与寄存器2的输入端连接，寄存器2的输出端与两个复用轮变换电路的反馈数据输入端连接；

寄存器1及寄存器2的数据位宽均为16字节。

4.根据权利要求3所述的AES加密电路，其特征在于，所述AES加密电路包括：

四个如权利要求1所述复用轮变换电路及寄存器，其中，寄存器的输入端分别与四个复用轮变换电路的反馈数据输出端连接，输出端分别与四个复用轮变换电路的反馈数据输入端连接；

寄存器的数据位宽均为16字节。

5.一种基于权利要求2所述AES加密电路的AES加密方法，其特征在于，所述方法包括如下步骤：

S1、AES加密电路的前4循环进行首轮变换，数据从明文数据输入端口输入，经复用轮变换电路的运算，将运算结果Q_f输出至寄存器1，复用轮变换电路运算四次后，寄存器1将存储的数据输入寄存器2，即完成首轮变换；

S2、AES加密电路的第5～4N_r次循环进行普通轮变换，普通轮变换是指寄存器2将一组4字节的数据经反馈数据输入端输入复用轮变换电路，经复用轮变换电路的运算，将运算结果R_n输出至寄存器1，复用轮变换电路每循环四次，寄存器1将存储的数据输入寄存器2，即完成一轮普通轮变换，进行下轮普通轮变换，直至完成N_r-1轮普通轮变换；

S3、AES加密电路的第(4N_r+1)～4(N_r+1)次循环进行末轮变换，寄存器2每次将一组4字节的数据经反馈数据输入端输入复用轮变换电路，经复用轮变换电路的4次运算，从密文数据输出端输出的数据向量R_l即为密文。

6.一种基于权利要求3所述的AES加密电路的AES加密方法，其特征在于，所述方法包括如下步骤：

S1、AES加密电路的前2循环进行首轮变换，两个复用轮变换电路同时进行首轮变换运算，在首轮变换运算中，数据从明文数据输入端口输入，经复用轮变换电路的运算，将运算结果Q_f输出至寄存器1，两个复用轮变换电路在运算两次后，寄存器1将存储的数据输入寄存器2，即完成首轮变换；

S2、AES加密电路的第3～2N_r次循环进行普通轮变换，两个复用轮变换电路同时进行普通轮变换运算，在普通轮变换运算中，寄存器2每次将两组4字节的数据经两反馈数据输入端分别输入两个复用轮变换电路，经两个复用轮变换电路的运算，将运算结果R_n输出至寄存器1，两个复用轮变换电路在循环两次后，寄存器1将存储的数据输入寄存器2，即完成一轮普通轮变换，进行下轮普通轮变换，直至完成N_r-1轮普通轮变换；

S3、AES加密电路的第(2N_r+1)～2(N_r+1)次循环进行末轮变换，四个复用轮变换电路同时进行末轮变换运算，在末轮变换运算中，寄存器2每次将两组4字节的数据经两反馈数据输入端分别输入两个复用轮变换电路，两个复用轮变换电路在运算2次后，从密文数据输出端输出的数据向量R_l即为密文。

7.一种基于权利要求4所述的AES加密电路的AES加密方法，其特征在于，所述方法包括如下步骤：

S1、AES加密电路的第一次运算进行首轮变换，四个复用轮变换电路同时进行首轮变换运算，在首轮变换运算中，数据从明文数据输入端口输入，经复用轮变换电路的运算，将运算结果Q_f输出至寄存器；

S2、AES加密电路的第2～N_r次循环进行普通轮变换，四个复用轮变换电路同时进行普通轮变换运算，在普通轮变换运算中，寄存器将四组4字节的数据经四反馈数据输入端分别输入四个复用轮变换电路，经四个复用轮变换电路的运算，将运算结果R_n输出至寄存器，即完成一轮普通轮变换，进行下轮普通轮变换，直至完成N_r-1轮普通轮变换；

S3、AES加密电路的第N_r+1次循环进行末轮变换，四个复用轮变换电路同时进行末轮变换运算，在末轮变换运算中，寄存器2每次四组将4字节的数据经反馈数据输入端分别输入四个复用轮变换电路，四个复用轮变换电路在运算完毕后，从密文数据输出端输出的数据向量R_l即为密文。