CN109033893A - 基于合成矩阵的aes加密单元、aes加密电路及其加密方法 - Google Patents

Abstract

本发明适用于加密技术领域，提供了一种基于合成矩阵的AES加密单元、AES加密电路及加密方法，本发明提出AES加密单元，用于实现4个字节的AES加密，通过常数矩阵的合并与合成运算，将轮变换中的所有线性变换运算组合成两个合成矩阵，合成矩阵Δ与合成矩阵Λ，从而缩短实现AES加密电路关键路径，同时减少AES加密电路实现面积。

Description

基于合成矩阵的AES加密单元、AES加密电路及其加密方法

技术领域

本发明属于加密技术领域，提供了一种基于合成矩阵的AES加密单元、AES加密电路及加密方法。

背景技术

AES(Advanced Encryption Standard,高级加密标准)是由美国国家标准与技术研究院2001年制定的新一代分组对称密码算法，用于取代原来的DES(Data EncryptionStandard，数据加密标准)。目前，AES密码算法已经被多个国际标准组织所采用，是目前使用最广泛的分组密码算法。

AES密码算法的数据分组长度为128比特，密钥长度有128，192和256比特三种，分别称为AES-128，AES-192，AES-256。AES算法是一个迭代算法，每一个迭代可以称为轮变换，密钥长度不同，轮变换数量也不同，AES-128，AES-192，AES-256的轮变换数量Nr分别为10，12，14。现有的AES加密流程如附图1所示，输入的明文数据首先后进行首轮变换，Nr–1轮普通轮变换，以及末轮变换，首轮变换依次进行密钥加运算及字节替换运算，普通轮变换依次完成行移位运算、列混合运算、密钥加运算及字节替换运算，末轮变换依次完成行移位运算及密钥加运算，通过运算单元的单独运算来实现上述轮变换，不仅浪费电路资源，且关键路径较长。

将相邻的几个运算单元合并成一个运算单元进行实现，T盒实现方式是目前轮变换电路实现中最常用的运算单元合并实现方式，T盒实现通过预计算方式将S盒、行移位和列混合等运算的运算结果预存一个存储运算单元中，以查询表的方式实现S盒、行移位和列混合合并运算功能。T盒实现减少了整个轮变换电路的关键路径，因此T盒实现方式主要应用在高速AES电路设计中。T盒实现方式虽然可以加快数据处理速度，但也大大增加了电路面积，如Rach等人将基于复合域S盒/逆S盒中最后一级GF(2⁴)乘法器、映射矩阵/逆映射运算、仿射/逆仿射运算、列混合/逆列混合运算和密钥加运算等五个运算合并成一个运算单元，合并运算单元缩短了电路关键路径，但同时也大大增加了电路面积。

发明内容

本发明实施例提供一种基于合成矩阵的AES加密单元，旨在解决现有的基于合并运算的AES加密电路，都是以增加电路面积为代价对关键路径长度进行优化的问题。

本发明是这样实现的，一种基于合成矩阵的AES加密单元，包括：

选择器S1、合成矩阵乘法运算单元1、选择器S2、复合域乘法逆运算单元、合成矩阵乘法运算单元2、以及常数加运算单元，选择器S1的一输入端与明文数据输入端连接，另一输入端与反馈数据输入端连接，输出端与合成矩阵乘法运算单元1的输入端连接，合成矩阵乘法运算单元1的输入端还与密钥输入端连接，合成矩阵乘法运算单元1设有三个输出端，其中两个输出端分别与选择器S2的两输入端连接，另一输出端与密文数据输出端连接，选择器S2的输出端与复合域乘法逆运算单元的输入端连接，复合域乘法逆运算单元的输出端与合成矩阵乘法运算单元2的输入端连接，合成矩阵乘法运算单元2的输出端与常数加运算单元的输入端连接，常数加运算单元的输出端与反馈数据输出端连接；

选择器S1从明文数据输入端输入的数据D_f和从反馈数据输入端输入的数据D_n中选择一组送入合成矩阵乘法运算单元1，当进行首轮变换运算时，将数据D_f送入合成矩阵乘法运算单元1中，当进行普通轮变换运算及末轮变换运算时，将数据D_n送入合成矩阵乘法运算单元1；

合成矩阵乘法运算单元1，将数据向量D_v＝[d₀,d₁,d₂,d₃]^T和密钥输入端输入的密钥向量K_v＝[k₀,k₁,k₂,k₃]^T组合成一个列向量P_v＝[d₀,d₁,d₂,d₃,k₀,k₁,k₂,k₃]^T，将合成矩阵Δ与列向量P_v进行乘法运算，运算结果L_f、L_n、及C_v分别是指合成矩阵Δ与列向量P_v乘法运算结果的第一行至第四行、第五行至第八行、第九行至第十二行组成的列向量，在进行首轮变换运算及普通轮变换运算时，将数据向量L_f＝[l_f0,l_f1,l_f2,l_f3]^T和数据向量L_n＝[l_n0,l_n1,l_n2,l_n3]^T输出到选择器S2，在进行末轮变换运算时，将数据向量C_v＝[c₀,c₁,c₂,c₃]^T从密文数据输出端输出，同时将运算次数计数置零，其中，合成矩阵Δ的表达式如下：

选择器S2从两组数据L_f和L_n中选择一组送入复合域乘法逆运算单元，当进行首轮变换运算时，将数据L_f送入复合域乘法逆运算单元中，当进行普通轮变换运算时，将数据L_n送入复合域乘法逆运算单元中；

复合域乘法逆运算单元将选择器S2输入的数据L_f或L_n中的每个字节进行复合域乘法逆运算，将复合域乘法逆运算结果I_v＝[i₀,i₁,i₂,i₃]^T输出到合成矩阵乘法运算单元2；

合成矩阵乘法运算单元2将合成矩阵Λ与数据向量I_v进行乘法运算，将运算结果Q_v＝[q₀,q₁,q₂,q₃]^T输出到常数加运算单元，其中，合成矩阵Λ由四个常数矩阵λ组合而成，合成矩阵Λ的表达式如下：

常数加运算单元，将向量Q_v＝[q₀，q₁，q₂，q₃]^T与常数向量Ω_v＝[ω,ω,ω,ω]^T相加运算，将相加运算结果R_v＝[r₀，r₁，r₂，r₃]^T通过反馈数据输出端口反馈至反馈数据输入端。

本发明是这样实现的，一种AES加密电路，AES述加密电路包括：

一个AES加密单元，以及寄存器1和寄存器2，所述寄存器1及寄存器2的数据位宽为16字节，其中，所述寄存器1的输入端与所述AES加密单元的反馈数据输出端连接，输出端与寄存器2的输入端相连接，寄存器2输出端与所述AES加密单元的反馈数据输入端连接。

本发明是这样实现的，一种AES加密电路，AES加密电路包括：

两个AES加密单元，以及寄存器1和寄存器2，所述寄存器1及寄存器2的数据位宽为16字节，其中，所述寄存器1的输入端与两个AES加密单元的反馈数据输出端连接，输出端与寄存器2的输入端相连接，寄存器2输出端与两个AES加密单元的反馈数据输入端连接。

本发明是这样实现的，一种AES加密电路，AES加密电路包括：

四个AES加密单元，以及寄存器，所述寄存器的数据位宽为16字节，其中，所述寄存器的输入端与四个AES加密单元的反馈数据输出端连接，输出端与四个AES加密单元的反馈数据输入端连接。

本发明是这样实现的，一种基于AES加密电路的AES加密方法，方法包括如下步骤：

S1、AES加密单元的前4轮运算构成首轮变换，在首轮变换运算中，明文数据输入端输入的4字节数据经选择器S1进入合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，将运算结果L_f和L_n输出到选择器S2，选择器S2选择输出运算结果L_f到复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，最终常数加运算单元将运算结果输出寄存器1中，经过4轮运算后，寄存器1将存储的数据输出到寄存器2中；

S2、AES加密单元的第5轮至4N_r轮运算构成N_r-1轮普通轮变换，在每轮普通轮变换运算中，寄存器2每次输出4字节的数据至反馈数据输出端，经选择器S1的选择输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，将运算结果L_f和L_n输入选择器S2，选择器S2选择运算结果L_n输出到复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，常数加运算单元将运算结果输出到寄存器1中，每循环4次完成一组16字节的普通轮变换运算后，寄存器1将存储的数据输出到寄存器2中，进行下一轮普通轮变换运算，共进行N_r-1轮普通轮变换运算；

S3、AES加密单元的第(4N_r+1)轮至第(4N_r+4)轮运算为末轮变换，在末轮变换运算中，寄存器2每次输出4字节的数据至反馈数据输出端，经选择器S1的选择输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，将运算结果C_v从密文数据输出端输出。

本发明是这样实现的，一种基于AES加密电路的AES加密方法，方法包括如下步骤：

S1、AES加密电路的前2轮运算构成首轮变换，从两个明文数据输入端分别输入4字节的数据至对应的AES加密单元，两AES加密单元分别进行4字节的首轮运算，在首轮变换运算中，从明文数据输入端输入的明文数据经选择器S1输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，经运算结果L_f和L_n输出到选择器S2，选择器S2选择运算结果L_f输出到复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，常数加运算单元将运算结果输出寄存器1中，AES加密电路经2轮运算完成一组16字节的首轮变换后，寄存器1将存储的数据输入到寄存器2中，寄存器2将两组4字节的数据分别输出至反馈数据输入端，进行下一轮首轮运算；

S2、AES加密电路的第3轮至第2N_r轮运算为普通轮变换，寄存器2将两组4字节的数据分别通过反馈数据输入端输出到两个AES加密单元，两个AES加密单元分别进行4字节的普通轮变换运算，在普通轮变换运算中，从反馈数据输入端输入的数据经选择器S1的选择输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元的运算，将运算结果L_f和L_n输出选择器S2，选择器S2选择运算结果L_n输入到复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，常数加运算单元将运算结果输出到寄存器1中，循环2次完成一轮16字节的普通轮变换运算后，寄存器1将存储的数据输出到寄存器2中，进行下一轮普通轮变换运算，共进行N_r-1轮普通轮变换运算；

S3、AES加密电路的第2N_r+1轮至第2N_r+2轮运算为末轮变换，寄存器2每次将两组4字节的数据分别输出至反馈数据输入端，在末轮变换运算中，经选择器S1的选择输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元的运算，将运算结果C_v从密文数据输出端输出。

本发明是这样实现的，一种基于AES加密电路的AES加密方法，方法包括如下步骤：

S1、AES加密电路的第一轮运算构成首轮变换，四组4字节的明文数据分别从4个明文数据输入端输入4个AES加密单元，4个AES加密单元分别进行4字节的首轮变换运算，在首轮变换运算中，从明文数据输入端输入的明文数据经选择器S1的选择输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，经运算结果L_f和L_n输入到选择器S2，选择器S2选择运算结果L_f输出到复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，常数加运算单元将运算结果输出寄存器中；

S2、AES加密电路的第2轮至第N_r轮运算为普通轮变换，寄存器将四组4字节的数据分别通过反馈数据输入端输出到四个AES加密单元，四个AES加密单元分别进行4字节的普通轮变换运算，在普通轮变换运算中，从反馈数据输入端输入的数据经选择器S1的控制输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，将运算结果L_f和L_n输入选择器S2，选择器S2选择运算结果L_n输出至复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，常数加运算单元将运算结果输出到寄存器中，进行下一轮普通轮变换运算，共进行N_r-1轮普通轮变换运算；

S3、AES加密电路的第N_r+1轮运算为末轮变换，寄存器将四组4字节的数据分别通过反馈数据输入端输出到四个AES加密单元，AES加密单元分别进行4字节的末轮变换运算，在末轮变换运算中，经反馈数据输入端输入的数据经选择器S1的选择，输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，将运算结果C_v从密文数据输出端输出。

本发明提出AES加密单元，用于实现4个字节的AES加密，通过常数矩阵的合并与合成运算，将轮变换中的所有线性变换运算组合成两个合成矩阵，合成矩阵Δ与合成矩阵Λ，从而缩短实现AES加密电路关键路径，同时减少AES加密电路实现面积。

附图说明

图1为本发明实施例提供的现有的AES加密流程图；

图2为本发明实施例提供的基于合成矩阵的AES加密单元的结构示意图；

图3为本发明实施例一提供的AES加密电路的结构示意图；

图4为本发明实施例二提供的AES加密电路的结构示意图；

图5为本发明实施例三提供的AES加密电路的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例中，现有的运算单元包括：行移位运算单元、列混合运算单元、密钥加运算单元、字节替换运算单元，上述运算单元的运算方法具体如下：

1.行移位运算单元

行移位运算单元进行行位移运算，是一个简单的运算，在这个运算中，状态矩阵的第一行不变换，第二，三，四行分别向左移位一个字节，二个字节，和三个字节。假设经过行移位运算后的状态矩阵为：

行移位之后的状态矩阵可以表达为：

在硬件实现中，行移位运算不需要消耗任何逻辑电路资源，只需调整总线位置即可实现行移位运算。

2.列混合运算单元

列混合运算单元进行列混合运算，在列混合运算中，状态矩阵的每一列可以视为环R上的一个三次多项式，则列混合运算定义为状态矩阵的各个列多项式与一个常数多项式在环R上的乘积。假设经过列混合运算后的状态矩阵为：

列混合运算的表达式为：

其中矩阵Φ为列混合常数矩阵，常数矩阵Φ中的分别为GF(2⁸)域上乘常数×{03}₁₆、×{02}₁₆、×{01}₁₆的矩阵形式，本发明中{}₁₆表示常数的十六进制形式。

3.密钥加运算单元

密钥加运算单元进行密钥加运算，是一个很简单的运算，密钥加运算定义为状态矩阵加上子密钥矩阵，这里的加法运算为GF(2)域加法运算，即位异或运算。假设经过密钥加运算后的状态矩阵为：

密钥加运算表达式为：

其中矩阵K为子密钥矩阵，子密钥矩阵由输入的原始密钥通过密钥扩展算法产生，子密钥矩阵也为4×4字节矩阵。

4.字节替换运算单元

字节替换运算单元进行字节替换运算，通常称为S盒运算，S盒运算是将状态矩阵中的每个字节根据字节替换表进行替换操作。假设经过S盒运算后的状态矩阵为：

则S盒运算可以表达为：

其中S()为S盒运算函数。S盒运算是普通轮变换四个运算中唯一的非线性运算，也是运算复杂度最高的运算，因此S盒电路占据了整个AES电路的绝大部分面积和功耗。

AES S盒运算中，输入字节首先进行一个有限域GF(2⁸)域上乘法逆运算，然后进行一个仿射运算，其表达式为：

其中x为输入字节，()_A ^-1为GF(2⁸)域上的乘法逆运算，τ为8×8bit常数矩阵，ω为字节常数，τ和ω用于完成S盒中的仿射运算。

本发明所涉及GF(2⁸)域为AES密码算法中所指定的GF(2⁸)域，其不可约多项式为

f(x)＝x⁸+x⁴+x³+x+1

常数矩阵τ和字节常数ω分别为：

在众多S盒实现方式中，基于复合域的S盒实现具有最小的电路面积。复合域S盒通过数学变换将S盒中的主要运算单元—GF(2⁸)域乘法逆运算单元映射到复合域中实现。复合域乘法逆运算的计算复杂度要远远小于GF(2⁸)域乘法逆的计算复杂度，因而可以大大减少S盒电路实现的硬件复杂度。

基于复合域的AES S盒运算表达式为：

其中()_C ^-1为复合域上的乘法逆运算，复合域为任意与GF(2⁸)域同构的复合域，δ为8×8bit映射矩阵，其作用是将输入字节x从GF(2⁸)域映射到复合域，δ′为δ逆矩阵，其作用是将复合域乘法逆运算结果从复合域映射回到GF(2⁸)域。

在有限域中，加法运算为位异或逻辑运算。根据 因此，常数加运算+ω在硬件实现时，加0运算可以直接省略掉，加1运算可以用两种方法代替异或逻辑运算：1.任意两个变量的异或逻辑采用同或逻辑代替；2.任意两个变量的采用异或逻辑+取反逻辑实现。由于同或逻辑门与异或逻辑门的电路面积和延时几乎相同，同时相比于异或逻辑门，反向逻辑门的电路面积和延时可以忽略，因此，在S盒硬件实现时，常数加运算+ω电路面积和延时可以忽略不计。

普通轮变换运算

普通轮变换中的四个运算单元可以单独实现，也可以将相邻的几个运算单元合并成一个运算单元进行实现。运算单元单独实现的轮变换电路不仅浪费电路资源，且关键路径较长。本发明根据普通轮变换公式，通过常数矩阵的合并与合成运算，对普通轮变换中的线性运算进行合并。根据上述中轮变换中的各个子运算公式，可以得出普通轮变换公式为：

其中Φ₀:Φ₃为常数矩阵Φ中的行向量，D_n0:D_n3为行移位后的数据矩阵D_n中的列向量，即：

将上述公式中具有相同输入的输出变量r_x,y划分一组，则每一列输出变量可以组成一组，上述公式共可以划分成四个分组。这四个分组具有相同运算操作，并在硬件实现时具有相同的电路运算单元。每一分组输出变量都可以表达为线性方程形式：

上式中的输入变量和输出变量在每一分组中对应的变量为：

组I:组II:

组III:组IV:

为了减少电路实现面积，本发明进一步将S盒中的GF(2⁸)乘法逆映射到复合域中，映射后的普通轮变换分组公式为：

首轮变换运算

按照上述子运算公式，同样可以得出首轮变换公式为：

按照普通轮变换分组，将上述首轮变换公式也可以分成四个分组，每一列输出变量划分为一组，则首轮变换分组公式为：

上式中的输入变量和输出变量在每一分组中对应的变量为：

组I:组II:

组III:组IV:

上述分组中，除了输入变量d_f0:d_f3以外，输入变量k₀:k₃和输出变量r₀:r₃在每一分组中对应的变量与普通轮变换相同。基于复合域的首轮变换分组公式为：

末轮变换运算

按照上述子运算公式，同样也可以得出末轮变换公式为：

按照普通轮变换分组，将末轮变换公式也可以分成四个分组，每一列输出变量划分为一组，则末轮变换分组公式为：

上式中的输入变量和输出变量在每一分组中对应的变量与普通轮变换相同。末轮变换在硬件实现时，只需要一级有限域加法运算。

本发明提出AES加密单元，用于实现4个字节的AES加密，通过常数矩阵的合并与合成运算，将轮变换中的所有线性变换运算组合成两个合成矩阵，合成矩阵Δ与合成矩阵Λ，从而缩短实现AES加密电路关键路径，同时减少AES加密电路实现面积。

图2为本发明实施例提供的基于合成矩阵的AES加密单元的结构示意图，为了便于说明，仅示出与本发明实施例相关的部分。

该AES加密单元，用于实现4个字节的AES加密，包括：

选择器S1、合成矩阵乘法运算单元1、选择器S2、复合域乘法逆运算单元、合成矩阵乘法运算单元2、以及常数加运算单元，

选择器S1的一输入端与明文数据输入端连接，另一输入端与反馈数据输入端相连接，输出端与合成矩阵乘法运算单元1的输入端连接；合成矩阵乘法运算单元1的输入端与密钥输入端连接，且其设有三个输出端，其中两输出端分别与选择器S2的两输入端连接，另一输出端为密文数据输出端连接；选择器S2的输出端与复合域乘法逆运算单元的输入端连接，复合域乘法逆运算单元的输出端与合成矩阵乘法运算单元2的输入端连接，合成矩阵乘法运算单元2的输出端与常数加运算单元的输入端连接，常数加运算单元的输出端与反馈数据输出端相连接；其中，明文数据输入端及密钥数据输入端的数据位宽为四个字节，选择器S1、合成矩阵乘法运算单元1、选择器S2、复合域乘法逆运算单元、合成矩阵乘法运算单元2、以及常数加运算单元的输入端及输出端均为四个字节；

选择器S1根据选择信号s₁从明文数据输入端输入的数据D_f及从反馈数据输入端输入的数据D_n中选择一组送入合成矩阵乘法运算单元1中，当进行首轮变换运算时，选择信号s₁为0，二选一选择器S1将数据D_f送入合成矩阵乘法运算单元1中，当进行普通轮变换运算及末轮变换运算时，选择信号s₁为1，二选一选择器S1将数据D_n送入合成矩阵乘法运算单元1中，二选一选择器S1的具体表达形式为：

选择器输出结果D_v＝[d₀,d₁,d₂,d₃]^T进一步输出到合成矩阵乘法运算单元1中；

合成矩阵乘法运算单元1，将数据向量D_v＝[d₀,d₁,d₂,d₃]^T和从密钥输入端输入的密钥向量K_v＝[k₀,k₁,k₂,k₃]^T组合成一个列向量P_v＝[d₀,d₁,d₂,d₃,k₀,k₁,k₂,k₃]^T，将合成矩阵Δ与列向量P_v进行乘法运算，合成矩阵Δ由常数矩阵γ₃、γ₂、γ₁、δ、组合而成，合成矩阵Δ的表达式如下：

其中常数矩阵γ₃为常数矩阵δ和常数矩阵的乘积，即常数矩阵γ₂为常数矩阵δ和常数矩阵的乘积，即常数矩阵γ₁为常数矩阵δ和常数矩阵的乘积，即常数矩阵分别为GF(2⁸)域上乘常数×{03}₁₆、×{02}₁₆、×{01}₁₆的矩阵形式。常数矩阵δ为映射矩阵，其作用是将GF(2⁸)域上的元素映射到复合域上。合成矩阵乘法运算单元1的具体表达形式为：

在进行第一轮至第N_r轮运算时，将数据向量L_f＝[l_f0,l_f1,l_f2,l_f3]^T和数据向量L_n＝[l_n0,l_n1,l_n2,l_n3]^T输出到二选一选择器S2，在第N_r+1轮运算时，将数据向量C_v＝[c₀,c₁,c₂,c₃]^T从密文数据输出端输出，合成矩阵乘法运算单元1在进行N_r+1轮运算后，运算次数计数置零。

选择器S2根据选择信号s₂从两组数据L_f和L_n中选择一组送入复合域乘法逆运算单元中，当AES加密单元进行首轮变换运算时，选择信号s₂为0，二选一选择器S2将数据L_f送入复合域乘法逆运算单元中，当AES加密单元进行普通轮变换运算时，选择信号s₂为1，二选一选择器S2将数据L_n送入复合域乘法逆运算单元中，二选一选择器S2的具体表达形式为：

选择器输出结果L_v＝[l₀,l₁,l₂,l₃]^T进一步输出到复合域乘法逆运算单元中；

复合域乘法逆运算单元，将L_v＝[l₀,l₁,l₂,l₃]^T中的每个字节进行复合域乘法逆运算，这里的复合域为任意与GF(2⁸)域同构的复合域，复合域乘法逆运算单元的具体表达形式为：

运算结果I_v＝[i₀,i₁,i₂,i₃]^T进一步输出到合成矩阵乘法运算单元2。

合成矩阵乘法运算单元2将合成矩阵Λ与数据向量I_v＝[i₀,i₁,i₂,i₃]^T进行乘法运算，合成矩阵Λ由四个常数矩阵λ组合而成，其中合成矩阵Λ的表达式如下：

其中，常数矩阵λ为常数矩阵τ和常数矩阵δ′的乘积，即λ＝τ×δ′，常数矩阵τ为AESS盒中仿射运算所指定的常数矩阵，常数矩阵δ′为映射矩阵，其作用是将复合域上的元素映射到GF(2⁸)域上，合成矩阵乘法运算单元2的具体表达形式为：

运算结果Q_v＝[q₀,q₁,q₂,q₃]^T进一步输出到常数加运算单元。

常数加运算单元，将向量Q_v＝[q₀,q₁,q₂,q₃]^T与常数向量Ω_v＝[ω,ω,ω,ω]^T相加运算，其中，常数ω为AES S盒中仿射运算所指定的字节常数。常数加运算单元的具体表达形式为：

运算结果R_v＝[r₀，r₁，r₂，r₃]^T通过反馈数据输出端反馈至反馈数据输入端。

本发明提出的AES加密单元通过常数矩阵的合并与合成运算，将轮变换中的线性变换运算组合成两个合成矩阵，合成矩阵Δ与合成矩阵Λ，从而缩短电路关键路径，减少电路实现面积，此外，通过复用合成矩阵乘法运算单元1来构建首轮变换电路、普通轮变换电路及末轮变换复用电路，通过复用复合域乘法逆运算单元、合成矩阵乘法运算单元2及常数加运算单元来实现首轮变换及普通轮变换，节省大量电路资源的同时，也减小了电路的实现面积。

图3为本发明实施例一提供的AES加密电路的结构示意图，为了便于说明，仅示出与本发明实施例相关的部分。

该AES加密电路包括：

一个AES加密单元，以及寄存器1和寄存器2，寄存器1及寄存器2数据位宽为16字节，其中，寄存器1的输入端与AES加密单元的反馈数据输出端连接，输出端与寄存器2的输入端相连接，寄存器2输出端与AES加密单元的反馈数据输入端连接。

基于上述AES加密电路的加密方法，该方法包括如下步骤：

S1、AES加密单元的前4轮运算构成首轮变换，在首轮变换运算中，明文数据输入端输入的4字节数据经选择器S1进入合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，将运算结果L_f和L_n输出到选择器S2，选择器S2选择输出运算结果L_f到复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，最终常数加运算单元将运算结果输出寄存器1中，经过4轮运算后，寄存器1将存储的数据输出到寄存器2中；

S2、AES加密单元的第5轮至4N_r轮运算构成N_r-1轮普通轮变换，在每轮普通轮变换运算中，寄存器2每次输出4字节的数据至反馈数据输出端，经选择器S1的选择输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，将运算结果L_f和L_n输入选择器S2，选择器S2选择运算结果L_n输出到复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，常数加运算单元将运算结果输出到寄存器1中，每循环4次完成一组16字节的普通轮变换运算后，寄存器1将存储的数据输出到寄存器2中，进行下一轮普通轮变换运算，共进行N_r-1轮普通轮变换运算；

S3、AES加密单元的第(4N_r+1)轮至第(4N_r+4)轮运算为末轮变换，末轮变换运算中，寄存器2每次输出4字节的数据至反馈数据输出端，经选择器S1的选择输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，将运算结果C_v从密文数据输出端输出。

图4为本发明实施例二提供的AES加密电路的结构示意图，为了便于说明，仅示出与本发明实施例相关的部分。

该AES加密电路包括：

两个AES加密单元，以及寄存器1和寄存器2，寄存器1及寄存器2数据位宽为16字节，其中，寄存器1的输入端与两个AES加密单元的反馈数据输出端连接，输出端与寄存器2的输入端连接，寄存器2的输出端与两个AES加密单元的反馈数据输入端连接。

基于上述AES加密电路的加密方法，该方法包括如下步骤：

S1、AES加密电路的前2轮运算构成首轮变换，从两个明文数据输入端分别输入4字节的数据至对应的AES加密单元，两AES加密单元分别进行4字节的首轮运算，在首轮变换运算中，从明文数据输入端输入的明文数据经选择器S1输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，经运算结果L_f和L_n输出到选择器S2，选择器S2选择运算结果L_f输出到复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，常数加运算单元将运算结果输出寄存器1中，AES加密电路经2轮运算完成一组16字节的首轮变换后，寄存器1将存储的数据输入到寄存器2中，寄存器2将两组4字节的数据分别输出至反馈数据输入端，进行下一轮首轮运算；

S2、AES加密电路的第3轮至第2N_r轮运算为普通轮变换，寄存器2将两组4字节的数据分别通过反馈数据输入端输出到两个AES加密单元，两个AES加密单元分别进行4字节的普通轮变换运算，在普通轮变换运算中，从反馈数据输入端输入的数据经选择器S1的选择输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元的运算，将运算结果L_f和L_n输出选择器S2，选择器S2选择运算结果L_n输入到复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，常数加运算单元将运算结果输出到寄存器1中，循环2次完成一轮16字节的普通轮变换运算后，寄存器1将存储的数据输出到寄存器2中，进行下一轮普通轮变换运算，共进行N_r-1轮普通轮变换运算；

S3、AES加密电路的第2N_r+1轮至第2N_r+2轮运算为末轮变换，寄存器2每次将两组4字节的数据分别输出至反馈数据输入端，在末轮变换运算中，经选择器S1的选择输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元的运算，将运算结果C_v从密文数据输出端输出。

图5为本发明实施例三提供的AES加密电路的结构示意图，为了便于说明，仅示出与本发明实施例相关的部分

该加密电路包括：

四个AES加密单元，以及寄存器，寄存器的数据位宽为16字节，四个AES加密单元的反馈数据输出端与寄存器的输入端连接，寄存器的输出端与四个寄存器的反馈数据输入端连接。

基于上述AES加密电路的加密方法，该方法包括如下步骤：

S1、AES加密电路的第一轮运算构成首轮变换，四组4字节的明文数据分别从4个明文数据输入端输入4个AES加密单元，4个AES加密单元分别进行4字节的首轮变换运算，在首轮变换运算中，从明文数据输入端输入的明文数据经选择器S1的选择输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，经运算结果L_f和L_n输入到选择器S2，选择器S2选择运算结果L_f输出到复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，常数加运算单元将运算结果输出寄存器中；

S2、AES加密电路的第2轮至第N_r轮运算为普通轮变换，寄存器将四组4字节的数据分别通过反馈数据输入端输出到四个AES加密单元，四个AES加密单元分别进行4字节的普通轮变换运算，在普通轮变换运算中，从反馈数据输入端输入的数据经选择器S1的控制输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，将运算结果L_f和L_n输入选择器S2，选择器S2选择运算结果L_n输出至复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，常数加运算单元将运算结果输出到寄存器中，进行下一轮普通轮变换运算，共进行N_r-1轮普通轮变换运算；

S3、AES加密电路的第N_r+1轮运算为末轮变换，寄存器将四组4字节的数据分别通过反馈数据输入端输出到四个AES加密单元，AES加密单元分贝进行4字节的末轮变换运算，在末轮变换运算中，经反馈数据输入端输入的数据经选择器S1的选择，输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，将运算结果C_v从密文数据输出端输出。

本发明实施例一提供AES加密电路是通过四个AES加密单元的并行处理来完成16字节的AES加密，实施例二及实施例三是通过AES加密单元的复用来完成16字节的AES加密，通过AES加密单元的复用完成AES加密，可以进一步节省大量电路资源，但复用结构相比于并行处理结构而言，整个AES加密速度要慢。

本发明提出的AES加密电路基于AES加密单元构成，由于AES加密单元通过常数矩阵的合并与合成运算，将轮变换中的线性变换运算组合成两个合成矩阵，合成矩阵Δ与合成矩阵Λ，从而缩短AES加密电路的关键路径，减少AES加密电路的实现面积，此外，通过复用合成矩阵乘法运算单元1来构建首轮变换电路、普通轮变换电路及末轮变换复用电路，通过复用复合域乘法逆运算单元、合成矩阵乘法运算单元2及常数加运算单元来实现首轮变换及普通轮变换，节省大量电路资源的同时，也减小了AES加密电路的实现面积。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种基于合成矩阵的AES加密单元，其特征在于，所述AES加密单元包括：

选择器S1、合成矩阵乘法运算单元1、选择器S2、复合域乘法逆运算单元、合成矩阵乘法运算单元2、以及常数加运算单元，其中，

选择器S1的一输入端与明文数据输入端连接，另一输入端与反馈数据输入端连接，输出端与合成矩阵乘法运算单元1的输入端连接，合成矩阵乘法运算单元1的输入端还与密钥输入端连接，合成矩阵乘法运算单元1设有三个输出端，其中两个输出端分别与选择器S2的两输入端连接，另一输出端与密文数据输出端连接，选择器S2的输出端与复合域乘法逆运算单元的输入端连接，复合域乘法逆运算单元的输出端与合成矩阵乘法运算单元2的输入端连接，合成矩阵乘法运算单元2的输出端与常数加运算单元的输入端连接，常数加运算单元的输出端与反馈数据输出端连接；

选择器S1从明文数据输入端输入的数据D_f和从反馈数据输入端输入的数据D_n中选择一组送入合成矩阵乘法运算单元1，当进行首轮变换运算时，将数据D_f送入合成矩阵乘法运算单元1中，当进行普通轮变换运算及末轮变换运算时，将数据D_n送入合成矩阵乘法运算单元1；

合成矩阵乘法运算单元1，将数据向量D_v＝[d₀,d₁,d₂,d₃]^T和密钥输入端输入的密钥向量K_v＝[k₀,k₁,k₂,k₃]^T组合成一个列向量P_v＝[d₀,d₁,d₂,d₃,k₀,k₁,k₂,k₃]^T，将合成矩阵Δ与列向量P_v进行乘法运算，运算结果L_f、L_n、及C_v分别是指合成矩阵Δ与列向量P_v乘法运算结果的第一行至第四行、第五行至第八行、第九行至第十二行组成的列向量，在进行首轮变换运算及普通轮变换运算时，将数据向量L_f＝[l_f0,l_f1,l_f2,l_f3]^T和数据向量L_n＝[l_n0,l_n1,l_n2,l_n3]^T输出到选择器S2，在进行末轮变换运算时，将数据向量C_v＝[c₀,c₁,c₂,c₃]^T从密文数据输出端输出，同时将运算次数计数置零，其中，合成矩阵Δ由常数矩阵γ₃、γ₂、γ₁、δ、组合而成，合成矩阵Δ的表达式如下：

其中，常数矩阵γ₃为常数矩阵δ和常数矩阵的乘积，即常数矩阵γ₂为常数矩阵δ和常数矩阵的乘积，即常数矩阵γ₁为常数矩阵δ和常数矩阵的乘积，即常数矩阵分别为GF(2⁸)域上乘常数×{03}₁₆、×{02}₁₆、×{01}₁₆的矩阵形式，常数矩阵δ为将GF(2⁸)域上的元素映射到复合域的映射矩阵；

选择器S2从两组数据L_f和L_n中选择一组送入复合域乘法逆运算单元，当进行首轮变换运算时，将数据L_f送入复合域乘法逆运算单元中，当进行普通轮变换运算时，将数据L_n送入复合域乘法逆运算单元中；

复合域乘法逆运算单元将选择器S2输入的数据L_f或L_n中的每个字节进行复合域乘法逆运算，将复合域乘法逆运算结果I_v＝[i₀,i₁,i₂,i₃]^T输出到合成矩阵乘法运算单元2，所述复合域为任意与GF(2⁸)域同构的复合域；

合成矩阵乘法运算单元2将合成矩阵Λ与数据向量I_v进行乘法运算，将运算结果Q_v＝[q₀,q₁,q₂,q₃]^T输出到常数加运算单元，其中，合成矩阵Λ由四个常数矩阵λ组合而成，合成矩阵Λ的表达式如下：

其中，常数矩阵λ为常数矩阵τ和常数矩阵δ′的乘积，即λ＝τ×δ′，常数矩阵τ为AES S盒中仿射运算所指定的常数矩阵，常数矩阵δ′为将复合域上的元素映射到GF(2⁸)域上的映射矩阵；

常数加运算单元将向量Q_v＝[q₀，q₁，q₂，q₃]^T与常数向量Ω_v＝[ω,ω,ω,ω]^T相加运算，将相加运算结果R_v＝[r₀，r₁，r₂，r₃]^T通过反馈数据输出端口反馈至反馈数据输入端，其中，常数ω为AES S盒中仿射运算所指定的字节常数；

明文数据输入端及密钥数据输入端的数据位宽均为四个字节，选择器S1、合成矩阵乘法运算单元1、选择器S2、复合域乘法逆运算单元、合成矩阵乘法运算单元2、以及常数加运算单元的输入端及输出端的数据位宽均为四个字节。

2.一种AES加密电路，其特征在于，所述AES述加密电路包括：

一个如权利要求1所述的AES加密单元，以及寄存器1和寄存器2，所述寄存器1及寄存器2的数据位宽为16字节，其中，所述寄存器1的输入端与所述AES加密单元的反馈数据输出端连接，输出端与寄存器2的输入端相连接，寄存器2输出端与所述AES加密单元的反馈数据输入端连接。

3.一种AES加密电路，其特征在于，所述AES加密电路包括：

两个如权利要求1所述的AES加密单元，以及寄存器1和寄存器2，所述寄存器1及寄存器2的数据位宽为16字节，其中，所述寄存器1的输入端与两个AES加密单元的反馈数据输出端连接，输出端与寄存器2的输入端相连接，寄存器2输出端与两个AES加密单元的反馈数据输入端连接。

4.一种AES加密电路，其特征在于，所述AES加密电路包括：

四个如权利要求1所述的AES加密单元，以及寄存器，所述寄存器的数据位宽为16字节，其中，所述寄存器的输入端与四个AES加密单元的反馈数据输出端连接，输出端与四个AES加密单元的反馈数据输入端连接。

5.一种基于权利要求2所述的AES加密电路的AES加密方法，其特征在于，所述方法包括如下步骤：

S1、AES加密单元的前4轮运算构成首轮变换，在首轮变换运算中，明文数据输入端输入的4字节数据经选择器S1进入合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，将运算结果L_f和L_n输出到选择器S2，选择器S2选择输出运算结果L_f到复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，最终常数加运算单元将运算结果输出寄存器1中，经过4轮运算后，寄存器1将存储的数据输出到寄存器2中；

S2、AES加密单元的第5轮至4N_r轮运算构成N_r-1轮普通轮变换，在每轮普通轮变换运算中，寄存器2每次输出4字节的数据至反馈数据输出端，经选择器S1的选择输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，将运算结果L_f和L_n输入选择器S2，选择器S2选择运算结果L_n输出到复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，常数加运算单元将运算结果输出到寄存器1中，每循环4次完成一组16字节的普通轮变换运算后，寄存器1将存储的数据输出到寄存器2中，进行下一轮普通轮变换运算，共进行N_r-1轮普通轮变换运算；

S3、AES加密单元的第(4N_r+1)轮至第(4N_r+4)轮运算为末轮变换，在末轮变换运算中，寄存器2每次输出4字节的数据至反馈数据输出端，经选择器S1的选择输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，将运算结果C_v从密文数据输出端输出。

6.一种基于权利要求3所述的AES加密电路的AES加密方法，其特征在于，所述方法包括如下步骤：

S1、AES加密电路的前2轮运算构成首轮变换，从两个明文数据输入端分别输入4字节的数据至对应的AES加密单元，两AES加密单元分别进行4字节的首轮运算，在首轮变换运算中，从明文数据输入端输入的明文数据经选择器S1输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，经运算结果L_f和L_n输出到选择器S2，选择器S2选择运算结果L_f输出到复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，常数加运算单元将运算结果输出寄存器1中，AES加密电路经2轮运算完成一组16字节的首轮变换后，寄存器1将存储的数据输入到寄存器2中，寄存器2将两组4字节的数据分别输出至反馈数据输入端，进行下一轮首轮运算；

S2、AES加密电路的第3轮至第2N_r轮运算为普通轮变换，寄存器2将两组4字节的数据分别通过反馈数据输入端输出到两个AES加密单元，两个AES加密单元分别进行4字节的普通轮变换运算，在普通轮变换运算中，从反馈数据输入端输入的数据经选择器S1的选择输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元的运算，将运算结果L_f和L_n输出选择器S2，选择器S2选择运算结果L_n输入到复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，常数加运算单元将运算结果输出到寄存器1中，循环2次完成一轮16字节的普通轮变换运算后，寄存器1将存储的数据输出到寄存器2中，进行下一轮普通轮变换运算，共进行N_r-1轮普通轮变换运算；

S3、AES加密电路的第2N_r+1轮至第2N_r+2轮运算为末轮变换，寄存器2每次将两组4字节的数据分别输出至反馈数据输入端，在末轮变换运算中，经选择器S1的选择输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元的运算，将运算结果C_v从密文数据输出端输出。

7.一种基于权利要求4所述的AES加密电路的AES加密方法，其特征在于，所述方法包括如下步骤：

S1、AES加密电路的第一轮运算构成首轮变换，四组4字节的明文数据分别从4个明文数据输入端输入4个AES加密单元，4个AES加密单元分别进行4字节的首轮变换运算，在首轮变换运算中，从明文数据输入端输入的明文数据经选择器S1的选择输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，经运算结果L_f和L_n输入到选择器S2，选择器S2选择运算结果L_f输出到复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，常数加运算单元将运算结果输出寄存器中；

S2、AES加密电路的第2轮至第N_r轮运算为普通轮变换，寄存器将四组4字节的数据分别通过反馈数据输入端输出到四个AES加密单元，四个AES加密单元分别进行4字节的普通轮变换运算，在普通轮变换运算中，从反馈数据输入端输入的数据经选择器S1的控制输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，将运算结果L_f和L_n输入选择器S2，选择器S2选择运算结果L_n输出至复合域乘法逆运算单元，依次经复合域乘法逆运算单元、合成矩阵乘法运算单元2、及常数加运算单元运算，常数加运算单元将运算结果输出到寄存器中，进行下一轮普通轮变换运算，共进行N_r-1轮普通轮变换运算；

S3、AES加密电路的第N_r+1轮运算为末轮变换，寄存器将四组4字节的数据分别通过反馈数据输入端输出到四个AES加密单元，AES加密单元分别进行4字节的末轮变换运算，在末轮变换运算中，经反馈数据输入端输入的数据经选择器S1的选择，输出至合成矩阵乘法运算单元1，经合成矩阵乘法运算单元1的运算，将运算结果C_v从密文数据输出端输出。