JPWO2003038991A1 - 電力検波回路およびそれを用いた復調器 - Google Patents
電力検波回路およびそれを用いた復調器 Download PDFInfo
- Publication number
- JPWO2003038991A1 JPWO2003038991A1 JP2003541131A JP2003541131A JPWO2003038991A1 JP WO2003038991 A1 JPWO2003038991 A1 JP WO2003038991A1 JP 2003541131 A JP2003541131 A JP 2003541131A JP 2003541131 A JP2003541131 A JP 2003541131A JP WO2003038991 A1 JPWO2003038991 A1 JP WO2003038991A1
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- drain
- gate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/14—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
- H03D1/18—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
- Electronic Switches (AREA)
Abstract
ソース同士の接続点に電流源としての抵抗素子R103を接続した略同特性の2つのトランジスタ(FET)Q101,Q102を能動素子として用い、トランジスタQ101,Q102のゲートおよびドレインに略等しいバイアス電圧を供給し、トランジスタQ101,Q102のソースと接地との間に、容量値が十分に大きな値に設定されたキャパシタC104を接続し、トランジスタQ101およびQ102のドレインと接地との間に、容量値が略等しく、かつ十分に大きな値に設定されたキャパシタC102およびC103を接続して、トランジスタQ101のゲートに高周波信号RFinを供給し、トランジスタQ101とトランジスタQ102のドレイン間の電圧差を検波出力とする電力検波回路およびそれを用いた復調回路。
Description
技 術 分 野
本発明は、高周波信号を送受信する通信装置および高周波信号の信号レベルを測定する測定装置などに用いられる電力検波回路およびそれを用いた復調器に関するものである。
背 景 技 術
従来の高周波電力検波回路では、主としてショットキーバリアダイオードが多く用いられている。
図1は、ダイオードを用いた従来の高周波電力検波回路の構成例を示す回路図である。
図1に示すように、この高周波電力検波回路1は、能動素子としてのダイオードD1、直流バイアス用抵抗素子R1、キャパシタC1、および負荷用抵抗素子RL1により構成されている。
ダイオードD1のアノードは高周波信号RFinの入力端子Tin1および抵抗素子R1の一端に接続され、そのカソードは出力端子Tout1、高周波成分を除去するためのキャパシタC1の一方の電極、および負荷用抵抗素子RL1の一端に接続されている。そして、抵抗素子R1,RL1の他端、およびキャパシタC1の他方の電極が接地されている。
このような構成を有する高周波電力検波回路1においては、入力端子Tin1に高周波信号RFinが入力される。ダイオードD1の整流作用と十分に大きなキャパシタンスをもつキャパシタC1により、入力高周波信号の包絡線成分が検波出力信号Voutとして出力される。
高周波電力検波回路1においては、できる限り低い信号レベルから、できる限り高い信号レベルまで、すなわち広いダイナミックレンジにおいて、直線的に検波出力電圧Voutを得ることが要求される。
図2は、能動素子としてダイオードを用いた高周波電力検波回路の特性例を示す図である。
この例は、ショットキーバリアダイオードを使用し、図1におけるダイオードD1のバイアス電圧Vdを0Vに設定し(Vd=0V;ゼロバイアス)、高周波信号の周波数が10GHzのときに得られた、入力高周波電力Pinに対する出力電圧Voutの関係をプロットしたものである。
このような特性を有する従来のショットキーバリアダイオードを用いた電力検波回路には以下の不利益がある。
検波性能をあげるために、専用の半導体プロセスを用い、製造される。したがって、上記従来の電力検波回路は集積回路には適していない。
この理由から、上記従来の電力検波回路はハイブリッド構成をとらざるをえない。このことは、製造コストの上昇、動作帯域の制限、製造ばらつきの増大を招く。
集積回路化が可能な半導体プロセスで上記電力検波回路を構成した場合、その検波特性は劣化する。
近年、携帯電話など無線通信装置の小型化、低価格化の要求は高く、その要求に答える手段として、集積回路化は重要である。
そこで、集積回路化に適した、高性能な高周波電力検波回路を得るために、能動素子として電界効果トランジスタ(FET;Field Effect Transistor)を用いた電力検波回路が検討されてきた。
図3は、シリコン(Si)MOSFETを用いた従来の高周波電力検波回路の構成例を示す回路図である。
図3に示すように、この高周波電力検波回路2は、電界効果トランジスタ(以下、単にトランジスタという)Q1、抵抗素子R2,R3、キャパシタC2,C3、電圧源V1、および負荷用抵抗素子RL2により構成されている。
この高周波電力検波回路2においては、トランジスタQ1のゲートが電圧源V1、抵抗素子R3、およびキャパシタC2により構成されるバイアス供給回路によりバイアスされている。そして、入力高周波信号RFinは、ドレイン−ソース間で所定の抵抗を持つトランジスタQ1を伝搬し、出力側の大きなキャパシタンスをもつキャパシタC3により、入力高周波信号の包絡線成分が検波出力信号Voutとして出力される。
ところが、図3の高周波電力検波回路は以下に示すような不利益がある。
SiMOSFETを用いていることから、最大動作周波数が1.5GHz帯と低い。
また、図4に示すように、入力電力対検波出力電圧特性の直線性に改善の余地がある(Mohamed RATNI,Bernard HUYART,et.al.“RF Power Detector using a Silicon MOSFET”,International Microwave Symposium,1998)。
また、電力検波回路2は、出力形式がシングルエンド方式であり、直線検波回路後段がバランス入力をもっている場合、付加的な不平衡/平衡変換回路が必要となる。
図5は、能動素子として電界効果トランジスタを用いた高周波電力検波回路の他の構成例を示す回路図である(特開平10−234474号公報参照)。
図5に示すように、この高周波電力検波回路3は、トランジスタ(FET)Q2、直流カット用キャパシタCin、バイアス用抵抗素子R4、電圧源V2,V3、負荷用抵抗素子RL3、出力側キャパシタC4、結合用キャパシタCd、およびインダクタLdにより構成されている。そして、抵抗素子R4によりゲートバイアス供給回路3aが構成され、インダクタLdによりドレインバイアス供給回路3bが構成されている。
この高周波電流検波回路3において、入力端子Tin3に入力された高周波信号RFinは直流カット用キャパシタCinを介してトランジスタQ2のゲートに供給される。また、トランジスタQ2のゲートには、電圧Vggを供給する電圧源V2に接続されたゲートバイアス供給回路3aによりゲートバイアス電圧が供給されている。また、トランジスタQ2のドレインには、ドレインバイアス電圧を供給するドレインバイアス供給回路3bが接続されている。なお、ドレインバイアス供給回路3bに直流電圧Vddを供給する電圧源V3が接続されている。
トランジスタQ2のドレインと接地電位GNDとの間に、十分大きな容量値を有する結合キャパシタCdが接続されている。トランジスタQ2のソースと接地電位GNDとの間には、抵抗素子RL3と十分大きな容量値を有する結合キャパシタC4が並列に接続されている。そして、トランジスタQ2と接地電位GNDとの間の電位差Voutが検波出力信号となる。
図6は、図5の高周波電力検波回路の検波特性を示している。
この電力検波回路3は、小型で低コストかつ広帯域な高周波動作に適した検波回路を実現できるものの、以下に示すような不利益がある。
図6に示すように、ゲート・ソースバイアス変動に対して、検波出力電圧対入力電力特性の変動が大きい。
また、図6に示すように、バイアス条件によっては、DCオフセットが生じる場合がある。
製造ばらつきや温度変動などにより、トランジスタQ2のピンチオフ電圧が変動した場合、検波出力電圧対入力電力特性の変動が大きい。
また、電力検波回路3は、出力形式がシングルエンド方式であり、直線検波回路後段がバランス入力をもっている場合、付加的な不平衡/平衡変換回路が必要となる。
発明の開示
本発明は、かかる事情に鑑みてなされたものであり、その目的は、モノリシック化に適し、小型で低コストかつ広帯域な高周波動作に適していることはもとより、検波特性の直線性が優れ、バイアス変動に対して検波特性の変動が小さく、FETスレショルド電圧変動に対して検波特性の変動が小さく、しかもDCオフセットが小さい、また、後段回路がバランス入力をもっている場合であっても、付加的な回路が不要な高性能な電力検波回路およびそれを用いた復調器を提供することにある。
本発明の第1の観点は、高周波信号の信号レベルを検出する電力検波回路であって、ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第1の電界効果トランジスタのドレインと基準電位間に接続された第2のキャパシタと、上記第2の電界効果トランジスタのドレインと基準電位間に接続された第3のキャパシタと、を有し、上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第2の観点は、高周波信号の信号レベルを検出する電力検波回路であって、ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第1の電界効果トランジスタのドレインと上記第2の電界効果トランジスタのドレインとの間に接続された第2のキャパシタと、を有し、上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第3の観点は、高周波信号の信号レベルを検出する電力検波回路であって、ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、ゲートに上記高周波信号が供給され、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第1の電界効果トランジスタのドレインと基準電位間に接続された第2のキャパシタと、上記第2の電界効果トランジスタのドレインと基準電位間に接続された第3のキャパシタと、を有し、上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第4の観点は、高周波信号の信号レベルを検出する電力検波回路であって、ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、ゲートに上記高周波信号が供給され、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第1の電界効果トランジスタのドレインと上記第2の電界効果トランジスタのドレインとの間に接続された第2のキャパシタと、を有し、上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
第1または第3の観点では、好適には、上記第1の電界効果トランジスタと第2の電界効果トランジスタは略同一特性を有し、上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、上記第1のドレインバイアス用抵抗素子の抵抗値と第2のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、上記第2のキャパシタの容量値と第3のキャパシタの容量値が略等しい値に設定されている。
また、第1または第3の観点では、好適には、上記第1の電界効果トランジスタのゲート幅Wgaと第2の電界効果トランジスタのゲート幅Wgbの比Wga/WgbがNに設定され、上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、上記第1のゲートバイアス供給回路による第1のゲートバイアス電圧と第2のゲートバイアス供給回路による第2のゲートバイアス電圧は略等しく設定され、上記第1のドレインバイアス用抵抗素子の抵抗値Raと第2のドレインバイアス用抵抗素子の抵抗値RbはRa/Rb=1/Nの条件を満足するように設定され、上記第2のキャパシタの容量値と第3のキャパシタの容量値が略等しい値に設定されている。
第2または第4の観点では、好適には、上記第1の電界効果トランジスタと第2の電界効果トランジスタは略同一特性を有し、上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、上記第1のゲートバイアス供給回路による第1のゲートバイアス電圧と第2のゲートバイアス供給回路による第2のゲートバイアス電圧は略等しく、かつ上記第1および第2の電界効果トランジスタのスレショルド電圧に略等しい電圧に設定され、上記第1のドレインバイアス用抵抗素子の抵抗値と第2のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定されている。
また、第2または第4の観点では、好適には、上記第1の電界効果トランジスタのゲート幅Wgaと第2の電界効果トランジスタのゲート幅Wgbの比Wga/WgbがNに設定され、上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、上記第1のゲートバイアス供給回路による第1のゲートバイアス電圧と第2のゲートバイアス供給回路による第2のゲートバイアス電圧は略等しく、かつ上記第1および第2の電界効果トランジスタのスレショルド電圧に略等しい電圧に設定され、上記第1のドレインバイアス用抵抗素子の抵抗値Raと第2のドレインバイアス用抵抗素子の抵抗値RbはRa/Rb=1/Nの条件を満足するように設定されている。
また、本発明の第5の観点に係る復調器は、第1の高周波信号が入力される第1の信号入力端子と、第2の高周波信号が入力される第2の信号入力端子と、上記第1の信号入力端子から入力された第1の高周波信号または上記第2の信号入力端子から入力された第2の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった2つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、上記電力検波回路の出力信号を上記第1または第2の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、上記電力検波回路は、ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第1の電界効果トランジスタのドレインと基準電位間に接続された第2のキャパシタと、上記第2の電界効果トランジスタのドレインと基準電位間に接続された第3のキャパシタと、を有し、上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第6の観点に係る復調器は、第1の高周波信号が入力される第1の信号入力端子と、第2の高周波信号が入力される第2の信号入力端子と、上記第1の信号入力端子から入力された第1の高周波信号または上記第2の信号入力端子から入力された第2の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった2つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、上記電力検波回路の出力信号を上記第1または第2の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、上記電力検波回路は、ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第1の電界効果トランジスタのドレインと上記第2の電界効果トランジスタのドレインとの間に接続された第2のキャパシタと、を有し、上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第7の観点に係る復調器は、第1の高周波信号が入力される第1の信号入力端子と、第2の高周波信号が入力される第2の信号入力端子と、上記第1の信号入力端子から入力された第1の高周波信号または上記第2の信号入力端子から入力された第2の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった2つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、上記電力検波回路の出力信号を上記第1または第2の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、上記電力検波回路は、ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、ゲートに上記高周波信号が供給され、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第1の電界効果トランジスタのドレインと基準電位間に接続された第2のキャパシタと、上記第2の電界効果トランジスタのドレインと基準電位間に接続された第3のキャパシタと、を有し、上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第8の観点に係る復調器は、第1の高周波信号が入力される第1の信号入力端子と、第2の高周波信号が入力される第2の信号入力端子と、上記第1の信号入力端子から入力された第1の高周波信号または上記第2の信号入力端子から入力された第2の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった2つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、上記電力検波回路の出力信号を上記第1または第2の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、上記電力検波回路は、ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、ゲートに上記高周波信号が供給され、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第1の電界効果トランジスタのドレインと上記第2の電界効果トランジスタのドレインとの間に接続された第2のキャパシタと、を有し、上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
好適には、上記ドレインバイアス供給回路は、ドレインバイアス電圧のレベルを制御信号に応じたレベルに設定可能であり、さらに、上記電力検波回路の検波出力により受信信号レベルを検出するレベル検出回路と、レベル検出回路で検出された受信信号レベルに応じて、供給する上記ドレインバイアス電圧を設定するように上記制御信号を生成して上記ドレインバイアス供給回路に出力する制御回路とを有する。
また、好適には、上記制御回路は、受信信号レベルが所定のレベルより低いとき上記ドレインバイアス電圧を所定レベル時より低く設定するように上記制御信号を出力する。
本発明によれば、電力検波回路において、第1の電界効果トランジスタと第2の電界効果トランジスタが能動素子として用いられる。
そして、高周波信号が、たとえば整合回路やDC(直流)カット用キャパシタを介して第1の電界効果トランジスタのゲートに供給される。
また、第1の電界効果トランジスタのゲートには、第1のゲートバイアス供給回路によりゲートバイアス電圧が供給されている。同様に、第2の電界効果トランジスタのゲートには、第2のゲートバイアス供給回路によりたとえば第1のゲートバイアス電圧と略等しいゲートバイアス電圧が供給されている。
また、第1の電界効果トランジスタのソースと第2の電界効果トランジスタのソースとの接続点と接地電位GNDの間に、第1のキャパシタC104が電流源としての抵抗素子あるいは第3の電界効果トランジスタに対して並列に接続されている。この第1のキャパシタの容量値は、入力高周波信号を含むより高い周波数ではそのインピーダンスが殆ど0オームとなるような十分に大きな値に設定さる。その結果、第1の電界効果トランジスタおよび第2の電界効果トランジスタのソースは高周波的に安定状態となる。
また、第1の電界効果トランジスタおよび第2の電界効果トランジスタのドレインには、それぞれたとえば略等しい抵抗値を有する抵抗素子を介してドレインバイアス電圧が供給されている。
そして、第1の電界効果トランジスタおよび第2の電界効果トランジスタのドレインと基準電位(接地電位)との間に、それぞれ十分大きな容量値を有する第2および第3のキャパシタが接続されていることから、第1の電界効果トランジスタおよび第2の電界効果トランジスタのドレインは高周波的に安定状態となって、第1の電界効果トランジスタのドレインの電圧と第2の電界効果トランジスタのドレインの電圧との電圧差が検波出力信号として、たとえば後段の変換回路に供給される。
発明を実施するための最良の形態
以下、本発明の実施の形態を添付図面を参照して説明する。
図7は、本発明に係る高周波電力検波回路の第1の実施形態を示す回路図である。
本第1の実施形態に係る高周波電力検波回路100は、能動素子としての2つの第1および第2の電界効果トランジスタ(以下、トランジスタという)Q101,Q102、キャパシタC101,C102,C103,C104、抵抗素子R101,R102,R103,R104,R105、電圧源V101,V102,V103、および整合回路(MTR)101により構成されている。
トランジスタQ101のゲートがDCカット用キャパシタC101の一方の電極に接続され、キャパシタC101の他方の電極は整合回路101を介して高周波信号RFinの入力端子TIN101に接続されている。
また、トランジスタQ101のゲートには、抵抗素子R101の一端が接続され、抵抗素子R101の他端は電圧VggAの電圧源V101に接続されている。この抵抗素子R101によりトランジスタQ101のゲートバイアス電圧を供給するための第1のゲートバイアス供給回路102が構成されている。
トランジスタQ102のゲートには、抵抗素子102の一端が接続され、抵抗素子の他端が電圧VggBの電圧源V102に接続されている。この抵抗素子R102によりトランジスタQ102のゲートバイアス電圧を供給するための第2のゲートバイアス供給回路103が構成されている。
そして、トランジスタQ101のソースとトランジスタQ102のソースが接続され、その接続点が電流源としての抵抗素子R103を介して接地電位GNDに接続されている。さらに、トランジスタQ101のソースとトランジスタQ102のソースとの接続点と接地電位GNDの間に、キャパシタ(第1のキャパシタ)C104が抵抗素子R103に対して並列に接続されている。
なお、このキャパシタC104の容量値(キャパシタンス)Cssは、トランジスタQ101およびQ102のソース端子と接地との間が高周波信号域では等価的にショートになる、十分に大きな値に設定されている。換言すれば、キャパシタC104のキャパシタンスCssは、入力高周波信号RFinを含むより高い周波数ではそのインピーダンスが殆ど0オームとなるような十分に大きな値に設定されている。
トランジスタQ101のドレインは抵抗素子R104の一端、キャパシタ(第2のキャパシタ)C102の一方の電極、および第1出力端子TOT101に接続されている。抵抗素子R104の他端が電圧Vddの電圧源V103に接続され、キャパシタC102の他方の電極は接地電位GNDに接続されている。
トランジスタQ102のドレインは抵抗素子R105の一端、キャパシタC103(第3のキャパシタ)の一方の電極、および第2出力端子TOT102に接続されている。抵抗素子R105の他端が電圧Vddの電圧源V103に接続され、キャパシタC103の他方の電極は接地電位GNDに接続されている。
トランジスタQ101のドレインに抵抗素子R104を介してドレインバイアス電圧が供給され、トランジスタQ102のドレインに抵抗素子R105を介してドレインバイアス電圧が供給される。
このような接続関係もって構成された高周波電力検波回路100において、能動素子としてのトランジスタQ101とQ102は殆ど同特性を持つように、同一のデバイス構造を有している。
そして、ゲートバイアス供給回路102によるゲートバイアス電圧とゲートバイアス供給回路103によるゲートバイアス電圧は略等しい値に設定されている。たとえば電圧源V101による直流電圧VggAと電圧源V102による直流電圧VggBは略等しい値に設定され、抵抗素子R101の抵抗値と抵抗素子R102の抵抗値とが略等しい値に設定されている。
また、トランジスタQ101,Q102のドレインに接続された抵抗素子R104の抵抗値Rdaと抵抗素子R105の抵抗値RdbはRda=Rdbの条件を満たす。同様に、キャパシタC102の容量値CoutaとキャパシタC103の容量値Coutbは、Couta=Coutbの条件を満たす。
あるいは、高周波電力検波回路100において、トランジスタQ101のゲート幅WgaとトランジスタQ102のゲート幅Wgbの比(Wga/Wgb)をNとしたとき、Rda/Rdb=1/N,Couta=Coutbの条件を満たす。
そして、キャパシタC102とC103の容量値CoutaおよびCoutbは、周波数finの入力高周波信号Rfinを含むより高い周波数ではそのインピーダンスが殆ど0オームとなるような十分に大きな値に設定されている。
また、ゲートバイアス供給回路102,103においては、入力信号周波数finにおいてトランジスタQ101およびQ102のゲートと電圧源との間のアイソレーションをとることが望ましい。
次に、上記構成による動作を説明する。
入力端子TIN101に入力された高周波信号RFinは,整合回路101およびDC(直流)カット用キャパシタC101を介してトランジスタQ101のゲートに供給される。
また、トランジスタQ101のゲートには、電圧Vggを供給する電圧源V101に接続されたゲートバイアス供給回路102によりゲートバイアス電圧が供給されている。同様に、トランジスタQ102のゲートには、電圧Vggを供給する電圧源V102に接続されたゲートバイアス供給回路103によりゲートバイアス電圧が供給されている。
また、トランジスタQ101のソースとトランジスタQ102のソースとの接続点と接地電位GNDの間に、キャパシタC104が抵抗素子R103に対して並列に接続されている。そしてキャパシタC104のキャパシタンスCssは、入力高周波信号RFinを含むより高い周波数ではそのインピーダンスが殆ど0オームとなるような十分に大きな値に設定されていることから、トランジスタQ101およびQ102のソースは高周波的に安定状態となる。
また、トランジスタQ101およびQ102のドレインには、それぞれ抵抗素子R104,R105を介してドレインバイアス電圧が供給されている。
そして、トランジスタQ101およびQ102のドレインと接地電位GNDとの間に、それぞれ十分大きな容量値を有する結合キャパシタC102、C103が接続されていることから、トランジスタQ101およびQ102のドレインは高周波的に安定状態となって、トランジスタQ101のドレインの電圧、すなわち第1出力端子TOT101の電圧と、トランジスタQ102のドレインの電圧、すなわち第2出力端子TOT102との電圧差が検波出力信号として、図示しない後段の処理回路に供給される。
以下に、図7の高周波電力検波回路の検波特性について、図面に関連付けて考察する。
図8は、図7の高周波電力検波回路の検波特性および図9の高周波電力検波回路の検波特性の一例を示す図である。
図9の高周波電力検波回路は、図7のトランジスタQ101のソースとトランジスタQ102のソースとの接続点と接地電位GNDの間にキャパシタC104を設けていない回路構成となっている。
図8において、横軸は入力高周波電力Pinを、縦軸は出力検波電圧Voutを表している。入力高周波信号の周波数は5.5GHzである。また、図8においては、図7の電力検波回路の特性を曲線▲1▼で示し、比較データとして図9の電力検波回路の特性を曲線▲2▼で示している。
図8からわるように、図9の電力検波回路は、従来の電力検波回路に比較し、直線性が良いが、図7の電力検波回路は、図9の電力検波回路に比較し、さらに直線性が良い。
そして、入力電力Pin=−10dBmのときに、図9の回路では出力検波電圧Vout=24mVで、図7の回路では出力検波電圧Vout=94mVが得られる。すなわち、従来の回路に比較し感度が改善されている図9の回路に対してもさらに約4倍、感度が改善されている。
以上説明したように、本第1の実施形態によれば、ソース同士を接続し、その接続点に電流源としての抵抗素子R103を接続した略同特性の2つのトランジスタ(FET)Q101,Q102を能動素子として用い、トランジスタQ101およびQ102のゲートにゲートバイアス供給回路102,103により略等しいゲートバイアス電圧を供給し、かつトランジスタQ101およびQ102のドレインに略等しいドレインバイアス電圧を供給し、トランジスタQ101およびトランジスタQ102のソースとの接続点と接地電位GNDの間に、容量値が入力高周波信号RFinを含むより高い周波数ではそのインピーダンスが殆ど0オームとなるような十分に大きな値に設定された第1のキャパシタとしてのキャパシタC104を接続し、さらにトランジスタQ101およびQ102のドレインと接地との間に、容量値が、略等しく、入力高周波信号Rfinを含むより高い周波数ではそのインピーダンスが殆ど0オームとなるような十分に大きな値に設定された第2および第3のキャパシタとしてのキャパシタC102およびC103を接続して、トランジスタQ101のゲートに高周波信号RFinを供給し、トランジスタQ101のドレインとトランジスタQ102のドレイン間の電圧差を検波出力とするように構成したので、以下の効果がある。
すなわち、従来のシリコンショットキーダイオードを用いた検波回路に比べ、GaAsなど高周波に適した半導体プロセス上で構成できることから、モノリシック化に適している。したがって、小型で低コストかつ広帯域な高周波動作に適した検波回路を実現できる。
また、図7の電力検波回路は従来の電力検波回路に比べ、検波特性の直線性が優れており、バイアス変動に対して検波特性の変動が小さく、FETスレショルド電圧変動に対して検波特性の変動が小さく、しかもDCオフセットが小さい、高性能な高周波検波回路を実現できる利点がある。
また、図7の電力検波回路は平衡出力を持っていることから、後段回路が平衡入力を持っている場合、接続が簡単となる利点がある。
図10は、本発明に係る高周波電力検波回路の第2の実施形態を示し回路図である。
本第2の実施形態が上述した第1の実施形態と異なる点は、トランジスタQ101およびQ102のソース同士の接続点と接地電位GNDとの間に、電流源として抵抗素子を接続する変わりに、ゲートに第3のゲートバイアス供給回路104によりバイアス電圧が供給されている第3のFETとしてのトランジスタQ103を接続したことにある。
ゲートバイアス供給回路104は、トランジスタQ104のゲートと電圧VggCの電圧源V104間に接続された抵抗素子R106により構成されている。
本第2の実施形態におけるその他の構成は第1の実施形態と同様である。
本第2の実施形態によれば、上述した第1の実施形態と同様の効果を得ることができる。
図11は、本発明に係る高周波電力検波回路の第3の実施形態を示し回路図である。
本第3の実施形態が上述した第1の実施形態と異なる点は、トランジスタQ101およびQ102のドレインと接地との間にキャパシタC102およびC103を接続する代わりに、トランジスタQ101のドレインとトランジスタQ102のドレインとの間に、容量値が入力高周波信号Rfinを含むより高い周波数ではそのインピーダンスが殆ど0オームとなるような十分に大きな値に設定されたキャパシタC105(第2のキャパシタ)を接続したことにある。
本第3の実施形態におけるその他の構成は第1の実施形態と同様である。
本第3の実施形態によれば、上述した第1の実施形態と同様の効果を得ることができることはもとより、部品点数の削減を図れ、また、トランジスタQ101およびQ102のドレイン電位のバラツキを平衡化できる利点がある。
図12は、本発明に係る高周波電力検波回路の第4の実施形態を示し回路図である。
本第4の実施形態が上述した第2の実施形態と異なる点は、トランジスタQ101およびQ102のドレインと接地との間にキャパシタC102およびC103を接続する代わりに、トランジスタQ101のドレインとトランジスタQ102のドレインとの間に、容量値が入力高周波信号Rfinを含むより高い周波数ではそのインピーダンスが殆ど0オームとなるような十分に大きな値に設定されたキャパシタC106(第2のキャパシタ)を接続したことにある。
本第4の実施形態におけるその他の構成は第2の実施形態と同様である。
本第4の実施形態によれば、上述した第1の実施形態と同様の効果を得ることができることはもとより、部品点数の削減を図れ、また、トランジスタQ101およびQ102のドレイン電位のバラツキを平衡化できる利点がある。
図13は、本発明に係る高周波電力検波回路の第5の実施形態を示し回路図である。
本第5の実施形態が上述した第1の実施形態と異なる点は、入力形態が不平衡入力ではなく平衡入力としたことにある。
そのため、本第5の実施形態に係る高周波電力検波回路100Dでは、整合回路101aの入力側に2つの入力端子TIN101,TIN102が接続され、出力側に2つのDCカット用キャパシタC101a,C101bが接続されている。
そして、トランジスタQ101のゲートにDCカット用キャパシタC101aを介した高周波信号RFinAが供給され、トランジスタQ102のゲートにDCカット用キャパシタC101bを介した高周波信号RFinBが供給される。
本第5の実施形態に係る高周波電力検波回路100Dでは、高周波信号入力RFinAと高周波信号入力RFinBの差電力が検波出力される。
本第5実施形態におけるその他の構成は第1の実施形態と同様である。
本第5の実施形態によれば、上述した第1の実施形態と同様の効果を得ることができる。
図14は、本発明に係る高周波電力検波回路の第6の実施形態を示し回路図である。
本第6の実施形態が上述した第2の実施形態と異なる点は、入力形態が不平衡入力ではなく平衡入力としたことにある。
そのため、本第6の実施形態に係る高周波電力検波回路100Eでは、整合回路101bの入力側に2つの入力端子TIN101,TIN102が接続され、出力側に2つのDCカット用キャパシタC101c,C101dが接続されている。
そして、トランジスタQ101のゲートにDCカット用キャパシタC101cを介した高周波信号RFinAが供給され、トランジスタQ102のゲートにDCカット用キャパシタC101dを介した高周波信号RFinBが供給される。
本第6の実施形態に係る高周波電力検波回路100Eでは、高周波信号入力RFinAと高周波信号入力RFinBの差電力が検波出力される。
本第6実施形態におけるその他の構成は第2の実施形態と同様である。
本第6の実施形態によれば、上述した第1の実施形態と同様の効果を得ることができる。
図15は、本発明に係る高周波電力検波回路の第7の実施形態を示し回路図である。
本第7の実施形態が上述した第3の実施形態と異なる点は、入力形態が不平衡入力ではなく平衡入力としたことにある。
そのため、本第7の実施形態に係る高周波電力検波回路100Fでは、整合回路101bの入力側に2つの入力端子TIN101,TIN102が接続され、出力側に2つのDCカット用キャパシタC101e,C101fが接続されている。
そして、トランジスタQ101のゲートにDCカット用キャパシタC101eを介した高周波信号RFinAが供給され、トランジスタQ102のゲートにDCカット用キャパシタC101fを介した高周波信号RFinBが供給される。
本第7の実施形態に係る高周波電力検波回路100Fでは、高周波信号入力RFinAと高周波信号入力RFinBの差電力が検波出力される。
本第7実施形態におけるその他の構成は第3の実施形態と同様である。
本第7の実施形態によれば、上述した第1の実施形態と同様の効果を得ることができる。
図16は、本発明に係る高周波電力検波回路の第8の実施形態を示し回路図である。
本第8の実施形態が上述した第4の実施形態と異なる点は、入力形態が不平衡入力ではなく平衡入力としたことにある。
そのため、本第8の実施形態に係る高周波電力検波回路100Gでは、整合回路101dの入力側に2つの入力端子TIN101,TIN102が接続され、出力側に2つのDCカット用キャパシタC101g,C101hが接続されている。
そして、トランジスタQ101のゲートにDCカット用キャパシタC101gを介した高周波信号RFinAが供給され、トランジスタQ102のゲートにDCカット用キャパシタC101hを介した高周波信号RFinBが供給される。
本第8の実施形態に係る高周波電力検波回路100Gでは、高周波信号入力RFinAと高周波信号入力RFinBの差電力が検波出力される。
本第8実施形態におけるその他の構成は第4の実施形態と同様である。
本第8の実施形態によれば、上述した第1の実施形態と同様の効果を得ることができる。
以上、第1〜第8の実施形態として本発明に係る高周波電力検波回路の種々の態様について説明した。
以下に、これら本発明に係る高周波電力検波回路が適用可能なNポートの復調器について説明する。なお、以下の説明では上記で用いた8つの100、100A〜100Gの符号に代わりに、いずれかの回路を含むことを示す符号100Hにより高周波電力検波回路(PD)を示す。
図17は、本発明に係る高周波電力検波回路を適用可能な3ポート復調器の構成例を示す回路図である。
この3ポート復調器200は、一つの高周波電力検波回路100Hを用いて構成され、さらに受信信号用第1の信号入力端子TIN201、ローカル信号用の第2の信号入力端子TIN202、分岐回路201,202、移相器203,204、切替回路205、およびNポート信号−IQ信号変換回路206を有している。
ここで3ポートとは、受信信号用第1の信号入力端子TIN201、ローカル信号用第2の信号入力端子TIN202の2ポートに分岐回路201の電力検波回路100Hへの出力端子の1ポートを加えた3ポートのことである。
なお、図17の復調器においては、分岐回路201,202、移相器203,204、および切替回路205により生成手段が構成される。
この3ポート復調器200においては、入力端子TIN201に入力された受信信号RSは、分岐回路201に入力され、2つの信号に分岐される。分岐された一方の信号が電力検波回路100Hに入力される。
また、入力端子TIN202に入力されたローカル信号LSは、分岐回路202に入力され、2つの信号に分岐される。分岐された一方の信号は移相器203に入力され、位相シフトθが与えられた後、切替回路205に入力される。分岐回路202で分岐された他方の信号は移相器204に入力され、位相シフトθが与えられた後、切替回路205に入力される。そして、移相器203および移相器204による位相シフト作用を受けた信号は、切替回路205により順次選択的に切り替えられて分岐回路201に供給される。
分岐回路201に入力された信号は、電力検波回路100Hに入力される信号と入力端子TIN201に供給される2つの信号に分岐される。
電力検波回路100Hでは、入力信号の振幅成分が検波されて変換回路206に供給される。そして、変換回路206において、入力信号が復調信号である同相信号(I)と直交信号(Q)に変換されて出力される。
本3ポート復調器200によれば、電力検波回路100Hは広帯域化が容易であることから、マルチバンドあるいはワイドバンド特性が要求されるシステムに適応可能であり、また高周波化の要求にも対応可能である。
また、電力検波回路100Hが線形な領域で動作することから、低いローカル信号電力でも復調が可能であり、また、低歪みな復調が可能である。
図18は、本発明に係る高周波電力検波回路を適用可能な時分割4ポート復調器の構成例を示す回路図である。
この4ポート復調器300は、2つの高周波電力検波回路100H−1,100H−2を用いて構成され、さらに受信信号用入力端子TIN301、ローカル信号用入力端子TIN302、スイッチング回路301,302、分岐回路303,304、移相器305、およびNポート信号−IQ信号変換回路306を有している。
ここで4ポートとは、受信信号用第1の入力端子TIN301、ローカル信号用第2の入力端子TIN302の2ポートに、分岐回路303の電力検波回路100H−1への出力端子および分岐回路304の電力検波回路100H−2への出力端子の2ポートを加えた4ポートのことである。
なお、図18の復調器においては、スイッチング回路301,302、分岐回路303,304、および移相器305により生成手段が構成される。
この4ポート復調器300においては、入力端子TIN301に入力された受信信号RSは、高速なスイッチング回路301を介して分岐回路303に入力され、2つの信号に分岐される。分岐された一方の信号が電力検波回路100H−1に入力され、他方の信号が移相器305に入力される。
移相器305では、分岐回路303による受信信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路304に入力され、2つの信号に分岐される。分岐回路304では、分岐された一方の信号が電力検波回路100H−2に入力され、他方の信号が高速のスイッチング回路302に供給される。
また、入力端子TIN302に入力されたローカル信号LSは、高速なスイッチング回路302を介して分岐回路304に入力され、2つの信号に分岐される。分岐された一方の信号が電力検波回路100H−2に入力され、他方の信号が移相器305に入力される。
移相器305では、分岐回路304によるローカル信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路303に入力され、2つの信号に分岐される。分岐回路303では、分岐された一方の信号が電力検波回路100H−1に入力され、他方の信号が高速のスイッチング回路301に供給される。
電力検波回路100H−1には、受信信号と位相シフトθが与えられたローカル信号が供給される。電力検波回路100H−1では、供給された信号の振幅成分が検波されて変換回路306に供給される。
また、電力検波回路100H−2には、ローカル信号と位相シフトθが与えられた受信信号が供給される。電力検波回路100H−2では、供給された信号の振幅成分が検波されて変換回路306に供給される。
そして、変換回路306において、入力信号が復調信号である同相信号(I)と直交信号(Q)に変換されて出力される。
本4ポート復調器によれば、上述した3ポート復調器と同様の効果を得ることができる。
図19は、本発明に係る高周波電力検波回路を適用可能な5ポート復調器の構成例を示す回路図である。
この5ポート復調器400は、3つの高周波電力検波回路100H−1,100H−2,100H−3を用いて構成され、さらに受信信号用第1の信号入力端子TIN401、ローカル信号用第2の信号入力端子TIN402、カップラ401、分岐回路402,403、移相器404、およびNポート信号−IQ信号変換回路405を有している。
ここで5ポートとは、受信信号用入力端子TIN401、ローカル信号用入力端子TIN402の2ポートに、カップラ401の電力検波回路100H−1への出力端子、分岐回路402の電力検波回路100H−2への出力端子、および分岐回路403の電力検波回路100H−3への出力端子の3ポートを加えた5ポートのことである。
なお、図19の復調器においては、カップラ401、分岐回路402,403、および移相器404により生成手段が構成される。
この5ポート復調器400においては、入力端子TIN401に入力された受信信号RSは、カップラ401により分岐回路402に入力され、その一部は電力検波回路100H−1に入力される。
分岐回路402に入力された受信信号は、2つの信号に分岐される。分岐された一方の信号が電力検波回路100H−2に入力され、他方の信号が移相器404に入力される。
移相器404では、分岐回路402による受信信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路403に入力され、2つの信号に分岐される。分岐回路403では、分岐された一方の信号が電力検波回路100H−3に入力され、他方の信号が入力端子TIN402に供給される。
また、入力端子TIN402に入力されたローカル信号LSは、分岐回路403に入力され、2つの信号に分岐される。分岐された一方の信号が電力検波回路100H−3に入力され、他方の信号が移相器404に入力される。
移相器404では、分岐回路403によるローカル信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路402に入力され、2つの信号に分岐される。分岐回路402では、分岐された一方の信号が電力検波回路100H−2に入力され、他方の信号がカップラ401に供給される。
電力検波回路100H−1には、受信信号が供給される。電力検波回路100H−1では、供給された信号の振幅成分が検波されて変換回路405に供給される。
電力検波回路100H−2には、受信信号と位相シフトθが与えられたローカル信号が供給される。電力検波回路100H−2では、供給された信号の振幅成分が検波されて変換回路405に供給される。
また、電力検波回路100H−3には、ローカル信号と位相シフトθが与えられた受信信号が供給される。電力検波回路100H−3では、供給された信号の振幅成分が検波されて変換回路405に供給される。
そして、変換回路405において、入力信号が復調信号である同相信号(I)と直交信号(Q)に変換されて出力される。
本5ポート復調器によれば、上述した3ポート復調器と同様の効果を得ることができる。
図20は、本発明に係る高周波電力検波回路を適用可能な6ポート復調器の構成例を示す回路図である。
この6ポート復調器500は、4つの高周波電力検波回路100H−1,100H−2,100H−3,100H−4を用いて構成され、さらに受信信号用第1の信号入力端子TIN501、ローカル信号用第2の信号入力端子TIN502、カップラ501,502、分岐回路503,504、移相器505、およびNポート信号−IQ信号変換回路506を有している。
ここで6ポートとは、受信信号用入力端子TIN501、ローカル信号用入力端子TIN502の2ポートに、カップラ401の電力検波回路100H−1への出力端子、分岐回路402の電力検波回路100H−2への出力端子、分岐回路403の電力検波回路100H−3への出力端子、およびカップラ402の電力検波回路100H−4への出力端子の4ポートを加えた6ポートのことである。
なお、図20の復調器においては、カップラ501,502、分岐回路503,504、および移相器505により生成手段が構成される。
この6ポート復調器500においては、入力端子TIN501に入力された受信信号RSは、カップラ501により分岐回路503に入力され、その一部は電力検波回路100H−1に入力される。
分岐回路503に入力された受信信号は、2つの信号に分岐される。分岐された一方の信号が電力検波回路100H−2に入力され、他方の信号が移相器505に入力される。
移相器505では、分岐回路503による受信信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路504に入力され、2つの信号に分岐される。分岐回路504では、分岐された一方の信号が電力検波回路100H−3に入力され、他方の信号がカップラ502に入力される。
カップラ502では、カップラ501により入力端子TIN502に供給される。
また、入力端子TIN502に入力されたローカル信号LSは、カップラ502により分岐回路504に入力され、その一部は電力検波回路100H−4に入力される。
分岐回路504に入力されたローカル信号は、2つの信号に分岐される。分岐された一方の信号が電力検波回路100H−3に入力され、他方の信号が移相器504に入力される。
移相器504では、分岐回路504によるローカル信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路503に入力され、2つの信号に分岐される。分岐回路503では、分岐された一方の信号が電力検波回路100H−2に入力され、他方の信号がカップラ501に供給される。
電力検波回路100H−1には、受信信号のみが供給される。電力検波回路100H−1では、供給された受信信号の振幅成分が検波されて変換回路506に供給される。
電力検波回路100H−2には、受信信号と位相シフトθが与えられたローカル信号が供給される。電力検波回路100H−2では、供給された信号の振幅成分が検波されて変換回路506に供給される。
また、電力検波回路100H−3には、ローカル信号と位相シフトθが与えられた受信信号が供給される。電力検波回路100H−3では、供給された信号の振幅成分が検波されて変換回路506に供給される。
また、電力検波回路100H−4には、ローカル信号のみが供給される。電力検波回路100H−4では、供給された信号の振幅成分が検波されて変換回路506に供給される。
そして、変換回路505において、入力信号が復調信号である同相信号(I)と直交信号(Q)に変換されて出力される。
本6ポート復調器によれば、上述した3ポート復調器と同様の効果を得ることができる。
図21は、本発明に係る高周波電力検波回路を適用可能な3ポート復調器の他の構成例を示す回路図である。
図21の3ポート復調器200Aが図17の復調器200と異なる点は、受信信号レベル情報に応じて電力検波回路100IのトランジスタQ101およびQ102のドレインバイアス電圧を変化させる、具体的には、受信信号レベルが所定レベルにより低い場合にドレインバイアス電圧を低く設定するように制御回路207により制御することにある。
なお、電力検波回路100Iは、上述した第1〜第8の実施形態に係る8つの100、100A〜100Gの符号に代わりに、いずれかの回路を含むことを示す符号100Iにより高周波電力検波回路(PD)を示している。ただし、電力検波100Iは、第1〜第8の実施形態に係る8つの100、100A〜100Gにおけるドレインバイアス供給回路を構成する電圧源V103を回路208として外部に出した(電圧源V103を含まない)回路と等価な回路となっている。
図21の3ポート復調器200Aの変換回路206Aは、電力検波回路100Iで検波された入力信号の振幅成分に基づいて、入力信号を復調信号である同相信号(I)と直交信号(Q)に変換する機能に加えて、受信信号レベルを検出して、受信信号レベル信号S206として制御回路207に供給するレベル検出回路としての機能を有する。
上述したように、電力検波回路100Iの外部に出したドレインバイアス供給回路208は、たとえば3Vの電圧源V103の出力側に、制御回路207の制御信号CTLに応じてドレインバイアス電圧Vdを変化させるDC−DCコンバータ208Aを有している。そして、DC−DCコンバータ208Aの出力電圧が、第1〜第8の実施形態に係る8つの100、100A〜100Gにおける抵抗素子R104およびR105を介して、トランジスタQ101およびQ102のドレインに供給される。
制御回路207は、変換回路206Aによる受信信号レベル信号S206を受け、受信信号レベルに応じてドレインバイアス電圧Vdを供給するように制御信号CTLをDC−DCコンバータ208Aに出力する。
具体的には、制御回路207は、たとえば受信信号レベル(電力)が−10dBm〜−5dBmの場合には、3Vのままで供給するように制御信号をCTLを生成し、受信信号レベル(電力)が−25dBm〜−15dBmの場合には、2Vに下げて供給するように制御信号をCTLを生成し、受信信号レベル(電力)が−100dBm〜−25dBmの場合には、1Vに下げて供給するように制御信号をCTLを生成し、DC−DCコンバータに出力する。
すなわち、制御回路207は、受信信号レベルに応じて、電圧源103の供給電圧を30%〜70%程度下げるように制御信号CTLを生成する。
図22は、ドレインバイアス電圧を受信信号レベル情報に応じて変化させた場合の高周波電力検波回路の出力検波電圧の入力電力依存性を示す図である。
図22において、横軸は入力高周波電力Pinを、縦軸は出力検波電圧Voutを表している。入力高周波信号の周波数は5.5GHzである。また、図22においては、ドレインバイアス電圧Vdが3Vのときの電力検波回路の特性を曲線▲1▼で示し、ドレインバイアス電圧Vdが2Vのときの電力検波回路の特性を曲線▲2▼で示し、ドレインバイアス電圧Vdが1Vのときの電力検波回路の特性を曲線▲2▼で示している。
図22からわるように、受信信号レベルが低い場合には、ドレインバイアス電圧を下げても直線性が保たれている。
したがって、図21の復調器200Aによれば、電力検波回路100Iは広帯域化が容易であることから、マルチバンドあるいはワイドバンド特性が要求されるシステムに適応可能であり、また高周波化の要求にも対応可能で、また、電力検波回路100Iが線形な領域で動作することから、低いローカル信号電力でも復調が可能であり、また、低歪みな復調が可能であることはもとより、受信信号レベルが低いときに省電力化を図れる利点がある。
図23は、本発明に係る高周波電力検波回路を適用可能な4ポート復調器の他の構成例を示す回路図である。
図23の4ポート復調器300Aが図18の復調器300と異なる点は、受信信号レベル情報に応じて電力検波回路100I−1および100I−2のトランジスタQ101およびQ102のドレインバイアス電圧を変化させる、具体的には、受信信号レベルが所定レベルにより低い場合にドレインバイアス電圧を低く設定するように制御回路407により制御することにある。
なお、電力検波回路100I−1,100I−2は、上述した第1〜第8の実施形態に係る8つの100、100A〜100Gの符号に代わりに、いずれかの回路を含むことを示す符号100Iにより高周波電力検波回路(PD)を示している。ただし、電力検波100Iは、第1〜第8の実施形態に係る8つの100、100A〜100Gにおけるドレインバイアス供給回路を構成する電圧源V103を回路308として外部に出した(電圧源V103を含まない)回路と等価な回路となっている。そして、ドレインバイアス供給回路308は、電力検波回路100I−1,100I−2で共有する。
図23の4ポート復調器300Aの変換回路306Aは、電力検波回路100I−1,100I−2で検波された入力信号の振幅成分に基づいて、入力信号を復調信号である同相信号(I)と直交信号(Q)に変換する機能に加えて、受信信号レベルを検出して、受信信号レベル信号S306として制御回路307に供給するレベル検出回路としての機能を有する。
上述したように、電力検波回路100I−1,100I−2の外部に出し供給化させたドレインバイアス供給回路308は、たとえば3Vの電圧源V103の出力側に、制御回路307の制御信号CTLに応じてドレインバイアス電圧Vdを変化させるDC−DCコンバータ308Aを有している。そして、DC−DCコンバータ308Aの出力電圧が、第1〜第8の実施形態に係る8つの100、100A〜100Gにおける抵抗素子R104およびR105を介して、トランジスタQ101およびQ102のドレインに供給される。
制御回路307は、変換回路306Aによる受信信号レベル信号S306を受け、受信信号レベルに応じてドレインバイアス電圧Vdを供給するように制御信号CTLをDC−DCコンバータ308Aに出力する。
具体的には、制御回路307は、受信信号レベル(電力)が−10dBm〜−5dBmの場合には、3Vのままで供給するように制御信号をCTLを生成し、受信信号レベル(電力)が−25dBm〜−15dBmの場合には、2Vに下げて供給するように制御信号をCTLを生成し、受信信号レベル(電力)が−100dBm〜−25dBmの場合には、1Vに下げて供給するように制御信号をCTLを生成し、DC−DCコンバータに出力する。
すなわち、制御回路307は、受信信号レベルに応じて、電圧源103の供給電圧を30%〜70%程度下げるように制御信号CTLを生成する。
図23の復調器300Aに適用された高周波電力検波回路100I−1,100I−2の出力検波電圧の入力電力依存性存性は、図22と同様の特性を得ることができる。
すなわち、高周波電力検波回路100I−1,100I−2は、受信信号レベルが低い場合にも、ドレインバイアス電圧を下げても直線性が保たれている。
したがって、図23の復調器300Aによれば、電力検波回路100I−1,100I−2は広帯域化が容易であることから、マルチバンドあるいはワイドバンド特性が要求されるシステムに適応可能であり、また高周波化の要求にも対応可能で、また、電力検波回路100I−1,100I−2が線形な領域で動作することから、低いローカル信号電力でも復調が可能であり、また、低歪みな復調が可能であることはもとより、受信信号レベルが低いときに省電力化を図れる利点がある。
図24は、本発明に係る高周波電力検波回路を適用可能な5ポート復調器の他の構成例を示す回路図である。
図24の5ポート復調器400Aが図19の復調器400と異なる点は、受信信号レベル情報に応じて電力検波回路100I−1,100−I−2および100I−3のトランジスタQ101およびQ102のドレインバイアス電圧を変化させる、具体的には、受信信号レベルが所定レベルより低い場合にドレインバイアス電圧を低く設定するように制御回路406により制御することにある。
なお、電力検波回路100I−1〜100I−3は、上述した第1〜第8の実施形態に係る8つの100、100A〜100Gの符号に代わりに、いずれかの回路を含むことを示す符号100Iにより高周波電力検波回路(PD)を示している。ただし、電力検波100Iは、第1〜第8の実施形態に係る8つの100、100A〜100Gにおけるドレインバイアス供給回路を構成する電圧源V103を回路407として外部に出した(電圧源V103を含まない)回路と等価な回路となっている。そして、ドレインバイアス供給回路407は、電力検波回路100I−1,100I−2で共有する。
図24の5ポート復調器400Aの変換回路405Aは、電力検波回路100I−1〜100I−3で検波された入力信号の振幅成分に基づいて、入力信号を復調信号である同相信号(I)と直交信号(Q)に変換する機能に加えて、受信信号レベルを検出して、受信信号レベル信号S405として制御回路406に供給するレベル検出回路としての機能を有する。
上述したように、電力検波回路100I−1〜100I−3の外部に出し供給化させたドレインバイアス供給回路407は、たとえば3Vの電圧源V103の出力側に、制御回路406の制御信号CTLに応じてドレインバイアス電圧Vdを変化させるDC−DCコンバータ407Aを有している。そして、DC−DCコンバータ407Aの出力電圧が、第1〜第8の実施形態に係る8つの100、100A〜100Gにおける抵抗素子R104およびR105を介して、トランジスタQ101およびQ102のドレインに供給される。
制御回路406は、変換回路405Aによる受信信号レベル信号S405を受け、受信信号レベルに応じてドレインバイアス電圧Vdを供給するように制御信号CTLをDC−DCコンバータ407Aに出力する。
具体的には、制御回路406は、受信信号レベル(電力)が−10dBm〜−5dBmの場合には、3Vのままで供給するように制御信号をCTLを生成し、受信信号レベル(電力)が−25dBm〜−15dBmの場合には、2Vに下げて供給するように制御信号をCTLを生成し、受信信号レベル(電力)が−100dBm〜−25dBmの場合には、1Vに下げて供給するように制御信号をCTLを生成し、DC−DCコンバータに出力する。
すなわち、制御回路406は、受信信号レベルに応じて、電圧源103の供給電圧を30%〜70%程度下げるように制御信号CTLを生成する。
図24の復調器400Aに適用された高周波電力検波回路100I−1〜100I−3の出力検波電圧の入力電力依存性存性は、図22と同様の特性を得ることができる。
すなわち、高周波電力検波回路100I−1〜100I−3は、受信信号レベルが低い場合にも、ドレインバイアス電圧を下げても直線性が保たれている。
したがって、図24の復調器400Aによれば、電力検波回路100I−1〜100I−3は広帯域化が容易であることから、マルチバンドあるいはワイドバンド特性が要求されるシステムに適応可能であり、また高周波化の要求にも対応可能で、また、電力検波回路100I−1〜100I−3が線形な領域で動作することから、低いローカル信号電力でも復調が可能であり、また、低歪みな復調が可能であることはもとより、受信信号レベルが低いときに省電力化を図れる利点がある。
図25は、本発明に係る高周波電力検波回路を適用可能な6ポート復調器の他の構成例を示す回路図である。
図25の6ポート復調器500Aが図20の復調器500と異なる点は、受信信号レベル情報に応じて電力検波回路100I−1,100I−2,100I−3および100I−4のトランジスタQ101およびQ102のドレインバイアス電圧を変化させる、具体的には、受信信号レベルが所定レベルより低い場合にドレインバイアス電圧を低く設定するように制御回路507により制御することにある。
なお、電力検波回路100I−1〜100I−4は、上述した第1〜第8の実施形態に係る8つの100、100A〜100Gの符号に代わりに、いずれかの回路を含むことを示す符号100Iにより高周波電力検波回路(PD)を示している。ただし、電力検波100Iは、第1〜第8の実施形態に係る8つの100、100A〜100Gにおけるドレインバイアス供給回路を構成する電圧源V103を回路508として外部に出した(電圧源V103を含まない)回路と等価な回路となっている。そして、ドレインバイアス供給回路508は、電力検波回路100I−1〜100I−4で共有する。
図25の5ポート復調器500Aの変換回路506Aは、電力検波回路100I−1〜100I−4で検波された入力信号の振幅成分に基づいて、入力信号を復調信号である同相信号(I)と直交信号(Q)に変換する機能に加えて、受信信号レベルを検出して、受信信号レベル信号S506として制御回路507に供給するレベル検出回路としての機能を有する。
上述したように、電力検波回路100I−1〜100I−4の外部に出し供給化させたドレインバイアス供給回路508は、たとえば3Vの電圧源V103の出力側に、制御回路507の制御信号CTLに応じてドレインバイアス電圧Vdを変化させるDC−DCコンバータ508Aを有している。そして、DC−DCコンバータ508Aの出力電圧が、第1〜第8の実施形態に係る8つの100、100A〜100Gにおける抵抗素子R104およびR105を介して、トランジスタQ101およびQ102のドレインに供給される。
制御回路507は、変換回路506Aによる受信信号レベル信号S506を受け、受信信号レベルに応じてドレインバイアス電圧Vdを供給するように制御信号CTLをDC−DCコンバータ508Aに出力する。
具体的には、制御回路507は、受信信号レベル(電力)が−10dBm〜−5dBmの場合には、3Vのままで供給するように制御信号をCTLを生成し、受信信号レベル(電力)が−25dBm〜−15dBmの場合には、2Vに下げて供給するように制御信号をCTLを生成し、受信信号レベル(電力)が−100dBm〜−25dBmの場合には、1Vに下げて供給するように制御信号をCTLを生成し、DC−DCコンバータに出力する。
すなわち、制御回路507は、受信信号レベルに応じて、電圧源103の供給電圧を30%〜70%程度下げるように制御信号CTLを生成する。
図25の復調器500Aに適用された高周波電力検波回路100I−1〜100I−4の出力検波電圧の入力電力依存性存性は、図22と同様の特性を得ることができる。
すなわち、高周波電力検波回路100I−1〜100I−4は、受信信号レベルが低い場合にも、ドレインバイアス電圧を下げても直線性が保たれている。
したがって、図25の復調器500Aによれば、電力検波回路100I−1〜100I−4は広帯域化が容易であることから、マルチバンドあるいはワイドバンド特性が要求されるシステムに適応可能であり、また高周波化の要求にも対応可能で、また、電力検波回路100I−1〜100I−4が線形な領域で動作することから、低いローカル信号電力でも復調が可能であり、また、低歪みな復調が可能であることはもとより、受信信号レベルが低いときに省電力化を図れる利点がある。
産業上の利用可能性
以上のように、本発明に係る電力検波回路およびそれを用いた復調器によれば、シリコンショットキーダイオードを用いた検波回路に比べ、GaAsなど高周波に適した半導体プロセス上で構成できることから、モノリシック化に適している。したがって、小型で低コストかつ広帯域な高周波動作に適した検波回路を実現できる。また、本発明の電力検波回路は、検波特性の直線性が優れている、バイアス変動に対して検波特性の変動が小さい、FETスレショルド電圧変動に対して検波特性の変動が小さい、DCオフセットが小さい、高性能な高周波検波回路を実現できる。また、本発明の電力検波回路は、平衡出力を持っていることから、後段回路が平衡入力を持っている場合、接続が簡単となる。
【図面の簡単な説明】
図1はダイオードを用いた従来の高周波電力検波回路の構成例を示す回路図である。
図2は能動素子としてダイオードを用いた高周波電力検波回路の特性例を示す図である。
図3はシリコン(Si)MOSFETを用いた従来の高周波電力検波回路の構成例を示す回路図である。
図4はSiMOSFETを用いた図3の高周波電力検波回路の特性例を示す図である。
図5は能動素子として電界効果トランジスタを用いた高周波電力検波回路の他の構成例を示す回路図である。
図6は図5の能動素子として電界効果トランジスタを用いた高周波電力検波回路の検波特性を示す図である。
図7は本発明に係る高周波電力検波回路の第1の実施形態を示す回路図である。
図8は図7の高周波電力検波回路の検波特性の一例を示す図である。
図9は図7のトランジスタQ101のソースとトランジスタQ102のソースとの接続点と接地電位GNDの間にキャパシタC104を設けていない回路構成を有する高周波電力検波回路を示す図である。
図10は本発明に係る高周波電力検波回路の第2の実施形態を示す回路図である。
図11は本発明に係る高周波電力検波回路の第3の実施形態を示す回路図である。
図12は本発明に係る高周波電力検波回路の第4の実施形態を示す回路図である。
図13は本発明に係る高周波電力検波回路の第5の実施形態を示す回路図である。
図14は本発明に係る高周波電力検波回路の第6の実施形態を示す回路図である。
図15は本発明に係る高周波電力検波回路の第7の実施形態を示す回路図である。
図16は本発明に係る高周波電力検波回路の第8の実施形態を示す回路図である。
図17は本発明に係る高周波電力検波回路を適用可能な3ポート復調器の構成例を示す回路図である。
図18は本発明に係る高周波電力検波回路を適用可能な4ポート復調器の構成例を示す回路図である。
図19は本発明に係る高周波電力検波回路を適用可能な5ポート復調器の構成例を示す回路図である。
図20は本発明に係る高周波電力検波回路を適用可能な6ポート復調器の構成例を示す回路図である。
図21は本発明に係る高周波電力検波回路を適用可能な3ポート復調器の他の構成例を示す回路図である。
図22はドレインバイアス電圧を受信信号レベル情報に応じて変化させた場合の高周波電力検波回路の出力検波電圧の入力電力依存性を示す図である。
図23は本発明に係る高周波電力検波回路を適用可能な4ポート復調器の他の構成例を示す回路図である。
図24は本発明に係る高周波電力検波回路を適用可能な5ポート復調器の他の構成例を示す回路図である。
図25は本発明に係る高周波電力検波回路を適用可能な6ポート復調器の他の構成例を示す回路図である。
本発明は、高周波信号を送受信する通信装置および高周波信号の信号レベルを測定する測定装置などに用いられる電力検波回路およびそれを用いた復調器に関するものである。
背 景 技 術
従来の高周波電力検波回路では、主としてショットキーバリアダイオードが多く用いられている。
図1は、ダイオードを用いた従来の高周波電力検波回路の構成例を示す回路図である。
図1に示すように、この高周波電力検波回路1は、能動素子としてのダイオードD1、直流バイアス用抵抗素子R1、キャパシタC1、および負荷用抵抗素子RL1により構成されている。
ダイオードD1のアノードは高周波信号RFinの入力端子Tin1および抵抗素子R1の一端に接続され、そのカソードは出力端子Tout1、高周波成分を除去するためのキャパシタC1の一方の電極、および負荷用抵抗素子RL1の一端に接続されている。そして、抵抗素子R1,RL1の他端、およびキャパシタC1の他方の電極が接地されている。
このような構成を有する高周波電力検波回路1においては、入力端子Tin1に高周波信号RFinが入力される。ダイオードD1の整流作用と十分に大きなキャパシタンスをもつキャパシタC1により、入力高周波信号の包絡線成分が検波出力信号Voutとして出力される。
高周波電力検波回路1においては、できる限り低い信号レベルから、できる限り高い信号レベルまで、すなわち広いダイナミックレンジにおいて、直線的に検波出力電圧Voutを得ることが要求される。
図2は、能動素子としてダイオードを用いた高周波電力検波回路の特性例を示す図である。
この例は、ショットキーバリアダイオードを使用し、図1におけるダイオードD1のバイアス電圧Vdを0Vに設定し(Vd=0V;ゼロバイアス)、高周波信号の周波数が10GHzのときに得られた、入力高周波電力Pinに対する出力電圧Voutの関係をプロットしたものである。
このような特性を有する従来のショットキーバリアダイオードを用いた電力検波回路には以下の不利益がある。
検波性能をあげるために、専用の半導体プロセスを用い、製造される。したがって、上記従来の電力検波回路は集積回路には適していない。
この理由から、上記従来の電力検波回路はハイブリッド構成をとらざるをえない。このことは、製造コストの上昇、動作帯域の制限、製造ばらつきの増大を招く。
集積回路化が可能な半導体プロセスで上記電力検波回路を構成した場合、その検波特性は劣化する。
近年、携帯電話など無線通信装置の小型化、低価格化の要求は高く、その要求に答える手段として、集積回路化は重要である。
そこで、集積回路化に適した、高性能な高周波電力検波回路を得るために、能動素子として電界効果トランジスタ(FET;Field Effect Transistor)を用いた電力検波回路が検討されてきた。
図3は、シリコン(Si)MOSFETを用いた従来の高周波電力検波回路の構成例を示す回路図である。
図3に示すように、この高周波電力検波回路2は、電界効果トランジスタ(以下、単にトランジスタという)Q1、抵抗素子R2,R3、キャパシタC2,C3、電圧源V1、および負荷用抵抗素子RL2により構成されている。
この高周波電力検波回路2においては、トランジスタQ1のゲートが電圧源V1、抵抗素子R3、およびキャパシタC2により構成されるバイアス供給回路によりバイアスされている。そして、入力高周波信号RFinは、ドレイン−ソース間で所定の抵抗を持つトランジスタQ1を伝搬し、出力側の大きなキャパシタンスをもつキャパシタC3により、入力高周波信号の包絡線成分が検波出力信号Voutとして出力される。
ところが、図3の高周波電力検波回路は以下に示すような不利益がある。
SiMOSFETを用いていることから、最大動作周波数が1.5GHz帯と低い。
また、図4に示すように、入力電力対検波出力電圧特性の直線性に改善の余地がある(Mohamed RATNI,Bernard HUYART,et.al.“RF Power Detector using a Silicon MOSFET”,International Microwave Symposium,1998)。
また、電力検波回路2は、出力形式がシングルエンド方式であり、直線検波回路後段がバランス入力をもっている場合、付加的な不平衡/平衡変換回路が必要となる。
図5は、能動素子として電界効果トランジスタを用いた高周波電力検波回路の他の構成例を示す回路図である(特開平10−234474号公報参照)。
図5に示すように、この高周波電力検波回路3は、トランジスタ(FET)Q2、直流カット用キャパシタCin、バイアス用抵抗素子R4、電圧源V2,V3、負荷用抵抗素子RL3、出力側キャパシタC4、結合用キャパシタCd、およびインダクタLdにより構成されている。そして、抵抗素子R4によりゲートバイアス供給回路3aが構成され、インダクタLdによりドレインバイアス供給回路3bが構成されている。
この高周波電流検波回路3において、入力端子Tin3に入力された高周波信号RFinは直流カット用キャパシタCinを介してトランジスタQ2のゲートに供給される。また、トランジスタQ2のゲートには、電圧Vggを供給する電圧源V2に接続されたゲートバイアス供給回路3aによりゲートバイアス電圧が供給されている。また、トランジスタQ2のドレインには、ドレインバイアス電圧を供給するドレインバイアス供給回路3bが接続されている。なお、ドレインバイアス供給回路3bに直流電圧Vddを供給する電圧源V3が接続されている。
トランジスタQ2のドレインと接地電位GNDとの間に、十分大きな容量値を有する結合キャパシタCdが接続されている。トランジスタQ2のソースと接地電位GNDとの間には、抵抗素子RL3と十分大きな容量値を有する結合キャパシタC4が並列に接続されている。そして、トランジスタQ2と接地電位GNDとの間の電位差Voutが検波出力信号となる。
図6は、図5の高周波電力検波回路の検波特性を示している。
この電力検波回路3は、小型で低コストかつ広帯域な高周波動作に適した検波回路を実現できるものの、以下に示すような不利益がある。
図6に示すように、ゲート・ソースバイアス変動に対して、検波出力電圧対入力電力特性の変動が大きい。
また、図6に示すように、バイアス条件によっては、DCオフセットが生じる場合がある。
製造ばらつきや温度変動などにより、トランジスタQ2のピンチオフ電圧が変動した場合、検波出力電圧対入力電力特性の変動が大きい。
また、電力検波回路3は、出力形式がシングルエンド方式であり、直線検波回路後段がバランス入力をもっている場合、付加的な不平衡/平衡変換回路が必要となる。
発明の開示
本発明は、かかる事情に鑑みてなされたものであり、その目的は、モノリシック化に適し、小型で低コストかつ広帯域な高周波動作に適していることはもとより、検波特性の直線性が優れ、バイアス変動に対して検波特性の変動が小さく、FETスレショルド電圧変動に対して検波特性の変動が小さく、しかもDCオフセットが小さい、また、後段回路がバランス入力をもっている場合であっても、付加的な回路が不要な高性能な電力検波回路およびそれを用いた復調器を提供することにある。
本発明の第1の観点は、高周波信号の信号レベルを検出する電力検波回路であって、ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第1の電界効果トランジスタのドレインと基準電位間に接続された第2のキャパシタと、上記第2の電界効果トランジスタのドレインと基準電位間に接続された第3のキャパシタと、を有し、上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第2の観点は、高周波信号の信号レベルを検出する電力検波回路であって、ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第1の電界効果トランジスタのドレインと上記第2の電界効果トランジスタのドレインとの間に接続された第2のキャパシタと、を有し、上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第3の観点は、高周波信号の信号レベルを検出する電力検波回路であって、ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、ゲートに上記高周波信号が供給され、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第1の電界効果トランジスタのドレインと基準電位間に接続された第2のキャパシタと、上記第2の電界効果トランジスタのドレインと基準電位間に接続された第3のキャパシタと、を有し、上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第4の観点は、高周波信号の信号レベルを検出する電力検波回路であって、ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、ゲートに上記高周波信号が供給され、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第1の電界効果トランジスタのドレインと上記第2の電界効果トランジスタのドレインとの間に接続された第2のキャパシタと、を有し、上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
第1または第3の観点では、好適には、上記第1の電界効果トランジスタと第2の電界効果トランジスタは略同一特性を有し、上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、上記第1のドレインバイアス用抵抗素子の抵抗値と第2のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、上記第2のキャパシタの容量値と第3のキャパシタの容量値が略等しい値に設定されている。
また、第1または第3の観点では、好適には、上記第1の電界効果トランジスタのゲート幅Wgaと第2の電界効果トランジスタのゲート幅Wgbの比Wga/WgbがNに設定され、上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、上記第1のゲートバイアス供給回路による第1のゲートバイアス電圧と第2のゲートバイアス供給回路による第2のゲートバイアス電圧は略等しく設定され、上記第1のドレインバイアス用抵抗素子の抵抗値Raと第2のドレインバイアス用抵抗素子の抵抗値RbはRa/Rb=1/Nの条件を満足するように設定され、上記第2のキャパシタの容量値と第3のキャパシタの容量値が略等しい値に設定されている。
第2または第4の観点では、好適には、上記第1の電界効果トランジスタと第2の電界効果トランジスタは略同一特性を有し、上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、上記第1のゲートバイアス供給回路による第1のゲートバイアス電圧と第2のゲートバイアス供給回路による第2のゲートバイアス電圧は略等しく、かつ上記第1および第2の電界効果トランジスタのスレショルド電圧に略等しい電圧に設定され、上記第1のドレインバイアス用抵抗素子の抵抗値と第2のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定されている。
また、第2または第4の観点では、好適には、上記第1の電界効果トランジスタのゲート幅Wgaと第2の電界効果トランジスタのゲート幅Wgbの比Wga/WgbがNに設定され、上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、上記第1のゲートバイアス供給回路による第1のゲートバイアス電圧と第2のゲートバイアス供給回路による第2のゲートバイアス電圧は略等しく、かつ上記第1および第2の電界効果トランジスタのスレショルド電圧に略等しい電圧に設定され、上記第1のドレインバイアス用抵抗素子の抵抗値Raと第2のドレインバイアス用抵抗素子の抵抗値RbはRa/Rb=1/Nの条件を満足するように設定されている。
また、本発明の第5の観点に係る復調器は、第1の高周波信号が入力される第1の信号入力端子と、第2の高周波信号が入力される第2の信号入力端子と、上記第1の信号入力端子から入力された第1の高周波信号または上記第2の信号入力端子から入力された第2の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった2つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、上記電力検波回路の出力信号を上記第1または第2の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、上記電力検波回路は、ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第1の電界効果トランジスタのドレインと基準電位間に接続された第2のキャパシタと、上記第2の電界効果トランジスタのドレインと基準電位間に接続された第3のキャパシタと、を有し、上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第6の観点に係る復調器は、第1の高周波信号が入力される第1の信号入力端子と、第2の高周波信号が入力される第2の信号入力端子と、上記第1の信号入力端子から入力された第1の高周波信号または上記第2の信号入力端子から入力された第2の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった2つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、上記電力検波回路の出力信号を上記第1または第2の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、上記電力検波回路は、ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第1の電界効果トランジスタのドレインと上記第2の電界効果トランジスタのドレインとの間に接続された第2のキャパシタと、を有し、上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第7の観点に係る復調器は、第1の高周波信号が入力される第1の信号入力端子と、第2の高周波信号が入力される第2の信号入力端子と、上記第1の信号入力端子から入力された第1の高周波信号または上記第2の信号入力端子から入力された第2の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった2つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、上記電力検波回路の出力信号を上記第1または第2の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、上記電力検波回路は、ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、ゲートに上記高周波信号が供給され、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第1の電界効果トランジスタのドレインと基準電位間に接続された第2のキャパシタと、上記第2の電界効果トランジスタのドレインと基準電位間に接続された第3のキャパシタと、を有し、上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第8の観点に係る復調器は、第1の高周波信号が入力される第1の信号入力端子と、第2の高周波信号が入力される第2の信号入力端子と、上記第1の信号入力端子から入力された第1の高周波信号または上記第2の信号入力端子から入力された第2の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった2つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、上記電力検波回路の出力信号を上記第1または第2の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、上記電力検波回路は、ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、ゲートに上記高周波信号が供給され、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第1の電界効果トランジスタのドレインと上記第2の電界効果トランジスタのドレインとの間に接続された第2のキャパシタと、を有し、上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
好適には、上記ドレインバイアス供給回路は、ドレインバイアス電圧のレベルを制御信号に応じたレベルに設定可能であり、さらに、上記電力検波回路の検波出力により受信信号レベルを検出するレベル検出回路と、レベル検出回路で検出された受信信号レベルに応じて、供給する上記ドレインバイアス電圧を設定するように上記制御信号を生成して上記ドレインバイアス供給回路に出力する制御回路とを有する。
また、好適には、上記制御回路は、受信信号レベルが所定のレベルより低いとき上記ドレインバイアス電圧を所定レベル時より低く設定するように上記制御信号を出力する。
本発明によれば、電力検波回路において、第1の電界効果トランジスタと第2の電界効果トランジスタが能動素子として用いられる。
そして、高周波信号が、たとえば整合回路やDC(直流)カット用キャパシタを介して第1の電界効果トランジスタのゲートに供給される。
また、第1の電界効果トランジスタのゲートには、第1のゲートバイアス供給回路によりゲートバイアス電圧が供給されている。同様に、第2の電界効果トランジスタのゲートには、第2のゲートバイアス供給回路によりたとえば第1のゲートバイアス電圧と略等しいゲートバイアス電圧が供給されている。
また、第1の電界効果トランジスタのソースと第2の電界効果トランジスタのソースとの接続点と接地電位GNDの間に、第1のキャパシタC104が電流源としての抵抗素子あるいは第3の電界効果トランジスタに対して並列に接続されている。この第1のキャパシタの容量値は、入力高周波信号を含むより高い周波数ではそのインピーダンスが殆ど0オームとなるような十分に大きな値に設定さる。その結果、第1の電界効果トランジスタおよび第2の電界効果トランジスタのソースは高周波的に安定状態となる。
また、第1の電界効果トランジスタおよび第2の電界効果トランジスタのドレインには、それぞれたとえば略等しい抵抗値を有する抵抗素子を介してドレインバイアス電圧が供給されている。
そして、第1の電界効果トランジスタおよび第2の電界効果トランジスタのドレインと基準電位(接地電位)との間に、それぞれ十分大きな容量値を有する第2および第3のキャパシタが接続されていることから、第1の電界効果トランジスタおよび第2の電界効果トランジスタのドレインは高周波的に安定状態となって、第1の電界効果トランジスタのドレインの電圧と第2の電界効果トランジスタのドレインの電圧との電圧差が検波出力信号として、たとえば後段の変換回路に供給される。
発明を実施するための最良の形態
以下、本発明の実施の形態を添付図面を参照して説明する。
図7は、本発明に係る高周波電力検波回路の第1の実施形態を示す回路図である。
本第1の実施形態に係る高周波電力検波回路100は、能動素子としての2つの第1および第2の電界効果トランジスタ(以下、トランジスタという)Q101,Q102、キャパシタC101,C102,C103,C104、抵抗素子R101,R102,R103,R104,R105、電圧源V101,V102,V103、および整合回路(MTR)101により構成されている。
トランジスタQ101のゲートがDCカット用キャパシタC101の一方の電極に接続され、キャパシタC101の他方の電極は整合回路101を介して高周波信号RFinの入力端子TIN101に接続されている。
また、トランジスタQ101のゲートには、抵抗素子R101の一端が接続され、抵抗素子R101の他端は電圧VggAの電圧源V101に接続されている。この抵抗素子R101によりトランジスタQ101のゲートバイアス電圧を供給するための第1のゲートバイアス供給回路102が構成されている。
トランジスタQ102のゲートには、抵抗素子102の一端が接続され、抵抗素子の他端が電圧VggBの電圧源V102に接続されている。この抵抗素子R102によりトランジスタQ102のゲートバイアス電圧を供給するための第2のゲートバイアス供給回路103が構成されている。
そして、トランジスタQ101のソースとトランジスタQ102のソースが接続され、その接続点が電流源としての抵抗素子R103を介して接地電位GNDに接続されている。さらに、トランジスタQ101のソースとトランジスタQ102のソースとの接続点と接地電位GNDの間に、キャパシタ(第1のキャパシタ)C104が抵抗素子R103に対して並列に接続されている。
なお、このキャパシタC104の容量値(キャパシタンス)Cssは、トランジスタQ101およびQ102のソース端子と接地との間が高周波信号域では等価的にショートになる、十分に大きな値に設定されている。換言すれば、キャパシタC104のキャパシタンスCssは、入力高周波信号RFinを含むより高い周波数ではそのインピーダンスが殆ど0オームとなるような十分に大きな値に設定されている。
トランジスタQ101のドレインは抵抗素子R104の一端、キャパシタ(第2のキャパシタ)C102の一方の電極、および第1出力端子TOT101に接続されている。抵抗素子R104の他端が電圧Vddの電圧源V103に接続され、キャパシタC102の他方の電極は接地電位GNDに接続されている。
トランジスタQ102のドレインは抵抗素子R105の一端、キャパシタC103(第3のキャパシタ)の一方の電極、および第2出力端子TOT102に接続されている。抵抗素子R105の他端が電圧Vddの電圧源V103に接続され、キャパシタC103の他方の電極は接地電位GNDに接続されている。
トランジスタQ101のドレインに抵抗素子R104を介してドレインバイアス電圧が供給され、トランジスタQ102のドレインに抵抗素子R105を介してドレインバイアス電圧が供給される。
このような接続関係もって構成された高周波電力検波回路100において、能動素子としてのトランジスタQ101とQ102は殆ど同特性を持つように、同一のデバイス構造を有している。
そして、ゲートバイアス供給回路102によるゲートバイアス電圧とゲートバイアス供給回路103によるゲートバイアス電圧は略等しい値に設定されている。たとえば電圧源V101による直流電圧VggAと電圧源V102による直流電圧VggBは略等しい値に設定され、抵抗素子R101の抵抗値と抵抗素子R102の抵抗値とが略等しい値に設定されている。
また、トランジスタQ101,Q102のドレインに接続された抵抗素子R104の抵抗値Rdaと抵抗素子R105の抵抗値RdbはRda=Rdbの条件を満たす。同様に、キャパシタC102の容量値CoutaとキャパシタC103の容量値Coutbは、Couta=Coutbの条件を満たす。
あるいは、高周波電力検波回路100において、トランジスタQ101のゲート幅WgaとトランジスタQ102のゲート幅Wgbの比(Wga/Wgb)をNとしたとき、Rda/Rdb=1/N,Couta=Coutbの条件を満たす。
そして、キャパシタC102とC103の容量値CoutaおよびCoutbは、周波数finの入力高周波信号Rfinを含むより高い周波数ではそのインピーダンスが殆ど0オームとなるような十分に大きな値に設定されている。
また、ゲートバイアス供給回路102,103においては、入力信号周波数finにおいてトランジスタQ101およびQ102のゲートと電圧源との間のアイソレーションをとることが望ましい。
次に、上記構成による動作を説明する。
入力端子TIN101に入力された高周波信号RFinは,整合回路101およびDC(直流)カット用キャパシタC101を介してトランジスタQ101のゲートに供給される。
また、トランジスタQ101のゲートには、電圧Vggを供給する電圧源V101に接続されたゲートバイアス供給回路102によりゲートバイアス電圧が供給されている。同様に、トランジスタQ102のゲートには、電圧Vggを供給する電圧源V102に接続されたゲートバイアス供給回路103によりゲートバイアス電圧が供給されている。
また、トランジスタQ101のソースとトランジスタQ102のソースとの接続点と接地電位GNDの間に、キャパシタC104が抵抗素子R103に対して並列に接続されている。そしてキャパシタC104のキャパシタンスCssは、入力高周波信号RFinを含むより高い周波数ではそのインピーダンスが殆ど0オームとなるような十分に大きな値に設定されていることから、トランジスタQ101およびQ102のソースは高周波的に安定状態となる。
また、トランジスタQ101およびQ102のドレインには、それぞれ抵抗素子R104,R105を介してドレインバイアス電圧が供給されている。
そして、トランジスタQ101およびQ102のドレインと接地電位GNDとの間に、それぞれ十分大きな容量値を有する結合キャパシタC102、C103が接続されていることから、トランジスタQ101およびQ102のドレインは高周波的に安定状態となって、トランジスタQ101のドレインの電圧、すなわち第1出力端子TOT101の電圧と、トランジスタQ102のドレインの電圧、すなわち第2出力端子TOT102との電圧差が検波出力信号として、図示しない後段の処理回路に供給される。
以下に、図7の高周波電力検波回路の検波特性について、図面に関連付けて考察する。
図8は、図7の高周波電力検波回路の検波特性および図9の高周波電力検波回路の検波特性の一例を示す図である。
図9の高周波電力検波回路は、図7のトランジスタQ101のソースとトランジスタQ102のソースとの接続点と接地電位GNDの間にキャパシタC104を設けていない回路構成となっている。
図8において、横軸は入力高周波電力Pinを、縦軸は出力検波電圧Voutを表している。入力高周波信号の周波数は5.5GHzである。また、図8においては、図7の電力検波回路の特性を曲線▲1▼で示し、比較データとして図9の電力検波回路の特性を曲線▲2▼で示している。
図8からわるように、図9の電力検波回路は、従来の電力検波回路に比較し、直線性が良いが、図7の電力検波回路は、図9の電力検波回路に比較し、さらに直線性が良い。
そして、入力電力Pin=−10dBmのときに、図9の回路では出力検波電圧Vout=24mVで、図7の回路では出力検波電圧Vout=94mVが得られる。すなわち、従来の回路に比較し感度が改善されている図9の回路に対してもさらに約4倍、感度が改善されている。
以上説明したように、本第1の実施形態によれば、ソース同士を接続し、その接続点に電流源としての抵抗素子R103を接続した略同特性の2つのトランジスタ(FET)Q101,Q102を能動素子として用い、トランジスタQ101およびQ102のゲートにゲートバイアス供給回路102,103により略等しいゲートバイアス電圧を供給し、かつトランジスタQ101およびQ102のドレインに略等しいドレインバイアス電圧を供給し、トランジスタQ101およびトランジスタQ102のソースとの接続点と接地電位GNDの間に、容量値が入力高周波信号RFinを含むより高い周波数ではそのインピーダンスが殆ど0オームとなるような十分に大きな値に設定された第1のキャパシタとしてのキャパシタC104を接続し、さらにトランジスタQ101およびQ102のドレインと接地との間に、容量値が、略等しく、入力高周波信号Rfinを含むより高い周波数ではそのインピーダンスが殆ど0オームとなるような十分に大きな値に設定された第2および第3のキャパシタとしてのキャパシタC102およびC103を接続して、トランジスタQ101のゲートに高周波信号RFinを供給し、トランジスタQ101のドレインとトランジスタQ102のドレイン間の電圧差を検波出力とするように構成したので、以下の効果がある。
すなわち、従来のシリコンショットキーダイオードを用いた検波回路に比べ、GaAsなど高周波に適した半導体プロセス上で構成できることから、モノリシック化に適している。したがって、小型で低コストかつ広帯域な高周波動作に適した検波回路を実現できる。
また、図7の電力検波回路は従来の電力検波回路に比べ、検波特性の直線性が優れており、バイアス変動に対して検波特性の変動が小さく、FETスレショルド電圧変動に対して検波特性の変動が小さく、しかもDCオフセットが小さい、高性能な高周波検波回路を実現できる利点がある。
また、図7の電力検波回路は平衡出力を持っていることから、後段回路が平衡入力を持っている場合、接続が簡単となる利点がある。
図10は、本発明に係る高周波電力検波回路の第2の実施形態を示し回路図である。
本第2の実施形態が上述した第1の実施形態と異なる点は、トランジスタQ101およびQ102のソース同士の接続点と接地電位GNDとの間に、電流源として抵抗素子を接続する変わりに、ゲートに第3のゲートバイアス供給回路104によりバイアス電圧が供給されている第3のFETとしてのトランジスタQ103を接続したことにある。
ゲートバイアス供給回路104は、トランジスタQ104のゲートと電圧VggCの電圧源V104間に接続された抵抗素子R106により構成されている。
本第2の実施形態におけるその他の構成は第1の実施形態と同様である。
本第2の実施形態によれば、上述した第1の実施形態と同様の効果を得ることができる。
図11は、本発明に係る高周波電力検波回路の第3の実施形態を示し回路図である。
本第3の実施形態が上述した第1の実施形態と異なる点は、トランジスタQ101およびQ102のドレインと接地との間にキャパシタC102およびC103を接続する代わりに、トランジスタQ101のドレインとトランジスタQ102のドレインとの間に、容量値が入力高周波信号Rfinを含むより高い周波数ではそのインピーダンスが殆ど0オームとなるような十分に大きな値に設定されたキャパシタC105(第2のキャパシタ)を接続したことにある。
本第3の実施形態におけるその他の構成は第1の実施形態と同様である。
本第3の実施形態によれば、上述した第1の実施形態と同様の効果を得ることができることはもとより、部品点数の削減を図れ、また、トランジスタQ101およびQ102のドレイン電位のバラツキを平衡化できる利点がある。
図12は、本発明に係る高周波電力検波回路の第4の実施形態を示し回路図である。
本第4の実施形態が上述した第2の実施形態と異なる点は、トランジスタQ101およびQ102のドレインと接地との間にキャパシタC102およびC103を接続する代わりに、トランジスタQ101のドレインとトランジスタQ102のドレインとの間に、容量値が入力高周波信号Rfinを含むより高い周波数ではそのインピーダンスが殆ど0オームとなるような十分に大きな値に設定されたキャパシタC106(第2のキャパシタ)を接続したことにある。
本第4の実施形態におけるその他の構成は第2の実施形態と同様である。
本第4の実施形態によれば、上述した第1の実施形態と同様の効果を得ることができることはもとより、部品点数の削減を図れ、また、トランジスタQ101およびQ102のドレイン電位のバラツキを平衡化できる利点がある。
図13は、本発明に係る高周波電力検波回路の第5の実施形態を示し回路図である。
本第5の実施形態が上述した第1の実施形態と異なる点は、入力形態が不平衡入力ではなく平衡入力としたことにある。
そのため、本第5の実施形態に係る高周波電力検波回路100Dでは、整合回路101aの入力側に2つの入力端子TIN101,TIN102が接続され、出力側に2つのDCカット用キャパシタC101a,C101bが接続されている。
そして、トランジスタQ101のゲートにDCカット用キャパシタC101aを介した高周波信号RFinAが供給され、トランジスタQ102のゲートにDCカット用キャパシタC101bを介した高周波信号RFinBが供給される。
本第5の実施形態に係る高周波電力検波回路100Dでは、高周波信号入力RFinAと高周波信号入力RFinBの差電力が検波出力される。
本第5実施形態におけるその他の構成は第1の実施形態と同様である。
本第5の実施形態によれば、上述した第1の実施形態と同様の効果を得ることができる。
図14は、本発明に係る高周波電力検波回路の第6の実施形態を示し回路図である。
本第6の実施形態が上述した第2の実施形態と異なる点は、入力形態が不平衡入力ではなく平衡入力としたことにある。
そのため、本第6の実施形態に係る高周波電力検波回路100Eでは、整合回路101bの入力側に2つの入力端子TIN101,TIN102が接続され、出力側に2つのDCカット用キャパシタC101c,C101dが接続されている。
そして、トランジスタQ101のゲートにDCカット用キャパシタC101cを介した高周波信号RFinAが供給され、トランジスタQ102のゲートにDCカット用キャパシタC101dを介した高周波信号RFinBが供給される。
本第6の実施形態に係る高周波電力検波回路100Eでは、高周波信号入力RFinAと高周波信号入力RFinBの差電力が検波出力される。
本第6実施形態におけるその他の構成は第2の実施形態と同様である。
本第6の実施形態によれば、上述した第1の実施形態と同様の効果を得ることができる。
図15は、本発明に係る高周波電力検波回路の第7の実施形態を示し回路図である。
本第7の実施形態が上述した第3の実施形態と異なる点は、入力形態が不平衡入力ではなく平衡入力としたことにある。
そのため、本第7の実施形態に係る高周波電力検波回路100Fでは、整合回路101bの入力側に2つの入力端子TIN101,TIN102が接続され、出力側に2つのDCカット用キャパシタC101e,C101fが接続されている。
そして、トランジスタQ101のゲートにDCカット用キャパシタC101eを介した高周波信号RFinAが供給され、トランジスタQ102のゲートにDCカット用キャパシタC101fを介した高周波信号RFinBが供給される。
本第7の実施形態に係る高周波電力検波回路100Fでは、高周波信号入力RFinAと高周波信号入力RFinBの差電力が検波出力される。
本第7実施形態におけるその他の構成は第3の実施形態と同様である。
本第7の実施形態によれば、上述した第1の実施形態と同様の効果を得ることができる。
図16は、本発明に係る高周波電力検波回路の第8の実施形態を示し回路図である。
本第8の実施形態が上述した第4の実施形態と異なる点は、入力形態が不平衡入力ではなく平衡入力としたことにある。
そのため、本第8の実施形態に係る高周波電力検波回路100Gでは、整合回路101dの入力側に2つの入力端子TIN101,TIN102が接続され、出力側に2つのDCカット用キャパシタC101g,C101hが接続されている。
そして、トランジスタQ101のゲートにDCカット用キャパシタC101gを介した高周波信号RFinAが供給され、トランジスタQ102のゲートにDCカット用キャパシタC101hを介した高周波信号RFinBが供給される。
本第8の実施形態に係る高周波電力検波回路100Gでは、高周波信号入力RFinAと高周波信号入力RFinBの差電力が検波出力される。
本第8実施形態におけるその他の構成は第4の実施形態と同様である。
本第8の実施形態によれば、上述した第1の実施形態と同様の効果を得ることができる。
以上、第1〜第8の実施形態として本発明に係る高周波電力検波回路の種々の態様について説明した。
以下に、これら本発明に係る高周波電力検波回路が適用可能なNポートの復調器について説明する。なお、以下の説明では上記で用いた8つの100、100A〜100Gの符号に代わりに、いずれかの回路を含むことを示す符号100Hにより高周波電力検波回路(PD)を示す。
図17は、本発明に係る高周波電力検波回路を適用可能な3ポート復調器の構成例を示す回路図である。
この3ポート復調器200は、一つの高周波電力検波回路100Hを用いて構成され、さらに受信信号用第1の信号入力端子TIN201、ローカル信号用の第2の信号入力端子TIN202、分岐回路201,202、移相器203,204、切替回路205、およびNポート信号−IQ信号変換回路206を有している。
ここで3ポートとは、受信信号用第1の信号入力端子TIN201、ローカル信号用第2の信号入力端子TIN202の2ポートに分岐回路201の電力検波回路100Hへの出力端子の1ポートを加えた3ポートのことである。
なお、図17の復調器においては、分岐回路201,202、移相器203,204、および切替回路205により生成手段が構成される。
この3ポート復調器200においては、入力端子TIN201に入力された受信信号RSは、分岐回路201に入力され、2つの信号に分岐される。分岐された一方の信号が電力検波回路100Hに入力される。
また、入力端子TIN202に入力されたローカル信号LSは、分岐回路202に入力され、2つの信号に分岐される。分岐された一方の信号は移相器203に入力され、位相シフトθが与えられた後、切替回路205に入力される。分岐回路202で分岐された他方の信号は移相器204に入力され、位相シフトθが与えられた後、切替回路205に入力される。そして、移相器203および移相器204による位相シフト作用を受けた信号は、切替回路205により順次選択的に切り替えられて分岐回路201に供給される。
分岐回路201に入力された信号は、電力検波回路100Hに入力される信号と入力端子TIN201に供給される2つの信号に分岐される。
電力検波回路100Hでは、入力信号の振幅成分が検波されて変換回路206に供給される。そして、変換回路206において、入力信号が復調信号である同相信号(I)と直交信号(Q)に変換されて出力される。
本3ポート復調器200によれば、電力検波回路100Hは広帯域化が容易であることから、マルチバンドあるいはワイドバンド特性が要求されるシステムに適応可能であり、また高周波化の要求にも対応可能である。
また、電力検波回路100Hが線形な領域で動作することから、低いローカル信号電力でも復調が可能であり、また、低歪みな復調が可能である。
図18は、本発明に係る高周波電力検波回路を適用可能な時分割4ポート復調器の構成例を示す回路図である。
この4ポート復調器300は、2つの高周波電力検波回路100H−1,100H−2を用いて構成され、さらに受信信号用入力端子TIN301、ローカル信号用入力端子TIN302、スイッチング回路301,302、分岐回路303,304、移相器305、およびNポート信号−IQ信号変換回路306を有している。
ここで4ポートとは、受信信号用第1の入力端子TIN301、ローカル信号用第2の入力端子TIN302の2ポートに、分岐回路303の電力検波回路100H−1への出力端子および分岐回路304の電力検波回路100H−2への出力端子の2ポートを加えた4ポートのことである。
なお、図18の復調器においては、スイッチング回路301,302、分岐回路303,304、および移相器305により生成手段が構成される。
この4ポート復調器300においては、入力端子TIN301に入力された受信信号RSは、高速なスイッチング回路301を介して分岐回路303に入力され、2つの信号に分岐される。分岐された一方の信号が電力検波回路100H−1に入力され、他方の信号が移相器305に入力される。
移相器305では、分岐回路303による受信信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路304に入力され、2つの信号に分岐される。分岐回路304では、分岐された一方の信号が電力検波回路100H−2に入力され、他方の信号が高速のスイッチング回路302に供給される。
また、入力端子TIN302に入力されたローカル信号LSは、高速なスイッチング回路302を介して分岐回路304に入力され、2つの信号に分岐される。分岐された一方の信号が電力検波回路100H−2に入力され、他方の信号が移相器305に入力される。
移相器305では、分岐回路304によるローカル信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路303に入力され、2つの信号に分岐される。分岐回路303では、分岐された一方の信号が電力検波回路100H−1に入力され、他方の信号が高速のスイッチング回路301に供給される。
電力検波回路100H−1には、受信信号と位相シフトθが与えられたローカル信号が供給される。電力検波回路100H−1では、供給された信号の振幅成分が検波されて変換回路306に供給される。
また、電力検波回路100H−2には、ローカル信号と位相シフトθが与えられた受信信号が供給される。電力検波回路100H−2では、供給された信号の振幅成分が検波されて変換回路306に供給される。
そして、変換回路306において、入力信号が復調信号である同相信号(I)と直交信号(Q)に変換されて出力される。
本4ポート復調器によれば、上述した3ポート復調器と同様の効果を得ることができる。
図19は、本発明に係る高周波電力検波回路を適用可能な5ポート復調器の構成例を示す回路図である。
この5ポート復調器400は、3つの高周波電力検波回路100H−1,100H−2,100H−3を用いて構成され、さらに受信信号用第1の信号入力端子TIN401、ローカル信号用第2の信号入力端子TIN402、カップラ401、分岐回路402,403、移相器404、およびNポート信号−IQ信号変換回路405を有している。
ここで5ポートとは、受信信号用入力端子TIN401、ローカル信号用入力端子TIN402の2ポートに、カップラ401の電力検波回路100H−1への出力端子、分岐回路402の電力検波回路100H−2への出力端子、および分岐回路403の電力検波回路100H−3への出力端子の3ポートを加えた5ポートのことである。
なお、図19の復調器においては、カップラ401、分岐回路402,403、および移相器404により生成手段が構成される。
この5ポート復調器400においては、入力端子TIN401に入力された受信信号RSは、カップラ401により分岐回路402に入力され、その一部は電力検波回路100H−1に入力される。
分岐回路402に入力された受信信号は、2つの信号に分岐される。分岐された一方の信号が電力検波回路100H−2に入力され、他方の信号が移相器404に入力される。
移相器404では、分岐回路402による受信信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路403に入力され、2つの信号に分岐される。分岐回路403では、分岐された一方の信号が電力検波回路100H−3に入力され、他方の信号が入力端子TIN402に供給される。
また、入力端子TIN402に入力されたローカル信号LSは、分岐回路403に入力され、2つの信号に分岐される。分岐された一方の信号が電力検波回路100H−3に入力され、他方の信号が移相器404に入力される。
移相器404では、分岐回路403によるローカル信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路402に入力され、2つの信号に分岐される。分岐回路402では、分岐された一方の信号が電力検波回路100H−2に入力され、他方の信号がカップラ401に供給される。
電力検波回路100H−1には、受信信号が供給される。電力検波回路100H−1では、供給された信号の振幅成分が検波されて変換回路405に供給される。
電力検波回路100H−2には、受信信号と位相シフトθが与えられたローカル信号が供給される。電力検波回路100H−2では、供給された信号の振幅成分が検波されて変換回路405に供給される。
また、電力検波回路100H−3には、ローカル信号と位相シフトθが与えられた受信信号が供給される。電力検波回路100H−3では、供給された信号の振幅成分が検波されて変換回路405に供給される。
そして、変換回路405において、入力信号が復調信号である同相信号(I)と直交信号(Q)に変換されて出力される。
本5ポート復調器によれば、上述した3ポート復調器と同様の効果を得ることができる。
図20は、本発明に係る高周波電力検波回路を適用可能な6ポート復調器の構成例を示す回路図である。
この6ポート復調器500は、4つの高周波電力検波回路100H−1,100H−2,100H−3,100H−4を用いて構成され、さらに受信信号用第1の信号入力端子TIN501、ローカル信号用第2の信号入力端子TIN502、カップラ501,502、分岐回路503,504、移相器505、およびNポート信号−IQ信号変換回路506を有している。
ここで6ポートとは、受信信号用入力端子TIN501、ローカル信号用入力端子TIN502の2ポートに、カップラ401の電力検波回路100H−1への出力端子、分岐回路402の電力検波回路100H−2への出力端子、分岐回路403の電力検波回路100H−3への出力端子、およびカップラ402の電力検波回路100H−4への出力端子の4ポートを加えた6ポートのことである。
なお、図20の復調器においては、カップラ501,502、分岐回路503,504、および移相器505により生成手段が構成される。
この6ポート復調器500においては、入力端子TIN501に入力された受信信号RSは、カップラ501により分岐回路503に入力され、その一部は電力検波回路100H−1に入力される。
分岐回路503に入力された受信信号は、2つの信号に分岐される。分岐された一方の信号が電力検波回路100H−2に入力され、他方の信号が移相器505に入力される。
移相器505では、分岐回路503による受信信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路504に入力され、2つの信号に分岐される。分岐回路504では、分岐された一方の信号が電力検波回路100H−3に入力され、他方の信号がカップラ502に入力される。
カップラ502では、カップラ501により入力端子TIN502に供給される。
また、入力端子TIN502に入力されたローカル信号LSは、カップラ502により分岐回路504に入力され、その一部は電力検波回路100H−4に入力される。
分岐回路504に入力されたローカル信号は、2つの信号に分岐される。分岐された一方の信号が電力検波回路100H−3に入力され、他方の信号が移相器504に入力される。
移相器504では、分岐回路504によるローカル信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路503に入力され、2つの信号に分岐される。分岐回路503では、分岐された一方の信号が電力検波回路100H−2に入力され、他方の信号がカップラ501に供給される。
電力検波回路100H−1には、受信信号のみが供給される。電力検波回路100H−1では、供給された受信信号の振幅成分が検波されて変換回路506に供給される。
電力検波回路100H−2には、受信信号と位相シフトθが与えられたローカル信号が供給される。電力検波回路100H−2では、供給された信号の振幅成分が検波されて変換回路506に供給される。
また、電力検波回路100H−3には、ローカル信号と位相シフトθが与えられた受信信号が供給される。電力検波回路100H−3では、供給された信号の振幅成分が検波されて変換回路506に供給される。
また、電力検波回路100H−4には、ローカル信号のみが供給される。電力検波回路100H−4では、供給された信号の振幅成分が検波されて変換回路506に供給される。
そして、変換回路505において、入力信号が復調信号である同相信号(I)と直交信号(Q)に変換されて出力される。
本6ポート復調器によれば、上述した3ポート復調器と同様の効果を得ることができる。
図21は、本発明に係る高周波電力検波回路を適用可能な3ポート復調器の他の構成例を示す回路図である。
図21の3ポート復調器200Aが図17の復調器200と異なる点は、受信信号レベル情報に応じて電力検波回路100IのトランジスタQ101およびQ102のドレインバイアス電圧を変化させる、具体的には、受信信号レベルが所定レベルにより低い場合にドレインバイアス電圧を低く設定するように制御回路207により制御することにある。
なお、電力検波回路100Iは、上述した第1〜第8の実施形態に係る8つの100、100A〜100Gの符号に代わりに、いずれかの回路を含むことを示す符号100Iにより高周波電力検波回路(PD)を示している。ただし、電力検波100Iは、第1〜第8の実施形態に係る8つの100、100A〜100Gにおけるドレインバイアス供給回路を構成する電圧源V103を回路208として外部に出した(電圧源V103を含まない)回路と等価な回路となっている。
図21の3ポート復調器200Aの変換回路206Aは、電力検波回路100Iで検波された入力信号の振幅成分に基づいて、入力信号を復調信号である同相信号(I)と直交信号(Q)に変換する機能に加えて、受信信号レベルを検出して、受信信号レベル信号S206として制御回路207に供給するレベル検出回路としての機能を有する。
上述したように、電力検波回路100Iの外部に出したドレインバイアス供給回路208は、たとえば3Vの電圧源V103の出力側に、制御回路207の制御信号CTLに応じてドレインバイアス電圧Vdを変化させるDC−DCコンバータ208Aを有している。そして、DC−DCコンバータ208Aの出力電圧が、第1〜第8の実施形態に係る8つの100、100A〜100Gにおける抵抗素子R104およびR105を介して、トランジスタQ101およびQ102のドレインに供給される。
制御回路207は、変換回路206Aによる受信信号レベル信号S206を受け、受信信号レベルに応じてドレインバイアス電圧Vdを供給するように制御信号CTLをDC−DCコンバータ208Aに出力する。
具体的には、制御回路207は、たとえば受信信号レベル(電力)が−10dBm〜−5dBmの場合には、3Vのままで供給するように制御信号をCTLを生成し、受信信号レベル(電力)が−25dBm〜−15dBmの場合には、2Vに下げて供給するように制御信号をCTLを生成し、受信信号レベル(電力)が−100dBm〜−25dBmの場合には、1Vに下げて供給するように制御信号をCTLを生成し、DC−DCコンバータに出力する。
すなわち、制御回路207は、受信信号レベルに応じて、電圧源103の供給電圧を30%〜70%程度下げるように制御信号CTLを生成する。
図22は、ドレインバイアス電圧を受信信号レベル情報に応じて変化させた場合の高周波電力検波回路の出力検波電圧の入力電力依存性を示す図である。
図22において、横軸は入力高周波電力Pinを、縦軸は出力検波電圧Voutを表している。入力高周波信号の周波数は5.5GHzである。また、図22においては、ドレインバイアス電圧Vdが3Vのときの電力検波回路の特性を曲線▲1▼で示し、ドレインバイアス電圧Vdが2Vのときの電力検波回路の特性を曲線▲2▼で示し、ドレインバイアス電圧Vdが1Vのときの電力検波回路の特性を曲線▲2▼で示している。
図22からわるように、受信信号レベルが低い場合には、ドレインバイアス電圧を下げても直線性が保たれている。
したがって、図21の復調器200Aによれば、電力検波回路100Iは広帯域化が容易であることから、マルチバンドあるいはワイドバンド特性が要求されるシステムに適応可能であり、また高周波化の要求にも対応可能で、また、電力検波回路100Iが線形な領域で動作することから、低いローカル信号電力でも復調が可能であり、また、低歪みな復調が可能であることはもとより、受信信号レベルが低いときに省電力化を図れる利点がある。
図23は、本発明に係る高周波電力検波回路を適用可能な4ポート復調器の他の構成例を示す回路図である。
図23の4ポート復調器300Aが図18の復調器300と異なる点は、受信信号レベル情報に応じて電力検波回路100I−1および100I−2のトランジスタQ101およびQ102のドレインバイアス電圧を変化させる、具体的には、受信信号レベルが所定レベルにより低い場合にドレインバイアス電圧を低く設定するように制御回路407により制御することにある。
なお、電力検波回路100I−1,100I−2は、上述した第1〜第8の実施形態に係る8つの100、100A〜100Gの符号に代わりに、いずれかの回路を含むことを示す符号100Iにより高周波電力検波回路(PD)を示している。ただし、電力検波100Iは、第1〜第8の実施形態に係る8つの100、100A〜100Gにおけるドレインバイアス供給回路を構成する電圧源V103を回路308として外部に出した(電圧源V103を含まない)回路と等価な回路となっている。そして、ドレインバイアス供給回路308は、電力検波回路100I−1,100I−2で共有する。
図23の4ポート復調器300Aの変換回路306Aは、電力検波回路100I−1,100I−2で検波された入力信号の振幅成分に基づいて、入力信号を復調信号である同相信号(I)と直交信号(Q)に変換する機能に加えて、受信信号レベルを検出して、受信信号レベル信号S306として制御回路307に供給するレベル検出回路としての機能を有する。
上述したように、電力検波回路100I−1,100I−2の外部に出し供給化させたドレインバイアス供給回路308は、たとえば3Vの電圧源V103の出力側に、制御回路307の制御信号CTLに応じてドレインバイアス電圧Vdを変化させるDC−DCコンバータ308Aを有している。そして、DC−DCコンバータ308Aの出力電圧が、第1〜第8の実施形態に係る8つの100、100A〜100Gにおける抵抗素子R104およびR105を介して、トランジスタQ101およびQ102のドレインに供給される。
制御回路307は、変換回路306Aによる受信信号レベル信号S306を受け、受信信号レベルに応じてドレインバイアス電圧Vdを供給するように制御信号CTLをDC−DCコンバータ308Aに出力する。
具体的には、制御回路307は、受信信号レベル(電力)が−10dBm〜−5dBmの場合には、3Vのままで供給するように制御信号をCTLを生成し、受信信号レベル(電力)が−25dBm〜−15dBmの場合には、2Vに下げて供給するように制御信号をCTLを生成し、受信信号レベル(電力)が−100dBm〜−25dBmの場合には、1Vに下げて供給するように制御信号をCTLを生成し、DC−DCコンバータに出力する。
すなわち、制御回路307は、受信信号レベルに応じて、電圧源103の供給電圧を30%〜70%程度下げるように制御信号CTLを生成する。
図23の復調器300Aに適用された高周波電力検波回路100I−1,100I−2の出力検波電圧の入力電力依存性存性は、図22と同様の特性を得ることができる。
すなわち、高周波電力検波回路100I−1,100I−2は、受信信号レベルが低い場合にも、ドレインバイアス電圧を下げても直線性が保たれている。
したがって、図23の復調器300Aによれば、電力検波回路100I−1,100I−2は広帯域化が容易であることから、マルチバンドあるいはワイドバンド特性が要求されるシステムに適応可能であり、また高周波化の要求にも対応可能で、また、電力検波回路100I−1,100I−2が線形な領域で動作することから、低いローカル信号電力でも復調が可能であり、また、低歪みな復調が可能であることはもとより、受信信号レベルが低いときに省電力化を図れる利点がある。
図24は、本発明に係る高周波電力検波回路を適用可能な5ポート復調器の他の構成例を示す回路図である。
図24の5ポート復調器400Aが図19の復調器400と異なる点は、受信信号レベル情報に応じて電力検波回路100I−1,100−I−2および100I−3のトランジスタQ101およびQ102のドレインバイアス電圧を変化させる、具体的には、受信信号レベルが所定レベルより低い場合にドレインバイアス電圧を低く設定するように制御回路406により制御することにある。
なお、電力検波回路100I−1〜100I−3は、上述した第1〜第8の実施形態に係る8つの100、100A〜100Gの符号に代わりに、いずれかの回路を含むことを示す符号100Iにより高周波電力検波回路(PD)を示している。ただし、電力検波100Iは、第1〜第8の実施形態に係る8つの100、100A〜100Gにおけるドレインバイアス供給回路を構成する電圧源V103を回路407として外部に出した(電圧源V103を含まない)回路と等価な回路となっている。そして、ドレインバイアス供給回路407は、電力検波回路100I−1,100I−2で共有する。
図24の5ポート復調器400Aの変換回路405Aは、電力検波回路100I−1〜100I−3で検波された入力信号の振幅成分に基づいて、入力信号を復調信号である同相信号(I)と直交信号(Q)に変換する機能に加えて、受信信号レベルを検出して、受信信号レベル信号S405として制御回路406に供給するレベル検出回路としての機能を有する。
上述したように、電力検波回路100I−1〜100I−3の外部に出し供給化させたドレインバイアス供給回路407は、たとえば3Vの電圧源V103の出力側に、制御回路406の制御信号CTLに応じてドレインバイアス電圧Vdを変化させるDC−DCコンバータ407Aを有している。そして、DC−DCコンバータ407Aの出力電圧が、第1〜第8の実施形態に係る8つの100、100A〜100Gにおける抵抗素子R104およびR105を介して、トランジスタQ101およびQ102のドレインに供給される。
制御回路406は、変換回路405Aによる受信信号レベル信号S405を受け、受信信号レベルに応じてドレインバイアス電圧Vdを供給するように制御信号CTLをDC−DCコンバータ407Aに出力する。
具体的には、制御回路406は、受信信号レベル(電力)が−10dBm〜−5dBmの場合には、3Vのままで供給するように制御信号をCTLを生成し、受信信号レベル(電力)が−25dBm〜−15dBmの場合には、2Vに下げて供給するように制御信号をCTLを生成し、受信信号レベル(電力)が−100dBm〜−25dBmの場合には、1Vに下げて供給するように制御信号をCTLを生成し、DC−DCコンバータに出力する。
すなわち、制御回路406は、受信信号レベルに応じて、電圧源103の供給電圧を30%〜70%程度下げるように制御信号CTLを生成する。
図24の復調器400Aに適用された高周波電力検波回路100I−1〜100I−3の出力検波電圧の入力電力依存性存性は、図22と同様の特性を得ることができる。
すなわち、高周波電力検波回路100I−1〜100I−3は、受信信号レベルが低い場合にも、ドレインバイアス電圧を下げても直線性が保たれている。
したがって、図24の復調器400Aによれば、電力検波回路100I−1〜100I−3は広帯域化が容易であることから、マルチバンドあるいはワイドバンド特性が要求されるシステムに適応可能であり、また高周波化の要求にも対応可能で、また、電力検波回路100I−1〜100I−3が線形な領域で動作することから、低いローカル信号電力でも復調が可能であり、また、低歪みな復調が可能であることはもとより、受信信号レベルが低いときに省電力化を図れる利点がある。
図25は、本発明に係る高周波電力検波回路を適用可能な6ポート復調器の他の構成例を示す回路図である。
図25の6ポート復調器500Aが図20の復調器500と異なる点は、受信信号レベル情報に応じて電力検波回路100I−1,100I−2,100I−3および100I−4のトランジスタQ101およびQ102のドレインバイアス電圧を変化させる、具体的には、受信信号レベルが所定レベルより低い場合にドレインバイアス電圧を低く設定するように制御回路507により制御することにある。
なお、電力検波回路100I−1〜100I−4は、上述した第1〜第8の実施形態に係る8つの100、100A〜100Gの符号に代わりに、いずれかの回路を含むことを示す符号100Iにより高周波電力検波回路(PD)を示している。ただし、電力検波100Iは、第1〜第8の実施形態に係る8つの100、100A〜100Gにおけるドレインバイアス供給回路を構成する電圧源V103を回路508として外部に出した(電圧源V103を含まない)回路と等価な回路となっている。そして、ドレインバイアス供給回路508は、電力検波回路100I−1〜100I−4で共有する。
図25の5ポート復調器500Aの変換回路506Aは、電力検波回路100I−1〜100I−4で検波された入力信号の振幅成分に基づいて、入力信号を復調信号である同相信号(I)と直交信号(Q)に変換する機能に加えて、受信信号レベルを検出して、受信信号レベル信号S506として制御回路507に供給するレベル検出回路としての機能を有する。
上述したように、電力検波回路100I−1〜100I−4の外部に出し供給化させたドレインバイアス供給回路508は、たとえば3Vの電圧源V103の出力側に、制御回路507の制御信号CTLに応じてドレインバイアス電圧Vdを変化させるDC−DCコンバータ508Aを有している。そして、DC−DCコンバータ508Aの出力電圧が、第1〜第8の実施形態に係る8つの100、100A〜100Gにおける抵抗素子R104およびR105を介して、トランジスタQ101およびQ102のドレインに供給される。
制御回路507は、変換回路506Aによる受信信号レベル信号S506を受け、受信信号レベルに応じてドレインバイアス電圧Vdを供給するように制御信号CTLをDC−DCコンバータ508Aに出力する。
具体的には、制御回路507は、受信信号レベル(電力)が−10dBm〜−5dBmの場合には、3Vのままで供給するように制御信号をCTLを生成し、受信信号レベル(電力)が−25dBm〜−15dBmの場合には、2Vに下げて供給するように制御信号をCTLを生成し、受信信号レベル(電力)が−100dBm〜−25dBmの場合には、1Vに下げて供給するように制御信号をCTLを生成し、DC−DCコンバータに出力する。
すなわち、制御回路507は、受信信号レベルに応じて、電圧源103の供給電圧を30%〜70%程度下げるように制御信号CTLを生成する。
図25の復調器500Aに適用された高周波電力検波回路100I−1〜100I−4の出力検波電圧の入力電力依存性存性は、図22と同様の特性を得ることができる。
すなわち、高周波電力検波回路100I−1〜100I−4は、受信信号レベルが低い場合にも、ドレインバイアス電圧を下げても直線性が保たれている。
したがって、図25の復調器500Aによれば、電力検波回路100I−1〜100I−4は広帯域化が容易であることから、マルチバンドあるいはワイドバンド特性が要求されるシステムに適応可能であり、また高周波化の要求にも対応可能で、また、電力検波回路100I−1〜100I−4が線形な領域で動作することから、低いローカル信号電力でも復調が可能であり、また、低歪みな復調が可能であることはもとより、受信信号レベルが低いときに省電力化を図れる利点がある。
産業上の利用可能性
以上のように、本発明に係る電力検波回路およびそれを用いた復調器によれば、シリコンショットキーダイオードを用いた検波回路に比べ、GaAsなど高周波に適した半導体プロセス上で構成できることから、モノリシック化に適している。したがって、小型で低コストかつ広帯域な高周波動作に適した検波回路を実現できる。また、本発明の電力検波回路は、検波特性の直線性が優れている、バイアス変動に対して検波特性の変動が小さい、FETスレショルド電圧変動に対して検波特性の変動が小さい、DCオフセットが小さい、高性能な高周波検波回路を実現できる。また、本発明の電力検波回路は、平衡出力を持っていることから、後段回路が平衡入力を持っている場合、接続が簡単となる。
【図面の簡単な説明】
図1はダイオードを用いた従来の高周波電力検波回路の構成例を示す回路図である。
図2は能動素子としてダイオードを用いた高周波電力検波回路の特性例を示す図である。
図3はシリコン(Si)MOSFETを用いた従来の高周波電力検波回路の構成例を示す回路図である。
図4はSiMOSFETを用いた図3の高周波電力検波回路の特性例を示す図である。
図5は能動素子として電界効果トランジスタを用いた高周波電力検波回路の他の構成例を示す回路図である。
図6は図5の能動素子として電界効果トランジスタを用いた高周波電力検波回路の検波特性を示す図である。
図7は本発明に係る高周波電力検波回路の第1の実施形態を示す回路図である。
図8は図7の高周波電力検波回路の検波特性の一例を示す図である。
図9は図7のトランジスタQ101のソースとトランジスタQ102のソースとの接続点と接地電位GNDの間にキャパシタC104を設けていない回路構成を有する高周波電力検波回路を示す図である。
図10は本発明に係る高周波電力検波回路の第2の実施形態を示す回路図である。
図11は本発明に係る高周波電力検波回路の第3の実施形態を示す回路図である。
図12は本発明に係る高周波電力検波回路の第4の実施形態を示す回路図である。
図13は本発明に係る高周波電力検波回路の第5の実施形態を示す回路図である。
図14は本発明に係る高周波電力検波回路の第6の実施形態を示す回路図である。
図15は本発明に係る高周波電力検波回路の第7の実施形態を示す回路図である。
図16は本発明に係る高周波電力検波回路の第8の実施形態を示す回路図である。
図17は本発明に係る高周波電力検波回路を適用可能な3ポート復調器の構成例を示す回路図である。
図18は本発明に係る高周波電力検波回路を適用可能な4ポート復調器の構成例を示す回路図である。
図19は本発明に係る高周波電力検波回路を適用可能な5ポート復調器の構成例を示す回路図である。
図20は本発明に係る高周波電力検波回路を適用可能な6ポート復調器の構成例を示す回路図である。
図21は本発明に係る高周波電力検波回路を適用可能な3ポート復調器の他の構成例を示す回路図である。
図22はドレインバイアス電圧を受信信号レベル情報に応じて変化させた場合の高周波電力検波回路の出力検波電圧の入力電力依存性を示す図である。
図23は本発明に係る高周波電力検波回路を適用可能な4ポート復調器の他の構成例を示す回路図である。
図24は本発明に係る高周波電力検波回路を適用可能な5ポート復調器の他の構成例を示す回路図である。
図25は本発明に係る高周波電力検波回路を適用可能な6ポート復調器の他の構成例を示す回路図である。
Claims (48)
- 高周波信号の信号レベルを検出する電力検波回路であって、
ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、
ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、
上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、
上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、
上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、
上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、
上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
上記第1の電界効果トランジスタのドレインと基準電位間に接続された第2のキャパシタと、
上記第2の電界効果トランジスタのドレインと基準電位間に接続された第3のキャパシタと、を有し、
上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
電力検波回路。 - 上記第1の電界効果トランジスタと第2の電界効果トランジスタは略同一特性を有し、
上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、
上記第1のドレインバイアス用抵抗素子の抵抗値と第2のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、
上記第2のキャパシタの容量値と第3のキャパシタの容量値が略等しい値に設定されている
請求項1記載の電力検波回路。 - 上記第1の電界効果トランジスタのゲート幅Wgaと第2の電界効果トランジスタのゲート幅Wgbの比Wga/WgbがNに設定され、
上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、
上記第1のゲートバイアス供給回路による第1のゲートバイアス電圧と第2のゲートバイアス供給回路による第2のゲートバイアス電圧は略等しく設定され、
上記第1のドレインバイアス用抵抗素子の抵抗値Raと第2のドレインバイアス用抵抗素子の抵抗値RbはRa/Rb=1/Nの条件を満足するように設定され、
上記第2のキャパシタの容量値と第3のキャパシタの容量値が略等しい値に設定されている
請求項1記載の電力検波回路。 - 上記電流源は抵抗素子を含む
請求項1記載の電力検波回路。 - 上記電流源は、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された第8の電界効果トランジスタと、
上記第3の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第3のゲートバイアス供給回路と
を含む請求項1記載の電力検波回路。 - 高周波信号の信号レベルを検出する電力検波回路であって、
ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、
ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、
上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、
上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、
上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、
上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、
上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
上記第1の電界効果トランジスタのドレインと上記第2の電界効果トランジスタのドレインとの間に接続された第2のキャパシタと、を有し、
上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
電力検波回路。 - 上記第1の電界効果トランジスタと第2の電界効果トランジスタは略同一特性を有し、
上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、
上記第1のドレインバイアス用抵抗素子の抵抗値と第2のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定されている
請求項6記載の電力検波回路。 - 上記第1の電界効果トランジスタのゲート幅Wgaと第2の電界効果トランジスタのゲート幅Wgbの比Wga/WgbがNに設定され、
上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、
上記第1のゲートバイアス供給回路による第1のゲートバイアス電圧と第2のゲートバイアス供給回路による第2のゲートバイアス電圧は略等しく設定され、
上記第1のドレインバイアス用抵抗素子の抵抗値Raと第2のドレインバイアス用抵抗素子の抵抗値RbはRa/Rb=1/Nの条件を満足するように設定されている
請求項6記載の電力検波回路。 - 上記電流源は抵抗素子を含む
請求項6記載の電力検波回路。 - 上記電流源は、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された第3の電界効果トランジスタと、
上記第3の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第3のゲートバイアス供給回路と
を含む請求項6記載の電力検波回路。 - 高周波信号の信号レベルを検出する電力検波回路であって、
ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、
ゲートに上記高周波信号が供給され、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、
上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、
上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、
上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、
上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、
上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
上記第1の電界効果トランジスタのドレインと基準電位間に接続された第2のキャパシタと、
上記第2の電界効果トランジスタのドレインと基準電位間に接続された第3のキャパシタと、を有し、
上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
電力検波回路。 - 上記第1の電界効果トランジスタと第2の電界効果トランジスタは略同一特性を有し、
上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、
上記第1のドレインバイアス用抵抗素子の抵抗値と第2のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、
上記第2のキャパシタの容量値と第3のキャパシタの容量値が略等しい値に設定されている
請求項11記載の電力検波回路。 - 上記第1の電界効果トランジスタのゲート幅Wgaと第2の電界効果トランジスタのゲート幅Wgbの比Wga/WgbがNに設定され、
上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、
上記第1のゲートバイアス供給回路による第1のゲートバイアス電圧と第2のゲートバイアス供給回路による第2のゲートバイアス電圧は略等しく設定され、
上記第1のドレインバイアス用抵抗素子の抵抗値Raと第2のドレインバイアス用抵抗素子の抵抗値RbはRa/Rb=1/Nの条件を満足するように設定され、
上記第2のキャパシタの容量値と第3のキャパシタの容量値が略等しい値に設定されている
請求項11記載の電力検波回路。 - 上記電流源は抵抗素子を含む
請求項11記載の電力検波回路。 - 上記電流源は、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された第3の電界効果トランジスタと、
上記第3の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第3のゲートバイアス供給回路と
を含む請求項11記載の電力検波回路。 - 高周波信号の信号レベルを検出する電力検波回路であって、
ゲートに上記高周波信号が供給される第1の電界効果トランジスタと、
ゲートに上記高周波信号が供給され、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、
上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、
上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、
上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、
上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、
上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
上記第1の電界効果トランジスタのドレインと上記第2の電界効果トランジスタのドレインとの間に接続された第2のキャパシタと、を有し、
上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
電力検波回路。 - 上記第1の電界効果トランジスタと第2の電界効果トランジスタは略同一特性を有し、
上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、
上記第1のゲートバイアス供給回路による第1のゲートバイアス電圧と第2のゲートバイアス供給回路による第2のゲートバイアス電圧は略等しく、かつ上記第1および第2の電界効果トランジスタのスレショルド電圧に略等しい電圧に設定され、
上記第1のドレインバイアス用抵抗素子の抵抗値と第2のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定されている
請求項16記載の電力検波回路。 - 上記第1の電界効果トランジスタのゲート幅Wgaと第2の電界効果トランジスタのゲート幅Wgbの比Wga/WgbがNに設定され、
上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、
上記第1のゲートバイアス供給回路による第1のゲートバイアス電圧と第2のゲートバイアス供給回路による第2のゲートバイアス電圧は略等しく、かつ上記第1および第2の電界効果トランジスタのスレショルド電圧に略等しい電圧に設定され、
上記第1のドレインバイアス用抵抗素子の抵抗値Raと第2のドレインバイアス用抵抗素子の抵抗値RbはRa/Rb=1/Nの条件を満足するように設定されている
請求項16記載の電力検波回路。 - 上記電流源は抵抗素子を含む
請求項16記載の電力検波回路。 - 上記電流源は、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された第3の電界効果トランジスタと、
上記第3の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第3のゲートバイアス供給回路と
を含む請求項16記載の電力検波回路。 - 第1の高周波信号が入力される第1の信号入力端子と、
第2の高周波信号が入力される第2の信号入力端子と、
上記第1の信号入力端子から入力された第1の高周波信号または上記第2の信号入力端子から入力された第2の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった2つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、
上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、
上記電力検波回路の出力信号を上記第1または第2の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、
上記電力検波回路は、
ゲートに上記高周波信号が供給される第1の電界効果トランジスタとソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、
上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、
上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、
上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、
上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、
上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
上記第1の電界効果トランジスタのドレインと基準電位間に接続された第2のキャパシタと、
上記第2の電界効果トランジスタのドレインと基準電位間に接続された第3のキャパシタと、を有し、
上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
復調器。 - 上記電力検波回路において、上記第1の電界効果トランジスタと第2の電界効果トランジスタは略同一特性を有し、
上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、
上記第1のドレインバイアス用抵抗素子の抵抗値と第2のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、
上記第2のキャパシタの容量値と第3のキャパシタの容量値が略等しい値に設定されている
請求項21記載の復調器。 - 上記電力検波回路において、上記第1の電界効果トランジスタのゲート幅Wgaと第2の電界効果トランジスタのゲート幅Wgbの比Wga/WgbがNに設定され、
上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、
上記第1のゲートバイアス供給回路による第1のゲートバイアス電圧と第2のゲートバイアス供給回路による第2のゲートバイアス電圧は略等しく設定され、
上記第1のドレインバイアス用抵抗素子の抵抗値Raと第2のドレインバイアス用抵抗素子の抵抗値RbはRa/Rb=1/Nの条件を満足するように設定され、
上記第2のキャパシタの容量値と第3のキャパシタの容量値が略等しい値に設定されている
請求項21記載の復調器。 - 上記ドレインバイアス供給回路は、ドレインバイアス電圧のレベルを制御信号に応じたレベルに設定可能であり、さらに、
上記電力検波回路の検波出力により受信信号レベルを検出するレベル検出回路と、
レベル検出回路で検出された受信信号レベルに応じて、供給する上記ドレインバイアス電圧を設定するように上記制御信号を生成して上記ドレインバイアス供給回路に出力する制御回路と
を有する請求項21記載の復調器。 - 上記制御回路は、受信信号レベルが所定のレベルより低いとき上記ドレインバイアス電圧を所定レベル時より低く設定するように上記制御信号を出力する
請求項24記載の復調器。 - 上記電流検波回路の上記電流源は抵抗素子を含む
請求項21記載の復調器。 - 上記電流検波回路の上記電流源は、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された第3の電界効果トランジスタと、
上記第3の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第3のゲートバイアス供給回路と
を含む請求項21記載の復調器。 - 第1の高周波信号が入力される第1の信号入力端子と、
第2の高周波信号が入力される第2の信号入力端子と、
上記第1の信号入力端子から入力された第1の高周波信号または上記第2の信号入力端子から入力された第2の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった2つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、
上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、
上記電力検波回路の出力信号を上記第1または第2の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、
上記電力検波回路は、
ゲートに上記高周波信号が供給される第1の電界効果トランジスタとソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、
上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、
上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、
上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、
上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、
上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
上記第1の電界効果トランジスタのドレインと上記第2の電界効果トランジスタのドレインとの間に接続された第2のキャパシタと、を有し、
上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
復調器。 - 上記電力検波回路において、上記第1の電界効果トランジスタと第2の電界効果トランジスタは略同一特性を有し、
上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、
上記第1のドレインバイアス用抵抗素子の抵抗値と第2のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定されている
請求項28記載の復調器。 - 上記電力検波回路において、上記第1の電界効果トランジスタのゲート幅Wgaと第2の電界効果トランジスタのゲート幅Wgbの比Wga/WgbがNに設定され、
上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、
上記第1のゲートバイアス供給回路による第1のゲートバイアス電圧と第2のゲートバイアス供給回路による第2のゲートバイアス電圧は略等しく設定され、
上記第1のドレインバイアス用抵抗素子の抵抗値Raと第2のドレインバイアス用抵抗素子の抵抗値RbはRa/Rb=1/Nの条件を満足するように設定されている
請求項28記載の復調器。 - 上記ドレインバイアス供給回路は、ドレインバイアス電圧のレベルを制御信号に応じたレベルに設定可能であり、さらに、
上記電力検波回路の検波出力により受信信号レベルを検出するレベル検出回路と、
レベル検出回路で検出された受信信号レベルに応じて、供給する上記ドレインバイアス電圧を設定するように上記制御信号を生成して上記ドレインバイアス供給回路に出力する制御回路と
を有する請求項28記載の復調器。 - 上記制御回路は、受信信号レベルが所定のレベルより低いとき上記ドレインバイアス電圧を所定レベル時より低く設定するように上記制御信号を出力する
請求項31記載の復調器。 - 上記電流検波回路の上記電流源は抵抗素子を含む
請求項28記載の復調器。 - 上記電流検波回路の上記電流源は、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された第3の電界効果トランジスタと、
上記第3の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第3のゲートバイアス供給回路と
を含む請求項28記載の復調器。 - 第1の高周波信号が入力される第1の信号入力端子と、
第2の高周波信号が入力される第2の信号入力端子と、
上記第1の信号入力端子から入力された第1の高周波信号または上記第2の信号入力端子から入力された第2の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった2つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、
上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、
上記電力検波回路の出力信号を上記第1または第2の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、
上記電力検波回路は、
ゲートに上記高周波信号が供給される第1の電界効果トランジスタと
ゲートに上記高周波信号が供給され、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、
上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、
上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、
上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、
上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、
上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
上記第1の電界効果トランジスタのドレインと基準電位間に接続された第2のキャパシタと、
上記第2の電界効果トランジスタのドレインと基準電位間に接続された第3のキャパシタと、を有し、
上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
復調器。 - 上記電力検波回路において、上記第1の電界効果トランジスタと第2の電界効果トランジスタは略同一特性を有し、
上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、
上記第1のドレインバイアス用抵抗素子の抵抗値と第2のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、
上記第2のキャパシタの容量値と第3のキャパシタの容量値が略等しい値に設定されている
請求項35記載の復調器。 - 上記電力検波回路において、上記第1の電界効果トランジスタのゲート幅Wgaと第2の電界効果トランジスタのゲート幅Wgbの比Wga/WgbがNに設定され、
上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、
上記第1のゲートバイアス供給回路による第1のゲートバイアス電圧と第2のゲートバイアス供給回路による第2のゲートバイアス電圧は略等しく設定され、
上記第1のドレインバイアス用抵抗素子の抵抗値Raと第2のドレインバイアス用抵抗素子の抵抗値RbはRa/Rb=1/Nの条件を満足するように設定され、
上記第2のキャパシタの容量値と第3のキャパシタの容量値が略等しい値に設定されている
請求項35記載の復調器。 - 上記ドレインバイアス供給回路は、ドレインバイアス電圧のレベルを制御信号に応じたレベルに設定可能であり、さらに、
上記電力検波回路の検波出力により受信信号レベルを検出するレベル検出回路と、
レベル検出回路で検出された受信信号レベルに応じて、供給する上記ドレインバイアス電圧を設定するように上記制御信号を生成して上記ドレインバイアス供給回路に出力する制御回路と
を有する請求項35記載の復調器。 - 上記制御回路は、受信信号レベルが所定のレベルより低いとき上記ドレインバイアス電圧を所定レベル時より低く設定するように上記制御信号を出力する
請求項38記載の復調器。 - 上記電流検波回路の上記電流源は抵抗素子を含む
請求項35記載の復調器。 - 上記電流検波回路の上記電流源は、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された第3の電界効果トランジスタと、
上記第3の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第3のゲートバイアス供給回路と
を含む請求項35記載の復調器。 - 第1の高周波信号が入力される第1の信号入力端子と、
第2の高周波信号が入力される第2の信号入力端子と、
上記第1の信号入力端子から入力された第1の高周波信号または上記第2の信号入力端子から入力された第2の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった2つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、
上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、
上記電力検波回路の出力信号を上記第1または第2の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、
上記電力検波回路は、
ゲートに上記高周波信号が供給される第1の電界効果トランジスタと
ゲートに上記高周波信号が供給され、ソースが上記第1の電界効果トランジスタのソースに接続された第2の電界効果トランジスタと、
上記第1の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第1のゲートバイアス供給回路と、
上記第2の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第2のゲートバイアス供給回路と、
上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、
上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第1のキャパシタと、
上記第1の電界トランジスタおよび第2の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
上記第1の電界効果トランジスタのドレインと上記第2の電界効果トランジスタのドレインとの間に接続された第2のキャパシタと、を有し、
上記第1の電界トランジスタのドレイン電圧と第2の電界トランジスタのドレイン電圧間の電圧差を検波出力とする - 上記電力検波回路において、上記第1の電界効果トランジスタと第2の電界効果トランジスタは略同一特性を有し、
上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、
上記第1のゲートバイアス供給回路による第1のゲートバイアス電圧と第2のゲートバイアス供給回路による第2のゲートバイアス電圧は略等しく、かつ上記第1および第2の電界効果トランジスタのスレショルド電圧に略等しい電圧に設定され、
上記第1のドレインバイアス用抵抗素子の抵抗値と第2のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定されている
請求項42記載の復調器。 - 上記電力検波回路において、上記第1の電界効果トランジスタのゲート幅Wgaと第2の電界効果トランジスタのゲート幅Wgbの比Wga/WgbがNに設定され、
上記ドレインバイアス供給回路は、上記第1の電界効果トランジスタのドレインと電圧源との間に接続された第1のドレインバイアス用抵抗素子と、上記第2の電界効果トランジスタのドレインと電圧源との間に接続された第2のドレインバイアス用抵抗素子とを含み、
上記第1のゲートバイアス供給回路による第1のゲートバイアス電圧と第2のゲートバイアス供給回路による第2のゲートバイアス電圧は略等しく、かつ上記第1および第2の電界効果トランジスタのスレショルド電圧に略等しい電圧に設定され、
上記第1のドレインバイアス用抵抗素子の抵抗値Raと第2のドレインバイアス用抵抗素子の抵抗値RbはRa/Rb=1/Nの条件を満足するように設定されている
請求項42記載の復調器。 - 上記ドレインバイアス供給回路は、ドレインバイアス電圧のレベルを制御信号に応じたレベルに設定可能であり、さらに、
上記電力検波回路の検波出力により受信信号レベルを検出するレベル検出回路と、
レベル検出回路で検出された受信信号レベルに応じて、供給する上記ドレインバイアス電圧を設定するように上記制御信号を生成して上記ドレインバイアス供給回路に出力する制御回路と
を有する請求項42記載の復調器。 - 上記制御回路は、受信信号レベルが所定のレベルより低いとき上記ドレインバイアス電圧を所定レベル時より低く設定するように上記制御信号を出力する
請求項45記載の復調器。 - 上記電流検波回路の上記電流源は抵抗素子を含む
請求項42記載の復調器。 - 上記電流検波回路の上記電流源は、上記第1の電界効果トランジスタおよび第2の電界効果トランジスタのソース同士の接続点と基準電位間に接続された第3の電界効果トランジスタと、
上記第3の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第3のゲートバイアス供給回路と
を含む請求項42記載の復調器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2001/009539 WO2003038991A1 (fr) | 2001-10-31 | 2001-10-31 | Circuit de detection de puissance et demodulateur renfermant ledit circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2003038991A1 true JPWO2003038991A1 (ja) | 2005-02-24 |
Family
ID=11737887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003541131A Pending JPWO2003038991A1 (ja) | 2001-10-31 | 2001-10-31 | 電力検波回路およびそれを用いた復調器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060284652A1 (ja) |
EP (1) | EP1447905A4 (ja) |
JP (1) | JPWO2003038991A1 (ja) |
CA (1) | CA2465128A1 (ja) |
WO (1) | WO2003038991A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5321335B2 (ja) * | 2009-08-06 | 2013-10-23 | 日本電気株式会社 | 電力センサ回路、電力増幅器および出力電圧制御方法 |
CN103811372B (zh) * | 2014-03-07 | 2016-08-24 | 上海华虹宏力半导体制造有限公司 | 晶体管的测试结构以及测试方法 |
TWI792656B (zh) | 2016-09-26 | 2023-02-11 | 美商天工方案公司 | 用於射頻應用之主輔場效電晶體組態 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49105437A (ja) * | 1973-02-07 | 1974-10-05 | ||
DE3201867C2 (de) * | 1982-01-22 | 1986-06-05 | Telefunken electronic GmbH, 7100 Heilbronn | Demodulator für amplitudenmodulierte Schwingungen |
JPH073929B2 (ja) * | 1985-04-03 | 1995-01-18 | ソニー株式会社 | Am検波回路 |
JPS61295701A (ja) * | 1985-06-24 | 1986-12-26 | Toshiba Corp | 差動増幅回路型検波器 |
JP2908282B2 (ja) * | 1995-05-22 | 1999-06-21 | 日本電気移動通信株式会社 | 両波整流回路 |
CN1210863C (zh) * | 1997-12-18 | 2005-07-13 | 索尼国际(欧洲)股份有限公司 | n端口接线装置和用于处理已调制数字射频信号的方法 |
JP2000068747A (ja) * | 1998-08-20 | 2000-03-03 | Sony Corp | 検波回路 |
DE19931295A1 (de) * | 1999-03-11 | 2000-09-14 | Philips Corp Intellectual Pty | Gleichrichterschaltung |
-
2001
- 2001-10-31 WO PCT/JP2001/009539 patent/WO2003038991A1/ja not_active Application Discontinuation
- 2001-10-31 CA CA002465128A patent/CA2465128A1/en not_active Abandoned
- 2001-10-31 US US10/493,241 patent/US20060284652A1/en not_active Abandoned
- 2001-10-31 JP JP2003541131A patent/JPWO2003038991A1/ja active Pending
- 2001-10-31 EP EP01978966A patent/EP1447905A4/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20060284652A1 (en) | 2006-12-21 |
EP1447905A4 (en) | 2005-02-09 |
EP1447905A1 (en) | 2004-08-18 |
CA2465128A1 (en) | 2003-05-08 |
WO2003038991A1 (fr) | 2003-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6717474B2 (en) | High-speed differential to single-ended converter | |
US5929710A (en) | Cascode single-ended to differential converter | |
US20100330938A1 (en) | Power detector | |
US6798268B2 (en) | Single-ended differential circuit using complementary devices | |
US20110001540A1 (en) | Combined mixer and balun design | |
US6542019B1 (en) | Highly linear and low noise figure mixer | |
US6211729B1 (en) | Amplifier circuit with a switch bypass | |
CN102651633A (zh) | 一种噪声电流前馈型噪声抵消电路 | |
EP1625656B1 (en) | Circuit for improved differential amplifier and other applications | |
US7710216B2 (en) | Balun circuit and integrated circuit device | |
US6236270B1 (en) | Operational amplifier circuit including folded cascode circuit | |
US6411801B1 (en) | Double balanced active mixer | |
US6664842B1 (en) | FET active load and current source | |
CN101154925A (zh) | 射频差分到单端转换器 | |
US6664853B1 (en) | Wide-bandwidth differential signal amplifier | |
JPWO2003038991A1 (ja) | 電力検波回路およびそれを用いた復調器 | |
US6710716B1 (en) | Power detecting circuit and demodulator comprising the same | |
US7227406B2 (en) | Differential amplifier for balanced/unbalanced converter | |
TWI780862B (zh) | 降頻混頻器 | |
US20030042975A1 (en) | Low power wide bandwidth programmable gain CDS amplifier/instrumentation amplifier | |
US6714082B2 (en) | Semiconductor amplifier circuit | |
Amado-Rey et al. | A 280 GHz stacked-FET power amplifier cell using 50 nm metamorphic HEMT technology | |
KR100378384B1 (ko) | 신호레벨 조정회로 | |
JPH01173908A (ja) | 発振装置 | |
KR100650329B1 (ko) | 깊은 엔웰 씨모스로 구현된 수직형 바이폴라 접합트랜지스터를 이용한 수신기. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080401 |