JPWO2003038991A1 - 電力検波回路およびそれを用いた復調器 - Google Patents

Abstract

ソース同士の接続点に電流源としての抵抗素子Ｒ１０３を接続した略同特性の２つのトランジスタ（ＦＥＴ）Ｑ１０１，Ｑ１０２を能動素子として用い、トランジスタＱ１０１，Ｑ１０２のゲートおよびドレインに略等しいバイアス電圧を供給し、トランジスタＱ１０１，Ｑ１０２のソースと接地との間に、容量値が十分に大きな値に設定されたキャパシタＣ１０４を接続し、トランジスタＱ１０１およびＱ１０２のドレインと接地との間に、容量値が略等しく、かつ十分に大きな値に設定されたキャパシタＣ１０２およびＣ１０３を接続して、トランジスタＱ１０１のゲートに高周波信号ＲＦｉｎを供給し、トランジスタＱ１０１とトランジスタＱ１０２のドレイン間の電圧差を検波出力とする電力検波回路およびそれを用いた復調回路。

Description

技 術 分 野
本発明は、高周波信号を送受信する通信装置および高周波信号の信号レベルを測定する測定装置などに用いられる電力検波回路およびそれを用いた復調器に関するものである。
背 景 技 術
従来の高周波電力検波回路では、主としてショットキーバリアダイオードが多く用いられている。
図１は、ダイオードを用いた従来の高周波電力検波回路の構成例を示す回路図である。
図１に示すように、この高周波電力検波回路１は、能動素子としてのダイオードＤ１、直流バイアス用抵抗素子Ｒ１、キャパシタＣ１、および負荷用抵抗素子ＲＬ１により構成されている。
ダイオードＤ１のアノードは高周波信号ＲＦｉｎの入力端子Ｔｉｎ１および抵抗素子Ｒ１の一端に接続され、そのカソードは出力端子Ｔｏｕｔ１、高周波成分を除去するためのキャパシタＣ１の一方の電極、および負荷用抵抗素子ＲＬ１の一端に接続されている。そして、抵抗素子Ｒ１，ＲＬ１の他端、およびキャパシタＣ１の他方の電極が接地されている。
このような構成を有する高周波電力検波回路１においては、入力端子Ｔｉｎ１に高周波信号ＲＦｉｎが入力される。ダイオードＤ１の整流作用と十分に大きなキャパシタンスをもつキャパシタＣ１により、入力高周波信号の包絡線成分が検波出力信号Ｖｏｕｔとして出力される。
高周波電力検波回路１においては、できる限り低い信号レベルから、できる限り高い信号レベルまで、すなわち広いダイナミックレンジにおいて、直線的に検波出力電圧Ｖｏｕｔを得ることが要求される。
図２は、能動素子としてダイオードを用いた高周波電力検波回路の特性例を示す図である。
この例は、ショットキーバリアダイオードを使用し、図１におけるダイオードＤ１のバイアス電圧Ｖｄを０Ｖに設定し（Ｖｄ＝０Ｖ；ゼロバイアス）、高周波信号の周波数が１０ＧＨｚのときに得られた、入力高周波電力Ｐｉｎに対する出力電圧Ｖｏｕｔの関係をプロットしたものである。
このような特性を有する従来のショットキーバリアダイオードを用いた電力検波回路には以下の不利益がある。
検波性能をあげるために、専用の半導体プロセスを用い、製造される。したがって、上記従来の電力検波回路は集積回路には適していない。
この理由から、上記従来の電力検波回路はハイブリッド構成をとらざるをえない。このことは、製造コストの上昇、動作帯域の制限、製造ばらつきの増大を招く。
集積回路化が可能な半導体プロセスで上記電力検波回路を構成した場合、その検波特性は劣化する。
近年、携帯電話など無線通信装置の小型化、低価格化の要求は高く、その要求に答える手段として、集積回路化は重要である。
そこで、集積回路化に適した、高性能な高周波電力検波回路を得るために、能動素子として電界効果トランジスタ（ＦＥＴ；Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いた電力検波回路が検討されてきた。
図３は、シリコン（Ｓｉ）ＭＯＳＦＥＴを用いた従来の高周波電力検波回路の構成例を示す回路図である。
図３に示すように、この高周波電力検波回路２は、電界効果トランジスタ（以下、単にトランジスタという）Ｑ１、抵抗素子Ｒ２，Ｒ３、キャパシタＣ２，Ｃ３、電圧源Ｖ１、および負荷用抵抗素子ＲＬ２により構成されている。
この高周波電力検波回路２においては、トランジスタＱ１のゲートが電圧源Ｖ１、抵抗素子Ｒ３、およびキャパシタＣ２により構成されるバイアス供給回路によりバイアスされている。そして、入力高周波信号ＲＦｉｎは、ドレイン−ソース間で所定の抵抗を持つトランジスタＱ１を伝搬し、出力側の大きなキャパシタンスをもつキャパシタＣ３により、入力高周波信号の包絡線成分が検波出力信号Ｖｏｕｔとして出力される。
ところが、図３の高周波電力検波回路は以下に示すような不利益がある。
ＳｉＭＯＳＦＥＴを用いていることから、最大動作周波数が１．５ＧＨｚ帯と低い。
また、図４に示すように、入力電力対検波出力電圧特性の直線性に改善の余地がある（Ｍｏｈａｍｅｄ ＲＡＴＮＩ，Ｂｅｒｎａｒｄ ＨＵＹＡＲＴ，ｅｔ．ａｌ．“ＲＦ Ｐｏｗｅｒ Ｄｅｔｅｃｔｏｒ ｕｓｉｎｇ ａ Ｓｉｌｉｃｏｎ ＭＯＳＦＥＴ”，Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｍｉｃｒｏｗａｖｅ Ｓｙｍｐｏｓｉｕｍ，１９９８）。
また、電力検波回路２は、出力形式がシングルエンド方式であり、直線検波回路後段がバランス入力をもっている場合、付加的な不平衡／平衡変換回路が必要となる。
図５は、能動素子として電界効果トランジスタを用いた高周波電力検波回路の他の構成例を示す回路図である（特開平１０−２３４４７４号公報参照）。
図５に示すように、この高周波電力検波回路３は、トランジスタ（ＦＥＴ）Ｑ２、直流カット用キャパシタＣｉｎ、バイアス用抵抗素子Ｒ４、電圧源Ｖ２，Ｖ３、負荷用抵抗素子ＲＬ３、出力側キャパシタＣ４、結合用キャパシタＣｄ、およびインダクタＬｄにより構成されている。そして、抵抗素子Ｒ４によりゲートバイアス供給回路３ａが構成され、インダクタＬｄによりドレインバイアス供給回路３ｂが構成されている。
この高周波電流検波回路３において、入力端子Ｔｉｎ３に入力された高周波信号ＲＦｉｎは直流カット用キャパシタＣｉｎを介してトランジスタＱ２のゲートに供給される。また、トランジスタＱ２のゲートには、電圧Ｖｇｇを供給する電圧源Ｖ２に接続されたゲートバイアス供給回路３ａによりゲートバイアス電圧が供給されている。また、トランジスタＱ２のドレインには、ドレインバイアス電圧を供給するドレインバイアス供給回路３ｂが接続されている。なお、ドレインバイアス供給回路３ｂに直流電圧Ｖｄｄを供給する電圧源Ｖ３が接続されている。
トランジスタＱ２のドレインと接地電位ＧＮＤとの間に、十分大きな容量値を有する結合キャパシタＣｄが接続されている。トランジスタＱ２のソースと接地電位ＧＮＤとの間には、抵抗素子ＲＬ３と十分大きな容量値を有する結合キャパシタＣ４が並列に接続されている。そして、トランジスタＱ２と接地電位ＧＮＤとの間の電位差Ｖｏｕｔが検波出力信号となる。
図６は、図５の高周波電力検波回路の検波特性を示している。
この電力検波回路３は、小型で低コストかつ広帯域な高周波動作に適した検波回路を実現できるものの、以下に示すような不利益がある。
図６に示すように、ゲート・ソースバイアス変動に対して、検波出力電圧対入力電力特性の変動が大きい。
また、図６に示すように、バイアス条件によっては、ＤＣオフセットが生じる場合がある。
製造ばらつきや温度変動などにより、トランジスタＱ２のピンチオフ電圧が変動した場合、検波出力電圧対入力電力特性の変動が大きい。
また、電力検波回路３は、出力形式がシングルエンド方式であり、直線検波回路後段がバランス入力をもっている場合、付加的な不平衡／平衡変換回路が必要となる。
発明の開示
本発明は、かかる事情に鑑みてなされたものであり、その目的は、モノリシック化に適し、小型で低コストかつ広帯域な高周波動作に適していることはもとより、検波特性の直線性が優れ、バイアス変動に対して検波特性の変動が小さく、ＦＥＴスレショルド電圧変動に対して検波特性の変動が小さく、しかもＤＣオフセットが小さい、また、後段回路がバランス入力をもっている場合であっても、付加的な回路が不要な高性能な電力検波回路およびそれを用いた復調器を提供することにある。
本発明の第１の観点は、高周波信号の信号レベルを検出する電力検波回路であって、ゲートに上記高周波信号が供給される第１の電界効果トランジスタと、ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第１のキャパシタと、上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第１の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、上記第２の電界効果トランジスタのドレインと基準電位間に接続された第３のキャパシタと、を有し、上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第２の観点は、高周波信号の信号レベルを検出する電力検波回路であって、ゲートに上記高周波信号が供給される第１の電界効果トランジスタと、ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第１のキャパシタと、上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第１の電界効果トランジスタのドレインと上記第２の電界効果トランジスタのドレインとの間に接続された第２のキャパシタと、を有し、上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第３の観点は、高周波信号の信号レベルを検出する電力検波回路であって、ゲートに上記高周波信号が供給される第１の電界効果トランジスタと、ゲートに上記高周波信号が供給され、ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第１のキャパシタと、上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第１の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、上記第２の電界効果トランジスタのドレインと基準電位間に接続された第３のキャパシタと、を有し、上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第４の観点は、高周波信号の信号レベルを検出する電力検波回路であって、ゲートに上記高周波信号が供給される第１の電界効果トランジスタと、ゲートに上記高周波信号が供給され、ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第１のキャパシタと、上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第１の電界効果トランジスタのドレインと上記第２の電界効果トランジスタのドレインとの間に接続された第２のキャパシタと、を有し、上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
第１または第３の観点では、好適には、上記第１の電界効果トランジスタと第２の電界効果トランジスタは略同一特性を有し、上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、上記第１のドレインバイアス用抵抗素子の抵抗値と第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、上記第２のキャパシタの容量値と第３のキャパシタの容量値が略等しい値に設定されている。
また、第１または第３の観点では、好適には、上記第１の電界効果トランジスタのゲート幅Ｗｇａと第２の電界効果トランジスタのゲート幅Ｗｇｂの比Ｗｇａ／ＷｇｂがＮに設定され、上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、上記第１のゲートバイアス供給回路による第１のゲートバイアス電圧と第２のゲートバイアス供給回路による第２のゲートバイアス電圧は略等しく設定され、上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定され、上記第２のキャパシタの容量値と第３のキャパシタの容量値が略等しい値に設定されている。
第２または第４の観点では、好適には、上記第１の電界効果トランジスタと第２の電界効果トランジスタは略同一特性を有し、上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、上記第１のゲートバイアス供給回路による第１のゲートバイアス電圧と第２のゲートバイアス供給回路による第２のゲートバイアス電圧は略等しく、かつ上記第１および第２の電界効果トランジスタのスレショルド電圧に略等しい電圧に設定され、上記第１のドレインバイアス用抵抗素子の抵抗値と第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定されている。
また、第２または第４の観点では、好適には、上記第１の電界効果トランジスタのゲート幅Ｗｇａと第２の電界効果トランジスタのゲート幅Ｗｇｂの比Ｗｇａ／ＷｇｂがＮに設定され、上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、上記第１のゲートバイアス供給回路による第１のゲートバイアス電圧と第２のゲートバイアス供給回路による第２のゲートバイアス電圧は略等しく、かつ上記第１および第２の電界効果トランジスタのスレショルド電圧に略等しい電圧に設定され、上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定されている。
また、本発明の第５の観点に係る復調器は、第１の高周波信号が入力される第１の信号入力端子と、第２の高周波信号が入力される第２の信号入力端子と、上記第１の信号入力端子から入力された第１の高周波信号または上記第２の信号入力端子から入力された第２の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった２つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、上記電力検波回路の出力信号を上記第１または第２の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、上記電力検波回路は、ゲートに上記高周波信号が供給される第１の電界効果トランジスタと、ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第１のキャパシタと、上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第１の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、上記第２の電界効果トランジスタのドレインと基準電位間に接続された第３のキャパシタと、を有し、上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第６の観点に係る復調器は、第１の高周波信号が入力される第１の信号入力端子と、第２の高周波信号が入力される第２の信号入力端子と、上記第１の信号入力端子から入力された第１の高周波信号または上記第２の信号入力端子から入力された第２の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった２つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、上記電力検波回路の出力信号を上記第１または第２の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、上記電力検波回路は、ゲートに上記高周波信号が供給される第１の電界効果トランジスタと、ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第１のキャパシタと、上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第１の電界効果トランジスタのドレインと上記第２の電界効果トランジスタのドレインとの間に接続された第２のキャパシタと、を有し、上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第７の観点に係る復調器は、第１の高周波信号が入力される第１の信号入力端子と、第２の高周波信号が入力される第２の信号入力端子と、上記第１の信号入力端子から入力された第１の高周波信号または上記第２の信号入力端子から入力された第２の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった２つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、上記電力検波回路の出力信号を上記第１または第２の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、上記電力検波回路は、ゲートに上記高周波信号が供給される第１の電界効果トランジスタと、ゲートに上記高周波信号が供給され、ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第１のキャパシタと、上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第１の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、上記第２の電界効果トランジスタのドレインと基準電位間に接続された第３のキャパシタと、を有し、上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
本発明の第８の観点に係る復調器は、第１の高周波信号が入力される第１の信号入力端子と、第２の高周波信号が入力される第２の信号入力端子と、上記第１の信号入力端子から入力された第１の高周波信号または上記第２の信号入力端子から入力された第２の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった２つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、上記電力検波回路の出力信号を上記第１または第２の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、上記電力検波回路は、ゲートに上記高周波信号が供給される第１の電界効果トランジスタと、ゲートに上記高周波信号が供給され、ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第１のキャパシタと、上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第１の電界効果トランジスタのドレインと上記第２の電界効果トランジスタのドレインとの間に接続された第２のキャパシタと、を有し、上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
好適には、上記ドレインバイアス供給回路は、ドレインバイアス電圧のレベルを制御信号に応じたレベルに設定可能であり、さらに、上記電力検波回路の検波出力により受信信号レベルを検出するレベル検出回路と、レベル検出回路で検出された受信信号レベルに応じて、供給する上記ドレインバイアス電圧を設定するように上記制御信号を生成して上記ドレインバイアス供給回路に出力する制御回路とを有する。
また、好適には、上記制御回路は、受信信号レベルが所定のレベルより低いとき上記ドレインバイアス電圧を所定レベル時より低く設定するように上記制御信号を出力する。
本発明によれば、電力検波回路において、第１の電界効果トランジスタと第２の電界効果トランジスタが能動素子として用いられる。
そして、高周波信号が、たとえば整合回路やＤＣ（直流）カット用キャパシタを介して第１の電界効果トランジスタのゲートに供給される。
また、第１の電界効果トランジスタのゲートには、第１のゲートバイアス供給回路によりゲートバイアス電圧が供給されている。同様に、第２の電界効果トランジスタのゲートには、第２のゲートバイアス供給回路によりたとえば第１のゲートバイアス電圧と略等しいゲートバイアス電圧が供給されている。
また、第１の電界効果トランジスタのソースと第２の電界効果トランジスタのソースとの接続点と接地電位ＧＮＤの間に、第１のキャパシタＣ１０４が電流源としての抵抗素子あるいは第３の電界効果トランジスタに対して並列に接続されている。この第１のキャパシタの容量値は、入力高周波信号を含むより高い周波数ではそのインピーダンスが殆ど０オームとなるような十分に大きな値に設定さる。その結果、第１の電界効果トランジスタおよび第２の電界効果トランジスタのソースは高周波的に安定状態となる。
また、第１の電界効果トランジスタおよび第２の電界効果トランジスタのドレインには、それぞれたとえば略等しい抵抗値を有する抵抗素子を介してドレインバイアス電圧が供給されている。
そして、第１の電界効果トランジスタおよび第２の電界効果トランジスタのドレインと基準電位（接地電位）との間に、それぞれ十分大きな容量値を有する第２および第３のキャパシタが接続されていることから、第１の電界効果トランジスタおよび第２の電界効果トランジスタのドレインは高周波的に安定状態となって、第１の電界効果トランジスタのドレインの電圧と第２の電界効果トランジスタのドレインの電圧との電圧差が検波出力信号として、たとえば後段の変換回路に供給される。
発明を実施するための最良の形態
以下、本発明の実施の形態を添付図面を参照して説明する。
図７は、本発明に係る高周波電力検波回路の第１の実施形態を示す回路図である。
本第１の実施形態に係る高周波電力検波回路１００は、能動素子としての２つの第１および第２の電界効果トランジスタ（以下、トランジスタという）Ｑ１０１，Ｑ１０２、キャパシタＣ１０１，Ｃ１０２，Ｃ１０３，Ｃ１０４、抵抗素子Ｒ１０１，Ｒ１０２，Ｒ１０３，Ｒ１０４，Ｒ１０５、電圧源Ｖ１０１，Ｖ１０２，Ｖ１０３、および整合回路（ＭＴＲ）１０１により構成されている。
トランジスタＱ１０１のゲートがＤＣカット用キャパシタＣ１０１の一方の電極に接続され、キャパシタＣ１０１の他方の電極は整合回路１０１を介して高周波信号ＲＦｉｎの入力端子ＴＩＮ１０１に接続されている。
また、トランジスタＱ１０１のゲートには、抵抗素子Ｒ１０１の一端が接続され、抵抗素子Ｒ１０１の他端は電圧ＶｇｇＡの電圧源Ｖ１０１に接続されている。この抵抗素子Ｒ１０１によりトランジスタＱ１０１のゲートバイアス電圧を供給するための第１のゲートバイアス供給回路１０２が構成されている。
トランジスタＱ１０２のゲートには、抵抗素子１０２の一端が接続され、抵抗素子の他端が電圧ＶｇｇＢの電圧源Ｖ１０２に接続されている。この抵抗素子Ｒ１０２によりトランジスタＱ１０２のゲートバイアス電圧を供給するための第２のゲートバイアス供給回路１０３が構成されている。
そして、トランジスタＱ１０１のソースとトランジスタＱ１０２のソースが接続され、その接続点が電流源としての抵抗素子Ｒ１０３を介して接地電位ＧＮＤに接続されている。さらに、トランジスタＱ１０１のソースとトランジスタＱ１０２のソースとの接続点と接地電位ＧＮＤの間に、キャパシタ（第１のキャパシタ）Ｃ１０４が抵抗素子Ｒ１０３に対して並列に接続されている。
なお、このキャパシタＣ１０４の容量値（キャパシタンス）Ｃｓｓは、トランジスタＱ１０１およびＱ１０２のソース端子と接地との間が高周波信号域では等価的にショートになる、十分に大きな値に設定されている。換言すれば、キャパシタＣ１０４のキャパシタンスＣｓｓは、入力高周波信号ＲＦｉｎを含むより高い周波数ではそのインピーダンスが殆ど０オームとなるような十分に大きな値に設定されている。
トランジスタＱ１０１のドレインは抵抗素子Ｒ１０４の一端、キャパシタ（第２のキャパシタ）Ｃ１０２の一方の電極、および第１出力端子ＴＯＴ１０１に接続されている。抵抗素子Ｒ１０４の他端が電圧Ｖｄｄの電圧源Ｖ１０３に接続され、キャパシタＣ１０２の他方の電極は接地電位ＧＮＤに接続されている。
トランジスタＱ１０２のドレインは抵抗素子Ｒ１０５の一端、キャパシタＣ１０３（第３のキャパシタ）の一方の電極、および第２出力端子ＴＯＴ１０２に接続されている。抵抗素子Ｒ１０５の他端が電圧Ｖｄｄの電圧源Ｖ１０３に接続され、キャパシタＣ１０３の他方の電極は接地電位ＧＮＤに接続されている。
トランジスタＱ１０１のドレインに抵抗素子Ｒ１０４を介してドレインバイアス電圧が供給され、トランジスタＱ１０２のドレインに抵抗素子Ｒ１０５を介してドレインバイアス電圧が供給される。
このような接続関係もって構成された高周波電力検波回路１００において、能動素子としてのトランジスタＱ１０１とＱ１０２は殆ど同特性を持つように、同一のデバイス構造を有している。
そして、ゲートバイアス供給回路１０２によるゲートバイアス電圧とゲートバイアス供給回路１０３によるゲートバイアス電圧は略等しい値に設定されている。たとえば電圧源Ｖ１０１による直流電圧ＶｇｇＡと電圧源Ｖ１０２による直流電圧ＶｇｇＢは略等しい値に設定され、抵抗素子Ｒ１０１の抵抗値と抵抗素子Ｒ１０２の抵抗値とが略等しい値に設定されている。
また、トランジスタＱ１０１，Ｑ１０２のドレインに接続された抵抗素子Ｒ１０４の抵抗値Ｒｄａと抵抗素子Ｒ１０５の抵抗値ＲｄｂはＲｄａ＝Ｒｄｂの条件を満たす。同様に、キャパシタＣ１０２の容量値ＣｏｕｔａとキャパシタＣ１０３の容量値Ｃｏｕｔｂは、Ｃｏｕｔａ＝Ｃｏｕｔｂの条件を満たす。
あるいは、高周波電力検波回路１００において、トランジスタＱ１０１のゲート幅ＷｇａとトランジスタＱ１０２のゲート幅Ｗｇｂの比（Ｗｇａ／Ｗｇｂ）をＮとしたとき、Ｒｄａ／Ｒｄｂ＝１／Ｎ，Ｃｏｕｔａ＝Ｃｏｕｔｂの条件を満たす。
そして、キャパシタＣ１０２とＣ１０３の容量値ＣｏｕｔａおよびＣｏｕｔｂは、周波数ｆｉｎの入力高周波信号Ｒｆｉｎを含むより高い周波数ではそのインピーダンスが殆ど０オームとなるような十分に大きな値に設定されている。
また、ゲートバイアス供給回路１０２，１０３においては、入力信号周波数ｆｉｎにおいてトランジスタＱ１０１およびＱ１０２のゲートと電圧源との間のアイソレーションをとることが望ましい。
次に、上記構成による動作を説明する。
入力端子ＴＩＮ１０１に入力された高周波信号ＲＦｉｎは，整合回路１０１およびＤＣ（直流）カット用キャパシタＣ１０１を介してトランジスタＱ１０１のゲートに供給される。
また、トランジスタＱ１０１のゲートには、電圧Ｖｇｇを供給する電圧源Ｖ１０１に接続されたゲートバイアス供給回路１０２によりゲートバイアス電圧が供給されている。同様に、トランジスタＱ１０２のゲートには、電圧Ｖｇｇを供給する電圧源Ｖ１０２に接続されたゲートバイアス供給回路１０３によりゲートバイアス電圧が供給されている。
また、トランジスタＱ１０１のソースとトランジスタＱ１０２のソースとの接続点と接地電位ＧＮＤの間に、キャパシタＣ１０４が抵抗素子Ｒ１０３に対して並列に接続されている。そしてキャパシタＣ１０４のキャパシタンスＣｓｓは、入力高周波信号ＲＦｉｎを含むより高い周波数ではそのインピーダンスが殆ど０オームとなるような十分に大きな値に設定されていることから、トランジスタＱ１０１およびＱ１０２のソースは高周波的に安定状態となる。
また、トランジスタＱ１０１およびＱ１０２のドレインには、それぞれ抵抗素子Ｒ１０４，Ｒ１０５を介してドレインバイアス電圧が供給されている。
そして、トランジスタＱ１０１およびＱ１０２のドレインと接地電位ＧＮＤとの間に、それぞれ十分大きな容量値を有する結合キャパシタＣ１０２、Ｃ１０３が接続されていることから、トランジスタＱ１０１およびＱ１０２のドレインは高周波的に安定状態となって、トランジスタＱ１０１のドレインの電圧、すなわち第１出力端子ＴＯＴ１０１の電圧と、トランジスタＱ１０２のドレインの電圧、すなわち第２出力端子ＴＯＴ１０２との電圧差が検波出力信号として、図示しない後段の処理回路に供給される。
以下に、図７の高周波電力検波回路の検波特性について、図面に関連付けて考察する。
図８は、図７の高周波電力検波回路の検波特性および図９の高周波電力検波回路の検波特性の一例を示す図である。
図９の高周波電力検波回路は、図７のトランジスタＱ１０１のソースとトランジスタＱ１０２のソースとの接続点と接地電位ＧＮＤの間にキャパシタＣ１０４を設けていない回路構成となっている。
図８において、横軸は入力高周波電力Ｐｉｎを、縦軸は出力検波電圧Ｖｏｕｔを表している。入力高周波信号の周波数は５．５ＧＨｚである。また、図８においては、図７の電力検波回路の特性を曲線▲１▼で示し、比較データとして図９の電力検波回路の特性を曲線▲２▼で示している。
図８からわるように、図９の電力検波回路は、従来の電力検波回路に比較し、直線性が良いが、図７の電力検波回路は、図９の電力検波回路に比較し、さらに直線性が良い。
そして、入力電力Ｐｉｎ＝−１０ｄＢｍのときに、図９の回路では出力検波電圧Ｖｏｕｔ＝２４ｍＶで、図７の回路では出力検波電圧Ｖｏｕｔ＝９４ｍＶが得られる。すなわち、従来の回路に比較し感度が改善されている図９の回路に対してもさらに約４倍、感度が改善されている。
以上説明したように、本第１の実施形態によれば、ソース同士を接続し、その接続点に電流源としての抵抗素子Ｒ１０３を接続した略同特性の２つのトランジスタ（ＦＥＴ）Ｑ１０１，Ｑ１０２を能動素子として用い、トランジスタＱ１０１およびＱ１０２のゲートにゲートバイアス供給回路１０２，１０３により略等しいゲートバイアス電圧を供給し、かつトランジスタＱ１０１およびＱ１０２のドレインに略等しいドレインバイアス電圧を供給し、トランジスタＱ１０１およびトランジスタＱ１０２のソースとの接続点と接地電位ＧＮＤの間に、容量値が入力高周波信号ＲＦｉｎを含むより高い周波数ではそのインピーダンスが殆ど０オームとなるような十分に大きな値に設定された第１のキャパシタとしてのキャパシタＣ１０４を接続し、さらにトランジスタＱ１０１およびＱ１０２のドレインと接地との間に、容量値が、略等しく、入力高周波信号Ｒｆｉｎを含むより高い周波数ではそのインピーダンスが殆ど０オームとなるような十分に大きな値に設定された第２および第３のキャパシタとしてのキャパシタＣ１０２およびＣ１０３を接続して、トランジスタＱ１０１のゲートに高周波信号ＲＦｉｎを供給し、トランジスタＱ１０１のドレインとトランジスタＱ１０２のドレイン間の電圧差を検波出力とするように構成したので、以下の効果がある。
すなわち、従来のシリコンショットキーダイオードを用いた検波回路に比べ、ＧａＡｓなど高周波に適した半導体プロセス上で構成できることから、モノリシック化に適している。したがって、小型で低コストかつ広帯域な高周波動作に適した検波回路を実現できる。
また、図７の電力検波回路は従来の電力検波回路に比べ、検波特性の直線性が優れており、バイアス変動に対して検波特性の変動が小さく、ＦＥＴスレショルド電圧変動に対して検波特性の変動が小さく、しかもＤＣオフセットが小さい、高性能な高周波検波回路を実現できる利点がある。
また、図７の電力検波回路は平衡出力を持っていることから、後段回路が平衡入力を持っている場合、接続が簡単となる利点がある。
図１０は、本発明に係る高周波電力検波回路の第２の実施形態を示し回路図である。
本第２の実施形態が上述した第１の実施形態と異なる点は、トランジスタＱ１０１およびＱ１０２のソース同士の接続点と接地電位ＧＮＤとの間に、電流源として抵抗素子を接続する変わりに、ゲートに第３のゲートバイアス供給回路１０４によりバイアス電圧が供給されている第３のＦＥＴとしてのトランジスタＱ１０３を接続したことにある。
ゲートバイアス供給回路１０４は、トランジスタＱ１０４のゲートと電圧ＶｇｇＣの電圧源Ｖ１０４間に接続された抵抗素子Ｒ１０６により構成されている。
本第２の実施形態におけるその他の構成は第１の実施形態と同様である。
本第２の実施形態によれば、上述した第１の実施形態と同様の効果を得ることができる。
図１１は、本発明に係る高周波電力検波回路の第３の実施形態を示し回路図である。
本第３の実施形態が上述した第１の実施形態と異なる点は、トランジスタＱ１０１およびＱ１０２のドレインと接地との間にキャパシタＣ１０２およびＣ１０３を接続する代わりに、トランジスタＱ１０１のドレインとトランジスタＱ１０２のドレインとの間に、容量値が入力高周波信号Ｒｆｉｎを含むより高い周波数ではそのインピーダンスが殆ど０オームとなるような十分に大きな値に設定されたキャパシタＣ１０５（第２のキャパシタ）を接続したことにある。
本第３の実施形態におけるその他の構成は第１の実施形態と同様である。
本第３の実施形態によれば、上述した第１の実施形態と同様の効果を得ることができることはもとより、部品点数の削減を図れ、また、トランジスタＱ１０１およびＱ１０２のドレイン電位のバラツキを平衡化できる利点がある。
図１２は、本発明に係る高周波電力検波回路の第４の実施形態を示し回路図である。
本第４の実施形態が上述した第２の実施形態と異なる点は、トランジスタＱ１０１およびＱ１０２のドレインと接地との間にキャパシタＣ１０２およびＣ１０３を接続する代わりに、トランジスタＱ１０１のドレインとトランジスタＱ１０２のドレインとの間に、容量値が入力高周波信号Ｒｆｉｎを含むより高い周波数ではそのインピーダンスが殆ど０オームとなるような十分に大きな値に設定されたキャパシタＣ１０６（第２のキャパシタ）を接続したことにある。
本第４の実施形態におけるその他の構成は第２の実施形態と同様である。
本第４の実施形態によれば、上述した第１の実施形態と同様の効果を得ることができることはもとより、部品点数の削減を図れ、また、トランジスタＱ１０１およびＱ１０２のドレイン電位のバラツキを平衡化できる利点がある。
図１３は、本発明に係る高周波電力検波回路の第５の実施形態を示し回路図である。
本第５の実施形態が上述した第１の実施形態と異なる点は、入力形態が不平衡入力ではなく平衡入力としたことにある。
そのため、本第５の実施形態に係る高周波電力検波回路１００Ｄでは、整合回路１０１ａの入力側に２つの入力端子ＴＩＮ１０１，ＴＩＮ１０２が接続され、出力側に２つのＤＣカット用キャパシタＣ１０１ａ，Ｃ１０１ｂが接続されている。
そして、トランジスタＱ１０１のゲートにＤＣカット用キャパシタＣ１０１ａを介した高周波信号ＲＦｉｎＡが供給され、トランジスタＱ１０２のゲートにＤＣカット用キャパシタＣ１０１ｂを介した高周波信号ＲＦｉｎＢが供給される。
本第５の実施形態に係る高周波電力検波回路１００Ｄでは、高周波信号入力ＲＦｉｎＡと高周波信号入力ＲＦｉｎＢの差電力が検波出力される。
本第５実施形態におけるその他の構成は第１の実施形態と同様である。
本第５の実施形態によれば、上述した第１の実施形態と同様の効果を得ることができる。
図１４は、本発明に係る高周波電力検波回路の第６の実施形態を示し回路図である。
本第６の実施形態が上述した第２の実施形態と異なる点は、入力形態が不平衡入力ではなく平衡入力としたことにある。
そのため、本第６の実施形態に係る高周波電力検波回路１００Ｅでは、整合回路１０１ｂの入力側に２つの入力端子ＴＩＮ１０１，ＴＩＮ１０２が接続され、出力側に２つのＤＣカット用キャパシタＣ１０１ｃ，Ｃ１０１ｄが接続されている。
そして、トランジスタＱ１０１のゲートにＤＣカット用キャパシタＣ１０１ｃを介した高周波信号ＲＦｉｎＡが供給され、トランジスタＱ１０２のゲートにＤＣカット用キャパシタＣ１０１ｄを介した高周波信号ＲＦｉｎＢが供給される。
本第６の実施形態に係る高周波電力検波回路１００Ｅでは、高周波信号入力ＲＦｉｎＡと高周波信号入力ＲＦｉｎＢの差電力が検波出力される。
本第６実施形態におけるその他の構成は第２の実施形態と同様である。
本第６の実施形態によれば、上述した第１の実施形態と同様の効果を得ることができる。
図１５は、本発明に係る高周波電力検波回路の第７の実施形態を示し回路図である。
本第７の実施形態が上述した第３の実施形態と異なる点は、入力形態が不平衡入力ではなく平衡入力としたことにある。
そのため、本第７の実施形態に係る高周波電力検波回路１００Ｆでは、整合回路１０１ｂの入力側に２つの入力端子ＴＩＮ１０１，ＴＩＮ１０２が接続され、出力側に２つのＤＣカット用キャパシタＣ１０１ｅ，Ｃ１０１ｆが接続されている。
そして、トランジスタＱ１０１のゲートにＤＣカット用キャパシタＣ１０１ｅを介した高周波信号ＲＦｉｎＡが供給され、トランジスタＱ１０２のゲートにＤＣカット用キャパシタＣ１０１ｆを介した高周波信号ＲＦｉｎＢが供給される。
本第７の実施形態に係る高周波電力検波回路１００Ｆでは、高周波信号入力ＲＦｉｎＡと高周波信号入力ＲＦｉｎＢの差電力が検波出力される。
本第７実施形態におけるその他の構成は第３の実施形態と同様である。
本第７の実施形態によれば、上述した第１の実施形態と同様の効果を得ることができる。
図１６は、本発明に係る高周波電力検波回路の第８の実施形態を示し回路図である。
本第８の実施形態が上述した第４の実施形態と異なる点は、入力形態が不平衡入力ではなく平衡入力としたことにある。
そのため、本第８の実施形態に係る高周波電力検波回路１００Ｇでは、整合回路１０１ｄの入力側に２つの入力端子ＴＩＮ１０１，ＴＩＮ１０２が接続され、出力側に２つのＤＣカット用キャパシタＣ１０１ｇ，Ｃ１０１ｈが接続されている。
そして、トランジスタＱ１０１のゲートにＤＣカット用キャパシタＣ１０１ｇを介した高周波信号ＲＦｉｎＡが供給され、トランジスタＱ１０２のゲートにＤＣカット用キャパシタＣ１０１ｈを介した高周波信号ＲＦｉｎＢが供給される。
本第８の実施形態に係る高周波電力検波回路１００Ｇでは、高周波信号入力ＲＦｉｎＡと高周波信号入力ＲＦｉｎＢの差電力が検波出力される。
本第８実施形態におけるその他の構成は第４の実施形態と同様である。
本第８の実施形態によれば、上述した第１の実施形態と同様の効果を得ることができる。
以上、第１〜第８の実施形態として本発明に係る高周波電力検波回路の種々の態様について説明した。
以下に、これら本発明に係る高周波電力検波回路が適用可能なＮポートの復調器について説明する。なお、以下の説明では上記で用いた８つの１００、１００Ａ〜１００Ｇの符号に代わりに、いずれかの回路を含むことを示す符号１００Ｈにより高周波電力検波回路（ＰＤ）を示す。
図１７は、本発明に係る高周波電力検波回路を適用可能な３ポート復調器の構成例を示す回路図である。
この３ポート復調器２００は、一つの高周波電力検波回路１００Ｈを用いて構成され、さらに受信信号用第１の信号入力端子ＴＩＮ２０１、ローカル信号用の第２の信号入力端子ＴＩＮ２０２、分岐回路２０１，２０２、移相器２０３，２０４、切替回路２０５、およびＮポート信号−ＩＱ信号変換回路２０６を有している。
ここで３ポートとは、受信信号用第１の信号入力端子ＴＩＮ２０１、ローカル信号用第２の信号入力端子ＴＩＮ２０２の２ポートに分岐回路２０１の電力検波回路１００Ｈへの出力端子の１ポートを加えた３ポートのことである。
なお、図１７の復調器においては、分岐回路２０１，２０２、移相器２０３，２０４、および切替回路２０５により生成手段が構成される。
この３ポート復調器２００においては、入力端子ＴＩＮ２０１に入力された受信信号ＲＳは、分岐回路２０１に入力され、２つの信号に分岐される。分岐された一方の信号が電力検波回路１００Ｈに入力される。
また、入力端子ＴＩＮ２０２に入力されたローカル信号ＬＳは、分岐回路２０２に入力され、２つの信号に分岐される。分岐された一方の信号は移相器２０３に入力され、位相シフトθが与えられた後、切替回路２０５に入力される。分岐回路２０２で分岐された他方の信号は移相器２０４に入力され、位相シフトθが与えられた後、切替回路２０５に入力される。そして、移相器２０３および移相器２０４による位相シフト作用を受けた信号は、切替回路２０５により順次選択的に切り替えられて分岐回路２０１に供給される。
分岐回路２０１に入力された信号は、電力検波回路１００Ｈに入力される信号と入力端子ＴＩＮ２０１に供給される２つの信号に分岐される。
電力検波回路１００Ｈでは、入力信号の振幅成分が検波されて変換回路２０６に供給される。そして、変換回路２０６において、入力信号が復調信号である同相信号（Ｉ）と直交信号（Ｑ）に変換されて出力される。
本３ポート復調器２００によれば、電力検波回路１００Ｈは広帯域化が容易であることから、マルチバンドあるいはワイドバンド特性が要求されるシステムに適応可能であり、また高周波化の要求にも対応可能である。
また、電力検波回路１００Ｈが線形な領域で動作することから、低いローカル信号電力でも復調が可能であり、また、低歪みな復調が可能である。
図１８は、本発明に係る高周波電力検波回路を適用可能な時分割４ポート復調器の構成例を示す回路図である。
この４ポート復調器３００は、２つの高周波電力検波回路１００Ｈ−１，１００Ｈ−２を用いて構成され、さらに受信信号用入力端子ＴＩＮ３０１、ローカル信号用入力端子ＴＩＮ３０２、スイッチング回路３０１，３０２、分岐回路３０３，３０４、移相器３０５、およびＮポート信号−ＩＱ信号変換回路３０６を有している。
ここで４ポートとは、受信信号用第１の入力端子ＴＩＮ３０１、ローカル信号用第２の入力端子ＴＩＮ３０２の２ポートに、分岐回路３０３の電力検波回路１００Ｈ−１への出力端子および分岐回路３０４の電力検波回路１００Ｈ−２への出力端子の２ポートを加えた４ポートのことである。
なお、図１８の復調器においては、スイッチング回路３０１，３０２、分岐回路３０３，３０４、および移相器３０５により生成手段が構成される。
この４ポート復調器３００においては、入力端子ＴＩＮ３０１に入力された受信信号ＲＳは、高速なスイッチング回路３０１を介して分岐回路３０３に入力され、２つの信号に分岐される。分岐された一方の信号が電力検波回路１００Ｈ−１に入力され、他方の信号が移相器３０５に入力される。
移相器３０５では、分岐回路３０３による受信信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路３０４に入力され、２つの信号に分岐される。分岐回路３０４では、分岐された一方の信号が電力検波回路１００Ｈ−２に入力され、他方の信号が高速のスイッチング回路３０２に供給される。
また、入力端子ＴＩＮ３０２に入力されたローカル信号ＬＳは、高速なスイッチング回路３０２を介して分岐回路３０４に入力され、２つの信号に分岐される。分岐された一方の信号が電力検波回路１００Ｈ−２に入力され、他方の信号が移相器３０５に入力される。
移相器３０５では、分岐回路３０４によるローカル信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路３０３に入力され、２つの信号に分岐される。分岐回路３０３では、分岐された一方の信号が電力検波回路１００Ｈ−１に入力され、他方の信号が高速のスイッチング回路３０１に供給される。
電力検波回路１００Ｈ−１には、受信信号と位相シフトθが与えられたローカル信号が供給される。電力検波回路１００Ｈ−１では、供給された信号の振幅成分が検波されて変換回路３０６に供給される。
また、電力検波回路１００Ｈ−２には、ローカル信号と位相シフトθが与えられた受信信号が供給される。電力検波回路１００Ｈ−２では、供給された信号の振幅成分が検波されて変換回路３０６に供給される。
そして、変換回路３０６において、入力信号が復調信号である同相信号（Ｉ）と直交信号（Ｑ）に変換されて出力される。
本４ポート復調器によれば、上述した３ポート復調器と同様の効果を得ることができる。
図１９は、本発明に係る高周波電力検波回路を適用可能な５ポート復調器の構成例を示す回路図である。
この５ポート復調器４００は、３つの高周波電力検波回路１００Ｈ−１，１００Ｈ−２，１００Ｈ−３を用いて構成され、さらに受信信号用第１の信号入力端子ＴＩＮ４０１、ローカル信号用第２の信号入力端子ＴＩＮ４０２、カップラ４０１、分岐回路４０２，４０３、移相器４０４、およびＮポート信号−ＩＱ信号変換回路４０５を有している。
ここで５ポートとは、受信信号用入力端子ＴＩＮ４０１、ローカル信号用入力端子ＴＩＮ４０２の２ポートに、カップラ４０１の電力検波回路１００Ｈ−１への出力端子、分岐回路４０２の電力検波回路１００Ｈ−２への出力端子、および分岐回路４０３の電力検波回路１００Ｈ−３への出力端子の３ポートを加えた５ポートのことである。
なお、図１９の復調器においては、カップラ４０１、分岐回路４０２，４０３、および移相器４０４により生成手段が構成される。
この５ポート復調器４００においては、入力端子ＴＩＮ４０１に入力された受信信号ＲＳは、カップラ４０１により分岐回路４０２に入力され、その一部は電力検波回路１００Ｈ−１に入力される。
分岐回路４０２に入力された受信信号は、２つの信号に分岐される。分岐された一方の信号が電力検波回路１００Ｈ−２に入力され、他方の信号が移相器４０４に入力される。
移相器４０４では、分岐回路４０２による受信信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路４０３に入力され、２つの信号に分岐される。分岐回路４０３では、分岐された一方の信号が電力検波回路１００Ｈ−３に入力され、他方の信号が入力端子ＴＩＮ４０２に供給される。
また、入力端子ＴＩＮ４０２に入力されたローカル信号ＬＳは、分岐回路４０３に入力され、２つの信号に分岐される。分岐された一方の信号が電力検波回路１００Ｈ−３に入力され、他方の信号が移相器４０４に入力される。
移相器４０４では、分岐回路４０３によるローカル信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路４０２に入力され、２つの信号に分岐される。分岐回路４０２では、分岐された一方の信号が電力検波回路１００Ｈ−２に入力され、他方の信号がカップラ４０１に供給される。
電力検波回路１００Ｈ−１には、受信信号が供給される。電力検波回路１００Ｈ−１では、供給された信号の振幅成分が検波されて変換回路４０５に供給される。
電力検波回路１００Ｈ−２には、受信信号と位相シフトθが与えられたローカル信号が供給される。電力検波回路１００Ｈ−２では、供給された信号の振幅成分が検波されて変換回路４０５に供給される。
また、電力検波回路１００Ｈ−３には、ローカル信号と位相シフトθが与えられた受信信号が供給される。電力検波回路１００Ｈ−３では、供給された信号の振幅成分が検波されて変換回路４０５に供給される。
そして、変換回路４０５において、入力信号が復調信号である同相信号（Ｉ）と直交信号（Ｑ）に変換されて出力される。
本５ポート復調器によれば、上述した３ポート復調器と同様の効果を得ることができる。
図２０は、本発明に係る高周波電力検波回路を適用可能な６ポート復調器の構成例を示す回路図である。
この６ポート復調器５００は、４つの高周波電力検波回路１００Ｈ−１，１００Ｈ−２，１００Ｈ−３，１００Ｈ−４を用いて構成され、さらに受信信号用第１の信号入力端子ＴＩＮ５０１、ローカル信号用第２の信号入力端子ＴＩＮ５０２、カップラ５０１，５０２、分岐回路５０３，５０４、移相器５０５、およびＮポート信号−ＩＱ信号変換回路５０６を有している。
ここで６ポートとは、受信信号用入力端子ＴＩＮ５０１、ローカル信号用入力端子ＴＩＮ５０２の２ポートに、カップラ４０１の電力検波回路１００Ｈ−１への出力端子、分岐回路４０２の電力検波回路１００Ｈ−２への出力端子、分岐回路４０３の電力検波回路１００Ｈ−３への出力端子、およびカップラ４０２の電力検波回路１００Ｈ−４への出力端子の４ポートを加えた６ポートのことである。
なお、図２０の復調器においては、カップラ５０１，５０２、分岐回路５０３，５０４、および移相器５０５により生成手段が構成される。
この６ポート復調器５００においては、入力端子ＴＩＮ５０１に入力された受信信号ＲＳは、カップラ５０１により分岐回路５０３に入力され、その一部は電力検波回路１００Ｈ−１に入力される。
分岐回路５０３に入力された受信信号は、２つの信号に分岐される。分岐された一方の信号が電力検波回路１００Ｈ−２に入力され、他方の信号が移相器５０５に入力される。
移相器５０５では、分岐回路５０３による受信信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路５０４に入力され、２つの信号に分岐される。分岐回路５０４では、分岐された一方の信号が電力検波回路１００Ｈ−３に入力され、他方の信号がカップラ５０２に入力される。
カップラ５０２では、カップラ５０１により入力端子ＴＩＮ５０２に供給される。
また、入力端子ＴＩＮ５０２に入力されたローカル信号ＬＳは、カップラ５０２により分岐回路５０４に入力され、その一部は電力検波回路１００Ｈ−４に入力される。
分岐回路５０４に入力されたローカル信号は、２つの信号に分岐される。分岐された一方の信号が電力検波回路１００Ｈ−３に入力され、他方の信号が移相器５０４に入力される。
移相器５０４では、分岐回路５０４によるローカル信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路５０３に入力され、２つの信号に分岐される。分岐回路５０３では、分岐された一方の信号が電力検波回路１００Ｈ−２に入力され、他方の信号がカップラ５０１に供給される。
電力検波回路１００Ｈ−１には、受信信号のみが供給される。電力検波回路１００Ｈ−１では、供給された受信信号の振幅成分が検波されて変換回路５０６に供給される。
電力検波回路１００Ｈ−２には、受信信号と位相シフトθが与えられたローカル信号が供給される。電力検波回路１００Ｈ−２では、供給された信号の振幅成分が検波されて変換回路５０６に供給される。
また、電力検波回路１００Ｈ−３には、ローカル信号と位相シフトθが与えられた受信信号が供給される。電力検波回路１００Ｈ−３では、供給された信号の振幅成分が検波されて変換回路５０６に供給される。
また、電力検波回路１００Ｈ−４には、ローカル信号のみが供給される。電力検波回路１００Ｈ−４では、供給された信号の振幅成分が検波されて変換回路５０６に供給される。
そして、変換回路５０５において、入力信号が復調信号である同相信号（Ｉ）と直交信号（Ｑ）に変換されて出力される。
本６ポート復調器によれば、上述した３ポート復調器と同様の効果を得ることができる。
図２１は、本発明に係る高周波電力検波回路を適用可能な３ポート復調器の他の構成例を示す回路図である。
図２１の３ポート復調器２００Ａが図１７の復調器２００と異なる点は、受信信号レベル情報に応じて電力検波回路１００ＩのトランジスタＱ１０１およびＱ１０２のドレインバイアス電圧を変化させる、具体的には、受信信号レベルが所定レベルにより低い場合にドレインバイアス電圧を低く設定するように制御回路２０７により制御することにある。
なお、電力検波回路１００Ｉは、上述した第１〜第８の実施形態に係る８つの１００、１００Ａ〜１００Ｇの符号に代わりに、いずれかの回路を含むことを示す符号１００Ｉにより高周波電力検波回路（ＰＤ）を示している。ただし、電力検波１００Ｉは、第１〜第８の実施形態に係る８つの１００、１００Ａ〜１００Ｇにおけるドレインバイアス供給回路を構成する電圧源Ｖ１０３を回路２０８として外部に出した（電圧源Ｖ１０３を含まない）回路と等価な回路となっている。
図２１の３ポート復調器２００Ａの変換回路２０６Ａは、電力検波回路１００Ｉで検波された入力信号の振幅成分に基づいて、入力信号を復調信号である同相信号（Ｉ）と直交信号（Ｑ）に変換する機能に加えて、受信信号レベルを検出して、受信信号レベル信号Ｓ２０６として制御回路２０７に供給するレベル検出回路としての機能を有する。
上述したように、電力検波回路１００Ｉの外部に出したドレインバイアス供給回路２０８は、たとえば３Ｖの電圧源Ｖ１０３の出力側に、制御回路２０７の制御信号ＣＴＬに応じてドレインバイアス電圧Ｖｄを変化させるＤＣ−ＤＣコンバータ２０８Ａを有している。そして、ＤＣ−ＤＣコンバータ２０８Ａの出力電圧が、第１〜第８の実施形態に係る８つの１００、１００Ａ〜１００Ｇにおける抵抗素子Ｒ１０４およびＲ１０５を介して、トランジスタＱ１０１およびＱ１０２のドレインに供給される。
制御回路２０７は、変換回路２０６Ａによる受信信号レベル信号Ｓ２０６を受け、受信信号レベルに応じてドレインバイアス電圧Ｖｄを供給するように制御信号ＣＴＬをＤＣ−ＤＣコンバータ２０８Ａに出力する。
具体的には、制御回路２０７は、たとえば受信信号レベル（電力）が−１０ｄＢｍ〜−５ｄＢｍの場合には、３Ｖのままで供給するように制御信号をＣＴＬを生成し、受信信号レベル（電力）が−２５ｄＢｍ〜−１５ｄＢｍの場合には、２Ｖに下げて供給するように制御信号をＣＴＬを生成し、受信信号レベル（電力）が−１００ｄＢｍ〜−２５ｄＢｍの場合には、１Ｖに下げて供給するように制御信号をＣＴＬを生成し、ＤＣ−ＤＣコンバータに出力する。
すなわち、制御回路２０７は、受信信号レベルに応じて、電圧源１０３の供給電圧を３０％〜７０％程度下げるように制御信号ＣＴＬを生成する。
図２２は、ドレインバイアス電圧を受信信号レベル情報に応じて変化させた場合の高周波電力検波回路の出力検波電圧の入力電力依存性を示す図である。
図２２において、横軸は入力高周波電力Ｐｉｎを、縦軸は出力検波電圧Ｖｏｕｔを表している。入力高周波信号の周波数は５．５ＧＨｚである。また、図２２においては、ドレインバイアス電圧Ｖｄが３Ｖのときの電力検波回路の特性を曲線▲１▼で示し、ドレインバイアス電圧Ｖｄが２Ｖのときの電力検波回路の特性を曲線▲２▼で示し、ドレインバイアス電圧Ｖｄが１Ｖのときの電力検波回路の特性を曲線▲２▼で示している。
図２２からわるように、受信信号レベルが低い場合には、ドレインバイアス電圧を下げても直線性が保たれている。
したがって、図２１の復調器２００Ａによれば、電力検波回路１００Ｉは広帯域化が容易であることから、マルチバンドあるいはワイドバンド特性が要求されるシステムに適応可能であり、また高周波化の要求にも対応可能で、また、電力検波回路１００Ｉが線形な領域で動作することから、低いローカル信号電力でも復調が可能であり、また、低歪みな復調が可能であることはもとより、受信信号レベルが低いときに省電力化を図れる利点がある。
図２３は、本発明に係る高周波電力検波回路を適用可能な４ポート復調器の他の構成例を示す回路図である。
図２３の４ポート復調器３００Ａが図１８の復調器３００と異なる点は、受信信号レベル情報に応じて電力検波回路１００Ｉ−１および１００Ｉ−２のトランジスタＱ１０１およびＱ１０２のドレインバイアス電圧を変化させる、具体的には、受信信号レベルが所定レベルにより低い場合にドレインバイアス電圧を低く設定するように制御回路４０７により制御することにある。
なお、電力検波回路１００Ｉ−１，１００Ｉ−２は、上述した第１〜第８の実施形態に係る８つの１００、１００Ａ〜１００Ｇの符号に代わりに、いずれかの回路を含むことを示す符号１００Ｉにより高周波電力検波回路（ＰＤ）を示している。ただし、電力検波１００Ｉは、第１〜第８の実施形態に係る８つの１００、１００Ａ〜１００Ｇにおけるドレインバイアス供給回路を構成する電圧源Ｖ１０３を回路３０８として外部に出した（電圧源Ｖ１０３を含まない）回路と等価な回路となっている。そして、ドレインバイアス供給回路３０８は、電力検波回路１００Ｉ−１，１００Ｉ−２で共有する。
図２３の４ポート復調器３００Ａの変換回路３０６Ａは、電力検波回路１００Ｉ−１，１００Ｉ−２で検波された入力信号の振幅成分に基づいて、入力信号を復調信号である同相信号（Ｉ）と直交信号（Ｑ）に変換する機能に加えて、受信信号レベルを検出して、受信信号レベル信号Ｓ３０６として制御回路３０７に供給するレベル検出回路としての機能を有する。
上述したように、電力検波回路１００Ｉ−１，１００Ｉ−２の外部に出し供給化させたドレインバイアス供給回路３０８は、たとえば３Ｖの電圧源Ｖ１０３の出力側に、制御回路３０７の制御信号ＣＴＬに応じてドレインバイアス電圧Ｖｄを変化させるＤＣ−ＤＣコンバータ３０８Ａを有している。そして、ＤＣ−ＤＣコンバータ３０８Ａの出力電圧が、第１〜第８の実施形態に係る８つの１００、１００Ａ〜１００Ｇにおける抵抗素子Ｒ１０４およびＲ１０５を介して、トランジスタＱ１０１およびＱ１０２のドレインに供給される。
制御回路３０７は、変換回路３０６Ａによる受信信号レベル信号Ｓ３０６を受け、受信信号レベルに応じてドレインバイアス電圧Ｖｄを供給するように制御信号ＣＴＬをＤＣ−ＤＣコンバータ３０８Ａに出力する。
具体的には、制御回路３０７は、受信信号レベル（電力）が−１０ｄＢｍ〜−５ｄＢｍの場合には、３Ｖのままで供給するように制御信号をＣＴＬを生成し、受信信号レベル（電力）が−２５ｄＢｍ〜−１５ｄＢｍの場合には、２Ｖに下げて供給するように制御信号をＣＴＬを生成し、受信信号レベル（電力）が−１００ｄＢｍ〜−２５ｄＢｍの場合には、１Ｖに下げて供給するように制御信号をＣＴＬを生成し、ＤＣ−ＤＣコンバータに出力する。
すなわち、制御回路３０７は、受信信号レベルに応じて、電圧源１０３の供給電圧を３０％〜７０％程度下げるように制御信号ＣＴＬを生成する。
図２３の復調器３００Ａに適用された高周波電力検波回路１００Ｉ−１，１００Ｉ−２の出力検波電圧の入力電力依存性存性は、図２２と同様の特性を得ることができる。
すなわち、高周波電力検波回路１００Ｉ−１，１００Ｉ−２は、受信信号レベルが低い場合にも、ドレインバイアス電圧を下げても直線性が保たれている。
したがって、図２３の復調器３００Ａによれば、電力検波回路１００Ｉ−１，１００Ｉ−２は広帯域化が容易であることから、マルチバンドあるいはワイドバンド特性が要求されるシステムに適応可能であり、また高周波化の要求にも対応可能で、また、電力検波回路１００Ｉ−１，１００Ｉ−２が線形な領域で動作することから、低いローカル信号電力でも復調が可能であり、また、低歪みな復調が可能であることはもとより、受信信号レベルが低いときに省電力化を図れる利点がある。
図２４は、本発明に係る高周波電力検波回路を適用可能な５ポート復調器の他の構成例を示す回路図である。
図２４の５ポート復調器４００Ａが図１９の復調器４００と異なる点は、受信信号レベル情報に応じて電力検波回路１００Ｉ−１，１００−Ｉ−２および１００Ｉ−３のトランジスタＱ１０１およびＱ１０２のドレインバイアス電圧を変化させる、具体的には、受信信号レベルが所定レベルより低い場合にドレインバイアス電圧を低く設定するように制御回路４０６により制御することにある。
なお、電力検波回路１００Ｉ−１〜１００Ｉ−３は、上述した第１〜第８の実施形態に係る８つの１００、１００Ａ〜１００Ｇの符号に代わりに、いずれかの回路を含むことを示す符号１００Ｉにより高周波電力検波回路（ＰＤ）を示している。ただし、電力検波１００Ｉは、第１〜第８の実施形態に係る８つの１００、１００Ａ〜１００Ｇにおけるドレインバイアス供給回路を構成する電圧源Ｖ１０３を回路４０７として外部に出した（電圧源Ｖ１０３を含まない）回路と等価な回路となっている。そして、ドレインバイアス供給回路４０７は、電力検波回路１００Ｉ−１，１００Ｉ−２で共有する。
図２４の５ポート復調器４００Ａの変換回路４０５Ａは、電力検波回路１００Ｉ−１〜１００Ｉ−３で検波された入力信号の振幅成分に基づいて、入力信号を復調信号である同相信号（Ｉ）と直交信号（Ｑ）に変換する機能に加えて、受信信号レベルを検出して、受信信号レベル信号Ｓ４０５として制御回路４０６に供給するレベル検出回路としての機能を有する。
上述したように、電力検波回路１００Ｉ−１〜１００Ｉ−３の外部に出し供給化させたドレインバイアス供給回路４０７は、たとえば３Ｖの電圧源Ｖ１０３の出力側に、制御回路４０６の制御信号ＣＴＬに応じてドレインバイアス電圧Ｖｄを変化させるＤＣ−ＤＣコンバータ４０７Ａを有している。そして、ＤＣ−ＤＣコンバータ４０７Ａの出力電圧が、第１〜第８の実施形態に係る８つの１００、１００Ａ〜１００Ｇにおける抵抗素子Ｒ１０４およびＲ１０５を介して、トランジスタＱ１０１およびＱ１０２のドレインに供給される。
制御回路４０６は、変換回路４０５Ａによる受信信号レベル信号Ｓ４０５を受け、受信信号レベルに応じてドレインバイアス電圧Ｖｄを供給するように制御信号ＣＴＬをＤＣ−ＤＣコンバータ４０７Ａに出力する。
具体的には、制御回路４０６は、受信信号レベル（電力）が−１０ｄＢｍ〜−５ｄＢｍの場合には、３Ｖのままで供給するように制御信号をＣＴＬを生成し、受信信号レベル（電力）が−２５ｄＢｍ〜−１５ｄＢｍの場合には、２Ｖに下げて供給するように制御信号をＣＴＬを生成し、受信信号レベル（電力）が−１００ｄＢｍ〜−２５ｄＢｍの場合には、１Ｖに下げて供給するように制御信号をＣＴＬを生成し、ＤＣ−ＤＣコンバータに出力する。
すなわち、制御回路４０６は、受信信号レベルに応じて、電圧源１０３の供給電圧を３０％〜７０％程度下げるように制御信号ＣＴＬを生成する。
図２４の復調器４００Ａに適用された高周波電力検波回路１００Ｉ−１〜１００Ｉ−３の出力検波電圧の入力電力依存性存性は、図２２と同様の特性を得ることができる。
すなわち、高周波電力検波回路１００Ｉ−１〜１００Ｉ−３は、受信信号レベルが低い場合にも、ドレインバイアス電圧を下げても直線性が保たれている。
したがって、図２４の復調器４００Ａによれば、電力検波回路１００Ｉ−１〜１００Ｉ−３は広帯域化が容易であることから、マルチバンドあるいはワイドバンド特性が要求されるシステムに適応可能であり、また高周波化の要求にも対応可能で、また、電力検波回路１００Ｉ−１〜１００Ｉ−３が線形な領域で動作することから、低いローカル信号電力でも復調が可能であり、また、低歪みな復調が可能であることはもとより、受信信号レベルが低いときに省電力化を図れる利点がある。
図２５は、本発明に係る高周波電力検波回路を適用可能な６ポート復調器の他の構成例を示す回路図である。
図２５の６ポート復調器５００Ａが図２０の復調器５００と異なる点は、受信信号レベル情報に応じて電力検波回路１００Ｉ−１，１００Ｉ−２，１００Ｉ−３および１００Ｉ−４のトランジスタＱ１０１およびＱ１０２のドレインバイアス電圧を変化させる、具体的には、受信信号レベルが所定レベルより低い場合にドレインバイアス電圧を低く設定するように制御回路５０７により制御することにある。
なお、電力検波回路１００Ｉ−１〜１００Ｉ−４は、上述した第１〜第８の実施形態に係る８つの１００、１００Ａ〜１００Ｇの符号に代わりに、いずれかの回路を含むことを示す符号１００Ｉにより高周波電力検波回路（ＰＤ）を示している。ただし、電力検波１００Ｉは、第１〜第８の実施形態に係る８つの１００、１００Ａ〜１００Ｇにおけるドレインバイアス供給回路を構成する電圧源Ｖ１０３を回路５０８として外部に出した（電圧源Ｖ１０３を含まない）回路と等価な回路となっている。そして、ドレインバイアス供給回路５０８は、電力検波回路１００Ｉ−１〜１００Ｉ−４で共有する。
図２５の５ポート復調器５００Ａの変換回路５０６Ａは、電力検波回路１００Ｉ−１〜１００Ｉ−４で検波された入力信号の振幅成分に基づいて、入力信号を復調信号である同相信号（Ｉ）と直交信号（Ｑ）に変換する機能に加えて、受信信号レベルを検出して、受信信号レベル信号Ｓ５０６として制御回路５０７に供給するレベル検出回路としての機能を有する。
上述したように、電力検波回路１００Ｉ−１〜１００Ｉ−４の外部に出し供給化させたドレインバイアス供給回路５０８は、たとえば３Ｖの電圧源Ｖ１０３の出力側に、制御回路５０７の制御信号ＣＴＬに応じてドレインバイアス電圧Ｖｄを変化させるＤＣ−ＤＣコンバータ５０８Ａを有している。そして、ＤＣ−ＤＣコンバータ５０８Ａの出力電圧が、第１〜第８の実施形態に係る８つの１００、１００Ａ〜１００Ｇにおける抵抗素子Ｒ１０４およびＲ１０５を介して、トランジスタＱ１０１およびＱ１０２のドレインに供給される。
制御回路５０７は、変換回路５０６Ａによる受信信号レベル信号Ｓ５０６を受け、受信信号レベルに応じてドレインバイアス電圧Ｖｄを供給するように制御信号ＣＴＬをＤＣ−ＤＣコンバータ５０８Ａに出力する。
具体的には、制御回路５０７は、受信信号レベル（電力）が−１０ｄＢｍ〜−５ｄＢｍの場合には、３Ｖのままで供給するように制御信号をＣＴＬを生成し、受信信号レベル（電力）が−２５ｄＢｍ〜−１５ｄＢｍの場合には、２Ｖに下げて供給するように制御信号をＣＴＬを生成し、受信信号レベル（電力）が−１００ｄＢｍ〜−２５ｄＢｍの場合には、１Ｖに下げて供給するように制御信号をＣＴＬを生成し、ＤＣ−ＤＣコンバータに出力する。
すなわち、制御回路５０７は、受信信号レベルに応じて、電圧源１０３の供給電圧を３０％〜７０％程度下げるように制御信号ＣＴＬを生成する。
図２５の復調器５００Ａに適用された高周波電力検波回路１００Ｉ−１〜１００Ｉ−４の出力検波電圧の入力電力依存性存性は、図２２と同様の特性を得ることができる。
すなわち、高周波電力検波回路１００Ｉ−１〜１００Ｉ−４は、受信信号レベルが低い場合にも、ドレインバイアス電圧を下げても直線性が保たれている。
したがって、図２５の復調器５００Ａによれば、電力検波回路１００Ｉ−１〜１００Ｉ−４は広帯域化が容易であることから、マルチバンドあるいはワイドバンド特性が要求されるシステムに適応可能であり、また高周波化の要求にも対応可能で、また、電力検波回路１００Ｉ−１〜１００Ｉ−４が線形な領域で動作することから、低いローカル信号電力でも復調が可能であり、また、低歪みな復調が可能であることはもとより、受信信号レベルが低いときに省電力化を図れる利点がある。
産業上の利用可能性
以上のように、本発明に係る電力検波回路およびそれを用いた復調器によれば、シリコンショットキーダイオードを用いた検波回路に比べ、ＧａＡｓなど高周波に適した半導体プロセス上で構成できることから、モノリシック化に適している。したがって、小型で低コストかつ広帯域な高周波動作に適した検波回路を実現できる。また、本発明の電力検波回路は、検波特性の直線性が優れている、バイアス変動に対して検波特性の変動が小さい、ＦＥＴスレショルド電圧変動に対して検波特性の変動が小さい、ＤＣオフセットが小さい、高性能な高周波検波回路を実現できる。また、本発明の電力検波回路は、平衡出力を持っていることから、後段回路が平衡入力を持っている場合、接続が簡単となる。
【図面の簡単な説明】
図１はダイオードを用いた従来の高周波電力検波回路の構成例を示す回路図である。
図２は能動素子としてダイオードを用いた高周波電力検波回路の特性例を示す図である。
図３はシリコン（Ｓｉ）ＭＯＳＦＥＴを用いた従来の高周波電力検波回路の構成例を示す回路図である。
図４はＳｉＭＯＳＦＥＴを用いた図３の高周波電力検波回路の特性例を示す図である。
図５は能動素子として電界効果トランジスタを用いた高周波電力検波回路の他の構成例を示す回路図である。
図６は図５の能動素子として電界効果トランジスタを用いた高周波電力検波回路の検波特性を示す図である。
図７は本発明に係る高周波電力検波回路の第１の実施形態を示す回路図である。
図８は図７の高周波電力検波回路の検波特性の一例を示す図である。
図９は図７のトランジスタＱ１０１のソースとトランジスタＱ１０２のソースとの接続点と接地電位ＧＮＤの間にキャパシタＣ１０４を設けていない回路構成を有する高周波電力検波回路を示す図である。
図１０は本発明に係る高周波電力検波回路の第２の実施形態を示す回路図である。
図１１は本発明に係る高周波電力検波回路の第３の実施形態を示す回路図である。
図１２は本発明に係る高周波電力検波回路の第４の実施形態を示す回路図である。
図１３は本発明に係る高周波電力検波回路の第５の実施形態を示す回路図である。
図１４は本発明に係る高周波電力検波回路の第６の実施形態を示す回路図である。
図１５は本発明に係る高周波電力検波回路の第７の実施形態を示す回路図である。
図１６は本発明に係る高周波電力検波回路の第８の実施形態を示す回路図である。
図１７は本発明に係る高周波電力検波回路を適用可能な３ポート復調器の構成例を示す回路図である。
図１８は本発明に係る高周波電力検波回路を適用可能な４ポート復調器の構成例を示す回路図である。
図１９は本発明に係る高周波電力検波回路を適用可能な５ポート復調器の構成例を示す回路図である。
図２０は本発明に係る高周波電力検波回路を適用可能な６ポート復調器の構成例を示す回路図である。
図２１は本発明に係る高周波電力検波回路を適用可能な３ポート復調器の他の構成例を示す回路図である。
図２２はドレインバイアス電圧を受信信号レベル情報に応じて変化させた場合の高周波電力検波回路の出力検波電圧の入力電力依存性を示す図である。
図２３は本発明に係る高周波電力検波回路を適用可能な４ポート復調器の他の構成例を示す回路図である。
図２４は本発明に係る高周波電力検波回路を適用可能な５ポート復調器の他の構成例を示す回路図である。
図２５は本発明に係る高周波電力検波回路を適用可能な６ポート復調器の他の構成例を示す回路図である。

Claims (48)

1. 高周波信号の信号レベルを検出する電力検波回路であって、
   ゲートに上記高周波信号が供給される第１の電界効果トランジスタと、
   ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、
   上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、
   上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、
   上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、
   上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第１のキャパシタと、
   上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
   上記第１の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、
   上記第２の電界効果トランジスタのドレインと基準電位間に接続された第３のキャパシタと、を有し、
   上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
   電力検波回路。
2. 上記第１の電界効果トランジスタと第２の電界効果トランジスタは略同一特性を有し、
   上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
   上記第１のドレインバイアス用抵抗素子の抵抗値と第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、
   上記第２のキャパシタの容量値と第３のキャパシタの容量値が略等しい値に設定されている
   請求項１記載の電力検波回路。
3. 上記第１の電界効果トランジスタのゲート幅Ｗｇａと第２の電界効果トランジスタのゲート幅Ｗｇｂの比Ｗｇａ／ＷｇｂがＮに設定され、
   上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
   上記第１のゲートバイアス供給回路による第１のゲートバイアス電圧と第２のゲートバイアス供給回路による第２のゲートバイアス電圧は略等しく設定され、
   上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定され、
   上記第２のキャパシタの容量値と第３のキャパシタの容量値が略等しい値に設定されている
   請求項１記載の電力検波回路。
4. 上記電流源は抵抗素子を含む
   請求項１記載の電力検波回路。
5. 上記電流源は、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された第８の電界効果トランジスタと、
   上記第３の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第３のゲートバイアス供給回路と
   を含む請求項１記載の電力検波回路。
6. 高周波信号の信号レベルを検出する電力検波回路であって、
   ゲートに上記高周波信号が供給される第１の電界効果トランジスタと、
   ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、
   上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、
   上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、
   上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、
   上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第１のキャパシタと、
   上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
   上記第１の電界効果トランジスタのドレインと上記第２の電界効果トランジスタのドレインとの間に接続された第２のキャパシタと、を有し、
   上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
   電力検波回路。
7. 上記第１の電界効果トランジスタと第２の電界効果トランジスタは略同一特性を有し、
   上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
   上記第１のドレインバイアス用抵抗素子の抵抗値と第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定されている
   請求項６記載の電力検波回路。
8. 上記第１の電界効果トランジスタのゲート幅Ｗｇａと第２の電界効果トランジスタのゲート幅Ｗｇｂの比Ｗｇａ／ＷｇｂがＮに設定され、
   上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
   上記第１のゲートバイアス供給回路による第１のゲートバイアス電圧と第２のゲートバイアス供給回路による第２のゲートバイアス電圧は略等しく設定され、
   上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定されている
   請求項６記載の電力検波回路。
9. 上記電流源は抵抗素子を含む
   請求項６記載の電力検波回路。
10. 上記電流源は、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された第３の電界効果トランジスタと、
    上記第３の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第３のゲートバイアス供給回路と
    を含む請求項６記載の電力検波回路。
11. 高周波信号の信号レベルを検出する電力検波回路であって、
    ゲートに上記高周波信号が供給される第１の電界効果トランジスタと、
    ゲートに上記高周波信号が供給され、ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、
    上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、
    上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、
    上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、
    上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第１のキャパシタと、
    上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
    上記第１の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、
    上記第２の電界効果トランジスタのドレインと基準電位間に接続された第３のキャパシタと、を有し、
    上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
    電力検波回路。
12. 上記第１の電界効果トランジスタと第２の電界効果トランジスタは略同一特性を有し、
    上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
    上記第１のドレインバイアス用抵抗素子の抵抗値と第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、
    上記第２のキャパシタの容量値と第３のキャパシタの容量値が略等しい値に設定されている
    請求項１１記載の電力検波回路。
13. 上記第１の電界効果トランジスタのゲート幅Ｗｇａと第２の電界効果トランジスタのゲート幅Ｗｇｂの比Ｗｇａ／ＷｇｂがＮに設定され、
    上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
    上記第１のゲートバイアス供給回路による第１のゲートバイアス電圧と第２のゲートバイアス供給回路による第２のゲートバイアス電圧は略等しく設定され、
    上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定され、
    上記第２のキャパシタの容量値と第３のキャパシタの容量値が略等しい値に設定されている
    請求項１１記載の電力検波回路。
14. 上記電流源は抵抗素子を含む
    請求項１１記載の電力検波回路。
15. 上記電流源は、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された第３の電界効果トランジスタと、
    上記第３の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第３のゲートバイアス供給回路と
    を含む請求項１１記載の電力検波回路。
16. 高周波信号の信号レベルを検出する電力検波回路であって、
    ゲートに上記高周波信号が供給される第１の電界効果トランジスタと、
    ゲートに上記高周波信号が供給され、ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、
    上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、
    上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、
    上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、
    上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第１のキャパシタと、
    上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
    上記第１の電界効果トランジスタのドレインと上記第２の電界効果トランジスタのドレインとの間に接続された第２のキャパシタと、を有し、
    上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
    電力検波回路。
17. 上記第１の電界効果トランジスタと第２の電界効果トランジスタは略同一特性を有し、
    上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
    上記第１のゲートバイアス供給回路による第１のゲートバイアス電圧と第２のゲートバイアス供給回路による第２のゲートバイアス電圧は略等しく、かつ上記第１および第２の電界効果トランジスタのスレショルド電圧に略等しい電圧に設定され、
    上記第１のドレインバイアス用抵抗素子の抵抗値と第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定されている
    請求項１６記載の電力検波回路。
18. 上記第１の電界効果トランジスタのゲート幅Ｗｇａと第２の電界効果トランジスタのゲート幅Ｗｇｂの比Ｗｇａ／ＷｇｂがＮに設定され、
    上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
    上記第１のゲートバイアス供給回路による第１のゲートバイアス電圧と第２のゲートバイアス供給回路による第２のゲートバイアス電圧は略等しく、かつ上記第１および第２の電界効果トランジスタのスレショルド電圧に略等しい電圧に設定され、
    上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定されている
    請求項１６記載の電力検波回路。
19. 上記電流源は抵抗素子を含む
    請求項１６記載の電力検波回路。
20. 上記電流源は、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された第３の電界効果トランジスタと、
    上記第３の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第３のゲートバイアス供給回路と
    を含む請求項１６記載の電力検波回路。
21. 第１の高周波信号が入力される第１の信号入力端子と、
    第２の高周波信号が入力される第２の信号入力端子と、
    上記第１の信号入力端子から入力された第１の高周波信号または上記第２の信号入力端子から入力された第２の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった２つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、
    上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、
    上記電力検波回路の出力信号を上記第１または第２の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、
    上記電力検波回路は、
    ゲートに上記高周波信号が供給される第１の電界効果トランジスタとソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、
    上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、
    上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、
    上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、
    上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第１のキャパシタと、
    上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
    上記第１の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、
    上記第２の電界効果トランジスタのドレインと基準電位間に接続された第３のキャパシタと、を有し、
    上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
    復調器。
22. 上記電力検波回路において、上記第１の電界効果トランジスタと第２の電界効果トランジスタは略同一特性を有し、
    上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
    上記第１のドレインバイアス用抵抗素子の抵抗値と第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、
    上記第２のキャパシタの容量値と第３のキャパシタの容量値が略等しい値に設定されている
    請求項２１記載の復調器。
23. 上記電力検波回路において、上記第１の電界効果トランジスタのゲート幅Ｗｇａと第２の電界効果トランジスタのゲート幅Ｗｇｂの比Ｗｇａ／ＷｇｂがＮに設定され、
    上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
    上記第１のゲートバイアス供給回路による第１のゲートバイアス電圧と第２のゲートバイアス供給回路による第２のゲートバイアス電圧は略等しく設定され、
    上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定され、
    上記第２のキャパシタの容量値と第３のキャパシタの容量値が略等しい値に設定されている
    請求項２１記載の復調器。
24. 上記ドレインバイアス供給回路は、ドレインバイアス電圧のレベルを制御信号に応じたレベルに設定可能であり、さらに、
    上記電力検波回路の検波出力により受信信号レベルを検出するレベル検出回路と、
    レベル検出回路で検出された受信信号レベルに応じて、供給する上記ドレインバイアス電圧を設定するように上記制御信号を生成して上記ドレインバイアス供給回路に出力する制御回路と
    を有する請求項２１記載の復調器。
25. 上記制御回路は、受信信号レベルが所定のレベルより低いとき上記ドレインバイアス電圧を所定レベル時より低く設定するように上記制御信号を出力する
    請求項２４記載の復調器。
26. 上記電流検波回路の上記電流源は抵抗素子を含む
    請求項２１記載の復調器。
27. 上記電流検波回路の上記電流源は、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された第３の電界効果トランジスタと、
    上記第３の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第３のゲートバイアス供給回路と
    を含む請求項２１記載の復調器。
28. 第１の高周波信号が入力される第１の信号入力端子と、
    第２の高周波信号が入力される第２の信号入力端子と、
    上記第１の信号入力端子から入力された第１の高周波信号または上記第２の信号入力端子から入力された第２の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった２つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、
    上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、
    上記電力検波回路の出力信号を上記第１または第２の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、
    上記電力検波回路は、
    ゲートに上記高周波信号が供給される第１の電界効果トランジスタとソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、
    上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、
    上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、
    上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、
    上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第１のキャパシタと、
    上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
    上記第１の電界効果トランジスタのドレインと上記第２の電界効果トランジスタのドレインとの間に接続された第２のキャパシタと、を有し、
    上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
    復調器。
29. 上記電力検波回路において、上記第１の電界効果トランジスタと第２の電界効果トランジスタは略同一特性を有し、
    上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
    上記第１のドレインバイアス用抵抗素子の抵抗値と第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定されている
    請求項２８記載の復調器。
30. 上記電力検波回路において、上記第１の電界効果トランジスタのゲート幅Ｗｇａと第２の電界効果トランジスタのゲート幅Ｗｇｂの比Ｗｇａ／ＷｇｂがＮに設定され、
    上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
    上記第１のゲートバイアス供給回路による第１のゲートバイアス電圧と第２のゲートバイアス供給回路による第２のゲートバイアス電圧は略等しく設定され、
    上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定されている
    請求項２８記載の復調器。
31. 上記ドレインバイアス供給回路は、ドレインバイアス電圧のレベルを制御信号に応じたレベルに設定可能であり、さらに、
    上記電力検波回路の検波出力により受信信号レベルを検出するレベル検出回路と、
    レベル検出回路で検出された受信信号レベルに応じて、供給する上記ドレインバイアス電圧を設定するように上記制御信号を生成して上記ドレインバイアス供給回路に出力する制御回路と
    を有する請求項２８記載の復調器。
32. 上記制御回路は、受信信号レベルが所定のレベルより低いとき上記ドレインバイアス電圧を所定レベル時より低く設定するように上記制御信号を出力する
    請求項３１記載の復調器。
33. 上記電流検波回路の上記電流源は抵抗素子を含む
    請求項２８記載の復調器。
34. 上記電流検波回路の上記電流源は、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された第３の電界効果トランジスタと、
    上記第３の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第３のゲートバイアス供給回路と
    を含む請求項２８記載の復調器。
35. 第１の高周波信号が入力される第１の信号入力端子と、
    第２の高周波信号が入力される第２の信号入力端子と、
    上記第１の信号入力端子から入力された第１の高周波信号または上記第２の信号入力端子から入力された第２の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった２つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、
    上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、
    上記電力検波回路の出力信号を上記第１または第２の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、
    上記電力検波回路は、
    ゲートに上記高周波信号が供給される第１の電界効果トランジスタと
    ゲートに上記高周波信号が供給され、ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、
    上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、
    上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、
    上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、
    上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第１のキャパシタと、
    上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
    上記第１の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、
    上記第２の電界効果トランジスタのドレインと基準電位間に接続された第３のキャパシタと、を有し、
    上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
    復調器。
36. 上記電力検波回路において、上記第１の電界効果トランジスタと第２の電界効果トランジスタは略同一特性を有し、
    上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
    上記第１のドレインバイアス用抵抗素子の抵抗値と第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、
    上記第２のキャパシタの容量値と第３のキャパシタの容量値が略等しい値に設定されている
    請求項３５記載の復調器。
37. 上記電力検波回路において、上記第１の電界効果トランジスタのゲート幅Ｗｇａと第２の電界効果トランジスタのゲート幅Ｗｇｂの比Ｗｇａ／ＷｇｂがＮに設定され、
    上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
    上記第１のゲートバイアス供給回路による第１のゲートバイアス電圧と第２のゲートバイアス供給回路による第２のゲートバイアス電圧は略等しく設定され、
    上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定され、
    上記第２のキャパシタの容量値と第３のキャパシタの容量値が略等しい値に設定されている
    請求項３５記載の復調器。
38. 上記ドレインバイアス供給回路は、ドレインバイアス電圧のレベルを制御信号に応じたレベルに設定可能であり、さらに、
    上記電力検波回路の検波出力により受信信号レベルを検出するレベル検出回路と、
    レベル検出回路で検出された受信信号レベルに応じて、供給する上記ドレインバイアス電圧を設定するように上記制御信号を生成して上記ドレインバイアス供給回路に出力する制御回路と
    を有する請求項３５記載の復調器。
39. 上記制御回路は、受信信号レベルが所定のレベルより低いとき上記ドレインバイアス電圧を所定レベル時より低く設定するように上記制御信号を出力する
    請求項３８記載の復調器。
40. 上記電流検波回路の上記電流源は抵抗素子を含む
    請求項３５記載の復調器。
41. 上記電流検波回路の上記電流源は、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された第３の電界効果トランジスタと、
    上記第３の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第３のゲートバイアス供給回路と
    を含む請求項３５記載の復調器。
42. 第１の高周波信号が入力される第１の信号入力端子と、
    第２の高周波信号が入力される第２の信号入力端子と、
    上記第１の信号入力端子から入力された第１の高周波信号または上記第２の信号入力端子から入力された第２の高周波信号のうち、少なくとも一方の高周波信号に基づいて位相差をもった２つの高周波信号を生成し、生成した高周波信号を出力する少なくとも一つの出力端子を含む生成手段と、
    上記生成手段の出力端子から出力される高周波信号を入力して、入力高周波信号の信号レベルを検出する少なくとも一つの電力検波回路と、
    上記電力検波回路の出力信号を上記第１または第２の高周波信号に含まれる複数の信号成分に変換する変換回路と、を有し、
    上記電力検波回路は、
    ゲートに上記高周波信号が供給される第１の電界効果トランジスタと
    ゲートに上記高周波信号が供給され、ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、
    上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、
    上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、
    上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された電流源と、
    上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に、上記電流源に対して並列に接続された第１のキャパシタと、
    上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
    上記第１の電界効果トランジスタのドレインと上記第２の電界効果トランジスタのドレインとの間に接続された第２のキャパシタと、を有し、
    上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
43. 上記電力検波回路において、上記第１の電界効果トランジスタと第２の電界効果トランジスタは略同一特性を有し、
    上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
    上記第１のゲートバイアス供給回路による第１のゲートバイアス電圧と第２のゲートバイアス供給回路による第２のゲートバイアス電圧は略等しく、かつ上記第１および第２の電界効果トランジスタのスレショルド電圧に略等しい電圧に設定され、
    上記第１のドレインバイアス用抵抗素子の抵抗値と第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定されている
    請求項４２記載の復調器。
44. 上記電力検波回路において、上記第１の電界効果トランジスタのゲート幅Ｗｇａと第２の電界効果トランジスタのゲート幅Ｗｇｂの比Ｗｇａ／ＷｇｂがＮに設定され、
    上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
    上記第１のゲートバイアス供給回路による第１のゲートバイアス電圧と第２のゲートバイアス供給回路による第２のゲートバイアス電圧は略等しく、かつ上記第１および第２の電界効果トランジスタのスレショルド電圧に略等しい電圧に設定され、
    上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定されている
    請求項４２記載の復調器。
45. 上記ドレインバイアス供給回路は、ドレインバイアス電圧のレベルを制御信号に応じたレベルに設定可能であり、さらに、
    上記電力検波回路の検波出力により受信信号レベルを検出するレベル検出回路と、
    レベル検出回路で検出された受信信号レベルに応じて、供給する上記ドレインバイアス電圧を設定するように上記制御信号を生成して上記ドレインバイアス供給回路に出力する制御回路と
    を有する請求項４２記載の復調器。
46. 上記制御回路は、受信信号レベルが所定のレベルより低いとき上記ドレインバイアス電圧を所定レベル時より低く設定するように上記制御信号を出力する
    請求項４５記載の復調器。
47. 上記電流検波回路の上記電流源は抵抗素子を含む
    請求項４２記載の復調器。
48. 上記電流検波回路の上記電流源は、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点と基準電位間に接続された第３の電界効果トランジスタと、
    上記第３の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第３のゲートバイアス供給回路と
    を含む請求項４２記載の復調器。

Images