JPWO2002050645A1 - 低消費電力の電子回路及び消費電力低減方法 - Google Patents
低消費電力の電子回路及び消費電力低減方法 Download PDFInfo
- Publication number
- JPWO2002050645A1 JPWO2002050645A1 JP2002551676A JP2002551676A JPWO2002050645A1 JP WO2002050645 A1 JPWO2002050645 A1 JP WO2002050645A1 JP 2002551676 A JP2002551676 A JP 2002551676A JP 2002551676 A JP2002551676 A JP 2002551676A JP WO2002050645 A1 JPWO2002050645 A1 JP WO2002050645A1
- Authority
- JP
- Japan
- Prior art keywords
- processing
- data signal
- signal
- amount information
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Power Sources (AREA)
Abstract
消費電力低減の効果に限界をもたらす予測を用いずに消費電力を低減するようにした低消費電力の電子回路及び消費電力低減方法を提供するために、本発明の電子回路は、電圧制御信号によって電源電圧を変化させる電源調整回路又は周波数制御信号によってクロック信号の周波数を変化させるクロック調整回路の少なくともいずれか一方と、電圧制御信号又は周波数制御信号の少なくともいずれか一方を生成する制御回路と、上記電源調整回路からの電源又は上記クロック調整回路からのクロック信号の少なくともいずれか一方が供給されて入力データ信号の処理を行なうデータ処理回路とを備え、上記制御回路を、電圧制御信号又は周波数制御信号の少なくともいずれか一方の生成を、入力データ信号に対応付けられ、かつ、データ処理回路が実行するデータ処理の大きさを示す処理量情報を元に行なう回路にする。
Description
技術分野
本発明は、マイクロコンピュータに代表される半導体回路を応用したシステムに関するものであり、特にデータ処理を行なう大規模集積の電子回路及びその消費電力低減方法に関する。
背景技術
半導体技術の進歩により、集積回路の高密度化・大規模化が進んでいる。これに伴い、回路の消費電力が増大することが問題となり、以下のような対策が取られてきた。
まず、第一の対策として、集積回路に供給するクロック信号の周波数を可能な範囲で低下させる方法が採用されている。マイクロコンピュータ等に代表される大規模集積回路では、全体の動作を同期させるためにクロック信号を使用する。クロック信号は、集積回路の動作において時間の基準となる信号であり、集積回路は、クロック信号を単位として逐次的に信号を伝達する形で動作する。
一方、多くのマイクロコンピュータが採用しているＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）集積回路には、消費電力がクロック信号の周波数に比例して増減する性質がある。そのため、集積回路の動作速度が遅くても良い場合には、クロック周波数を低下させ、それによって消費電力を下げることが行なわれている。
しかしながら、上記第一の対策方法には改善の余地があることが近年明らかになり、以下に述べる第二の対策方法、即ち、クロック周波数と共に、集積回路に供給する電源の電圧を低下させる方法が開発されている。一般に、クロック周波数を低下させた場合、集積回路の動作に余裕が生じるため、電源電圧を併せて低下させることが可能となる場合が多い。第二の対策ではこの性質が利用される。
第二の対策の具体的な方法が例えば電子情報通信学会技術報告ＶＬＤ９６−７２（１９９６年１２月）に示されている。この方法では、基準電圧に応じて電源電圧を変えることができるＤＣ−ＤＣコンバータと、電源電圧に応じて発振周波数が変わるリングオシレータを用い、電源電圧とクロック周波数を同時に変化させている。
以上の２つの対策方法を実用化する為には、集積回路がどの程度の動作速度を必要とするかを予め知っておかねばならない。集積回路が特定の目的専用に使用される場合は、当該目的に応じた速度が予め定まるので、それに応じた周波数のクロックを使用すれば良い。
しかしながら、マイクロコンピュータのように広範な目的に使用される集積回路では、必要な動作速度は状況により絶えず変化するので、動作速度を稼動中に決定する必要がある。この決定を行なう具体的な方法として、例えば特開平２−１２１０１９号公報において以下の方法が開示されている。
集積回路を利用したコンピュータ上で、ジョブ管理機能を有するソフトウェア（オペレーティングシステム、以下「ＯＳ」と略す）が稼動しており、更に同ＯＳの管理下で動作する複数個のジョブ（プログラム）が存在する場合、ジョブは、入力された後に一旦記憶装置内のジョブキューに蓄積され、ＯＳによって１つずつ取出されて実行される。この場合ＯＳは、一定の時間間隔でジョブキュー内に残っているジョブの個数をチェックし、その個数に平均処理時間を掛算することにより、当面必要な動作速度の予測指標を定める。この予測指標の大小に応じて、電源電圧及びクロック周波数の高低が決定される。なお同公報においては、電源電圧及びクロック周波数は共に高低の２通りの値のみとなっている。
更に、上述の予測指標をより精密に求める為のいくつかの方法が開示されている。例えば、特開平１０−１８７３００号公報は、コンピュータにどの程度の量の入力データが蓄積されているかを予測に利用する方法を示している。また、特開平１１−３５３０５２号公報は、コンピュータの処理作業の内で管理作業を除いた真の負荷量がどの程度の比率を占めるかを計測して予測に利用する方法を示している。更に、特開２０００−２０１１８７号公報は、コンピュータがどのようなメディアのデータファイルを現在処理しているかを予測に利用している。以上の発明はいずれも、予測を精密に行なうことによってきめ細かい電力制御を可能とし、結果として電力低減効果が向上することを目的としている。
発明の開示
しかしながら、前項で述べた予測方法は全て、統計的な計算に基づいて必要動作速度を求めているため、ある程度の予測誤差が生じることが避けられない。従って、クロック周波数及び電源電圧は、予測誤差を考慮してある程度大き目に設定する必要がある。このような設定は、次に述べるように、消費電力低減の効果を大きく妨げる原因となる。
真に必要な動作周波数がＦ（Ｈｚ）、対応する動作電圧がＶ（ｖｏｌｔ）である場合、平均消費電力Ｐａは、ｋを適当な比例乗数として、
Ｐａ＝ｋＦＶ２ …………（１）
となる。ここで、クロック周波数及び電源電圧を制御する制御回路が予測誤差を考慮して動作周波数をαＦに設定したとする。αは１以上の値であり、動作速度に余裕を持たせるための安全係数である。この場合、動作電圧も対応して大きく設定する必要があり、その値は、Ｖがあまり小さくない範囲ではＦとＶとがほぼ比例する事から、αＶとなる。
従って、動作中の消費電力Ｐ０は
Ｐ０＝ｋα３ＦＶ２ …………（２）
となる。但しこの場合、動作周波数にα倍の余裕がある為、電子回路は要求された作業を１／αの時間で完了する。余った時間は電源を切るので電力はほとんど消費されないとすれば、通算での平均消費電力Ｐｔは式（２）の１／αである
Ｐｔ＝ｋα２ＦＶ２ …………（３）
となる。式（３）の消費電力Ｐｔは、式（１）の消費電力Ｐａのα２倍である。即ち、図２３に示す通り、消費電力は安全係数の二乗に比例して増加することになり、例えば、処理速度の余裕を４０％（安全係数α＝１．４）ほど見込むと、消費電力は本来必要な電力の１．４２≒２倍となる。
一般にマイクロコンピュータでデータ処理を行なう場合、必要動作速度は、処理対象となるデータの性質に大きく依存する。画像データの場合などでは、データがシーンの変化などで突発的に変化することがあるので、安全係数は大きく取らねばならず、４０％程度では不足の場合が多い。これにより、電子回路は本来必要な電力の２倍以上を消費することとなり、消費電力低減という目的が十分に達成されない結果を招く。
本発明の目的は、以上の課題を解決し、消費電力低減の効果に限界をもたらす予測を用いずに消費電力を低減するようにした低消費電力の電子回路及び消費電力低減方法を提供することにある。
上記目的を達成するための本発明に係る低消費電力の電子回路は、電圧制御信号によって電源電圧を変化させる電源調整回路又は周波数制御信号によってクロック信号の周波数を変化させるクロック調整回路の少なくともいずれか一方と、電圧制御信号又は周波数制御信号の少なくともいずれか一方を生成する制御回路と、上記電源調整回路からの電源又は上記クロック調整回路からのクロック信号の少なくともいずれか一方が供給されて入力データ信号の処理を行なうデータ処理回路とを有し、
上記制御回路は、電圧制御信号又は周波数制御信号の少なくともいずれか一方の生成を、入力データ信号に対応付けられ、かつ、データ処理回路が実行するデータ処理の大きさを示す処理量情報を元に行なう回路であることを特徴としている。
上記目的を達成するための本発明の消費電力低減方法は、符号化されたデータ信号を復号する工程と、復号の過程から復号に要する処理量を算出して結果を処理量情報として出力する工程と、該処理量情報と上記符号化されたデータ信号を合成して入力データ信号とする工程と、上記処理量情報を用いて入力データ信号を処理する工程とを有するのに加え、入力データ信号を処理するために用いる電源の電圧を調整する工程又は入力データ信号を処理するために用いるクロック信号の周波数を調整する工程の少なくともいずれか一方を有することを特徴としている。
上記目的を達成するための本発明の別の消費電力低減方法は、ＭＰＥＧ（Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ ｃｏｄｉｎｇ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）規格によって符号化されたデータ信号を復号する工程と、復号の過程から復号に要する処理量を算出して結果を処理量情報として出力する工程と、該処理量情報を上記符号化されたデータ信号のビットストリーム中の拡張部に挿入して入力データ信号とする工程と、上記処理量情報を用いて入力データ信号を処理する工程とを有するのに加え、入力データ信号を処理するために用いる電源の電圧を調整する工程又は入力データ信号を処理するために用いるクロック信号の周波数を調整する工程の少なくともいずれか一方を有することを特徴としている。
以上のいずれの特徴においても、電源の電圧又はクロック信号の周波数の少なくともいずれか一方の調整のために、安全係数を入れざるを得ない予測ではなく、データ処理の実際の処理量から算出した処理量情報を用いるので、正確な消費電力低減を実行することができる。従って、電源電圧及びクロック周波数を許容できる限界近くまで低下させるように制御することが可能になり、この結果、従来よりも高い消費電力低減の効果を得ることができる。
発明を実施するための最良の形態
以下、本発明に係る低消費電力の電子回路及び消費電力低減方法を図面に示した幾つかの実施形態を参照して更に詳細に説明する。なお、第１図〜第２２図における同一の記号は、同一物又は類似物を表示するものとする。
第１図に第１の実施形態の全体構成を示す。同図において、１５０は、本発明により消費電力を制御されるデータ処理回路、１１１は、回路１５０に供給する電源１１２の電圧を調整する電源調整回路、１２１は、回路１５０に供給するクロック信号１２２の周波数を調整するクロック調整回路、１００は、電源調整回路１１１への電圧制御信号１１０及びクロック調整回路１２１への周波数制御信号１２０を生成する制御回路であり、これらの諸回路により低消費電力の電子回路が構成される。そして、以上の電源電圧調整及びクロック周波数調整の２つの制御が行なわれることにより、消費電力低減が実現される。なお、入力データ信号１５１は、放送又はネットワーク等の伝送路を経て供給されても良く、或いはＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）等の電子記録媒体によって供給されても良い。
データ処理回路１５０は、何等かの入力データ信号１５１を入力してその処理を行ない、何等かの出力信号１５２を出力する機能を有する回路である。本発明は、データ処理回路１５０の機能や入力データ信号１５１及び出力信号１５２の形態に係らず適用可能である。但し、以下の実施形態では説明の便のため、データ処理回路１５０は映像デコーダであり、入力データ信号１５１として国際標準のＭＰＥＧ規格により符号化した映像ストリームを用い、出力信号１５２として同ストリームを復号した結果の画像信号を扱う例を示す。勿論、これは本発明の適用範囲を限定するものではなく、例えば音声データを入力データ信号としても良い。
ここで制御回路１００の入力として処理量情報３００が用いられることが本発明の特徴である。処理量情報３００の内容と、それを用いた本実施形態の具体的な動作を第３図以下で詳述する。
以上の構成において、制御回路１００の実現方法は様々なものが考えられ、例えば全てをハードウェアで作成することも可能である。しかしながら実際には、制御回路１００が電圧制御信号１１０や周波数制御信号１２０を決定する際には複雑な計算を伴うので、制御回路１００は、コンピュータ上のプログラムとしてソフトウェア的に実現されることが多く、かつこの場合は、制御対象となるデータ処理回路１５０に該コンピュータ自体が含まれ、ソフトが自身のハードを制御する形態となる場合が多い。そこで以下では、この形態について第２図を用いて説明する。
第２図において、制御対象のデータ処理回路１５０はマイクロコンピュータであり、その内部でＣＰＵ２１０、ＲＯＭ２２０、ＲＡＭ２３０、Ｉ／Ｏ２４０がバス２５０で結合されている。ＲＯＭ２２０には制御プログラム２０１が記憶され、同プログラムをＣＰＵ２１０が実行することにより、制御回路１００が実現される。なおＲＯＭ２２０には、制御プログラム２０１以外にアプリケーションプログラム２０２が記憶され、当該マイクロコンピュータを使用した種々の機能（例えば映像復号）に供される。
電圧制御信号１１０や周波数制御信号１２０は、Ｉ／Ｏ２４０の出力の一部として実現され、外部の電源調整回路１１１やクロック調整回路１２１に入力される。入力データ信号１５１及び出力信号１５２もＩ／Ｏ２４０を介した外部とのデータ送受として実現される。なお、以上の説明において、ＲＯＭ２２０、ＲＡＭ２３０、Ｉ／Ｏ２４０等はＣＰＵ２１０と同一の集積回路チップ上にあっても良く、又は別であっても良い。また、電源調整回路１１１やクロック調整回路１２１をＣＰＵ２１０等と同一の集積回路チップ上に設けても良い。
なお、電源調整回路１１１は、例えば電圧制御信号１１０が基準電圧となり、それに応じて出力電圧が変化するＤＣ−ＤＣコンバータによって実現される。また、クロック調整回路１２１は、例えばＰＬＬ（位相同期ループ）を用いた周波数シンセサイザであって、周波数制御信号１２０によってその分周比が変わる回路によって実現される。
次に、入力データ信号１５１について、第３図を用いて説明する。第３図では、前述の通り、入力データ信号１５１は、ＭＰＥＧによって符号化した映像ストリーム即ち時系列信号（ビットストリーム）であるが、映像を１フレーム単位で符号化したフレームデータ３１０の間に、適当な間隔（本例では３フレーム）で処理量情報３００が挿入された形式となっている。
この形式の映像ストリームは、入力データ信号１５１を生成する段階で作られるが、それについては後で詳述する。
処理量情報３００は第５図に示す通り、識別子５０１、フレーム数５０２、クロック数５０３を並べたものである。識別子５０１は、フレームデータと処理量情報とを区別するための符号であり、その具体的な形式はフレームデータの符号化規則に応じて決定する。フレーム数５０２は、後続のクロック数５０３が何フレーム分に対する処理量情報であるか（本例では３フレーム）を示す。クロック数５０３は、対象となるフレームデータをＣＰＵ２１０が処理するのに必要なクロック数を示す。
この処理量情報はデータ処理回路１５０が実行する処理（本実施形態では復号）の大きさを示すもので、処理単位毎に（本実施形態では３フレーム毎に）その処理量が処理量情報として正確に示される。このように、従来のような予測ではなく、正確な必要処理量が入力データ信号に搭載されることが本発明の特徴である。
以上の情報を用いて、制御回路１００は、処理量情報３００が到来する都度、第４図のフローチャートで示される動作を実行する。即ち、まず処理量情報３００を受け取り（ステップ４０１、以下「ｓ４０１」と略記する）、同情報から必要クロック数Ｃを決定する（ｓ４０２）。Ｃを得た上で、まず周波数Ｆを下記の数式により決定し（ｓ４０３）、
周波数Ｆ＝Ｃ／（フレーム数５０２×１／３０（秒））
更に、Ｆから電源電圧Ｖを第７図に示すＦＶ対応表７００により決定する（ｓ４０４）。得られたＦ、ＶをＩ／Ｏ２４０を介して電圧制御信号１１０や周波数制御信号１２０として出力する（ｓ４０５）ことにより、１回の制御動作を完了する。
以上においてｓ４０２はＣを決定するためのサブルーチンであり、その動作は第６図のフローチャートに示す通りである。即ち、ｓ６０１においてクロック数５０３をＣに設定する。本実施形態においては、必要なＣの値がそのまま処理量情報３００に記されているので、ｓ４０２は極めて簡単に構成できる。なお、Ｃをもっと複雑な計算で決定する例を、後に第２の実施形態において述べる。
また、ｓ４０４で用いるＦＶ対応表７００は、図７に示す形式の表である。即ち、周波数Ｆの種々の値７１０と各々に対応する電源電圧Ｖの値７２０を並べた表である。なお、ｓ４０３で求められたＦの値が７１０に含まれない場合は、切り上げにより最も近い値を採用するものとする。
上記の実施形態によれば、簡単なプログラムにより、安全係数を用いることなく正確に消費電力を低減することができる。
ここで、国際標準のＭＰＥＧ規格による映像ストリームに適用した入力データ信号１５１の一例を説明する。
ＭＰＥＧ規格では多様な方式が１つの規格の下にまとめられている。説明する入力データ信号１５１は、それらのうち、シンプルプロファイル（ｓｉｍｐｌｅ ｐｒｏｆｉｌｅ）・ショートヘッダモード（ｓｈｏｒｔ ｈｅａｄｅｒ ｍｏｄｅ）と呼ばれる方式に対して適用した例である。
ショートヘッダモードにおいて、映像は第８図に示す形式で１フレームずつビットストリームとして送信される。即ち、各フレームの属性を示すヘッダ部分１００００、フレーム内容を符号化した部分２００００、フレームの終了を示す終端符号３００００がこの順に送信される。以降のフレームについても、同じ形式が繰り返される。
フレーム内容２００００には、フレームを離散コサイン変換（ＤＣＴ）により圧縮した情報や、前フレームからの被写体の移動を表わす動きベクトル情報が含まれる。これらの詳細は省略する。終端符号３００００は、フレームの終了を明示するための特別な形を持った符号である。この詳細は省略する。
ヘッダ部分１００００は、当該フレームの属性を示すための様々な情報１０００１〜１０００５を、規格が定めた順に送信するものであり、詳細には、開始符号ＰＳＣ１０００１、表示タイミング情報（ｔｅｍｐｏｒａｌ ｒｅｆｅｒｅｎｃｅ）ＴＲ１０００２、画像のサイズ等を示すＰＴＹＰＥ１０００３、量子化係数１０００４、ＣＰＭモードフラグ１０００５からなる。また、情報１０００１〜１０００５の内容に応じて、追加情報（詳細は略）１０００６〜１０００８が付加されることもある。
ショートヘッダモードにおいては、以上の後ろに、拡張部の存在を示すフラグＰＥＩ１５０００、および拡張部ＰＳＰＡＲＥ１５００１が設けられている。フラグＰＥＩ１５０００は１ビットの情報であり、その値が‘０’であれば拡張部ＰＳＰＡＲＥ１５００１は存在せず、以降にはフレーム内容２００００が続く。一方‘１’であれば、拡張部ＰＳＰＡＲＥ１５００１が引き続いて送信されることを示す。拡張部ＰＳＰＡＲＥ１５００１は８ビットの固定長情報であり、その内容は現在の所規格には規定されておらず、将来の規格拡張のために予約された形となっている。また、拡張部ＰＳＰＡＲＥ１５００１が送信された場合には、次に再びフラグＰＥＩ１５０００を送信することが既定されている。従ってＰＥＩ＝‘１’＋ＰＳＰＡＲＥという符号の組合せを繰返して送信することにより、任意の大きさの情報を拡張部ＰＳＰＡＲＥ１５００１により送信することが可能となっている。
上述の拡張部ＰＳＰＡＲＥ１５００１を用いて、本発明による処理量情報３００を送信するようにした例を第９図に示す。本例で、例えば第５図の形式による処理量情報３００を送信する場合、追加情報である既存の属性情報（ＤＢＱＵＡＮＴ１０００８など）に引き続いて、まずＰＥＩ＝１を送信し、後続のＰＳＰＡＲＥ部分を用いて識別子５０１を送信する。再度ＰＥＩ＝１を送信し、後続のＰＳＰＡＲＥ部分でフレーム数５０２を送信する。三度目となるＰＥＩ＝１を送信し、後続のＰＳＰＡＲＥ部分でクロック数５０３を送信する。以上の後にＰＥＩ＝０を送信することにより拡張部分の送信を終了して、フレーム内容２００００の送信に移る。
上記においてフレーム数５０２およびクロック数５０３は、拡張部ＰＳＰＡＲＥ１５００１の形式に合せるために、長さを８ビットにして送る必要がある。このために、上位に０を詰める、下位のビットを切り捨てる、等の措置を適宜行なうものとする。また識別子５０１は、適切な値をＭＰＥＧ符号規則の一部として定めるものとする。
以上により、ＭＰＥＧ規格に適用した入力データ信号１５１が゛作成される。
なお、処理量情報の利用を特徴とする本発明は、電源又はクロック周波数のいずれか一方のみを制御する場合にも適用可能である。データ処理回路によっては、例えば電源電圧が低く設定され、電圧をあまり変えられない場合がある。そのような場合は、クロック周波数のみを制御することとなる。また、データ処理回路によっては、クロック周波数を変えても消費電力がさして変わらない場合がある（例えば、回路をバイポーラトランジスタで構成する場合など）。その場合には、電源電圧のみを制御することとなる。そのような一方のみの場合でも、処理量情報を使った制御を行なうことにより、従来よりも高い消費電力低減の効果を得ることができる。
次に、既に説明した通り、上記の実施形態においてはクロック数５０３が処理量情報３００に記入される。一方、クロック数はＣＰＵの機種に応じて異なった値になるから、上記では本発明が特定のＣＰＵを対象とすることになる。これを拡張し、機種の異なるＣＰＵを対象にするようにした第２の実施形態を以下に述べる。
第２の実施形態においても、第２図、第３図及び第４図に示した構成は第１の実施形態と同様である。但し、第２図における制御プログラム２０１がより高度化される。具体的には、第４図におけるサブルーチンｓ４０２が変更される。また、これに応じて処理量情報３００の形式が変更される。これらについて図面を用いて説明する。
まず、第１０図を用いて処理量情報３００の形式を説明する。本実施形態において、処理量情報３００は、識別子５０１、フレーム数５０２、及び処理パターン情報８１０からなる。識別子５０１、フレーム数５０２は第５図と同じものである。処理パターン情報８１０は、パターン▲１▼の比率８１１、パターン▲２▼の比率８１２、……、を並べたものである。
ここで処理パターンとは、プログラムがデータを処理する際の処理手順を、いくつかの類型に分類したものである。この具体例を、第１１図を用いて説明する。第１１図は、ＭＰＥＧ４のシンプルプロファイル方式における画像復号処理をパターンに分類したものである。復号処理とは、現フレーム（復号が既に完了したもの）９５０を素材として、次フレーム９６０を生成する処理である。処理は、画面を１６×１６画素の小領域（マクロブロック、以下「ＭＢ」と略す）に分けて、ＭＢ単位で進められる。ここで、次フレーム９６０内のあるＭＢ９００を生成する方法は、大きくは以下の４通りのパターンに分けられる。
パターン▲１▼：ＭＢ９００部分の映像が前フレームから全く変化しない場合。この場合、前フレームの同一位置にあるＭＢ９０１から画像を局所的にコピーすれば、生成は完了する。
パターン▲２▼：ＭＢ９００の近傍で映像に動きがある場合。この場合、ＭＢ９０１ではなく少し離れた位置９０２から画像を局所的にコピーする。位置ずれを補正する為に、コピーは作業領域９１０経由で行なう。
パターン▲３▼：動きと明るさが共に変化する場合。この場合、位置９０２から画像を作業領域９１０へコピーした後、作業領域９１０に明るさを調整する為の補正量を加える。補正量は離散コサイン変換（ＤＣＴ）係数９２０の形式で送られて来るので、これを逆変換（ｉＤＣＴ）したものを加える。
パターン▲４▼：ＭＢ９００を完全に更新する場合。ＭＢ９０１の情報は無視してＤＣＴ係数９２０のみでＭＢ９００を生成する．
これら４種類のパターンの間では、ＣＰＵが必要とする処理クロック数が大きく異なる。これに対して処理パターンが同一の場合は、クロック数は一定ではないもののあまり大きくは変動しない。従って、各々のパターンがどの位の頻度で現われるかを示す頻度情報が分かれば、必要処理量を知るのと等価になる。また、この頻度情報はＣＰＵ機種に依存しない値であるので、汎用性のあるシステムを構築するのに都合が良い。
第１０図は以上の考えの下に、各パターンの出現比率を処理量情報として送ることとしたものである。なお、パターンを何通り用意すれば良いかは、図では４通りとしたが、アプリケーションの種類に応じて決定する必要がある。
処理量情報３００を利用する場合、制御回路１００の動作におけるｓ４０２、即ち本実施形態での必要クロック数即ちクロック数合計値Ｃの決定は、第１３図の通りとなる。即ち、必要クロック数Ｃを０にクリア（ｓ１１０１）した後、Ｃを累算する計算を４種類のパターン全て（処理パターン番号ｉ＝▲１▼〜▲４▼）に対して繰り返す（ｓ１１０２）。ここで累算は、当該パターンの出現頻度即ち出現比率８１０（Ｐ［ｉ］）にＭＢの総数即ち全パターンの出現総計を乗じ（これにより当該パターンで処理されるＭＢの絶対数が得られる）、これに更に、第１２図によるパターン別クロック数テーブル１０００で示されるクロック数１０２０（Ｋ［ｉ］）を乗じたものを、Ｃに足し込んでやれば良い（ｓ１１０３）。
Ｃを求める数式は、以下に示すように、
Ｃ＝Ｃ＋（パターンｉの比率（８１０）×パターンｉの必要クロック数（１０２０）×マクロブロック総数）
となる。
ここでパターン別クロック数テーブル１０００は第１２図に示す通り、各処理パターン１０１０に対応して、ＣＰＵ２１０が費す処理クロック数１０２０（ＭＢ１個当りの値）を記したものである。
なお、以上はパターン数が４の場合であるが、一般式での上記の計算は、処理パターン番号ｉを▲１▼からパターンの総数までに対して行なうこととなる。
また、処理パターン情報８１０の代わりに、ＭＰＥＧ４規格にて定められている画像の複雑度情報（Ｃｏｍｐｌｅｘｉｔｙ Ｅｓｔｉｍａｔｉｏｎ Ｈｅａｄｅｒ情報）を利用しても良い。
第１２図の表はＣＰＵの機種毎に自身で設定すれば良いので、本実施形態では、以上の頻度情報（第１０図）を用いることにより、ＣＰＵ機種に依存しない汎用性のあるシステムを構築することができる。
以上の第１及び第２の実施形態においては、処理量情報３００は入力データ信号１５１の対応箇所に埋め込まれて送られてくるものとした。これとは別に、処理量情報３００とフレームデータ３１０を別々に扱う方法を考えることができる。そのような分離型を採用した例である第３の実施形態を第１４図に示す。
第１４図に示した処理量情報表１２００が、処理量情報３００の代わりに用いられる。同表はフレーム番号欄１２１０、時間欄１２２０、クロック数欄１２３０からなる。フレーム番号欄１２１０は、フレームデータと対応したフレーム番号を示す。時間欄１２２０は、フレーム番号欄に対応した再生時刻の範囲を示す。クロック数欄１２３０は、再生時刻の範囲に対応して、その間にＣＰＵ２１０が必要な処理クロック数を表わす。なおフレーム番号欄１２１０と時間欄１２２０は、フレームが一定時間間隔で表示される場合にはどちらか一方を省略しても良い。
処理量情報表１２００を用いて消費電力低減を行なう場合は、第１及び第２の実施形態の場合とは異なり、必要処理量をＣＰＵ２１０が自発的に読み出しに行かねばならない。従ってこの場合、ＣＰＵ２１０は、第１５図のフローチャートに示す手順により、制御回路１００を起動する。
まず、時刻ｔを０に設定し（ｓ１３０１）、続いて当該時刻に対応するクロック数Ｃ（処理量情報）をクロック数欄１２３０から読み出す（ｓ１３０２）。得られたＣの値を用いて制御回路１００が電源電圧及びクロック周波数制御の動作を実行する（ｓ１３０３）。この動作は、第４図に示した動作と同一なので詳細は省略する。
その後、０．５秒分の映像の復号が完了するのを待って（ｓ１３０４）、時刻ｔを０．５秒進める（ｓ１３０５）。この時点でフレームデータが終了すれば実行を終了するが、そうでない場合はｓ１３０２へ戻り同様の処理を繰り返す（ｓ１３０６）。
なお以上の説明において、処理量情報表１２００にはクロック数欄１２３０が設けられるとしたが、第２の実施形態の場合のように、処理パターン別の出現頻度を表に記録しても良い。
本実施形態によれば、処理量情報表１２００をフレームデータとは全く独立に蓄積・伝送することが可能である。この性質を利用して、処理量情報を提供するサービスを構築することができる。このサービスを第１６図を用いて説明する。
第１６図において、データ信号１４００は、放送等の伝送手段１４０１を通じて、或いはＤＶＤ等の電子記録媒体である蓄積媒体１４０２によって供給され、ユーザ宅にあるＴＶ／ＤＶＤプレイヤー等の視聴装置１４１０で再生される。データ信号１４００は、これまでの実施形態で述べたデータ信号１５１とは異なり、処理量情報３００を含まないため、そのままでは本発明が利用できないものとする。また、データ信号１４００は、映画作品など予め内容が定まっているものであり、かつ作品名が付けられて個々に識別可能であるとする。
以上のデータ信号に対して、上記サービスが次の様に行なわれる。まず、視聴装置１４１０は、インターネット等の双方向通信手段１４２０を介して情報提供サービス業者１４３０に接続される。情報提供サービス業者１４３０は、ユーザ登録チェック部１４３１、アクセス制御部１４３２、記憶部１４３３を備え、これら用いて通信手順１４８０に従い処理量情報を提供する。
即ち、まずユーザから処理量情報を提供する要求が送られ（手順▲１▼）、これに対してユーザ確認要求が返送される（手順▲２▼）。ユーザが確認のためのユーザＩＤ及びパスワード１４５０を送信する（手順▲３▼）と、ユーザ登録チェック部１４３１は、ユーザが正当であることを確認してアクセス制御部１４３２へ当該ユーザに対するアクセス許可１４３４を与え（手順▲４▼）、併せてユーザに作品名の入力を要求する（手順▲５▼）。
ユーザが作品名１４６０を送信する（手順▲６▼）と、アクセス制御部１４３２は、これを元に記憶部１４３３を検索して当該作品に対応する処理量情報を取出し、提供情報１４７０として返送する（手順▲７▼）。ここで、記憶部１４３３には処理量情報表１４４０が記憶されているものとする。
処理量情報表１４４０は複数の作品に対する処理量情報をまとめた表であり、その形式は、例えば第１７図に示す通りである。即ち、処理量情報表１２００と同様にフレーム番号欄１２１０と時間欄１２２０を備え、かつ複数の作品の個々に対応したクロック数欄１５０１、１５０２、……、がまとめて記録される。情報提供サービス業者は欄１５０１、１５０２、……、の中から作品名１４６０に対応した欄を選び出し、フレーム番号欄１２１０及び時間欄１２２０と併せて提供情報１４７０とする。なお以上において、ユーザの要求が正当でないと判断された場合は、通信を打切るなど適当な処置をとるものとする。
本サービスによれば、データ信号１４００が処理量情報３００を含まない場合でも、本発明による消費電力低減が利用可能となり、消費電力低減に効果を発揮する。
以上の第１〜第３の実施形態においては、処理量情報３００は予め作成されているものとして説明を行なったが、その具体的な作成方法は保留されていた。そこで以下では、第１８図以降を用いて処理量情報３００の作成方法を説明する。
本発明の消費電力低減方法を実施するためのデータ信号発生装置１６００である本発明の第４の実施形態を第１８図に示す。データ信号発生装置１６００において処理量情報３００が作成される。データ信号発生装置１６００は、ビデオカメラなどの信号発生源１６１０、復号信号発生源１６１０からの原データ信号１６１１を復号する復号処理シミュレーション部１６２０、復号の処理量を算出して処理量情報３００を出力する処理量算出部１６３０、使用する電子回路即ち受信装置１６９０がどのような機種であるか等を表す環境情報記憶部１６４０、処理量情報３００を原データ信号１６１１に加える合成部１６５０を備える。
信号発生源１６１０は、ＭＰＥＧなどの信号形式に従って原データ信号１６１１を送出する。原データ信号１６１１は、復号処理シミュレーション部１６２０及び合成部１６５０に入力される。信号発生源１６１０の機能は市販のビデオカメラ等において既に実現されているので、説明は省略する。
復号処理シミュレーション部１６２０は原データ信号１６１１を入力として、第２の実施形態にて説明した処理パターン情報８１０を作成する。その動作は第１９図のフローチャートに示した通りである。
即ち、最初に４つの処理パターンの出現回数をカウントするための配列Ｅ［ｉ］（ｉ＝▲１▼〜▲４▼）を用意し、初期値を全て０とする（ｓ１７０１）。次に、原データ信号１６１１（この場合は映像ストリーム）の３フレーム分に対して以下のｓ１７０３〜ｓ１７０６を繰り返す（ｓ１７０２）。
まず、映像ストリームから符号成分を１つ取出す（ｓ１７０３）。取出された符号成分がマクロブロック（ＭＢ）の種別を指定する符号成分であるかどうかを調べ、ｎｏであればｓ１７０５〜ｓ１７０６をスキップする（ｓ１７０４）。ｙｅｓであれば次へ進み、当該ＭＢが処理パターン▲１▼〜▲４▼のどれで処理されるかを判定し、その結果をＰとする（ｓ１７０５）。
最後に，処理パターンＰに対応する配列Ｅの要素Ｅ［Ｐ］を１つ増やす。以上を繰返した結果、配列Ｅには各処理パターンの出現回数がカウントされているので、以降のステップではそれらの値を出現頻度に換算して出力する。すなわち、処理パターンｉ＝▲１▼〜▲４▼に対して、出現頻度Ｅ［ｉ］を総ＭＢ数で割った値を出力する（ｓ１７０８）、という操作を繰り返す（ｓ１７０７）。
以上により得られた処理パターン情報８１０は、例えば第１０図の形式による処理量情報３００として利用することができる。この結果、第２の実施形態にて説明した入力データ信号１５１が得られる（この場合、処理量算出部１６３０は実質的に不要となる）。
また別の方法として、処理パターン情報８１０を、第５図の形式による処理量情報３００に変換することができる。この場合、処理パターン情報８１０は、処理量算出部１６３０に入力され、クロック数５０３に変換される。この変換には第１３図に示した必要クロック数（Ｃ）決定方法を利用することができる。但し、その利用に際して、計算途上で必要なテーブル１０００（第１２図）を準備するために、受信装置１６９０がどのような条件（ＣＰＵ種別など）で動作するか予め知っておく必要がある。そのために、多種類の受信装置の動作条件等の環境情報を格納した環境情報記憶部１６４０が設けられる。
環境情報記憶部１６４０には、第２０図に示すように、複数の環境情報１８１０、１８２０、……、のテーブルが記憶される。環境情報１８１０（１８２０、……）には、第１２図と同様に処理パターン１０１０に対応して処理クロック数１０２０が記録され、更に適用環境欄１８１１（１８２１、……）が設けられる。適用環境欄は当該環境情報がどんな条件において利用可能かを示す欄であり、たとえば図示の様に受信装置１６９０の製造者名及び型番を指定することで、利用可能な条件を規定する。或いは同欄に、ＣＰＵ種別、ＯＳ種別などの条件を記述する方法でも良い。処理量算出部１６３０は、何等かの方法で受信装置１６９０の仕様を取得した後、その仕様に合う環境情報１８１０（１８２０、……）を選択して、クロック数の計算に使用する。
以上の方法により得られた処理量情報３００と原データ信号１６１１とを合成部１６５０で合成することにより、入力データ信号１５１が得られる。例えば、第９図に示したＭＰＥＧ規格のシンプルプロファイル・ショートヘッダモード方式に基づくビットストリームを得る場合は、拡張部ＰＳＰＡＲＥ１５００１を用いた識別子５０１、フレーム数５０２及びクロック数５０３の送信が、即ち拡張部ＰＳＰＡＲＥ１５００１へのこれら情報の挿入が合成部１６５０による合成となる。
合成部１６５０が出力する入力データ信号１５１は、受信装置１６９０に送信される。入力データ信号１５１を入力して実行する受信装置１６９０即ち低消費電力の電子回路の動作は、第１図他により既に説明した通りである。
なお、復号処理シミュレーション部１６２０の構成方法は、上記に限定されるものではなく、例えば受信装置１６９０と同一の装置を用意して、その実行クロック数を測定する方法でも良い。
処理量情報３００が信号発生源１６１０とは別の装置により付加される構成を採用することができる。そのような構成である第５の実施形態を第２１図に示す。
本実施形態では、第２１図に示すように、データ信号中継装置１９００を設け、同装置が信号発生源１６１０から適当な伝送路１９０１により送られて来た原データ信号１６１１を入力し、入力データ信号１５１を出力する。第２１図における各部は、伝送路１９０１が存在する以外は、第１８図と同一である。
本実施形態によるデータ信号中継装置１９００を用いると、既存のデータ信号を消費電力低減可能な入力データ信号１５１に変換するデータ変換サービスを提供することが可能となる。
データ処理回路１５０の消費電力低減と処理量情報３００の作成を同じ装置の内部で実行するようにした第６の実施形態を第２２図に示す。本実施形態においては、データ処理装置２０００の内部に復号処理シミュレーション部１６２０及び処理量算出部１６３０が設けられ、処理量情報３００が算出される。なお、本実施形態においては、処理量算出部１６３０の出力はそのまま制御回路１００に入力すれば良いので、合成部１６５０は不要となる。また環境情報記憶部１６４０は、制御回路中のテーブル１０００と内容が重複するので省略される。
本実施形態によれば、既存のデータ信号を入力としつつ消費電力低減可能なデータ処理装置（ＤＶＤ再生装置等）を提供することが可能になる。
上記の第４〜第６の実施形態により、多様なシステムに本発明による消費電力低減を適用することが可能となる。
以上、本発明によれば、マイクロコンピュータ等の電子回路の消費電力の低減を従来よりも正確な処理量情報に基づいて行なうため、電源電圧及びクロック周波数を限界近くまで低下させるように制御することが可能になり、この結果、従来よりも高い消費電力低減の効果を得ることができる。また、その効果により、半導体集積回路の大規模化の障害になっていた消費電力の問題が緩和され、半導体集積回路の更なる大規模化・高密度化を達成することができる。
産業上の利用可能性
本発明は、半導体集積回路を含む消費電力の低減が求められる電子回路の全般にわたって適用可能であり、特に処理量が多い画像関係等のデータ処理を行なうシステムに有用である。
【図面の簡単な説明】
第１図は、本発明に係る低消費電力の電子回路の第１の実施形態を説明するための構成図であり、第２図は、第１の実施形態のマイクロコンピュータによる構成を説明するためのブロック図であり、第３図は、入力データ信号の形式を示す図であり、第４図は、制御回路の動作を説明するためのフローチャートであり、第５図は、処理量情報の形式を示す図であり、第６図は、クロック数決定方法を説明するためのフローチャートであり、第７図は、ＦＶ対応表の構成例を説明するための図であり、第８図は、ＭＰＥＧ規格におけるショートヘッダモード方式のビットストリーム形式を示す図であり、第９図は、第８図のビットストリーム形式に処理量情報を挿入して得られるビットストリーム形式を説明するための図であり、第１０図は、本発明の第２の実施形態における処理量情報の形式を示す図であり、第１１図は、映像復号を例として処理パターンの具体例を説明するための図であり、第１２図は、パターン別クロック数テーブルの構成例を示す図であり、第１３図は、第２の実施形態におけるクロック数決定方法を説明するためのフローチャートであり、第１４図は、処理量情報表の構成例を示す図であり、第１５図は、本発明の第３の実施形態における消費電力低減方法を説明するためのフローチャートであり、第１６図は、第３の実施形態における処理量情報提供サービスの構成例及び通信手順を説明するための図であり、第１７図は、処理量情報提供サービスにおける処理量情報表の構成例を示す図であり、第１８図は、本発明の第４の実施形態における消費電力低減方法を実施するためのデータ信号発生装置の構成を説明するためのブロック図であり、第１９図は、復号処理シミュレーション部の動作を説明するためのフローチャートであり、第２０図は、環境情報の構成例を示す図であり、第２１図は、本発明の第５の実施形態における消費電力低減方法を実施するためのデータ信号中継装置の構成を説明するためのブロック図であり、第２２図は、本発明の第６の実施形態における消費電力低減方法を実施するためのデータ処理装置の構成を説明するためのブロック図であり、第２３図は、安全係数αと消費電力Ｐの関係を説明するための曲線図である。
本発明は、マイクロコンピュータに代表される半導体回路を応用したシステムに関するものであり、特にデータ処理を行なう大規模集積の電子回路及びその消費電力低減方法に関する。
背景技術
半導体技術の進歩により、集積回路の高密度化・大規模化が進んでいる。これに伴い、回路の消費電力が増大することが問題となり、以下のような対策が取られてきた。
まず、第一の対策として、集積回路に供給するクロック信号の周波数を可能な範囲で低下させる方法が採用されている。マイクロコンピュータ等に代表される大規模集積回路では、全体の動作を同期させるためにクロック信号を使用する。クロック信号は、集積回路の動作において時間の基準となる信号であり、集積回路は、クロック信号を単位として逐次的に信号を伝達する形で動作する。
一方、多くのマイクロコンピュータが採用しているＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）集積回路には、消費電力がクロック信号の周波数に比例して増減する性質がある。そのため、集積回路の動作速度が遅くても良い場合には、クロック周波数を低下させ、それによって消費電力を下げることが行なわれている。
しかしながら、上記第一の対策方法には改善の余地があることが近年明らかになり、以下に述べる第二の対策方法、即ち、クロック周波数と共に、集積回路に供給する電源の電圧を低下させる方法が開発されている。一般に、クロック周波数を低下させた場合、集積回路の動作に余裕が生じるため、電源電圧を併せて低下させることが可能となる場合が多い。第二の対策ではこの性質が利用される。
第二の対策の具体的な方法が例えば電子情報通信学会技術報告ＶＬＤ９６−７２（１９９６年１２月）に示されている。この方法では、基準電圧に応じて電源電圧を変えることができるＤＣ−ＤＣコンバータと、電源電圧に応じて発振周波数が変わるリングオシレータを用い、電源電圧とクロック周波数を同時に変化させている。
以上の２つの対策方法を実用化する為には、集積回路がどの程度の動作速度を必要とするかを予め知っておかねばならない。集積回路が特定の目的専用に使用される場合は、当該目的に応じた速度が予め定まるので、それに応じた周波数のクロックを使用すれば良い。
しかしながら、マイクロコンピュータのように広範な目的に使用される集積回路では、必要な動作速度は状況により絶えず変化するので、動作速度を稼動中に決定する必要がある。この決定を行なう具体的な方法として、例えば特開平２−１２１０１９号公報において以下の方法が開示されている。
集積回路を利用したコンピュータ上で、ジョブ管理機能を有するソフトウェア（オペレーティングシステム、以下「ＯＳ」と略す）が稼動しており、更に同ＯＳの管理下で動作する複数個のジョブ（プログラム）が存在する場合、ジョブは、入力された後に一旦記憶装置内のジョブキューに蓄積され、ＯＳによって１つずつ取出されて実行される。この場合ＯＳは、一定の時間間隔でジョブキュー内に残っているジョブの個数をチェックし、その個数に平均処理時間を掛算することにより、当面必要な動作速度の予測指標を定める。この予測指標の大小に応じて、電源電圧及びクロック周波数の高低が決定される。なお同公報においては、電源電圧及びクロック周波数は共に高低の２通りの値のみとなっている。
更に、上述の予測指標をより精密に求める為のいくつかの方法が開示されている。例えば、特開平１０−１８７３００号公報は、コンピュータにどの程度の量の入力データが蓄積されているかを予測に利用する方法を示している。また、特開平１１−３５３０５２号公報は、コンピュータの処理作業の内で管理作業を除いた真の負荷量がどの程度の比率を占めるかを計測して予測に利用する方法を示している。更に、特開２０００−２０１１８７号公報は、コンピュータがどのようなメディアのデータファイルを現在処理しているかを予測に利用している。以上の発明はいずれも、予測を精密に行なうことによってきめ細かい電力制御を可能とし、結果として電力低減効果が向上することを目的としている。
発明の開示
しかしながら、前項で述べた予測方法は全て、統計的な計算に基づいて必要動作速度を求めているため、ある程度の予測誤差が生じることが避けられない。従って、クロック周波数及び電源電圧は、予測誤差を考慮してある程度大き目に設定する必要がある。このような設定は、次に述べるように、消費電力低減の効果を大きく妨げる原因となる。
真に必要な動作周波数がＦ（Ｈｚ）、対応する動作電圧がＶ（ｖｏｌｔ）である場合、平均消費電力Ｐａは、ｋを適当な比例乗数として、
Ｐａ＝ｋＦＶ２ …………（１）
となる。ここで、クロック周波数及び電源電圧を制御する制御回路が予測誤差を考慮して動作周波数をαＦに設定したとする。αは１以上の値であり、動作速度に余裕を持たせるための安全係数である。この場合、動作電圧も対応して大きく設定する必要があり、その値は、Ｖがあまり小さくない範囲ではＦとＶとがほぼ比例する事から、αＶとなる。
従って、動作中の消費電力Ｐ０は
Ｐ０＝ｋα３ＦＶ２ …………（２）
となる。但しこの場合、動作周波数にα倍の余裕がある為、電子回路は要求された作業を１／αの時間で完了する。余った時間は電源を切るので電力はほとんど消費されないとすれば、通算での平均消費電力Ｐｔは式（２）の１／αである
Ｐｔ＝ｋα２ＦＶ２ …………（３）
となる。式（３）の消費電力Ｐｔは、式（１）の消費電力Ｐａのα２倍である。即ち、図２３に示す通り、消費電力は安全係数の二乗に比例して増加することになり、例えば、処理速度の余裕を４０％（安全係数α＝１．４）ほど見込むと、消費電力は本来必要な電力の１．４２≒２倍となる。
一般にマイクロコンピュータでデータ処理を行なう場合、必要動作速度は、処理対象となるデータの性質に大きく依存する。画像データの場合などでは、データがシーンの変化などで突発的に変化することがあるので、安全係数は大きく取らねばならず、４０％程度では不足の場合が多い。これにより、電子回路は本来必要な電力の２倍以上を消費することとなり、消費電力低減という目的が十分に達成されない結果を招く。
本発明の目的は、以上の課題を解決し、消費電力低減の効果に限界をもたらす予測を用いずに消費電力を低減するようにした低消費電力の電子回路及び消費電力低減方法を提供することにある。
上記目的を達成するための本発明に係る低消費電力の電子回路は、電圧制御信号によって電源電圧を変化させる電源調整回路又は周波数制御信号によってクロック信号の周波数を変化させるクロック調整回路の少なくともいずれか一方と、電圧制御信号又は周波数制御信号の少なくともいずれか一方を生成する制御回路と、上記電源調整回路からの電源又は上記クロック調整回路からのクロック信号の少なくともいずれか一方が供給されて入力データ信号の処理を行なうデータ処理回路とを有し、
上記制御回路は、電圧制御信号又は周波数制御信号の少なくともいずれか一方の生成を、入力データ信号に対応付けられ、かつ、データ処理回路が実行するデータ処理の大きさを示す処理量情報を元に行なう回路であることを特徴としている。
上記目的を達成するための本発明の消費電力低減方法は、符号化されたデータ信号を復号する工程と、復号の過程から復号に要する処理量を算出して結果を処理量情報として出力する工程と、該処理量情報と上記符号化されたデータ信号を合成して入力データ信号とする工程と、上記処理量情報を用いて入力データ信号を処理する工程とを有するのに加え、入力データ信号を処理するために用いる電源の電圧を調整する工程又は入力データ信号を処理するために用いるクロック信号の周波数を調整する工程の少なくともいずれか一方を有することを特徴としている。
上記目的を達成するための本発明の別の消費電力低減方法は、ＭＰＥＧ（Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ ｃｏｄｉｎｇ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）規格によって符号化されたデータ信号を復号する工程と、復号の過程から復号に要する処理量を算出して結果を処理量情報として出力する工程と、該処理量情報を上記符号化されたデータ信号のビットストリーム中の拡張部に挿入して入力データ信号とする工程と、上記処理量情報を用いて入力データ信号を処理する工程とを有するのに加え、入力データ信号を処理するために用いる電源の電圧を調整する工程又は入力データ信号を処理するために用いるクロック信号の周波数を調整する工程の少なくともいずれか一方を有することを特徴としている。
以上のいずれの特徴においても、電源の電圧又はクロック信号の周波数の少なくともいずれか一方の調整のために、安全係数を入れざるを得ない予測ではなく、データ処理の実際の処理量から算出した処理量情報を用いるので、正確な消費電力低減を実行することができる。従って、電源電圧及びクロック周波数を許容できる限界近くまで低下させるように制御することが可能になり、この結果、従来よりも高い消費電力低減の効果を得ることができる。
発明を実施するための最良の形態
以下、本発明に係る低消費電力の電子回路及び消費電力低減方法を図面に示した幾つかの実施形態を参照して更に詳細に説明する。なお、第１図〜第２２図における同一の記号は、同一物又は類似物を表示するものとする。
第１図に第１の実施形態の全体構成を示す。同図において、１５０は、本発明により消費電力を制御されるデータ処理回路、１１１は、回路１５０に供給する電源１１２の電圧を調整する電源調整回路、１２１は、回路１５０に供給するクロック信号１２２の周波数を調整するクロック調整回路、１００は、電源調整回路１１１への電圧制御信号１１０及びクロック調整回路１２１への周波数制御信号１２０を生成する制御回路であり、これらの諸回路により低消費電力の電子回路が構成される。そして、以上の電源電圧調整及びクロック周波数調整の２つの制御が行なわれることにより、消費電力低減が実現される。なお、入力データ信号１５１は、放送又はネットワーク等の伝送路を経て供給されても良く、或いはＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）等の電子記録媒体によって供給されても良い。
データ処理回路１５０は、何等かの入力データ信号１５１を入力してその処理を行ない、何等かの出力信号１５２を出力する機能を有する回路である。本発明は、データ処理回路１５０の機能や入力データ信号１５１及び出力信号１５２の形態に係らず適用可能である。但し、以下の実施形態では説明の便のため、データ処理回路１５０は映像デコーダであり、入力データ信号１５１として国際標準のＭＰＥＧ規格により符号化した映像ストリームを用い、出力信号１５２として同ストリームを復号した結果の画像信号を扱う例を示す。勿論、これは本発明の適用範囲を限定するものではなく、例えば音声データを入力データ信号としても良い。
ここで制御回路１００の入力として処理量情報３００が用いられることが本発明の特徴である。処理量情報３００の内容と、それを用いた本実施形態の具体的な動作を第３図以下で詳述する。
以上の構成において、制御回路１００の実現方法は様々なものが考えられ、例えば全てをハードウェアで作成することも可能である。しかしながら実際には、制御回路１００が電圧制御信号１１０や周波数制御信号１２０を決定する際には複雑な計算を伴うので、制御回路１００は、コンピュータ上のプログラムとしてソフトウェア的に実現されることが多く、かつこの場合は、制御対象となるデータ処理回路１５０に該コンピュータ自体が含まれ、ソフトが自身のハードを制御する形態となる場合が多い。そこで以下では、この形態について第２図を用いて説明する。
第２図において、制御対象のデータ処理回路１５０はマイクロコンピュータであり、その内部でＣＰＵ２１０、ＲＯＭ２２０、ＲＡＭ２３０、Ｉ／Ｏ２４０がバス２５０で結合されている。ＲＯＭ２２０には制御プログラム２０１が記憶され、同プログラムをＣＰＵ２１０が実行することにより、制御回路１００が実現される。なおＲＯＭ２２０には、制御プログラム２０１以外にアプリケーションプログラム２０２が記憶され、当該マイクロコンピュータを使用した種々の機能（例えば映像復号）に供される。
電圧制御信号１１０や周波数制御信号１２０は、Ｉ／Ｏ２４０の出力の一部として実現され、外部の電源調整回路１１１やクロック調整回路１２１に入力される。入力データ信号１５１及び出力信号１５２もＩ／Ｏ２４０を介した外部とのデータ送受として実現される。なお、以上の説明において、ＲＯＭ２２０、ＲＡＭ２３０、Ｉ／Ｏ２４０等はＣＰＵ２１０と同一の集積回路チップ上にあっても良く、又は別であっても良い。また、電源調整回路１１１やクロック調整回路１２１をＣＰＵ２１０等と同一の集積回路チップ上に設けても良い。
なお、電源調整回路１１１は、例えば電圧制御信号１１０が基準電圧となり、それに応じて出力電圧が変化するＤＣ−ＤＣコンバータによって実現される。また、クロック調整回路１２１は、例えばＰＬＬ（位相同期ループ）を用いた周波数シンセサイザであって、周波数制御信号１２０によってその分周比が変わる回路によって実現される。
次に、入力データ信号１５１について、第３図を用いて説明する。第３図では、前述の通り、入力データ信号１５１は、ＭＰＥＧによって符号化した映像ストリーム即ち時系列信号（ビットストリーム）であるが、映像を１フレーム単位で符号化したフレームデータ３１０の間に、適当な間隔（本例では３フレーム）で処理量情報３００が挿入された形式となっている。
この形式の映像ストリームは、入力データ信号１５１を生成する段階で作られるが、それについては後で詳述する。
処理量情報３００は第５図に示す通り、識別子５０１、フレーム数５０２、クロック数５０３を並べたものである。識別子５０１は、フレームデータと処理量情報とを区別するための符号であり、その具体的な形式はフレームデータの符号化規則に応じて決定する。フレーム数５０２は、後続のクロック数５０３が何フレーム分に対する処理量情報であるか（本例では３フレーム）を示す。クロック数５０３は、対象となるフレームデータをＣＰＵ２１０が処理するのに必要なクロック数を示す。
この処理量情報はデータ処理回路１５０が実行する処理（本実施形態では復号）の大きさを示すもので、処理単位毎に（本実施形態では３フレーム毎に）その処理量が処理量情報として正確に示される。このように、従来のような予測ではなく、正確な必要処理量が入力データ信号に搭載されることが本発明の特徴である。
以上の情報を用いて、制御回路１００は、処理量情報３００が到来する都度、第４図のフローチャートで示される動作を実行する。即ち、まず処理量情報３００を受け取り（ステップ４０１、以下「ｓ４０１」と略記する）、同情報から必要クロック数Ｃを決定する（ｓ４０２）。Ｃを得た上で、まず周波数Ｆを下記の数式により決定し（ｓ４０３）、
周波数Ｆ＝Ｃ／（フレーム数５０２×１／３０（秒））
更に、Ｆから電源電圧Ｖを第７図に示すＦＶ対応表７００により決定する（ｓ４０４）。得られたＦ、ＶをＩ／Ｏ２４０を介して電圧制御信号１１０や周波数制御信号１２０として出力する（ｓ４０５）ことにより、１回の制御動作を完了する。
以上においてｓ４０２はＣを決定するためのサブルーチンであり、その動作は第６図のフローチャートに示す通りである。即ち、ｓ６０１においてクロック数５０３をＣに設定する。本実施形態においては、必要なＣの値がそのまま処理量情報３００に記されているので、ｓ４０２は極めて簡単に構成できる。なお、Ｃをもっと複雑な計算で決定する例を、後に第２の実施形態において述べる。
また、ｓ４０４で用いるＦＶ対応表７００は、図７に示す形式の表である。即ち、周波数Ｆの種々の値７１０と各々に対応する電源電圧Ｖの値７２０を並べた表である。なお、ｓ４０３で求められたＦの値が７１０に含まれない場合は、切り上げにより最も近い値を採用するものとする。
上記の実施形態によれば、簡単なプログラムにより、安全係数を用いることなく正確に消費電力を低減することができる。
ここで、国際標準のＭＰＥＧ規格による映像ストリームに適用した入力データ信号１５１の一例を説明する。
ＭＰＥＧ規格では多様な方式が１つの規格の下にまとめられている。説明する入力データ信号１５１は、それらのうち、シンプルプロファイル（ｓｉｍｐｌｅ ｐｒｏｆｉｌｅ）・ショートヘッダモード（ｓｈｏｒｔ ｈｅａｄｅｒ ｍｏｄｅ）と呼ばれる方式に対して適用した例である。
ショートヘッダモードにおいて、映像は第８図に示す形式で１フレームずつビットストリームとして送信される。即ち、各フレームの属性を示すヘッダ部分１００００、フレーム内容を符号化した部分２００００、フレームの終了を示す終端符号３００００がこの順に送信される。以降のフレームについても、同じ形式が繰り返される。
フレーム内容２００００には、フレームを離散コサイン変換（ＤＣＴ）により圧縮した情報や、前フレームからの被写体の移動を表わす動きベクトル情報が含まれる。これらの詳細は省略する。終端符号３００００は、フレームの終了を明示するための特別な形を持った符号である。この詳細は省略する。
ヘッダ部分１００００は、当該フレームの属性を示すための様々な情報１０００１〜１０００５を、規格が定めた順に送信するものであり、詳細には、開始符号ＰＳＣ１０００１、表示タイミング情報（ｔｅｍｐｏｒａｌ ｒｅｆｅｒｅｎｃｅ）ＴＲ１０００２、画像のサイズ等を示すＰＴＹＰＥ１０００３、量子化係数１０００４、ＣＰＭモードフラグ１０００５からなる。また、情報１０００１〜１０００５の内容に応じて、追加情報（詳細は略）１０００６〜１０００８が付加されることもある。
ショートヘッダモードにおいては、以上の後ろに、拡張部の存在を示すフラグＰＥＩ１５０００、および拡張部ＰＳＰＡＲＥ１５００１が設けられている。フラグＰＥＩ１５０００は１ビットの情報であり、その値が‘０’であれば拡張部ＰＳＰＡＲＥ１５００１は存在せず、以降にはフレーム内容２００００が続く。一方‘１’であれば、拡張部ＰＳＰＡＲＥ１５００１が引き続いて送信されることを示す。拡張部ＰＳＰＡＲＥ１５００１は８ビットの固定長情報であり、その内容は現在の所規格には規定されておらず、将来の規格拡張のために予約された形となっている。また、拡張部ＰＳＰＡＲＥ１５００１が送信された場合には、次に再びフラグＰＥＩ１５０００を送信することが既定されている。従ってＰＥＩ＝‘１’＋ＰＳＰＡＲＥという符号の組合せを繰返して送信することにより、任意の大きさの情報を拡張部ＰＳＰＡＲＥ１５００１により送信することが可能となっている。
上述の拡張部ＰＳＰＡＲＥ１５００１を用いて、本発明による処理量情報３００を送信するようにした例を第９図に示す。本例で、例えば第５図の形式による処理量情報３００を送信する場合、追加情報である既存の属性情報（ＤＢＱＵＡＮＴ１０００８など）に引き続いて、まずＰＥＩ＝１を送信し、後続のＰＳＰＡＲＥ部分を用いて識別子５０１を送信する。再度ＰＥＩ＝１を送信し、後続のＰＳＰＡＲＥ部分でフレーム数５０２を送信する。三度目となるＰＥＩ＝１を送信し、後続のＰＳＰＡＲＥ部分でクロック数５０３を送信する。以上の後にＰＥＩ＝０を送信することにより拡張部分の送信を終了して、フレーム内容２００００の送信に移る。
上記においてフレーム数５０２およびクロック数５０３は、拡張部ＰＳＰＡＲＥ１５００１の形式に合せるために、長さを８ビットにして送る必要がある。このために、上位に０を詰める、下位のビットを切り捨てる、等の措置を適宜行なうものとする。また識別子５０１は、適切な値をＭＰＥＧ符号規則の一部として定めるものとする。
以上により、ＭＰＥＧ規格に適用した入力データ信号１５１が゛作成される。
なお、処理量情報の利用を特徴とする本発明は、電源又はクロック周波数のいずれか一方のみを制御する場合にも適用可能である。データ処理回路によっては、例えば電源電圧が低く設定され、電圧をあまり変えられない場合がある。そのような場合は、クロック周波数のみを制御することとなる。また、データ処理回路によっては、クロック周波数を変えても消費電力がさして変わらない場合がある（例えば、回路をバイポーラトランジスタで構成する場合など）。その場合には、電源電圧のみを制御することとなる。そのような一方のみの場合でも、処理量情報を使った制御を行なうことにより、従来よりも高い消費電力低減の効果を得ることができる。
次に、既に説明した通り、上記の実施形態においてはクロック数５０３が処理量情報３００に記入される。一方、クロック数はＣＰＵの機種に応じて異なった値になるから、上記では本発明が特定のＣＰＵを対象とすることになる。これを拡張し、機種の異なるＣＰＵを対象にするようにした第２の実施形態を以下に述べる。
第２の実施形態においても、第２図、第３図及び第４図に示した構成は第１の実施形態と同様である。但し、第２図における制御プログラム２０１がより高度化される。具体的には、第４図におけるサブルーチンｓ４０２が変更される。また、これに応じて処理量情報３００の形式が変更される。これらについて図面を用いて説明する。
まず、第１０図を用いて処理量情報３００の形式を説明する。本実施形態において、処理量情報３００は、識別子５０１、フレーム数５０２、及び処理パターン情報８１０からなる。識別子５０１、フレーム数５０２は第５図と同じものである。処理パターン情報８１０は、パターン▲１▼の比率８１１、パターン▲２▼の比率８１２、……、を並べたものである。
ここで処理パターンとは、プログラムがデータを処理する際の処理手順を、いくつかの類型に分類したものである。この具体例を、第１１図を用いて説明する。第１１図は、ＭＰＥＧ４のシンプルプロファイル方式における画像復号処理をパターンに分類したものである。復号処理とは、現フレーム（復号が既に完了したもの）９５０を素材として、次フレーム９６０を生成する処理である。処理は、画面を１６×１６画素の小領域（マクロブロック、以下「ＭＢ」と略す）に分けて、ＭＢ単位で進められる。ここで、次フレーム９６０内のあるＭＢ９００を生成する方法は、大きくは以下の４通りのパターンに分けられる。
パターン▲１▼：ＭＢ９００部分の映像が前フレームから全く変化しない場合。この場合、前フレームの同一位置にあるＭＢ９０１から画像を局所的にコピーすれば、生成は完了する。
パターン▲２▼：ＭＢ９００の近傍で映像に動きがある場合。この場合、ＭＢ９０１ではなく少し離れた位置９０２から画像を局所的にコピーする。位置ずれを補正する為に、コピーは作業領域９１０経由で行なう。
パターン▲３▼：動きと明るさが共に変化する場合。この場合、位置９０２から画像を作業領域９１０へコピーした後、作業領域９１０に明るさを調整する為の補正量を加える。補正量は離散コサイン変換（ＤＣＴ）係数９２０の形式で送られて来るので、これを逆変換（ｉＤＣＴ）したものを加える。
パターン▲４▼：ＭＢ９００を完全に更新する場合。ＭＢ９０１の情報は無視してＤＣＴ係数９２０のみでＭＢ９００を生成する．
これら４種類のパターンの間では、ＣＰＵが必要とする処理クロック数が大きく異なる。これに対して処理パターンが同一の場合は、クロック数は一定ではないもののあまり大きくは変動しない。従って、各々のパターンがどの位の頻度で現われるかを示す頻度情報が分かれば、必要処理量を知るのと等価になる。また、この頻度情報はＣＰＵ機種に依存しない値であるので、汎用性のあるシステムを構築するのに都合が良い。
第１０図は以上の考えの下に、各パターンの出現比率を処理量情報として送ることとしたものである。なお、パターンを何通り用意すれば良いかは、図では４通りとしたが、アプリケーションの種類に応じて決定する必要がある。
処理量情報３００を利用する場合、制御回路１００の動作におけるｓ４０２、即ち本実施形態での必要クロック数即ちクロック数合計値Ｃの決定は、第１３図の通りとなる。即ち、必要クロック数Ｃを０にクリア（ｓ１１０１）した後、Ｃを累算する計算を４種類のパターン全て（処理パターン番号ｉ＝▲１▼〜▲４▼）に対して繰り返す（ｓ１１０２）。ここで累算は、当該パターンの出現頻度即ち出現比率８１０（Ｐ［ｉ］）にＭＢの総数即ち全パターンの出現総計を乗じ（これにより当該パターンで処理されるＭＢの絶対数が得られる）、これに更に、第１２図によるパターン別クロック数テーブル１０００で示されるクロック数１０２０（Ｋ［ｉ］）を乗じたものを、Ｃに足し込んでやれば良い（ｓ１１０３）。
Ｃを求める数式は、以下に示すように、
Ｃ＝Ｃ＋（パターンｉの比率（８１０）×パターンｉの必要クロック数（１０２０）×マクロブロック総数）
となる。
ここでパターン別クロック数テーブル１０００は第１２図に示す通り、各処理パターン１０１０に対応して、ＣＰＵ２１０が費す処理クロック数１０２０（ＭＢ１個当りの値）を記したものである。
なお、以上はパターン数が４の場合であるが、一般式での上記の計算は、処理パターン番号ｉを▲１▼からパターンの総数までに対して行なうこととなる。
また、処理パターン情報８１０の代わりに、ＭＰＥＧ４規格にて定められている画像の複雑度情報（Ｃｏｍｐｌｅｘｉｔｙ Ｅｓｔｉｍａｔｉｏｎ Ｈｅａｄｅｒ情報）を利用しても良い。
第１２図の表はＣＰＵの機種毎に自身で設定すれば良いので、本実施形態では、以上の頻度情報（第１０図）を用いることにより、ＣＰＵ機種に依存しない汎用性のあるシステムを構築することができる。
以上の第１及び第２の実施形態においては、処理量情報３００は入力データ信号１５１の対応箇所に埋め込まれて送られてくるものとした。これとは別に、処理量情報３００とフレームデータ３１０を別々に扱う方法を考えることができる。そのような分離型を採用した例である第３の実施形態を第１４図に示す。
第１４図に示した処理量情報表１２００が、処理量情報３００の代わりに用いられる。同表はフレーム番号欄１２１０、時間欄１２２０、クロック数欄１２３０からなる。フレーム番号欄１２１０は、フレームデータと対応したフレーム番号を示す。時間欄１２２０は、フレーム番号欄に対応した再生時刻の範囲を示す。クロック数欄１２３０は、再生時刻の範囲に対応して、その間にＣＰＵ２１０が必要な処理クロック数を表わす。なおフレーム番号欄１２１０と時間欄１２２０は、フレームが一定時間間隔で表示される場合にはどちらか一方を省略しても良い。
処理量情報表１２００を用いて消費電力低減を行なう場合は、第１及び第２の実施形態の場合とは異なり、必要処理量をＣＰＵ２１０が自発的に読み出しに行かねばならない。従ってこの場合、ＣＰＵ２１０は、第１５図のフローチャートに示す手順により、制御回路１００を起動する。
まず、時刻ｔを０に設定し（ｓ１３０１）、続いて当該時刻に対応するクロック数Ｃ（処理量情報）をクロック数欄１２３０から読み出す（ｓ１３０２）。得られたＣの値を用いて制御回路１００が電源電圧及びクロック周波数制御の動作を実行する（ｓ１３０３）。この動作は、第４図に示した動作と同一なので詳細は省略する。
その後、０．５秒分の映像の復号が完了するのを待って（ｓ１３０４）、時刻ｔを０．５秒進める（ｓ１３０５）。この時点でフレームデータが終了すれば実行を終了するが、そうでない場合はｓ１３０２へ戻り同様の処理を繰り返す（ｓ１３０６）。
なお以上の説明において、処理量情報表１２００にはクロック数欄１２３０が設けられるとしたが、第２の実施形態の場合のように、処理パターン別の出現頻度を表に記録しても良い。
本実施形態によれば、処理量情報表１２００をフレームデータとは全く独立に蓄積・伝送することが可能である。この性質を利用して、処理量情報を提供するサービスを構築することができる。このサービスを第１６図を用いて説明する。
第１６図において、データ信号１４００は、放送等の伝送手段１４０１を通じて、或いはＤＶＤ等の電子記録媒体である蓄積媒体１４０２によって供給され、ユーザ宅にあるＴＶ／ＤＶＤプレイヤー等の視聴装置１４１０で再生される。データ信号１４００は、これまでの実施形態で述べたデータ信号１５１とは異なり、処理量情報３００を含まないため、そのままでは本発明が利用できないものとする。また、データ信号１４００は、映画作品など予め内容が定まっているものであり、かつ作品名が付けられて個々に識別可能であるとする。
以上のデータ信号に対して、上記サービスが次の様に行なわれる。まず、視聴装置１４１０は、インターネット等の双方向通信手段１４２０を介して情報提供サービス業者１４３０に接続される。情報提供サービス業者１４３０は、ユーザ登録チェック部１４３１、アクセス制御部１４３２、記憶部１４３３を備え、これら用いて通信手順１４８０に従い処理量情報を提供する。
即ち、まずユーザから処理量情報を提供する要求が送られ（手順▲１▼）、これに対してユーザ確認要求が返送される（手順▲２▼）。ユーザが確認のためのユーザＩＤ及びパスワード１４５０を送信する（手順▲３▼）と、ユーザ登録チェック部１４３１は、ユーザが正当であることを確認してアクセス制御部１４３２へ当該ユーザに対するアクセス許可１４３４を与え（手順▲４▼）、併せてユーザに作品名の入力を要求する（手順▲５▼）。
ユーザが作品名１４６０を送信する（手順▲６▼）と、アクセス制御部１４３２は、これを元に記憶部１４３３を検索して当該作品に対応する処理量情報を取出し、提供情報１４７０として返送する（手順▲７▼）。ここで、記憶部１４３３には処理量情報表１４４０が記憶されているものとする。
処理量情報表１４４０は複数の作品に対する処理量情報をまとめた表であり、その形式は、例えば第１７図に示す通りである。即ち、処理量情報表１２００と同様にフレーム番号欄１２１０と時間欄１２２０を備え、かつ複数の作品の個々に対応したクロック数欄１５０１、１５０２、……、がまとめて記録される。情報提供サービス業者は欄１５０１、１５０２、……、の中から作品名１４６０に対応した欄を選び出し、フレーム番号欄１２１０及び時間欄１２２０と併せて提供情報１４７０とする。なお以上において、ユーザの要求が正当でないと判断された場合は、通信を打切るなど適当な処置をとるものとする。
本サービスによれば、データ信号１４００が処理量情報３００を含まない場合でも、本発明による消費電力低減が利用可能となり、消費電力低減に効果を発揮する。
以上の第１〜第３の実施形態においては、処理量情報３００は予め作成されているものとして説明を行なったが、その具体的な作成方法は保留されていた。そこで以下では、第１８図以降を用いて処理量情報３００の作成方法を説明する。
本発明の消費電力低減方法を実施するためのデータ信号発生装置１６００である本発明の第４の実施形態を第１８図に示す。データ信号発生装置１６００において処理量情報３００が作成される。データ信号発生装置１６００は、ビデオカメラなどの信号発生源１６１０、復号信号発生源１６１０からの原データ信号１６１１を復号する復号処理シミュレーション部１６２０、復号の処理量を算出して処理量情報３００を出力する処理量算出部１６３０、使用する電子回路即ち受信装置１６９０がどのような機種であるか等を表す環境情報記憶部１６４０、処理量情報３００を原データ信号１６１１に加える合成部１６５０を備える。
信号発生源１６１０は、ＭＰＥＧなどの信号形式に従って原データ信号１６１１を送出する。原データ信号１６１１は、復号処理シミュレーション部１６２０及び合成部１６５０に入力される。信号発生源１６１０の機能は市販のビデオカメラ等において既に実現されているので、説明は省略する。
復号処理シミュレーション部１６２０は原データ信号１６１１を入力として、第２の実施形態にて説明した処理パターン情報８１０を作成する。その動作は第１９図のフローチャートに示した通りである。
即ち、最初に４つの処理パターンの出現回数をカウントするための配列Ｅ［ｉ］（ｉ＝▲１▼〜▲４▼）を用意し、初期値を全て０とする（ｓ１７０１）。次に、原データ信号１６１１（この場合は映像ストリーム）の３フレーム分に対して以下のｓ１７０３〜ｓ１７０６を繰り返す（ｓ１７０２）。
まず、映像ストリームから符号成分を１つ取出す（ｓ１７０３）。取出された符号成分がマクロブロック（ＭＢ）の種別を指定する符号成分であるかどうかを調べ、ｎｏであればｓ１７０５〜ｓ１７０６をスキップする（ｓ１７０４）。ｙｅｓであれば次へ進み、当該ＭＢが処理パターン▲１▼〜▲４▼のどれで処理されるかを判定し、その結果をＰとする（ｓ１７０５）。
最後に，処理パターンＰに対応する配列Ｅの要素Ｅ［Ｐ］を１つ増やす。以上を繰返した結果、配列Ｅには各処理パターンの出現回数がカウントされているので、以降のステップではそれらの値を出現頻度に換算して出力する。すなわち、処理パターンｉ＝▲１▼〜▲４▼に対して、出現頻度Ｅ［ｉ］を総ＭＢ数で割った値を出力する（ｓ１７０８）、という操作を繰り返す（ｓ１７０７）。
以上により得られた処理パターン情報８１０は、例えば第１０図の形式による処理量情報３００として利用することができる。この結果、第２の実施形態にて説明した入力データ信号１５１が得られる（この場合、処理量算出部１６３０は実質的に不要となる）。
また別の方法として、処理パターン情報８１０を、第５図の形式による処理量情報３００に変換することができる。この場合、処理パターン情報８１０は、処理量算出部１６３０に入力され、クロック数５０３に変換される。この変換には第１３図に示した必要クロック数（Ｃ）決定方法を利用することができる。但し、その利用に際して、計算途上で必要なテーブル１０００（第１２図）を準備するために、受信装置１６９０がどのような条件（ＣＰＵ種別など）で動作するか予め知っておく必要がある。そのために、多種類の受信装置の動作条件等の環境情報を格納した環境情報記憶部１６４０が設けられる。
環境情報記憶部１６４０には、第２０図に示すように、複数の環境情報１８１０、１８２０、……、のテーブルが記憶される。環境情報１８１０（１８２０、……）には、第１２図と同様に処理パターン１０１０に対応して処理クロック数１０２０が記録され、更に適用環境欄１８１１（１８２１、……）が設けられる。適用環境欄は当該環境情報がどんな条件において利用可能かを示す欄であり、たとえば図示の様に受信装置１６９０の製造者名及び型番を指定することで、利用可能な条件を規定する。或いは同欄に、ＣＰＵ種別、ＯＳ種別などの条件を記述する方法でも良い。処理量算出部１６３０は、何等かの方法で受信装置１６９０の仕様を取得した後、その仕様に合う環境情報１８１０（１８２０、……）を選択して、クロック数の計算に使用する。
以上の方法により得られた処理量情報３００と原データ信号１６１１とを合成部１６５０で合成することにより、入力データ信号１５１が得られる。例えば、第９図に示したＭＰＥＧ規格のシンプルプロファイル・ショートヘッダモード方式に基づくビットストリームを得る場合は、拡張部ＰＳＰＡＲＥ１５００１を用いた識別子５０１、フレーム数５０２及びクロック数５０３の送信が、即ち拡張部ＰＳＰＡＲＥ１５００１へのこれら情報の挿入が合成部１６５０による合成となる。
合成部１６５０が出力する入力データ信号１５１は、受信装置１６９０に送信される。入力データ信号１５１を入力して実行する受信装置１６９０即ち低消費電力の電子回路の動作は、第１図他により既に説明した通りである。
なお、復号処理シミュレーション部１６２０の構成方法は、上記に限定されるものではなく、例えば受信装置１６９０と同一の装置を用意して、その実行クロック数を測定する方法でも良い。
処理量情報３００が信号発生源１６１０とは別の装置により付加される構成を採用することができる。そのような構成である第５の実施形態を第２１図に示す。
本実施形態では、第２１図に示すように、データ信号中継装置１９００を設け、同装置が信号発生源１６１０から適当な伝送路１９０１により送られて来た原データ信号１６１１を入力し、入力データ信号１５１を出力する。第２１図における各部は、伝送路１９０１が存在する以外は、第１８図と同一である。
本実施形態によるデータ信号中継装置１９００を用いると、既存のデータ信号を消費電力低減可能な入力データ信号１５１に変換するデータ変換サービスを提供することが可能となる。
データ処理回路１５０の消費電力低減と処理量情報３００の作成を同じ装置の内部で実行するようにした第６の実施形態を第２２図に示す。本実施形態においては、データ処理装置２０００の内部に復号処理シミュレーション部１６２０及び処理量算出部１６３０が設けられ、処理量情報３００が算出される。なお、本実施形態においては、処理量算出部１６３０の出力はそのまま制御回路１００に入力すれば良いので、合成部１６５０は不要となる。また環境情報記憶部１６４０は、制御回路中のテーブル１０００と内容が重複するので省略される。
本実施形態によれば、既存のデータ信号を入力としつつ消費電力低減可能なデータ処理装置（ＤＶＤ再生装置等）を提供することが可能になる。
上記の第４〜第６の実施形態により、多様なシステムに本発明による消費電力低減を適用することが可能となる。
以上、本発明によれば、マイクロコンピュータ等の電子回路の消費電力の低減を従来よりも正確な処理量情報に基づいて行なうため、電源電圧及びクロック周波数を限界近くまで低下させるように制御することが可能になり、この結果、従来よりも高い消費電力低減の効果を得ることができる。また、その効果により、半導体集積回路の大規模化の障害になっていた消費電力の問題が緩和され、半導体集積回路の更なる大規模化・高密度化を達成することができる。
産業上の利用可能性
本発明は、半導体集積回路を含む消費電力の低減が求められる電子回路の全般にわたって適用可能であり、特に処理量が多い画像関係等のデータ処理を行なうシステムに有用である。
【図面の簡単な説明】
第１図は、本発明に係る低消費電力の電子回路の第１の実施形態を説明するための構成図であり、第２図は、第１の実施形態のマイクロコンピュータによる構成を説明するためのブロック図であり、第３図は、入力データ信号の形式を示す図であり、第４図は、制御回路の動作を説明するためのフローチャートであり、第５図は、処理量情報の形式を示す図であり、第６図は、クロック数決定方法を説明するためのフローチャートであり、第７図は、ＦＶ対応表の構成例を説明するための図であり、第８図は、ＭＰＥＧ規格におけるショートヘッダモード方式のビットストリーム形式を示す図であり、第９図は、第８図のビットストリーム形式に処理量情報を挿入して得られるビットストリーム形式を説明するための図であり、第１０図は、本発明の第２の実施形態における処理量情報の形式を示す図であり、第１１図は、映像復号を例として処理パターンの具体例を説明するための図であり、第１２図は、パターン別クロック数テーブルの構成例を示す図であり、第１３図は、第２の実施形態におけるクロック数決定方法を説明するためのフローチャートであり、第１４図は、処理量情報表の構成例を示す図であり、第１５図は、本発明の第３の実施形態における消費電力低減方法を説明するためのフローチャートであり、第１６図は、第３の実施形態における処理量情報提供サービスの構成例及び通信手順を説明するための図であり、第１７図は、処理量情報提供サービスにおける処理量情報表の構成例を示す図であり、第１８図は、本発明の第４の実施形態における消費電力低減方法を実施するためのデータ信号発生装置の構成を説明するためのブロック図であり、第１９図は、復号処理シミュレーション部の動作を説明するためのフローチャートであり、第２０図は、環境情報の構成例を示す図であり、第２１図は、本発明の第５の実施形態における消費電力低減方法を実施するためのデータ信号中継装置の構成を説明するためのブロック図であり、第２２図は、本発明の第６の実施形態における消費電力低減方法を実施するためのデータ処理装置の構成を説明するためのブロック図であり、第２３図は、安全係数αと消費電力Ｐの関係を説明するための曲線図である。
Claims (11)
- 電圧制御信号によって電源電圧を変化させる電源調整回路又は周波数制御信号によってクロック信号の周波数を変化させるクロック調整回路の少なくともいずれか一方と、
電圧制御信号又は周波数制御信号の少なくともいずれか一方を生成する制御回路と、
上記電源調整回路からの電源又は上記クロック調整回路からのクロック信号の少なくともいずれか一方が供給されて入力データ信号の処理を行なうデータ処理回路とを有し、
上記制御回路は、電圧制御信号又は周波数制御信号の少なくともいずれか一方の生成を、入力データ信号に対応付けられ、かつ、データ処理回路が実行するデータ処理の大きさを示す処理量情報を元に行なう回路であることを特徴とする低消費電力の電子回路。 - 前記処理量情報は、データ処理回路によって前記データ信号を処理するのに必要なクロック数を示す情報であることを特徴とする請求の範囲第１項に記載の電子回路。
- 前記処理量情報は、データ信号を処理する為の処理方法を処理量を元に複数の処理パターンに細分した後での、データ信号における上記各処理パターンの出現頻度を示す情報であることを特徴とする請求の範囲第１項に記載の電子回路。
- 前記データ信号は映像信号であり、前記複数の処理パターンは、当該映像の小部分に動きがある場合の処理パターンと動きがない場合の処理パターンの２者を少なくとも含むことを特徴とする請求の範囲第３項に記載の電子回路。
- 前記複数の処理パターンの各々に対応した処理クロック数を記憶したクロック数テーブルを有し、
前記制御回路は、電圧制御信号又は周波数制御信号の少なくともいずれか一方の生成を、
ステップ１：クロック数合計値Ｃを０とする、
ステップ２：処理パターン番号ｉを１からパターンの総数まで変化させながら、下記ステップ３を繰り返す、
ステップ３：クロック数合計値Ｃに、
ｉ番目の処理パターンに必要な処理クロック数Ｋ［ｉ］と、
ｉ番目の処理パターンの出現頻度Ｐ［ｉ］と、
全パターンの出現総計との積を加える、
ステップ４：得られたクロック数合計値Ｋから、前期電源電圧又はクロック周波数の少なくともいずれか一方の値を決定する、
の各ステップを逐次的に実行することにより行なうことを特徴とする請求の範囲第３項に記載の電子回路。 - 前記入力データ信号は時系列信号であり、前記処理量情報が該時系列信号の対応箇所に挿入されていることを特徴とする請求の範囲第１項に記載の電子回路。
- 前記処理量情報が入力データ信号とは別の経路を経て供給されることを特徴とする請求の範囲第１項に記載の電子回路。
- 前期入力データ信号が電子記録媒体に記録されており、入力データ信号が該電子記録媒体によって供給されることを特徴とする請求の範囲第６項又は第７項に記載の電子回路。
- 符号化されたデータ信号を復号する工程と、復号の過程から復号に要する処理量を算出して結果を処理量情報として出力する工程と、該処理量情報と上記符号化されたデータ信号を合成して入力データ信号とする工程と、上記処理量情報を用いて入力データ信号を処理する工程とを有するのに加え、入力データ信号を処理するために用いる電源の電圧を調整する工程又は入力データ信号を処理するために用いるクロック信号の周波数を調整する工程の少なくともいずれか一方の工程を有することを特徴とするデータ処理における消費電力低減方法。
- ＭＰＥＧ（Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ ｃｏｄｉｎｇ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）規格によって符号化されたデータ信号を復号する工程と、復号の過程から復号に要する処理量を算出して結果を処理量情報として出力する工程と、該処理量情報を上記符号化されたデータ信号のビットストリーム中の拡張部に挿入して入力データ信号とする工程と、上記処理量情報を用いて入力データ信号を処理する工程とを有するのに加え、入力データ信号を処理するために用いる電源の電圧を調整する工程又は入力データ信号を処理するために用いるクロック信号の周波数を調整する工程の少なくともいずれか一方の工程を有することを特徴とするデータ処理における消費電力低減方法。
- 前期処理量情報を用いて入力データ信号を処理する工程を実行する電子回路の種別及び動作環境が複数種類存在する場合、前記処理量情報は、それらの複数種類の各々に対応して複数あることを特徴とする請求の範囲第９項又は第１０項に記載の消費電力低減方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2000/009032 WO2002050645A1 (fr) | 2000-12-20 | 2000-12-20 | Circuit electronique a faible consommation d'energie et procede de reduction de la consommation d'energie |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2002050645A1 true JPWO2002050645A1 (ja) | 2004-04-22 |
Family
ID=11736814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002551676A Pending JPWO2002050645A1 (ja) | 2000-12-20 | 2000-12-20 | 低消費電力の電子回路及び消費電力低減方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20030184271A1 (ja) |
| JP (1) | JPWO2002050645A1 (ja) |
| TW (1) | TW528942B (ja) |
| WO (1) | WO2002050645A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4655182B2 (ja) * | 2001-04-16 | 2011-03-23 | ソニー株式会社 | 情報処理装置および方法、記録媒体、並びにプログラム |
| JP3974065B2 (ja) * | 2003-03-27 | 2007-09-12 | 株式会社東芝 | プロセッサ |
| GB2408357A (en) * | 2003-11-18 | 2005-05-25 | Motorola Inc | Regulating a voltage supply to a semiconductor device |
| US7313711B2 (en) * | 2004-12-03 | 2007-12-25 | Agere Systems Inc. | Adaptive power management in portable entertainment device |
| ATE535856T1 (de) | 2005-07-14 | 2011-12-15 | Nxp Bv | Verwendung von vorgeschichtlichen lastprofilen zur dynamischen justierung der betriebsfrequenz und verfügbaren leistung für einen prozessorkern eines in der hand gehaltenen multimedia-geräts |
| US7886131B1 (en) * | 2006-08-14 | 2011-02-08 | Marvell International Ltd. | Multithread processor with thread based throttling |
| US20080056373A1 (en) * | 2006-08-29 | 2008-03-06 | Newlin John B | Method and system for dynamic frequency adjustment during video decoding |
| EP2064612A2 (en) * | 2006-08-31 | 2009-06-03 | ATI Technologies ULC | Video decoder and/or battery-powered device with reduced power consumption and methods thereof |
| US7804435B2 (en) * | 2006-08-31 | 2010-09-28 | Ati Technologies Ulc | Video decoder with reduced power consumption and method thereof |
| US9582060B2 (en) * | 2006-08-31 | 2017-02-28 | Advanced Silicon Technologies Llc | Battery-powered device with reduced power consumption based on an application profile data |
| KR101217559B1 (ko) | 2006-10-27 | 2013-01-02 | 삼성전자주식회사 | 전력 소모를 최소화하는 그래픽스 데이터 렌더링 방법 및장치 |
| US8249164B2 (en) * | 2007-01-26 | 2012-08-21 | Advanced Micro Devices, Inc. | Sub-frame video decoding |
| JP2008282150A (ja) * | 2007-05-09 | 2008-11-20 | Matsushita Electric Ind Co Ltd | 信号処理装置及び信号処理システム |
| FR2943806A1 (fr) * | 2009-03-31 | 2010-10-01 | Inst Nat Rech Inf Automat | Dispositif de commande d'alimentation d'un calculateur |
| JP5359625B2 (ja) * | 2009-07-08 | 2013-12-04 | 富士通セミコンダクター株式会社 | データ処理装置 |
| CN102566734A (zh) * | 2010-12-27 | 2012-07-11 | 北京中电华大电子设计有限责任公司 | 一种减少功耗的方法 |
| TWI439851B (zh) | 2011-02-24 | 2014-06-01 | E Ink Holdings Inc | 低功耗電路以及降低功率消耗的方法 |
| US9671857B2 (en) * | 2014-03-25 | 2017-06-06 | Qualcomm Incorporated | Apparatus, system and method for dynamic power management across heterogeneous processors in a shared power domain |
| CN104991633B (zh) * | 2015-07-14 | 2017-11-07 | 广东欧珀移动通信有限公司 | 一种衰减音频信号功率的方法及装置 |
| CN106292996A (zh) * | 2016-07-27 | 2017-01-04 | 李媛媛 | 基于多核芯片的电压降低方法及系统 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0256622A (ja) * | 1988-08-23 | 1990-02-26 | Toshiba Corp | 情報処理装置 |
| CN1159021A (zh) * | 1996-03-06 | 1997-09-10 | 三菱电机株式会社 | 系统时钟确定装置 |
| JPH10143274A (ja) * | 1996-11-11 | 1998-05-29 | Casio Comput Co Ltd | Ｃｐｕのクロック制御装置 |
| JPH10187300A (ja) * | 1996-12-20 | 1998-07-14 | Sony Corp | 電源制御回路および電源制御方法 |
| JPH11112982A (ja) * | 1997-10-08 | 1999-04-23 | Fujitsu Ltd | Ｍｐｅｇデータ受信装置 |
| JPH11194849A (ja) * | 1997-12-26 | 1999-07-21 | Nec Corp | データ処理方法および装置、情報記憶媒体 |
| US6282661B1 (en) * | 1999-02-16 | 2001-08-28 | Agere Systems Guardian Corp. | Apparatus and method for adaptive reduction of power consumption in integrated circuits |
-
2000
- 2000-12-20 JP JP2002551676A patent/JPWO2002050645A1/ja active Pending
- 2000-12-20 US US10/362,599 patent/US20030184271A1/en not_active Abandoned
- 2000-12-20 WO PCT/JP2000/009032 patent/WO2002050645A1/ja active Application Filing
-
2001
- 2001-10-31 TW TW090127078A patent/TW528942B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002050645A1 (fr) | 2002-06-27 |
| US20030184271A1 (en) | 2003-10-02 |
| TW528942B (en) | 2003-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2002050645A1 (ja) | 低消費電力の電子回路及び消費電力低減方法 | |
| JP5088594B2 (ja) | データ変換装置および方法 | |
| US10171541B2 (en) | Methods, devices, and computer programs for improving coding of media presentation description data | |
| CN100568970C (zh) | 用于发信号通知和解码视频流中的有效入口点的方法 | |
| JPH08336111A (ja) | ビデオ・オン・デマンドシステムにおける映像再生位置割り出し方式 | |
| JP2001346216A (ja) | 動画像圧縮方法および情報処理装置 | |
| JP2006217343A (ja) | 信号処理装置および録画方法 | |
| JPWO2006114954A1 (ja) | 映像情報記録装置、映像情報記録方法、映像情報記録プログラム、及び映像情報記録プログラムを記録した記録媒体 | |
| JP3772183B2 (ja) | 動画像符号化処理システム、動画像復号化処理システム、動画像符号化処理プログラム、及び、動画像復号化処理プログラム | |
| JP4622121B2 (ja) | データ変換装置および方法、並びに、符号化装置および方法 | |
| JP2003153254A (ja) | データ処理装置及びデータ処理方法、並びにプログラム、記憶媒体 | |
| JPH09121359A (ja) | 画像符号化方法および画像復号化方法 | |
| JP2004289745A (ja) | 動画像復号化方法および装置 | |
| Im et al. | Energy optimization for latency-and quality-constrained video applications | |
| CN115225911B (zh) | 一种码率自适应方法、装置、计算机设备和存储介质 | |
| JP2003125408A (ja) | 画像符号化装置、画像復号装置並びにその方法及び画像符号化プログラム、画像復号プログラム | |
| JP4747109B2 (ja) | 演算量調整装置 | |
| KR101280227B1 (ko) | 멀티미디어 데이터 디코딩 장치 및 방법 | |
| CN104412590A (zh) | 有助于视频流的成本效率和低等待时间编码的机构 | |
| JP2005244346A (ja) | 動画像符号化装置及びその方法、プログラム | |
| JP2004356738A (ja) | 動画再生装置および動画再生システム | |
| CN105847821A (zh) | 一种视频解码方法及装置 | |
| JP2000138898A (ja) | 復号方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |