JPH0256622A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は計算機やＯＡ機器等の情報処理装置の省エネル
ギー化対策に関する。

（従来の技術） 従来、計算機やＯＡ機器等の情報処理装置では、内部の
論理回路に供給する電７Ｗ、電圧およびクロックの周波
数は、機器の負荷（仕事）に関わらず一定であった。

したがって従来の情報処理装置では、処理すべき業務が
無いか極めて少ない場合であっても常時一定の電力量が
消費されていた。

第１０図は従来の情報処理装置の構成を示す図である。

同図において１は情報処理論理回路部、２は電源部、３
は電源ライン、４はグランドライン、５は情報処理論理
回路部１に内蔵されたクロック発生回路である。

一般に内部回路を駆動する電圧は＋５Ｖ、＋１２Ｖ、−
１２Ｖのいずれか、またはこれらの組合わせであるが、
電圧値は装置に電源が投入されている間、あくまでも一
定である。またクロック発生回路５が発生するクロック
は２０ＭＨｚ程度で、これも装置に電源が投入されてい
る間は一定であった。

（発明が解決しようとする課題） このように従来の情報処理装置は、処理°すべき業務の
多少に関わらず消費電力が一定であるため発熱量が多く
、省エネルギ化の推進が困難であった。

本発明はこのような事情によりなされたもので、発熱量
が少なく、省エネルギ化の推進が容易である情報処理装
置の提供を目的としている。

〔発明の構成〕

（課題を解決するための手段） 本発明の情報処理装置はこの目的を実現するべく、少な
くとも２　Ｐｉ類の周波数のクロックを発生するクロッ
ク発生手段と、少なくとも２種類の直流電源電圧を発生
する電源電圧発生手段と、処理すべき業務の量に対応し
た直流電源電圧を選択するとともに、選択した電圧の下
で各回路が正常に動作し得るクロックを選択する制御手
段を備えたものである。

（作　用） 本発明の情報処理装置では、処理すべき業務の量が少な
いときは低めの直流電源電圧を選択するとともにクロッ
クの周波数を下げる。一方、処理すべき業務の量が多い
ときは高めの直流電源電圧を選択するとともにクロック
の周波数を上げる。

このような制御により無駄な電力消費を抑えることがで
きる。

（実施例） 以下、本発明の実施例の詳細を図面に基づいて説明する
。

第１図は本発明の一実施例の構成を示す図であり、第１
０図と共通する部分には共通する符号が付しである。

同図において１は情報処理論理回路部、２は複数通りの
直流電源電圧を設定することができる電源部、３は電源
ライン、４はグランドライン、６は後述するように電源
電圧を切換えるべく情報処理論理回路部１と電源部２と
の間で制御信号を入出力するための制御ライン、７は後
述するプログラム制御部、８は異なる周波数（ここでは
３通り）のクロックを出力することができるクロック発
生回路である。

本実施例では、情報処理論理回路部１内のプログラム制
御部７により制御ライン６の信号レベルを変えて、電源
部２から情報処理論理回路部１へ供給される直流電源電
圧を適宜変化させる。そして情報処理論理回路部１は、
その時点の直流電源電圧で十分マージンをとれる程度の
周波数のクロックで処理業務を実行する。

すなわち処理すべき業務の多少に応じて処理速度を変化
させることにより消費電力を最適化し、省エネルギ化を
達成する。

まず、Ｃ−ＭＯＳの論理回路における電源電圧ＶＤＤと
業務処理速度、高レベル伝達時間および低レベル伝達時
間と負荷容ｊｌｃＬの関係を説明する。

第２図は前記高レベル伝達時間ｔ　ｐＬＨおよび低レベ
ル伝達時間ｔｐＨＬの定義を示す図である。

入力波形ＶＩＮが低レベルから高レベルに変化したとき
、出力波形Ｖ　ＯＵＴが低レベルから高レベルに変化す
るまでの遅延時間を高レベル伝達時間ｔｐＬＨとする。

一方、入力波形ＶＩＮが高レベルから低レベルに変化し
たとき、出力波形Ｖ　ＯＵＴが高レベルから低レベルに
変化するまでの遅延時間を低レベル伝達時間ｔ　ｐＨＬ
とする。

第３図ハＶ　ＤＤ　−ｔ　ｐＬＩＩ　、Ｖ　ＤＤ　−ｔ
　ｐＨＬ　（Ｄ関係を示す特性図である。この図から分
るように電源電圧ＶＤＤを＋３ｖ、＋５ｖ、＋１０Ｖと
して負荷容量ＣＬを一定にした場合には、ａ点〉ｂ点〉
０点の順になる。

第４図は情報処理論理回路部１のクロックと電源電圧と
の関係を示す図である。この図から分るように情報処理
論理回路部１は、電源電圧ＶＤＤ−３ｖで最低３ＭＨｚ
、電源電圧ＶＤＤ−５ｖでＭ低ＩＱＭＨｚ、電源電圧Ｖ
ＤＤ−１０Ｖで最低２０　ＭＨｚツクロックで正常に動
作する。

第５図はＣＬ　−ｔ　ｐＬ）Ｉ　、　ＣＬ　−ｔ　ｐＨ
Ｌの関係を示す特性図であり、電源電圧ＶＤＤ−３Ｖ、
５Ｖ。

１０ｖで負荷容１１ｃＬ−ｄ（一定）とした場合には、
ｔ　ｊ）ＬｌｆおよびｔｐＨＬ値はａ′　ｂ′　Ｃ′の
大きさとなる。これはそれぞれ３ＭＨｚ、１０ＭＨｚ、
２０ＭＨｚでシステムが正常に動作することを意味する
。

第６図はＣ−ＭＯＳのインバータのＶＩＮ（入力波形電
圧）に対し、ＶＯｔｌＴ　　（出力波形電圧）とそのと
きの消費電流１ｐ、ＩＮについて示している。

消費電流は負荷容量（線間容量）が一定であると仮定す
ると、γ−一定係数として、 （消費電流）−γ×（周波数） ×（負荷容量） ×（７４源電圧）２ で表わすことができる。この関係から、消費電力は周波
数と電源電圧に大きく影響されることが分る。

すなわち装置が処理すべき業務の多少によりクロックの
周波数を高くしたり低くしたりして、その周波数で十分
動作できる低い電源電圧を設定すれば、結果として消費
電力が少なくなる。

第７図は本実施例の情報処理機器における情報処理論理
回路部１および電源部２の構成を詳細に示す図である。

まず情報処理論理回路部１は、フロツビティスクドライ
ブ装置（ＦＤＤ）１０．ハードディスクドライブ装置（
ＨＤＤ）１１、表示装置（ＣＲＴ）１２、キーボード（
ＫＢ）１Ｂを備えている。

本実施例ではＲＯＭ１４に書込まれている制御プログラ
ムに従ってＣＰＵ１５が目的の動作を実行する。

ＲＡＭ１６はデータまたはプログラムをＦＤＤｌｏおよ
びＨＤＤＩＩに書込むために一時的に記憶する役割、Ｆ
ＤＤＩＯまたはＨＤＤＩＩから読込んできたデータまた
はプログラムを記憶する役割、さらには制御用フラグ、
各種テーブルデータ等を記憶する役割をもつ。

ＣＰＵ１５は、ＲＯＭ１４またはＲＡＭ１６に記憶され
ている制御プログラム（オペレーティングシステム）に
従って動作する。このプログラムは、例えば第８図に示
したような手順を内容としている。

ＣＰＵ１５はこのプログラムに従ってＫＢ１３からの入
力されるデータを処理し、ＦＤＤＩＯまたはＨＤＤＩＩ
に書込んだり、ＫＢ１３から入力されるデータをＣＲＴ
１２に表示させたりする処理を行なう。

１７はＰＩＯ（ペリフェラル入力ポート）であり、リー
ド／ライト可能な８ビツトレジスタ、ＦＤＤＩＯｌＨＤ
ＤＩＩの読み書きのためのコントローラ機能、ＤＭＡ　
（ダイレクトメモリアクセス）機能等を備えている。

第８図において、まず通常の処理を開始する。

オペレーティングシステムにより管理される通常の処理
は、各単位の業務、ＦＤＤＩＯにデータを書く単位業務
、ＣＲＴ１２に１ラインを表示させる単位業務、Ｋ　Ｂ
　１　Ｂより人力された入力データをＲＡＭ１６に記憶
させる単位業務、ＨＤＤＩＩのデータを読む章備の単位
業務、その他のマルチジョブおよびマルチタスク業務の
キューイング管理（処理待ち、処理中、処理完了等の管
理）である（ステップ１）。

次に処理業務テーブルの内容を読む。この内容には業務
数、処理時間、処理業務数、５ＣＡＮル一プ回数、オペ
レータの電圧値指定データ等が含まれている（ステップ
２）。

そしてオペレータにより電圧値の設定がなされている場
合には、それを優先させる。電圧値の設定がなされてい
ない場合には、処理業務数と処理時間を求める。

また現時点以前の一定時間の内に処理業務の実行回数と
、５ＣＡＮループの比を求める。以上により総合的に設
定する電圧の値を決定する（ステップ３）。

すなわち処理業務数と、予想される処理時間とが長い場
合には電圧値を高く設定する（処理速度を高くする）。

そして現時点以前の一定時間内の処理業務の実行完了数
と、５ＣＡＮループ（Ｏ３の業務管理のプログラムを１
回完了し、再度Ｏ８のスタートに帰る場合の処理業務テ
ーブルの５ＣＡＮル一プ回数を読み、５ＣＡＮル一プ回
数を＋１して処理業務テーブルの同一アドレスにストア
する。

５ＣＡＮル一プ回数と処理業務完了数とを対比して、５
ＣＡＮル一プ回数の方が大きいときは業務が少なく、Ｃ
ＰＵはこのＳ　ＣＡＮループを回る時が多く、暇であっ
たことを示す。すなわち処理スピードを下げてよいわけ
であり、設定電圧を下げることになる。

以上より総合的に判断して、設定電圧を決定する。そし
てＲＡＭ１６のテーブルにより現在の電圧設定値を読み
、今決定した電圧値と比較する（ステップ４）。

このとき新しい電圧値をＲＡＭ１６のテーブルの現在の
電圧設定値を更新しておく。例えば元の３ｖを新しく１
０■にする。

ＣＰＵ１５は電源制御シリアルＩ　１０１８に対し、内
部バス１９を通じて８ビツトデータ“０４”ＨＥＸを書
く。そして電源制御シリアルｌ１０１８に対してシリア
ル転送を指示すると電源部２側のドライバ／レシーバ２
０にデータが送られる（ステップ５）。

電源部２側では電源コントローラ２１がドライバ／レシ
ーバ２０にセットされたデータを読み、電源コントロー
ラ２１は電源２２の電源電圧ＶＤＤ−３Ｖを徐々に１０
ｖに上げてゆく。

一方、ＣＰＵ１５はクロック専用レジスタ２３に“０４
”ＨＥＸ　　（２０ＭＨｚを選択する指示）を書く。今
までは“０１”ＨＥＸ　　（３ＭＨｚを選択する指示）
であったが、ここで２０ＭＨｚが選択されたことになる
（ステップ６）。

この場合にはクロック選択レジスタ２３のビット２が“
ルベル“となり、ゲート９Ｃが選択される。

なお本実施例装置はＯＲ回路／クロック同期ヒゲ防止機
能回路２４を備えているので、ここでクロック周波数が
変ってもヒゲが出ない。

すなわち周波数が低いものから高いものに変っても前の
クロックが完全に終了してから新しいクロックになるよ
う、に制御される。

このときクロックが速いものになるので、既に電圧は指
定した電圧（ＩＯＶ）になっていなければならない。ま
た逆にクロックが速いものから遅いものにかわる時はク
ロックを先に遅くしておき、次に電圧を下げる時に制御
しなくてはならない。

そして処理業務テーブルのなかの５ＣＡＮル一プ回数を
＋１してストアする（ステップ７）。

第７図において電源２２では、直流電源電圧を＋３Ｖ、
＋５Ｖ、＋１０Ｖのいずれかに設定することができる。

すなわち電源コントローラ２１によりスイッチングパワ
ートランジスタ（図示せず）のオンパルス幅を加減して
エネルギの大きさを変え、ＤＣ出力電圧を制御する。

一方、クロックは３．１０．２０　Ｍ　Ｈｚの３通りを
設定可能であり、クロック選択レジスタ２３のビット０
．１．２のどのビットが′ルーベル１であるかにより、
ＮＡＮＤ回路２５．２６．２７で選択されたクロックが
ＯＲ回路／クロック同期ヒゲ防止機能回路２４に入る。

選択されたクロックはＯＲ回路／クロック同期ヒゲ防止
機能回路２４からＲＯＭ１４、ＲＡＭｌ６を経てＰＩＯ
１７に入る。またこのクロックはＣＲＴコントローラ２
８およびキーボードコントローラ２９にも入る。ここで
各インバータはファンアウトのために入れである。

なお本実施例ではクロックが３種類にされているが、リ
ニアにクロックの周波数を変えるようにしてもよい。ま
たコンデンサＣ１抵抗Ｒとにより周波数を変化させても
よい。

また情報処理論理回路部１と電源部２とを分けているが
、情報処理回路部に電源部が入っていてもよい。また電
源部２からは高い電圧、例えば＋１０Ｖが入り、情報処
理論理回路部１で＋１０ｖをＩＯＶ、５Ｖ、３Ｖに変換
してもよい。

さらにＣ−ＭＯＳのＩＣだけではなく、たとえばバイポ
ーラＴＴＬのドライバ／レシーバ等が部分的に使用され
ている場合、＋５ｖが必要なＩＣには＋５ｖを供給し、
他（７）ＩＣＩ、ｌ；ｉ＋１２Ｖ。

１２Ｖ等を供給する。

また本実施例では制御プログラムで電圧およびクロック
周波数の設定を行なっているが、例えば第９図に示した
ように電圧設定だけで、クロック周波数の設定はツェナ
ダイオードと抵抗で行なうようにしてもよい。

すなわち左上部よりＶＤＤが入る。もしＶＤＤ−１０ｖ
だと、ツェナダイオードＤｚｌには８ｖが印加されるた
め、抵抗ｒ１には２ｖがかかる。したがってラインＳ１
に“ルベル１が入り、ＮＡＮＤ路２７の出力が″ルーベ
ル２になるので、２０Ｍ七が選択される。

ラインＳ２、Ｓ３はそれぞれオーブンコレクタ６０．６
１により“０レベル”になる。もしＶＤＤが５Ｖになる
とラインＳ１は″′０レベル”　ラインＳ２は“ルベル
”となるので、ＮＡＮＤ回路２６の出力が“ルベル”に
なり、１０ＭＨｚが選択される。

またオーブンコレクタ３２により、ラインＳ３は″０レ
ベル”となる。

Ｖ　ＤＤ−３ＶになるとラインＳ１、Ｓ２は″０レベル
″になり、ラインＳ３だけが″ルーベル”となるので、
ＮＡＮＤ回路２５の出力が“ルベル゛になり、３ＭＨｚ
が選択される。

この場合も前述したようにＯＲ回路／クロック同期ヒゲ
防止回路２４により、電圧とクロックの同期をとってい
る（クロックと電圧ＶＤＤの関係で誤動作をしないよう
にする）。

かくして本実施例装置ではオペレータの操作により電圧
、クロックを適宜変更して省エネルギー化を実現するこ
とができるが、逆に消費電力は無視し、高速処理だけを
指定することもできる。

オペレータはＣＲＴの画面表示に従って会話処理により
処理速度を指定することができるが、この場合の画面表
示の表現としては、設定電圧の指定、消費電力の指定、
クロック周波数の指定、消費電力は問わず高速処理を指
定する等が考えられる。

なお入力部はＫＢ、ＣＲＴの画面のタッチパネル、マウ
ス等、何であっても構わない。またＯ８の判断により処
理スピードを変化させることと、オペレータの指定によ
り処理スピードを変化させることに優先順位を設けてお
いてもよい。

さらに本実施例ではプログラム制御で処理速度を変化さ
せているが、電圧設定スイッチ、クロック選択スイッチ
等を利用して処理速度を選択するようにしてもよい。

［発明の効果コ 以上説明したように本発明の節電型情報処理装置は、少
なくとも２種類以上の異なる電源電圧および周波数のク
ロックを設定することができ、プログラム制御により適
当な電源電圧とそれに対応するクロック周波数とを選択
することにより、無駄な電力を消費しない。

したがって発熱量が少なく、省エネルギ化の推進が容易
である。

【図面の簡単な説明】

第１図は本発明の一実施例装置の構成を示す図、第２図
は本実施例における高レベル伝達時間および低レベル伝
達時間の定義を示す図、第３図は電源電圧−高レベル伝
達時間、電源電圧−低レベル伝達時間の関係を示す図、
第４図は情報処理論理回路部に供給されるクロックと電
源電圧の関係を示す図、第５図は負荷容量−高レベル伝
達時間、負荷容量−低レベル伝達時間の関係を示す図、
第６図はＣ−ＭＯＳのインバータの入力波形電圧に対す
る出力波形電圧とそのときの消費電流について示す図、
第７図は本実施例装置の要部を詳細に示す図、第８図は
同実施例装置の動作を説明するための図、第９図は本発
明の他の実施例の構成を示す図、第１０図は従来の情報
処理装置の構成の一例を示す図である。 １・・・情報処理論理回路部、２・・・電源部、３・・
・電源ライン、４・・・グランドライン、５．８・・・
クロック発生回路、６・・・制御ライン、７・・・プロ
グラム制御部。 出願人　　　　　　株式会社　東芝

Claims (1)

【特許請求の範囲】
1. （１）少なくとも２種類の周波数のクロックを発生する
   クロック発生手段と、少なくとも２種類の直流電源電圧
   を発生する電源電圧発生手段と、処理すべき業務の量に
   対応した直流電源電圧を選択するとともに、選択した電
   圧の下で各回路が正常に動作し得るクロックを選択する
   制御手段とを備えてなることを特徴とする情報処理装置
   。