JPS646544B2 - - Google Patents
Info
- Publication number
- JPS646544B2 JPS646544B2 JP3871383A JP3871383A JPS646544B2 JP S646544 B2 JPS646544 B2 JP S646544B2 JP 3871383 A JP3871383 A JP 3871383A JP 3871383 A JP3871383 A JP 3871383A JP S646544 B2 JPS646544 B2 JP S646544B2
- Authority
- JP
- Japan
- Prior art keywords
- annular body
- electrode group
- electrode
- insulating substrate
- cooling space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 73
- 239000004065 semiconductor Substances 0.000 claims description 59
- 238000001816 cooling Methods 0.000 claims description 43
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 239000003507 refrigerant Substances 0.000 claims description 11
- 239000007788 liquid Substances 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 8
- 238000003466 welding Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 239000002826 coolant Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の技術分野〕
本発明は、冷却機能をもつ半導体装置の改良に
関するものである。
関するものである。
半導体装置の性能向上に伴い、IC，LSI等の高
密度実装が重要となつている。大型コンピユータ
においては高密度実装に伴う熱の発生とその冷却
が、また、自動車等における半導体装置において
は狭い実装空間、低コスト化が望まれている。
密度実装が重要となつている。大型コンピユータ
においては高密度実装に伴う熱の発生とその冷却
が、また、自動車等における半導体装置において
は狭い実装空間、低コスト化が望まれている。
従来の大型コンピユータに用いられている冷却
機能を有する半導体装置は、第６図に示すように
積層セラミツクス基板１００に多数のフリツプチ
ツプ集積回路１０１を電気的に接続して固定し、
水冷金属ブロツク１０２にこのセラミツクス基板
１００を保持し、かつ、セラミツクス基板１００
と水冷ブロツク１０２およびフランジ１０３によ
り密閉空間を形成し、かつ、各フリツプチツプ１
０１の背面に冷却用の金属棒１０４をピストン状
に押し当て、フリツプチツプ１０１の発熱をこの
冷却用金属棒１０４の熱伝導により水冷金属ブロ
ツク１０２で冷却している。この様に、従来の
LSI等の高密度実装された半導体装置において
は、各LSIの冷却のために冷却用金属棒を個々の
LSIの背面に当接させる等の複雑な構成となつて
いる。
機能を有する半導体装置は、第６図に示すように
積層セラミツクス基板１００に多数のフリツプチ
ツプ集積回路１０１を電気的に接続して固定し、
水冷金属ブロツク１０２にこのセラミツクス基板
１００を保持し、かつ、セラミツクス基板１００
と水冷ブロツク１０２およびフランジ１０３によ
り密閉空間を形成し、かつ、各フリツプチツプ１
０１の背面に冷却用の金属棒１０４をピストン状
に押し当て、フリツプチツプ１０１の発熱をこの
冷却用金属棒１０４の熱伝導により水冷金属ブロ
ツク１０２で冷却している。この様に、従来の
LSI等の高密度実装された半導体装置において
は、各LSIの冷却のために冷却用金属棒を個々の
LSIの背面に当接させる等の複雑な構成となつて
いる。
本発明は、封止性が良く構造が簡単で高い冷却
機能をもつ半導体装置を提供することを目的とす
るものである。
機能をもつ半導体装置を提供することを目的とす
るものである。
本発明の半導体装置は、一体的に結合され、内
部に冷却空間を形成する絶縁性基板およびカバー
部材と、液体冷媒が流れる該冷却空間内で絶縁性
基板の表面に電気的に接続された少なくとも１個
の半導体基板とで構成され、該絶縁性基板は該冷
却空間を形成する面に少なくとも表面部がハンダ
で構成された第１の電極部群およびこの第１の電
極部群を取り囲み第１の電極部群と同じ組成の第
１の環状体を具備し、かつ該冷却空間を形成する
面以外の面に該第１の電極部群から導出する接続
端子を具備し、該半導体基板は該第１の電極部群
と対応し少なくとも表面部がハンダで構成された
第２の電極部群および該第２の環状体に対応し第
２の電極部群と同じ組成の第２の環状体とを具備
し、該第１の電極部群と該第２電極部群、及び、
該第１の環状体と該第２の環状体とがそれぞれ前
記両方のハンダの溶着により接合固定され、相互
に接合された該第１電極部群と該第２電極部群と
が該半導体基板と該第１環状体と該第２環状体と
で該冷却空間から隔絶した構造をもつことを特徴
とする。
部に冷却空間を形成する絶縁性基板およびカバー
部材と、液体冷媒が流れる該冷却空間内で絶縁性
基板の表面に電気的に接続された少なくとも１個
の半導体基板とで構成され、該絶縁性基板は該冷
却空間を形成する面に少なくとも表面部がハンダ
で構成された第１の電極部群およびこの第１の電
極部群を取り囲み第１の電極部群と同じ組成の第
１の環状体を具備し、かつ該冷却空間を形成する
面以外の面に該第１の電極部群から導出する接続
端子を具備し、該半導体基板は該第１の電極部群
と対応し少なくとも表面部がハンダで構成された
第２の電極部群および該第２の環状体に対応し第
２の電極部群と同じ組成の第２の環状体とを具備
し、該第１の電極部群と該第２電極部群、及び、
該第１の環状体と該第２の環状体とがそれぞれ前
記両方のハンダの溶着により接合固定され、相互
に接合された該第１電極部群と該第２電極部群と
が該半導体基板と該第１環状体と該第２環状体と
で該冷却空間から隔絶した構造をもつことを特徴
とする。
なお、ここでいう同じ高さで同じ組成という表
現は同一製造工程での製造ばらつきを含むものと
する。
現は同一製造工程での製造ばらつきを含むものと
する。
本発明の半導体装置においては、絶縁性基板お
よび各半導体基板の両電極部群が冷却空間から環
状体により隔絶されており、液体冷媒が電極部群
等の配線に接触しない。このため、冷却空間内に
流す冷媒としてヘリウム等の不活性ガス冷媒ばか
りでなく、水等のより効率の高い液体冷媒を使用
することができる。そして、冷媒により直接半導
体基板を冷却することができる。従つて本発明の
半導体装置は冷却のための冷却用金属棒等特殊な
機能部材を必要とせず、構造が簡単であるととも
に直接冷却が可能のために冷却効果が高い。
よび各半導体基板の両電極部群が冷却空間から環
状体により隔絶されており、液体冷媒が電極部群
等の配線に接触しない。このため、冷却空間内に
流す冷媒としてヘリウム等の不活性ガス冷媒ばか
りでなく、水等のより効率の高い液体冷媒を使用
することができる。そして、冷媒により直接半導
体基板を冷却することができる。従つて本発明の
半導体装置は冷却のための冷却用金属棒等特殊な
機能部材を必要とせず、構造が簡単であるととも
に直接冷却が可能のために冷却効果が高い。
本発明の半導体装置を構成する個々の構成要素
は従来の個々の構成要素とほぼ同一である。すな
わち絶縁性基板は従来の半導体装置の絶縁性基板
とほぼ同一のものである。また、半導体基板は一
般に集積回路（IC）、大規模集積回路（LSI）と
称せられるもので、従来のものとほぼ同一であ
る。さらに、カバー部材は冷却空間を形成するた
めのカバー材であり、従来の金属製、プラスチツ
ク製、あるいはセラミツクス製のカバー部材ある
いはケースとほぼ同一のものである。
は従来の個々の構成要素とほぼ同一である。すな
わち絶縁性基板は従来の半導体装置の絶縁性基板
とほぼ同一のものである。また、半導体基板は一
般に集積回路（IC）、大規模集積回路（LSI）と
称せられるもので、従来のものとほぼ同一であ
る。さらに、カバー部材は冷却空間を形成するた
めのカバー材であり、従来の金属製、プラスチツ
ク製、あるいはセラミツクス製のカバー部材ある
いはケースとほぼ同一のものである。
本発明の半導体装置の構成上の特色は各構成要
素の組合わされた構造、特に絶縁性基板と半導体
基板との結合した構造にある。絶縁性基板は個々
の半導体基板の第２の電極部群と接続される半導
体基板の数に等しい数の第１電極部群と各第１の
電極部群を取り囲む第１の環状体が形成されてい
る。また各半導体基板には、絶縁性基板の第１の
電極部群と接続される第２の電極部群とこの第２
の電極部群を取り囲む第２の環状体が形成されて
いる。絶縁性基板の各第１の電極部群と各半導体
基板の第２の電極部群は接続されている。また絶
縁性基板の各第１の環状体は各半導体基板の第２
の環状体と気密的に接合され、これら第１、第２
の環状体および絶縁性基板と半導体基板とで個々
に密閉空間が形成される。この個々の密閉空間に
個々の接続された第１の電極部群および第２の電
極部群が収納され個々の第１、第２の電極部群は
冷却空間から隔絶された構成をもつ。なお、絶縁
性基板の各第１の電極部群は基板中を導出する接
続端子と電気的に結合されている。この接続端子
は冷却空間を形成する面以外の面に形成されてい
る。
素の組合わされた構造、特に絶縁性基板と半導体
基板との結合した構造にある。絶縁性基板は個々
の半導体基板の第２の電極部群と接続される半導
体基板の数に等しい数の第１電極部群と各第１の
電極部群を取り囲む第１の環状体が形成されてい
る。また各半導体基板には、絶縁性基板の第１の
電極部群と接続される第２の電極部群とこの第２
の電極部群を取り囲む第２の環状体が形成されて
いる。絶縁性基板の各第１の電極部群と各半導体
基板の第２の電極部群は接続されている。また絶
縁性基板の各第１の環状体は各半導体基板の第２
の環状体と気密的に接合され、これら第１、第２
の環状体および絶縁性基板と半導体基板とで個々
に密閉空間が形成される。この個々の密閉空間に
個々の接続された第１の電極部群および第２の電
極部群が収納され個々の第１、第２の電極部群は
冷却空間から隔絶された構成をもつ。なお、絶縁
性基板の各第１の電極部群は基板中を導出する接
続端子と電気的に結合されている。この接続端子
は冷却空間を形成する面以外の面に形成されてい
る。
本発明の半導体装置に組みこまれた各半導体基
板は、それらの各第２の環状体で囲まれた表面以
外の表面は、冷却空間内に露出している。なお、
各半導体基板の冷却をより一層確実にするため
に、第５図にその一側面図を示すように冷却空間
に露出している半導体基板表面に金属製のフイン
９を構成したり、あるいは冷却空間に面している
半導体基板の表面に金属被覆を形成してもよい。
板は、それらの各第２の環状体で囲まれた表面以
外の表面は、冷却空間内に露出している。なお、
各半導体基板の冷却をより一層確実にするため
に、第５図にその一側面図を示すように冷却空間
に露出している半導体基板表面に金属製のフイン
９を構成したり、あるいは冷却空間に面している
半導体基板の表面に金属被覆を形成してもよい。
冷却空間には液体冷媒（以下、単に冷媒とも言
う）が循環するための流入口、流出口を設けても
よい。この流入口、流出口はカバー部材に開口す
ることも、あるいは絶縁性基板の部分に設けるこ
ともできる。また、冷却空間を完全に外部より密
閉し、冷却空間内に冷却装置を組入れることもで
きる。この冷却装置としては冷却コイル等が使用
でき、この冷却コイルに冷媒を流すことにより冷
却空間を冷却する。
う）が循環するための流入口、流出口を設けても
よい。この流入口、流出口はカバー部材に開口す
ることも、あるいは絶縁性基板の部分に設けるこ
ともできる。また、冷却空間を完全に外部より密
閉し、冷却空間内に冷却装置を組入れることもで
きる。この冷却装置としては冷却コイル等が使用
でき、この冷却コイルに冷媒を流すことにより冷
却空間を冷却する。
本発明の半導体装置の半導体基板として、ジヨ
セフソン素子、ガリウム砒素等の化合物半導体素
子等を組込んだ半導体基板を用い、冷媒に液化ヘ
リウムで冷却するようにしてもよい。この場合に
は冷却空間内には液化ヘリウムが循環することに
なる。
セフソン素子、ガリウム砒素等の化合物半導体素
子等を組込んだ半導体基板を用い、冷媒に液化ヘ
リウムで冷却するようにしてもよい。この場合に
は冷却空間内には液化ヘリウムが循環することに
なる。
本発明の半導体装置は、絶縁性基板と各半導体
基板の各電極部群が各環状体により冷却空間から
隔絶されているために、冷却空間に水等の効率の
よい冷媒を使用することができる。そして、この
隔壁が環状体という簡単な構造であるため装置の
複雑性がなく、単純で、冷却効果が高い。なお、
各環状体はフリツプチツプ集積回路の電極である
フリツプチツプバンプと同様な方法で形成し、ハ
ンダで各第１環状体、第２環状体および各第１電
極部群と第２電極部群とを互いに接合するととも
に、それら電極部群を隔絶する互いに接合された
第１、第２の環状体を形成することができる。ま
た、本発明の半導体装置では、第１の環状体の少
くとも表面部と第２の環状体の少くとも表面部が
両方とも、ハンダで構成され、かつ第１の環状体
と第２の環状体とが双方のハンダの相互溶着によ
り全周にわたつて一体に接合固定されているの
で、各電極部群などを液体冷媒から良好に封止す
ることができる。また、流れる液体冷媒から受け
る力に対しても上記封止を良好に確保することが
できる。更に、第１の電極部群と第１の環状体と
が同じ組成で構成されかつ第２の電極部群と第２
の環状体とが同じ組成で構成されているので、第
１の電極部群と第１の環状体とを同一工程で製造
可能であるとともに、第２の電極部群と第２の環
状体とを同一工程で製造可能することができると
いう効果がある。
基板の各電極部群が各環状体により冷却空間から
隔絶されているために、冷却空間に水等の効率の
よい冷媒を使用することができる。そして、この
隔壁が環状体という簡単な構造であるため装置の
複雑性がなく、単純で、冷却効果が高い。なお、
各環状体はフリツプチツプ集積回路の電極である
フリツプチツプバンプと同様な方法で形成し、ハ
ンダで各第１環状体、第２環状体および各第１電
極部群と第２電極部群とを互いに接合するととも
に、それら電極部群を隔絶する互いに接合された
第１、第２の環状体を形成することができる。ま
た、本発明の半導体装置では、第１の環状体の少
くとも表面部と第２の環状体の少くとも表面部が
両方とも、ハンダで構成され、かつ第１の環状体
と第２の環状体とが双方のハンダの相互溶着によ
り全周にわたつて一体に接合固定されているの
で、各電極部群などを液体冷媒から良好に封止す
ることができる。また、流れる液体冷媒から受け
る力に対しても上記封止を良好に確保することが
できる。更に、第１の電極部群と第１の環状体と
が同じ組成で構成されかつ第２の電極部群と第２
の環状体とが同じ組成で構成されているので、第
１の電極部群と第１の環状体とを同一工程で製造
可能であるとともに、第２の電極部群と第２の環
状体とを同一工程で製造可能することができると
いう効果がある。
以下、実施例により説明する。
本発明の代表的な実施例である半導体装置の断
面を第１図に、この半導体装置を構成する絶縁性
基板の一部平面図を第２図に、他の構成要素であ
る１つの半導体基板の側面図を第３図に、その平
面図を第４図に示す。この半導体装置は絶縁性基
板１と複数個の半導体基板２と金属キヤツプ３と
で構成されている。絶縁性基板１はアルミナ等の
基板に配線部１１を縦方向、横方向に形成したい
わゆる多層構造の積層基板である。この絶縁性基
板１の一面に各半導体基板２の電極に対応する第
１の電極部群を構成する個々の電極部１２および
各第１の環状体１３が形成されている。これらの
電極部１２は公知の方法により形成できる。例え
ば、スクリーン印刷等により第１の電極部１２の
基部となる導体層部を例えば銀パラジウム系の導
体ペーストを用いて形成する。なお、この時、各
第１環状体１３の基部となる導体層部も同時に形
成する。次に所定の部所すなわち後の工程でハン
ダ層を形成する部分以外のところにガラス等の絶
縁体部を形成し、導体層部を部分的に被覆する。
これはハンダ層形成の際に不必要なところにハン
ダが付着しないようにするためである。なお、こ
の絶縁性基板１には要素回路としての抵抗体等を
スクリーン印刷による厚膜または蒸着等による薄
膜で形成してもよい。次に各部所にハンダ層を形
成する。これにより第１の電極部群、第１の環状
体および必要によりキヤツプ３を接合するための
ハンダ層が形成できる。
面を第１図に、この半導体装置を構成する絶縁性
基板の一部平面図を第２図に、他の構成要素であ
る１つの半導体基板の側面図を第３図に、その平
面図を第４図に示す。この半導体装置は絶縁性基
板１と複数個の半導体基板２と金属キヤツプ３と
で構成されている。絶縁性基板１はアルミナ等の
基板に配線部１１を縦方向、横方向に形成したい
わゆる多層構造の積層基板である。この絶縁性基
板１の一面に各半導体基板２の電極に対応する第
１の電極部群を構成する個々の電極部１２および
各第１の環状体１３が形成されている。これらの
電極部１２は公知の方法により形成できる。例え
ば、スクリーン印刷等により第１の電極部１２の
基部となる導体層部を例えば銀パラジウム系の導
体ペーストを用いて形成する。なお、この時、各
第１環状体１３の基部となる導体層部も同時に形
成する。次に所定の部所すなわち後の工程でハン
ダ層を形成する部分以外のところにガラス等の絶
縁体部を形成し、導体層部を部分的に被覆する。
これはハンダ層形成の際に不必要なところにハン
ダが付着しないようにするためである。なお、こ
の絶縁性基板１には要素回路としての抵抗体等を
スクリーン印刷による厚膜または蒸着等による薄
膜で形成してもよい。次に各部所にハンダ層を形
成する。これにより第１の電極部群、第１の環状
体および必要によりキヤツプ３を接合するための
ハンダ層が形成できる。
半導体基板２は、単結晶シリコン基板２１上に
所望の集積回路を形成したもので、この回路と外
部と電気的に接続するため第２の電極部群を構成
する電極部２２および第２の環状体２３が形成さ
れている。これらの電極部群２２および環状体２
３は、Al―Ti―Cuを蒸着、メツキし、この上に
ハンダ層を形成して構成した。
所望の集積回路を形成したもので、この回路と外
部と電気的に接続するため第２の電極部群を構成
する電極部２２および第２の環状体２３が形成さ
れている。これらの電極部群２２および環状体２
３は、Al―Ti―Cuを蒸着、メツキし、この上に
ハンダ層を形成して構成した。
絶縁体基板１、半導体基板２およびキヤツプ３
の組立は次の方法で行なつた。まず、各第１の電
極部群、第１の環状体１３を形成した絶縁性基板
１上に、それぞれの第１の電極部群に対応してそ
れぞれの半導体基板２を積載した。その後、キヤ
ツプ３を絶縁性基板１上に載置した。これを不活
性ガス中で加熱し、ハンダを溶融し、第１の電極
部群と第２の電極部群および第１の環状体と第２
の環状体を接着固定した。次に回路の定数等を精
密に調節するため、この絶縁性基板１上に形成し
てある接続端子にいわゆるプロービンングを行な
い回路要素としての抵抗体をレーザトリミング等
を行ない調節した。このトリミングした部分も前
述したのと同じ方法でハンダにより気密のための
おおいをすれば完全に冷媒から隔離される。次に
絶縁体基板１とキヤツプ３とを接着固定した。
の組立は次の方法で行なつた。まず、各第１の電
極部群、第１の環状体１３を形成した絶縁性基板
１上に、それぞれの第１の電極部群に対応してそ
れぞれの半導体基板２を積載した。その後、キヤ
ツプ３を絶縁性基板１上に載置した。これを不活
性ガス中で加熱し、ハンダを溶融し、第１の電極
部群と第２の電極部群および第１の環状体と第２
の環状体を接着固定した。次に回路の定数等を精
密に調節するため、この絶縁性基板１上に形成し
てある接続端子にいわゆるプロービンングを行な
い回路要素としての抵抗体をレーザトリミング等
を行ない調節した。このトリミングした部分も前
述したのと同じ方法でハンダにより気密のための
おおいをすれば完全に冷媒から隔離される。次に
絶縁体基板１とキヤツプ３とを接着固定した。
本実施例の半導体装置はフリツプチツプバンプ
（第２の電極部２２と第１の電極部１２）の接合
と同時に第１、第２の環状体１３，２３の接合が
達成でき、すべての電極部群を環状体により冷却
空間より気密的に隔絶している。したがつて、従
来のフリツプチツプの接合工程と同一の工程によ
り隔壁が形成でき、電極部群を隔絶するために特
別な工程を必要としない。したがつて、本実施例
の半導体装置は量産性が優れ、コストの低減、作
業の容易さにおいて非常に有利である。また、す
べての電極部群等が環状体により隔絶され気密的
に密閉された空間内に置かれているために冷却媒
体に水等の腐蝕性のある液体あるいは導電性のあ
る液体等を用いることができる。また、冷媒に直
接さらされないのでシリコン基板上に形成された
素子、特にMOS型の半導体素子においては特に
有効である。また、この互いに接合された第１、
第２の環状体１３，２３は気密性の向上ばかりで
なく絶縁性基板１と半導体基板２の一体性を高め
機械的強度の向上も兼ね備えている。
（第２の電極部２２と第１の電極部１２）の接合
と同時に第１、第２の環状体１３，２３の接合が
達成でき、すべての電極部群を環状体により冷却
空間より気密的に隔絶している。したがつて、従
来のフリツプチツプの接合工程と同一の工程によ
り隔壁が形成でき、電極部群を隔絶するために特
別な工程を必要としない。したがつて、本実施例
の半導体装置は量産性が優れ、コストの低減、作
業の容易さにおいて非常に有利である。また、す
べての電極部群等が環状体により隔絶され気密的
に密閉された空間内に置かれているために冷却媒
体に水等の腐蝕性のある液体あるいは導電性のあ
る液体等を用いることができる。また、冷媒に直
接さらされないのでシリコン基板上に形成された
素子、特にMOS型の半導体素子においては特に
有効である。また、この互いに接合された第１、
第２の環状体１３，２３は気密性の向上ばかりで
なく絶縁性基板１と半導体基板２の一体性を高め
機械的強度の向上も兼ね備えている。
第１図は本発明の実施例の半導体装置の断面
図、第２図は絶縁性基板の一部平面図、第３図は
半導体基板の側面図、第４図は半導体基板の平面
図、第５図は他の半導体基板の側面図、第６図は
従来の半導体装置の一部断面図である。 １……絶縁体基板、２……半導体基板、３……
キヤツプ、１２，２２……電極部、１３……第１
の環状体、２３……第２の環状体。
図、第２図は絶縁性基板の一部平面図、第３図は
半導体基板の側面図、第４図は半導体基板の平面
図、第５図は他の半導体基板の側面図、第６図は
従来の半導体装置の一部断面図である。 １……絶縁体基板、２……半導体基板、３……
キヤツプ、１２，２２……電極部、１３……第１
の環状体、２３……第２の環状体。
Claims (1)
- 【特許請求の範囲】 １ 一体的に結合され、内部に冷却空間を形成す
る絶縁性基板およびカバー部材と、液体冷媒が流
れる該冷却空間内で絶縁性基板の表面に電気的に
接続された少なくとも１個の半導体基板とで構成
され、 該絶縁性基板は該冷却空間を形成する面に少な
くとも表面部がハンダで構成された第１の電極部
群およびこの第１の電極部群を取り囲み第１の電
極部群と同じ組成の第１の環状体を具備し、かつ
該冷却空間を形成する面以外の面に該第１の電極
部群から導出する接続端子を具備し、 該半導体基板は該第１の電極部群と対応し少な
くとも表面部がハンダで構成された第２の電極部
群および該第１の環状体に対応し第２の電極部群
と同じ組成の第２の環状体とを具備し、 該第１の電極部群と該第２電極部群、及び、該
第１の環状体と該第２の環状体とがそれぞれ前記
両方のハンダの溶着により接合固定され、相互に
接合された該第１電極部群と該第２電極部群とが
該半導体基板と該第１環状体と該第２環状体とで
該冷却空間から隔絶した構造をもつことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3871383A JPS59163843A (ja) | 1983-03-09 | 1983-03-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3871383A JPS59163843A (ja) | 1983-03-09 | 1983-03-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59163843A JPS59163843A (ja) | 1984-09-14 |
| JPS646544B2 true JPS646544B2 (ja) | 1989-02-03 |
Family
ID=12532959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3871383A Granted JPS59163843A (ja) | 1983-03-09 | 1983-03-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59163843A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0734279U (ja) * | 1993-11-30 | 1995-06-23 | 孝晴 宮内 | ボールバルブ付テストプラグ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5427714B2 (ja) * | 1972-03-31 | 1979-09-11 | ||
| JPS5839043A (ja) * | 1981-09-02 | 1983-03-07 | Mitsubishi Electric Corp | 半導体装置 |
-
1983
- 1983-03-09 JP JP3871383A patent/JPS59163843A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0734279U (ja) * | 1993-11-30 | 1995-06-23 | 孝晴 宮内 | ボールバルブ付テストプラグ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59163843A (ja) | 1984-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4034468A (en) | Method for making conduction-cooled circuit package | |
| JP2664754B2 (ja) | 高密度電子パッケージ及びその製造方法 | |
| US5881945A (en) | Multi-layer solder seal band for semiconductor substrates and process | |
| US5578874A (en) | Hermetically self-sealing flip chip | |
| US5821161A (en) | Cast metal seal for semiconductor substrates and process thereof | |
| US5982038A (en) | Cast metal seal for semiconductor substrates | |
| US5291065A (en) | Semiconductor device and method of fabricating semiconductor device | |
| US5881944A (en) | Multi-layer solder seal band for semiconductor substrates | |
| US20070200250A1 (en) | Semiconductor Device with a Semiconductor Chip Using Lead Technology and Method of Manufacturing the Same | |
| JPS6373650A (ja) | 半導体装置 | |
| IE55369B1 (en) | Power chip package | |
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| US20030124829A1 (en) | Interconnection method entailing protuberances formed by melting metal over contact areas | |
| JP3207150B2 (ja) | 半導体パッケージ | |
| JP3207149B2 (ja) | 低熱伝導率のキャップを高熱伝導率の基板に固定する方法 | |
| US5200640A (en) | Hermetic package having covers and a base providing for direct electrical connection | |
| JPS646544B2 (ja) | ||
| JPH02201949A (ja) | 半導体装置 | |
| JPH06204352A (ja) | 半導体セラミックパッケージ用基体及び蓋体 | |
| EP0525651B1 (en) | Package structure for one or more IC chips | |
| JPH08148647A (ja) | 半導体装置 | |
| JP2669310B2 (ja) | 半導体集積回路装置およびその実装方法 | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| EP0523387A2 (en) | Semiconductor chip module and method for manufacturing the same | |
| JPH0334445A (ja) | 半導体集積回路装置およびその封止構造 |