JPS645491B2

JPS645491B2 -

Info

Publication number: JPS645491B2
Application number: JP15956783A
Authority: JP
Inventors: Hiroyuki Kano
Original assignee: Sony Tektronix Corp
Current assignee: Tektronix Japan Ltd
Priority date: 1983-08-31
Filing date: 1983-08-31
Publication date: 1989-01-31
Also published as: JPS6051333A

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、複数ビツトのデジタル・データのビ
ツト数を減らして、このデジタル・データを転送
する方法に関する。

〔発明の背景及び従来技術の欠点〕

種々のデジタル装置間ではデジタル・データの
授受を行なつている。従来、デジタル・データを
転送するには、デジタル・データの全ビツトを一
度に転送するか、又はデジタル・データを分割
し、この分割したデータを順次転送していた。し
かし、これら従来のデータ転送においては、デジ
タル・データの全ビツトを転送しなければなら
ず、データのビツト数が増加するに伴ない、デー
タ転送用通信回線の負担が重くなり、またこの通
信回線を制御するマイクロプロセツサ等の処理装
置の負担も重くなつた。

また、キーボード上のサム・ホイール・スイツ
チ（回転デジタル・スイツチ）からのスクロール
又はカーソル相対位置情報をコンピユータ本体に
通信回線を介して転送する場合のように、逐次変
化する偏倚情報を転送する場合がある。この場
合、偏倚情報のデジタル・データを分割して転送
すると、デジタル・データの全ビツトを転送する
以前にデジタル・データが変更してしまい、デー
タを正確に転送できなくなる可能性があつた。ま
たデジタル・データの全ビツトを１度に送ると、
上述の如く通信回線及び処理装置の負担が重くな
つた。

〔発明の目的〕

したがつて、本発明の目的の１つはデジタル・
データを圧縮して転送するデータ転送方法の提供
にある。

本発明の他の目的は逐次変化する偏倚量を表わ
すデジタル・データを正確に転送するデータ転送
方法の提供にある。

〔発明の概要〕

本発明のデータ転送方法によれば、まず複数ビ
ツトのデジタル・データを記憶手段に記憶する。
次にこの記憶手段に記憶されたデータの論理
「１」及び「０」の一方のうち最も上位ビツト又
は下位ビツトのビツト位置情報（桁情報）を転送
すると共に、記憶手段の転送したビツトの論理状
態を反転する。記憶手段に記憶されたデータの全
ビツトが論理「１」及び「０」の他方の状態にな
るまで上述の転送及び反転を繰返す。本発明のこ
の方法によれば、転送する情報は桁（ビツト位
置）を表わすデータなので、１回に転送するデー
タのビツト数は記憶手段に記憶されたデジタル・
データのビツト数よりも少なくなる。また、デジ
タル・データの全ビツトのうち「１」及び「０」
のビツトの桁数に関する情報を転送するのみでよ
いので、全ビツトの桁数に関する情報を転送する
場合よりも、転送する情報の総ビツト数が減る。

本発明により逐次変化する偏倚量を表わすデジ
タル・データを転送する場合は、送信側におい
て、記憶手段に記憶されたデジタル・データと新
たなデジタル・データとの和のデジタル・データ
に記憶手段の記憶内容を変更するので、データ転
送途中に新たな偏倚データを受けても、総偏倚量
を表わすデータを正確に転送できる。受信側は転
送されたデジタル・データを積算すれば、総偏倚
量を表わすデータを正確に受信できるし、偏倚
量、即ち相対量から絶対量を容易に得られる。

〔発明の実施例〕

以下、添付図を参照して本発明の好適な実施例
について説明する。第１図は本発明の基本的なブ
ロツク図である。制御回路１０の作用により、複
数ビツトの並列（又は直列）デジタル・データを
記憶手段であるバツフア記憶回路１２に記憶す
る。制御回路１０は例えば市販のマイクロプロセ
ツサ・システムであり、記憶回路１２は例えばレ
ジスタ又はカウンタである。デジタル・データを
「0110 0010」の８ビツト・データと仮定すると、
記憶回路１２は第２図に示す如くこのデータを記
憶する。即ち、最下位ビツト（LSB）から数え
て第２、第６及び第７ビツトが「１」で他のビツ
トは「０」である。

制御回路１０は記憶回路１２に記憶されたデジ
タル・データを受け、このデータの「１」の内最
も上位ビツトを検出する。この実施例では第７ビ
ツトを検出し、それに対応するビツト位置（桁
数）情報、例えば「110」を受信装置（図示せず）
に転送する。次に制御回路１０は記憶回路１２の
第７ビツトを反転して「０」にするので、記憶回
路１２に記憶されたデータは「0010 0010」とな
る。再び、制御回路１０は記憶回路１２に記憶さ
れたデジタル・データの「１」の内、最も上下ビ
ツトである第６ビツトを検出し、対応するビツト
位置情報「101」を受信装置に転送する。この転
送後、制御回路１０は記憶回路１２の第６ビツト
を反転させ、その記憶内容を「0000 0010」に変
更する。同様に、制御回路１０は記憶回路１２に
記憶されたデジタル・データの「１」の内、最も
上位ビツトである第２ビツトを検出し、対応する
ビツト位置情報「001」を受信装置に転送する。
記憶回路１２の第２ビツトを反転すると、その記
憶内容の全ビツトが「０」となり、制御回路１０
はビツト位置情報の転送を終了する。即ち、デジ
タル・データの転送を完了する。

このように、制御回路１０は記憶回路１２に記
憶されたデジタル・データの「１」の内、最も上
位ビツトのビツト位置情報を転送し、転送したビ
ツトの論理状態を「０」に反転し、記憶回路１２
の全ビツトが「０」になるまで転送及び反転の動
作を繰返す。受信装置では、ビツト位置情報に応
じて記憶回路に「１」を順次セツトするか、又は
順次転送されたビツト位置情報に応じたデジタ
ル・データを積算して、デジタル・データを再生
する。

なお、上述ではビツト位置情報を転送した後に
記憶回路の対応ビツトの論理状態を反転したが、
この反転動作は転送動作の前に行なつてもよい。
また、最上位ビツト（MSB）側のビツト位置情
報から転送する代りに、LSB側のビツト位置情
報から転送してもよいし、「１」のビツト位置情
報の代りに「０」のビツト位置情報を転送しても
よい。

よつて、１回に転送するデータのビツト数が減
少すると共に、論理「１」又は「０」のみのビツ
ト位置情報を転送するのみなので、転送する総ビ
ツト数が減る。したがつて、通信回線及びこの通
信回線を制御する処理装置の負担も軽減できる。

コンピユータ用表示装置用のスクロール情報の
如く、逐次変化する偏倚量を表わすデジタル・デ
ータを、本発明により転送する場合を次に説明す
る。第３図はキーボード本体（送信側）１４とコ
ンピユータ本体（受信側）１６を含む本発明の他
の好適な実施例のブロツク図である。キーボード
本体１４は、スクロールの相対位置を制御するた
めの回転デジタル・スイツチ１８、このスイツチ
１８からの出力により偏倚量を表わすデジタル・
データをバス２０に出力する検知器２２、マトリ
クス状にキーが配置されキー情報をバス２０に出
力するキーボード２４、バス２０に接続された処
理装置（CPU）２６、リード・オンリ・メモリ
（ROM）２８及び出力回路３０から構成される。
スイツチ１８は接点スイツチ又は光電スイツチで
あり、ノブの回転に応じて２ビツトのグレー・コ
ードを発生する。検知器２２はこのグレー・コー
ドの位相によりデータの増減方向を判断すると共
に、グレー・コードの変化したビツト数によりデ
ータの増減を行ない、偏倚量を表わすデジタル・
データを発生する。これらスイツチ１８及び検知
器２２の具体的構成は、特開昭54−36194号公報
に開示されている。CPU２６はROM２８に記憶
されたプログラムに従つて、検知器２２からのデ
ジタル・データ及びキーボード２４からのキー・
データを出力回路３０及び通信回線３２を介して
コンピユータ本体１６に転送する。

コンピユータ本体１６は通信回線３２からのデ
ジタル・データを受けるポート３４、このポート
３４からのデータを処理して陰極線管（CRT）
３６に表示するCPU３８を含んでいる。

第４図はキーボード本体１４からコンピユータ
本体１６にデータを転送する際の基本的な流れ図
である。ステツプ40において、CPU２６は検知
器２２を優先して、検知器２２及びキーボード２
４からのデジタル・データを転送する。検知器２
２からのデジタル・データを転送する際は、第１
及び第２図を参照して説明した本発明の方法を基
本としている。ステツプ42において、CPU２６
はキーボード２４を走査して、押されているキー
を検出し、そのキー情報を受ける。次にステツプ
40に戻り、以下、ステツプ40及び42を繰返す。本
発明の他の実施例は、このステツプ40に関するの
で、次に第５及び６図を参照してステツプ40を詳
細に説明する。

第５図は、CPU２６を中心とした第３図の機
能ブロツク図である。検知器２２に処理されたス
イツチ１８からのデジタル・データを演算器４０
に供給する。この演算器４０は記憶手段であるバ
ツフア記憶回路４２ともデータの授受を行なう。
タイマ４６により決まる所定時間毎に、検知器４
４は記憶回路４２の記憶内容を検出し、符号器４
８は検出器４４からのビツト位置情報を符号化
し、その出力をバツフア記憶回路５０に記憶す
る。出力回路３０は記憶回路５０からの符号化さ
れたビツト位置情報又はキーボード２４からのデ
ータを選択的に通信回線３２に出力する。制御回
路５２はブロツク30、40ないし50を制御する。こ
れらブロツク40ないし52はCPU２６の機能を表
わしていることに留意されたい。

以下、第６図の流れ図を参照して第５図の動作
を説明する。なお、第６図の流れ図はCPU２６
を制御するプログラムであり、ROM２８に記憶
されている。ステツプ54において、演算器４０は
記憶回路４２に記憶されたデジタル・データに検
知器２２からのデジタル・データを加算し、その
加算結果を記憶回路４２の新たな記憶内容とす。
なお、検知器２２からのデジタル・データには正
負の符号が含まれており、スイツチ１８が増加方
向の制御の場合は、演算器がプラスの加算を行な
い、またスイツチ１８が減少方向の制御の場合
は、マイナスの加算、即ち減算を行なう。データ
の全ビツトの転送が完了する前に検知器２２が新
たなデジタル・データを発生しても、このステツ
プ54により、記憶回路４２は、転送していない総
偏倚量に関するデータを記憶できる。なお、記憶
回路４２は例えば１６ビツト・レジスタであり、
そのMSBを正負の符号ビツトとして用いている。

ステツプ56において、検出器４４は記憶回路４
２の記憶内容の内、MSBを除いた全ビツトが
「０」か含かを判断する。MSBを除いた全ビツト
が「０」（肯定）の場合、ステツプ58に進んで制
御回路５２のフラグをリセツトし、ステツプ60に
進む。MSBを除いた全ビツトが「０」でない
（否定）の場合、即ちMSBを除いた少なくとも１
ビツトが「１」の場合、ステツプ62に進む。ステ
ツプ62において、検出器４４はMSBを除いたデ
ータの「１」の内、最も上位ビツトを捜す。
CPU２６が16ビツト・マイクロプロセツサであ
れば、このステツプ62は１度で済むが、CPU２
６が８ビツト・マイクロプロセツサである場合
は、記憶回路４２に記憶された16ビツト・データ
を上位８ビツトと下位８ビツトに分け、ステツプ
62を２度繰返さなければならない。ただし、上位
８ビツトのMSBを除いたビツトが「１」ならば
ステツプ62は１度でよい。次にステツプ64に進
み、符号器４８は検出器４４が検出したビツト位
置（桁）を符号化して正負符号ビツトと共にビツ
ト位置情報とし、記憶回路５０に記憶させる。ス
テツプ66において制御回路５２のフラグをセツト
する。このフラグは転送すべき偏倚量のデジタ
ル・データが存在するか否かを示している。

ステツプ60において、制御回路５２はフラグが
セツトされているかを判断し、フラグがセツトさ
れている（肯定）の場合はステツプ68に進み、フ
ラグがセツトされていない（否定）の場合はステ
ツプ70に進む。肯定の場合は、転送すべき偏倚量
のデジタル・データが存在する場合であり、ステ
ツプ68において、制御回路５２は記憶回路４２の
対応ビツト（ステツプ62により検出されたビツ
ト）の論理状態を「０」に反転する。次にステツ
プ72に進み、バツフア記憶回路５０内のデータを
出力回路３０に転送する。ステツプ60において否
定の場合は、転送すべき偏倚量データが存在しな
い場合であり、ステツプ70において、CPU２６
は他の処理を行なう。次にステツプ74において、
制御回路７４は他の転送するデータ、例えばキー
ボード・データが存在するか否かを判断し、肯定
の場合はステツプ76に進み、否定の場合は、第４
図の流れ図に戻る。ステツプ76において、制御回
路５２は、出力回路３０を介して、ビツト位置情
報又はキーボード・データを受信装置であるコン
ピユータ本体に転送する。なお、出力回路３０に
データを送る前に、CPU２６内のアキユームレ
ータを介してもよい。データを転送すると第４図
の流れ図に戻る。

上述のステツプ54ないし76を繰返し、記憶回路
４２のMSBを除く全ビツトが「０」になるまで
ビツト位置情報を転送する。コンピユータ本体１
６では、通信回線３２からの正負符号を含むビツ
ト位置情報をポート３４により受け、CPU３８
がビツト位置情報に応じたデジタル・データを積
算してスクロールの絶対位置を求める。この絶対
位置によりCPU３８はCRT３６に表示するデー
タを制御する。なお、スイツチ１８を２個設け
て、カーソルのＸ軸及びＹ軸の表示位置を制御す
る場合は、Ｘ軸及びＹ軸の偏移量デジタル・デー
タを上述の方法で交互に転送すればよい。また、
この実施例においても、記憶回路４２のデジタ
ル・データをLSB側から検出してビツト位置情
報を転送することもできる。しかし、検知器２２
が逐次新しい偏倚量デジタル・データを発生する
可能性があり、この場合、記憶回路４２の下位ビ
ツトがしばしば変化することになり、なかなか上
位ビツトのビツト位置情報が転送できず、記憶回
路４２の記憶容量をオバーしてしまうおそれがあ
る。よつて、MSB側から検出した方が、スクロ
ール又はカーソルの移動を初め高速で、しだいに
低速で行なえ、また記憶回路４２の記憶容量をオ
バーすることもなく好適である。

〔発明の効果〕

上述の如く本発明によれば、「１」又は「０」
のビツトのビツト位置情報を順次転送するので、
１度に転送するデジタル・データのビツト数を減
らせると共に、全ビツト位置情報を転送するより
も転送するビツト総数を減らせる。よつて、通信
回線及び処理装置の負担を軽減できる。また、偏
倚量を表わすデジタル・データが逐次発生して
も、記憶回路はこれから転送する総偏倚量に関す
るデジタル・データを記憶しているので、正確に
データの転送ができる。

【図面の簡単な説明】

第１図は本発明の好適な一実施例の基本的なブ
ロツク図、第２図は第１図の動作を説明するため
の記憶回路の内容を示す図、第３図は本発明の好
適な他の実施例のブロツク図、第４図は第３図の
動作を説明する流れ図、第５図は第３図における
CPUを中心とする機能ブロツク図、第６図は第
５図の動作を説明する流れ図である。１２，４２：記憶手段であるバツフア記憶回
路。

Claims

【特許請求の範囲】１複数ビツトのデジタル・データを記憶手段に
記憶し、上記記憶手段に記憶されたデジタル・データの
論理「１」及び「０」の一方のうち最も上位ビツ
ト又は下位ビツトのビツト位置の情報を転送する
と共に、上記記憶手段の転送したビツトの位置の論理状
態を反転し、上記記憶手段に記憶されたデジタル・データの
全ビツトが論理「１」及び「０」の他方になるま
で上記転送及び上記反転を繰返すことを特徴とす
るデータ転送方法。２送信側において、偏倚量を表す複数ビツトのデジタル・データを
記憶手段に記憶し、上記記憶手段に記憶されたデジタル・データの
論理「１」及び「０」の一方のうち最も上位ビツ
トのビツト位置の情報を転送すると共に、上記記憶手段の転送したビツトの位置の論理状
態を反転し、新たな偏倚量を表す複数ビツトのデジタル・デ
ータと上記記憶手段に記憶されたデジタル・デー
タとの和のデジタル・データに上記記憶手段の記
憶内容を変更し、上記記憶手段に記憶されたデジタル・データの
全ビツトが論理「１」及び「０」の他方になるま
で上記転送及び上記反転を繰返し、受信側において、上記送信側から転送された上記ビツト位置の情
報に応じたデジタル・データを積算することを特
徴とするデータ転送方法。