JPS6452380U - - Google Patents
Info
- Publication number
- JPS6452380U JPS6452380U JP14902287U JP14902287U JPS6452380U JP S6452380 U JPS6452380 U JP S6452380U JP 14902287 U JP14902287 U JP 14902287U JP 14902287 U JP14902287 U JP 14902287U JP S6452380 U JPS6452380 U JP S6452380U
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- switch
- terminals
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Description
第１図は本考案の構成ブロツク図、第２図は本
考案の実施に用いた回路図例、第３図は本考案の
内部図例、第４図は本考案に用いるスイツチケー
ス、第５図はトグルスイツチをケースに取り付け
た図、第６図はジヤツクをケースに取り付けた図
、第７図は基板をケースに取り付けた図、第８図
はプツシユオンスイツチをケースに取り付けた図
である。 図において、１と２７はジヤツク、２と３２は
プラグ、３はコンセントプラグ、４と３８はケー
ス、５は基板、６はトランス、７はトグルスイツ
チ、８と９と２５と２８と２９はビス、１０〜２
２と６９と７０は電線、２３と２４と３３はコー
ドブツシユ、２６と３９〜４１はナツト、３０と
３１はスペーサ、３４はプツシユオンスイツチ、
３５と３６はアナログスイツチ、３７と６４と６
５はインバータ、４２はスイツチ、４３は信号切
り換え回路のブロツク、４４は音電気信号回路の
ブロツク、４５は整流、平滑回路のブロツク、４
６は安定化電圧回路のブロツク、４７と４８はナ
ンドゲート、４９〜５２はコンデンサ、５３はス
ピーカー、５４はＬＭ３８６Ｎという集積回路、
５５と５６は可変抵抗器、５７〜６３は抵抗素子
である。
考案の実施に用いた回路図例、第３図は本考案の
内部図例、第４図は本考案に用いるスイツチケー
ス、第５図はトグルスイツチをケースに取り付け
た図、第６図はジヤツクをケースに取り付けた図
、第７図は基板をケースに取り付けた図、第８図
はプツシユオンスイツチをケースに取り付けた図
である。 図において、１と２７はジヤツク、２と３２は
プラグ、３はコンセントプラグ、４と３８はケー
ス、５は基板、６はトランス、７はトグルスイツ
チ、８と９と２５と２８と２９はビス、１０〜２
２と６９と７０は電線、２３と２４と３３はコー
ドブツシユ、２６と３９〜４１はナツト、３０と
３１はスペーサ、３４はプツシユオンスイツチ、
３５と３６はアナログスイツチ、３７と６４と６
５はインバータ、４２はスイツチ、４３は信号切
り換え回路のブロツク、４４は音電気信号回路の
ブロツク、４５は整流、平滑回路のブロツク、４
６は安定化電圧回路のブロツク、４７と４８はナ
ンドゲート、４９〜５２はコンデンサ、５３はス
ピーカー、５４はＬＭ３８６Ｎという集積回路、
５５と５６は可変抵抗器、５７〜６３は抵抗素子
である。
Claims (1)
- 【実用新案登録請求の範囲】 呼び出すため、スイツチ４２を動作させた時に
得られる有効と、みなされる信号を、 制御する端子であるｄ端子に入力したら、ａ端
子とｃ端子は切り離され、ｂ端子とｃ端子は、つ
ながり、前記、スイツチ４２を動作させない時に
得られる有効と、みなされない信号を、制御する
端子であるｄ端子に入力したら、ａ端子とｃ端子
は、つながり、ｂ端子とｃ端子は、切り離される
、信号切り換え回路４３の制御する端子であるｄ
端子を、コネクタの端子であるｆ端子に、つなげ
、そのコネクタを、ケース４に、取り付ける。 音電気信号の出力端子であるｅ端子から出力す
る音電気信号回路４４の出力端子であるｅ端子を
、前記、信号切り換え回路のｂ端子に、つなげる
。 前記、信号切り換え回路４３の出力端子である
ｃ端子を、コネクタの端子であるｈ端子に、つな
げる。 以上からなることを特徴とする装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14902287U JPS6452380U (ja) | 1987-09-26 | 1987-09-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14902287U JPS6452380U (ja) | 1987-09-26 | 1987-09-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6452380U true JPS6452380U (ja) | 1989-03-31 |
Family
ID=31420868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14902287U Pending JPS6452380U (ja) | 1987-09-26 | 1987-09-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6452380U (ja) |
-
1987
- 1987-09-26 JP JP14902287U patent/JPS6452380U/ja active Pending