JPS642546Y2 - - Google Patents

Description

【考案の詳細な説明】 (A) 考案の技術分野 本考案は高電圧電源のオーバシユート抑止回
路、特にスイツチングレギユレータを用いた高電
圧電源において、外部からの高電圧発生信号に基
づき高電圧を発生させる際に生ずるオーバシユー
ト電圧を抑止する回路に関するものである。

(B) 考案の背景と問題点 小型、軽量、高効率であるスイツチングレギユ
レータを用いた高電圧電源において、高電圧を簡
便にON・OFF制御する回路が望まれている。

従来、スイツチングレギユレータを用いた高電
圧電源の高電圧をON・OFF制御するには、スイ
ツチングレギユレータに供給する電力のON・
OFF制御を行ない、あるいは更に必要に応じて
スイツチングパルスの発生・阻止制御を行なつて
いた。又、高電圧を機器に急激に供給した場合、
その機器に含まれるインダクタンス、キヤパシタ
ンスにより過渡的に異常電圧が発生することがあ
つた。この異常電圧による素子の破損を防止する
ために、高電圧を徐々に上昇させながら、負荷に
供給するいわゆるソフトスタート回路が採用され
ていた。

しかしながらスイツチングレギユレータを用い
た高電圧電源では前記手段のみでは、高電圧印加
時に生ずる高電圧のオーバシユートを完全に抑止
することができない問題点があつた。

(C) 考案の目的と構成 本考案はスイツチングレギユレータを用いた高
電圧電源において、外部からの信号に基づき高電
圧を発生・阻止するデツドタイムコントロール回
路と、負帰還系に重畳させていた信号を徐々に減
少・増大させるオーバシユート抑止回路とを採用
し、これらの簡単な附加回路により高電圧発生の
際のオーバシユートを抑止することを目的として
いる。そのため本考案の高電圧電源のオーバシユ
ート抑止回路は、電圧制御型パルス発振器と、該
発振器からの信号を増幅する増幅手段と、該増幅
手段からの信号により電源に接続されたトランス
の１次側電流をスイツチング制御するスイツチン
グ手段と、該スイツチング電流により生じた電圧
を昇圧する電圧昇圧手段と、該電圧昇圧手段から
の高電圧を整流する整流手段と、該整流手段によ
り整流された電圧を平滑にする平滑手段と、該平
滑にされた電圧を分圧し検出する電圧検出手段
と、該電圧検出手段からの検出電圧を基準電圧と
比較する比較手段と、該比較手段からの差分を前
記電圧制御型パルス発振器に負帰還したことから
なる高電圧電源において、外部から高電圧出力の
発生・阻止を制御する外部制御端子を有し、該外
部制御端子からの高電圧発生信号にもとづきスイ
ツチング用のパルス電圧を発生させる信号をデツ
ドタイムコントロール端子に供給する回路と、前
記電圧検出手段からの信号に重畳していた信号を
徐々に減少させる回路とを備えると共に、前記外
部制御端子からの高電圧阻止信号にもとづき前記
電圧検出手段からの信号に所定値の信号を重畳さ
せる回路とを有することを特徴としている。

前記構成によれば外部制御信号により、高電圧
を徐々に上昇させ、かつオーバシユートの全くな
い高電圧を負荷に供給することが可能となり、本
考案の目的とする簡単な回路により高電圧電源を
ON・OFF制御することができる。

(D) 考案の実施例 以下に図面を参照して本考案を詳細に説明す
る。第１図は本考案に係る高電圧電源のオーバシ
ユート抑止回路の１実施例を示す。１は本考案に
係る高電圧電源のオーバシユート抑止回路、２は
スイツチングレギユレータ・コントロール用IC
（例えばTL494）、９はスイツチングレギユレータ
コントロール用ICのデツドタイムコントロール
端子である。

従来スイツチングレギユレータを用いた高電圧
電源は、第１図に示すスイツチングレギユレータ
コントロール用IC２により所定幅のスイツチン
グ用のパルス電圧を発生する。このパルス電圧を
スイツチング回路３のトランジスタに供給し、こ
のトランジスタにより昇圧トランス４の１次側の
電流がスイツチングされる。昇圧トランス４の２
次側の高圧端子からの電圧が整流器５によつて整
流され、平滑用コンデンサ６によつて平滑にされ
る。平滑にされた直流電圧は分圧回路７により分
圧し、前記スイツチングレギユレータ・コントロ
ール用IC２内にある比較器に供給し、この分圧
した電圧を基準電圧と比較し、その差分に対応し
たパルス幅を有するパルス電圧を発出し、系全体
として負帰還を行ない、所定の高電圧を発生させ
ている。

又、過電流防止のために、高電圧出力の電流通
路に電流検出用の抵抗８をもうけている。電流検
出用の抵抗８に生ずる電圧をスイツチングレギユ
レータコントロール用IC２内にある比較器に供
給し、この電圧を基準電圧と比較し、その差分に
対応したパルス幅を有するパルス電圧を発生させ
負帰還を行ない、過電流防止を図つている。

第１図において、９はデツドタイムコントロー
ル端子であり、所定電圧閾値を超えるとスイツチ
ングレギユレータ・コントロール用ICからのパ
ルス電圧が消滅し、高電圧を発生させない機能を
有する。一方所定閾値以下になるとパルス電圧が
発生し高電圧を発生させる機能を有する。

第１図に示す１は本考案に係る高電圧電源のオ
ーバシユート抑止回路を示す。ここでは外
部制御端子であり、Ｌレベルのときに高電圧を発
生させ、Ｈレベルのときに高電圧を発生させな
い。

今、端子をＨレベルに設定する。デツド
タイムコントロール端子９の電圧Vdtは Vdt＝（R₁＋R₃）R₂ Vref／R₁R₂＋R₂R₃＋R₃R₁ となる。このVdtの値が所定閾値電圧以上、例え
ばTL494では約3.3V以上となるように抵抗R₁，
R₂，R₃を選択する。この場合、スイツチングレ
ギユレータコントロール用IC２はパルス電圧を
発生せず、高電圧は発生しない。又、第１図にお
いて抵抗R₃，R₄を通してコンデンサＣが充電さ
れ、この充電電圧はトランジスタQ₁のベースに
供給される。エミツタホロワに結線されたトラン
ジスタQ₁のエミツタからの電圧は抵抗R₆とダイ
オードとを介して高電圧の負帰還ループの一端に
重畳されている。これにより負帰還ループの比較
器の出力電圧は常に高電圧発生を抑止する側に飽
和している。例えば第１図の回路では比較器の出
力電圧は正の電源電圧側（＋5V）に飽和してい
る。

次に外部から端子をＬレベルに設定する。
デツドタイムコントロール端子９の電圧Vdtは Vdt＝R₂Vref／R₁＋R₂ となる。この値が所定閾値以下になるように抵抗
R₁，R₂を選択する。これによりスイツチングレ
ギユレータコントロール用IC２はスイツチング
用のパルス電圧を発生し得る状態になる。一方高
電圧負帰還ループの比較器に重畳されていた電圧
はR₅とＣとにより定まる時定数により徐々に減
少する。このため、比較器は高電圧を発生するた
めの電圧を徐々に出力し、この電圧に対応したパ
ルス幅のパルス電圧がスイツチングレギユレータ
コントロール用IC２から出力される。そして所
定時間経過後に比較器に重畳されていた電圧が零
になり通常の負帰還回路として動作し、高電圧を
発生する。

第２図は、従来のデツドタイムコントロール端
子９により高電圧を発生させた場合のオシロスコ
ープの波形を示し、第３図は本考案に係るオーバ
シユート抑止回路を附加した場合の波形を示す。
横軸は時間を表わし、縦軸は電圧を表わす。Ａ，
A′は高電圧ON時の電圧波形、Ｂ，B′はそのとき
の比較器の出力電圧波形である。

第２図に示すように、従来のデツドタイムコン
トロール端子９による高電圧OFF時には、スイ
ツチングレギユレータコントロール用IC２内に
ある比較器の出力電圧は、ほぼOVとなり最大の
スイツチングパルス幅電圧を発生する状態で飽和
している。このような状態において、デツドタイ
ムコントロール端子９の電圧Vdtを閾値、例えば
TL494では約3.3V以下にすると、該Vdtの電圧の
低下に従つて、スイツチングレギユレータコント
ロール用IC２からスイツチング用のパルス電圧
が送出され高電圧が発生する。一方負帰還制御用
の比較器は最大スイツチングパルス幅を生ずる
OVで飽和しているため、該比較器の立上りに時
間を要し、かつ分圧回路７からの信号が帰還され
るまでに時間を要するなどの理由により、第２図
のＡに示すように高電圧がオーバシユートする。

しかるに本考案に係るオーバシユート抑止回路
を附加した場合には、前記比較器に所定電圧を重
畳し、比較器の出力電圧をほぼ電源電圧にし、ス
イツチング用のパルス電圧を生じない状態に飽和
させている。このため、高電圧をONにした場合
にも、前記オーバシユートが発生せず、第３図
A′に示すように高電圧は徐々に上昇している。
又、比較器の出力電圧はB′に示すように徐々に
低下している。

尚第１図の実施例は本考案のオーバシユート抑
止回路として定電圧方式を採用したが、同様に定
電流方式によつても実現可能である。

(E) 考案の効果 以上説明した如く本考案によれば、簡単な附加
回路により、スイツチングレギユレータによる高
電圧電源をON・OFF制御可能とするとともに、
かつ高電圧発生時のオーバシユートを完全に抑止
できる効果がある。

【図面の簡単な説明】

第１図は本考案に係る高電圧電源のオーバシユ
ート抑止回路の１実施例、第２図は従来のデツド
タイムコントロール端子９により高電圧を発生さ
せた場合のオシロスコープの波形、第３図は本考
案のオシロスコープの波形を示す。 １は本考案に係る高電圧電源のオーバシユート
抑止回路、２はスイツチングレギユレータコント
ロール用IC、３はスイツチング回路、４は昇圧
トランス、７は分圧回路、８は電流検出抵抗、９
はデツドタイムコントロール端子、Ａ，A′は高
電圧波形、Ｂ，B′は比較器出力電圧波形である。

Claims (1)

【実用新案登録請求の範囲】
1. 電圧制御型パルス発振器と、該発振器からの信
   号を増幅する増幅手段と、該増幅手段からの信号
   により電源に接続されたトランスの１次側電流を
   スイツチング制御するスイツチング手段と、該ス
   イツチング電流により生じた電圧を昇圧する電圧
   昇圧手段と、該電圧昇圧手段からの高電圧を整流
   する整流手段と、該整流手段により整流された電
   圧を平滑にする平滑手段と、該平滑にされた電圧
   を分圧し検出する電圧検出手段と、該電圧検出手
   段からの検出電圧を基準電圧と比較する比較手段
   と、該比較手段からの差分を前記電圧制御型パル
   ス発振器に負帰還したことからなる高電圧電源に
   おいて、外部から高電圧出力の発生・阻止を制御
   する外部制御端子を有し、該外部制御端子からの
   高電圧発生信号にもとづきスイツチング用のパル
   ス電圧を発生させる信号をデツドタイムコントロ
   ール端子に供給する回路と、前記電圧検出手段か
   らの信号に重畳していた信号を徐々に減少させる
   回路とを備えると共に、前記外部制御端子からの
   高電圧阻止信号にもとづき前記電圧検出手段から
   の信号に所定値の信号を重畳させる回路とを有す
   ることを特徴とする高電圧電源のオーバシユート
   抑止回路。